[go: up one dir, main page]

JP3851845B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3851845B2
JP3851845B2 JP2002166156A JP2002166156A JP3851845B2 JP 3851845 B2 JP3851845 B2 JP 3851845B2 JP 2002166156 A JP2002166156 A JP 2002166156A JP 2002166156 A JP2002166156 A JP 2002166156A JP 3851845 B2 JP3851845 B2 JP 3851845B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
qfn
tab
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002166156A
Other languages
English (en)
Other versions
JP2004014801A (ja
Inventor
真也 杉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002166156A priority Critical patent/JP3851845B2/ja
Priority to US10/441,047 priority patent/US6774464B2/en
Priority to KR20030032008A priority patent/KR100961602B1/ko
Priority to TW92114910A priority patent/TWI306656B/zh
Publication of JP2004014801A publication Critical patent/JP2004014801A/ja
Priority to US10/892,132 priority patent/US6967128B2/en
Application granted granted Critical
Publication of JP3851845B2 publication Critical patent/JP3851845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、半導体装置の電気的特性の向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体パッケージ（半導体装置）では、従来、リフロークラックの問題が認識されており、その解決方法として、タブ（チップ搭載部）の大きさを半導体チップよりも小さくする小タブ構造が考案され、その一例として、小タブ構造のＱＦＰ（Quad Flat Package)が知られている。
【０００３】
さらに、小タブ構造の半導体パッケージにおいて、高周波対応などの電気的特性の向上のために、グラウンド／電源電位の安定化が求められるものがあり、例えば、特開平１１−１６８１６９号公報にその技術が開示されている。
【０００４】
前記特開平１１−１６８１６９号公報には、小タブ構造のＱＦＰにおいて、タブ吊りリード（吊りリード）によって支持されたグラウンド／電源接続部を設け、半導体チップのパッド（電極）とこのグラウンド／電源接続部とをワイヤで接続することにより、パッドレイアウト上の制約を無くすとともに、グラウンド／電源電位の安定性を向上させる技術が記載されている。
【０００５】
【発明が解決しようとする課題】
ところが、ＱＦＰでは、タブ吊りリードは封止体の実装面に露出しないため、外部端子としてタブ吊りリードを使用することはできない。
【０００６】
したがって、グラウンド／電源ピンとしては、アウタリードを使うことが必須となる。
【０００７】
その結果、多数のアウタリードのうちの何本かはグラウンド／電源ピンとして使用しなければならず、信号用のピン数が少なくなってしまうことが問題となる。
【０００８】
近年、半導体パッケージの機能向上の目的で多ピン化傾向は強いため、特に、多ピンの半導体パッケージでは信号用のピン数が少なくなってしまうことは大きな問題となり、加えてグラウンド／電源電位の安定化を図ることも大きな課題となっている。
【０００９】
本発明の目的は、信号用のピン数を減らすことなくグラウンド／電源電位の安定化を図る半導体装置を提供することにある。
【００１０】
本発明のその他の目的は、電気的特性の向上を図る半導体装置を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
本発明は、半導体素子および複数の電極を有する半導体チップと、半導体チップの周囲に配置された複数のリードと、半導体チップの主面より小さく、かつ半導体チップの裏面と接合するタブと、タブと連結し、かつタブと段差を成すように屈曲部が形成された複数の吊りリードと、吊りリードと連結し、かつ半導体チップと前記複数のリードの間に配置された共通リード部と、半導体チップの複数の電極の中の第１電極と複数のリードとをそれぞれに電気的に接続する複数の第１のワイヤと、半導体チップの複数の電極の中の第２電極と前記共通リード部とを電気的に接続する第２のワイヤと、半導体チップ、前記第１と第２のワイヤ、前記タブおよび前記共通リード部を樹脂封止する封止体とを有し、前記タブの底面は前記封止体の内部に位置し、前記第１電極は信号用電極であり、前記第２電極はグラウンド用電極であり、複数のリードおよび吊りリードのそれぞれは前記封止体の実装面にその一部を露出しており、前記実装面における吊りリード露出部とこれに隣接するリード露出部との間隔が、隣接するリード露出部同士の間隔以上である。
【００１５】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１６】
また、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００１７】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００１８】
また、以下の実施の形態において、その構成要素（要素ステップなどを含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。
【００１９】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは前記数値及び範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（ＱＦＮ）の構造の一例を示す平面図、図２は図１に示すＱＦＮの構造の一例を示す側面図、図３は図１に示すＱＦＮの構造の一例を示す底面図、図４は図１に示すＱＦＮを図８に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図、図５は図１に示すＱＦＮを図８に示すＢ−Ｂ線に沿って切断した断面の構造の一例を示す断面図、図６は図１に示すＱＦＮに組み込まれるロジックチップの回路の構成の一例を示す回路ブロック図、図７は図１に示すＱＦＮの組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図８は図１に示すＱＦＮの組み立てにおけるダイボンディング後の構造の一例を示す部分平面図、図９は図１に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図、図１０は図１に示すＱＦＮの組み立てにおける樹脂モールディング時の金型クランプ構造の一例を示す部分断面図、図１１は図１に示すＱＦＮのリード切断後の構造の一例を示す部分断面図、図１２は図１に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図、図１３は図１に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図、図１４は図１に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【００２２】
本実施の形態１の半導体装置は、小形かつ薄形で、さらに樹脂封止形で、かつノンリード型の半導体パッケージであり、ここでは、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。
【００２３】
また、ＱＦＮ５は、図３に示すように、複数の外部端子であるリード１ａの一部が、リード露出部１ｉとして、樹脂モールドによって形成された封止体３の実装面（以降、この面を裏面３ａという）の周縁部に並んで露出して配置されたものであり、各リード１ａは、封止体３に埋め込まれたインナリードと、封止体３の裏面３ａに露出するアウタリードとの両者の機能を兼ねている。
【００２４】
さらに、半導体チップ２が搭載されるタブ１ｂは、その大きさが半導体チップ２の主面２ｂより小さく、かつ封止体３の内部に埋め込まれて露出しない構造のものである。
【００２５】
すなわち、本実施の形態１のＱＦＮ５は、小タブで、かつタブ埋め込み構造のものであり、さらに、タブ１ｂをその４つの角部で支持する吊りリード１ｅの一部が、吊りリード露出部１ｌとして封止体３の裏面３ａの４つの角部にそれぞれ露出しており、この吊りリード露出部１ｌを外部端子として活用する半導体パッケージである。
【００２６】
図１〜図５に示すＱＦＮ５の詳細の構成について説明すると、半導体基板の主面上に形成された複数の半導体素子および複数のボンディング用のパッド（電極）２ａを有する半導体チップ２と、半導体チップ２の周囲に配置された複数のリード１ａと、半導体チップ２の主面２ｂより小さく、かつ半導体チップ２の裏面２ｃとダイボンディング材を介して接合するタブ１ｂと、タブ１ｂと連結し、かつタブ１ｂと段差を成すように屈曲部１ｊが形成された４本の吊りリード１ｅと、吊りリード１ｅと連結し、かつ半導体チップ２の外側に配置された４本の共通リード部であるバーリード１ｆと、半導体チップ２の複数のパッド２ａと複数のリード１ａとをそれぞれに電気的に接続する第１のワイヤ４ａと、半導体チップ２のパッド２ａとバーリード１ｆとを電気的に接続する第２のワイヤ４ｂと、半導体チップ２、第１および第２のワイヤ４ａ，４ｂ、タブ１ｂおよびバーリード１ｆを樹脂封止する封止体３とからなる。
【００２７】
さらに、複数のリード１ａおよび４本の吊りリード１ｅのそれぞれが、図３に示すように封止体３の裏面３ａに一部露出しており、その際、吊りリード１ｅの露出部である吊りリード露出部１ｌと、この吊りリード露出部１ｌに隣接するリード１ａの露出部であるリード露出部１ｉとの間隔（Ｍ）が、隣接するリード露出部１ｉ同士の間隔（Ｌ）と同じかまたはそれ以上となっている。
【００２８】
すなわち、吊りリード露出部１ｌをグラウンド端子などの外部端子として活用するため、吊りリード露出部１ｌとこれに隣接するリード１ａとの間隔（Ｍ）は、基板側端子１０ａとの接続の関係上十分に設ける必要があり、封止体３の裏面３ａにおいて間隔（Ｍ）≧間隔（Ｌ）の関係となっている。
【００２９】
したがって、本実施の形態１のＱＦＮ５が実装される図１２に示す実装基板１０では、ＱＦＮ５の端子配列に対応して設けられた基板側端子１０ａにおいてその４つの角部にもそれぞれ基板側端子１０ａが形成されている。
【００３０】
これにより、本実施の形態１のＱＦＮ５は、図１３および図１４に示すように、その実装基板１０への実装時に、吊りリード１ｅを外部端子として用いて各リード１ａとともにそれぞれ実装基板１０の基板側端子１０ａに半田接続部１１を介して半田接続することが可能になる。
【００３１】
つまり、吊りリード露出部１ｌとリード露出部１ｉとのピッチを、リード１ａ同士のピッチと同様かそれ以上とすることにより、吊りリード１ｅを外部端子として用いることを可能にしたものである。
【００３２】
なお、本実施の形態１のＱＦＮ５では、１辺のリード１ａの本数が角部の吊りリード１ｅを除いて各１０本である。ただし、リード１ａの本数は１０本に限定されるものではない。
【００３３】
また、本実施の形態１のＱＦＮ５は、小タブ構造の半導体パッケージにおいて高周波対応などのためにグラウンドや電源の強化を図るものであるが、その際、小タブ構造では半導体チップ２のグラウンドや電源のパッド２ａとタブ１ｂとを直接ワイヤで接続する（このようなワイヤ接続をダウンボンディングともいう）ことはできないため、吊りリード１ｅと連結したバーリード１ｆを半導体チップ２の外側に配置し、このバーリード１ｆと半導体チップ２のグラウンドや電源のパッド２ａとをワイヤで接続するとともに、グラウンドや電源として同電位となった４本の吊りリード１ｅをパッケージ実装時に外部端子として実装基板１０に電気的に接続することにより、グラウンドや電源の強化を図るものである。
【００３４】
すなわち、バーリード１ｆはダウンボンディング用の共通リード部である。
【００３５】
ここで、図６は、ロジックチップの回路のブロック構成の一例を示したものである。一般的に入力部２ｇやロジック回路２ｉへの電源供給では電流は小さいが、出力部２ｈにはバッファ回路が形成されていて大きな電流が流れる場合がある。このような場合、チップ内配線によってグラウンドや電源ラインを共通化しようとすると、配線の抵抗が無視できず、各回路の電位が不安定な状態となり、動作特性に支障を与えてしまうことがある。
【００３６】
したがって、図６に示すように、出力部２ｈのグラウンド端子６への接続を複数（例えば、Ｉ／Ｏ４ピンごと）に分割したり、入力部２ｇやロジック回路２ｉのグラウンド端子６への接続をそれぞれ独立にして、複数のグラウンド用や電源用のパッド２ａを引き出してリードフレーム上にグラウンド接続することにより、グラウンド電位の共通化を図ることができ、その結果、グラウンドや電源の安定化を図れる。
【００３７】
そこで、本実施の形態１の小タブ構造のＱＦＮ５では、例えば、図６に示すようなロジックチップを搭載する際に、半導体チップ２の複数のグラウンド用や電源用のパッド２ａをバーリード１ｆと第２のワイヤ４ｂによって接続することにより、タブ１ｂ、吊りリード１ｅおよびバーリード１ｆをグラウンド電位として共通化させることができる。
【００３８】
さらに、実装基板１０への実装時に、吊りリード１ｅを外部端子として用いて実装基板１０の基板側端子１０ａに半田接続することが可能であるため、吊りリード１ｅをグラウンド端子とし、このグラウンド端子を介して実装基板１０とグラウンド接続を行うことができ、これによって、小タブ構造のＱＦＮ５のグラウンドや電源の強化を図って安定化させることができる。
【００３９】
また、吊りリード１ｅを外部端子として用いることが可能なため、信号用のピン数を減らすことなくグラウンドや電源電位の安定化を図ることができる。このことは、グラウンドや電源用端子の低減にもつながるため、外部端子数を減らすこともでき、特に多ピンのＱＦＮ５においては非常に効果的である。
【００４０】
また、小タブ構造のＱＦＮ５においてグラウンドや電源電位の安定化を図ることができるため、ＱＦＮ５の電気的特性の向上を図ることができる。
【００４１】
なお、本実施の形態１のＱＦＮ５では、共通リード部であるバーリード１ｆは、４本の吊りリード１ｅのうち、図７に示すように、タブ１ｂとリード列との間の領域で隣り合った吊りリード１ｅ同士を橋渡し状に延在して連結しており、これによって、各バーリード１ｆは、半導体チップ２とリード１ａ列との間に配置され、かつこのリード１ａ列や半導体チップ２の一辺に対してほぼ平行を成すように設けられている。
【００４２】
これにより、図４や図９に示すように、半導体チップ２のグラウンドや電源のパッド２ａとバーリード１ｆとを第２のワイヤ４ｂによって電気的に接続することができる。
【００４３】
その際、４本のバーリード１ｆのそれぞれが半導体チップ２の対応する各辺に対して橋渡し状に延在しているため、半導体チップ２の４つの辺の何れの位置からでも任意の方向に必要数のグラウンドや電源のワイヤを接続することができ、チップ設計におけるパッドレイアウト時に、グラウンドや電源のパッド２ａをパッド列の角部や中央部などの何れの箇所に対しても配置可能となり、グラウンドや電源パッドの配置自由度を向上できる。
【００４４】
また、本実施の形態１のＱＦＮ５では、図４に示すように、バーリード１ｆはタブ１ｂと同じ高さに配置されているが、リード１ａのワイヤ被接合部１ｍは、バーリード１ｆより封止体３の裏面３ａから遠い位置に配置されている。
【００４５】
すなわち、各リード１ａは、封止体３の裏面３ａに露出するリード露出部１ｉを有するとともに、上方（封止体３の裏面３ａから遠ざかる方向）への曲げ成形である屈曲部１ｊが形成され、これによって、各リード１ａのワイヤ被接合部１ｍは、バーリード１ｆより高い位置に配置されている。
【００４６】
その結果、ワイヤボンディングを行った際に、図４に示すように第１のワイヤ４ａと第２のワイヤ４ｂとでそのループ高さに差を付けることができる。
【００４７】
これにより、第１のワイヤ４ａと第２のワイヤ４ｂがショートすることを防止できる。なお、ＱＦＮ５が多ピンで、パッド２ａのピッチがファインピッチ（狭パッドピッチ）の場合、ループ高さに差を付けることは非常に有効である。
【００４８】
また、各リード１ａのワイヤ被接合部１ｍが、バーリード１ｆより高い位置に配置されていることにより、比較的大きな半導体チップ２を搭載した際に、第１のワイヤ４ａを低い位置まで打ち下ろさなくて済むため、第１のワイヤ４ａをボンディングし易くすることができる。
【００４９】
なお、バーリード１ｆは、タブ１ｂと同じ高さであるため、各リード１ａは、タブ１ｂよりも高い位置に配置されている。
【００５０】
また、ＱＦＮ５は、タブ１ｂが封止体３の内部に埋め込まれたタブ埋め込み構造のものである。すなわち、図５に示すように、タブ上げのための曲げ成形である屈曲部１ｊが吊りリード１ｅにも形成されているため、タブ１ｂのチップ支持面１ｃとこれに繋がった吊りリード１ｅの段差面１ｎとには段差が設けられており、これによって樹脂モールディング時にタブ１ｂの裏面１ｄ側にも封止用樹脂が周り込むため、封止体３内にタブ１ｂが埋め込まれる。
【００５１】
なお、図４および図５に示すように、吊りリード１ｅの屈曲部１ｊよりもリード１ａの屈曲部１ｊの曲げ量の方が大きいため、各リード１ａは、タブ１ｂやバーリード１ｆおよび吊りリード１ｅより高い位置に配置されている。
【００５２】
また、図７に示すように、タブ１ｂにはその４辺の周縁部にほぼ沿ってスリット状の切り欠き部１ｇが形成されており、樹脂モールディング時に切り欠き部１ｇの内部に封止用樹脂を入り込ませて封止用樹脂とタブ１ｂの接合力を高めることができる。
【００５３】
なお、半導体チップ２は、タブ１ｂのチップ支持面１ｃに接着材などのダイボンディング材をを介して固着されている。
【００５４】
また、第１のワイヤ４ａおよび第２のワイヤ４ｂは、例えば、金線などである。
【００５５】
また、封止体３は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂は、例えば、熱硬化性のエポキシ樹脂などである。
【００５６】
また、封止体３の裏面３ａの周縁部に露出する各リード１ａのリード露出部１ｉには、パッケージ実装時の半田接続用の半田メッキ層が形成されている。
【００５７】
なお、半田メッキ層の代わりとして、パラジウム（Ｐｄ）メッキ層などを形成してもよい。
【００５８】
次に、本実施の形態１のＱＦＮ５の製造方法について説明する。
【００５９】
まず、搭載される半導体チップ２の主面２ｂより小さいタブ１ｂと、タブ１ｂの周囲に配置された複数のリード１ａと、タブ１ｂと連結する４本の吊りリード１ｅと、吊りリード１ｅに連結する共通リード部であるバーリード１ｆとを有する図７に示すリードフレーム１を準備する。
【００６０】
なお、リードフレーム１は、タブ上げ構造のものである。すなわち、タブ１ｂを支持する吊りリード１ｅに屈曲部１ｊが形成されてタブ上げ構造となったものである。
【００６１】
また、各リード１ａにも屈曲部１ｊが形成されており、その際、各リード１ａのワイヤ被接合部１ｍの高さはタブ１ｂやバーリード１ｆより高い位置となっている。
【００６２】
さらに、図７に示すリードフレーム１は、複数のＱＦＮ５をまとめて組み立て可能な多数個取りのフレームにおいて、１つのＱＦＮ５に相当するパッケージ領域のみを示したものであり、その際、リードフレーム１は、例えば、前記パッケージ領域が１列に複数配置されたものであってもよく、また、複数列×複数行にマトリクス配置されたものであってもよい。
【００６３】
なお、図７に示す一点鎖線部は、モールド後のモールドライン８を示すものである。
【００６４】
一方、主面２ｂに半導体集積回路が形成された半導体チップ２を準備する。
【００６５】
その後、複数のパッド２ａが形成された半導体チップ２とタブ１ｂとをダイボンディング材などの接着材を介して接着する。
【００６６】
すなわち、タブ１ｂのチップ支持面１ｃに前記接着材を塗布し、そこに半導体チップ２を配置した後、半導体チップ２の裏面２ｃとタブ１ｂのチップ支持面１ｃとを接合する図８に示すダイボンディングを行う。
【００６７】
その後、半導体チップ２のグラウンドや電源のパッド２ａとこれに対応するリードフレーム１のバーリード１ｆとを第２のワイヤ４ｂによって電気的に接続するとともに、半導体チップ２の信号などのパッド２ａとこれに対応するリードフレーム１のリード１ａのボンディング面１ｋとを第１のワイヤ４ａによって電気的に接続する図９に示すワイヤボンディングを行う。
【００６８】
その際、図４に示すように、各リード１ａのワイヤ被接合部１ｍの高さがバーリード１ｆより高い位置となっているため、第１のワイヤ４ａのワイヤループを第２のワイヤ４ｂのワイヤループよりを高くしてワイヤボンディングを行う。第１のワイヤ４ａのワイヤループを第２のワイヤ４ｂのワイヤループよりを高くすることにより、両ワイヤ間の接触によるショートの発生を防ぐことができる。
【００６９】
その後、樹脂モールディングよる半導体チップ２の樹脂封止を行う。
【００７０】
その際、図１０に示すように、一対を成す上型（第１金型）９ａと下型（第２金型）９ｂとからなるモールド金型９を用い、下型９ｂ上に図９に示すワイヤボンディング済みのリードフレーム１をシート状のフィルム材７を介して配置し、その後、上型９ａのキャビティ９ｃによって半導体チップ２、第１のワイヤ４ａ、第２のワイヤ４ｂ、タブ１ｂおよびバーリード１ｆを覆ってリードフレーム１を上型９ａと下型９ｂとで型閉めする。
【００７１】
型閉め時、上型９ａと下型９ｂとでリードフレーム１の吊りリード１ｅをフィルム材７を介して挟み、この状態でキャビティ９ｃ内に封止用樹脂を供給して樹脂封止を行う。
【００７２】
その際、図３に示すように、複数のリード１ａそれぞれのリード露出部（一部）１ｉが封止体３の裏面３ａの周縁部に露出するとともに、吊りリード１ｅの露出部である吊りリード露出部（一部）１ｌが封止体３の裏面３ａの４つの角部それぞれに露出するように樹脂封止する。
【００７３】
なお、本実施の形態のモールドは、モールド金型９の上型９ａのみにキャビティ９ｃが形成されているため、片面モールドとなる。
【００７４】
樹脂モールディング終了後、各リード１ａおよび吊りリード１ｅをリードフレーム１から切断分離するリード切断（個片化）を行う。
【００７５】
その際、各リード１ａおよび吊りリード１ｅを、図７の一点鎖線で示すモールドライン８の僅かに外側で切断して、図１１に示す構造とする。
【００７６】
その結果、図１〜図３に示すようなタブ埋め込み構造のＱＦＮ５の完成となる。
【００７７】
（実施の形態２）
図１５は本発明の実施の形態２の半導体装置（ＱＦＮ）を図１６に示すＣ部で切断してその断面の構造の一例を示す部分断面図、図１６は図１５に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図、図１７は図１５に示すＱＦＮの構造の一例を示す底面図、図１８は図１５に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図、図１９は図１５に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図、図２０は図１５に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【００７８】
本実施の形態２のＱＦＮ５は、実施の形態１のＱＦＮ５とほぼ同じ構造のものであるが、実施の形態１のＱＦＮ５との相違点は、封止体３の裏面３ａに露出した複数のリード１ａと４本の吊りリード１ｅにおいて、吊りリード１ｅの露出部である吊りリード露出部１ｌとリード１ａの露出部であるリード露出部１ｉで、図３に示すリード露出部１ｉと吊りリード露出部１ｌとの間隔（Ｍ）が、隣接するリード露出部１ｉ同士の間隔（Ｌ）より小さくなっていることであり、加えて角部における吊りリード露出部１ｌの両側に配置されたリード１ａ間同士の間隔（Ｎ）は、前記間隔（Ｌ）よりも大きくなっている。
【００７９】
つまり、封止体３の裏面３ａにおいて、図１７に示すように間隔（Ｍ）＜間隔（Ｌ）＜間隔（Ｎ）の関係となっており、封止体３の４つの角部に配置された吊りリード露出部１ｌを外部端子として用いない場合の構造である。
【００８０】
この場合にも、図１５、図１６に示すように、ダウンボンディング用の共通リード部であるバーリード１ｆは、４本の吊りリード１ｅのうち、隣り合った吊りリード１ｅ同士を橋渡し状に延在して連結しており、さらに半導体チップ２とリード１ａ列との間に配置され、かつこのリード１ａ列や半導体チップ２の一辺に対してほぼ平行を成すように設けられている。
【００８１】
これにより、半導体チップ２のグラウンドや電源のパッド２ａとバーリード１ｆとを第２のワイヤ４ｂによって電気的に接続することができ、かつバーリード１ｆと各リード１ａとを第３のワイヤ４ｃによって接続することができる。
【００８２】
また、吊りリード露出部１ｌを外部端子として活用しないため、角部付近のリード１ａを吊りリード１ｅに近接して設けることが可能になり、図１７に示す間隔（Ｍ）を小さくすることができる。
【００８３】
したがって、本実施の形態２のＱＦＮ５では、１辺に設けるリード１ａの本数を増やすことができる。例えば、図１６、図１７に示すように、１辺のリード１ａの本数を１２本とすることができ、実施の形態１のＱＦＮ５と比較して各辺で２本ずつリード１ａの本数を増やすことができる。
【００８４】
なお、吊りリード露出部１ｌを外部端子として活用しないため、このＱＦＮ５が実装される図１８に示す実装基板１０の基板側端子１０ａの配列では、４つの角部には基板側端子１０ａが設けられていない。
【００８５】
そこで、このＱＦＮ５を実装基板１０に実装した際には、リード１ａは図１９に示すように半田接続部１１を介して半田接続され、一方、吊りリード露出部１ｌは図２０に示すように半田接続はされていない。
【００８６】
なお、角部に露出した吊りリード露出部１ｌの両側に隣接して配置されるリード１ａ同士の間隔（Ｎ）は、裏面３ａの各辺に沿って配列された複数のリード１ａにおける、隣接するリード露出部１ｉ同士の間隔（Ｌ）よりも大きくする事で、半田を溶融させてリード１ａと基板側端子１０ａを接続させる実装工程時に、半田リークによる不良の発生を未然に防ぐ事ができる効果が有る。
【００８７】
本実施の形態２のＱＦＮ５では、吊りリード１ｅを外部端子として用いないため、図１６のＣ部に示すようにバーリード１ｆと所望のリード１ａとを第３のワイヤ４ｃによって接続することにより、共通リード部であるバーリード１ｆのグラウンドや電源の電位を第３のワイヤ４ｃを介して接続したリード１ａに落とすことができ、このリード１ａを実装基板１０にグラウンド接続することにより、本実施の形態２の小タブ構造のＱＦＮ５においてもグラウンドや電源の強化を図ることができる。
【００８８】
また、半導体チップ２の複数のグラウンドや電源のパッド２ａをバーリード１ｆを介して１つのリード１ａに接続可能なため、信号用のピン数を差程減らさずにグラウンド／電源電位の安定化を図ることができ、したがって、多ピンのＱＦＮ５であっても電気的特性の向上を図ることができる。
【００８９】
（実施の形態３）
図２１は本発明の実施の形態３の半導体装置（ＱＦＮ）を図２２に示すＤ部で切断してその断面の構造の一例を示す部分断面図、図２２は図２１に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図、図２３は図２２に示す半導体チップのダブルサイズパッドの構造の一例を示す拡大部分平面図、図２４は図２１に示すＱＦＮの構造の一例を示す底面図、図２５は図２１に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図、図２６は図２１に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図、図２７は図２１に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【００９０】
本実施の形態３のＱＦＮ５は、実施の形態２のＱＦＮ５とほぼ同じ構造のものであり、図３に示すリード露出部１ｉと吊りリード露出部１ｌとの間隔（Ｍ）が、隣接するリード露出部１ｉ同士の間隔（Ｌ）より小さくなっていることであり、加えて角部における吊りリード露出部１ｌの両側に配置されたリード１ａ間同士の間隔（Ｎ）は、前記間隔（Ｌ）よりも大きくなっている。
【００９１】
つまり、図２４に示すように、間隔（Ｍ）＜間隔（Ｌ）＜間隔（Ｎ）であり、実施の形態２のＱＦＮ５と同様に封止体３の４つの角部に配置された吊りリード露出部１ｌを外部端子として用いない場合の構造である。
【００９２】
そこで、本実施の形態３のＱＦＮ５では、バーリード１ｆとリード１ａを第３のワイヤ４ｃで接続せず、図２２のＤ部に示すように、半導体チップ２に、低抵抗配線２ｆで接続された２つの電極であるダブルサイズパッド２ｄを設け（図２３参照）、このダブルサイズパッド２ｄに第１のワイヤ４ａと第２のワイヤ４ｂを接続するものである。
【００９３】
このダブルサイズパッド２ｄは、図２３に示すように、第１のワイヤ４ａや第２のワイヤ４ｂが接続する際のボール径より幅広の中継配線である低抵抗配線２ｆによって２つのパッド２ａを接続したものであり、これによって中継配線の抵抗値を下げて２つの電極間を接続できる。その際、低抵抗配線２ｆ部分を絶縁膜２ｅによって覆うことにより、見かけ上は２つのパッド２ａとなっており、半導体チップ２の表面保護膜を形成する際のマスクパターンは増やさずに済む。
【００９４】
なお、本実施の形態３においても、図２１、図２２に示すように、ダウンボンディング用の共通リード部であるバーリード１ｆは、４本の吊りリード１ｅのうち、隣り合った吊りリード１ｅ同士を橋渡し状に延在して連結しており、さらに半導体チップ２とリード１ａ列との間に配置され、かつこのリード１ａ列や半導体チップ２の一辺に対してほぼ平行を成すように設けられている。
【００９５】
これにより、半導体チップ２のグラウンドや電源のダブルサイズパッド２ｄとバーリード１ｆとを第１のワイヤ４ａや第２のワイヤ４ｂによって電気的に接続することができる。
【００９６】
したがって、本実施の形態３のＱＦＮ５では、低抵抗配線２ｆを内部に有するダブルサイズパッド２ｄが形成された半導体チップ２を搭載し、ダブルサイズパッド２ｄのうち一方の電極に第１のワイヤ４ａを介して所望のリード１ａを接続し、他方の電極に第２のワイヤ４ｂを介してバーリード１ｆを接続することにより、半導体チップ２の複数のグラウンドや電源のパッド２ａをバーリード１ｆおよびダブルサイズパッド２ｄを介して１つのリード１ａに接続することができる。
【００９７】
これにより、前記リード１ａを実装基板１０にグラウンド接続することにより、本実施の形態３の小タブ構造のＱＦＮ５においてもグラウンドや電源の強化を図ることができるとともに、半導体チップ２の複数のグラウンドや電源のパッド２ａをバーリード１ｆおよびダブルサイズパッド２ｄを介して１つのリード１ａに接続可能なため、信号用のピン数を差程減らさずにグラウンド／電源電位の安定化を図ることができる。
【００９８】
その結果、多ピンのＱＦＮ５であっても電気的特性の向上を図ることができる。
【００９９】
なお、吊りリード露出部１ｌを外部端子として活用しないため、角部付近のリード１ａを吊りリード１ｅに近接して設けることが可能になり、実施の形態２と同様に、図１７に示す間隔（Ｍ）を小さくすることができる。
【０１００】
したがって、本実施の形態２のＱＦＮ５では、１辺に設けるリード１ａの本数を増やすことができる。例えば、図１６、図１７に示すように、１辺のリード１ａの本数を１２本とすることができ、実施の形態１のＱＦＮ５と比較して各辺で２本ずつリード１ａの本数を増やすことができる。
【０１０１】
また、実施の形態２と同様に吊りリード露出部１ｌを外部端子として活用しないため、このＱＦＮ５が実装される図１８に示す実装基板１０の基板側端子１０ａの配列では、４つの角部には基板側端子１０ａが設けられていない。
【０１０２】
そこで、このＱＦＮ５を実装基板１０に実装した際には、リード１ａは図１９に示すように半田接続部１１を介して半田接続され、一方、吊りリード露出部１ｌは図２０に示すように半田接続はされていない。
【０１０３】
（実施の形態４）
図２８は本発明の実施の形態４の半導体装置（ＱＦＮ）を図３０に示すＥ−Ｅ線に沿って切断した断面の構造の一例を示す部分断面図、図２９は図２８に示すＱＦＮを図３０に示すＦ−Ｆ線に沿って切断した断面の構造の一例を示す部分断面図、図３０は図２８に示すＱＦＮの組み立てにおけるダイボンディング後の構造の一例を示す部分平面図である。
【０１０４】
図２８、図２９に示す本実施の形態４のＱＦＮ５は、ダウンボンディング用の共通リード部が、バー状のものではなく、それぞれの吊りリード１ｅのみと連結するアイランド１ｈである。
【０１０５】
すなわち、図３０に示すように、半導体チップ２の外側に少なくとも一部が配置されたアイランド１ｈがそれぞれの吊りリード１ｅに設けられており、ここでは、このアイランド１ｈが円形の場合を示している。ただし、アイランド１ｈの形状は、特に限定されるものではなく、ダウンボンディングが可能であれば、多角形であっても、あるいは円形であってもよい。
【０１０６】
さらに、アイランド１ｈは、全ての吊りリード１ｅに設けられていなくてもよく、特定の吊りリード１ｅのみに設けられていてもよい。
【０１０７】
図２８に示すように、各パッド２ａとこれに対応するリード１ａのそれぞれは、第１のワイヤ４ａによって接続されているとともに、図２９に示すように、グラウンドや電源などのパッド２ａが第２のワイヤ４ｂによってアイランド１ｈに接続され、これによって、タブ１ｂを介してグラウンドや電源を共通電位にすることができる。
【０１０８】
したがって、本実施の形態４のＱＦＮ５では、グラウンドや電源のパッド２ａをその近傍のアイランド１ｈにダウンボンディングすることにより、半導体チップ２の複数のグラウンドや電源のパッド２ａをアイランド１ｈおよびタブ１ｂを介して共通化することができる。
【０１０９】
さらに、グラウンドや電源などの他の１つのパッド２ａと１つのリード１ａとを接続し、このリード１ａを実装基板１０（図２５参照）にグラウンド接続することにより、本実施の形態４の小タブ構造のＱＦＮ５においてもグラウンドや電源の強化を図ることができるとともに、半導体チップ２の複数のグラウンドや電源のパッド２ａをアイランド１ｈおよびタブ１ｂを介して１つのリード１ａに接続可能となるため、信号用のピン数を差程減らさずにグラウンド／電源電位の安定化を図ることができる。
【０１１０】
その結果、多ピンのＱＦＮ５であっても電気的特性の向上を図ることができる。
【０１１１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１１２】
例えば、前記実施の形態１〜３では、バーリード１ｆが半導体チップ２の４辺全てに対応して４本設けられている場合を説明したが、必ずしも半導体チップ２の４辺全てに対応して設けられていなくてもよく、少なくとも１辺に対応して設けられていればよい。
【０１１３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１４】
吊りリードと連結し、かつ半導体チップの外側に少なくともその一部が配置された共通リード部が設けられ、この共通リード部にワイヤボンディングを行い、さらに、吊りリード露出部とこれに隣接するリード露出部との間隔が、隣接するリード露出部同士の間隔以上であることにより、吊りリードを外部端子として用いることができるため、信号用のピン数を減らすことなくグラウンド／電源電位の安定化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置（ＱＦＮ）の構造の一例を示す平面図である。
【図２】図１に示すＱＦＮの構造の一例を示す側面図である。
【図３】図１に示すＱＦＮの構造の一例を示す底面図である。
【図４】図１に示すＱＦＮを図８に示すＡ−Ａ線に沿って切断した断面の構造の一例を示す断面図である。
【図５】図１に示すＱＦＮを図８に示すＢ−Ｂ線に沿って切断した断面の構造の一例を示す断面図である。
【図６】図１に示すＱＦＮに組み込まれるロジックチップの回路の構成の一例を示す回路ブロック図である。
【図７】図１に示すＱＦＮの組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。
【図８】図１に示すＱＦＮの組み立てにおけるダイボンディング後の構造の一例を示す部分平面図である。
【図９】図１に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。
【図１０】図１に示すＱＦＮの組み立てにおける樹脂モールディング時の金型クランプ構造の一例を示す部分断面図である。
【図１１】図１に示すＱＦＮのリード切断後の構造の一例を示す部分断面図である。
【図１２】図１に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図である。
【図１３】図１に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図である。
【図１４】図１に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【図１５】本発明の実施の形態２の半導体装置（ＱＦＮ）を図１６に示すＣ部で切断してその断面の構造の一例を示す部分断面図である。
【図１６】図１５に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。
【図１７】図１５に示すＱＦＮの構造の一例を示す底面図である。
【図１８】図１５に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図である。
【図１９】図１５に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図である。
【図２０】図１５に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【図２１】本発明の実施の形態３の半導体装置（ＱＦＮ）を図２２に示すＤ部で切断してその断面の構造の一例を示す部分断面図である。
【図２２】図２１に示すＱＦＮの組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。
【図２３】図２２に示す半導体チップのダブルサイズパッドの構造の一例を示す拡大部分平面図である。
【図２４】図２１に示すＱＦＮの構造の一例を示す底面図である。
【図２５】図２１に示すＱＦＮが実装される実装基板の端子配列の一例を示す部分平面図である。
【図２６】図２１に示すＱＦＮの実装基板への実装構造の一例をリード位置で切断して示す部分断面図である。
【図２７】図２１に示すＱＦＮの実装基板への実装構造の一例を吊りリード位置で切断して示す部分断面図である。
【図２８】本発明の実施の形態４の半導体装置（ＱＦＮ）を図３０に示すＥ−Ｅ線に沿って切断した断面の構造の一例を示す部分断面図である。
【図２９】図２８に示すＱＦＮを図３０に示すＦ−Ｆ線に沿って切断した断面の構造の一例を示す部分断面図である。
【図３０】図２８に示すＱＦＮの組み立てにおけるダイボンディング後の構造の一例を示す部分平面図である。
【符号の説明】
１ リードフレーム
１ａ リード
１ｂ タブ
１ｃ チップ支持面
１ｄ 裏面
１ｅ 吊りリード
１ｆ バーリード（共通リード部）
１ｇ 切り欠き部
１ｈ アイランド（共通リード部）
１ｉ リード露出部（一部）
１ｊ 屈曲部
１ｋ ボンディング面
１ｌ 吊りリード露出部（一部）
１ｍ ワイヤ被接合部
１ｎ 段差面
２ 半導体チップ
２ａ パッド（電極）
２ｂ 主面
２ｃ 裏面
２ｄ ダブルサイズパッド（電極）
２ｅ 絶縁膜
２ｆ 低抵抗配線（中継配線）
２ｇ 入力部
２ｈ 出力部
２ｉ ロジック回路
３ 封止体
３ａ 裏面（実装面）
４ａ 第１のワイヤ
４ｂ 第２のワイヤ
４ｃ 第３のワイヤ
５ ＱＦＮ（半導体装置）
６ グラウンド端子
７ フィルム材
８ モールドライン
９ モールド金型
９ａ 上型（第１金型）
９ｂ 下型（第２金型）
９ｃ キャビティ
１０ 実装基板
１０ａ 基板側端子
１１ 半田接続部

Claims (4)

  1. 半導体素子および複数の電極を有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記半導体チップの主面より小さく、前記半導体チップの裏面と接合するタブと、
    前記タブと連結し、前記タブと段差を成すように屈曲部が形成された複数の吊りリードと、
    前記吊りリードと連結し、前記半導体チップと前記複数のリードの間に配置された共通リード部と、
    前記半導体チップの複数の電極の中の第１電極と前記複数のリードとをそれぞれに電気的に接続する複数の第１のワイヤと、
    前記半導体チップの複数の電極の中の第２電極と前記共通リード部とを電気的に接続する第２のワイヤと、
    前記半導体チップ、前記第１と第２のワイヤ、前記タブおよび前記共通リード部を樹脂封止する封止体とを有し、
    前記タブの底面は前記封止体の内部に位置し、
    前記第１電極は信号用電極であり、
    前記第２電極はグラウンド用電極であり、
    前記複数のリードおよび吊りリードのそれぞれは前記封止体の実装面にその一部を露出しており、前記実装面における吊りリード露出部とこれに隣接するリード露出部との間隔が、隣接するリード露出部同士の間隔以上であることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、それぞれに前記封止体の角部に向かう４本の前記吊りリードが設けられており、前記共通リード部は、隣り合った吊りリード同士を連結しているとともに、前記半導体チップとリード列との間に配置されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、前記共通リード部は、前記タブと同じ高さに配置されているとともに、前記リードのワイヤ被接合部は、前記共通リード
    部より前記封止体の実装面から遠い位置に配置されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、複数の吊りリードに対して、それぞれの吊りリードのみと連結する前記共通リード部が設けられていることを特徴とする半導体装置。
JP2002166156A 2002-06-06 2002-06-06 半導体装置 Expired - Fee Related JP3851845B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002166156A JP3851845B2 (ja) 2002-06-06 2002-06-06 半導体装置
US10/441,047 US6774464B2 (en) 2002-06-06 2003-05-20 Semiconductor device and method of manufacturing the same
KR20030032008A KR100961602B1 (ko) 2002-06-06 2003-05-20 반도체장치 및 그 제조방법
TW92114910A TWI306656B (en) 2002-06-06 2003-06-02 Semiconductor device and method of manufacturing the same
US10/892,132 US6967128B2 (en) 2002-06-06 2004-07-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002166156A JP3851845B2 (ja) 2002-06-06 2002-06-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2004014801A JP2004014801A (ja) 2004-01-15
JP3851845B2 true JP3851845B2 (ja) 2006-11-29

Family

ID=29706709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002166156A Expired - Fee Related JP3851845B2 (ja) 2002-06-06 2002-06-06 半導体装置

Country Status (4)

Country Link
US (2) US6774464B2 (ja)
JP (1) JP3851845B2 (ja)
KR (1) KR100961602B1 (ja)
TW (1) TWI306656B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191342A (ja) * 2003-12-26 2005-07-14 Renesas Technology Corp 半導体装置およびその製造方法
KR100751892B1 (ko) * 2004-08-06 2007-08-23 옵티멈 케어 인터내셔널 테크 인코포레이티드 리드프레임의 고밀도 리드선 배열구조
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7489022B2 (en) * 2005-08-02 2009-02-10 Viasat, Inc. Radio frequency over-molded leadframe package
TWI318443B (en) * 2006-07-12 2009-12-11 Chipmos Technologies Shanghai Ltd Chip package structure
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
US7847376B2 (en) * 2007-07-19 2010-12-07 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
US8097934B1 (en) * 2007-09-27 2012-01-17 National Semiconductor Corporation Delamination resistant device package having low moisture sensitivity
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
CN102044514A (zh) * 2010-04-29 2011-05-04 中颖电子股份有限公司 芯片引线键合区及应用其的半导体器件
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105097749B (zh) * 2014-04-15 2019-01-08 恩智浦美国有限公司 组合的qfn和qfp半导体封装
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
CN115513162B (zh) * 2021-06-07 2025-03-28 江苏长电科技股份有限公司 引脚折弯qfn封装结构及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
KR100462105B1 (ko) * 1996-12-26 2004-12-17 가부시키가이샤 히타치세이사쿠쇼 수지밀봉형 반도체장치의 제조방법
KR100500919B1 (ko) * 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법
JPH11168169A (ja) 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2001257217A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の実装構造および半導体装置の実装方法
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
US6545347B2 (en) * 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100961602B1 (ko) 2010-06-04
US20030227076A1 (en) 2003-12-11
KR20040014174A (ko) 2004-02-14
JP2004014801A (ja) 2004-01-15
US20040256707A1 (en) 2004-12-23
US6967128B2 (en) 2005-11-22
TW200406903A (en) 2004-05-01
TWI306656B (en) 2009-02-21
US6774464B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
JP5379189B2 (ja) 半導体装置
JP4173346B2 (ja) 半導体装置
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP5001872B2 (ja) 半導体装置
JP3851845B2 (ja) 半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US6238953B1 (en) Lead frame, resin-encapsulated semiconductor device and fabrication process for the device
JP2001156251A (ja) 半導体装置
US6849952B2 (en) Semiconductor device and its manufacturing method
JP2765542B2 (ja) 樹脂封止型半導体装置
JP2000058578A (ja) 半導体装置
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2007180077A (ja) 半導体装置
JP4651218B2 (ja) 半導体装置の製造方法
JP4747188B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP3891772B2 (ja) 半導体装置
JP4109995B2 (ja) 半導体装置
JP2005135938A (ja) 半導体装置およびその製造方法
JP2005150294A (ja) 半導体装置およびその製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2004200719A (ja) 半導体装置
JP2000323641A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees