[go: up one dir, main page]

KR100298692B1 - 반도체패키지제조용리드프레임구조 - Google Patents

반도체패키지제조용리드프레임구조 Download PDF

Info

Publication number
KR100298692B1
KR100298692B1 KR1019980037969A KR19980037969A KR100298692B1 KR 100298692 B1 KR100298692 B1 KR 100298692B1 KR 1019980037969 A KR1019980037969 A KR 1019980037969A KR 19980037969 A KR19980037969 A KR 19980037969A KR 100298692 B1 KR100298692 B1 KR 100298692B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip mounting
mounting plate
lead frame
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019980037969A
Other languages
English (en)
Other versions
KR20000019724A (ko
Inventor
최연호
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980037969A priority Critical patent/KR100298692B1/ko
Priority to US09/391,792 priority patent/US6437427B1/en
Priority to JP11260053A priority patent/JP2000091489A/ja
Publication of KR20000019724A publication Critical patent/KR20000019724A/ko
Application granted granted Critical
Publication of KR100298692B1 publication Critical patent/KR100298692B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지 제조용 리드프레임 구조에 관한 것이다.
종래 방열기능을 겸용하는 반도체칩탑재판(2)을 구비한 리드프레임(1)은 리드(3)와 반도체칩탑재판(2)의 깊이차가 심하여 리드(3)에서 반도체칩탑재판(2)으로 본딩된 와이어(7)의 본딩부위가 자칫 끊어지기가 쉬워 제품 신뢰도를 격하시키는 문제점이 있었다.
본 발명에서는 리드(3)와 반도체칩탑재판(2)과의 사이에 각 타이바(4)를 연결하는 사각띠구조의 브리지바(8)를 설치하여 와이어본딩의 신뢰성을 향상하고, 2단의 다운셋구조를 통하여 반도체칩탑재판(2)의 크기확장이 가능토록 하여 방열효과를 제고토록 한 것이다.

Description

반도체패키지 제조용 리드프레임 구조
본 발명은 반도체패키지 제조용 리드프레임 구조에 대한 것으로, 더욱 상세하게는 반도체패키지를 제조하는데 있어서 반도체칩을 탑재하는 기능과 방열기능을 겸용하는 반도체칩탑재판과 반도체칩의 단자를 형성해 주는 리드를 구비한 반도체패키지 제조용 리드프레임 구조의 개량에 관한 것이다.
일반적으로, 반도체패키지를 제조함에 있어서는 동판으로 된 리드프레임(1)을 사용하게 되는데, 이 리드프레임(1)에는 2방향 또는 4방향으로 다수의 리드(3; 리드열)가 형성되어 있고, 2방향 또는 4방향으로 형성된 리드(3)의 안쪽으로 반도체칩(5)을 탑재하기 위한 반도체칩탑재판(2)이 설치되어 있으며, 이 반도체칩탑재판(2)은 리드열(3)의 네모퉁이에 설치된 타이바(4)에 연결지지되어 있고 타이바(4)로부터 다운셋(하향절곡)되어 리드(3)보다 약간 아래쪽에 위치하게 된다.
통상 반도체칩탑재판(2)은 반도체칩(5)을 탑재하는 용도로만 사용되기 때문에 몰드컴파운드(6)로 패키지성형된 상태에서 밖으로 노출되지 않게 매설되는 구조가 주류를 이루지만, 도1,2의 예시와 같이 반도체칩탑재판(2)의 다운셋 깊이를 크게 하여 패키지성형된 상태에서 이 반도체칩탑재판(2)의 저면이 외부로 노출되도록 함으로써 방열판으로서의 기능을 겸용하도록 하는 경우가 있다. 이러한 구조에서는 방열기능을 겸용하는 반도체칩탑재판(2)의 상면에 리드(3)와 연결되는 와이어(7)를 본딩처리하여 신호전달 또는 접지(Ground) 작용이 이루어지도록 하고 있다.
그러나, 도1,2의 예시와 같은 반도체칩탑재판(2)이 방열기능을 겸용토록 한 리드프레임(1)의 구조에 있어서는, 리드(3)와 반도체칩탑재판(2)의 이격높이차가 심하고 반도체칩탑재판(2)과 몰드컴파운드(6)의 계면박리가 진행되거나 반도체칩탑재판(2)에 충격이 가해질 경우, 리드(3)에서 반도체칩탑재판(2)으로 본딩된 와이어(7)의 본딩부위가 자칫 끊어지기가 쉬워 와이어본딩불량을 초래하거나 제품 신뢰도를 격하시키는 일 요인이 되어 왔으며, 또한 종래 리드프레임의 경우는 반도체칩탑재판(2)이 방열기능의 수행을 위해 패키지성형된 외부로 노출된 상태이기 때문에 몰드컴파운드(6)와 반도체칩탑재판(2)의 계면을 통하여 습기의 침투가 용이하게 이루어질 수 있고 더구나 몰드컴파운드(6)와 반도체칩탑재판(2)의 결합력 약화로 열스트레스에 의한 계면박리현상이 보다 용이하게 일어날 수 있는 등 많은 문제점을 안고 있었다.
이에, 본 발명에서는 방열기능을 겸용하는 반도체칩탑재판의 계면박리 등의 요인으로 인하여 와이어본딩 불량이 발생한다는 점에 착안하여 새로운 구성의 리드프레임을 발명하게 된 것으로써, 본 발명의 목적은 리드와 반도체칩탑재판과의 사이에 각 타이바를 연결하는 사각띠구조의 브리지바를 설치하여 와이어본딩의 신뢰성을 향상하는데 있으며, 또다른 목적은 2단의 다운셋구조를 통하여 반도체칩탑재판의 크기확장이 가능토록 하여 반도체칩탑재판을 통한 방열효과를 높임과 동시에 습기침투의 예방효과를 가져올 수 있도록 한 것이다.
도 1은 종래 리드프레임 구조를 보인 것으로, 방열판을 겸용하는 반도체칩탑재판이 설치된 반도체패키지 제조용 리드프레임 구조도
도 2는 도 1의 A-A선 단면도
도 3은 본 발명의 리드프레임 구조를 보인 것으로, 리드(리드열)와 반도체칩탑재판의 사이에 사각띠구조의 브리지바가 설치되고, 이 브리지바로부터 다운셋된 반도체칩탑재판의 설치구성을 보인 반도체패키지 제조용 리드프레임 구조도
도 4는 도 3의 B-B선 단면도
도 5는 본 발명의 다른 실시예
도 6은 도 5의 C-C선 단면도
도 7은 본 발명의 다른 실시예
도 8은 도 7의 D-D선 단면도
도 9는 본 발명의 다른 실시예
도 10은 도 9의 E-E선 단면도
(도면의 주요부분에 대한 부호의 설명)
1 : 리드프레임 2 : 반도체칩탑재판
3 : 리드 4 : 타이바
5 : 반도체칩 6 : 몰드컴파운드
7 : 와이어 8 : 브리지바
9 : 습기침투방지홀 10 : 제2타이바
a : 반도체칩탑재판의 폭 α : 폭 증가분
상기와 같은 목적을 달성하기 위한 본 발명의 반도체패키지 제조용 리드프레임 구조는 다음과 같은 특징을 제공한다.
2방향 또는 4방향으로 다수의 리드(3; 리드열)를 형성하고, 이 리드열(3)의 안쪽에 위치하며 네 모퉁이의 타이바(4)로부터 깊게 다운셋(1단으로 깊게 하향절곡)되어 방열효과를 겸용토록 하는 반도체칩탑재판(2)을 구비한 리드프레임(1) 구조에 있어서,
상기 다수의 리드(3)와 반도체칩탑재판(2)과의 사이에 위치하며, 네 모퉁이에 위치한 각 타이바(4)를 서로 연결해 주는 사각띠구조의 브리지바(8);
상기 사각띠구조의 브리지바(8)로부터 다운셋된 반도체칩답재판(2);
을 포함하는 것을 특징으로 한다.
따라서, 본 발명에 의하면 와이어본딩의 신뢰성을 향상할 수 있고 또한 반도체칩탑재판(2)을 통한 방열효과를 높일 수 있으며 또한 습기침투의 예방효과를 거둘 수 있는 등 반도체패키지의 품격제고를 통한 제품의 경쟁력 강화를 이룩할 수 있는 효과를 제공하게 된다.
이하, 본 발명을 첨부된 예시도면을 통해 보다 구체적으로 설명하면 다음과 같다.
<제1실시예>
도3은 본 발명에 의한 리드프레임(1) 구조의 일 실시예를 보인 것으로, 각 타이바(4)를 연결하는 사각띠구조의 브리지바(8)가 설치되고 반도체칩탑재판(2)의 외곽에 습기침투를 방지하기 위한 습기침투방지홈(9)을 설치한 반도체패키지 제조용 리드프레임의 구성을 예시한 것이며, 도 4는 도 3의 B-B선 단면도를 나타낸다.
도시한 바와 같이, 본 발명의 리드프레임 구조는 방열기능을 겸용하는 반도체칩탑재판(2)과 리드(3)의 사이에 위치하는 사각띠구조의 브리지바(8)와, 상기 사각띠구조의 브리지바(8)로부터 다운셋된 반도체칩답재판(2)으로 구성되는데,
리드열(3)의 네 모퉁이에 설치된 각 타이바(4)를 서로 연결하는 사각띠구조의 브리지바(8)는 도4의 예시에서 보는 바와 같이 리드(3)와 같은 높이로 설치되며,
이 사각띠구조의 브리지바(8)로부터 다운셋되어 동 브리지바(8)와 큰 높이차를 이루며 설치되는 방열기능을 겸용하는 반도체칩탑재판(2)은 도4의 예시에서 보는 바와 같이 다운셋되지 않고 리드(3)와 같은 높이로 설치된 브리지바(8)의 네 모퉁이로부터 연장되는 제2타이바(10)에 의해 1단으로 깊게 다운셋된 구성을 하고 있으며, 그리고 이 반도체칩탑재판(2)은 패키지성형된 상태에서 몰드컴파운드(6)의 저면 외부로 노출 설치되도록 구성되는데, 이 반도체칩탑재판(2)의 외곽에는 습기칩투의 경로를 지연시키기 위한 습기침투방지홈(9)이 1개 이상 요설되어 있다.
따라서, 이 도3,4의 리드프레임 구조에 의하면 깊게 다운셋되어 방열기능를 겸용하는 반도체칩탑재판(2)에 와이어본딩을 함이 없이 리드(3)와 동일 높이의 브리지바(8)에 와이어(7)를 본딩할 수 있어 본딩효율의 증진과 제품의 신뢰성을 높일 수 있는 것이다.
또한, 반도체칩탑재판(2)의 외곽에 1개 이상의 습기침투방지홈(9)이 형성되어 있기 때문에 성형된 몰드컴파운드(6)와 반도체칩탑재판(2)과 결합력을 크게 강화시킬 수 있는 한편 계면을 통한 습기칩투의 경로를 지연시켜 습기침투로 인한 반도체칩(5)의 훼손을 미연에 방지할 수 있는 것이다.
그러나, 상기의 리드프레임 구조는 리드(3)와 동일 높이로 설치되는 브리지바(8)와 리드(3) 간에 와이어(7)를 본딩 연결토록 하는 구성인 관계로 자칫 인근 와이어간에 간섭을 일으킬 수 있는 여지가 있다.
또한 1단으로 깊게 다운셋된 구조이기 때문에 다운셋과정에서 제2타이바(10)에는 많은 인장스트레스가 가해진 상태여서 자칫 반도체칩탑재판(2)이 편평도를 유지하는데 어려움이 있을 수 있다.
<제2실시예>
도5,6은 제1실시예의 경우와 같이 리드(3)와 같은 높이를 유지한 사각띠구조의 브리지바(8)로부터 반도체칩탑재판(2)을 깊게 다운셋시킨 리드프레임 구조를 보인 평면도와 단면도를 예시한 것으로서, 동 리드프레임 구조에서는 브리지바(8)의 네 변으로부터 연장되는 제2타이바(10)를 1단 다운셋시켜 반도체칩탑재판(2)이 패키지성형시 몰드컴차운드(6)의 저면으로 노출되도록 한 것이다.
따라서, 이 리드프레임 구조는 방열기능를 겸용하는 반도체칩탑재판(2)에 와이어(7)를 본딩을 하지 않고 리드(3)와 동일 높이의 브리지바(8)에 와이어(7)를 본딩할 수 있는 구조이기 때문에 도3,4의 경우와 마찬가지로 본딩효율의 증진과 더불어 제품의 신뢰성을 높일 수 있는 것이며, 또한 반도체칩탑재판(2)을 지지하는 제2타이바(10)를 다수 형성할 수 있어 그만큼 반도체칩을 안정되게 탑재할 수 있다 할 것이다.
그리고, 상기 도3,4의 경우와 마찬가지로 이 리드프레임 구조에서도이 반도체칩탑재판(2)의 외곽에는 습기칩투의 경로를 지연시키기 위한 습기침투방지홈(9)이 1개 이상 요설되어 있다.
그러나, 도5,6의 리드프레임 구조의 경우도 동일 높이의 리드(3)와 브리지바(8) 간에 와이어본딩을 해야하는 관계로 자칫 인접 와이어간에 간섭을 일으킬 수 있는 여지가 여전히 있다 하겠으며, 1단으로 깊게 다운셋된 구조이기 때문에 다운셋 과정에서 제2타이바(10)에는 많은 인장스트레스가 가해진 상태여서 자칫 반도체칩탑재판(2)의 편평도를 유지하는데 어려움이 있을 수 있다.
<제3실시예>
도3∼6의 경우 리드(3)와 브리지바(8)가 동일한 높이를 하고 있기 때문에 본딩된 인접와이어 간의 접촉이 있을 수 있으므로 이를 방지하기 위하여 도7,8의 예시와 같이 리드열(3)의 네 모퉁이에 설치된 타이바(4)를 1단 다운셋하여 사각띠구조의 브리지바(8)를 리드(3)보다 다소 낮게 위치토록 설치하고, 그 다음 1단 다운셋된 브리지바(8)의 네 변으로부터 연장된 제2타이바(10)를 2단 다운셋하여 거기에 반도체칩탑재판(2)을 연결 설치한다.
그러면 결과적으로 방열기능을 겸용하는 반도체칩탑재판(2)과 상단의 리드(3)와의 중간 위치에 브리지바(8)가 위치하게 되므로 보다 안정되게 와이어(7)를 연결할 수 있게 되는 것이며, 또한 타이바를 2단으로 다운셋시킨 구조이기 때문에 1단으로 다운셋된 구조에 비하여 타이바에 가해지는 인장스트레스를 최소화 할 수 있는 것이다.
그리고, 상기 도3,4의 경우와 마찬가지로 이 리드프레임 구조에서도이 반도체칩탑재판(2)의 외곽에는 습기칩투의 경로를 지연시키기 위한 습기침투방지홈(9)이 1개 이상 요설되어 있다.
<제4실시예>
상기 도7, 8의 구성에 의하면 와이어(7)의 연결부재용이 아닌 방열기능과 반도체칩(5)의 탑재기능만을 수행하는 반도체칩탑재판(2)의 폭이 상대적으로 작게 구성되어 있음을 볼 수 있는 바,
도9, 10의 예시에서와 같이 반도체칩탑재판(2)을 형성하되 제2타이바(10)와 연결된 부분을 제외한 나머지 부분을 크게 확장시켜 그 크기가 도7,8 구성의 반도체칩탑재판(2)의 폭(a)보다 α(폭증가분) 정도를 더 확장시킬 수 있어 그만큼 방열효과를 높일 수 있는 것이다.
그리고, 상기 도3,4의 경우와 마찬가지로 이 리드프레임 구조에서도이 반도체칩탑재판(2)의 외곽에는 습기칩투의 경로를 지연시키기 위한 습기침투방지홈(9)이 1개 이상 요설되어 있다.
이와 같이, 본 발명에 의하면 반도체칩탑재판(2)과 리드(3)와의 사이에 별도의 와이어본딩용 브리지바(8)를 마련함으로써 와이어본딩의 신뢰성을 향상할 수 있는 것이며, 또한 상대적으로 반도체칩탑재판(2)의 크기를 크게 확장시킴으로써 확장폭만큼의 제고된 방열효과를 얻을 수 있고, 또한 반도체칩탑재판(2)의 외곽에 마련된 습기침투방지홈(9)을 통하여 외부로부터 침투하는 습기의 경로를 지연차단시켜주도록 함으로써 습기침투의 예방효과를 거둘 수 있는 등 반도체패키지의 품격제고를 통한 제품의 경쟁력을 강화할 수 있는 효과를 제공하게 된다.
이상에서 설명한 것은 본 발명에 의한 반도체패키지 제조용 리드프레임 구조를 설명하기 위한 하나의 실시예에 불과한 것이며, 본 발명은 상기한 실시예에 한정하지 않고 이하의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 상호 대향하는 2변 또는 4변으로부터 동일 평면상에 연장 배열되는 다수의 리드(3)와, 상기 다수의 리드(3)가 배열되는 평면의 하부 평면상에 위치된 반도체칩탑재판(2)과, 상기 반도체칩탑재판(2)과 상기 다수의 리드(3) 사이에 위치하는 사각링 형상의 브리지바(8)로 구성된 반도체패키지용 리드프레임에 있어서, 상기 브리지바(8)는 반도체칩탑재판(2)과 리드(3)가 가지는 평면 사이의 다른 평면상에 위치되고, 또한 상기 브리지바(8)는 외측으로부터 연장된 제1타이바(4)와 상기 반도체칩탑재판(2)으로부터 연장된 제2타이바(10)에 의해 연결지지되어있되, 상기 제1타이바(4) 및 제2타이바(10)는 다운셋되어 있는 동시에, 상기 제1타이바(4)에 의하여는 브리지바(8)의 네코너부가 연결지지되고, 상기 제2타이바(10)에 의하여는 브리지바(8)의 네변이 연결지지된 것을 특징으로 하는 반도체패키지용 리드프레임의 구조.
  2. 제1항에 있어서, 상기 반도체칩탑재판(2)은 네변의 각각에 적어도 하나 이상의 만입부(11)가 형성되고, 상기 제2타이바(10)는 상기 만입부(11) 내측으로 연결지지된 것을 특징으로 하는 반도체패키지용 리드프레임의 구조.
  3. 제1항에 있어서, 상기 반도체칩탑재판(2)은 각변에 적어도 하나 이상의 제2타이바(10)가 연결지지된 것을 특징으로 하는 반도체패키지용 리드프레임의 구조.
KR1019980037969A 1998-09-15 1998-09-15 반도체패키지제조용리드프레임구조 Expired - Lifetime KR100298692B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980037969A KR100298692B1 (ko) 1998-09-15 1998-09-15 반도체패키지제조용리드프레임구조
US09/391,792 US6437427B1 (en) 1998-09-15 1999-09-08 Lead frame used for the fabrication of semiconductor packages and semiconductor package fabricated using the same
JP11260053A JP2000091489A (ja) 1998-09-15 1999-09-14 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980037969A KR100298692B1 (ko) 1998-09-15 1998-09-15 반도체패키지제조용리드프레임구조

Publications (2)

Publication Number Publication Date
KR20000019724A KR20000019724A (ko) 2000-04-15
KR100298692B1 true KR100298692B1 (ko) 2001-10-27

Family

ID=19550611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980037969A Expired - Lifetime KR100298692B1 (ko) 1998-09-15 1998-09-15 반도체패키지제조용리드프레임구조

Country Status (3)

Country Link
US (1) US6437427B1 (ko)
JP (1) JP2000091489A (ko)
KR (1) KR100298692B1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR100526837B1 (ko) * 2000-04-27 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP5183583B2 (ja) * 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
US6710432B1 (en) * 2001-11-02 2004-03-23 National Semiconductor Corporation Integrated circuit package with low inductance ground path and improved thermal capability
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US6838751B2 (en) * 2002-03-06 2005-01-04 Freescale Semiconductor Inc. Multi-row leadframe
KR100993277B1 (ko) 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
KR100993579B1 (ko) 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
TWI236126B (en) * 2002-07-02 2005-07-11 Alpha & Omega Semiconductor Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
JP3748849B2 (ja) * 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
TWI253730B (en) * 2003-01-10 2006-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
WO2004073063A1 (ja) * 2003-02-14 2004-08-26 Renesas Technology Corp. 電子装置および半導体装置
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
TWI245399B (en) * 2004-03-11 2005-12-11 Advanced Semiconductor Eng Leadframe with die pad
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
TWM276353U (en) * 2005-02-03 2005-09-21 Egbn Electronics Ltd Card edge connector
US7671463B2 (en) * 2006-03-30 2010-03-02 Stats Chippac Ltd. Integrated circuit package system with ground ring
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
US7556987B2 (en) * 2006-06-30 2009-07-07 Stats Chippac Ltd. Method of fabricating an integrated circuit with etched ring and die paddle
TWI310979B (en) * 2006-07-11 2009-06-11 Chipmos Technologies Shanghai Ltd Chip package and manufacturing method threrof
TWI318443B (en) * 2006-07-12 2009-12-11 Chipmos Technologies Shanghai Ltd Chip package structure
TW200812023A (en) * 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
TW200814249A (en) * 2006-09-12 2008-03-16 Chipmos Technologies Inc Stacked chip package structure with lead-frame having bus bar
TWI358815B (en) * 2006-09-12 2012-02-21 Chipmos Technologies Inc Stacked chip package structure with lead-frame hav
CN101170103B (zh) * 2006-10-25 2010-05-12 南茂科技股份有限公司 导线架中具有汇流架的堆叠式芯片封装结构
CN101170104B (zh) * 2006-10-25 2010-05-12 南茂科技股份有限公司 导线架中具有多段式汇流条的堆叠式芯片封装结构
TWI378539B (en) * 2006-10-26 2012-12-01 Chipmos Technologies Inc Stacked chip package structure with lead-frame having inner leads with transfer pad
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
CN101236959B (zh) * 2007-02-02 2010-05-19 南茂科技股份有限公司 多芯片交错堆栈的封装结构
CN101241890B (zh) * 2007-02-06 2012-05-23 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
US8860544B2 (en) * 2007-06-26 2014-10-14 Mediatek Inc. Integrated inductor
JP2009032899A (ja) * 2007-07-27 2009-02-12 Renesas Technology Corp 半導体装置
CN101364593B (zh) * 2007-08-09 2011-03-23 南茂科技股份有限公司 导线架中具有多段式汇流条的交错偏移堆叠封装结构
CN101388382B (zh) * 2007-09-12 2011-06-29 南茂科技股份有限公司 导线架中具有金属焊垫的汇流条的交错偏移堆叠封装结构
US20090108418A1 (en) * 2007-10-29 2009-04-30 Wa-Hua Wu Non-leaded semiconductor package structure
CN101431067B (zh) * 2007-11-06 2010-09-15 南茂科技股份有限公司 多芯片堆叠的封装结构
CN100593231C (zh) * 2007-11-06 2010-03-03 南茂科技股份有限公司 多芯片堆栈封装方法
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device
US20090152683A1 (en) * 2007-12-18 2009-06-18 National Semiconductor Corporation Rounded die configuration for stress minimization and enhanced thermo-mechanical reliability
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8058720B2 (en) * 2008-11-19 2011-11-15 Mediatek Inc. Semiconductor package
JP2010165777A (ja) * 2009-01-14 2010-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US20100295150A1 (en) * 2009-05-22 2010-11-25 Chan Kuei-Ti Semiconductor device with oxide define dummy feature
US20110133308A1 (en) * 2009-05-22 2011-06-09 Chan Kuei-Ti Semiconductor device with oxide define pattern
US8525310B2 (en) 2010-04-13 2013-09-03 Mediatek Inc. Leadframe package for high-speed data rate applications
US8723299B2 (en) * 2010-06-01 2014-05-13 Infineon Technologies Ag Method and system for forming a thin semiconductor device
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP5420737B2 (ja) * 2012-09-21 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
JP6437700B1 (ja) * 2018-05-29 2018-12-12 新電元工業株式会社 半導体モジュール
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH07231069A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用されるリードフレーム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115547A (ja) * 1982-12-22 1984-07-04 Toshiba Corp 樹脂封止型半導体装置
JPS60210845A (ja) * 1984-04-05 1985-10-23 Toshiba Corp 樹脂封止型半導体装置
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685132A (ja) * 1992-09-07 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH07231069A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用されるリードフレーム

Also Published As

Publication number Publication date
US6437427B1 (en) 2002-08-20
JP2000091489A (ja) 2000-03-31
KR20000019724A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100298692B1 (ko) 반도체패키지제조용리드프레임구조
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
US6617197B1 (en) Multi row leadless leadframe package
EP1905077B1 (en) Semiconductor device
US7808089B2 (en) Leadframe having die attach pad with delamination and crack-arresting features
US5629561A (en) Semiconductor package with integral heat dissipator
US20050236701A1 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US6091142A (en) Assembly for dissipating heat from a stacked semiconductor package
US20080258274A1 (en) Semiconductor Package and Method
KR19990086513A (ko) 멀티 칩 패키지
US6710431B2 (en) Semiconductor device and lead frame used therefor
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US5834837A (en) Semiconductor package having leads with step-shaped dimples
US7135760B2 (en) Moisture resistant integrated circuit leadframe package
US6541870B1 (en) Semiconductor package with stacked chips
KR100940760B1 (ko) 반도체 패키지
US6118173A (en) Lead frame and a semiconductor device
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP2000049271A (ja) 半導体装置
KR100668932B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
KR20020007875A (ko) 반도체 패키지 제조용 리드프레임
KR0137068B1 (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980915

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980915

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20000502

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000722

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010604

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010605

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040607

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050603

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060605

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070604

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080604

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090604

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100604

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110602

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20120604

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130603

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20140603

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20150604

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20160602

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20170602

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20180604

Start annual number: 18

End annual number: 18

PC1801 Expiration of term