[go: up one dir, main page]

JP4628996B2 - リードフレームとその製造方法及び半導体装置 - Google Patents

リードフレームとその製造方法及び半導体装置 Download PDF

Info

Publication number
JP4628996B2
JP4628996B2 JP2006153532A JP2006153532A JP4628996B2 JP 4628996 B2 JP4628996 B2 JP 4628996B2 JP 2006153532 A JP2006153532 A JP 2006153532A JP 2006153532 A JP2006153532 A JP 2006153532A JP 4628996 B2 JP4628996 B2 JP 4628996B2
Authority
JP
Japan
Prior art keywords
common wiring
die pad
wiring portion
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006153532A
Other languages
English (en)
Other versions
JP2007324402A (ja
Inventor
悦夫 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006153532A priority Critical patent/JP4628996B2/ja
Priority to US11/798,225 priority patent/US7834429B2/en
Priority to MYPI20070764 priority patent/MY151950A/en
Priority to KR1020070048129A priority patent/KR101317301B1/ko
Priority to SG200703834-2A priority patent/SG137825A1/en
Publication of JP2007324402A publication Critical patent/JP2007324402A/ja
Application granted granted Critical
Publication of JP4628996B2 publication Critical patent/JP4628996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明はリードフレームとその製造方法及び半導体装置に係り、さらに詳しくは、ダイパッドの周囲にグラウンドリングなどの共通配線部が設けられたリードフレームとその製造方法及びそのリードフレームを使用する半導体装置に関する。
従来、リードフレームを用いたプラスチックパッケージにおいて、半導体チップが実装されるダイパッドの周囲にダイパッドに繋がるグラウンド用などの共通配線部がリング状に設けられたものがある。
そのようなリードフレームの製造方法では、まず、図１に示すようなパターン状金属板２００ａを用意する。このパターン状金属板２００ａでは、四角状のダイパッド１００の周囲にグラウンドリング１２０が配置されており、グラウンドリング１２０の外側にはそれに繋がったインナーリード１４０が延在している。インナーリード１４０の外側にはダムバー（不図示）によってインナーリード１４０に連結されたアウターリード（不図示）が延在している。ダイパッド１００及びグラウンドリング１２０の四隅には外枠（不図示）から延在するサポートバー１６０が繋がっており、サポートバー１６０によってダイパッド１００及びグラウンドリング１２０が支持されている。
その後に、パターン状金属板２００ａのグラウンドリング１２０及びインナーリード１４０に選択的にワイヤボンディング用の金属めっき層（不図示）が形成される。グラウンドリングを備えたリードフレームでは、最終的にはグラウンドリング１２０とインナーリード１４０とが分離されるが、金属めっき層を形成する際のめっき工程でインナーリード１４０が変形するなどの不具合が発生しないように、インナーリード１４０がグラウンドリング１２０に繋がって固定された状態でめっき処理が行われる。
次いで、図２に示すように、支持部材３００、押え部材３２０及びパンチ３４０を備えた金型を用意し、図１のパターン状金属板２００ａを金型に配置する。そして、グラウンドリング１２０及びインナーリード１４０を支持部材３００と押え部材３２０によって挟んで押圧した状態で、パンチ３４０によってグラウンドリング１２０に繋がるインナーリード１４０の付け根部Ｂを押圧して打ち抜く。これにより、図３に示すように、図１のパターン状金属板２００ａのグラウンドリング１２０の４辺からインナーリード１４０が全て切り離されて、グラウンドリング１２０を備えたリードフレーム２００が得られる。
続いて、図３のリードフレーム２００のダイパッド１００の上に半導体チップ（不図示）が実装され、ワイヤボンディングによって半導体チップがグラウンドリング１２０及びインナーリード１４０にそれぞれ電気的に接続された後に、半導体チップが樹脂によって封止される。リードフレーム２００は所要のタイミングで外枠から切り離されると共に、曲げ加工が施される。
上記したようなグラウンドリングを備えたリードフレームに関連する技術は、例えば特許文献１及び２に記載されている。
また、特許文献３には、リードフレームのステージ部に連結されたステージサポートバーに傾斜を形成する際に、上下面を挟持手段でそれぞれ挟持し、リード形成面に直交する方向に相対的に移動させることにより、引っ張り加工で均一的に伸ばされた傾斜片部を形成することが記載されている。
特開平６−２５２３２８号公報 特開平８−１２５０９４号公報 特開２０００−３１３７０号公報
上記した従来技術のリードフレームの製造方法において、金型によってグラウンドリング１２０からインナーリード１４０を切り離する際には以下の問題がある、図４（ａ）に示すように、グラウンドリング１２０を押え部材３２０で十分に押え込む場合は、グラウンドリング１２０が傾いてよじれが発生することなく良好に切り離しできるが、グラウンドリング１２０の表面（金属めっき層）に押え部材３２０や支持部材３００による傷が付きやすく、半導体チップとグラウンドリング１２０とをワイヤボンディングで接続する際の信頼性が低下する。
逆に、図４（ｂ）に示すように、グラウンドリング１２０を押え部材３２０で緩く押える場合は、グラウンドリング１２０の表面の傷の発生は改善されるが、グラウンドリング１２０が傾いてよじれが発生しやすく、同様にワイヤボンディング時の信頼性が低下する。
本発明は以上の課題を鑑みて創作されたものであり、ダイパッドの周囲に共通配線部が配置され、それに繋がって外側に延在するリードが共通配線部から分離されて得られるリードフレームにおいて、共通配線部に何ら不具合が発生することなく共通配線部からリードを切り離しできる構造のリードフレーム及びその製造方法とそれを使用した半導体装置を提供することを目的とする。
上記課題を解決するため、本発明はリードフレームに係り、ダイパッドと、前記ダイパッドの周囲に、該ダイパッドに部分的に繋がった状態で所定間隔を空けて配置された共通配線部であって、前記共通配線部の側部に前記ダイパッド側に向かって突出する突出部が設けられた前記共通配線部と、前記共通配線部から分離されて設けられ、該共通配線部の周囲から外側に延在する複数のリードとを有し、前記共通配線部の前記突出部に対向する前記ダイパッドの縁部分に内側に食い込む切り欠き部が設けられていることを特徴とする。
本発明の共通配線部を備えたリードフレームを製造する際には、共通配線部及びリードにワイヤボンディング用の金属めっき層を形成するときに、リードが変形しないようにリードが共通配線部に繋がった状態で行われる。従って、後に、共通配線部からリードを切り離す必要がある。このとき、共通配線部の側部にダイパッド側に突出する突出部を設けておき、その突出部を部分的に金型の押え部材で押圧して固定した状態で、金型のパンチによってリードを切り離すようにしている。
このようにすることにより、共通配線部からリードを金型で切り離す際に、金型が共通配線部の本体部に接触しないので、共通配線部の表面（金属めっき層）に傷が付くおそれがない。しかも、共通配線部の突出部を十分に押圧して共通配線部の本体部を固定できるので、共通配線層部が傾いてよじれが発生するおそれもない。従って、本発明のリードフレームを使用して半導体装置を構成する場合、半導体チップをワイヤボンディングによるワイヤによって信頼性よく共通配線部に接続できるようになる。
共通配線部は、グラウンド用、電源用又は信号用などの用途で使用される。また、共通配線部は、ダイパッドを取り囲むリング状となって繋がっていてもよいし、あるいは、複数の共通配線部が相互に分離された状態でダイパッドの周囲に配置されていてもよい。
上記した発明において、共通配線部の突出部に対向するダイパッドの縁部分に内側に食い込む切り欠き部が設けられていてもよい。
また、上記した発明において、共通配線部の突出部は、下部側がエッチングされて共通配線部の厚み方向の上部側に繋がって形成されており、突出部に対向するダイパッドの縁部分には上部側がエッチングされてくぼみ部が設けられていてもよい。
このような構成とすることにより、ダイパッドと共通配線部との間隔が狭くなる場合であっても、共通配線部の側部に、所要の突出寸法の突出部をダイパッドから分離した状態で容易に形成することができる。
以上説明したように、本発明では、共通配線部に金型で部分的に押圧される突出部を設けたので、共通配線部からリードを金型で切り離す際に、共通配線部に傷やよじれが発生することが防止され、ワイヤボンディング時の信頼性を向上させることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図５は本発明の第１実施形態のリードフレームを示す平面図、図６は図５のＩ−Ｉに沿った断面図、図７は同じくリードフレームを製造するためのパターン状金属板を示す平面図、図８は同じくリードフレームの製造工程におけるグラウンドリングからインナーリードを金型で切り離す様子を示す断面図である。
図５に示すように、本発明の第１実施形態のリードフレーム１は、平行に延在する一対の外枠８と、この一対の外枠８に直行して連結する一対の内枠９とによって形成された枠構造となっている。この枠構造の中央部には四角状のダイパッド１０が配置されており、ダイパッド１０の四隅にはそれに繋がって外側に延在する内側サポートバー１２ａが形成されている。ダイパッド１０の周囲にはそこから所定間隔Ｓを空けて四角状のグラウンドリング１４（共通配線部）が配置されており、グラウンドリング１４の内側四隅に内側サポートバー１２ａが繋がっており、ダイパッド１０は内側サポートバー１２ａを介してグラウンドリング１４に連結されている。
さらに、グラウンドリング１４の四隅には外側に向かって外側サポートバー１２ｂが延在しており、外側サポートバー１２ｂは外枠８に繋がっている。このようして、ダイパッド１０及びグラウンドリング１４は内側、外側サポートバー１２ａ，１２ｂによって外枠８に繋がって支持された状態となっている。
さらに、グラウンドリング１４の外側には、それから分離した状態で複数のインナーリード１６が外側に延在して形成されている。各インナーリード１６はダムバー１８に連結されており、ダムバー１８にはインナーリード１６に対応して繋がる複数のアウターリード２０が外側に延在して形成されている。ダムバー１８は外枠８に繋がって支持されており、アウターリード２０は内枠９に繋がって支持されている。このようして、インナーリード１６は、ダムバー１８及びアウターリード２０を介して外枠８及び内枠９に支持されている。
ダイパッド１０とグラウンドリング１４とを連結する内側サポートバー１２ａはダイパッド１０及びグラウンドリング１４との連結部で屈曲されて傾斜しており、図６（図５のＩ−Ｉに沿った断面図）に示すように、グラウンドリング１４はダイパッド１０より上側の位置に配置されている。さらに、グラウンドリング１４と外枠８を連結する外側サポートバー１２ｂも屈曲されて傾斜しており、図６に示すように、インナーリード１６、ダムバー１８及びアウターリード２０がグラウンドリング１４よりも上側の位置に配置されている。
また、グラウンドリング１４とインナーリード１６の上面及び側面には、銀（Ａｇ）、又はニッケル（Ｎｉ）／パラジウム（Ｐｄ）などのワイヤボンディング用の金属めっき層（不図示）が部分的に形成されている。さらに、グラウンドリング１４の４辺の内側の各中央部には、ダイパッド１０側に突出する突出部１４ａが繋がって設けられている。グラウンドリング１４の突出部１４ａの突出寸法は０．０５〜０．１ｍｍ程度であり、その幅は０．３〜１ｍｍ程度である。
この突出部１４ａは、後に説明するように、製造工程でグラウンドリング１４に繋がるインナーリード１６を金型によるプレス加工で切り離す際に、金型の押え部材によって部分的に押圧される領域である。つまり、金型によってグラウンドリング１４からインナーリード１６を切り離す際に、グラウンドリング１４の本体部に接触しないように突出部１４ａを部分的に押圧して固定した状態でインナーリード１６が切り離される。従って、グラウンドリング１４の本体表面（金属めっき層）には傷が付かず、金属めっき層を形成した直後と同様なワイヤボンディングに適した表面状態を維持することができる。
なお、グラウンドリング１４の突出部１４ａの位置は任意に設定することができ、グラウンドリング１４の１辺において複数の突出部１４ａを設けてもよい。
また、本実施形態では、ダイパッド１０の周囲に配置される共通配線部としてグラウンドリング１４を例示するが、共通配線部は、グラウンド用の他に、電源用のパワーリング、信号用のバスバーなどであってもよい。また、ダイパッド１０の周囲に全体が繋がって構成されるグラウンドリング１４を例示したが、相互に分離された状態の複数のグラウンドバーがダイパッド１０の周囲に配置された形態であってもよい。
次に、本実施形態のリードフレームの製造方法について説明する。まず、図７に示すように、上記した図５のリードフレーム１において、インナーリード１６がグラウンドリング１４に繋がり、内側、外側サポートバー１２ａ，１２ｂが屈曲していない状態のパターン状金属板１ｘを用意する。図７においてそれ以外は図５と同一であるので同一符号を付してその説明を省略する。
図７のパターン状金属板１ｘは、銅（Ｃｕ）合金板などの金属板を金型によるプレス加工、又はフォトリソグラフィ及びエッチングでパターニングすることにより製造される。その後に、下側マスク材（不図示）の上にパターン状金属板１ｘを配置し、グラウンドリング１４及びインナーリード１６に対応する領域に開口部が設けられた上側マスク材（不図示）をパターン状金属板１ｘの上に形成する。その後に、銀（Ａｇ）、又はニッケル（Ｎｉ）／パラジウム（Ｐｄ）などの金属めっきを施すことにより、グラウンドリング１４及びインナーリード１６の上面及び側面に金属めっき層（不図示）を形成する。なお、金属めっき層を形成する領域は限定されることなく、所望領域に形成することが可能である。その後に、必要に応じて、インナーリード１６の上に固定用のテープを貼着する。
次いで、図８（ａ）に示すように、開口部３１ｘが構成された支持部材３１、第１押え部材３２ａ及び第２押え部材３２ｂ及びパンチ３３を備えた金型３０を用意する。続いて、金型３０の支持部材３１の上に図７のパターン状金属板１ｘを配置する。このとき、グラウンドリング１４に繋がるインナーリード１６の付け根部Ｂが支持部材３１の開口部３１ｘに対応するように配置される。さらに、第１押え部材３２ａで前述したグラウンドリング１４の突出部１４ａを部分的に押圧する。第１押え部材３２ａの下面には、パターン状金属板１ｘを押える際にグラウンドリング１４の突出部１４ａのみを押圧できるように、グラウンドリング１４の突出部１４ａに対応する位置に凸状押え部３２ｘが設けられている。第１押え部材３２ａの凸状押え部３２ｘ以外の下面は、凸状押え部３２ｘの下面よりも上側に配置されているので、グラウンドリング１４の突出部１４ａ以外の本体部は第１押え部材３２ａに接触しないようになっている。さらに、第２押え部材３２ｂによってインナーリード１６側の領域を押圧する。
続いて、図８（ｂ）に示すように、支持部材３１上に配置されたパターン状金属板１ｘを第１、第２押え部材３２ａ，３２ｂで十分に押圧して固定した状態で、パンチ３３を下側に移動させ、インナーリード１６の付け根部Ｂを打ち抜く。
このとき、グラウンドリング１４の突出部１４ａ以外の本体部は、第１押え部材３２ａで押圧されないので、グラウンドリング１４の本体表面（金属めっき層）に傷が付くおそれがない。しかも、グラウンドリング１４の突出部１４ａを第１押え部材３２ａで十分に押圧して固定した状態でインナーリード１６の付け根部Ｂを打ち抜くので、グラウンドリング１４が傾いてよじれが発生するおそれもない。
このように、本実施形態では、インナーリード１６を金型３０で切り離す際に、グラウンドリング１４の突出部１４ａ以外の本体部が第１押え部材３２ａに接触しないようにしたので、ワイヤボンディングに適しためっき直後と同一の表面状態を維持することができる。
その後に、インナーリード１６が切り離されたパターン状金属板１ｘを前述した図６に示す段形状になるように、ダイパッド１０とグラウンドリング１４とを連結する内側サポートバー１２ａを屈曲させ、さらにグラウンドリング１４と外枠８とを連結する外側サポートバー１２ｂを屈曲させる。なお、内側、外側サポートバー１２ａ，１２ｂを一回の曲げ加工で同時に屈曲させることも可能である。
以上により、前述した図５に示した本実施形態のリードフレーム１が得られる。
次に、本実施形態のリードフレーム１に半導体チップを実装する方法について説明する。図９（ａ）に示すように、まず、前述した図６に示す本実施形態のリードフレーム１を用意し、ダイパッド１０の上に半導体チップ４０をその接続電極を上側にして（フェイスアップ）、接着剤によって固着する。その後に、図９（ｂ）に示すように、半導体チップ４０の接続電極とグラウンドリング１４及びインナーリード１６とをワイヤボンディングによるワイヤ４２によってそれぞれ接続する。
次いで、図９（ｃ）に示すように、半導体チップ４０、ワイヤ４２、グラウンドリング１４及びインナーリード１６を封止する樹脂部４４を形成する。このとき、ダイパッド１０の下面及びアウターリード２０が露出するように樹脂部４４が形成される。
さらに、リードフレーム１から外枠８及び内枠９を切り離すと共に、ダムバー１８を切断することにより複数の分離されたインナーリード１６及びアウターリード２０を得る。その後に、図９（ｄ）に示すように、樹脂部４４から露出するアウターリード２０を下側に曲げ加工することにより、アウターリード２０の先端部を外部接続端子とする。
以上により、本実施形態の半導体装置５が得られる。図９（ｄ）に示すように、本実施形態の半導体装置５では、図５のリードフレーム１から得られるダイパッド１０、グラウンドリング１４、インナーリード１６及びアウターリード２０により被実装体が構成されている。ダイパッド１０の上には半導体チップ４０が実装され、半導体チップ４０の接続電極がワイヤ４２を介してグラウンドリング１４及びインナーリード１６にそれぞれ接続されている。さらに、ダイパッド１０の下面とアウターリード２０が露出する状態で、半導体チップ４０、ワイヤ４２及びインナーリード１６が樹脂部４４によって封止されている。本実施形態の半導体装置５では、グラウンドリング１４の表面（金属めっき層）には傷やねじれが発生しないので、半導体チップ４０とグラウンドリング１４とが信頼性よくワイヤボンディングによって接続される。
図１０には、本実施形態の変形例のリードフレーム１ａが示されている。図１０に示すように、変形例のリードフレーム１ａでは、ダイパッド１０の四隅からグラウンドリング１４に繋がる内側サポートバー１２ａの他に、ダイパッド１０の４辺の各中央部からグラウンドリング１４に繋がる補助連結部１３がそれぞれ設けられている。そして、グラウンドリング１４の４辺の各内側側部における補助連結部１３と内側サポートバー１２ａとの間の領域に、ダイパッド１０側に突出する突出部１４ａがそれぞれ設けられている。
図１０では、その他の要素は図５と同一であるので同一符号を付してその説明を省略する。変形例のリードフレーム１ａにおいても、グラウンドリング１４からインナーリード１６を金型３０で切り離す際に、グラウンドリング１４の突出部１４ａを金型３０で部分的に押えた状態で切り離しを行う。従って、グラウンドリング１４の本体表面の金属めっき層に傷が付いたり、グラウンドリング１４がよじれたりする不具合が解消される。
（第２の実施の形態）
図１１は本発明の第２実施形態のリードフレームを示す平面図である。前述した第１実施形態のリードフレーム１（図５）を製造する際に、ダイパッド１０とグラウンドリング１４との間隔Ｓが０．１ｍｍ程度以下に設定される場合は、プレス加工やエッチングの最小抜き幅が０．１ｍｍ程度であることを考慮すると、グラウンドリング１４にダイパッド１０側に突出する突出寸法が０．０５〜０．１ｍｍの突出部１４ａを設けることは困難になる。
このため、図１１に示すように、第２実施形態のリードフレーム２では、グラウンドリング１４の突出部１４ａに対向するダイパッド１０の縁部分に、内側に食い込む切り欠き部１０ａを設けている。これにより、ダイパッド１０とグラウンドリング１４との間隔Ｓが０．１ｍｍ程度以下に設定される場合であっても、グラウンドリング１４の突出部１４ａに対向するダイパッド１０が縁部分が内側に後退するので、グラウンドリング１４の突出部１４ａとダイパッド１０に切り欠き部１０ａとの間に０．１ｍｍ以上の間隔を確保することができる。このように、本実施形態では、ダイパッド１０とグラウンドリング１４との間隔が狭くなる場合であっても、グラウンドリング１４に所要の突出寸法の突出部１４ａを設けることが可能になる。
第２実施形態が第１実施形態と異なる点は、ダイパッド１０の縁部分に切り欠き部１０ａを設けたことにあるので、他の要素には第１実施形態の図５と同一符号を付してその説明を省略する。
図１２には第２実施形態の変形例のリードフレーム２ａが示されている。変形例のリードフレーム２ａは、第１実施形態の変形例のリードフレーム１ａに第２実施形態の技術思想を適用したものである。図１２に示すように、第１実施形態の変形例のリードフレーム１ａ（図１０）において、ダイパッド１０とグラウンドリング１４との間隔が狭くなる場合は、同様に、グラウンドリング１４の突出部１４ａに対向するダイパッド１０の縁部分に切り欠き部１０ａが設けられて、グラウンドリング１４の突出部１４ａとダイパッド１０とに所定の間隔が確保されている。
（第３の実施の形態）
図１３は本発明の第３実施形態のリードフレームを示す平面図、図１４は図１３のＩＩ−ＩＩに沿った断面図、図１５は第３実施形態のグラウンドリングの突出部の形成方法を示す断面図である。
前述した第２実施形態では、ダイパッド１０とグラウンドリング１４との間隔が狭くなる場合にダイパッド１０の縁部分に切り欠き部１０ａを設けるようにしたが、前述した図９（ｄ）のように下側にダイパッド１０が露出する半導体装置５を構成する場合、下から目視するとダイパッド１０の周縁部が部分的に欠けた状態となってみえるので外観上好ましくない場合が想定される。
図１３及び図１４に示すように、第３実施形態のリードフレーム３では、グラウンドリング１４の突出部１４ｂは下部側がハーフエッチングされて空間となっており、グラウンドリング１４の厚み方向の上部側に繋がって形成されている。また、ダイパッド１０側では、グラウンドリング１４の突出部１４ｂに対向する縁部分がその上面からハーフエッチングされてくぼみ部１０ｂが設けられている。
このような突出部１４ｂを形成するには、まず、第１実施形態で説明したようなグラウンドリング１４にインナーリード１６が繋がったパターン状金属板１ｘ（図７）を形成する際に、図１５に示すように、グラウンドリング１４の突出部１４ｂを設ける部分にダイパッド１０に繋がる連結部Ｃを設けておく。次いで、同じく図１５に示すように、グラウンドリング１４とダイパッド１０との連結部Ｃのダイパッド１０側の上面部に開口部４８ｘが設けられた第１マスク材４８を形成する。さらに、同じく連結部Ｃのグラウンドリング１４側の下面部に開口部４９ｘが設けられた第２マスク材４９を形成する。
続いて、それらのマスク材４８，４９の各開口部４８ｘ、４９ｘを通して、連結部Ｃをその両面からウェットエッチングする。このとき、連結部Ｃの上面側からのエッチング面と下面側からのエッチング面が十分に繋がって２つの孔が連通するまでウェットエッチングを行う。これにより、鎖線で示す部分までエッチングが進行し、図１４に示す構造が得られる。その後に、第１、第２マスク材４８，４９が除去される。
このように、第３実施形態では、ダイパッド１０とグラウンドリング１４との間隔が狭い場合（例えば０．１ｍｍ以下）であっても、グラウンドリング１４とダイパッド１０との連結部Ｃの上下面の相互にずれた領域からそれぞれエッチングすることにより、グラウンドリング１４の側部からダイパッド１０側に突出し、ダイパッド１０から分離された突出部１４ｂを設けることができる。
第３実施形態のリードフレーム３では、ダイパッド１０はその上面側からみるとくぼみ部１０ｂが確認されるが、ダイパッド１０を下面側からみてもくぼみ部１０ｂは確認できず、下面側からの外観は第１実施形態のダイパッド１０と同様に切り欠き部のない四角状となって外観上好ましくなる。
また、ダイパッド１０の縁部分にくぼみ部１０ｂが設けられるとしても、ダイパッド１０の実質的な面積は設計通りに設定されるので、ダイパッド１０の縁部分に切り欠き部１０ａを設ける場合（第２実施形態）よりもダイパッド１０の中央部への外気（水分）の侵入経路が長くなり、半導体装置を構成する際に信頼性の面で有利となる。さらには、ダイパッド１０上に比較的な大きな半導体チップを接着剤で固着する場合であっても、切り欠き部がないので下側に接着剤が漏れるといった不具合も防止できる。
第３実施形態のリードフレーム３の製造方法は、図１３のリードフレーム３において、グラウンドリング１４にインナーリード１６が繋がり、内側、外側サポートバー１２ａ，１２ｂが屈曲していない状態のパターン状金属板を用意する。次いで、図１６（ａ）に示すように、開口部３１ｘが構成された支持部材３１、第１押え部材３２ａ、第２押え部材３２ｂ及びパンチ３３を備えた金型３０を用意する。第３実施形態で使用する金型３０では、グラウンドリング１４が配置される支持部材３１にはグラウンドリング１４の突出部１４ｂの下面（ハーフエッチング面）に当接する凸状支持部３１ｙが設けられている。また、第１実施形態と同様に、第１押え部材３２ａにはグラウンドリング１４の突出部１４ｂを部分的に押圧する凸状押え部３２ｘが設けられている。
そして、第１実施形態と同様に、グラウンドリング１４にインナーリード１６が繋がった状態のパターン状金属板を金型３０の支持部材３１の上に配置する。このとき、支持部材３１の凸状支持部３１ｙの上にグラウンドリング１４の突出部１４ｂの裏側のハーフエッチング面が配置され、グラウンドリング１４に繋がるインナーリード１６の付け根部Ｂが開口部３１ｘの上に配置される。次いで、第１押え部材３２ａの凸状押え部３２ｘでグラウンドリング１４の突出部１４ｂを部分的に押圧する。さらに、第２押え部材３２ｂでインナーリード１６側の領域を押圧する。
続いて、図１６（ｂ）に示すように、パンチ３３を下側に移動させて、インナーリード１６の付け根部Ｂを打ち抜いて、インナーリード１６を切り離す。その後に、第１実施形態と同様な製造工程を遂行することにより、第３実施形態のリードフレーム３が得られる。
第３実施形態においても、グラウンドリング１４に突出部１４ｂを設け、グラウンドリング１４からインナーリード１６を金型３０で切り離す際に、グラウンドリング１４の突出部１４ｂを部分的に押えて固定するようにしたので、グラウンドリング１４の本体部に傷が付いたり、よじれたりする不具合が解消される。
図１７には、第３実施形態の変形例のリードフレーム３ａが示されている。変形例のリードフレーム３ａは、第２実施形態の変形例のリードフレーム２ａに第３実施形態の技術思想を適用したものである。図１７に示すように、第２実施形態の変形例のリードフレーム２ａ（図１２）において、下面側からみた際にダイパッド１０の縁部の切り欠き部１０ａが目視上好ましくない場合は、上記したようにグラウンドリング１４に下面からハーフエッチングされて形成される突出部１４ｂを設け、それに対向するダイパッド１０の縁部分に上面からハーフエッチングされて形成されるくぼみ部１０ｂを設けるようにすればよい。
図１は従来技術のグラウンドリングを備えたリードフレーム製造するためのパターン状金属板を示す平面図である。 図２は従来技術のリードフレームの製造方法におけるグラウンドリングからインナーリードを金型によって切り離す様子を示す断面図である。 図３は従来技術のグラウンドリングを備えたリードフレームを示す平面図ある。 図４（ａ）及び（ｂ）は従来技術のリードフレームの製造方法におけるグラウンドリングからインナーリードを切り離す際の問題点を説明する断面図である。 図５は本発明の第１実施形態のリードフレームを示す平面図である。 図６は図５のＩ−Ｉに沿った断面図である。 図７は本発明の第１実施形態のリードフレームを製造するためのパターン状金属板を示す平面図である。 図８（ａ）及び（ｂ）は本発明の第１実施形態のリードフレームの製造方法におけるグラウンドリングからインナーリードを金型によって切り離す様子を示す断面図である。 図９（ａ）〜（ｄ）は本発明の第１実施形態のリードフレームに半導体チップを実装する方法を示す断面図である。 図１０は本発明の第１実施形態の変形例のリードフレームを示す平面図である。 図１１は本発明の第２実施形態のリードフレームを示す平面図である。 図１２は本発明の第２実施形態の変形例のリードフレームを示す平面図である。 図１３は本発明の第３実施形態のリードフレームを示す平面図である。 図１４は図１３のＩＩ−ＩＩに沿った部分断面図である。 図１５は本発明の第３実施形態のリードフレームにおけるグラウンドリングの突出部の形成方法を示す断面図である。 図１６（ａ）及び（ｂ）は本発明の第３実施形態のリードフレームの製造方法におけるグラウンドリングからインナーリードを金型によって切り離す様子を示す断面図である。 図１７は本発明の第３実施形態の変形例のリードフレームを示す平面図である。
符号の説明
１，１ａ，２，２ａ，３，３ａ…リードフレーム、１ｘ…パターン状金属板、５…半導体装置、８…外枠、９…内枠、１０…ダイパッド、１０ａ…切り欠き部、１０ｂ…くぼみ部、１２ａ…内側サポートバー、１２ｂ…外側サポートバー、１３…補助連結部、１４…グラウンドリング、１４ａ，１４ｂ…突出部、１６…インナーリード、１８…ダムバー、２０…アウターリード、３０…金型、３１…支持部材、３１ｘ，４８ｘ、４９ｘ…開口部、３１ｙ…凸状支持部、３２ａ…第１押え部材、３２ｂ…第２押え部材、３２ｘ…凸状押え部、３３…パンチ、４０…半導体チップ、４２…ワイヤ、４４…樹脂部、４８，４９…マスク材、Ｂ…付け根部、Ｃ…連結部、Ｓ…間隔。

Claims (9)

  1. ダイパッドと、
    前記ダイパッドの周囲に、該ダイパッドに部分的に繋がった状態で所定間隔を空けて配置された共通配線部であって、前記共通配線部の側部に前記ダイパッド側に向かって突出する突出部が設けられた前記共通配線部と、
    前記共通配線部から分離されて設けられ、該共通配線部の周囲から外側に延在する複数のリードとを有し、
    前記共通配線部の前記突出部に対向する前記ダイパッドの縁部分に内側に食い込む切り欠き部が設けられていることを特徴とするリードフレーム。
  2. 前記ダイパッド及び前記共通配線部は四角状であり、前記共通配線部は前記ダイパッドを取り囲むリング状となって繋がっており、前記突出部は前記共通配線部の４辺に設けられていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記ダイパッドの四隅には前記共通配線部の四隅を経由して外枠に繋がるサポートバーが外側に延在しており、前記ダイパッドと前記共通配線部は前記サポートバーによって部分的に繋がっていることを特徴とする請求項２に記載のリードフレーム。
  4. 前記ダイパッドの４辺の中央部から前記共通配線部に繋がる補助連結部がさらに設けられており、前記共通配線部の前記突出部は、前記サポートバーと前記補助連結部と間の領域に設けられていることを特徴とする請求項２又は３に記載のリードフレーム。
  5. 前記共通配線部の前記突出部は、下部側がエッチングされて前記共通配線部の厚み方向の上部側に繋がって形成されており、前記突出部に対向する前記ダイパッドの縁部分には、前記切り欠き部に代えて上部側がエッチングされてくぼみ部が設けられていることを特徴とする請求項１乃至４のいずれか一項に記載のリードフレーム。
  6. ダイパッドと、前記ダイパッドの周囲に、該ダイパッドに部分的に繋がった状態で所定間隔を空けて配置された共通配線部であって、前記共通配線部の側部に前記ダイパッド側に向かって突出する突出部が設けられた前記共通配線部と、前記共通配線部の外周部に繋がって外側に延在する複数のリードとを備えた構造のパターン状金属板を用意する工程と、
    金型の支持部材上に前記パターン状金属板を配置し、前記金型の押え部材により前記共通配線部の本体部に接触しないように前記突出部を部分的に押圧した状態で、前記共通配線部に繋がる前記リードの付け根部を前記金型のパンチによって打ち抜いて切り離す工程とを有することを特徴とするリードフレームの製造方法。
  7. 前記パターン状金属板を用意する工程において、前記共通配線部の前記突出部に対向する前記ダイパッドの縁部分に内側に食い込む切り欠き部が設けられていることを特徴とする請求項６に記載のリードフレームの製造方法。
  8. 前記パターン状金属板を用意する工程において、前記共通配線部の前記突出部は、下部側がエッチングされて前記共通配線部の厚み方向の上部側に繋がって形成されており、前記突出部に対向する前記ダイパッドの縁部分には上部側がエッチングされてくぼみ部が設けられていることを特徴とする請求項６に記載のリードフレームの製造方法。
  9. 請求項１乃至５のいずれか一項のリードフレームから得られる、前記ダイパッドと、前記共通配線部と、インナーリード及びアウターリードを備えた前記リードとにより構成される被実装体と、
    前記ダイパッドの上に実装された半導体チップと、
    前記半導体チップと前記共通配線部及び前記インナーリードとをそれぞれ接続するワイヤと、
    前記ダイパッドの下面及び前記アウターリードが露出する状態で、前記半導体チップ、前記インナーリード及び前記ワイヤを封止する樹脂部とを有することを特徴とする半導体装置。
JP2006153532A 2006-06-01 2006-06-01 リードフレームとその製造方法及び半導体装置 Active JP4628996B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006153532A JP4628996B2 (ja) 2006-06-01 2006-06-01 リードフレームとその製造方法及び半導体装置
US11/798,225 US7834429B2 (en) 2006-06-01 2007-05-11 Lead frame and method of manufacturing the same and semiconductor device
MYPI20070764 MY151950A (en) 2006-06-01 2007-05-16 Lead frame and method of manufacturing the same and semiconductor device
KR1020070048129A KR101317301B1 (ko) 2006-06-01 2007-05-17 리드 프레임과 그 제조 방법 및 반도체 장치
SG200703834-2A SG137825A1 (en) 2006-06-01 2007-05-28 Lead frame and method of manufacturing the same and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006153532A JP4628996B2 (ja) 2006-06-01 2006-06-01 リードフレームとその製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2007324402A JP2007324402A (ja) 2007-12-13
JP4628996B2 true JP4628996B2 (ja) 2011-02-09

Family

ID=38789150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153532A Active JP4628996B2 (ja) 2006-06-01 2006-06-01 リードフレームとその製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US7834429B2 (ja)
JP (1) JP4628996B2 (ja)
KR (1) KR101317301B1 (ja)
MY (1) MY151950A (ja)
SG (1) SG137825A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671463B2 (en) * 2006-03-30 2010-03-02 Stats Chippac Ltd. Integrated circuit package system with ground ring
US7556987B2 (en) * 2006-06-30 2009-07-07 Stats Chippac Ltd. Method of fabricating an integrated circuit with etched ring and die paddle
JP5130566B2 (ja) * 2008-07-01 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8859339B2 (en) 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
JP2010165777A (ja) * 2009-01-14 2010-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP5149854B2 (ja) * 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8525310B2 (en) * 2010-04-13 2013-09-03 Mediatek Inc. Leadframe package for high-speed data rate applications
CN102403298B (zh) * 2010-09-07 2016-06-08 飞思卡尔半导体公司 用于半导体器件的引线框
JP5585352B2 (ja) * 2010-09-29 2014-09-10 富士通セミコンダクター株式会社 リードフレーム、半導体装置及びその製造方法
KR101209471B1 (ko) * 2010-11-22 2012-12-07 앰코 테크놀로지 코리아 주식회사 더블 다운셋 리드프레임
JP5795277B2 (ja) * 2012-03-22 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
US20140020926A1 (en) * 2012-07-20 2014-01-23 Dow Corning Taiwan Inc. Lead frame, lead frame assembly and method of cutting lead frame assembly
JP5420737B2 (ja) * 2012-09-21 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104241238B (zh) 2013-06-09 2018-05-11 恩智浦美国有限公司 基于引线框的半导体管芯封装
JP5767294B2 (ja) * 2013-10-07 2015-08-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6111973B2 (ja) * 2013-10-15 2017-04-12 株式会社デンソー 半導体装置
US9601416B2 (en) * 2013-12-05 2017-03-21 Shindengen Electric Manufacturing Co., Ltd. Lead frame, mold and method of manufacturing lead frame with mounted component
CN105719975B (zh) 2014-08-15 2019-01-08 恩智浦美国有限公司 半导体封装的浮动模制工具
US9754861B2 (en) * 2014-10-10 2017-09-05 Stmicroelectronics Pte Ltd Patterned lead frame
US10109563B2 (en) 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116084A (ja) * 1995-10-19 1997-05-02 Toppan Printing Co Ltd リードフレーム及びその製造方法
JPH11154723A (ja) * 1997-11-20 1999-06-08 Dantani Plywood Co Ltd Ｉｃリードフレームのディプレス金型及びディプレス方法
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2000091489A (ja) * 1998-09-15 2000-03-31 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
WO2005024944A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. リードフレームおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154579B2 (ja) 1993-02-23 2001-04-09 三菱電機株式会社 半導体素子搭載用のリードフレーム
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JP3545200B2 (ja) 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3077668B2 (ja) 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
JP3497992B2 (ja) 1998-07-14 2004-02-16 新光電気工業株式会社 リードフレームの製造方法、製造装置
JP2001024138A (ja) 1999-07-06 2001-01-26 Hitachi Cable Ltd 複合リードフレーム
DE10124970B4 (de) * 2001-05-21 2007-02-22 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
TWI245399B (en) * 2004-03-11 2005-12-11 Advanced Semiconductor Eng Leadframe with die pad

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116084A (ja) * 1995-10-19 1997-05-02 Toppan Printing Co Ltd リードフレーム及びその製造方法
JPH11154723A (ja) * 1997-11-20 1999-06-08 Dantani Plywood Co Ltd Ｉｃリードフレームのディプレス金型及びディプレス方法
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JP2000091489A (ja) * 1998-09-15 2000-03-31 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ
JP2002261187A (ja) * 2000-12-28 2002-09-13 Hitachi Ltd 半導体装置
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
WO2005024944A1 (ja) * 2003-08-29 2005-03-17 Renesas Technology Corp. リードフレームおよびその製造方法

Also Published As

Publication number Publication date
SG137825A1 (en) 2007-12-28
US20070278633A1 (en) 2007-12-06
MY151950A (en) 2014-07-31
KR101317301B1 (ko) 2013-10-14
JP2007324402A (ja) 2007-12-13
KR20070115620A (ko) 2007-12-06
US7834429B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP4628996B2 (ja) リードフレームとその製造方法及び半導体装置
TWI337403B (en) A method of manufacturing a semiconductor device
TW558819B (en) Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
CN101359645B (zh) 半导体装置、预模制封装结构及其制造方法
JP3866127B2 (ja) 半導体装置
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP2000150702A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP5667490B2 (ja) コネクタ
JP5347934B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP4242213B2 (ja) 放熱板付きリードフレームの製造方法
JP3793752B2 (ja) 半導体装置
JPS63308358A (ja) リ−ドフレ−ム
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JPH03230556A (ja) 半導体装置用リードフレーム
JPH05305362A (ja) リードフレームの加工装置
JP3897645B2 (ja) 半導体パッケージの製造装置および製造方法
JP6562494B2 (ja) 半導体装置の製造方法
JP2684247B2 (ja) リードフレームの製造方法
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
JP4231861B2 (ja) 半導体装置
JP2020009996A (ja) リードフレームおよび半導体装置
JP6562495B2 (ja) 半導体装置の製造方法
CN118738007A (zh) 引线框架及其制造方法、半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4628996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150