[go: up one dir, main page]

CN103208310A - 定时产生电路 - Google Patents

定时产生电路 Download PDF

Info

Publication number
CN103208310A
CN103208310A CN2013100092210A CN201310009221A CN103208310A CN 103208310 A CN103208310 A CN 103208310A CN 2013100092210 A CN2013100092210 A CN 2013100092210A CN 201310009221 A CN201310009221 A CN 201310009221A CN 103208310 A CN103208310 A CN 103208310A
Authority
CN
China
Prior art keywords
circuit
input terminal
timing generation
binary counter
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100092210A
Other languages
English (en)
Other versions
CN103208310B (zh
Inventor
今井靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN103208310A publication Critical patent/CN103208310A/zh
Application granted granted Critical
Publication of CN103208310B publication Critical patent/CN103208310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
    • A45F3/16—Water-bottles; Mess-tins; Cups
    • A45F3/20—Water-bottles; Mess-tins; Cups of flexible material; Collapsible or stackable cups
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G19/2205—Drinking glasses or vessels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
    • A45F3/16—Water-bottles; Mess-tins; Cups
    • A45F3/20—Water-bottles; Mess-tins; Cups of flexible material; Collapsible or stackable cups
    • A45F2003/205—Collapsible or foldable cups
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G19/00—Table service
    • A47G19/22—Drinking vessels or saucers used for table service
    • A47G2019/2277—Drinking vessels or saucers used for table service collapsible

Landscapes

  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供定时产生电路，其电路规模小、可生成8种定时不同的输出脉冲。利用由3个T触发器构成的二进制计数器，在系统复位时与生成输出脉冲时共用二进制计数器的复位时的2进制状态，从包含复位时的由二进制计数器生成的2进制的8种状态，生成定时不同的8种输出脉冲。在系统复位时，通过延迟针对二进制计数器的复位信号，使二进制计数器复位时的解码电路的输出延迟，所以利用较快的复位信号屏蔽解码电路的输出，由此防止系统复位时的解码电路的输出被反映到输出端子。

Description

定时产生电路
技术领域
本发明涉及定时产生电路，更详细地说涉及在半导体存储装置上安装的定时产生电路。
背景技术
图6是示出现有的定时产生电路的电路图。
在IIC接口的EEPROM等中使用的定时产生电路必须在全部定时使定时产生电路复位。例如，在产生8种定时不同的输出脉冲的情况下，如果包含系统复位的状态，则需要9种2进制的状态。因此，定时产生电路由连接4个T触发器电路(T-FF)而得到的4位的二进制计数器和解码电路构成，该解码电路由4输入的逻辑元件构成。二进制计数器生成8种2进制的状态。解码电路从除了系统复位时的2进制的状态以外的8种2进制的状态生成8种定时不同的输出脉冲。
但是，在现有的定时产生电路中，在产生8种定时不同的输出脉冲的情况下，需要由4个T触发器电路连接而得到的4位的二进制计数器和由4输入的逻辑元件构成的解码电路。
发明内容
本发明提供电路规模小、生成8种定时不同的输出脉冲的定时产生电路。
本发明提供定时产生电路，该定时产生电路具备：3位的二进制计数器，其是连接3个T触发器电路而得到的；解码电路，其由3输入的逻辑元件构成；延迟电路，其使二进制计数器的复位延迟；锁存电路，其锁存复位信号；以及2NOR电路，其用于屏蔽（マスク）二进制计数器的复位时的解码电路的输出。
在系统复位时与生成输出脉冲时共用二进制计数器的复位时的2进制状态，从包含复位时的由二进制计数器生成的2进制的8种状态，生成定时不同的8种输出脉冲。在系统复位时，通过延迟针对二进制计数器的复位信号，使二进制计数器的复位时的解码电路的输出延迟，所以可利用较快的复位信号屏蔽解码电路的输出，由此防止系统复位时的解码电路的输出被反映到输出端子。
本发明的定时产生电路不需要4位的二进制计数器和由4输入的逻辑元件构成的解码电路，而是采用3位的二进制计数器和由3输入的逻辑元件构成的解码电路，所以能够减小电路规模。
附图说明
图1是示出第1实施方式的定时产生电路的电路图。
图2是示出本发明的解码电路的图。
图3是示出第1实施方式的定时产生电路的动作的时序图。
图4是示出第2实施方式的定时产生电路的电路图。
图5是示出第2实施方式的定时产生电路的动作的时序图。
图6是示出现有的定时产生电路的电路图。
标号说明
50二进制计数器；201延迟电路；203RS锁存电路；401解码电路。
具体实施方式
以下，参照附图来说明本发明的实施方式。
[第1实施方式]
图1是示出第1实施方式的定时产生电路的电路图。
第1实施方式的定时产生电路具备：由3个T触发器电路101～103构成的3位的二进制计数器50、延迟电路201、3NAND电路202、RS锁存电路203、2NOR电路204、反相电路205和解码电路401。
时钟信号输入端子CLK与二进制计数器50的输入端子连接。输入端子SYS经由延迟电路201以及反相电路205与二进制计数器50的复位端子、RS锁存电路203的端子RX连接。二进制计数器50的复位端子与T触发器电路101～103的复位端子RX共同连接。二进制计数器50的输出端子与解码电路401、3NAND电路202连接。3NAND电路202的输出端子与RS锁存电路203的端子SX连接。2NOR电路204的输入端子与解码电路401的输出端子DEC7、RS锁存电路203的输出端子QX连接，输出端子与定时产生电路的输出端子M7连接。解码电路401的其它7个输出端子分别与定时产生电路的输出端子M0～M6连接。
图2是示出解码电路401的电路图。解码电路401具备3NAND电路507、3NOR电路500～506和反相电路508、509。
T触发器电路101的输出端子Q与T触发器电路102的输入端子T、3NAND电路202的输入端子连接，输出端子MX与解码电路401的输入端子Al连接。T触发器电路102的输出端子Q与T触发器电路103的输入端子T、解码电路401的输入端子B2连接，输出端子QX与解码电路401的输入端子B2X、3NAND电路202的输入端子连接，输出端子MX与解码电路401的输入端子Bl连接。T触发器电路103的输出端子Q与解码电路401的输入端子C2连接，输出端子QX与解码电路401的输入端子C2X、3NAND电路202的输入端子连接，输出端子MX与解码电路401的输入端子C1连接。
解码电路401在内部以如下方式连接。输入端子Al与3NAND电路507、3NOR电路506、反相电路508、3NOR电路504、3NOR电路502、3NOR电路500的输入端子连接。输入端子B1与3NAND电路507、3NOR电路505、反相电路509、3NOR电路501的输入端子连接。输入端子B2与3NOR电路504、3NOR电路500的输入端子连接。输入端子B2X与3NOR电路506、3NOR电路502的输入端子连接。输入端子C1与3NAND电路507、3NOR电路503的输入端子连接。输入端子C2与3NOR电路502、501、500的输入端子连接。输入端子C2X与3NOR电路506、505、504的输入端子连接。反相电路508的输出端子与3NOR电路501、3NOR电路503、3NOR电路505的输入端子连接。反相电路509的输出端子与3NOR电路503的输入端子连接。
接着，说明第1实施方式的定时产生电路的动作。图3是示出第1实施方式的定时产生电路的动作的时序图。
信号SYS在系统启动时为高电平。在信号SYS为高电平时，如果输入时钟信号CLK，则从T触发器电路101～103的输出的状态，解码电路401输出定时不同的M0～M6这7种输出脉冲和信号DEC7。在RS锁存电路203的输出CY0X为低电平输出时，2NOR电路204在信号DEC7为低电平时输出第8个输出脉冲M7。在信号SYS刚刚成为高电平后，信号DEC7为低电平，但因为信号CY0X是高电平，所以输出脉冲M7为低电平。
在系统复位时，信号SYS为低电平。锁存电路203利用信号SYS进行复位。T触发器电路101～103利用延迟电路201输出的信号SYS_DLY进行复位。即，锁存电路203比T触发器电路101～103提前复位。因此，在信号DEC7成为低电平之前，信号CY0X先成为高电平，所以，输出脉冲M7保持低电平。
如上所述，关于第1实施方式的定时产生电路，利用由3个T触发器构成的二进制计数器，在系统复位时与生成输出脉冲时共用二进制计数器的复位时的2进制状态，由此，从包含复位时的由二进制计数器生成的2进制的8种状态，生成定时不同的8种输出脉冲。即，通过3位的T触发器电路、3NAND电路、3NOR电路和解码电路来产生定时不同的M0～M7的8种输出脉冲，所以可减小电路规模。
[第2实施方式]
在第1实施方式中，通过由3位的T触发器电路构成的二进制计数器和由3NAND、3NOR构成的解码电路，生成定时不同的8种输出脉冲，但可产生的输出脉冲数不限于8种，例如，可通过在第1实施方式中增加D触发器电路，来生成9种定时不同的输出脉冲。
首先，说明第2实施方式的定时产生电路的结构。图4示出第2实施方式的定时产生电路的电路图。
第2实施方式的定时产生电路具备：二进制计数器50、延迟电路201、3NAND电路202、RS锁存电路203、2NOR电路301、3NOR电路302、D触发器电路303、3NOR电路304、反相电路305、306和解码电路401。
时钟信号输入端子CLK与T触发器电路101、D触发器电路303连接。
时钟信号输入端子CLK与二进制计数器50的输入端子、D触发器电路303的输入端子C连接。输入端子SYS经由延迟电路201以及2NOR电路301与二进制计数器50的复位端子、RS锁存电路203的端子RX以及D触发器电路303的输入端子RX连接。二进制计数器50的输出端子与解码电路401、3NAND电路202、3NOR电路302连接。3NAND电路202的输出端子与RS锁存电路203的端子SX连接。3NOR电路302的输出端子与D触发器电路303的输入端子D连接。D触发器电路303的输出端子Q与反相电路305的输入端子连接，输出端子QX与反相电路306的输入端子连接。反相电路305的输出端子与定时产生电路的输出端子M7连接。反相电路306的输出端子与2NOR电路301的输入端子连接。3NOR电路304的输入端子与解码电路401的输出端子DEC7、反相电路305的输出端子以及RS锁存电路203的输出端子QX连接，输出端子与定时产生电路的输出端子M8连接。解码电路401的其它7个输出端子分别与定时产生电路的输出端子M0～M6连接。
T触发器电路101的输出端子Q与T触发器电路102的输入端子T、3NAND电路202的输入端子连接，输出端子QX与3NOR电路302的输入端子连接，输出端子MX与解码电路401的输入端子A1连接。T触发器电路102的输出端子Q与T触发器电路l03的输入端子T以及解码电路401的输入端子B2连接，输出端子QX与解码电路401的输入端子B2X、3NAND电路202的输入端子以及3NOR电路302的输入端子连接，输出端子MX与解码电路401的输入端子B1连接。T触发器电路103的输出端子Q与解码电路401的输入端子C2连接，输出端子QX与解码电路401的输入端子C2X、3NAND电路202的输入端子以及3NOR电路302的输入端子连接，输出端子MX与解码电路401的输入端子C1连接。
解码电路401的内部连接与第1实施方式相同。
接着，说明第2实施方式的定时产生电路的动作。
图5是示出第2实施方式的定时产生电路的动作的时序图。
在系统启动时，信号SYS为高电平。在信号SYS为高电平时，如果输出时钟信号CLK，则从T触发器电路101～103的输出的状态，解码电路401输出定时不同的M0～M6的7种输出脉冲和信号DEC7。D触发器电路303使3NOR电路302的输出S6偏移半个时钟，输出第8个输出脉冲M7。当RS锁存电路203的输出CY0X与信号DEC7为低电平输出时，在输出脉冲M7为低电平的定时，3NOR电路304输出第9个输出脉冲M8。在信号SYS刚刚成为高电平后，信号DEC7成为低电平，但因为信号CY0X是高电平，所以输出脉冲M8为低电平。在系统复位时，信号SYS成为低电平。在信号SYS刚刚成为低电平之后，利用延迟电路201，使信号SYS_DLY比信号SYS延迟地输出低电平，所以，锁存电路203比T触发器电路101～103提前复位。因此，在信号DEC7输出低电平之前，信号CY0X先输出高电平，所以输出脉冲M8保持低电平。
如上所述，第2实施方式的定时产生电路通过3位的T触发器电路、3NAND电路、2个3NOR电路、2NOR电路、D触发器电路、2个反相电路和解码电路，产生定时不同的M0～M8的9种输出脉冲，所以能够减小电路规模。

Claims (2)

1.一种定时产生电路，其具备二进制计数器和解码电路，根据时钟信号和复位信号输出脉冲信号，其特征在于，该定时产生电路具备：
锁存电路，其锁存所述复位信号；以及
延迟电路，其使所述复位信号延迟而对所述二进制计数器进行复位，
所述二进制计数器由3个T触发器电路构成，输出8位的脉冲信号。
2.根据权利要求1所述的定时产生电路，其特征在于，
该定时产生电路还具备D触发器电路，并输出9位的脉冲信号，该D触发器电路输入所述二进制计数器的输出信号。
CN201310009221.0A 2012-01-12 2013-01-10 定时产生电路 Active CN103208310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012004257A JP6257126B2 (ja) 2012-01-12 2012-01-12 タイミング発生回路
JP2012-004257 2012-01-12

Publications (2)

Publication Number Publication Date
CN103208310A true CN103208310A (zh) 2013-07-17
CN103208310B CN103208310B (zh) 2017-12-01

Family

ID=48755507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310009221.0A Active CN103208310B (zh) 2012-01-12 2013-01-10 定时产生电路

Country Status (5)

Country Link
US (1) US8723579B2 (zh)
JP (1) JP6257126B2 (zh)
KR (1) KR102079485B1 (zh)
CN (1) CN103208310B (zh)
TW (1) TWI575880B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405982A (en) * 1979-11-15 1983-09-20 Wabco Fahrzeugbremsen Gmbh Arrangement for monitoring the function of a programmable electronic switching circuit
CN101241751A (zh) * 2007-02-08 2008-08-13 恩益禧电子股份有限公司 半导体器件和测试半导体器件的方法
TW200849792A (en) * 2007-06-01 2008-12-16 Richtek Technology Corp Apparatus and method for reducing the die area of a PWM controller

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577634A (en) * 1980-06-16 1982-01-14 Victor Co Of Japan Ltd Frequency dividing circuit
US4815107A (en) * 1987-02-16 1989-03-21 Nippon Telegraph And Telephone Corporation Digital code decoding apparatus
JPH04246915A (ja) 1991-01-31 1992-09-02 Nec Corp 半導体集積回路
KR100316528B1 (ko) * 1999-12-21 2001-12-12 박종섭 노이즈 검출기를 이용한 파워온리셋신호 발생장치
JP4063001B2 (ja) * 2002-07-19 2008-03-19 日本電気株式会社 多相クロック生成回路
US7149275B1 (en) * 2004-01-29 2006-12-12 Xilinx, Inc. Integrated circuit and method of implementing a counter in an integrated circuit
US7362835B2 (en) * 2005-02-04 2008-04-22 Mediatek Incorporation Clock generator circuit and related method for generating output clock signal
CN100578661C (zh) * 2007-12-13 2010-01-06 威盛电子股份有限公司 存储器时脉信号产生方法及门控时脉产生电路
CN101557211B (zh) * 2009-04-30 2011-05-18 上海新茂半导体有限公司 时序信号源电路
US8586903B2 (en) * 2009-11-23 2013-11-19 Samsung Electronics Co., Ltd. Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
US8618974B2 (en) * 2010-12-20 2013-12-31 Samsung Electronics Co., Ltd. Counter circuits, analog to digital converters, image sensors and digital imaging systems including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405982A (en) * 1979-11-15 1983-09-20 Wabco Fahrzeugbremsen Gmbh Arrangement for monitoring the function of a programmable electronic switching circuit
CN101241751A (zh) * 2007-02-08 2008-08-13 恩益禧电子股份有限公司 半导体器件和测试半导体器件的方法
TW200849792A (en) * 2007-06-01 2008-12-16 Richtek Technology Corp Apparatus and method for reducing the die area of a PWM controller

Also Published As

Publication number Publication date
KR20130083399A (ko) 2013-07-22
US8723579B2 (en) 2014-05-13
TW201340612A (zh) 2013-10-01
CN103208310B (zh) 2017-12-01
KR102079485B1 (ko) 2020-02-20
US20130182817A1 (en) 2013-07-18
TWI575880B (zh) 2017-03-21
JP2013143751A (ja) 2013-07-22
JP6257126B2 (ja) 2018-01-10

Similar Documents

Publication Publication Date Title
CN102571050B (zh) 一种用于多时钟域的复位电路
CN113204514B (zh) 一种提高芯片的spi接口频率的方法
CN213585746U (zh) 分频器电路
CN103684423A (zh) 可变的同步时钟分频电路
CN104679475A (zh) 真随机数产生电路
US7816965B2 (en) Cooperation circuit
CN103208310A (zh) 定时产生电路
US8378713B2 (en) Digital filter circuit
CN105425926B (zh) 异步复位同步释放带宽可控的复位电路
CN205263743U (zh) 异步复位同步释放带宽可控的复位电路
US20120033772A1 (en) Synchroniser circuit and method
CN201243268Y (zh) 一种减小脉宽调制系统编码误码率的逻辑电路
CN202488431U (zh) 实现数据同步的装置
CN103647528B (zh) 非交叠时钟产生电路
CN204480671U (zh) 一种抗噪声的延迟计数器
CN203813760U (zh) 移位分频器电路
CN202453878U (zh) 基于cpld的spi通信端口
CN203376748U (zh) 单总线接收逻辑结构
CN101150314A (zh) 具50%工作周期的可编程分频器
CN104658596B (zh) 一种抗噪声的延迟计数器
CN205263742U (zh) 一种嵌入式计算机快速复位电路
CN104733049A (zh) 使用ram单元实现的移位寄存器
CN109525241B (zh) 一种格雷码计数器
CN104536511A (zh) 一种基于rtc计时的时钟切换电路
CN104160353B (zh) 时基外围装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160330

Address after: Chiba County, Japan

Applicant after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.