CN104160353B - 时基外围装置 - Google Patents
时基外围装置 Download PDFInfo
- Publication number
- CN104160353B CN104160353B CN201380012785.8A CN201380012785A CN104160353B CN 104160353 B CN104160353 B CN 104160353B CN 201380012785 A CN201380012785 A CN 201380012785A CN 104160353 B CN104160353 B CN 104160353B
- Authority
- CN
- China
- Prior art keywords
- base
- signal
- multiplexer
- microcontroller
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 23
- 230000001360 synchronised effect Effects 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种微控制器，其具有由时钟信号驱动的时基(110)，其中所述时基具有复位输入及与比较器(140)耦合的输出。所述比较器进一步与寄存器(150)耦合且可操作以：如果所述时基匹配寄存器值，那么产生同步输出(sync out)信号。所述微控制器进一步具有第一多路复用器(250)，所述第一多路复用器(250)从所述比较器接收所述同步输出信号且进一步接收由除所述时基之外的单元产生的至少一个事件信号，其中所述第一多路复用器可操作以选择所述同步输出信号或所述至少一个事件信号作为时基同步输出信号(260)。
Description
相关申请案交叉参考
本申请案主张于2012年2月1日提出申请的第61/593,527号美国临时申请案的权益，所述临时申请案的全文并入本文中。
技术领域
本发明涉及一种时基外围装置，特定来说涉及一种具有替代同步与触发输出的时基外围装置。
背景技术
微控制器为包含微处理器、存储器、振荡器及多个外围装置的芯片上系统。存在许多可用微控制器，所述微控制器实际上不需要任何外部组件来允许微控制器起作用。集成于微控制器内的多种外围装置需要与时基同步。时基提供(举例来说)所述外围装置所使用的内部时钟信号。典型微控制器中的时基外围装置具有输入捕获及输出比较模式。通常，时基外围装置仅产生与时基周期翻转相关联的同步/触发事件，如图1中所展示。举例来说，在微控制器中，常规16位时基外围装置100可具有外部同步与触发能力，如图1中所展示。在同步模式中，信号设定时基周期，且在触发模式中，信号起动时基，其中时基周期是从内部寄存器导出的。所述同步模式使许多时基并行操作且所述触发模式允许经延迟操作，举例来说，计时器保持处于复位直到接收到触发。在这些常规实施例中，同步/触发输出为来自时基的周期匹配或翻转信号且发送到如图1中所展示的装置上的所有其它时基。
将多个同步/触发信号170馈送到多路复用器120。所述输入信号中的一者可为比较器140的输出信号。将选定信号馈送到控制16/32位时基计数器110的操作的同步与触发控制单元130。比较器140从时基计数器110接收计数值且接收周期寄存器150的值且产生可馈送到其它外围装置的同步/触发输出信号160。
发明内容
需要一种经改进时基外围装置，(特定来说)以提供一种将允许所述时基外围装置的用户触发ADC转换、时间延迟或与合格输入捕获事件同时发生的某一其它类型的事件的设备及方法。
总的来说，一种微控制器可包括由时钟信号驱动的时基，其中所述时基包括复位输入及与比较器耦合的输出，其中所述比较器进一步与寄存器耦合且如果所述时基匹配寄存器值那么产生输出信号；所述微控制器进一步包括第一多路复用器，所述第一多路复用器接收所述比较器的输出且进一步接收由除所述时基之外的单元产生的至少一个事件信号。
根据一实施例，所述微控制器可进一步包括与所述时基及另一寄存器耦合的另一比较器，其中所述比较器的输出与所述第一多路复用器的输入耦合。根据另一实施例，所述微控制器可进一步包括产生馈送到所述第一多路复用器的另一输入的输入捕获事件信号的输入捕获逻辑。根据另一实施例，所述微控制器可进一步包括产生馈送到所述第一多路复用器的另一输入的输出比较事件信号的输出比较逻辑。根据另一实施例，所述第一多路复用器可由控制寄存器控制。根据另一实施例，所述微控制器可进一步包括接收所述比较器的所述输出信号及多个同步/触发源信号的第二多路复用器，其中所述第二多路复用器的输出与所述时基的复位与触发输入逻辑耦合。
根据示范性实施例，一种微控制器包括由时钟信号驱动的时基，其中所述时基包括复位输入及与比较器耦合的输出，其中所述比较器进一步与寄存器耦合且可操作以：如果所述时基匹配寄存器值，那么产生同步输出信号。所述微控制器进一步包括第一多路复用器，所述第一多路复用器从所述比较器接收所述同步输出信号且进一步接收由除所述时基之外的单元产生的至少一个事件信号，其中所述第一多路复用器可操作以选择所述同步输出信号或所述至少一个事件信号作为时基同步输出信号。
根据另一实施例，所述微控制器可进一步包括与所述时基及另一寄存器耦合的另一比较器，其中所述比较器的输出与所述第一多路复用器的另一输入耦合。根据另一实施例，所述微控制器可进一步包括产生馈送到所述第一多路复用器的另一输入的输入捕获事件信号的输入捕获逻辑。根据另一实施例，所述微控制器可进一步包括产生馈送到所述第一多路复用器的另一输入的输出比较事件信号的输出比较逻辑。根据另一实施例，所述第一多路复用器可由控制寄存器控制。根据另一实施例，所述微控制器可进一步包括接收所述第一多路复用器的所述输出信号及多个同步/触发源信号的第二多路复用器，其中所述第二多路复用器的输出与所述时基的所述复位输入耦合。根据另一实施例，所述微控制器可进一步包括接收所述比较器的所述输出信号及多个同步/触发源信号的第二多路复用器，其中所述第二多路复用器的输出与所述时基的所述复位输入耦合。根据另一实施例，所述第二多路复用器可此外接收所述第一多路复用器的所述输出信号。根据另一实施例，所述时基可操作以在同步模式及触发模式中操作。根据另一实施例，所述时钟信号可选自系统时钟及至少一个其它时钟源。根据另一实施例，所述至少一个其它时钟源可为与所述系统时钟不同步的内部或外部时钟源。
根据另一实施例，一种用于在微控制器内提供同步或触发信号的方法可包括以下步骤：操作由时钟信号驱动的时基，其中所述时基包括复位输入及与比较器耦合的输出，其中所述比较器进一步与寄存器耦合且可操作以：如果所述时基匹配寄存器值，那么产生同步输出信号；接收由除所述时基之外的单元产生的至少一个事件信号；由第一多路复用器选择所述同步输出信号或所述至少一个事件信号且将所述选定信号作为时基同步输出信号馈送到集成于所述微控制器中的多个外围单元。
根据另一实施例，所述方法可进一步包括由与所述时基及另一寄存器耦合的另一比较器产生另一同步输出信号，其中所述第一多路复用器可选择另一同步输出信号作为所述时基同步输出信号。根据所述方法的另一实施例，可由输入捕获逻辑产生所述至少一个事件信号。根据所述方法的另一实施例，可由输出比较逻辑产生所述至少一个事件信号。根据所述方法的另一实施例，可由模拟比较器单元产生所述至少一个事件信号。根据所述方法的另一实施例，可由借助于接收所述第一多路复用器的所述输出信号及多个同步/触发源信号的第二多路复用器选择的信号复位时基计数器。根据所述方法的另一实施例，所述第二多路复用器可接收所述比较器的所述输出信号。根据所述方法的另一实施例，可将所述时基编程为在同步模式或触发模式中操作。根据所述方法的另一实施例，在同步模式中，可将时基计数器复位到同步输入信号。根据所述方法的另一实施例，在触发模式中，可根据输入信号起动时基计数器。根据所述方法的另一实施例，可从系统时钟及至少一个其它时钟源选择所述时钟信号，其中所述至少一个其它时钟源为与所述系统时钟不同步的内部或外部时钟源。
附图说明
图1现有技术展示具有同步/触发输出的常规时基。
图2展示经改进时基及同步/触发输出的实施例。
图3展示同步/触发输出的又一实施例。
具体实施方式
根据各种实施例，同步/触发事件输出可与输入捕获边缘事件或输出比较边缘事件相关联。同步/触发输出可用以起动其它时基、起动ADC转换、起动或停止电容性时间测量等。因此，可触发或同步化微控制器内的各种各样的控制功能。
因此，各种实施例涉及一种具有可用以同步化其它时基及触发其它外围事件的可选择输出事件信号的时基外围装置。这些特征赋予用户在其最终应用中配置事件时序的更多的灵活性。可在外围装置之间设置更复杂交互以解决应用时序及测量要求。
如图2中所展示，时基外围装置200具有选择内部信号(举例来说，比较器140的输出信号)或来自多个外部信号的外部信号以用作时基的同步或触发源的输入多路复用器120。在替代实施例中，可通过多路复用器120选择一个以上内部信号。由多路复用器120选择的同步信号将确定16/32位时基110的计时器计数器何时应复位到0，因此设定计时器的周期。触发信号将确定计数器110将在何时开始计数。同步与触发控制单元130用以从选定信号产生这些控制信号。时基计数器110由内部时钟信号驱动，所述内部时钟信号可为系统时钟或者从系统时钟或任何其它内部或外部时钟源导出的可选择时钟信号。
在触发模式中，计时器周期通常(举例来说)通过复位时基110而在内部设定。sync_out信号(举例来说)由比较器140产生且可由其它模块用作同步源或触发源，如由虚线指示。此sync_out信号通常为来自计时器且在计时器达到存储于周期寄存器150中的值时产生的内部产生的同步信号。借助于SYNCOSEL信号，通过多路复用器250选择替代sync_out信号。如果借助于单元220在输入捕获模式中操作，那么此信号可为输入捕获事件信号，或者如果借助于单元210在输出比较模式中操作，那么此信号可为比较匹配信号。替代sync_out信号提供与模块事件相关的额外时序参考。
输出比较逻辑单元210可操作以比较(举例来说)来自不同计时器单元或来自数字输入端口的数字值且在匹配后即刻产生也可馈送到外部引脚215的输出信号。另外，此信号可单独地馈送到多路复用器250的输入。另外，可存在包括(举例来说)与一或多个外部引脚225耦合的至少一个锁存器的输入捕获逻辑220。所述输入捕获逻辑可经设计以在被触发时捕获外部或内部数字信号且产生相应输出逻辑信号。由输入捕获单元220产生的所述输出逻辑信号也馈送到多路复用器250的另一输入。
另外，时基110可依靠系统时钟或任何其它时钟源可编程地操作。为此目的，添加可选择多个时钟源中的一者的时钟选择单元270。举例来说，时钟选择单元270可选择系统时钟以与CPU同步地操作。然而，可选择与提供到时钟选择单元130的各种时钟输入信号不同步的其它时钟源，例如如图2中所指示的次级时钟或外部时钟。不同步时钟选项允许外围装置依靠不必为系统时钟源的时钟源或从系统时钟导出的时钟操作。这使得外围装置能够继续操作且触发各种硬件事件而不论CPU及其时钟源是否操作。因此，可从时基110接收输出信号的外围装置可独立于CPU操作而完成各种任务，此可降低操作电力。为确保在计时器模式中的恰当功能，经同步化计时器模式可为必要的。此模式可需要将从与由时钟选择单元270选择的源相同的源对由多路复用器120选择的同步化源进行时控。通过确保此情况，使时基110与触发源同步化。如果选择外部源，那么此可为特别重要的。然而，外部源及时基110两者均可依靠与系统时钟同步或不同步的时钟源操作。
如图2中所展示，可提供第二组比较器230及相关联周期寄存器240，其中比较器230的输出与多路复用器250的另一输入耦合。使用(举例来说)两个信号线由可为2位信号的信号SYNCOSEL控制多路复用器250。取决于可选择同步/触发信号的数目，为了控制多路复用器250，较多控制线可为必要的。举例来说，如图2中所展示，可提供将针对多路复用器250需要另一控制线的另一外围逻辑单元235。作为一实例，模拟比较器单元235可比较模拟值且在超过预定义阈值(例如，内部或外部参考电压)时产生输出信号。代替模拟比较器单元235或除模拟比较器单元235之外，也可存在另一数字比较器或事件产生器单元以进一步从微控制器内供应额外数字事件。集成模拟比较器可接着产生也可馈送到多路复用器250的触发信号。
时基周期匹配/复位事件为通常将用以同步化或触发如图1中所展示的常规系统中的其它时基外围装置的仅有事件。图2中所展示的实施例已通过允许借助于两组比较器及周期寄存器140/150及230/240在两个不同周期值之间进行选择而增强。根据各种实施例的时基外围装置将多种功能及操作模式进一步组合于单个模块中。因此，其它事件类型可用于在模块外部使用，尤其用于触发非时基功能。
根据各种实施例，这些其它信号可指派给同步/触发输出260。因此，替代输出信号(举例来说)取决于在外围装置内可用的时基功能。在计时器模式中，此可为如(举例来说)由时基110以及比较器/周期寄存器140/150及230/240提供的触发寄存器事件。在输出比较模式中，此可为由单元210提供的输出比较事件。在输入比较模式中，此可为如由单元220指示的由模拟比较器产生的逻辑信号。在输入捕获模式中，此可为如由输入捕获单元225指示的输入捕获事件信号。可借助于经适当设计的多路复用器250使用其它信号，如图2中所展示。
各种实施例简化装置层级路由。连接到同步/触发总线260的外围装置现在可存取更多信号。此提供大得多的时序灵活性。举例来说，可根据各种实施例实施以下功能性：
-在捕获事件之后的零捕获时基
-使用触发寄存器而非周期寄存器提供从属时基的可变偏移
-在输入捕获事件时触发ADC/DAC
-在输出比较事件上触发ADC/DAC
-提供用于充电时间测量单元(CTMU)的触发信号
-从输入捕获事件、输出比较边缘事件或触发寄存器事件调度单发延迟
-用户可开发许多其它用途以使外围交互自动化。
图3展示输入选择单元的示范性实施例。此处，多路复用器120具有32个输入信号且多路复用器250可在两个sync_out信号之间进行选择。sync_out信号馈送到第一输入“0”且多路复用器250的输出馈送到第二输入“1”。接下来的7个输入由同步信号填充，所述同步信号由捕获/比较单元产生。接下来的3个输入为中断信号且接着的5个输入信号为计时器同步信号。接着的4个信号由可配置逻辑胞元(CLC)单元提供。因此，前述信号填充多路复用器120的输入“0到20”。此处，接下来的4个输入被保留，且输入“25到27”由三个比较器信号填充，输入“28”由AD转换器触发信号填充，且输入“29”由来自电容器时间测量单元的触发信号填充。最后两个输入“30”及“31”被保留。在此实施例中，多路复用器250仅接收两个输入信号，即来自相应时基单元的sync_out信号及可由另一多路复用器提供的第二信号。因此，所述第二信号可视为替代sync_out信号。因此，需要仅单个位SYNCOSEL来控制多路复用器250。
因此，图3展示同步及触发输入的可能实施方案。出于时基同步的目的，至少应使装置上的所有其它时基外围装置的同步输出可用于模块。这包含所有其它MCCP/SCCP模块及离散计时器(如果可用)。其它非时基输入将用作模块的触发源。可需要来形成脉冲事件或时间延迟的任何外部源可连接为触发输入。这些外部源包含外部中断引脚、比较器输出、AOC转换事件等。CLC输出提供对触发源的较宽广选择的存取且也允许用户设置复杂触发事件。
Claims (22)
1.一种微控制器，其包括由时钟信号驱动的时基，其中所述时基包括复位输入及与比较器耦合的输出，其中所述比较器进一步与寄存器耦合且可操作以：如果所述时基匹配寄存器值，那么产生同步输出信号；所述微控制器进一步包括第一多路复用器，所述第一多路复用器从所述比较器接收所述同步输出信号且进一步接收由除所述时基之外的所述微控制器的集成单元产生的至少一个事件信号，其中所述第一多路复用器可操作以选择所述同步输出信号或所述至少一个事件信号作为时基同步输出信号，其中所选择的时基同步输出信号被提供到集成于所述微控制器中的多个外围单元。
2.根据权利要求1所述的微控制器，其进一步包括与所述时基及另一寄存器耦合的另一比较器，其中所述比较器的输出与所述第一多路复用器的另一输入耦合。
3.根据权利要求1或2所述的微控制器，其进一步包括产生馈送到所述第一多路复用器的另一输入的输入捕获事件信号的输入捕获逻辑。
4.根据权利要求1或2所述的微控制器，其进一步包括产生馈送到所述第一多路复用器的另一输入的输出比较事件信号的输出比较逻辑。
5.根据权利要求1或2所述的微控制器，其中所述第一多路复用器由控制寄存器控制。
6.根据权利要求1或2所述的微控制器，其进一步包括接收所述第一多路复用器的所述时基同步输出信号及多个同步/触发源信号的第二多路复用器，其中所述第二多路复用器的输出与所述时基的所述复位输入耦合。
7.根据权利要求1或2所述的微控制器，其进一步包括接收所述比较器的所述输出信号及多个同步/触发源信号的第二多路复用器，其中所述第二多路复用器的输出与所述时基的所述复位输入耦合。
8.根据权利要求7所述的微控制器，其中所述第二多路复用器进一步接收所述第一多路复用器的所述时基同步输出信号。
9.根据权利要求1或2所述的微控制器，其中所述时基可操作以在同步模式及触发模式中操作。
10.根据权利要求1或2所述的微控制器，包括时钟选择单元，所述时钟选择单元用于从系统时钟及至少一个其它时钟源选择所述时钟信号。
11.根据权利要求10所述的微控制器，其中所述至少一个其它时钟源为与所述系统时钟不同步的内部或外部时钟源。
12.一种用于在微控制器内提供同步或触发信号的方法，其包括以下步骤：
操作由时钟信号驱动的时基，其中所述时基包括复位输入及与比较器耦合的输出，其中所述比较器进一步与寄存器耦合且可操作以：如果所述时基匹配寄存器值，那么产生同步输出信号；
接收由除所述时基之外的所述微控制器的集成单元产生的至少一个事件信号；
由第一多路复用器选择所述同步输出信号或所述至少一个事件信号且将所选定的信号作为时基同步输出信号馈送到集成于所述微控制器中的多个外围单元。
13.根据权利要求12所述的方法，其进一步包括：由与所述时基及另一寄存器耦合的另一比较器产生另一同步输出信号，其中所述第一多路复用器可选择所述另一同步输出信号作为所述时基同步输出信号。
14.根据权利要求12或13所述的方法，其中由输入捕获逻辑产生所述至少一个事件信号。
15.根据权利要求12或13所述的方法，其中由输出比较逻辑产生所述至少一个事件信号。
16.根据权利要求12或13所述的方法，其中由模拟比较器单元产生所述至少一个事件信号。
17.根据权利要求12或13所述的方法，其中由借助于接收所述第一多路复用器的所述时基同步输出信号及多个同步/触发源信号的第二多路复用器选择的信号复位时基计数器。
18.根据权利要求17所述的方法，其中所述第二多路复用器接收所述比较器的所述输出信号。
19.根据权利要求12或13所述的方法，其中将所述时基经编程为在同步模式或触发模式中操作。
20.根据权利要求19所述的方法，其中在所述同步模式中，将时基计数器复位到同步输入信号。
21.根据权利要求19所述的方法，其中在所述触发模式中，根据输入信号起动时基计数器。
22.根据权利要求12或13所述的方法，其中可从系统时钟及至少一个其它时钟源选择所述时钟信号，其中所述至少一个其它时钟源为与所述系统时钟不同步的内部或外部时钟源。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261593527P | 2012-02-01 | 2012-02-01 | |
| US61/593,527 | 2012-02-01 | ||
| US13/753,399 | 2013-01-29 | ||
| US13/753,399 US8897324B2 (en) | 2012-02-01 | 2013-01-29 | Timebase peripheral |
| PCT/US2013/024004 WO2013116435A2 (en) | 2012-02-01 | 2013-01-31 | Timebase peripheral |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104160353A CN104160353A (zh) | 2014-11-19 |
| CN104160353B true CN104160353B (zh) | 2017-09-22 |
Family
ID=48870179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380012785.8A Active CN104160353B (zh) | 2012-02-01 | 2013-01-31 | 时基外围装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8897324B2 (zh) |
| EP (1) | EP2810137B1 (zh) |
| JP (1) | JP6240616B2 (zh) |
| KR (1) | KR20140119773A (zh) |
| CN (1) | CN104160353B (zh) |
| TW (1) | TWI563386B (zh) |
| WO (1) | WO2013116435A2 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9864399B2 (en) * | 2015-12-10 | 2018-01-09 | Apple Inc. | Timebase synchronization |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812834A (en) * | 1995-02-21 | 1998-09-22 | Nec Corporation | Single chip microcomputer having a plurality of timer counters |
| CN101878588A (zh) * | 2008-01-23 | 2010-11-03 | 密克罗奇普技术公司 | 外部同步多相位脉宽调制信号 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3890947C2 (de) * | 1987-11-10 | 1995-05-18 | Echelon Systems | Netzwerk und Verfahren zur Nachrichtenübertragung |
| JPH01137315A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | タイマ回路 |
| JP2560068B2 (ja) * | 1988-03-09 | 1996-12-04 | 株式会社日立製作所 | タイマ回路 |
| US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
| JP2723748B2 (ja) * | 1992-02-19 | 1998-03-09 | 日本電気アイシーマイコンシステム株式会社 | タイマ回路 |
| JP2766228B2 (ja) * | 1995-09-26 | 1998-06-18 | 日本電気通信システム株式会社 | スタッフ同期フレーム制御方式 |
| DE10255685B3 (de) * | 2002-11-28 | 2004-07-29 | Infineon Technologies Ag | Taktsynchronisationsschaltung |
| DE102004011672B4 (de) * | 2004-03-10 | 2007-04-05 | Texas Instruments Deutschland Gmbh | Vorrichtung zur Datensynchronisation |
| US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
| US7602874B2 (en) * | 2006-01-26 | 2009-10-13 | International Business Machines Corporation | Providing accurate time-based counters for scaling operating frequencies of microprocessors |
-
2013
- 2013-01-29 US US13/753,399 patent/US8897324B2/en active Active
- 2013-01-31 EP EP13708936.3A patent/EP2810137B1/en active Active
- 2013-01-31 WO PCT/US2013/024004 patent/WO2013116435A2/en active Application Filing
- 2013-01-31 CN CN201380012785.8A patent/CN104160353B/zh active Active
- 2013-01-31 JP JP2014555689A patent/JP6240616B2/ja active Active
- 2013-01-31 KR KR1020147023892A patent/KR20140119773A/ko not_active Ceased
- 2013-02-01 TW TW102104067A patent/TWI563386B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812834A (en) * | 1995-02-21 | 1998-09-22 | Nec Corporation | Single chip microcomputer having a plurality of timer counters |
| CN101878588A (zh) * | 2008-01-23 | 2010-11-03 | 密克罗奇普技术公司 | 外部同步多相位脉宽调制信号 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013116435A3 (en) | 2013-11-14 |
| US8897324B2 (en) | 2014-11-25 |
| TW201342066A (zh) | 2013-10-16 |
| WO2013116435A2 (en) | 2013-08-08 |
| TWI563386B (en) | 2016-12-21 |
| US20130195124A1 (en) | 2013-08-01 |
| EP2810137A2 (en) | 2014-12-10 |
| CN104160353A (zh) | 2014-11-19 |
| JP2015507287A (ja) | 2015-03-05 |
| EP2810137B1 (en) | 2018-05-02 |
| JP6240616B2 (ja) | 2017-11-29 |
| KR20140119773A (ko) | 2014-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8914563B2 (en) | Integrated circuit, system, and method including a shared synchronization bus | |
| US8362819B1 (en) | Synchronizing multi-frequency pulse width modulation generators | |
| CN107994896B (zh) | 一种多通道高速脉冲计数系统及计数方法 | |
| US8724665B2 (en) | Pseudo-synchronous time division multiplexing | |
| WO2010044838A4 (en) | Continuous synchronization for multiple adcs | |
| CN104617926B (zh) | 一种吞脉冲式时钟同步电路 | |
| CN109863696A (zh) | 基于计数器的sysref实施方案 | |
| US8472213B2 (en) | Extending pulse width modulation phase offset | |
| CN102062798A (zh) | 一种具有高速adc芯片的示波器 | |
| CN109947030A (zh) | 伺服内部控制周期动态跟随EtherCat总线同步周期的方法 | |
| TWI355574B (en) | Clock switching circuit | |
| CN109217852A (zh) | 用于脉宽调制时钟信号的解调器 | |
| CN111147053B (zh) | 无毛刺时钟切换电路 | |
| CN104160353B (zh) | 时基外围装置 | |
| US7284142B2 (en) | Real time interrupt module for operating systems and time triggered applications | |
| CN104750648B (zh) | 基于双线总线的单向通讯控制装置及方法 | |
| CN103377690A (zh) | 数据发送、接收装置、用于数据传输的系统和方法 | |
| US9455710B2 (en) | Clock enabling circuit | |
| CN203151515U (zh) | 智能多时钟源时间同步装置 | |
| CN205263743U (zh) | 异步复位同步释放带宽可控的复位电路 | |
| CN203102268U (zh) | 带触发和时钟同步功能的控制总线 | |
| CN106294260B (zh) | 数据从异步总线输出到同步总线的方法 | |
| JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
| US5703507A (en) | Device for switching among clock signals allocated to a plurality of users | |
| CN114614823B (zh) | 一种芯片时钟同步方法、数据采集卡及数据采集系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |