[go: up one dir, main page]

CN102237405A - 复合半导体器件及其制造方法 - Google Patents

复合半导体器件及其制造方法 Download PDF

Info

Publication number
CN102237405A
CN102237405A CN2011101221879A CN201110122187A CN102237405A CN 102237405 A CN102237405 A CN 102237405A CN 2011101221879 A CN2011101221879 A CN 2011101221879A CN 201110122187 A CN201110122187 A CN 201110122187A CN 102237405 A CN102237405 A CN 102237405A
Authority
CN
China
Prior art keywords
film
opening
dielectric film
semiconductor layer
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101221879A
Other languages
English (en)
Other versions
CN102237405B (zh
Inventor
秋山深一
温井健司
加藤睦
渡边芳孝
伊藤哲也
藤泽洋一
佐藤俊哉
细田勉
佐藤勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN102237405A publication Critical patent/CN102237405A/zh
Application granted granted Critical
Publication of CN102237405B publication Critical patent/CN102237405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

复合半导体器件，其包括：基板；形成在基板上的复合半导体层；形成在复合半导体层上的第一绝缘膜；形成在第一绝缘膜上的第二绝缘膜；以及各自形成在复合半导体层上的栅极、源极和漏极，其中栅极由经由至少栅绝缘层填充有第一导电材料的第一开口形成，且第一开口形成在第一绝缘膜中且被配置，使部分地露出复合半导体层，并且其中源极和漏极由填充有至少第二导电材料的一对第二开口形成，且第二开口形成在至少第二绝缘膜和第一绝缘膜中并被配置，使部分地露出复合半导体层。

Description

复合半导体器件及其制造方法
相关申请的交叉引用
本申请是基于2010年5月7日提交的在先日本专利申请第2010-107654号并要求其优先权，其全部内容以参考的方式并入本文。
技术领域
本发明涉及一种复合半导体器件以及制造该复合半导体器件的方法。
背景技术
氮化物半导体器件具有诸如高的饱和电子速度和宽的带隙的特征，因此已被活跃地开发为高电压、高功率的半导体器件。关于氮化物半导体器件，已发表了场效应晶体管(尤其是高电子迁移率晶体管(HEMTs))的许多报道。特别地，包括由GaN构成的电子传输层和由AlGaN构成的电子供给层的AlGaN/GaNHEMTs已吸引了很多关注。对于AlGaN/GaN HEMTs，GaN和AlGaN之间点阵常数的差引起AlGaN中的应变。引起应变的AlGaN的压电极化和自发极化导致高密度二维电子气(2DEG)，从而实现高的击穿电压和高的输出功率。AlGaN/GaN HEMTs作为用于电源和高频放大器的半导体器件已吸引了很多关注。
氮化物半导体器件，例如AlGaN/GaN HEMTs，包括氮化物半导体层(包括例如电子传输层和电子供给层)上的栅极、源极和漏极。使用所谓的剥离法(lift-offprocess)形成栅极、源极和漏极。
为了形成源极和漏极，将抗蚀剂涂覆在氮化物半导体层上并通过光刻法处理，以形成抗蚀剂掩膜，其在位于掩膜部分对应于层的将要形成源极和漏极的部分具有开口。例如，使用Ti/Al作为电极材料。通过蒸汽蒸发(vapor evaporation)等将Ti/Al沉积在抗蚀剂掩膜上，使得开口填充有Ti/Al。通过剥离法移除抗蚀剂掩膜和沉积在掩膜上的Ti/Al。然后对基板进行热处理以形成欧姆接触。从而，在氮化物半导体层上形成源极和漏极。
为了形成栅极，将抗蚀剂涂覆在氮化物半导体层上并通过光刻法处理，以形成抗蚀剂掩膜，其在位于掩膜部分对应于层的将要形成栅极的部分具有开口。例如，使用Ni/Au作为电极材料。通过蒸汽蒸发等将Ni/Au沉积在抗蚀剂掩膜上，使得开口填充有Ni/Au。通过剥离法移除抗蚀剂掩膜和沉积在掩膜上的Ni/Au。从而，在氮化物半导体层上，在源极和漏极之间形成栅极。
日本未审专利申请公布第2008-270521号是相关技术的实例。
发明概述
根据本发明的一方面，一种制造复合半导体器件的方法，包括：在基板上形成复合半导体层；在所述复合半导体层上形成第一绝缘膜；在第一绝缘膜中形成第一开口，所述第一开口被配置，使部分地露出所述复合半导体层；经由至少栅绝缘层(gate insulator)，在所述第一绝缘膜上形成第一导电材料，使得所述第一开口填充有所述第一导电材料；在第一导电材料上对应于所述第一开口的部分形成第一掩膜；用所述第一掩膜处理至少所述第一导电材料，以形成栅极；在所述第一绝缘膜上形成第二绝缘膜，以便覆盖所述栅极；在至少所述第二绝缘膜和所述第一绝缘膜中形成一对第二开口，所述一对第二开口被配置，使部分地露出所述复合半导体层；在所述第二绝缘膜上形成至少第二导电材料，使得所述第二开口填充有所述二导电材料；在所述第二导电材料上对应于所述第二开口的部分形成第二掩膜；以及使用所述第二掩膜处理至少所述第二导电材料，以形成源极和漏极。
根据本发明的另一方面，一种制造复合半导体器件的方法，包括：在基板上形成复合半导体层；在所述复合半导体层上形成第一绝缘膜；在所述第一绝缘膜中形成一对第一开口，所述一对第一开口被配置，使部分地露出所述复合半导体层；在所述第一绝缘膜上形成第一导电材料，使得所述第一开口填充有所述第一导电材料；在第一导电材料上对应于所述第一开口的部分形成第一掩膜；用所述第一掩膜处理至少所述第一导电材料，以形成源极和漏极；在所述第一绝缘膜上形成第二绝缘膜，以便覆盖所述源极和所述漏极；在至少所述第二绝缘膜和所述第一绝缘膜中形成第二开口，所述第二开口被配置，使部分地露出所述复合半导体层；经由至少栅绝缘层，在所述第二绝缘膜上形成第二导电材料，使得所述第二开口填充有所述第二导电材料；在所述第二导电材料上对应于所述第二开口的部分形成第二掩膜；以及用所述第二掩膜处理至少所述第二导电材料，以形成栅极。
根据本发明的另一方面，一种复合半导体器件，包括：基板；形成在所述基板上的复合半导体层；形成在所述复合半导体层上的第一绝缘膜；形成在所述第一绝缘膜上的第二绝缘膜；以及各自形成在所述复合半导体层上的栅极、源极和漏极，其中所述栅极由经由至少栅绝缘层填充有第一导电材料的第一开口形成，且所述第一开口被形成在所述第一绝缘膜中并被配置，使部分地露出所述复合半导体层，并且其中所述源极和所述漏极由填充有至少第二导电材料的一对第二开口形成，且所述第二开口被形成在至少所述第二绝缘膜和所述第一绝缘膜中并被配置，使部分地露出所述复合半导体层。
根据本发明的另一方面，一种复合半导体器件，包括：基板；形成在所述基板上的复合半导体层；形成在所述复合半导体层上的第一绝缘膜；形成在所述第一绝缘膜上的第二绝缘膜；以及各自形成在所述复合半导体层上的栅极、源极和漏极，其中所述源极和所述漏极由填充有至少第一导电材料的一对第一开口形成，且所述第一开口被形成在所述第一绝缘膜中并被配置，使部分地露出所述复合半导体层，并且其中所述栅极由经由至少栅绝缘层填充有第二导电材料的第二开口形成，且所述第二开口被形成在至少所述第二绝缘膜和所述第一绝缘膜中且被配置，使部分地露出所述复合半导体层。
通过至少在权利要求书中具体指出的那些元素、特征和组合将认识和获得本发明的目的和优势。
应当理解，上文的一般性描述和下文的详细描述均出于示例和解释本发明的目的，其并非用于限定请求保护的本发明。
附图的简要说明
图1A至1P是根据第一实施方式的AlGaN/GaN HEMT的制造方法的示意性横截面视图；
图2是说明Ta膜与Al膜通过热处理的反应的示意性横截面视图；
图3A和3B是说明根据本发明的第一实施方式的变型的AlGaN/GaN HEMT的制造方法的主要步骤的示意性横截面视图；
图4是说明根据本发明的第一实施方式的变型的实验1的结果的特征图；
图5是说明根据本发明的第一实施方式的变型的实验2的结果的特征图；
图6是说明根据本发明的第一实施方式的变型的实验3的结果的特征图；
图7是说明根据本发明的第一实施方式的变型的实验4的结果的特征图；
图8是说明根据本发明的第一实施方式的变型的实验5的结果的特征图；
图9是说明根据本发明的第一实施方式的变型的实验6的结果的特征图；
图10A至10N是根据第二实施方式的AlGaN/GaN HEMT的制造方法的示意性横截面视图；
图11A至11U是根据第三实施方式的AlGaN/GaN HEMT的制造方法的示意性横截面视图；
图12A和12B说明根据第三实施方式的变型的实验1的结果；
图13是说明根据第三实施方式的变型的实验2的结果的特征图；
图14是说明根据第三实施方式的变型的实验3的结果的特征图；
图15A和15B是说明根据第三实施方式的变型的AlGaN/GaN HEMT的制造方法的主要步骤的示意性横截面视图；以及
图16A至16P是根据第四实施方式的AlGaN/GaN HEMT的制造方法的示意性横截面视图。
实施方式的描述
在通过剥离法形成栅极、源极和漏极的情况下，已被剥离的电极材料的部分金属片(metal pieces)可能会再沉积到基板表面。当在随后的步骤中形成图案时，再沉积的金属片可能会导致各种图案的缺陷。可能在其中产生缺陷的图案的实例包括：当源极和漏极在形成栅极之前形成时的栅极；当源极和漏极在形成栅极之后形成时的源极和漏极；连接至栅极、源极和漏极的连接部分；以及各种层间绝缘层(interlayer insulators)。如果在这些图案中发生缺陷，会显著削弱氮化物半导体器件的器件性质。
[第一实施方式]
在该实施方式中，对于AlGaN/GaN HEMT，描述了在形成源极和漏极之前形成栅极的情况。
图1A至1P是说明根据第一实施方式的AlGaN/GaN HEMT的制造方法的示意性横截面视图。
如图1A所示，在例如用作用于生长的基板的半绝缘SiC基板1上形成缓冲层2、电子传输层3、电子供给层4和保护层5。
例如，缓冲层2是AlN层，电子传输层3是有意未掺杂(intentionally undoped)的GaN(i-GaN)层，电子供给层4是n-AlGaN层，且保护层5是n-GaN层。
可以用硅基板来替代SiC基板1。缓冲层2可以具有由AlN和GaN构成的多层结构。或者，缓冲层2可以以下述方式具有Ga的浓度梯度：下部(邻近SiC基板1)至上部，其组成从AlN至AlGaN变化。此外，电子供给层4可以是有意未掺杂的AlGaN(i-AlGaN)层。
尤其参见图1A，通过例如金属有机化合物气相外延(MOVPE)，使用晶体生长装置，在SiC基板1上生长以下的复合半导体层。
将AlN、i-GaN、n-AlGaN和n-GaN沉积在SiC基板1上，以形成缓冲层2、电子传输层3、电子供给层4和保护层5。缓冲层2的厚度为约2μm。电子传输层3的厚度为1μm至3μm。在该实施方式中，电子传输层3的厚度为约3μm。电子供给层4的厚度为约5nm至约40nm。在该实施方式中，电子供给层4的厚度为约40nm且Al比率为例如0.2。保护层5的厚度为约0.1nm至约5nm。在该实施方式中，保护层5的厚度为约2nm。
在AlGaN/GaN HEMT中，在电子传输层3和电子供给层4的界面附近形成二维电子气(2DEG)，其在图中由虚线表示。这归因于由于构成电子供给层4的AlGaN的带隙大于构成电子传输层3的GaN的带隙而形成的量子阱。电子在量子阱中的积聚导致2DEG的形成，其用作电子载体。
对于AlN、i-GaN、n-AlGaN和n-GaN的生长条件，使用三甲基铝气体、三甲基镓气体和氨气的混合气体作为气源。无论是否加载作为Al源的三甲基铝气体，均根据要生长的复合半导体层而适当地设置作为Gs源的三甲基镓气体和作为N源的氨气及其流速。氨气是通用源，其流速被设置为约100ccm至约10LM。生长压力被设置为约50Torr至约300Torr。生长温度被设置为约1000℃至约1200℃。在生长n-GaN和n-AlGaN的情况下，例如，将用作n-型杂质的诸如SiH4气体的含Si气体以预定的流速加入到气源中以用Si掺杂GaN和AlGaN。Si掺杂浓度被设定为约1×1018/cm3至约1×1020/cm3，例如约1×1018/cm3。
如图1B所示，在保护层(cap layer)5上形成抗蚀剂掩膜6。
将抗蚀剂涂覆在保护层5的整个表面上，并通过光刻法处理，从而在保护层5上形成覆盖元件有源区并露出元件隔离区的抗蚀剂掩膜6。
如图1C所示，形成元件隔离结构7。
使用抗蚀剂掩膜6，将预定元素(例如Ar)离子注入到延伸至保护层5、电子供给层4、电子传输层3、缓冲层2和SiC基板1的上部的元件有源区域。以例如约100eV的加速度能量和例如约1.0×1013/cm2的剂量进行离子注入。通过离子注入形成元件隔离结构7。在元件隔离结构7中，AlN、GaN和AlGaN的晶体结构被破坏以消除元件隔离结构7中的2DEG；因此，元件隔离结构7用作绝缘区域。
然后，通过灰化等除去抗蚀剂掩膜6。
如图1D所示，形成第一保护性绝缘膜8。
通过例如等离子体增强的化学气相沉积(CVD)，在SiC基板1上方的整个表面上形成厚度为约20nm至500nm(例如约300nm)的绝缘膜(例如氮化硅膜)，从而形成第一保护性绝缘膜8。可以通过热CVD或原子层沉积(ALD)替代等离子体增强的CVD来形成第一保护性绝缘膜8。此外，第一保护性绝缘膜8可以由氧化硅膜形成。或者，第一保护性绝缘膜8可以具有氮化硅膜和氧化硅膜的层压结构。
如图1E所示，在第一保护性绝缘膜8和保护层5中形成开口10。
将抗蚀剂涂覆在第一保护性绝缘膜8的整个表面上，并通过光刻法处理，从而形成具有开口9a的抗蚀剂掩膜9，开口9a露出第一保护性绝缘膜8将要形成栅极的部分。
使用抗蚀剂掩膜9，使第一保护性绝缘膜8和保护层5进行干刻蚀，以形成开口10。在约1.7Torr的压力和例如约650W的RF功率下，用含氟气体(例如CHF3、CF3和Ar的混合气体)作为刻蚀气体进行干刻蚀。通过该干刻蚀，在保护层5和第一保护性绝缘膜8中形成部分地露出电子供给层4表面的开口10。电子供给层4的露出部分是将要形成栅极的部分。在该实施方式中，如图所示，进行干刻蚀，以便露出电子供给层4的表面(在表面形成浅的凹槽)。这可以使耗尽层于栅极正下方延伸并形成浅的量子阱。即，于栅极正下方的2DEG的电子消除提供了所谓的常闭操作(当栅极为0V时，源极和漏极之间的电流停止)。
然后通过灰化等除去抗蚀剂掩膜9。
如图1F所示，在形成栅绝缘层11和高功函数膜12之后，沉积导电材料13。
具体而言，在第一保护性绝缘膜8上相继形成栅绝缘层11和高功函数膜12，以便覆盖开口10的内表面。
通过ALD等沉积例如厚度为例如约20nm的AlO膜来形成栅绝缘层11。可以由TaO膜或Hf、Ti或Zr的高介电常数(高-k)氧化物或氧氮化物膜替代AlO膜来形成栅绝缘层11。或者，栅绝缘层11可以具有选自AlO膜、TaO膜和高-k膜中的两种或更多种的层压结构。
在形成栅绝缘层11之后，可以进行例如热处理，例如在550℃下处理约60秒。
通过物理气相沉积(PVD)等，通过沉积例如厚度为例如约40nm的TaN膜而形成高功函数膜12。术语“高功函数膜”表示由功函数为4.5eV或更高的导电材料构成的膜。高功函数膜12的形成于栅极正下方提供了浅的离子阱，从而在门电压为0V时减少在栅极正下方的2DEG。
通过PVD等将诸如Al的导电材料13沉积在高功函数膜12的整个表面上，使得所获得的导电材料13的膜的厚度为约20nm至约500nm(例如约400nm)，且经由栅绝缘层11和高功函数膜12使开口10被导电材料13填充。
如图1G所示，在导电材料13上形成抗蚀剂掩膜14。
将抗蚀剂涂覆在导电材料13的整个表面上并通过光刻法进行处理，从而形成抗蚀剂掩膜14，其覆盖导电材料13上将要形成栅极的部分。
如图1H所示，形成栅极15。
使用抗蚀剂掩膜14，对导电材料13、高功函数膜12和栅绝缘层11进行干刻蚀，从而形成栅极15，其中经由栅绝缘层11和高功函数膜12使开口10填充有导电材料13，且其从第一保护性绝缘膜8突出。在此，导电材料13和高功函数膜12可被干刻蚀，以在第一保护性绝缘膜8上留下栅绝缘层11。
然后，通过灰化等除去抗蚀剂掩膜14。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的栅极15。在这种情况下，形成第一保护性绝缘膜8，然后形成栅极15，使得第一保护性绝缘膜8中的开口10被导电材料13填充。第一保护性绝缘膜8的存在保护复合半导体层，从而使由例如栅极形成过程中的干刻蚀对复合半导体层(例如电子供给层4)的损伤最小化。如上文所述，在该实施方式中，当形成栅极15时，使用第一保护性绝缘膜8进行光刻法和干刻蚀，而无需使用剥离法。与剥离法不同，导电材料的一部分不会在SiC基板1上再沉积，且形成令人满意的栅极15，而不损伤复合半导体层。
如图1I所示，形成第二保护性绝缘膜16。
通过例如等离子体增强的CVD，在第一保护性绝缘膜8的整个表面上形成厚度为约300nm的绝缘膜(例如氧化硅膜)，以覆盖栅极15，从而形成第二保护性绝缘膜16。在此，由于栅极15的突出部分，而在第二保护性绝缘膜16的位于栅极15上方的部分上形成凸起。为了除去凸起，优选通过例如化学-机械抛光(CMP)来进行表面抛光。在这种情况下，将氧化硅膜等沉积至约500nm至约1000nrm的厚度，然后将氧化硅膜等的表面部分通过CMP抛光，以便使氧化硅膜等的厚度下降约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成第二保护性绝缘膜16。在图1I中，表明了具有通过CMP平坦化的表面的第二保护性绝缘膜16。
对于形成第二保护性绝缘膜的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等并对其进行固化处理以形成第二保护性绝缘膜。
如图1J所示，在第二保护性绝缘膜16、第一保护性绝缘膜8和保护层5中形成一对开口20a和20b。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜17，其具有一对开口17a和17b，所述开口露出第二保护性绝缘膜16将要形成源极和漏极的部分。
用抗蚀剂掩膜17对第二保护性绝缘膜16、第一保护性绝缘膜8和保护层5进行干刻蚀，以形成开口20a和20b。用含氟气体(例如CHF3、CF3和Ar的混合气体)作为刻蚀气体，在1.7Torr的压力和例如650W的RF功率下进行干刻蚀。通过干刻蚀在保护层5、第一保护性绝缘膜8和第二保护性绝缘膜16中形成部分地露出电子供给层4表面的开口20a和20b。电子供给层4的露出部分是将要形成源极和漏极的部分。在此，为了可靠地露出电子供给层4的表面部分，如图所示，可以刻蚀电子供给层4的表面(以在表面形成浅的凹槽)。
然后，通过灰化等除去抗蚀剂掩膜17。
如图1K所示，在形成低功函数膜18之后，沉积导电材料19。
低功函数膜18作为下层导电膜(underlying conductive film)形成在第二保护性绝缘膜16上，以便覆盖开口20a和20b的内表面。术语“低功函数膜”表示由功函数低于4.5eV的导电材料构成的膜。通过将选自Al、Ti、富金属TiN、Ta、富金属TaN、Zr、富金属TaC、NiSi2和Ag中的一种沉积而形成低功函数膜18：使得沉积的膜具有约1nm至约100nm的厚度。术语“富金属TiN”表示其中Ti的组成比例大于N的组成比例的TiN。术语“富金属TaN”表示其中Ta的组成比例大于N的组成比例的TaN。术语“富金属TaC”表示其中Ta的组成比例大于C的组成比例的TaC。在此，例如，通过PVD等，在例如1kW至10kW的DC功率下将Ta膜沉积至约10nm的厚度，从而形成低功函数膜18。低功函数膜18的形成降低了电极材料和电子供给层4于栅极正下方部分之间的屏障，从而形成具有低接触电阻的源极和漏极。
通过PVD等，在例如1kW至20kW的DC功率下将诸如Al的导电材料19沉积在低功函数膜18在整个表面上，使得所得的导电材料19的膜的厚度为约300nm且经由低功函数膜18使开口20a和20b填充有导电材料。
如图1L所示，在导电材料19上形成抗蚀剂掩膜21。
将抗蚀剂涂覆在导电材料19的整个表面上并通过光刻法处理，从而形成抗蚀剂掩膜21，其覆盖导电材料19上将要形成源极和漏极的部分。
如图1M所示，形成源极22和漏极23。
使用抗蚀剂掩膜21将导电材料19和低功函数膜18干刻蚀，从而形成源极22和漏极23，其中经由低功函数膜18使开口20a和20b填充有导电材料19，且其从第二保护性绝缘膜16突出。
然后，通过灰化等除去抗蚀剂掩膜21。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的源极22和漏极23。在这种情况下，形成源极22和漏极23的方式为：使开口20a和20b填充有导电材料19。第一和第二保护性绝缘膜8和16的存在保护复合半导体层，从而使例如源极和漏极形成过程中的干刻蚀对诸如电子供给层4的复合半导体层的损伤最小化。如上文所述，在该实施方式中，当形成源极22和漏极23时，使用第二保护性绝缘膜16进行光刻法和干刻蚀，而不使用剥离法。与剥离法不同，导电材料的一部分不会再沉积在SiC基板1上，并且形成令人满意的源极22和令人满意的漏极23，而不会损伤复合半导体层。
在例如N2气氛中在约600℃下对SiC基板1进行热处理约60秒。
如图1N所示，热处理使低功函数膜18中的Ta与导电材料19中的Al反应，从而使低功函数膜18形成为TaAl3膜18a。
图2中示出了通过热处理的反应的细节。热处理导致在开口20a和20b的底部(即，电子供给层4于源极22和漏极23正下方的部分)形成TaAl3膜18a的小的尖18b，从而降低电子供给层4和源极22之间以及电子供给层4和漏极23之间的接触电阻。此外，Al具有低功函数。这也有助于降低接触电阻。
如图1O所示，形成层间绝缘层24。
通过例如等离子体增强的CVD，在第二保护性绝缘膜16的整个表面上形成厚度为约1000nm的绝缘膜(例如氧化硅膜)，以便覆盖源极22和漏极23，从而形成层间绝缘层24。在此，由于源极22和漏极23的突出部分，而在第二保护性绝缘膜16位于源极22和漏极23上方的部分上形成凸起。为了除去凸起，优选通过例如化学-机械抛光(CMP)来进行表面抛光。在这种情况下，将氧化硅膜等沉积至约1000nm至约1500nm的厚度，然后将氧化硅膜等的表面部分通过CMP抛光，以便使氧化硅膜等的厚度下降约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成层间绝缘层24。在图1O中，表明了具有通过CMP平坦化的表面的层间绝缘层24。
对于形成层间绝缘层的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等并将其进行固化处理以形成层间绝缘层。
如图1P所示，形成栅极15的连接部分26a、源极22的连接部分26b以及漏极23的连接部分26c。
特别地，通过光刻法和干刻蚀处理第二保护性绝缘膜16和层间绝缘层24，从而形成开口25a、25b和25c，其部分地露出栅极15、源极22和漏极23的各自表面。
通过例如溅射法或电镀法将诸如Al的导电材料沉积在层间绝缘层24上，使得开口25a、25b和25c填充有导电材料。通过CMP抛光导电材料，使用层间绝缘层24的表面作为抛光终止层(stopper)。这样，使开口25a、25b和25c填充有导电材料，以形成栅极15的连接部分26a、源极22的连接部分26b以及漏极23的连接部分26c。
随后，进行形成例如上部层间绝缘层和线的步骤以形成根据该实施方式的AlGaN/GaN HEMT。
如上文所述，根据该实施方式，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法形成AlGaN/GaN HEMT的栅极15、源极22和漏极23，从而简单、可靠地制造具有优异器件性质的AlGaN/GaN HEMT。
此外，在该实施方式中，在形成源极22和漏极23之前形成栅极15。这可以形成具有低轮廓(即，低长宽比)的栅极15。在这种情况下，能够以高精确度进行干刻蚀，以形成其中会形成栅极15的开口10，而不损伤电子供给层4。
[变型]
下文将描述第一实施方式的变型。在该变型中，尽管如在第一实施方式中那样公开了AlGaN/GaN HEMT的结构和制造AlGaN/GaN HEMT的方法，该变型中栅极的下层的结构与第一实施方式中有略微不同。注意，使用相同的附图标记来表示与第一实施方式中等同的组件。
在该变型中，进行如第一实施方式中图1A至1E所示的步骤。注意，在该变型中，例示了这样的情况：第一保护性绝缘膜8和保护层5中形成的开口10具有略微椎体的形状。
如图3A所示，形成栅绝缘层31、高功函数膜32和屏蔽膜33。然后，在与图1F所示相同的步骤中，沉积导电材料13，使其与屏蔽膜33接触。
在第一保护性绝缘膜8上形成栅绝缘层31、高功函数膜32和屏蔽膜33，以便覆盖开口10的内表面。
栅绝缘层31由选自Si、Al、Ti、Ta、Hf、La、Y和Ni之一的氧化物或氧氮化物膜构成。或者栅绝缘层31具有选自这些膜的两种或更多种的层压结构。在此，将例如AlO膜沉积至厚度为例如约1nm至约50nm，从而形成栅绝缘层31。
通过沉积选自Au、Ni、Co、富氮TiN、富氮TaN、富碳TaC、Pt、W、Ru、Ni3Si和Pd之一，使得沉积的膜具有约1nm至约100nm的厚度而形成高功函数膜32。术语“富氮TiN”表示其中N的组成比例大于Ti的组成比例的TiN。术语“富氮TaN”表示其中N的组成比例大于Ta的组成比例的TaN。术语“富碳TaC”表示其中C的组成比例大于Ta的组成比例的TaC。在此，沉积例如TiN至约20nm的厚度，从而形成高功函数膜32。
通过使用PVD、ALD等沉积例如TaN膜，使得TaN膜具有例如约0.1nm至约50nm的厚度而形成屏蔽膜33。
在高功函数膜32和导电材料13之间提供屏蔽膜33。在随后的步骤中在550℃至650℃对SiC基板1进行热处理时，屏蔽膜33的存在防止导电材料13中的Al通过栅绝缘层31到达电子供给层4于栅极正下方的部分。如下文所述，屏蔽膜33中较高的氮比例导致屏蔽膜33较高的屏蔽性质。在由富氮TaN形成屏蔽膜33的情况下，所得的富氮TaN膜的厚度优选为0.1nm至10nm。
或者，不形成屏蔽膜33，高功函数膜32可以以与屏蔽膜33相同的方式由富氮TaN膜构成(即，形成高功函数膜32，以便还用作屏蔽膜)，然后可以沉积导电材料13，以便与高功函数膜32接触。
进行与根据第一实施方式的图1G至1M所示的相同的步骤。
在图1H所示的步骤中，使用抗蚀剂掩膜14对导电材料13、屏蔽膜33和高功函数膜32进行干刻蚀，以形成栅极15。在此，例示了这样的情况：栅绝缘层31未被刻蚀，而是保留在第一保护性绝缘膜8上。或者，还可以刻蚀栅绝缘层31。
如图3B所示，对SiC基板1进行热处理。该热处理在选自由惰性气体、氮气、氧气、氨气、氢气及其混合物组成的组的气氛下在约550℃至约650℃下进行0至180秒。在此，例如，热处理在N2气氛下在600℃进行60秒。如在第一实施方式中所述，通过热处理使低功函数膜18形成为TaAl3膜18a，以形成尖，从而降低电子供给层4和源极22之间以及电子供给层4和漏极23之间的接触电阻。如下文所述，对于热处理的温度，Ta和Al之间的反应性在550℃或更高时增加，在650℃时最高，且令人满意地保持在700℃。因此，热处理的适当温度为约550℃至约700℃，且优选为如上文所述的约550℃至约650℃。
在该变型中，在栅极15和高功函数膜32之间提供屏蔽膜33。屏蔽膜33的存在防止栅极15中的Al在热处理过程中扩散至高功函数膜32。因此，对于栅绝缘层31，不形成栅极15的Al的尖，从而抑制了栅漏的发生。此外，屏蔽膜33的存在导致预定的浅的量子阱，而不使具有低功函数的Al扩散入栅绝缘层31的正上方部分。
随后，进行与根据第一实施方式的图1N和1O所示相同的步骤，以形成栅极15、源极22和漏极23的连接部分26a、26b和26c。
随后，进行形成例如上部层间绝缘层和线的步骤以形成根据该变型的AlGaN/GaN HEMT。
下面将描述某些实验以检查该变型的效果。
[实验1]
在预定的毯状(blanket)基板上形成热氧化物膜(氧化硅膜)。在每一热氧化物膜上形成Ta膜至约10nm的厚度。随后，在Ta膜上形成Al膜至约300nm的厚度。这样，制造了样品。在不同温度下对这些样品进行热处理，然后将其通过X-射线衍射光谱(XRD)来表征。图4示出了其结果。结果表明，在约550℃的热处理温度下观察到TaAl3的峰。该实验表明，在550℃至650℃下热处理使得Ta和Al互相扩散，从而形成TaAl3膜。
[实验2]
在实验1的图4中，研究了归于TaAl3<101>的峰的强度和热处理温度之间的关系。图5示出了其结果。结果表明，在550℃或更高的热处理温度下归于TaAl3<101>的峰的强度显著增加。该实验表明，在对作为接触部分的源极22和漏极23进行热处理的情况下，热处理温度优选为550℃或更高。
[实验3]
在不同温度下对如实验1中制造的样品进行热处理。测量每一热处理的样品的表面电阻。图6示出了其结果。结果表明，热处理使表面电阻增加。该实验表明，热处理使得Ta和Al互相扩散。
[实验4]
在毯状基板上形成热氧化物膜。在各自的热氧化物膜上形成Ta膜、TaN膜、Ta2N(富金属)膜和TiN膜。此外，在每一Ta膜、TaN膜、Ta2N膜和TiN膜上形成Al膜至约300nm的厚度，从而制造样品。在不同的温度下对样品进行热处理。测量每一热处理的样品的表面电阻。图7示出其结果。结果表明，表面电阻增加的程度根据样品而不同。Ta、TaN和TiN分别具有4.3eV、4.6eV和4.8eV的功函数。图7表明，包含具有最高功函数的TiN的样品的表面电阻增加的程度最高，且TiN和Al很容易互相扩散。
[实验5]
在毯状基板上形成热氧化物膜。在各自的热氧化物膜上以不同的沉积条件形成TaN膜。通过PVD在不同的DC功率水平下形成样品的TaN膜，条件是沉积时间和N2分压(N2/Ar+N2)被分别固定为约3秒和约60％。此外，在每一TaN膜上形成Al膜至约300nm的厚度，从而制造样品。在约600℃下对样品进行热处理。测量每一热处理的样品的表面电阻。图8示出了其结果。众所周知，在通过PVD形成TaN膜的情况下，DC功率的下降导致TaN中氮比例的增加。同样在该实验中，在较低的DC功率水平制造富氮TaN膜。实验结果表明，TaN中氮比例的增加导致表面电阻的降低，这意味着Al中杂质含量的降低。这表明，TaN中较高的氮比例导致有效抑制与Al的反应，即对Al的更高屏蔽性质。
[实验6]
在毯状基板上形成热氧化物膜。在热氧化物膜上形成TiN膜和富氮TaN。此外，在TaN膜上形成Al膜至约300nm的厚度，从而制造样品。作为对照样品，在毯状基板上形成热氧化物膜。在各自的热氧化物膜上形成TiN膜、TaN膜和TaN膜+富氮TaN膜。在每一膜上形成Al膜至约300nm的厚度。通过PVD在低至约1kW的DC功率下形成每一富氮TaN膜至约1nm的厚度，条件是N2分压(N2/Ar+N2)被固定为约60％。所得TaN膜具有非常高的氮含量。在约600℃下对样品和对照样品进行热处理。测量每一样品和对照样品的表面电阻。图9示出了其结果。其中富氮TaN膜被配置在TiN膜和Al膜之间的样品具有低的表面电阻。这表明，富氮TaN膜防止TiN膜和Al膜混合。该实验表明，富氮TaN膜对Al具有优异的屏蔽性质，且因此适于用作对Al的屏蔽膜。
如上文所述，根据该变型，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法来形成AlGaN/GaN HEMT的栅极15、源极22和漏极23，从而简单、可靠地制造具有优异器件性质的AlGaN/GaN HEMT，其中防止了栅漏的发生。
[第二实施方式]
在该实施方式中，对于AlGaN/GaN HEMT，在形成栅极之前形成源极和漏极。注意，使用相同的附图标记来表示与第一实施方式中相同的组件。
在该实施方式中，进行如第一实施方式图1A至1D所示的步骤。
如图10A所示，在第一保护性绝缘膜8上形成抗蚀剂掩膜41。
将抗蚀剂涂覆在第一保护性绝缘膜8的整个表面上并通过光刻法处理，从而形成抗蚀剂掩膜41，其具有一对开口41a和41b，所述开口露出第一保护性绝缘膜8上将要形成源极和漏极的部分。
如图10B所示，在第一保护性绝缘膜8和保护层5中形成一对开口40a和40b。
用抗蚀剂掩膜41对第一保护性绝缘膜8和保护层5进行干刻蚀，以形成开口40a和40b。用含氟气体(例如，CHF3、CF3和Ar的混合气体)作为刻蚀气体，在约1.7Torr的压力和例如约650W的RF功率下进行干刻蚀。通过干刻蚀在保护层5和第一保护性绝缘膜8中形成部分地露出电子供给层4的表面的开口40a和40b。电子供给层4的露出部分是将要形成源极和漏极的部分。在此，为了可靠地露出电子供给层4的表面部分，如图所示，可以将电子供给层4的表面刻蚀(以在表面中形成浅的凹槽)。
然后，通过灰化等除去抗蚀剂掩膜41。
如图10C所示，在形成低功函数膜42之后，沉积导电材料43。
低功函数膜42作为下层导电膜形成在第一保护性绝缘膜8上，以便覆盖开口40a和40b的内表面。通过沉积选自Al、Ti、富金属TiN、Ta、富金属TaN、Zr、富金属TaC、NiSi2和Ag之一使得沉积的膜具有约1nm至约100nm的厚度而形成低功函数膜42。在此，例如，通过PVD等，在例如1kW至10kW的DC功率下沉积Ta膜至厚度为约10nm，从而形成低功函数膜42。低功函数膜42的形成降低了电极材料与电子供给层4于栅极正下方的部分之间的屏障，从而形成具有低接触电阻的源极和漏极。
通过PVD等，在例如1kW至10kW的DC功率下，将诸如Al的导电材料43沉积在低功函数膜42的整个表面上，使得所得的导电材料19的膜具有约300nm的厚度，且经由低功函数膜42使开口40a和40b填充有导电材料。
如图10D所示，在导电材料43上形成抗蚀剂掩膜44。
将抗蚀剂涂覆在导电材料43的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜44，其覆盖导电材料43上将要形成源极漏极的部分。
如图10E所示，形成源极45和漏极46。
使用抗蚀剂掩膜44对导电材料43和低功函数膜42进行干刻蚀。在此，为了可靠地将源极和漏极彼此分离，如图所示，可以进行刻蚀以露出第一保护性绝缘膜8的表面。该干刻蚀导致形成源极45和漏极46，其中经由低功函数膜42使开口40a和40b填充有导电材料43，且其从第一保护性绝缘膜8突出。
然后，通过灰化等除去抗蚀剂掩膜44。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的源极45和漏极46。在此，形成第一保护性绝缘膜8，然后形成源极45和漏极46，使得开口40a和40b填充有导电材料43。第一保护性绝缘膜8的存在保护复合半导体层，从而使由例如源极和漏极形成过程中的干刻蚀对诸如电子供给层4的复合半导体层的损伤最小化。如上文所述，在该实施方式中，当形成源极45和漏极46时，使用第一保护性绝缘膜8进行光刻法和干刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会再沉积在SiC基板1上，且形成令人满意的源极45和漏极46，而不损伤复合半导体层。
在例如N2气氛中，在约600℃对SiC基板1进行热处理约60秒。
如图10F所示，热处理使得低功函数膜42中的Ta与导电材料43中的Al反应，使得低功函数膜42形成为TaAl3膜42a。热处理导致在开口40a和40b的底部(即，电子供给层4于源极45和漏极46正下方的部分)形成TaAl3膜42a的小的尖，从而降低电子供给层4和源极45之间以及电子供给层4和漏极46之间的接触电阻。此外，Al具有低功函数。这也有助于降低接触电阻。
如图10G所示，形成第二保护性绝缘膜16。
通过例如等离子体增强的CVD，在第一保护性绝缘膜8的整个表面上形成厚度为约300nm的绝缘膜(如氧化硅膜)，以便覆盖源极45和漏极46，从而形成第二保护性绝缘膜16。在此，在第二保护性绝缘膜16的位于源极45和漏极46上方的部分上形成归因于源极45和漏极46的突出部分的凸起。为了除去凸起，优选通过例如CMP进行表面抛光。在这种情况下，将例如氧化硅膜等沉积至厚度为约500nm至约1000nm，然后通过CMP抛光氧化硅膜等的表面部分，使氧化硅膜等的厚度降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成第二保护性绝缘膜16。在图10G中，示出了第二保护性绝缘膜16，其具有通过CMP平坦化的表面。
对于形成第二保护性绝缘膜的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等，并将其进行固化处理以形成第二保护性绝缘膜。
如图10H所示，在第二保护性绝缘膜16上形成抗蚀剂掩膜47。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜47，其具有开口47a，所述开口露出第二保护性绝缘膜16上将要形成栅极的部分。
如图10I所示，对第二保护性绝缘膜16、第一保护性绝缘膜8和保护层5进行干刻蚀以形成开口50。用含氟气体(例如，CHF3、CF3和Ar的混合其它)作为刻蚀气体，在约1.7Torr的压力和例如约650W的RF功率下进行干刻蚀。通过该干刻蚀，在第二保护性绝缘膜16、第一保护性绝缘膜8和保护层5中形成部分地露出电子供给层4的表面的开口50。电子供给层4的露出部分是将要形成栅极的部分。在该实施方式中，如图所示，对电子供给层4的表面也进行干刻蚀(以在表面中形成浅的凹槽)。这可以使耗尽层于栅极正下方延伸并形成浅的量子阱。即，于栅极正下方的2DEG的电子消除提供了常闭操作。
然后，通过灰化等除去抗蚀剂掩膜47。
如图10J所示，在形成栅绝缘层48和高功函数膜49之后，沉积导电材料51。
在第二保护性绝缘膜16上顺序形成栅绝缘层48和高功函数膜49，以便覆盖开口50的内表面。
通过ALD等沉积例如厚度为例如约20nm的AlO膜来形成栅绝缘层48。可以由TaO膜或Hf、Ti或Zr的高介电常数(高-k)氧化物或氧氮化物膜替代AlO膜来形成栅绝缘层48。或者，栅绝缘层48可以具有选自AlO膜、TaO膜和高-k膜的两种或更多种的层压结构。
通过物理气相沉积(PVD)等沉积例如厚度为例如约40nm的TaN膜来形成高功函数膜49。高功函数膜49的形成使得在栅极的正下方提供浅的量子阱，从而在门电压为0V时降低于栅极正下方的2DEG。
通过PVD等将诸如Al的导电材料51沉积在高功函数膜49的整个表面上，使得所得的导电材料51的膜具有约20nm至约500nm(例如约400nm)的厚度，并且经由栅绝缘层48和高功函数膜49使开口50填充有导电材料51。
如图10K所示，在导电材料51上形成抗蚀剂掩膜52。
将抗蚀剂涂覆在导电材料51的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜52，其覆盖导电材料51上将要形成栅极的部分。
如图10L所示，形成栅极53。
使用抗蚀剂掩膜52对导电材料51、高功函数膜49和栅绝缘层48进行干刻蚀，从而形成栅极53，其中经由栅绝缘层48和高功函数膜49使开口50填充有导电材料51，并且其从第二保护性绝缘膜16突出。在此，可以对导电材料51和高功函数膜49进行干刻蚀，在第二保护性绝缘膜16上留下栅绝缘层48。
然后，通过灰化等除去抗蚀剂掩膜52。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的栅极53。在这种情况下，形成第一和第二保护性绝缘膜8和16，然后形成栅极53，使得开口50填充有导电材料51。第一和第二保护性绝缘膜8和16的存在保护复合半导体层，从而使由例如栅极形成过程中的干刻蚀对诸如电子供给层4的复合半导体层的损伤最小化。如上文所述，在该实施方式中，当形成栅极53时，使用第一和第二保护性绝缘膜8和16进行光刻法和干刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会再沉积在SiC基板1上，并且形成令人满意的栅极53，而不损伤复合半导体层。
在该实施方式中，在形成栅极53之前形成源极45和漏极46。因此，能够在未形成栅极的状态下进行热处理以降低源极45和漏极46的接触电阻。这样，可以不形成如第一实施方式的变型中所述的对Al的屏蔽层，从而导致简单的制造过程。
如图10M所示，形成层间绝缘层24。
通过例如等离子体增强的CVD，在第二保护性绝缘膜16的整个表面上形成厚度为约1000nm的绝缘膜(如氧化硅膜)，以覆盖栅极53，从而形成层间绝缘层24。在此，在层间绝缘层24位于栅极53上方的部分上形成归因于栅极53的突出部分的凸起。为了除去凸起，优选通过例如化学机械抛光进行表面抛光。在这种情况下，沉积氧化硅膜等至厚度为约1000nm至约1500nm，然后通过CMP将氧化硅膜等的表面部分抛光，以便将氧化硅膜等的厚度降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成层间绝缘层24。在图10M中，示出了层间绝缘层24，其具有通过CMP平坦化的表面。
对于形成层间绝缘层的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等并对其固化处理以形成层间绝缘层。
如图10N所示，形成栅极53的连接部分55a、源极45的连接部分55b以及漏极46的连接部分55c。
光刻法和干刻蚀处理第二保护性绝缘膜16和层间绝缘层24，从而形成开口54a、54b和54c，所述开口分别部分地露出栅极53、源极45和漏极46的表面。
通过例如溅射法或电镀法将诸如Al的导电材料沉积在层间绝缘层24上，使得开口54a、54b和54c填充有导电材料。通过CMP抛光导电材料，使用层间绝缘层24的表面作为抛光终止层。这样，使开口54a、54b和54c填充有导电材料，以形成栅极53的连接部分55a、源极45的连接部分55b以及漏极46的连接部分55c。
随后，进行形成例如上部层间绝缘层和线的步骤以形成根据该实施方式的AlGaN/GaN HEMT。
根据该实施方式，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法形成AlGaN/GaN HEMT的栅极53、源极45和漏极46，从而简单、可靠地制造具有优异器件性质的AlGaN/GaN HEMT，其中防止了栅漏的发生。
[第三实施方式]
在该实施方式中，与第一实施方式类似地，描述了在形成源极和漏极之前形成栅极的情况。该实施方式的特征在于进行刻蚀以形成栅极、源极和漏极。注意，使用相同的附图标记来表示与第一实施方式中等同的组件。
在实施方式中，进行如第一实施方式的图1A所示的步骤。
随后，如图11A所示，在保护层5中形成开口60a、60b和60c。
将抗蚀剂涂覆在保护层5的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜61，其具有开口61a、61b和61c，所述开口露出保护层5上将要形成栅极、源极和漏极的部分。
用抗蚀剂掩膜61对保护层5进行干刻蚀，以形成开口61a、61b和61c。在干刻蚀中，使用氯气作为刻蚀气体。使用平行的板型刻蚀装置、电子回旋共振(ECR)刻蚀装置、电感耦合等离子体(ICP)刻蚀装置等。在例如使用平行的板型刻蚀装置的情况下，25℃至150℃的基板温度、10mTorr至2Torr的压力以及例如50W至500W的RF功率下进行刻蚀。在例如使用ECR刻蚀装置或ICP刻蚀装置的情况下，在1mTorr至50mTorr的压力和例如0W至80W的偏置功率下进行刻蚀。
通过干刻蚀在保护层5中形成露出电子供给层4的部分的开口60a、60b和60c。电子供给层4的露出部分是将要形成栅极的部分。在该实施方式中，如图所示，刻蚀电子供给层4的表面(以在表面中形成浅的凹槽)。结果是，对于开口61a，可以使耗尽层于栅极正下方延伸并形成浅的量子阱。即，于栅极正下方的2DEG的电子清除通过了常闭操作。
在该实施方式中，例示了同时形成开口60a、60b和60c的情况。或者，各开口可以分别形成。也在这种情况下，如上文所述，当形成开口60a时，对电子供给层4的表面进行干刻蚀。此外，为了可靠地刻蚀保护层5，还对于开口60b和60c，优选对电子供给层4的表面进行干刻蚀。
然后，通过灰化等除去抗蚀剂掩膜61。
在此，当形成开口60a、60b和60c时，由于刻蚀，电子供给层4可能会受到物理损伤。物理损伤表明在电子供给层4中发生了原子间键合的断裂。具体地，当在电子供给层4的表面中形成浅凹槽的情况下，应当很小心。若电子供给层4被物理地损伤，则不会形成预定的量子阱，使得即使在施加门电压时也不会形成2DEG。
在该实施方式中，假定由干刻蚀对电子供给层4造成物理损伤，则进行热处理以恢复该损伤。如图11B所示，对SiC基板1进行热处理。在例如氮气氛中，在约700℃至约900℃下进行热处理0至180秒。可以通过所谓的0-秒退火(毫秒退火)来进行热处理。热处理使得当形成开口60a、60b和60c时由干刻蚀导致的电子供给层4中断裂的原子间键合再结合，从而恢复物理损伤。如下文所述，使物理损伤充分恢复的温度范围为约700℃至约900℃。因此，该温度范围是用于热处理的适当的温度范围。
如图11C所示，形成元件隔离结构7。
在保护层5上形成覆盖元件有源区域并露出元件隔离区域的抗蚀剂掩膜。使用抗蚀剂掩膜将诸如Ar的杂质离子-注入到延伸至保护层5、电子供给层4、电子传输层3、缓冲层2以及SiC基板1上部的元件有源区域中。在例如约100eV的加速度能量和例如约1.0×1013/cm2的剂量下进行离子注入。通过离子注入形成元件隔离结构7。在元件隔离结构7中，AlN、GaN和AlGaN的晶体结构被破坏以消除元件隔离结构7中的2DEG；因此，元件隔离结构7用作绝缘区域。
然后，通过灰化等除去抗蚀剂掩膜。
由于，晶体结构的破坏，元件隔离结构7用作绝缘区域。因此，例如，若在形成元件隔离结构7之后进行用于损伤恢复的热处理，则元件隔离结构7中断裂的原子间键合也会再结合，从而消除原子隔离所需的绝缘。因此，在该实施方式中，在形成元件隔离结构7之前进行用于损伤恢复的热处理。这可以确保电子供给层4的损伤恢复和预定元件隔离结构7的形成。
如图11D所示，形成第一保护性绝缘膜8。
通过例如等离子体增强的CVD，在SiC基板1上方的整个表面上形成厚度为约20nm至500nm(例如约300nm)的绝缘膜(例如氮化硅膜)，从而形成第一保护性绝缘膜8。可以通过热CVD或ALD代替等离子体增强的CVD来形成第一保护性绝缘膜8。此外，第一保护性绝缘膜8可以由氧化硅膜形成。或者，第一保护性绝缘膜8可以具有氮化硅膜和氧化硅膜的层压结构。
如图11E所示，在第一保护性绝缘膜8上形成抗蚀剂掩膜62。
将抗蚀剂涂覆在第一保护性绝缘膜8的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜62，其具有开口62a，所述开口露出第一保护性绝缘膜8上将要形成栅极的部分。
如图11F所示，通过无损伤刻蚀在第一保护性绝缘膜8上将要形成栅极的部分中形成开口8a。
如上文所述，在诸如AlGaN/GaN HEMT的复合半导体器件中，若由刻蚀造成电子供给层4的物理损伤，则不会形成预定的量子阱，从而即使在施加门电压时也不会形成2DEG。因此，需要特别小心。在该实施方式中，为了在刻蚀第一保护性绝缘膜8时也防止对电子供给层4造成物理损伤，使用抗蚀剂掩膜62进行无损伤刻蚀。本文所用的无损伤刻蚀是所谓的各向同性刻蚀(isotropicallyetching)。采用特定条件下的湿刻蚀或各向同性干刻蚀。
在进行湿刻蚀的情况下，使用含氟化学溶液作为刻蚀溶液。刻蚀溶液的实例包括含有0.1％-50％氢氟酸和50％-0.1％水的混合溶液；以及含有0.1％-25％氢氟酸、0.1％-25％氟化铵和50％-99.8％水的混合溶液。
在进行干刻蚀的情况下，采用例如平行板型刻蚀法、ECR刻蚀法、ICP刻蚀法或下流刻蚀法。
例如，在平行板型刻蚀法的情况下，在选自CF4、SF6、CHF3和含氟气体的气氛中，在约25℃至约200℃的基板温度、10mTorr至2Torr的温度以及10W至400W的RF功率下进行刻蚀。
例如，在ECR刻蚀法的情况下，在选自CF4、SF6、CHF3和含氟气体的气氛中，在约25℃至约200℃的基板温度、1mTorr至1Torr的压力以及5W至80W的RF功率下进行刻蚀。
例如，在ICP刻蚀法的情况下，在选自CF4、SF6、CHF3和含氟气体的气氛中，在约25℃至约200℃的基板温度、1mTorr至50mTorr的压力以及5W至80W的偏置功率下进行刻蚀。
例如，在下流刻蚀法的情况下，在选自CF4、SF6和含氟气体的气氛中，在约25℃至约200℃的基板温度、300mTorr至3Torr的压力以及100W至1500W的功率下进行刻蚀。
对第一保护性绝缘膜8进行无损伤刻蚀以在第一保护性绝缘膜8中形成开口8a，开口8a的形状为其中开口8a的上部的直径大于抗蚀剂掩膜62中的开口62a的直径且开口8a的下部的直径小于上部的直径。开口8a与开口60a联通以形成一个开口。尽管开口60a的底部(即电子供给层4的凹槽(将要形成栅极之处))在开口8a的底部露出，凹槽不被物理地损伤。因此，在电子传输层3和电子供给层4之间的界面附近形成预定的令人满意的2DEG。
然后，通过灰化等除去抗蚀剂掩膜62。
如图11G所示，形成栅绝缘层63和高功函数膜64。
在第一保护性绝缘膜8上形成栅绝缘层63和高功函数膜64以便覆盖开口8a和60a的内表面。
通过ALD等沉积例如厚度为例如约20nm的AlO膜而形成栅绝缘层63。可以由TaO膜或者Hf、Ti或Zr的高介电常数(高-k)氧化物或氧氮化物膜代替AlO膜来形成栅绝缘层63。或者，栅绝缘层63可以具有两种或更多种选自AlO膜、TaO膜和高-k膜的层压结构。
在形成栅绝缘层63之后，可以在例如约550℃下进行热处理约60秒。
通过物理气相沉积(PVD)等沉积例如厚度为例如约40nm的TaN膜而形成高功函数膜64。术语“高功函数膜”表示由功函数为4.5eV或更高的导电材料构成的膜。高功函数膜64的形成使得在栅极的正下方提供浅的量子阱，从而当门电压为0V时在于栅极正下方降低2DEG。
如图11H所示，在高功函数膜64上形成导电材料65。
通过PVD等在高功函数膜64整个表面上沉积诸如Al的导电材料，使得所得的导电材料65的膜具有约20nm至约500nm(例如约400nm)的厚度，且经由栅绝缘层63和高功函数膜64使开口8a和60a填充有导电材料65。
如图11I所示，在导电材料65上形成抗蚀剂掩膜66。
将抗蚀剂涂覆在导电材料65的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜66，其覆盖导电材料65上将要形成栅极的部分。
如图11J所示，形成栅极67。
使用抗蚀剂掩膜66对导电材料65、高功函数膜64和栅绝缘层63进行干刻蚀。在此，为了可靠地形成栅极，如图所示，可以进行刻蚀以露出第一保护性绝缘膜8的表面。干刻蚀导致形成栅极67，其中经由栅绝缘层63和高功函数膜64使开口8a和60a填充有导电材料65且其从第一保护性绝缘膜8突出。
然后，通过灰化等除去抗蚀剂掩膜66。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的栅极67。在这种情况下，形成第一保护性绝缘膜8。然后形成栅极67，使得第一保护性绝缘膜8中的开口8a填充有导电材料65。第一保护性绝缘膜8的存在以及无损伤刻蚀防止形成栅极时对电子供给层4的物理损伤。如上文所述，在该实施方式中，当形成栅极67时，使用第一保护性绝缘膜8进行光刻法和无损伤刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会再沉积在SiC基板1上，且形成令人满意的栅极67而不对复合半导体层造成物理损伤。
如图11K所示，形成第二保护性绝缘膜16。
通过例如等离子体增强的CVD，在第一保护性绝缘膜8的整个表面上形成厚度为约300nm的绝缘膜(例如氧化硅膜)，以便覆盖栅极67，从而形成第二保护性绝缘膜16。在此，在第二保护性绝缘膜16位于栅极67上方的部分形成归因于栅极67a的突出部分的凸起。为了除去凸起，优选通过例如CMP进行表面抛光。在这种情况下，沉积氧化硅膜等至厚度为约500nm至约1000nm，然后通过CMP抛光氧化硅膜等的表面部分，以便将氧化硅膜等的厚度降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成第二保护性绝缘膜16。在图11K中，示于第二保护性绝缘膜16，其具有通过CMP平坦化的表面。
对于形成第二保护性绝缘膜的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等，并对其进行固化处理以形成第二保护性绝缘膜。
如图11L所示，在第二保护性绝缘膜16上形成抗蚀剂掩膜68。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜68，其具有一对开口68a和68b，所述开口露出第二保护性绝缘膜16上将要形成源极和漏极的部分。
在如图11M和11N所示的步骤中，进行二阶段刻蚀。
如图11M所示，形成一对开口69a和69b，从第二保护性绝缘膜16的表面延伸至第一保护性绝缘膜8的中间部分。
通过干刻蚀，使用抗蚀剂掩膜68，从第二保护性绝缘膜16的表面至第一保护性绝缘膜8的中间部分形成开口69a和69b。使用含氟气体(例如，CHF3、CF3和Ar的混合气体)作为刻蚀气体，在约1.7Torr的压力和例如约650W的RF功率下进行干刻蚀，使得刻蚀在第一保护性绝缘膜8的中部停止。该干刻蚀导致形成开口69a和69b，其各自经过第二保护性绝缘膜16延伸至第一保护性绝缘膜8的中部，且第一保护性绝缘膜8留在开口69a和69b的各自底部。
然后，通过灰化等除去抗蚀剂掩膜69。
进行如图11M所示的干刻蚀，以便露出第一保护性绝缘膜8的中部。因此，第一保护性绝缘膜8留在开口69a和69b的各自底部。这样，干刻蚀不会对电子供给层4造成物理损伤。
如图1IN所示，形成抗蚀剂掩膜70。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，使得开口69a和69b填充有抗蚀剂。将抗蚀剂通过光刻法处理，从而形成抗蚀剂掩膜70，其具有一对位于开口69a和69b中的开口70a和70b，抗蚀剂掩膜70覆盖第二保护性绝缘膜16和开口69a和69b的内侧壁，且开口70a和70b的各自直径(宽度)小于相应的开口69a和69b的直径(宽度)。
如图11O所示，通过无损伤刻蚀，在第一保护性绝缘膜8中形成一对开口71a和71b。
对于诸如AlGaN/GaN HEMT的复合半导体器件，若通过刻蚀对电子供给层4造成物理损伤，则不会形成预定的量子阱，从而即使在施加门电压时也不会形成2DEG。因此，需要特别小心。在该实施方式中，为了防止还在第一保护性绝缘膜8的刻蚀中对电子供给层4的物理损伤，使用抗蚀剂掩膜70进行无损伤刻蚀。在此所用的无损伤刻蚀是各向同性刻蚀。采用特定条件下的湿刻蚀或各向同性干刻蚀。
在进行湿刻蚀的情况下，可以使用与图11E中所述的无损伤刻蚀的湿刻蚀中所用的相同的刻蚀溶液。
在进行干刻蚀的情况下，可以使用与图11F中所述的无损伤刻蚀的干刻蚀中相同的刻蚀装置和刻蚀条件。
对第一保护性绝缘膜8进行无损伤刻蚀，以在第一保护性绝缘膜8中形成开口71a和71b，开口71a和71b各自具有这样的形状：开口71a和71b的各自上部的直径大于抗蚀剂掩膜70中的开口70a的直径，且开口71a和71b的各自下部的直径小于上部的直径。开口71a和69a与开口60b联通，以形成一个开口。开口71b和69b与开口60c联通，以形成一个开口。在开口71a的底部露出开口60b的底部，即电子供给层4的凹槽(将要形成源极之处)。在开口71b的底部露出开口60c的底部，即电子供给层4的凹槽(将要形成漏极之处)。由于无损伤刻蚀，这些凹槽未受到物理损伤。这样，在电子传输层3和电子供给层4之间的界面附近形成预定的令人满意的2DEG。
然后，通过灰化等除去抗蚀剂掩膜70。
如图11P所示，在形成低功函数膜72之后，沉积导电材料73。
在第二保护性绝缘膜16上形成低功函数膜72作为下层导电膜，以便覆盖其中一体地形成开口60b、71a和69a的开口(称为“开口A”)的内表面且覆盖其中一体地形成开口60c、71b和69b的开口(称为“开口B”)的内表面。通过沉积选自Al、Ti、富金属TiN、Ta、富金属TaN、Zr、富金属TaC、NiSi2和Ag之一，使得沉积的膜具有约1nm至约100nm的厚度而形成低功函数膜72。在此，例如通过PVD等在例如1kW至10kW的DC功率下沉积Ta膜至约10nm的厚度，从而形成低功函数膜72。低功函数膜72的形成降低了电极材料与电子供给层4于栅极正下方的部分之间的屏障，从而形成具有低接触电阻的源极和漏极。
通过PVD等，在例如1kW至10kW的DC功率下，将诸如Al的导电材料73沉积在低功函数膜72的整个表面上，使得所得的导电材料73的膜具有约300nm的厚度，且经由低功函数膜72使开口A和B填充有导电材料。
如图11Q所示，在导电材料73上形成抗蚀剂掩膜74。
将抗蚀剂涂覆在导电材料73的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜74，其覆盖导电材料73上将要形成源极和漏极的部分。
如图11R所示，形成源极75和漏极76。
使用抗蚀剂掩膜74对导电材料73和低功函数膜72进行干刻蚀，从而形成源极75和漏极76，其中经由低功函数膜72使开口A和B填充有导电材料73，且其从第二保护性绝缘膜16突出。
然后，通过灰化等除去抗蚀剂掩膜74。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的源极75和漏极76。在这种情况下，形成源极75和漏极76，使得开口A和B填充有导电材料73。第一和第二保护性绝缘膜8和16的存在以及第一保护性绝缘膜8的无损伤刻蚀防止形成源极和漏极时对电子供给层4的物理损伤。如上文所述，在该实施方式中，当形成源极75和漏极76时，使用第一保护性绝缘膜8和16进行光刻法和无损伤刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会再沉积在SiC基板1上，且形成令人满意的源极75和令人满意的漏极76，而不对电子供给层4造成物理损伤。
在例如N2气氛中，在约600℃下，对SiC基板1进行热处理约60秒。
如图11S所示，热处理使得低功函数膜72中的Ta与导电材料73中的Al反应，从而使低功函数膜72形成为TaAl3膜72a。热处理导致在开口A和B的底部(即，电子供给层4于源极75和漏极76正下方的部分)形成TaAl3膜72a的小的尖，从而降低电子供给层4和源极75之间以及电子供给层4和漏极76之间的接触电阻。此外，Al具有低功函数。这也有助于降低接触电阻。
如图11T所示，形成层间绝缘层24。
通过例如等离子体增强的CVD，在第二保护性绝缘膜16的整个表面上形成厚度为约1000nm的绝缘膜(例如氧化硅膜)，以覆盖源极75和漏极76，从而形成层间绝缘层24。在此，在第二保护性绝缘膜16位于源极75和漏极76上方的部分上形成归因于源极75和漏极76的突出部分的凸起。为了除去凸起，优选通过例如化学机械抛光(CMP)进行表面抛光。在这种情况下，将氧化硅膜等沉积至厚度为约1000nm至约1500nm，然后通过CMP抛光氧化硅膜等的表面部分，从而使氧化硅膜等降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成层间绝缘层24。在图11T中，示出层间绝缘层24，其具有通过CMP平坦化的表面。
对于形成层间绝缘层的方法，可以通过例如旋涂法代替等离子体增强的CVD形成氧化硅膜等，并对其进行固化处理以形成层间绝缘层。
如图11U所示，形成栅极67的连接部分77a、源极75的连接部分77b以及漏极76的连接部分77c。
通过光刻法和干刻蚀处理第二保护性绝缘膜16和层间绝缘层24，从而形成开口76a、76b和76c，其部分地露出栅极67、源极75和漏极76的各自表面。.
通过例如溅射或电镀法将诸如Al的导电材料沉积在层间绝缘层24上，从而使开口76a、76b和76c填充有导电材料。通过CMP抛光导电材料，使用层间绝缘层24的表面作为抛光终止层。这样，使开口76a、76b和76c填充有导电材料以形成栅极67的连接部分77a、源极75的连接部分77b以及漏极76的连接部分77c。
随后，进行形成例如上部层间绝缘层和线的步骤，以形成根据该实施方式的AlGaN/GaN HEMT。
根据该实施方式，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法形成AlGaN/GaN HEMT的栅极67、源极75和漏极76，从而简单、可靠地制造具有优异器件性质的AlGaN/GaN HEMT。
下文将描述某些实验以检查该变型的效果。
[实验1]
对预定的毯状基板(例如，图12B所示的结构(图1A所示的结构))进行等离子体感应损伤(plasma-induced damage)和热处理(RTA处理)，从而形成样品。在约700℃或约800℃下进行热处理。如图所示，在每一样品上适当地形成汞(Hg)电极。使用样品评价2DEG。图12A示出其结果。通过C-V测量，使用Hg电极对2DEG进行评价。在测量C-V特性的情况下，当每一样品表面周围的电压被维持在0V时，中央电极在0V具有电容。此外，当施加负电压时，在特定的电压处消除了中央电极的电容。通常，电压被称为Vp。当2DEG被物理损伤消除时，Vp向0V迁移。即，结果表明，已被约700℃或约800℃下的热处理消除的2DEG得到了恢复。在约800℃下进行热处理的样品的恢复程度高于在约700℃下进行热处理的样品的恢复程度。
[实验2]
在图1A所示的结构中形成宽度为约2μm(有效区域之间的距离)的元件隔离结构(与图11C所示的元件隔离结构7相同)。在其间提供有元件隔离结构的结构中形成如图11U所示的源极75和漏极76，从而制造样品。当使用样品施加10V的接触电压时测量电流。图13示出其结果。在图13中，横轴的热处理(RTA)温度表示形成源极75和漏极76的热处理温度。结果表明，开始了通过热处理引起的电子供给层4中原子间键合的轻微恢复。这说明，优选在元件隔离结构7的形成步骤之前进行用于如图11B所示的损伤恢复的热处理。
[实验3]
根据该实施方式，测量了用于测量接触电阻的实际制造的图案的电性质。图14示出其结果。该图案具有100个电极的链。横轴表示由链电阻除以电极数目而获得的值。在图14中，链电阻根据形成源极和漏极的热处理温度而变化。形成源极和漏极的较高温度导致较低的接触电阻。在该实施方式中，发现获得了适当的低接触电阻。
[变型]
下文将描述第三实施方式的变型。在该变型中，尽管公开了如在第三实施方式中那样的AlGaN/GaN HEMT的结构和制造AlGaN/GaN HEMT的方法，该变型中的栅极的下层结构略微不同于第三实施方式。注意，使用相同的附图标记表示与第三实施方式中等同的组件。
在该变型中，如第三实施方式中那样进行如图1A和图11A至11F所示的步骤。
如图15A所示，形成栅绝缘层81、高功函数膜82和屏蔽膜83。在与图11H所示相同的步骤中，沉积导电材料65从而与屏蔽膜83接触。
在第一保护性绝缘膜8上形成栅绝缘层81、高功函数膜82和屏蔽膜83，以便覆盖开口8a和60a的内表面。
栅绝缘层81由选自Si、Al、Ti、Ta、Hf、La、Y和Ni之一的氧化物或氧氮化物膜形成。或者，栅绝缘层81具有选自这些膜中的两种或更多种的层压结构。在此，沉积例如AlO膜至例如约1nm至约50nm的厚度，从而形成栅绝缘层81。
通过沉积选自Au、Ni、Co、富氮TiN、富氮TaN、富碳TaC、Pt、W、Ru、Ni3Si和Pd之一，使得沉积的膜具有约1nm至约100nm的厚度而形成高功函数膜82。在此，例如沉积富氮TiN至约20nm的厚度，从而形成高功函数膜82。
通过使用PVD、ALD等沉积例如TaN膜使得TaN膜具有例如约0.1nm至约50nm的厚度而形成屏蔽膜83。
在高功函数膜82和导电材料65之间提供屏蔽膜83。屏蔽膜83的存在防止导电材料65中的Al在随后的步骤中在550℃至650℃下对SiC基板1进行热处理时经过栅绝缘层81到达电子供给层4于栅极正下方的部分。屏蔽膜83中较高的氮比例导致屏蔽膜83较高的屏蔽性质。在富氮TaN被形成为屏蔽膜83的情况下，所得的富氮TaN膜优选具有0.1nm至10nm的厚度。
或者，不需形成屏蔽膜83，可以以与屏蔽膜83相同的方式，由富氮TaN膜形成高功函数膜82(即，形成高功函数膜82，也用作屏蔽膜)，然后可以沉积导电材料65，从而与高功函数膜82接触。
进行与根据第一实施方式的图11I至11R所示相同的步骤。
在如图11J所示的步骤中，使用抗蚀剂掩膜66对导电材料65、屏蔽膜83、高功函数膜82和栅绝缘层81进行干刻蚀，以形成栅极67。
如图15B所示，对SiC基板1进行热处理。该热处理在选自由惰性气体、氮气、氧气、氨气、氢气及其混合物组成的组的气氛中在550℃至650℃下进行0至180秒。在此，例如，热处理在N2气氛中在约600℃下进行约60秒。如第一实施方式中所述，通过热处理使低功函数膜72形成为TaAl3膜72a，以形成尖(spikes)，从而降低电子供给层4和源极75之间以及电子供给层4和漏极76之间的接触电阻。
在该变型中，在栅极67和高功函数膜82之间提供屏蔽膜83。屏蔽膜83的存在防止栅极67中的Al在热处理过程中扩散至高功函数膜82。因此，对于栅绝缘层81不形成栅极67的Al尖，从而抑制了栅漏的发生。此外，屏蔽膜83的存在导致预定的浅的量子阱，而不发生具有低功函数的Al扩散入栅绝缘层81的正上方部分。
随后依次进行与根据第一实施方式的图11T和11U所述的相同的步骤，以形成栅极67、源极75和漏极76的连接部分77a、77b和77c。
随后，进行形成例如上部层间绝缘层(upper interlayer insulator)和线的步骤，以形成根据该变型的AlGaN/GaN HEMT。
根据该变型，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法形成AlGaN/GaN HEMT的栅极67、源极75和漏极76，从而简单可靠地制造具有优异器件性质的AlGaN/GaN HEMT，其中防止了栅漏的发生。
[第四实施方式]
在该实施方式中，对于AlGaN/GaN HEMT，是在形成栅极之前形成源极和漏极。注意，使用相同的附图标记来表示与第三实施方式中等同的组件。
在该实施方式中，如第三实施方式那样进行如图1A和图11A至11D所示的步骤。
如图16A所示，在第一保护性绝缘膜8上形成抗蚀剂掩膜91。
将抗蚀剂涂覆在第一保护性绝缘膜8的整个表面上，并通过光刻法处理，从而形成抗蚀剂掩膜91，其具有一对开口91a和91b，所述开口露出第一保护性绝缘膜8上将要形成源极和漏极的部分。
如图16B所示，通过无损伤刻蚀在第一保护性绝缘膜8上将要形成源极和漏极的部分中形成一对开口8b和8c。
无损伤刻蚀是所谓的各向同性刻蚀。采用特定条件下的湿刻蚀或各向同性干刻蚀。
在进行湿刻蚀的情况下，可以使用与根据第三实施方式的图11F所示的无损伤刻蚀的湿刻蚀中所用的相同的刻蚀溶液。
在进行干刻蚀的情况下，可以使用与根据第三实施方式的图11F所示的无损伤刻蚀的干刻蚀中相同的刻蚀装置和刻蚀条件。
对第一保护性绝缘膜8进行无损伤刻蚀，以便在第一保护性绝缘膜8中形成开口8b和8c，开口8b和8c各自具有这样的形状：开口8b和8c的各自上部的直径大于抗蚀剂掩膜91中相应的开口91a和91b的直径，且开口8b和8c的各自下部的直径小于相应的上部的直径。开口8b和8c各自与相应的开口60b和60c联通以形成一个开口。在开口8b的底部露出开口60b的底部，即电子供给层4的凹槽(将要形成源极之处)。在开口8c的底部露出开口60c的底部，即电子供给层4的凹槽(将要形成漏极之处)。由于无损伤刻蚀，这些凹槽未受到物理损伤。因此，在电子传输层3和电子供给层4之间的界面附近形成预定的令人满意的2DEG。
然后，通过灰化等除去抗蚀剂掩膜91。
如图16C所示，在形成低功函数膜92之后，沉积导电材料93。
在第二保护性绝缘膜16上形成低功函数膜92作为下层导电膜，以便覆盖开口8b和60b的内表面以及其中一体地形成开口8c和60c的开口的内表面。通过沉积选自Al、Ti、富金属TiN、Ta、富金属TaN、Zr、富金属TaC、NiSi2和Ag之一，使得沉积的膜具有约1nm至约100nm的厚度而形成低功函数膜92。在此，例如通过PVD等在例如1kW至10kW的DC功率下沉积Ta膜至厚度为约10nm，从而形成低功函数膜92。低功函数膜92的形成降低了电极材料与电子供给层4于栅极正下方的部分之间的屏障，从而形成具有低接触电阻的源极和漏极。
通过PVD等在例如1kW至10kW的DC功率下将诸如Al的导电材料93沉积在低功函数膜92的整个表面上，使得所得的导电材料93的膜具有约300nm的厚度，且经由低功函数膜92使开口8b和60b以及开口8c和60c填充有导电材料。
如图16D所示，在导电材料93上形成抗蚀剂掩膜94。
将抗蚀剂涂覆在导电材料93的整个表面上，并通过光刻法进行处理，从而形成抗蚀剂掩膜94，其覆盖导电材料93上将要形成源极和漏极的部分。
如图16E所示，形成源极95和漏极96。
使用抗蚀剂掩膜94对导电材料93和低功函数膜92进行干刻蚀，从而形成源极95和漏极96，其中经由低功函数膜92使开口8b和60b以及开口8c和60c填充有导电材料93，且其从第二保护性绝缘膜16突出。
然后，通过灰化等除去抗蚀剂掩膜94。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的源极95和漏极96。在这种情况下，形成源极95和漏极96，使得开口8b和60b以及开口8c和60c填充有导电材料93。第一保护性绝缘膜8的存在和无损伤刻蚀防止形成源极和漏极时对电子供给层4的物理损伤。如上文所述，在该实施方式中，当形成源极95和漏极96时，使用第一保护性绝缘膜8进行光刻法和无损伤刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会在SiC基板1上再沉积，且形成令人满意的源极95和令人满意的漏极96，而不会对电子供给层4造成物理损伤。
在例如N2气氛中，在约600℃下对SiC基板1进行热处理约60秒。
如图16F所示，热处理使得低功函数膜92中的Ta与导电材料93中的Al反应，从而使低功函数膜92形成为TaAl3膜92a。热处理导致在开口8b和60b以及开口8c和60c的底部(即电子供给层4于源极95和漏极96正下方的部分)形成TaAl3膜92a的小的尖，从而降低电子供给层4和源极95之间以及电子供给层4和漏极96之间的接触电阻。此外，Al具有低功函数。这也有助于降低接触电阻。
如图16G所示，形成第二保护性绝缘膜16。
通过例如等离子体增强的CVD，在第一保护性绝缘膜8的整个表面上形成厚度为约300nm的绝缘膜(如氧化硅膜)，以便覆盖源极95和漏极96，从而形成第二保护性绝缘膜16。在此，在第二保护性绝缘膜16于源极95和漏极96上方的部分上形成归因于源极95和漏极96的突出部分的凸起。为了除去凸起，优选通过例如CMP进行表面抛光。在这种情况下，将氧化硅膜等沉积至厚度为约500nm至约1000nm，然后通过CMP对氧化硅膜等的表面部分进行抛光，以便使氧化硅膜等的厚度降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化，并形成第二保护性绝缘膜16。在图16G中，示出第二保护性绝缘膜16，其具有通过CMP平坦化的表面。
对于形成第二保护性绝缘膜的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等，并对其进行固化处理以形成第二保护性绝缘膜。
如图16H所示，在第二保护性绝缘膜16上形成抗蚀剂掩膜110。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，并通过光刻法进行处理，从而形成抗蚀剂掩膜110，其具有开口110a，所述开口露出第二保护性绝缘膜16上将要形成栅极的部分。
在如图16I和16J所示的步骤中，进行二阶段刻蚀。
如图16I所示，形成开口90，以便从第二保护性绝缘膜16的表面延伸至第一保护性绝缘膜8的中部。在此，是形成开口90以便延伸至第一保护性绝缘膜8表面的情况。
通过干刻蚀，使用抗蚀剂掩膜110，从第二保护性绝缘膜16的表面至第一保护性绝缘膜8的中部形成开口90。使用含氟气体(例如，CHF3、CF3和Ar的混合气体)作为刻蚀气体，在约1.7Torr的压力和例如约650W的RF功率下进行干刻蚀，使得刻蚀在第一保护性绝缘膜8的表面终止。该干刻蚀导致形成经过第二保护性绝缘膜16延伸至第一保护性绝缘膜8表面的开口90，第一保护性绝缘膜8留在开口90的底部。
然后，通过灰化等除去抗蚀剂掩膜110。
进行如图16I所示的干刻蚀，以便露出第一保护性绝缘膜8的表面。因此，第一保护性绝缘膜8留在开口90的底部。这样，干刻蚀不会对电子供给层4造成物理损伤。
如图16J所示，形成抗蚀剂掩膜97。
将抗蚀剂涂覆在第二保护性绝缘膜16的整个表面上，使得开口90填充有抗蚀剂。将抗蚀剂通过光刻法进行处理，从而形成抗蚀剂掩膜97，其具有位于开口90中的开口97a，抗蚀剂掩膜97覆盖第二保护性绝缘膜16和开口90的内侧壁，且开口97a的直径(宽度)小于开口90的直径。
如图16K所示，通过无损伤刻蚀在第一保护性绝缘膜8中形成开口98。
此处所采用的无损伤刻蚀被称为各向同性刻蚀。采用特定条件下的湿刻蚀或各向同性干刻蚀。
在进行湿刻蚀的情况下，可以使用与根据第三实施方式的图11F中描述的无损伤刻蚀的湿刻蚀中所用的相同的刻蚀溶液。
在进行干刻蚀的情况下，可以使用与根据第三实施方式的图11F中描述的无损伤刻蚀的湿刻蚀中相同的刻蚀装置和刻蚀条件。
对第一保护性绝缘膜8进行无损伤刻蚀，以在第一保护性绝缘膜8中形成开口98，开口98具有这样的形状：开口98上部的直径大于抗蚀剂掩膜97中的开口97a的直径，且开口98下部的直径小于上部的直径。开口98和开口90与开口60a联通以形成一个开口。在开口98的底部露出开口60a的底部，即电子供给层4的凹槽(将要形成栅极之处)。由于无损伤刻蚀，凹槽未受到物理损伤。因此，在电子传输层3和电子供应层4之间的界面附近形成预定的令人满意的2DEG。
然后，通过灰化等除去抗蚀剂掩膜97。
如图16L所示，形成栅绝缘层99和高功函数膜101。
在第二保护性绝缘膜16上形成栅绝缘层99和高功函数膜101，以便覆盖其中一体地形成开口60a、90和98的开口(称为“开口C”)的内表面。
通过ALD等沉积例如厚度为例如约20nm的AlO膜而形成栅绝缘层99。栅绝缘层99可以由TaO膜或者Hf、Ti或Zr的高介电常数(高-k)氧化物或氧氮化物膜代替AlO膜而形成。或者，栅绝缘层99可以具有选自AlO膜、TaO膜和高-k膜中的两种或更多种的层压结构。
在形成栅绝缘层99之后，在例如约550℃进行热处理约60秒。
通过物理气相沉积(PVD)等沉积例如厚度为例如约40nm的TaN膜而形成高功函数膜101。术语“高功函数膜”表示由功函数为4.5eV或更高的导电材料构成的膜。高功函数膜101的形成使得在栅极的正下方提供浅的量子阱，从而在门电压为0V时在栅极的正下方降低2DEG。
如图16L所示，在高功函数膜101上形成导电材料102。
通过PVD等将诸如Al的导电材料102沉积在高功函数膜101的整个表面上，使得所得的导电材料102的膜具有约20nm至约500nm(例如约400nm)的厚度并且经由栅绝缘层99和高功函数膜101使开口C填充有导电材料102。
如图16M所示，在导电材料102上形成抗蚀剂掩膜100。
将抗蚀剂涂覆在导电材料102的整个表面上，并通过光刻法进行处理，从而形成抗蚀剂掩膜100，其覆盖导电材料102上将要形成栅极的部分。
如图16N所示，形成栅极103。
使用抗蚀剂掩膜100对导电材料102、高功函数膜101和栅绝缘层99进行干刻蚀。在此，为了可靠地形成栅极，如图所示，可以进行刻蚀以便露出第二保护性绝缘膜16的表面。干刻蚀导致形成栅极103，其中经由栅绝缘层99和高功函数膜101使开口C填充有导电材料102，且其从第二保护性绝缘膜16突出。
然后，通过灰化等除去抗蚀剂掩膜100。
在该实施方式中，通过光刻法和干刻蚀形成AlGaN/GaN HEMT的栅极103。在这种情况下，形成第一和第二保护性绝缘膜8和16，然后形成栅极102，使得开口C填充有导电材料102。第一和第二保护性绝缘膜8和16的存在以及第一保护性绝缘膜8的无损伤刻蚀防止在栅极形成时对电子供给层4的物理损伤。如上文所述，在该实施方式中，当形成栅极103时，使用第一和第二保护性绝缘膜8和16进行光刻法和无损伤刻蚀，而不采用剥离法。与剥离法不同，导电材料的一部分不会在SiC基板1上再沉积，并形成令人满意的栅极103，而不对复合半导体层造成物理损伤。
在该实施方式中，在形成栅极103之前形成源极95和漏极96。因此，能够在未形成栅极的状态下进行热处理以降低源极95和漏极96的接触电阻。这样，可以不形成如第一实施方式的变型中所述的对Al的屏蔽层，从而导致简单的制造过程。
如图16O所示，形成层间绝缘层24。
通过例如等离子体增强的CVD，在第二保护性绝缘膜16的整个表面上形成厚度为约1000nm的绝缘膜(例如氧化硅膜)以便覆盖栅极103，从而形成层间绝缘层24。在此，在层间绝缘层24于栅极103的上方部分上形成归因于栅极103的突出部分的凸起。为了除去凸起，优选通过例如化学机械抛光(CMP)进行表面抛光。在这种情况下，沉积氧化硅膜等至厚度为约1000nm至约1500nm，然后通过CMP对氧化硅膜等的表面部分进行抛光，从而使氧化硅膜等的厚度降低约100nm至约600nm，从而使氧化硅膜等的表面平坦化并形成层间绝缘层24。在图16O中，示出了层间绝缘层24，其具有通过CMP平坦化的表面。
对于形成层间绝缘层的方法，可以通过例如旋涂法代替等离子体增强的CVD来形成氧化硅膜等，并对其进行固化处理以形成层间绝缘层。
如图16P所示，形成栅极103的连接部分105a、源极95的连接部分105b以及漏极96的连接部分105c。
通过光刻法和干刻蚀处理第二保护性绝缘膜16和层间绝缘层24，从而形成开口104a、104b和104c，其分别部分地露出栅极103、源极95和漏极96的表面。
通过例如溅射或电镀法将诸如Al的导电材料沉积在层间绝缘层24上，使得开口104a、104b和104c填充有导电材料。通过CMP对导电材料进行抛光，使用层间绝缘层24的表面作为抛光终止层。这样，使开口104a、104b和104c填充有导电材料以形成栅极103的连接部分105a、源极95的连接部分105b以及漏极96的连接部分105c。
随后，进行形成例如上部层间绝缘层和线的步骤以形成根据该实施方式的AlGaN/GaN HEMT。
根据该实施方式，不通过剥离法，而是通过简单的、不在任何图案中产生缺陷的方法形成AlGaN/GaN HEMT的栅极103、源极95和漏极96，从而简单可靠地制造具有优异器件性质的AlGaN/GaN HEMT，其中防止了栅漏的形成。
在每一第一至第四实施方式和变型中，作为复合半导体器件，例示了AlGaN/GaN HEMT，其为氮化物半导体器件。然而，复合半导体器件不限于AlGaN/GaN HEMT。下文描述了包括AlGaN和GaN的复合半导体器件之外的其它复合半导体器件的实例。
(1)包括InAlN和AlN的复合半导体器件，InAlN和AlN是复合半导体材料。AlN的点阵常数(lattice constant)小于InAlN的点阵常数。在这种情况下，使用InAlN作为电子传输层。使用AlN作为电子供给层。此外，使用例如具有高n-型杂质浓度的n+-InAlN作为保护层。
(2)包括InAlGaN和AlN的复合半导体器件，InAlGaN和AlN是复合半导体材料。AlN的点阵常数小于InAlGaN的点阵常数。在这种情况下，使用InAlGaN作为电子传输层。使用AlN作为电子供给层。此外，使用例如具有高n-型杂质浓度的n+-InAlGaN作为保护层。
(3)包括InAlN和InAlGaN的复合半导体器件。
在InAlN和InAlGaN的情况下，通过调节其中的In、Al和Ga比例来改变InAlN和InAlGaN的点阵常数。可以通过调节In、Al和Ga的比例使InAlN的点阵常数小于或大于InAlGaN的点阵常数。在此，例示了其中InAlGaN的点阵常数小于InAlN的点阵常数的情况。
在这种情况下，使用InAlN作为电子传输层。使用InAlGaN作为电子供给层。此外，使用例如具有高n-型杂质浓度的n+-InAlN作为保护层。
(4)包括具有不同Al含量的AlGaN材料的复合半导体器件。
即使对于具有类似组成的复合半导体材料，不同组成比例也会导致不同的点阵常数。对于显示不同点阵常数的一类复合半导体材料，例如在AlGaN的情况下，可以使用Al0.3Ga0.7N和Al0.5Ga0.5N。对于AlGaN，较高的Al含量导致较小的点阵常数。因此，Al0.5Ga0.5N的点阵常数小于Al0.3Ga0.7N的点阵常数。
在这种情况下，使用Al0.3Ga0.7N作为电子传输层。使用Al0.5Ga0.5N作为电子供给层。此外，使用例如具有高n-型杂质浓度的n+-Al0.3Ga0.7N作为保护层。
本文所述的所有实例和条件性语言旨在用于教学目的，以帮助读者理解本发明和由本发明人为发展该领域而贡献的概念，并且应当被解释为不用于限定于这种具体描述的实例和条件。尽管已详细描述了根据本发明的各方面的实施方式，应当理解，可以在不偏离本发明的精神和范围下对其进行各种改变、替换和变更。

Claims (15)

1.制造复合半导体器件的方法，其包括：
在基板上形成复合半导体层；
在所述复合半导体层上形成第一绝缘膜；
在所述第一绝缘膜中形成第一开口，所述第一开口被配置，使部分地露出所述复合半导体层；
经由至少栅绝缘层在所述第一绝缘膜上形成第一导电材料，使得所述第一开口填充有所述第一导电材料；
在所述第一导电材料对应于所述第一开口的部分形成第一掩膜；
用所述第一掩膜处理至少所述第一导电材料以形成栅极；
在所述第一绝缘膜上形成第二绝缘膜，以覆盖所述栅极；
在至少所述第二绝缘膜和所述第一绝缘膜中形成一对第二开口，所述一对第二开口被配置，使部分地露出所述复合半导体层；
在所述第二绝缘膜上形成至少第二导电材料，使得所述一对第二开口填充有所述第二导电材料；
在第二导电材料对应于所述第二开口的部分上形成第二掩膜；以及
使用所述第二掩膜处理至少所述第二导电材料以形成源极和漏极。
2.根据权利要求1的方法，其还包括：
在所述第一绝缘膜上形成第一导电膜，以覆盖所述第一开口的内表面，所述第一导电膜至少含有TaN，
其中在所述第一导电膜上形成所述第一导电材料，并且
在形成所述第一导电材料之后，对基板进行热处理。
3.根据权利要求2所述的方法，其中所述第一导电膜中所含的TaN的N的组成比例大于所述第一导电膜中所含的TaN的Ta的组成比例。
4.根据权利要求1所述的方法，其还包括：
形成功函数为4.5eV或更高的第二导电膜，
其中形成所述栅绝缘层和所述第二导电膜，以覆盖所述第一开口的内表面，并且
所述第一导电材料经由至少所述栅绝缘层和所述第二导电膜形成在所述第一绝缘膜上。
5.根据权利要求1的方法，其还包括：
形成第三导电膜以覆盖所述第二开口的内表面，所述第三导电膜的功函数为低于4.5eV，
其中经由设置在所述第二导电材料和所述第二绝缘膜之间的所述第三导电膜，在所述第二绝缘膜上形成所述第二导电材料，使得所述第二开口填充有所述第二导电材料。
6.制造复合半导体器件的方法，其包括：
在基板上形成复合半导体层；
在所述复合半导体层上形成第一绝缘膜；
在所述第一绝缘膜中形成一对第一开口，所述一对第一开口被配置，使部分地露出所述复合半导体层；
在所述第一绝缘膜上形成第一导电材料，使得所述第一开口填充有所述第一导电材料；
在所述第一导电材料对应于所述第一开口的部分上形成第一掩膜；
用所述第一掩膜处理至少所述第一导电材料以形成源极和漏极；
在所述第一绝缘膜上形成第二绝缘膜以覆盖所述源极和所述漏极；
在至少所述第二绝缘膜和所述第一绝缘膜中形成第二开口，所述第二开口被配置，使部分地露出所述复合半导体层；
经由至少栅绝缘层在所述第二绝缘膜上形成第二导电材料，使得所述第二开口填充有所述第二导电材料；
在所述第二导电材料对应于所述第二开口的部分上形成第二掩膜；以及
用所述第二掩膜处理至少所述第二导电材料以形成栅极。
7.根据权利要求6的方法，其中通过对所述第一绝缘膜进行各向同性刻蚀形成所述第一开口，且
通过对所述第一绝缘膜进行各向异性刻蚀使不露出所述复合半导体层，然后对剩余的第一绝缘膜进行各向同性刻蚀，而形成所述第二开口。
8.根据权利要求7的方法，其中在所述第二绝缘膜上形成第三掩膜之后，用所述第三掩膜进行所述各向异性刻蚀，且
其中在形成第四掩膜以覆盖所述第二绝缘膜和经过了所述各向异性刻蚀处理的侧面之后，用所述第四掩膜进行所述各向同性刻蚀。
9.根据权利要求7的方法，其还包括：
在形成所述复合半导体层之后和形成所述第一绝缘膜之前，刻蚀对应于将要形成所述栅极、所述源极和所述漏极的复合半导体层表面部分；
在刻蚀所述表面部分之后，对所述基板进行热处理；以及
在所述热处理之后，在所述复合半导体层的元件隔离区域形成元件隔离结构。
10.复合半导体器件，其包括：
基板；
形成在所述基板上的复合半导体层；
形成在所述复合半导体层上的第一绝缘膜；
形成在所述第一绝缘膜上的第二绝缘膜；以及
各自形成在所述复合半导体层上的栅极、源极和漏极，
其中所述栅极由经由至少栅绝缘层填充有第一导电材料的第一开口形成，且
所述第一开口形成在所述第一绝缘膜中且被配置，使部分地露出所述复合半导体层；并且
其中所述源极和所述漏极由填充有至少第二导电材料的一对第二开口形成，且
所述第二开口形成在至少所述第二绝缘膜和所述第一绝缘膜中且被配置，使部分地露出所述复合半导体层。
11.根据权利要求10的复合半导体器件，其还包括：
所述栅绝缘层上的第一导电膜，所述第一导电膜至少含有TaN，
其中所述栅极由经由至少所述栅绝缘层和所述第一导电膜填充有第一导电材料的所述第一开口形成，并且
所述第一导电膜与所述第一导电材料接触。
12.根据权利要求10的复合半导体器件，其还包括：
所述栅绝缘层上的第二导电膜，所述第二导电膜的功函数为4.5eV或更高，
其中所述栅极由经由至少所述栅绝缘层和所述第二导电膜填充有所述第一导电材料的所述第一开口形成。
13.根据权利要求10的复合半导体器件，其中所述第二导电膜含有TaN，且
其中所述第二导电膜中所含的TaN中的N的组成比例大于所述第二导电膜中所含的TaN中的Ta的组成比例。
14.复合半导体器件，其包括：
基板；
形成在所述基板上的复合半导体层；
形成在所述复合半导体层上的第一绝缘膜；
形成在所述第一绝缘膜上的第二绝缘膜；以及
各自形成在所述复合半导体层上的栅极、源极和漏极，
其中所述源极和所述漏极由填充有至少第一导电材料的一对第一开口形成，且
所述第一开口形成在所述第一绝缘膜中且被配置，使部分地露出所述复合半导体层，并且
其中所述栅极由经由至少栅绝缘层填充有第二导电材料的第二开口形成，且
所述第二开口形成在至少所述第二绝缘膜和所述第一绝缘膜中并被配置，使部分地露出所述复合半导体层。
15.根据权利要求10的复合半导体器件，其中所述第一开口具有这样的形状：所述第一开口上部的直径大于所述第一开口下部的直径，且
其中每一所述第二开口包括上部开口部分和下部开口部分，所述上部开口部分与所述下部开口部分互连，所述上部开口部分被配置，使其通过所述第二绝缘膜且不露出所述复合半导体层，所述下部开口部分形成在剩余的第一绝缘膜中且被配置，使露出所述复合半导体层，并且所述下部开口部分的直径小于所述上部开口部分的直径。
CN201110122187.9A 2010-05-07 2011-05-06 复合半导体器件及其制造方法 Active CN102237405B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-107654 2010-05-07
JP2010107654A JP5635803B2 (ja) 2010-05-07 2010-05-07 化合物半導体装置の製造方法及び化合物半導体装置

Publications (2)

Publication Number Publication Date
CN102237405A true CN102237405A (zh) 2011-11-09
CN102237405B CN102237405B (zh) 2015-05-06

Family

ID=44887872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110122187.9A Active CN102237405B (zh) 2010-05-07 2011-05-06 复合半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US8569124B2 (zh)
JP (1) JP5635803B2 (zh)
CN (1) CN102237405B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064592A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件
TWI500149B (zh) * 2011-12-01 2015-09-11 Power Integrations Inc 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN105428409A (zh) * 2014-09-16 2016-03-23 株式会社东芝 半导体装置及其制造方法
US9425268B2 (en) 2012-09-28 2016-08-23 Transphorm Japan, Inc. Compound semiconductor device and method of manufacturing the same
CN106663634A (zh) * 2015-03-30 2017-05-10 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
CN106920747A (zh) * 2017-02-17 2017-07-04 昆山华太电子技术有限公司 一种高可靠性hemt制作方法
US9761704B2 (en) 2013-02-28 2017-09-12 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN108231767A (zh) * 2016-12-21 2018-06-29 格芯公司 具有多个氮化层的装置结构
CN108767017A (zh) * 2018-04-18 2018-11-06 北京大学深圳研究生院 一种半导体器件及制备方法
CN110556422A (zh) * 2018-06-01 2019-12-10 苏州捷芯威半导体有限公司 半导体器件及制造方法
CN110867488A (zh) * 2019-11-28 2020-03-06 西安电子科技大学芜湖研究院 一种氮化镓hemt器件结构及其制备方法
CN111200013A (zh) * 2018-11-16 2020-05-26 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 GaN基功率器件的栅极结构及其制作方法
CN118156302A (zh) * 2024-03-11 2024-06-07 西安电子科技大学 一种具备结温监测能力的GaN智能功率芯片及其制备方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
JP5680987B2 (ja) * 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
KR101813177B1 (ko) * 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same
EP2740122B1 (en) * 2011-06-27 2016-08-31 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2013105898A (ja) 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
KR20130066396A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 질화물 반도체 소자 및 그 제조 방법
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
KR101963227B1 (ko) * 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
US8884334B2 (en) * 2012-11-09 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Composite layer stacking for enhancement mode transistor
JP6094159B2 (ja) * 2012-11-13 2017-03-15 三菱電機株式会社 半導体装置の製造方法
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
KR102066617B1 (ko) * 2013-06-04 2020-02-11 엘지이노텍 주식회사 전력 반도체 소자
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP2015046623A (ja) * 2014-11-04 2015-03-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
KR20160136813A (ko) * 2015-05-21 2016-11-30 서울반도체 주식회사 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법
KR20160143371A (ko) * 2015-06-05 2016-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법
DE102015212048A1 (de) * 2015-06-29 2016-12-29 Robert Bosch Gmbh Transistor mit hoher Elektronenbeweglichkeit
US10381455B1 (en) * 2015-09-11 2019-08-13 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Diffusion barrier systems (DBS) for high temperature semiconductor electrical contacts
JP6641876B2 (ja) * 2015-10-21 2020-02-05 住友電気工業株式会社 半導体装置の製造方法
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2017028312A (ja) * 2016-10-07 2017-02-02 三菱電機株式会社 トランジスタの製造方法、増幅器の製造方法
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) * 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10804384B2 (en) * 2017-12-27 2020-10-13 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US10403718B2 (en) * 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
TWI692867B (zh) * 2018-10-04 2020-05-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
EP3942609A4 (en) 2019-03-21 2023-06-07 Transphorm Technology, Inc. Integrated design for iii-nitride devices
CN111863711B (zh) * 2019-04-29 2023-06-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
FR3104173B1 (fr) * 2019-12-06 2023-07-21 Centre Nat Rech Scient : Procédé de production de nanoclusters de silicium et/ou germanium présentant un moment dipolaire électrique et/ou magnétique permanent
JP2021125528A (ja) * 2020-02-04 2021-08-30 富士通株式会社 半導体装置及び半導体装置の製造方法
US11195933B2 (en) * 2020-02-04 2021-12-07 Tower Semiconductor Ltd. Method of forming a GaN sensor having a controlled and stable threshold voltage
US11380767B2 (en) * 2020-04-28 2022-07-05 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
WO2022031465A1 (en) 2020-08-05 2022-02-10 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
JP7654998B2 (ja) * 2021-02-22 2025-04-02 富士通株式会社 半導体素子および半導体素子の製造方法
US12087578B2 (en) * 2021-06-18 2024-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of forming the same
US11575043B1 (en) * 2021-07-23 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method of the same
CN117198877A (zh) * 2022-05-30 2023-12-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275801A (zh) * 1999-06-01 2000-12-06 株式会社日立制作所 半导体装置的制造方法和半导体装置
JP2003257929A (ja) * 2002-02-28 2003-09-12 Nec Kansai Ltd ウェットエッチング用チェックパターン
CN1494119A (zh) * 2002-10-04 2004-05-05 ������������ʽ���� 半导体装置的制造方法
US20060278920A1 (en) * 2005-06-08 2006-12-14 Samsung Electronics Co., Ltd. Metal oxide semiconductor field-effect transistor (MOSFET) and method of fabricating the same
US20090095991A1 (en) * 2007-10-11 2009-04-16 International Business Machines Corporation Method of forming strained mosfet devices using phase transformable materials

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
JP2699950B2 (ja) * 1995-09-28 1998-01-19 日本電気株式会社 化合物半導体装置の製造方法
JP2000188394A (ja) * 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法
JP2001024190A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体装置及びその製造方法
JP2001298192A (ja) * 2000-04-13 2001-10-26 Seiko Epson Corp 半導体装置およびその製造方法
JP2003324111A (ja) * 2002-05-02 2003-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2008270521A (ja) 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP5635803B2 (ja) 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275801A (zh) * 1999-06-01 2000-12-06 株式会社日立制作所 半导体装置的制造方法和半导体装置
JP2003257929A (ja) * 2002-02-28 2003-09-12 Nec Kansai Ltd ウェットエッチング用チェックパターン
CN1494119A (zh) * 2002-10-04 2004-05-05 ������������ʽ���� 半导体装置的制造方法
US20060278920A1 (en) * 2005-06-08 2006-12-14 Samsung Electronics Co., Ltd. Metal oxide semiconductor field-effect transistor (MOSFET) and method of fabricating the same
US20090095991A1 (en) * 2007-10-11 2009-04-16 International Business Machines Corporation Method of forming strained mosfet devices using phase transformable materials

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500149B (zh) * 2011-12-01 2015-09-11 Power Integrations Inc 具有鈍化加閘極介電多層結構的ＧａＮ高電壓異質接面場效電晶體
US9343541B2 (en) 2011-12-01 2016-05-17 Power Integrations, Inc. Method of fabricating GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US9425268B2 (en) 2012-09-28 2016-08-23 Transphorm Japan, Inc. Compound semiconductor device and method of manufacturing the same
TWI594431B (zh) * 2012-09-28 2017-08-01 創世舫電子日本股份有限公司 化合物半導體裝置及其製造方法
US9685338B2 (en) 2012-09-28 2017-06-20 Transphorm Japan, Inc. Compound semiconductor device and method of manufacturing the same
US9761704B2 (en) 2013-02-28 2017-09-12 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN104064592A (zh) * 2013-03-18 2014-09-24 富士通株式会社 半导体器件
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN105428409A (zh) * 2014-09-16 2016-03-23 株式会社东芝 半导体装置及其制造方法
CN106663634A (zh) * 2015-03-30 2017-05-10 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
CN108231767B (zh) * 2016-12-21 2021-11-19 格芯(美国)集成电路科技有限公司 具有多个氮化层的装置结构
CN108231767A (zh) * 2016-12-21 2018-06-29 格芯公司 具有多个氮化层的装置结构
WO2018149029A1 (zh) * 2017-02-17 2018-08-23 昆山华太电子技术有限公司 一种高可靠性hemt制作方法
CN106920747A (zh) * 2017-02-17 2017-07-04 昆山华太电子技术有限公司 一种高可靠性hemt制作方法
CN108767017A (zh) * 2018-04-18 2018-11-06 北京大学深圳研究生院 一种半导体器件及制备方法
CN110556422A (zh) * 2018-06-01 2019-12-10 苏州捷芯威半导体有限公司 半导体器件及制造方法
CN110556422B (zh) * 2018-06-01 2023-07-18 苏州捷芯威半导体有限公司 半导体器件及制造方法
CN111200013A (zh) * 2018-11-16 2020-05-26 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 GaN基功率器件的栅极结构及其制作方法
CN110867488A (zh) * 2019-11-28 2020-03-06 西安电子科技大学芜湖研究院 一种氮化镓hemt器件结构及其制备方法
CN118156302A (zh) * 2024-03-11 2024-06-07 西安电子科技大学 一种具备结温监测能力的GaN智能功率芯片及其制备方法

Also Published As

Publication number Publication date
US20140021513A1 (en) 2014-01-23
US9099545B2 (en) 2015-08-04
US8569124B2 (en) 2013-10-29
US20110272742A1 (en) 2011-11-10
JP5635803B2 (ja) 2014-12-03
JP2011238700A (ja) 2011-11-24
CN102237405B (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN102237405B (zh) 复合半导体器件及其制造方法
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
US9136107B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI594431B (zh) 化合物半導體裝置及其製造方法
CN102544088B (zh) 化合物半导体器件及其制造方法
US8835936B2 (en) Source and drain doping using doped raised source and drain regions
KR101473534B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8748274B2 (en) Method for fabricating semiconductor device
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
TW201417280A (zh) 化合物半導體裝置及其製造方法
US20090194816A1 (en) Semiconductor device and method of fabricating the same
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
KR102648520B1 (ko) 반도체 디바이스 및 방법
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
CN114373715A (zh) 具有蚀刻终止层的装置和其相关方法
US10396190B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6650867B2 (ja) ヘテロ接合電界効果型トランジスタの製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019009111A1 (ja) 半導体装置およびその製造方法
KR20220103586A (ko) 반도체 디바이스 및 방법
JP4985855B2 (ja) 半導体装置の製造方法
JP2006114747A (ja) 半導体装置の製造方法
JP2014053489A (ja) 半導体装置及び半導体装置の製造方法
CN108122745A (zh) 制造半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: Fujitsu Semiconductor Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant