[go: up one dir, main page]

JP5782947B2 - 半導体装置及びその製造方法、電源装置、高周波増幅器 - Google Patents

半導体装置及びその製造方法、電源装置、高周波増幅器 Download PDF

Info

Publication number
JP5782947B2
JP5782947B2 JP2011202038A JP2011202038A JP5782947B2 JP 5782947 B2 JP5782947 B2 JP 5782947B2 JP 2011202038 A JP2011202038 A JP 2011202038A JP 2011202038 A JP2011202038 A JP 2011202038A JP 5782947 B2 JP5782947 B2 JP 5782947B2
Authority
JP
Japan
Prior art keywords
film
fluorine
multilayer structure
containing barrier
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011202038A
Other languages
English (en)
Other versions
JP2013065613A (ja
Inventor
史朗 尾崎
史朗 尾崎
武田　正行
正行 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011202038A priority Critical patent/JP5782947B2/ja
Priority to TW101131139A priority patent/TWI482280B/zh
Priority to US13/597,557 priority patent/US9165851B2/en
Priority to KR1020120099709A priority patent/KR101357358B1/ko
Priority to CN201210334605.5A priority patent/CN103000685B/zh
Publication of JP2013065613A publication Critical patent/JP2013065613A/ja
Application granted granted Critical
Publication of JP5782947B2 publication Critical patent/JP5782947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法、電源装置、高周波増幅器に関する。
例えば窒化物半導体などの化合物半導体を用いた化合物半導体積層構造を備える半導体装置として、例えばＧａＮを用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ；ＧａＮ−ＨＥＭＴ）がある。
ＧａＮ−ＨＥＭＴは、大きな絶縁耐圧、２次元電子ガス利用時の比較的高い移動度、大きな飽和速度といったＧａＮの優れた材料特性を活かし、高出力・高効率・高電圧動作が可能な電源用途のパワーデバイスとして開発が進められている。つまり、ＧａＮ−ＨＥＭＴは、Ｓｉ横拡散ＭＯＳ（Laterally Diffused Metal Oxide Semiconductor：ＬＤＭＯＳ）トランジスタやＧａＡｓ電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）では対応することが難しい高出力・高効率・高電圧動作が可能な電源用途のパワーデバイスとして開発が進められている。
特開２００９−７６８４５号公報
しかしながら、上述の化合物半導体積層構造を備える半導体装置において、表面に窒素欠損箇所（ダングリングボンド）が存在する化合物半導体積層構造の上方にゲート電極を形成すると、ダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。
この場合、化合物半導体積層構造の表面にフッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。
しかしながら、化合物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜やゲート電極を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。
そこで、放置時間が長くても、化合物半導体積層構造の表面のダングリングボンドがフッ素で終端された状態が維持されるようにし、閾値電圧の変動を抑制して、信頼性を向上させたい。
本半導体装置は、窒化物半導体積層構造と、窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、窒化物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備え、フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを要件とする。
本半導体装置の製造方法は、窒化物半導体積層構造を形成する工程と、窒化物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、窒化物半導体積層構造の上方にフッ素含有バリア膜を挟んでゲート電極を形成する工程とを含み、フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを要件とする。
本電源装置は、変圧器と、変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、高圧回路は、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、窒化物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備え、フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを要件とする。
本高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、窒化物半導体積層構造と、窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、窒化物半導体積層構造の上方にフッ素含有バリア膜を挟んで設けられたゲート電極とを備え、フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを要件とする。
したがって、本半導体装置及びその製造方法、電源装置、高周波増幅器によれば、放置時間が長くても、化合物半導体積層構造の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができるという利点がある。
第１実施形態の半導体装置の構成を示す模式的断面図である。 第１実施形態の半導体装置の変形例の構成を示す模式的断面図である。 （Ａ）〜（Ｃ）は、第１実施形態の半導体装置の製造方法を説明するための模式的断面図である。 第１実施形態の半導体装置による効果を説明するための図である。 第１実施形態の半導体装置の変形例の構成を示す模式的断面図である。 第２実施形態の電源装置の構成を示す模式図である。 第３実施形態の高周波増幅器の構成を示す模式図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電源装置、高周波増幅器について説明する。
［第１実施形態］
まず、本実施形態にかかる半導体装置及びその製造方法について、図１〜図５を参照しながら説明する。
本半導体装置は、例えば窒化物半導体などの化合物半導体を用いた化合物半導体積層構造を備える化合物半導体装置である。
本実施形態では、化合物半導体装置として、窒化物半導体を用いたＦＥＴ、具体的には、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いた窒化物半導体積層構造（ＨＥＭＴ構造）を備え、ゲート絶縁膜を有するＭＩＳ（Metal Insulator Semiconductor）型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明する。
なお、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを、ＡｌＧａＮ／ＧａＮ−ＦＥＴともいう。また、窒化物半導体積層構造を、ＩＩＩ−Ｖ族窒化物半導体積層構造、ＧａＮ系半導体積層構造又は化合物半導体積層構造ともいう。また、化合物半導体装置を、窒化物半導体装置又はＩＩＩ−Ｖ族窒化物半導体装置ともいう。
本ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、図１に示すように、ＳｉＣ基板１上に、ＡｌＮ核形成層２、ＧａＮ電子走行層３、ＡｌＧａＮ電子供給層４、ＧａＮキャップ層５を積層させた窒化物半導体積層構造６を備える。この場合、電子走行層３と電子供給層４との界面近傍に２次元電子ガス（２ＤＥＧ；Dimensional electron gas）が生成される。そして、キャップ層５を設けることによって、電子走行層３と電子供給層４との間で歪みが増大し、ピエゾ効果が惹起されて２ＤＥＧが増加する。これにより、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴのオン抵抗が低減し、大電流動作が可能となる。なお、図１では、２ＤＥＧを破線で示している。また、ＳｉＣ基板１を、基板又は半導体基板ともいう。また、核形成層２を、バッファ層ともいう。また、各半導体層２〜５を、ＩＩＩ−Ｖ族窒化物半導体層ともいう。
なお、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴを構成する窒化物半導体積層構造６は、これに限られるものではなく、少なくともＧａＮ電子走行層３及びＡｌＧａＮ電子供給層４を含むものであれば良い。例えば、核形成層２やキャップ層５は、他の材料からなる層であっても良いし、多層構造であっても良い。また、例えば、キャップ層５を備えないものであっても良い。
本実施形態では、窒化物半導体積層構造６は、ゲートリセス７を備え、このゲートリセス７にゲート電極８が設けられている。ここでは、ゲートリセス７は、電子供給層４の一部が残る深さを有する溝である。このため、ゲート電極８は、窒化物半導体積層構造６の上方、即ち、窒化物半導体積層構造６を構成する電子供給層４の上方に設けられている。なお、ゲートリセス７は、電子走行層３に達する深さを有するものとしても良い。また、ゲートリセス７を、リセス開口部又は電極溝ともいう。
ここで、ゲートリセス７を設けているのは、以下の理由による。
まず、電源用途への応用のためには、低損失・高耐圧のみならず、ゲート電圧オフ時に電流が流れないノーマリーオフ型デバイスとすることが重要である。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、その大きな特徴であるピエゾ効果によって、電子走行層には多数の電子が存在する。これは、大電流動作の実現においては大きな役割を担っている。その反面、単純なデバイス構造を採用した場合、ゲート電圧オフ時にもゲート直下の電子走行層に多数の電子が存在するため、ノーマリーオン型デバイスとなってしまう。そこで、閾値電圧を高くするために、ゲート電極８を設ける領域の電子供給層４（又は電子供給層４及び電子走行層３）をエッチングで掘り込んでゲートリセス７を形成し、電子走行層３内の電子を減少させるようにしている。
また、本実施形態では、窒化物半導体積層構造６の表面を覆うフッ素含有バリア膜９を備える。具体的には、フッ素含有バリア膜９は、窒化物半導体積層構造６のゲート電極８側の表面全体を覆うように設けられている。つまり、フッ素含有バリア膜９は、ゲートリセス７の側面及び底面に露出する電子供給層４及びキャップ層５の表面、及び、ゲート電極８側で表面に露出するキャップ層５の表面を覆うように設けられている。このため、ゲート電極８は、窒化物半導体積層構造６の上方にフッ素含有バリア膜９を挟んで設けられている。
なお、フッ素含有バリア膜９は、図２に示すように、ゲートリセス７の底面に露出する窒化物半導体積層構造６（ここでは電子供給層４）の表面だけを覆うように設けても良い。つまり、フッ素含有バリア膜９は、少なくともゲートリセス７の底面に露出する窒化物半導体積層構造６（ここでは電子供給層４）の表面を覆うように設ければ良い。
ここで、フッ素含有バリア膜９は、水分に対してバリア効果のあるフッ素含有膜である。なお、フッ素含有バリア膜９としては、水分に対するバリア効果が高いフッ素含有膜、即ち、撥水性が高いフッ素含有膜を用いるのが好ましい。このようなフッ素含有バリア膜９は、フッ素との電気陰性度の差が約２．０よりも小さい元素とフッ素との化合物（極性の低い分子）からなる膜と定義することができる。
ここでは、フッ素含有バリア膜９は、フッ化炭素膜（ＣＦ膜；フルオロカーボン膜）である。なお、フッ素含有バリア膜９は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であれば良い。より具体的には、フッ素含有バリア膜９は、ＣＦｘ膜、ＢＦｘ膜、ＣＦｘを側鎖に持つＭ−ＣＦｘ膜、ＢＦｘを側鎖に持つＭ−ＢＦｘ膜、ＯＦｘを側鎖に持つＭ−ＯＦｘ膜、ＮＦｘを側鎖に持つＭ−ＮＦｘ膜（ｘ＝１〜４、Ｍは金属元素又は半導体元素）からなる群から選ばれるいずれかの膜であれば良い。このようなフッ素含有バリア膜９は、上記の定義を満たすフッ素含有バリア膜である。
このようなフッ素含有バリア膜９を設けているのは、以下の理由による。
上述のように、ゲートリセスを形成するためにエッチングしたＧａＮ層やＡｌＧａＮ層の表面には、レジストに起因した炭素系残渣に加え、エッチングガスに起因したフッ素や塩素等のハロゲン元素や酸化物が含まれる変質層が形成される。この変質層は窒素が欠損した状態になっていることがわかった。つまり、変質層は、窒素欠損箇所、即ち、ダングリングボンドを有することがわかった。
このような変質層を有する窒化物半導体積層構造の表面を覆うように絶縁膜を形成すると、絶縁膜／半導体界面におけるＧａＮやＡｌＧａＮの変質層及びＧａＮやＡｌＧａＮの表面に存在するダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。この場合、少なくともゲートリセス内の窒化物半導体積層構造の表面にある残渣や変質層を除去し、フッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。しかしながら、窒化物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。この原因を分析したところ、フッ素終端処理を施した際に生成されたＡｌ−Ｆ結合やＧａ−Ｆ結合が大気中の水分と反応し、フッ素が遊離してしまうことがわかった。
そこで、本実施形態では、放置時間が長くても、窒化物半導体積層構造６の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制されるように、図１に示すように、窒化物半導体積層構造６の表面をフッ素含有バリア膜９で覆っている。つまり、少なくともゲートリセス７内の窒化物半導体積層構造６の表面上にフッ素含有バリア膜９を設けることで（図２参照）、ダングリングボンドをフッ素で終端するとともに、Ａｌ−Ｆ結合やＧａ−Ｆ結合が大気中の水分と接触するのを抑制するようにしている。これにより、放置時間に影響されない信頼性の高いデバイスを実現することが可能となる。
ところで、本実施形態では、フッ素含有バリア膜９上に絶縁膜１０が設けられている。つまり、窒化物半導体積層構造６の上方にフッ素含有バリア膜９を挟んで絶縁膜１０が設けられている。具体的には、絶縁膜１０は、フッ素含有バリア膜９の表面全体を覆うように設けられている。そして、この絶縁膜１０上にゲート電極８が設けられている。つまり、ゲート電極８は、窒化物半導体積層構造６の上方にフッ素含有バリア膜９及び絶縁膜１０を挟んで設けられている。この絶縁膜１０は、窒化物半導体積層構造６とゲート電極８との間ではゲート絶縁膜として機能し、それ以外の領域では表面保護膜として機能する。
なお、フッ素含有バリア膜９を、ゲートリセス７の底面に露出する窒化物半導体積層構造６の表面だけを覆うように設ける場合（図２参照）、絶縁膜１０は、フッ素含有バリア膜９の表面全体、及び、窒化物半導体積層構造６のゲート電極８側の表面全体を覆うように設けられることになる。ここで、窒化物半導体積層構造６のゲート電極８側の表面全体とは、ゲートリセス７の側面に露出する電子供給層４及びキャップ層５の表面、及び、ゲート電極８側で表面に露出するキャップ層５の表面である。
ここでは、絶縁膜１０は、酸化アルミニウム膜である。なお、絶縁膜１０の材料としては、酸化アルミニウム以外にも、例えば酸化ハフニウム、酸化シリコン、窒化アルミニウム、窒化ハフニウム、窒化シリコン等を用いることができる。つまり、絶縁膜１０は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含むものとすれば良い。また、絶縁膜１０は、１層であっても良いし、これらの材料のうち２つ以上の材料を積層させた２層以上の多層構造であっても良い。
また、ゲート電極８を挟んで両側に、互いに離れてソース電極１１及びドレイン電極１２が設けられている。本実施形態では、窒化物半導体積層構造６に設けられたソース電極用溝１３及びドレイン電極用溝１４に、それぞれ、ソース電極１１及びドレイン電極１２が設けられている。ここでは、ソース電極用溝１３及びドレイン電極用溝１４は、電子走行層３に達する深さを有する溝である。このため、ソース電極１１及びドレイン電極１２は、電子走行層３に接する。つまり、ソース電極１１及びドレイン電極１２は、窒化物半導体積層構造６上、即ち、窒化物半導体積層構造６を構成する電子走行層３上に設けられている。なお、ソース電極用溝１３及びドレイン電極用溝１４を、電極溝又は凹部ともいう。
次に、本実施形態にかかる半導体装置（ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）の製造方法について、図３を参照しながら説明する。
まず、図３（Ａ）に示すように、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法によって、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＧａＮを順次堆積させる。例えば、半絶縁性のＳｉＣ基板１上に、ＡｌＮ、ｉ−ＧａＮ、ｉ−ＡｌＧａＮ、ｎ−ＡｌＧａＮ、ｎ−ＧａＮを順次堆積させる。これにより、ＳｉＣ基板１上に、ＡｌＮ核形成層２、ＧａＮ電子走行層３、ＡｌＧａＮ電子供給層４、ＧａＮキャップ層５を積層させた窒化物半導体積層構造６が形成される。なお、ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法等を用いても良い。
ここで、ＡｌＮ、ＧａＮ、ＡｌＧａＮ及びＧａＮの各層２〜５の成長条件としては、原料ガスとして、トリメチルアルミニウムガス、トリメチルガリウムガス及びアンモニアガスの混合ガスを用いれば良い。また、成長させる窒化物半導体層２〜５に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定すれば良い。また、共通原料であるアンモニアガスの流量は、約１００ｃｃｍ〜約１０ＬＭ程度とすれば良い。また、成長圧力は、約６６６６Ｐａ〜約３９９９６Ｐａ（約５０Ｔｏｒｒ〜約３００ｔｏｒｒ）程度とし、成長温度は、約１０００℃〜約１２００℃程度とすれば良い。さらに、ＡｌＧａＮ及びＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含むＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングすれば良い。この場合、Ｓｉのドーピング濃度は、約１×１０18／ｃｍ3程度〜約１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とすれば良い。また、ＡｌＮ核形成層２の膜厚約０．１μｍ、ＧａＮ電子走行層３の膜厚は約３μｍ、ＡｌＧａＮ電子供給層４を構成するｉ−ＡｌＧａＮ層及びｎ−ＡｌＧａＮ層の膜厚は、それぞれ、約５ｎｍ、約２０ｎｍ、ＧａＮキャップ層５の膜厚は約１０ｎｍとすれば良い。また、ＡｌＧａＮ電子供給層４のＡｌ比率は例えば約０．２〜０．３程度とすれば良い。
次に、図示していないが、素子分離領域を形成した後、図３（Ｂ）に示すように、ソース電極１１及びドレイン電極１２を形成する。
つまり、まず、窒化物半導体積層構造６のソース電極及びドレイン電極形成予定領域にソース電極用溝１３及びドレイン電極用溝１４を形成する。つまり、ソース電極及びドレイン電極形成予定領域のキャップ層５、電子供給層４及び電子走行層３の一部を、例えばリソグラフィー及び塩素系ガス等を用いたドライエッチングによって除去して、ソース電極用溝１３及びドレイン電極用溝１４を形成する。このようにして、ソース電極用溝１３及びドレイン電極用溝１４として、キャップ層５及び電子供給層４を貫通し、電子走行層３の所定の深さに達する溝を形成する。
ここで、ドライエッチングのエッチング条件としては、エッチングガスとして例えばＣｌ2等の塩素系ガスを用い、流量を約３０ｓｃｃｍとし、圧力を約２Ｐａとし、ＲＦ投入電力を約２０Ｗとすれば良い。また、エッチング深さは、ソース電極用溝１３及びドレイン電極用溝１４として、電子走行層３の所定の深さに達する溝が形成されるようにすれば良い。
次に、ソース電極１１及びドレイン電極１２の材料として例えばＴａ／Ａｌを用い、例えば蒸着法及びリフトオフ法によって、ソース電極用溝１３及びドレイン電極用溝１４を埋め込み、その上部がソース電極用溝１３及びドレイン電極用溝１４から突出するように、Ｔａ／Ａｌを堆積させる。ここで、Ｔｉの厚さは例えば約２０ｎｍとし、Ａｌの厚さは例えば約２００ｎｍとすれば良い。その後、例えば窒素雰囲気中において約５５０℃程度の温度でアニール処理を施して、Ｔａ／Ａｌを電子走行層３にオーミックコンタクトさせる。これにより、一対のオーミック電極としてのソース電極１１及びドレイン電極１２が形成される。
続いて、図３（Ｃ）に示すように、窒化物半導体積層構造６のゲート電極形成予定領域にゲートリセス７を形成する。つまり、ゲート電極形成予定領域のキャップ層５及び電子供給層４の一部を、例えばリソグラフィー及び塩素系ガス又はフッ素系ガス等を用いたドライエッチングによって除去して、ゲートリセス７を形成する。このようにして、ゲートリセス７として、キャップ層５を貫通し、電子供給層４の一部が残る深さを有する溝を形成する。なお、ここでは、ゲートリセス７として電子供給層４の一部が残る深さを有する溝を形成しているが、これに限られるものではなく、例えば、キャップ層５、電子供給層４、電子走行層３の一部を除去して、ゲートリセス７として電子走行層３の一部が残る深さを有する溝を形成しても良い。
ここで、ドライエッチングのエッチング条件としては、エッチングガスとして、例えばＣＦ4、ＣＨＦ3、Ｃ4Ｆ6、ＣＦ3Ｉ、ＳＦ6等のフッ素系ガス又は例えばＣｌ2等の塩素系ガスを用いれば良い。また、電子供給層４の残存部分の厚さは、約０ｎｍ〜約２０ｎｍ程度、例えば約１ｎｍ程度とすれば良い。
このようにしてドライエッチングによってゲートリセス７を形成すると、ゲートリセス７の底面及び側面、即ち、ゲートリセス７に露出する窒化物半導体積層構造６の表面（ここではＧａＮ層５及びＡｌＧａＮ層４の表面）には、残渣が付着するとともに、ダングリングボンドが存在する変質層が形成される。
このため、次に、ゲートリセス７の残渣及び変質層を除去するために薬液処理を施す（ウェットエッチング）。ここでは、ゲートリセス７の残渣を例えば硫酸過水を用いて、変質層を例えばフッ酸（ＨＦ）を用いて、薬液処理して除去する。ここで、フッ酸としては、例えばフッ酸濃度を約０．０１％〜約５０％程度に希釈したものを用いれば良い。このような薬液処理によって、窒化物半導体積層構造６に形成されたゲートリセス７の底面及び側面を洗浄する。なお、少なくともゲートリセス７の底面に対して薬液処理を施して、少なくともゲートリセス７の底面の残渣及び変質層を除去すれば良い。なお、ゲートリセス７を形成する工程において残渣や変質層が形成されないのであれば、これらを除去するための薬液処理を施す工程は行なわなくても良い。
このようにして残渣及び変質層が除去された窒化物半導体積層構造６の表面にはダングリングボンドが存在する。なお、上述の薬液処理を施したとしても、変質層が残っている場合があり、この場合、窒化物半導体積層構造６の表面は、ダングリングボンドが存在する変質層を含むものとなる。また、上述の変質層を除去するための薬液処理を行なわない場合には、変質層が残ることになり、この場合も、窒化物半導体積層構造６の表面は、ダングリングボンドが存在する変質層を含むものとなる。
このため、次に、ダングリングボンドをフッ素で終端するとともに、Ａｌ−Ｆ結合やＧａ−Ｆ結合が大気中の水分と接触するのを抑制するために、ダングリングボンドが存在する窒化物半導体積層構造６の表面を覆うようにフッ素含有バリア膜９を形成する。ここでは、フッ素含有バリア膜９を、窒化物半導体積層構造６のゲート電極８を設ける側の表面全体を覆うように形成する。つまり、フッ素含有バリア膜９を、ゲートリセス７の側面及び底面に露出する電子供給層４及びキャップ層５の表面、及び、ゲート電極８を設ける側で表面に露出するキャップ層５の表面を覆うように形成する。
なお、フッ素含有バリア膜９は、少なくともゲートリセス７の底面に露出する窒化物半導体積層構造６（ここでは電子供給層４）の表面を覆うように形成すれば良い（図２参照）。
ここでは、フッ素含有バリア膜９として、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって窒化物半導体積層構造６の表面全体にフッ化炭素膜（ＣＦ膜）を形成する。ここで、フッ化炭素膜の膜厚は、例えば約１ｎｍ〜約１０ｎｍ程度とすれば良く、ここでは約５ｎｍとしている。なお、フッ素含有バリア膜９として、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜を形成すれば良い。より具体的には、フッ素含有バリア膜９として、ＣＦｘ膜、ＢＦｘ膜、ＣＦｘを側鎖に持つＭ−ＣＦｘ膜、ＢＦｘを側鎖に持つＭ−ＢＦｘ膜、ＯＦｘを側鎖に持つＭ−ＯＦｘ膜、ＮＦｘを側鎖に持つＭ−ＮＦｘ膜（ｘ＝１〜４、Ｍは金属元素又は半導体元素）からなる群から選ばれるいずれかの膜を形成すれば良い。
次に、フッ素含有バリア膜９上に絶縁膜１０（ゲート絶縁膜）を形成する。つまり、窒化物半導体積層構造６の上方にフッ素含有バリア膜９を挟んで絶縁膜１０を形成する。具体的には、絶縁膜１０を、フッ素含有バリア膜９の表面全体を覆うように形成する。つまり、窒化物半導体積層構造６のゲート電極８を設ける側の表面全体、即ち、ゲートリセス７の側面及び底面に露出する電子供給層４及びキャップ層５の表面、及び、ゲート電極８を設ける側で表面に露出するキャップ層５の表面を覆うように、フッ素含有バリア膜９上に絶縁膜１０を形成する。
なお、フッ素含有バリア膜９を、ゲートリセス７の底面に露出する窒化物半導体積層構造６の表面だけを覆うように設ける場合（図２参照）、絶縁膜１０を、フッ素含有バリア膜９の表面全体、及び、窒化物半導体積層構造６のゲート電極８を設ける側の表面全体を覆うように形成する。ここで、窒化物半導体積層構造６のゲート電極８を設ける側の表面全体とは、ゲートリセス７の側面に露出する電子供給層４及びキャップ層５の表面、及び、ゲート電極８を設ける側で表面に露出するキャップ層５の表面である。
ここでは、絶縁膜１０として、例えば原子層堆積（ＡＬＤ：Atomic Layer Deposition）法によってフッ素含有バリア膜９の表面全体に酸化アルミニウム膜を形成する。ここで、酸化アルミニウム膜の膜厚は、例えば約５ｎｍ〜約１００ｎｍ程度とすれば良く、ここでは約４０ｎｍとしている。なお、絶縁膜１０として、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含む絶縁膜を形成すれば良い。また、絶縁膜１０として、１層の絶縁膜を形成して良いし、２層以上の多層構造の絶縁膜を形成しても良い。また、ＡＬＤ法の代わりに、ＣＶＤ等によって絶縁膜を形成しても良い。
次に、ゲートリセス７に形成された絶縁膜１０上にゲート電極８を形成する。つまり、窒化物半導体積層構造６の上方に、即ち、窒化物半導体積層構造６に形成されたゲートリセス７に、フッ素含有バリア膜９及び絶縁膜１０を挟んで、ゲート電極８を形成する。
ここでは、まず、下層レジスト（例えば商品名ＰＭＧＩ；米国マイクロケム社製）及び上層レジスト（例えば商品名ＰＦＩ３２−Ａ８；住友化学社製）を、それぞれ、例えばスピンコート法によって、絶縁膜１０上に塗布する。そして、紫外線露光によって、例えば約０．８μｍ径程度の開口を、ゲートリセス７の上方の上層レジストに形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。次に、上層レジスト及び下層レジストをマスクとして、上層レジスト及び下層レジストに形成された開口及びゲートリセス７内を含む全面にゲートメタル（Ｎｉ：膜厚約１０ｎｍ程度／Ａｕ：膜厚約３００ｎｍ程度）を蒸着する。その後、加温した有機溶剤を用いてリフトオフを行って、下層レジスト及び上層レジストと、上層レジスト上のゲートメタルを除去する。このようにして、ゲートリセス７内をフッ素含有バリア膜９及び絶縁膜１０を介して埋め込み、一部が上方に突出する、Ｎｉ／Ａｕからなるゲート電極８が形成される。
その後、図示していないが、保護膜、コンタクト孔、配線等を形成する各工程を経て、半導体装置（ＭＩＳ型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ）が完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、放置時間が長くても、化合物半導体積層構造６の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができるという利点がある。
ここで、図４は、フッ素終端処理又はフッ素含有バリア膜成膜から絶縁膜成膜までの放置時間を変えて閾値変動量を測定した結果を示している。なお、図４では、本実施形態のようにフッ素含有バリア膜９を設けた場合の測定結果を実線Ａで示し、比較例としてフッ素含有バリア膜を設けないでフッ素終端処理を施した場合の測定結果を実線Ｂで示している。
図４中、実線Ｂで示すように、フッ素含有バリア膜を設けないでフッ素終端処理を施した場合には、放置時間が長くなるにしたがって閾値変動量が大きくなることがわかる。これに対し、図４中、実線Ａで示すように、本実施形態のようにフッ素含有バリア膜９を設けた場合には、放置時間が長くなっても閾値変動量は変わらないことがわかる。このように、本実施形態のようにフッ素含有バリア膜９を設けることで、大気中に放置することによるフッ素の遊離が抑制され、放置時間にかかわらず、信頼性の高いデバイスを実現できることが確認できた。
なお、上述の実施形態では、半導体装置として、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、ＧａＮを電子走行層に用い、ＩｎＡｌＮを電子供給層に用いたＩｎＡｌＮ／ＧａＮ−ＨＥＭＴ、あるいは、ＧａＮを電子走行層に用い、ＩｎＡｌＧａＮを電子供給層に用いたＩｎＡｌＧａＮ／ＧａＮ−ＨＥＭＴにも本発明を適用することもできる。
また、上述の実施形態では、半導体装置として、ゲートリセスを有するＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば、図５に示すように、ゲートリセスを有しないＨＥＭＴに本発明を適用することもできる。
ゲートリセスを有しないＨＥＭＴの場合、ゲートリセスを形成するためのエッチングを行なわないため、ゲートリセスを形成するためのエッチングによって、ＧａＮ層やＡｌＧａＮ層の表面にダングリングボンドが存在する変質層が形成されることはない。しかしながら、このような変質層が形成されていなくても、窒化物半導体積層構造の表面にはダングリングボンドが存在し、その上方にゲート電極を形成すると、ダングリングボンドが電子のトラップとして作用し、閾値電圧が変動してしまうことがわかった。この場合、窒化物半導体積層構造の表面にフッ素終端処理を施せば、ダングリングボンドがフッ素で終端され、ダングリングボンドが低減し、閾値電圧の変動が抑制されることがわかった。しかしながら、窒化物半導体積層構造の表面にフッ素終端処理を施した後、その表面が大気中に露出している時間、即ち、その表面に絶縁膜を形成するまでの放置時間が長いと、閾値電圧の変動が抑制されないことがわかった。このため、ゲートリセスを有しないＨＥＭＴにおいても、窒化物半導体積層構造６の表面をフッ素含有バリア膜９で覆うことで、放置時間が長くても、窒化物半導体積層構造６の表面のダングリングボンドがフッ素で終端された状態が維持され、閾値電圧の変動が抑制され、信頼性を向上させることができる。なお、ここでは、窒化物半導体積層構造６のゲート電極８側の表面全体をフッ素含有バリア膜９で覆う場合を例に挙げて説明しているが、これに限られるものではなく、少なくともゲート電極８の直下に露出する窒化物半導体積層構造６の表面をフッ素含有バリア膜９で覆うようにすれば良い。
このようなゲートリセスを有しないＨＥＭＴを製造するには、上述の実施形態の製造方法（図３参照）において、ソース電極１１及びドレイン電極１２を形成した後に、ゲートリセス７を形成する工程を行なわずに、フッ素含有バリア膜９を形成する工程、絶縁膜１０を形成する工程、ゲート電極８を形成する工程を行なえば良い。実際には、フッ素含有バリア膜９を形成する工程の前に、ソース電極及びドレイン電極を形成するためのエッチングによる残渣や自然酸化膜を除去するために、表面を例えば硫酸過水及びフッ酸で洗浄するのが好ましい。
また、上述の実施形態及び変形例では、半導体装置として、窒化物半導体積層構造６とゲート電極８との間に絶縁膜１０を有するＭＩＳ型ＨＥＭＴを例に挙げて説明しているが、これに限られるものではない。例えば窒化物半導体積層構造とゲート電極との間に絶縁膜を有しないショットキー型ＨＥＭＴにも本発明を適用することもできる。なお、この場合、放置時間は、フッ素終端処理を施した後、その表面にゲート電極を形成するまでの時間である。
［第２実施形態］
次に、第２実施形態にかかる電源装置について、図６を参照しながら説明する。
本実施形態にかかる電源装置は、上述の第１実施形態及び変形例の半導体装置（ＨＥＭＴ）のいずれかを備える電源装置である。
本電源装置は、図６に示すように、高圧の一次側回路（高圧回路）２１及び低圧の二次側回路（低圧回路）２２と、一次側回路２１と二次側回路２２との間に配設されるトランス（変圧器）２３とを備える。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１実施形態及び変形例のいずれかのＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ−ＦＥＴとされている。
したがって、本実施形態にかかる電源装置によれば、上述の第１実施形態及び変形例にかかる半導体装置（ＨＥＭＴ）を、高圧回路２１に適用しているため、信頼性の高い電源装置を実現することができるという利点がある。
［第３実施形態］
次に、第３実施形態にかかる高周波増幅器について、図７を参照しながら説明する。
本実施形態にかかる高周波増幅器は、上述の第１実施形態及び変形例の半導体装置（ＨＥＭＴ）のいずれかを備える高周波増幅器である。
本高周波増幅器は、図７に示すように、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。
ミキサー３２ａ，３２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１実施形態及び変形例のいずれかのＨＥＭＴを備える。
なお、図７では、例えばスイッチの切り替えによって、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態及び変形例にかかる半導体装置（ＨＥＭＴ）を、パワーアンプ３３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、
前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする半導体装置。
（付記２）
前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記化合物半導体積層構造は、ゲートリセスを備え、
前記フッ素含有バリア膜は、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うことを特徴とする、付記１又は２に記載の半導体装置。
（付記４）
前記フッ素含有バリア膜は、前記化合物半導体積層構造の前記ゲート電極側の表面全体を覆うことを特徴とする、付記１又は２に記載の半導体装置。
（付記５）
前記フッ素含有バリア膜上に設けられた絶縁膜を備え、
前記ゲート電極は、前記絶縁膜上に設けられていることを特徴とする、付記１〜４のいずれか１項に記載の半導体装置。
（付記６）
前記絶縁膜は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含むことを特徴とする、付記５に記載の半導体装置。
（付記７）
化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、
前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んでゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
（付記８）
前記フッ素含有バリア膜を形成する工程において、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜を形成することを特徴とする、付記７に記載の半導体装置の製造方法。
（付記９）
前記フッ素含有バリア膜を形成する工程の前に、前記化合物半導体積層構造にゲートリセスを形成する工程を含み、
前記フッ素含有バリア膜を形成する工程において、少なくとも前記ゲートリセスの底面に露出する前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜を形成することを特徴とする、付記７又は８に記載の半導体装置の製造方法。
（付記１０）
前記ゲートリセスを形成する工程の後、かつ、前記フッ素含有バリア膜を形成する工程の前に、少なくとも前記ゲートリセスの底面に対して薬液処理を施す工程を含むことを特徴とする、付記９に記載の半導体装置の製造方法。
（付記１１）
前記フッ素含有バリア膜を形成する工程において、前記化合物半導体積層構造の前記ゲート電極を設ける側の表面全体を覆うフッ素含有バリア膜を形成することを特徴とする、付記７又は８に記載の半導体装置の製造方法。
（付記１２）
前記フッ素含有バリア膜を形成する工程の後に、前記フッ素含有バリア膜上に絶縁膜を形成する工程を含み、
前記ゲート電極を形成する工程において、前記絶縁膜上に前記ゲート電極を形成することを特徴とする、付記７〜１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記絶縁膜を形成する工程において、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含む絶縁膜を形成することを特徴とする、付記１２に記載の半導体装置の製造方法。
（付記１４）
変圧器と、
前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
前記高圧回路は、トランジスタを含み、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、
前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする電源装置。
（付記１５）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造の表面を覆うフッ素含有バリア膜と、
前記化合物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備えることを特徴とする高周波増幅器。
１ 基板（ＳｉＣ基板）
２ 核形成層（ＡｌＮ核形成層）
３ 電子走行層（ＧａＮ電子走行層）
４ 電子供給層（ＡｌＧａＮ電子供給層）
５ キャップ層（ＧａＮキャップ層）
６ 窒化物半導体積層構造（化合物半導体積層構造）
７ ゲートリセス
８ ゲート電極
９ フッ素含有バリア膜
１０ 絶縁膜（ゲート絶縁膜）
１１ ソース電極
１２ ドレイン電極
１３ ソース電極用溝
１４ ドレイン電極用溝
２１ 高圧の一次側回路（高圧回路）
２２ 低圧の二次側回路（低圧回路）
２３ トランス（変圧器）
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ スイッチング素子
２６ｅ スイッチング素子
２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (9)

  1. 窒化物半導体積層構造と、
    前記窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、
    前記窒化物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備え、
    前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする半導体装置。
  2. 前記窒化物半導体積層構造は、ゲートリセスを備え、
    前記フッ素含有バリア膜は、少なくとも前記ゲートリセスの底面に露出する前記窒化物半導体積層構造の表面を覆うことを特徴とする、請求項１に記載の半導体装置。
  3. 前記フッ素含有バリア膜上に設けられた絶縁膜を備え、
    前記ゲート電極は、前記絶縁膜上に設けられていることを特徴とする、請求項１又は２に記載の半導体装置。
  4. 前記絶縁膜は、アルミニウム、ハフニウム、タンタル、ジルコニウム及びシリコンからなる群から選ばれる少なくとも１種の酸化物、窒化物又は酸窒化物を含むことを特徴とする、請求項３に記載の半導体装置。
  5. 窒化物半導体積層構造を形成する工程と、
    前記窒化物半導体積層構造の表面を覆うフッ素含有バリア膜を形成する工程と、
    前記窒化物半導体積層構造の上方に前記フッ素含有バリア膜を挟んでゲート電極を形成する工程とを含み、
    前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする半導体装置の製造方法。
  6. 前記フッ素含有バリア膜を形成する工程の前に、前記窒化物半導体積層構造にゲートリセスを形成する工程を含み、
    前記フッ素含有バリア膜を形成する工程において、少なくとも前記ゲートリセスの底面に露出する前記窒化物半導体積層構造の表面を覆うフッ素含有バリア膜を形成し、
    前記ゲートリセスを形成する工程の後、かつ、前記フッ素含有バリア膜を形成する工程の前に、少なくとも前記ゲートリセスの底面に対して薬液処理を施す工程を含むことを特徴とする、請求項５に記載の半導体装置の製造方法。
  7. 前記フッ素含有バリア膜を形成する工程の後に、前記フッ素含有バリア膜上に絶縁膜を形成する工程を含み、
    前記ゲート電極を形成する工程において、前記絶縁膜上に前記ゲート電極を形成することを特徴とする、請求項５又は６に記載の半導体装置の製造方法。
  8. 変圧器と、
    前記変圧器を挟んで設けられた高圧回路及び低圧回路とを備え、
    前記高圧回路は、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、
    前記窒化物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備え、
    前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする電源装置。
  9. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタを含み、
    前記トランジスタは、
    窒化物半導体積層構造と、
    前記窒化物半導体積層構造の表面を覆うフッ素含有バリア膜と、
    前記窒化物半導体積層構造の上方に前記フッ素含有バリア膜を挟んで設けられたゲート電極とを備え、
    前記フッ素含有バリア膜は、フッ化炭素膜、フッ化ホウ素膜、フッ化炭素を側鎖に持つ膜、フッ化ホウ素を側鎖に持つ膜、フッ化酸素を側鎖に持つ膜、フッ化窒素を側鎖に持つ膜からなる群から選ばれるいずれかの膜であることを特徴とする高周波増幅器。
JP2011202038A 2011-09-15 2011-09-15 半導体装置及びその製造方法、電源装置、高周波増幅器 Active JP5782947B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011202038A JP5782947B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法、電源装置、高周波増幅器
TW101131139A TWI482280B (zh) 2011-09-15 2012-08-28 半導體裝置及其製造方法、電源供應設備及高頻放大單元
US13/597,557 US9165851B2 (en) 2011-09-15 2012-08-29 Semiconductor device, method for manufacturing the same, power supply apparatus and high-frequency amplification unit
KR1020120099709A KR101357358B1 (ko) 2011-09-15 2012-09-10 반도체 장치 및 그 제조 방법, 전원 장치, 고주파 증폭기
CN201210334605.5A CN103000685B (zh) 2011-09-15 2012-09-11 半导体器件及其制造方法、电源装置以及高频放大单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011202038A JP5782947B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法、電源装置、高周波増幅器

Publications (2)

Publication Number Publication Date
JP2013065613A JP2013065613A (ja) 2013-04-11
JP5782947B2 true JP5782947B2 (ja) 2015-09-24

Family

ID=47879875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011202038A Active JP5782947B2 (ja) 2011-09-15 2011-09-15 半導体装置及びその製造方法、電源装置、高周波増幅器

Country Status (5)

Country Link
US (1) US9165851B2 (ja)
JP (1) JP5782947B2 (ja)
KR (1) KR101357358B1 (ja)
CN (1) CN103000685B (ja)
TW (1) TWI482280B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040041235A (ko) * 2002-11-09 2004-05-17 김한승 고온가열처리된 산골 수가용성 성분 및 생약추출물을함유하는 신경마비성질환 및 통증 치료에 효과적인약학조성물
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
WO2015047316A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Composite high-k metal gate stack for enhancement mode gan semiconductor devices
CN103500763B (zh) 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
JP2015173151A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
ITUB20155503A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP6273247B2 (ja) 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
CN107230709A (zh) * 2016-03-25 2017-10-03 北京大学 AlGaN/GaN MIS-HEMT的制作方法
JP6640762B2 (ja) * 2017-01-26 2020-02-05 株式会社東芝 半導体装置
JP6762977B2 (ja) 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
TWI676293B (zh) * 2018-10-09 2019-11-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN111092118B (zh) * 2018-10-23 2023-03-24 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN109742021B (zh) * 2018-12-26 2021-09-28 芜湖启迪半导体有限公司 一种氮化镓基欧姆接触结构及其制备方法
US10804385B2 (en) 2018-12-28 2020-10-13 Vanguard International Semiconductor Corporation Semiconductor devices with fluorinated region and methods for forming the same
JP7608720B2 (ja) 2020-03-16 2025-01-07 富士電機株式会社 窒化物半導体装置
JP2022029828A (ja) * 2020-08-05 2022-02-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器
US20220069114A1 (en) * 2020-08-28 2022-03-03 Hrl Laboratories, Llc Self-passivated nitrogen-polar iii-nitride transistor
JP3244023U (ja) * 2020-11-05 2023-10-04 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体デバイスおよびパワーモジュール
CN115938939B (zh) * 2022-10-14 2023-07-07 北京镓纳光电科技有限公司 一种提高氮化镓基高电子迁移率晶体管的二维电子气浓度的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335346A (ja) * 1992-06-02 1993-12-17 Hitachi Ltd 半導体装置及びその製造方法
US7298123B2 (en) * 2000-02-08 2007-11-20 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
KR100688552B1 (ko) * 2005-06-08 2007-03-02 삼성전자주식회사 두꺼운 에지 게이트절연막 패턴을 갖는 모스 전계효과트랜지스터 및 그 제조방법
EP2312634B1 (en) * 2005-09-07 2019-12-25 Cree, Inc. Transistors with fluorine treatment
JP4945979B2 (ja) * 2005-09-16 2012-06-06 富士通株式会社 窒化物半導体電界効果トランジスタ
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5337415B2 (ja) * 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
US8390091B2 (en) * 2009-02-03 2013-03-05 Freescale Semiconductor, Inc. Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
JP2011171595A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
JP5716737B2 (ja) 2010-03-01 2015-05-13 富士通株式会社 化合物半導体装置及びその製造方法
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置

Also Published As

Publication number Publication date
TWI482280B (zh) 2015-04-21
CN103000685B (zh) 2015-07-29
KR101357358B1 (ko) 2014-02-03
CN103000685A (zh) 2013-03-27
US20130069175A1 (en) 2013-03-21
US9165851B2 (en) 2015-10-20
KR20130029721A (ko) 2013-03-25
TW201318164A (zh) 2013-05-01
JP2013065613A (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5782947B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
US10468514B2 (en) Semiconductor device and method for producing the same, power supply device, and high-frequency amplifier
JP5786323B2 (ja) 化合物半導体装置の製造方法
CN103035683B (zh) 化合物半导体器件及其制造方法
CN103715252B (zh) 化合物半导体器件及其制造方法
CN102569377B (zh) 化合物半导体器件及其制造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
US8722476B2 (en) Compound semiconductor device and manufacture process thereof
CN102651385B (zh) 化合物半导体器件及其制造方法
JP5765171B2 (ja) 化合物半導体装置の製造方法
US9184272B2 (en) Compound semiconductor device having overhang-shaped gate
US20140091424A1 (en) Compound semiconductor device and manufacturing method thereof
TW201419530A (zh) 化合物半導體裝置及其製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6687831B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5782947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150