JP2001298192A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001298192A JP2001298192A JP2000112221A JP2000112221A JP2001298192A JP 2001298192 A JP2001298192 A JP 2001298192A JP 2000112221 A JP2000112221 A JP 2000112221A JP 2000112221 A JP2000112221 A JP 2000112221A JP 2001298192 A JP2001298192 A JP 2001298192A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- gate electrode
- tantalum nitride
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 高い電流駆動能力を備え、かつ歩留まりが高
い半導体装置およびその製造方法を提供する。 【解決手段】 半導体装置１０００は、ＮＭＯＳＦＥＴ
１００Ａと、ＰＭＯＳＦＥＴ１００Ｂとを有する。各Ｍ
ＯＳＦＥＴは、ＳＯＩ基板１のシリコン層１ａに形成さ
れた、ソース領域およびドレイン領域を構成する第１お
よび第２の不純物拡散層８ａ，８ｂと、第１および第２
の不純物拡散層８ａ，８ｂの間に形成されたチャネル領
域７と、少なくともチャネル領域７上に形成されたゲー
ト絶縁層２と、ゲート絶縁層２上に形成されたゲート電
極３と、を有する。ゲート電極３は、少なくともゲート
絶縁層２に接する領域に窒化タンタル層４を有する。
い半導体装置およびその製造方法を提供する。 【解決手段】 半導体装置１０００は、ＮＭＯＳＦＥＴ
１００Ａと、ＰＭＯＳＦＥＴ１００Ｂとを有する。各Ｍ
ＯＳＦＥＴは、ＳＯＩ基板１のシリコン層１ａに形成さ
れた、ソース領域およびドレイン領域を構成する第１お
よび第２の不純物拡散層８ａ，８ｂと、第１および第２
の不純物拡散層８ａ，８ｂの間に形成されたチャネル領
域７と、少なくともチャネル領域７上に形成されたゲー
ト絶縁層２と、ゲート絶縁層２上に形成されたゲート電
極３と、を有する。ゲート電極３は、少なくともゲート
絶縁層２に接する領域に窒化タンタル層４を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にゲート電極に特徴を有する絶
縁ゲート電界効果トランジスタおよびその製造方法に関
する。
その製造方法に関し、特にゲート電極に特徴を有する絶
縁ゲート電界効果トランジスタおよびその製造方法に関
する。
【０００２】
【背景技術】現在の半導体集積回路に用いられる絶縁ゲ
ート電界効果トランジスタ（ＭＩＳＦＥＴ）では、その
ゲート電極として、低抵抗化のために不純物を高濃度で
ドープした多結晶シリコン層が用いられることが多い。
具体的なＣＭＯＳ回路（Complimentary MOSFET回路）に
用いられる半導体プロセスにおいて、特性バランスをと
るために、ゲート電極材料としては、ＮチャネルＭＯＳ
ＦＥＴ（ＮＭＯＳＦＥＴ）にはＮ型多結晶シリコンが、
ＰチャネルＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）にはＰ型多
結晶シリコンが採用されている。また、ゲート電極は、
さらなる低抵抗化を目的として、前記ゲート電極の上層
に高融点金属シリサイド層を有する構造を採るのが一般
的である。
ート電界効果トランジスタ（ＭＩＳＦＥＴ）では、その
ゲート電極として、低抵抗化のために不純物を高濃度で
ドープした多結晶シリコン層が用いられることが多い。
具体的なＣＭＯＳ回路（Complimentary MOSFET回路）に
用いられる半導体プロセスにおいて、特性バランスをと
るために、ゲート電極材料としては、ＮチャネルＭＯＳ
ＦＥＴ（ＮＭＯＳＦＥＴ）にはＮ型多結晶シリコンが、
ＰチャネルＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）にはＰ型多
結晶シリコンが採用されている。また、ゲート電極は、
さらなる低抵抗化を目的として、前記ゲート電極の上層
に高融点金属シリサイド層を有する構造を採るのが一般
的である。
【０００３】しかしながら、ゲート電極を構成するポリ
シリコン層は不純物を高濃度でドープしているにもかか
わらず、空乏化を起こしてしまうことが知られている。
空乏化が発生してしまうと、ゲート電極と直列に容量が
挿入されていることと等価になり、チャネルにかかる実
効的な電界が低下してしまう。その結果、ＭＯＳＦＥＴ
の電流駆動能力が低下する。また、ゲート電極全体の抵
抗値は、多結晶シリコン層上にシリサイド層を重ねた場
合でさえ５Ω／□以下にすることは難しい。そして、デ
バイスを０．１ミクロン世代まで微細化すると、ゲート
電極の膜厚を薄くする必要があるため、ゲート電極は比
抵抗率で３０μΩ・ｃｍ程度以下にすることが求められ
ている。
シリコン層は不純物を高濃度でドープしているにもかか
わらず、空乏化を起こしてしまうことが知られている。
空乏化が発生してしまうと、ゲート電極と直列に容量が
挿入されていることと等価になり、チャネルにかかる実
効的な電界が低下してしまう。その結果、ＭＯＳＦＥＴ
の電流駆動能力が低下する。また、ゲート電極全体の抵
抗値は、多結晶シリコン層上にシリサイド層を重ねた場
合でさえ５Ω／□以下にすることは難しい。そして、デ
バイスを０．１ミクロン世代まで微細化すると、ゲート
電極の膜厚を薄くする必要があるため、ゲート電極は比
抵抗率で３０μΩ・ｃｍ程度以下にすることが求められ
ている。
【０００４】一方、直接ゲート絶縁層に接するＮ型多結
晶シリコン層の仕事関数は４．１５ｅＶ、Ｐ型多結晶シ
リコン層の仕事関数は５．２５ｅＶであり、これらの仕
事関数は、シリコンの真性ミッドギャップエネルギー
４．６１ｅＶから大きくずれた値となっている。この大
きな差は、金属−絶縁層−半導体で作られるＭＯＳキャ
パシタにおける、フラットバンド電圧ＶFBの絶対値の増
大をもたらす（符号はＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴ
で異なる）。そのため、このようなＭＯＳＦＥＴでは、
しきい値ＶTHの制御を目的として、チャネル内の不純物
濃度の最適値を高濃度側にシフトさせる必要がある。そ
して、高濃度のチャネル内では、不純物によるキャリア
の散乱が無視できない影響を及ぼし、その結果、チャネ
ル内のキャリア移動度の低下を招くことになる。このこ
とは、ＭＯＳＦＥＴの電流駆動能力の低下を意味し、回
路の応答特性に重要な影響を及ぼす。
晶シリコン層の仕事関数は４．１５ｅＶ、Ｐ型多結晶シ
リコン層の仕事関数は５．２５ｅＶであり、これらの仕
事関数は、シリコンの真性ミッドギャップエネルギー
４．６１ｅＶから大きくずれた値となっている。この大
きな差は、金属−絶縁層−半導体で作られるＭＯＳキャ
パシタにおける、フラットバンド電圧ＶFBの絶対値の増
大をもたらす（符号はＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴ
で異なる）。そのため、このようなＭＯＳＦＥＴでは、
しきい値ＶTHの制御を目的として、チャネル内の不純物
濃度の最適値を高濃度側にシフトさせる必要がある。そ
して、高濃度のチャネル内では、不純物によるキャリア
の散乱が無視できない影響を及ぼし、その結果、チャネ
ル内のキャリア移動度の低下を招くことになる。このこ
とは、ＭＯＳＦＥＴの電流駆動能力の低下を意味し、回
路の応答特性に重要な影響を及ぼす。
【０００５】これらの問題点を解決するために、低抵抗
でゲート空乏化を起こさず、かつ様々な仕事関数を持つ
ゲート電極材料が提案されている。例えば、Jeong-Mo
Hwang（IEDM Technical Digest 1992年,345頁）等では
窒化チタン(ＴｉＮ)層を用いた構造、牛木等（IEDM Tec
hnical Digest 1996年,117頁）では、ベータタンタル
（β−Ｔａ）層を用いた構造が提案されている。
でゲート空乏化を起こさず、かつ様々な仕事関数を持つ
ゲート電極材料が提案されている。例えば、Jeong-Mo
Hwang（IEDM Technical Digest 1992年,345頁）等では
窒化チタン(ＴｉＮ)層を用いた構造、牛木等（IEDM Tec
hnical Digest 1996年,117頁）では、ベータタンタル
（β−Ｔａ）層を用いた構造が提案されている。
【０００６】たとえば、Ｎ型またはＰ型ＭＯＳＦＥＴに
おいて、ゲート絶縁層上に形成されたＴｉＮ層を有する
ゲート電極については、以下のことがいえる。ＴｉＮ層
は、比抵抗率が約２００μΩ・ｃｍと比較的高いため、
ゲート電極の低抵抗化のために、金属（例えばタングス
テン）層が積層される。ＴｉＮ層の仕事関数は、Jeong-
Mo Hwang等の報告にもあるように、４．７〜４．８ｅＶ
とシリコンの真性ミッドギャップエネルギー４．６１ｅ
Ｖに近く、前述したしきい値制御の点で大きな効果が得
られると期待される。
おいて、ゲート絶縁層上に形成されたＴｉＮ層を有する
ゲート電極については、以下のことがいえる。ＴｉＮ層
は、比抵抗率が約２００μΩ・ｃｍと比較的高いため、
ゲート電極の低抵抗化のために、金属（例えばタングス
テン）層が積層される。ＴｉＮ層の仕事関数は、Jeong-
Mo Hwang等の報告にもあるように、４．７〜４．８ｅＶ
とシリコンの真性ミッドギャップエネルギー４．６１ｅ
Ｖに近く、前述したしきい値制御の点で大きな効果が得
られると期待される。
【０００７】しかし、この構成例では、ＴｉＮ層は過酸
化水素水や硫酸のような薬液に溶解するので、ゲート電
極層のエッチング後に行われるクリーニングが非常に難
しいという問題がある。そのため、この構造のデバイス
は、歩留まりを高く維持することが非常に困難であっ
た。
化水素水や硫酸のような薬液に溶解するので、ゲート電
極層のエッチング後に行われるクリーニングが非常に難
しいという問題がある。そのため、この構造のデバイス
は、歩留まりを高く維持することが非常に困難であっ
た。
【０００８】また、Ｎ型またはＰ型ＭＯＳＦＥＴにおい
て、ゲート絶縁層上に形成されたタンタル層を有するゲ
ート電極においては、以下のことがいえる。この構成例
では、タンタル層が金属にしてはかなり高抵抗（比抵
抗：約１６０μΩ・ｃｍ）であるベータ相を持った層し
か成膜できず、結果として比較的に高抵抗なゲート電極
になってしまうという問題がある。また、この構成例の
場合、ベータタンタル層の仕事関数がシリコンの真性ミ
ッドギャップエネルギーとかなり異なり、しきい値が低
しきい値側にシフトしていて、ＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴのしきい値バランスが悪いという問題がある。
て、ゲート絶縁層上に形成されたタンタル層を有するゲ
ート電極においては、以下のことがいえる。この構成例
では、タンタル層が金属にしてはかなり高抵抗（比抵
抗：約１６０μΩ・ｃｍ）であるベータ相を持った層し
か成膜できず、結果として比較的に高抵抗なゲート電極
になってしまうという問題がある。また、この構成例の
場合、ベータタンタル層の仕事関数がシリコンの真性ミ
ッドギャップエネルギーとかなり異なり、しきい値が低
しきい値側にシフトしていて、ＮＭＯＳＦＥＴとＰＭＯ
ＳＦＥＴのしきい値バランスが悪いという問題がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は、高い
電流駆動能力を備え、かつ歩留まりが高い半導体装置お
よびその製造方法を提供することにある。
電流駆動能力を備え、かつ歩留まりが高い半導体装置お
よびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体層に形成された、ソース領域およびドレイン
領域を構成する第１および第２の不純物拡散層と、前記
第１および第２の不純物拡散層の間に形成されたチャネ
ル領域と、少なくとも前記チャネル領域上に形成された
ゲート絶縁層と、前記ゲート絶縁層上に形成されたゲー
ト電極と、を含み、前記ゲート電極は、少なくとも前記
ゲート絶縁層に接する領域に窒化タンタル層を有する。
は、半導体層に形成された、ソース領域およびドレイン
領域を構成する第１および第２の不純物拡散層と、前記
第１および第２の不純物拡散層の間に形成されたチャネ
ル領域と、少なくとも前記チャネル領域上に形成された
ゲート絶縁層と、前記ゲート絶縁層上に形成されたゲー
ト電極と、を含み、前記ゲート電極は、少なくとも前記
ゲート絶縁層に接する領域に窒化タンタル層を有する。
【００１１】本発明に係る半導体装置によれば、主とし
て以下の作用効果を有する。
て以下の作用効果を有する。
【００１２】（１）前記ゲート電極は、前記ゲート絶縁
層に接するように、前記窒化タンタル層を有する。この
窒化タンタル層は、その仕事関数がシリコンの真性ミッ
ドギャプエネルギーと極めて近似している。その結果、
金属−絶縁層−シリコンからなるキャパシタにおける、
フラットバンド電圧の絶対値の増加が小さく、しきい値
の制御のためにチャネル領域にドープされる不純物の濃
度を高くする必要がない。したがって、キャリア移動度
の低下を防止でき、高い電流駆動能力を備えた絶縁ゲー
ト電界効果トランジスタを高い歩留まりで得ることがで
きる。
層に接するように、前記窒化タンタル層を有する。この
窒化タンタル層は、その仕事関数がシリコンの真性ミッ
ドギャプエネルギーと極めて近似している。その結果、
金属−絶縁層−シリコンからなるキャパシタにおける、
フラットバンド電圧の絶対値の増加が小さく、しきい値
の制御のためにチャネル領域にドープされる不純物の濃
度を高くする必要がない。したがって、キャリア移動度
の低下を防止でき、高い電流駆動能力を備えた絶縁ゲー
ト電界効果トランジスタを高い歩留まりで得ることがで
きる。
【００１３】（２）上記（１）で述べたように、前記窒
化タンタル層は、その仕事関数がシリコンの真性ミッド
ギャプエネルギーと極めて近似していることから、金属
−絶縁層−シリコンからなるキャパシタにおける、フラ
ットバンド電圧の絶対値の増加が小さく、かつ、Ｎチャ
ネル絶縁ゲート電界効果トランジスタとＰチャネル絶縁
ゲート電界効果トランジスタとで前記絶対値の差をかな
り小さくできる。その結果、Ｎチャネル絶縁ゲート電界
効果トランジスタとＰチャネル絶縁ゲート電界効果トラ
ンジスタとを混載する相補型半導体装置において、両者
のしきい値バランスを正確かつ容易にコントロールでき
る。この効果は、特にＳＯＩ構造またはＳＯＮ構造を用
いた相補型半導体装置において、顕著である。
化タンタル層は、その仕事関数がシリコンの真性ミッド
ギャプエネルギーと極めて近似していることから、金属
−絶縁層−シリコンからなるキャパシタにおける、フラ
ットバンド電圧の絶対値の増加が小さく、かつ、Ｎチャ
ネル絶縁ゲート電界効果トランジスタとＰチャネル絶縁
ゲート電界効果トランジスタとで前記絶対値の差をかな
り小さくできる。その結果、Ｎチャネル絶縁ゲート電界
効果トランジスタとＰチャネル絶縁ゲート電界効果トラ
ンジスタとを混載する相補型半導体装置において、両者
のしきい値バランスを正確かつ容易にコントロールでき
る。この効果は、特にＳＯＩ構造またはＳＯＮ構造を用
いた相補型半導体装置において、顕著である。
【００１４】（３）前記ゲート電極は、少なくとも前記
窒化タンタル層を含み、ポリシリコン層がゲート電極に
接していないので、ゲート電極において空乏化を生じな
い。その結果、前記ゲート電極は、ポリシリコン層を用
いた場合に比べて、チャネル領域にかかる実効的な電界
の減少を小さくでき、この点からも電流駆動能力の低下
を招くことがない。
窒化タンタル層を含み、ポリシリコン層がゲート電極に
接していないので、ゲート電極において空乏化を生じな
い。その結果、前記ゲート電極は、ポリシリコン層を用
いた場合に比べて、チャネル領域にかかる実効的な電界
の減少を小さくでき、この点からも電流駆動能力の低下
を招くことがない。
【００１５】（４）前記ゲート電極を構成する前記窒化
タンタル層は、窒化チタン層などに比べて化学的安定性
が高く、たとえばゲート電極のクリーニングに用いられ
る薬液に対して優れた耐性を有する。その結果、高い歩
留まりでデバイスを製造できる。
タンタル層は、窒化チタン層などに比べて化学的安定性
が高く、たとえばゲート電極のクリーニングに用いられ
る薬液に対して優れた耐性を有する。その結果、高い歩
留まりでデバイスを製造できる。
【００１６】本発明は、さらに、以下の態様を取ること
ができる。これらの態様は、後述する相補型半導体装置
および半導体装置の製造方法においても、同様である。
ができる。これらの態様は、後述する相補型半導体装置
および半導体装置の製造方法においても、同様である。
【００１７】（Ａ） 前記窒化タンタル層は、導電性お
よび仕事関数を考慮すると、ＴａＮ xで表される、窒素
とタンタルの組成比（ｘ）が０．２５〜１．０であるこ
とができる。特に、前記窒化タンタル層は、ＴａＮxで
表される、窒素とタンタルの組成比（ｘ）が約０．５で
あることができる。
よび仕事関数を考慮すると、ＴａＮ xで表される、窒素
とタンタルの組成比（ｘ）が０．２５〜１．０であるこ
とができる。特に、前記窒化タンタル層は、ＴａＮxで
表される、窒素とタンタルの組成比（ｘ）が約０．５で
あることができる。
【００１８】（Ｂ） 前記ゲート電極は、窒化タンタル
層からなる単層で構成できる。この場合、ゲート電極の
導電性を考慮すると、前記窒化タンタル層は、１〜３０
０ｎｍの膜厚を有することができる。
層からなる単層で構成できる。この場合、ゲート電極の
導電性を考慮すると、前記窒化タンタル層は、１〜３０
０ｎｍの膜厚を有することができる。
【００１９】（Ｃ） 前記ゲート電極は、前記窒化タン
タル層と金属層とを含む多層構造を有することができ
る。ここで用いられる金属としては、タンタル、タング
ステン、モリブデン、クロム、ニオブ、バナジウムなど
を例示できる。
タル層と金属層とを含む多層構造を有することができ
る。ここで用いられる金属としては、タンタル、タング
ステン、モリブデン、クロム、ニオブ、バナジウムなど
を例示できる。
【００２０】（Ｄ） 前記ゲート電極は、最上層に耐酸
化性の材質からなるキャップ層を有することができる。
前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる材料で構成できる。
化性の材質からなるキャップ層を有することができる。
前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる材料で構成できる。
【００２１】（Ｅ） 前記不純物拡散層の露出部、さら
には前記ゲート電極の上部に、シリサイド層を有するこ
とができる。このようなシリサイド層が存在すること
で、不純物拡散層ならびにゲート電極の導電性が高ま
る。
には前記ゲート電極の上部に、シリサイド層を有するこ
とができる。このようなシリサイド層が存在すること
で、不純物拡散層ならびにゲート電極の導電性が高ま
る。
【００２２】（Ｆ） 前記半導体層は、ＳＯＩ構造また
はＳＯＮ構造であることができる。さらに、前記半導体
層は、高い濃度の不純物を含む半導体基板上に形成され
た、極めて低濃度の不純物を含みかつ膜厚の小さいシリ
コン層、あるいはバルク半導体層であってもよい。
はＳＯＮ構造であることができる。さらに、前記半導体
層は、高い濃度の不純物を含む半導体基板上に形成され
た、極めて低濃度の不純物を含みかつ膜厚の小さいシリ
コン層、あるいはバルク半導体層であってもよい。
【００２３】本発明は、前述したように、相補型半導体
装置に好適に適用される。すなわち、本発明に係る相補
型半導体装置は、Ｎチャネル絶縁ゲート電界効果トラン
ジスタと、Ｐチャネル絶縁ゲート電界効果トランジスタ
とが混載され、前記Ｎチャネル絶縁ゲート電界効果トラ
ンジスタおよびＰチャネル絶縁ゲート電界効果トランジ
スタのそれぞれは、半導体層に形成された、ソース領域
またはドレイン領域を構成する第１および第２の不純物
拡散層と、前記第１および第２の不純物拡散層の間に形
成されたチャネル領域と、前記チャネル領域上に形成さ
れたゲート絶縁層と、前記ゲート絶縁層上に形成された
ゲート電極と、を含み、前記ゲート電極は、少なくとも
前記ゲート絶縁層に接する領域に窒化タンタル層を有す
る。
装置に好適に適用される。すなわち、本発明に係る相補
型半導体装置は、Ｎチャネル絶縁ゲート電界効果トラン
ジスタと、Ｐチャネル絶縁ゲート電界効果トランジスタ
とが混載され、前記Ｎチャネル絶縁ゲート電界効果トラ
ンジスタおよびＰチャネル絶縁ゲート電界効果トランジ
スタのそれぞれは、半導体層に形成された、ソース領域
またはドレイン領域を構成する第１および第２の不純物
拡散層と、前記第１および第２の不純物拡散層の間に形
成されたチャネル領域と、前記チャネル領域上に形成さ
れたゲート絶縁層と、前記ゲート絶縁層上に形成された
ゲート電極と、を含み、前記ゲート電極は、少なくとも
前記ゲート絶縁層に接する領域に窒化タンタル層を有す
る。
【００２４】この相補型半導体装置によれば、前述した
ように、窒化タンタル層は、その仕事関数がシリコンの
真性ミッドギャプエネルギーと極めて近似していること
から、Ｎチャネル絶縁ゲート電界効果トランジスタと、
Ｐチャネル絶縁ゲート電界効果トランジスタとのしきい
値バランスを正確かつ容易にコントロールできる。この
効果は、特にＳＯＩ構造またはＳＯＮ構造を用いた相補
型半導体装置において、顕著である。
ように、窒化タンタル層は、その仕事関数がシリコンの
真性ミッドギャプエネルギーと極めて近似していること
から、Ｎチャネル絶縁ゲート電界効果トランジスタと、
Ｐチャネル絶縁ゲート電界効果トランジスタとのしきい
値バランスを正確かつ容易にコントロールできる。この
効果は、特にＳＯＩ構造またはＳＯＮ構造を用いた相補
型半導体装置において、顕著である。
【００２５】本発明に係る半導体装置の製造方法は、以
下の工程（ａ）〜（ｃ）を含む。
下の工程（ａ）〜（ｃ）を含む。
【００２６】（ａ）半導体層上にゲート絶縁層を形成す
る工程、（ｂ）前記ゲート絶縁層上にゲート電極を形成
する工程であって、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を形成する工程、および（ｃ）
前記半導体層に不純物を導入して、ソース領域およびド
レイン領域を構成する第１および第２の不純物拡散層を
形成する工程。
る工程、（ｂ）前記ゲート絶縁層上にゲート電極を形成
する工程であって、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を形成する工程、および（ｃ）
前記半導体層に不純物を導入して、ソース領域およびド
レイン領域を構成する第１および第２の不純物拡散層を
形成する工程。
【００２７】本発明の製造方法は、さらに、以下の態様
を取ることができる。これらの態様は、後述する相補型
半導体装置の製造方法においても同様である。
を取ることができる。これらの態様は、後述する相補型
半導体装置の製造方法においても同様である。
【００２８】（Ａ） 前記工程（ｃ）において、前記不
純物拡散層は、前記ゲート電極をマスクとしてセルフア
ラインで形成されることができる。
純物拡散層は、前記ゲート電極をマスクとしてセルフア
ラインで形成されることができる。
【００２９】（Ｂ） 前記工程（ｃ）の後に、前記ゲー
ト電極のサイドにサイドウォールスぺーサが形成される
工程（ｅ）が含まれることができる。
ト電極のサイドにサイドウォールスぺーサが形成される
工程（ｅ）が含まれることができる。
【００３０】（Ｃ） 前記工程（ｅ）の後に、前記不純
物拡散層の露出部にシリサイド層が形成されることがで
きる。
物拡散層の露出部にシリサイド層が形成されることがで
きる。
【００３１】さらに、本発明に係る、Ｎチャネル絶縁ゲ
ート電界効果トランジスタと、Ｐチャネル絶縁ゲート電
界効果トランジスタとが混載された、相補型半導体装置
の製造方法は、以下の工程（ａ）〜（ｃ）を含む。
ート電界効果トランジスタと、Ｐチャネル絶縁ゲート電
界効果トランジスタとが混載された、相補型半導体装置
の製造方法は、以下の工程（ａ）〜（ｃ）を含む。
【００３２】（ａ）半導体層上にゲート絶縁層を形成す
る工程、（ｂ）前記ゲート絶縁層上にゲート電極を形成
する工程であって、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を形成する工程、および（ｃ）
前記半導体層に不純物を導入して、ソース領域およびド
レイン領域を形成する工程であって、前記Ｎチャネル絶
縁ゲート電界効果トランジスタのためのＮ型の第１およ
び第２の不純物拡散層を形成し、前記Ｐチャネル絶縁ゲ
ート電界効果トランジスタのためのＰ型の第１および第
２の不純物拡散層を形成する工程。
る工程、（ｂ）前記ゲート絶縁層上にゲート電極を形成
する工程であって、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を形成する工程、および（ｃ）
前記半導体層に不純物を導入して、ソース領域およびド
レイン領域を形成する工程であって、前記Ｎチャネル絶
縁ゲート電界効果トランジスタのためのＮ型の第１およ
び第２の不純物拡散層を形成し、前記Ｐチャネル絶縁ゲ
ート電界効果トランジスタのためのＰ型の第１および第
２の不純物拡散層を形成する工程。
【００３３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００３４】［第１の実施の形態］ （デバイス）図１は、本発明の第１の実施の形態に係る
半導体装置１０００を模式的に示す断面図である。半導
体装置１０００は、ＣＭＯＳ型の半導体装置であって、
Ｎチャネル絶縁ゲート電界効果トランジスタ（ＮＭＯＳ
ＦＥＴ）１００Ａと、Ｐチャネル絶縁ゲート電界効果ト
ランジスタ（ＰＭＯＳＦＥＴ）１００Ｂとを含む。ＮＭ
ＯＳＦＥＴ１００ＡおよびＰＭＯＳＦＥＴ１００Ｂは、
ＳＯＩ（Silicon On Insul ator）基板１に形成されて
いる。ＳＯＩ基板１は、支持基板１ｃ上に、絶縁層（酸
化シリコン層）１ｂおよび低濃度のＰ型シリコン層１ａ
が積層されて構成されている。そして、ＮＭＯＳＦＥＴ
１００ＡおよびＰＭＯＳＦＥＴ１００Ｂは、それぞれＳ
ＯＩ基板１のＰ型シリコン層１ａに形成された溝２０に
よって電気的に分離されている。
半導体装置１０００を模式的に示す断面図である。半導
体装置１０００は、ＣＭＯＳ型の半導体装置であって、
Ｎチャネル絶縁ゲート電界効果トランジスタ（ＮＭＯＳ
ＦＥＴ）１００Ａと、Ｐチャネル絶縁ゲート電界効果ト
ランジスタ（ＰＭＯＳＦＥＴ）１００Ｂとを含む。ＮＭ
ＯＳＦＥＴ１００ＡおよびＰＭＯＳＦＥＴ１００Ｂは、
ＳＯＩ（Silicon On Insul ator）基板１に形成されて
いる。ＳＯＩ基板１は、支持基板１ｃ上に、絶縁層（酸
化シリコン層）１ｂおよび低濃度のＰ型シリコン層１ａ
が積層されて構成されている。そして、ＮＭＯＳＦＥＴ
１００ＡおよびＰＭＯＳＦＥＴ１００Ｂは、それぞれＳ
ＯＩ基板１のＰ型シリコン層１ａに形成された溝２０に
よって電気的に分離されている。
【００３５】各ＭＯＳＦＥＴ１００Ａおよび１００Ｂ
は、Ｐ型シリコン層１ａ上に、ゲート絶縁層２を介し
て、積層型のゲート電極３が形成された構造を有する。
この積層型のゲート電極３は、窒化タンタル層４、体心
立方格子相のタンタル層５、およびキャップ層としての
窒化タンタル層６が順次積層されて構成されている。ま
たゲート絶縁層２の直下にはチャネル領域７、チャネル
領域７の両端にはソース・ドレイン領域（ソース領域ま
たはドレイン領域）を構成する不純物拡散領域８ａ，８
ｂが設けられている。
は、Ｐ型シリコン層１ａ上に、ゲート絶縁層２を介し
て、積層型のゲート電極３が形成された構造を有する。
この積層型のゲート電極３は、窒化タンタル層４、体心
立方格子相のタンタル層５、およびキャップ層としての
窒化タンタル層６が順次積層されて構成されている。ま
たゲート絶縁層２の直下にはチャネル領域７、チャネル
領域７の両端にはソース・ドレイン領域（ソース領域ま
たはドレイン領域）を構成する不純物拡散領域８ａ，８
ｂが設けられている。
【００３６】そして、ＮＭＯＳＦＥＴ１００Ａにおいて
は、不純物拡散層８ａ，８ｂはＮ型に、ＰＭＯＳＦＥＴ
１００Ｂでは、不純物拡散層８ａ，８ｂはＰ型に形成さ
れている。不純物拡散層８ａ，８ｂの上部には、シリサ
イド層１０ａ，１０ｂがそれぞれ形成されている。
は、不純物拡散層８ａ，８ｂはＮ型に、ＰＭＯＳＦＥＴ
１００Ｂでは、不純物拡散層８ａ，８ｂはＰ型に形成さ
れている。不純物拡散層８ａ，８ｂの上部には、シリサ
イド層１０ａ，１０ｂがそれぞれ形成されている。
【００３７】本実施の形態においては、窒化タンタル層
４は、少なくともゲート絶縁層２に接する領域に形成さ
れる。また、窒化タンタル層４は、導電性およびしきい
値特性などの点を考慮すると、ＴａＮxで表される、窒
素とタンタルの組成比（ｘ）が０．２５〜１．０である
ことが望ましい。特に、ゲート電極３が積層構造の場合
には、タンタル層５の結晶成長を考慮すると、窒化タン
タル層４は、ＴａＮxで表される、窒素とタンタルの組
成比（ｘ）が約０．５であることが望ましい。
４は、少なくともゲート絶縁層２に接する領域に形成さ
れる。また、窒化タンタル層４は、導電性およびしきい
値特性などの点を考慮すると、ＴａＮxで表される、窒
素とタンタルの組成比（ｘ）が０．２５〜１．０である
ことが望ましい。特に、ゲート電極３が積層構造の場合
には、タンタル層５の結晶成長を考慮すると、窒化タン
タル層４は、ＴａＮxで表される、窒素とタンタルの組
成比（ｘ）が約０．５であることが望ましい。
【００３８】さらに、ゲート電極３は、最上層に耐酸化
性の材質からなるキャップ層としての窒化タンタル層６
を有することにより、後の酸化工程でタンタル層５が酸
化によってダメージを受けることを防止できる。このよ
うなキャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドなど
から選択される少なくとも１種からなる材質によって構
成できる。
性の材質からなるキャップ層としての窒化タンタル層６
を有することにより、後の酸化工程でタンタル層５が酸
化によってダメージを受けることを防止できる。このよ
うなキャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドなど
から選択される少なくとも１種からなる材質によって構
成できる。
【００３９】本実施の形態に係る半導体装置によれば、
主として以下の作用効果を有する。
主として以下の作用効果を有する。
【００４０】（１）ゲート電極３は、ゲート絶縁層２に
接するように、窒化タンタル層４を有する。この窒化タ
ンタル層４は、その仕事関数が約４．５ｅＶで、シリコ
ンの真性ミッドギャプエネルギー４．６１ｅＶと極めて
近似している。その結果、ＭＯＳキャパシタにおける、
フラットバンド電圧の絶対値の増加が小さく、しきい値
の制御のためにチャネル領域にドープされる不純物の濃
度を高くする必要がない。したがって、キャリア移動度
の低下を防止でき、高い電流駆動能力を備えたＭＯＳＦ
ＥＴを高い歩留まりで得ることができる。
接するように、窒化タンタル層４を有する。この窒化タ
ンタル層４は、その仕事関数が約４．５ｅＶで、シリコ
ンの真性ミッドギャプエネルギー４．６１ｅＶと極めて
近似している。その結果、ＭＯＳキャパシタにおける、
フラットバンド電圧の絶対値の増加が小さく、しきい値
の制御のためにチャネル領域にドープされる不純物の濃
度を高くする必要がない。したがって、キャリア移動度
の低下を防止でき、高い電流駆動能力を備えたＭＯＳＦ
ＥＴを高い歩留まりで得ることができる。
【００４１】（２）上記（１）で述べたように、窒化タ
ンタル層４は、その仕事関数がシリコンの真性ミッドギ
ャプエネルギーと極めて近似していることから、ＭＯＳ
キャパシタにおける、フラットバンド電圧の絶対値の増
加が小さく、かつ、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴと
で前記絶対値の差をかなり小さくできる。その結果、Ｎ
ＭＯＳＦＥＴとＰＭＯＳＦＥＴとを混載するＣＭＯＳに
おいて、両者のしきい値バランスを正確かつ容易にコン
トロールできる。この効果は、特にＳＯＩ基板を用いた
ＣＭＯＳにおいて、顕著である。
ンタル層４は、その仕事関数がシリコンの真性ミッドギ
ャプエネルギーと極めて近似していることから、ＭＯＳ
キャパシタにおける、フラットバンド電圧の絶対値の増
加が小さく、かつ、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴと
で前記絶対値の差をかなり小さくできる。その結果、Ｎ
ＭＯＳＦＥＴとＰＭＯＳＦＥＴとを混載するＣＭＯＳに
おいて、両者のしきい値バランスを正確かつ容易にコン
トロールできる。この効果は、特にＳＯＩ基板を用いた
ＣＭＯＳにおいて、顕著である。
【００４２】（３）ゲート電極３は、窒化タンタル層
４、タンタル層５および窒化タンタル層６からなり、ポ
リシリコン層がゲート電極に接していないので、ゲート
電極において空乏化を生じない。その結果、ゲート電極
３は、ポリシリコン層を用いた場合に比べて、チャネル
領域にかかる実効的な電界の減少を小さくでき、この点
からも電流駆動能力の低下を招くことがない。
４、タンタル層５および窒化タンタル層６からなり、ポ
リシリコン層がゲート電極に接していないので、ゲート
電極において空乏化を生じない。その結果、ゲート電極
３は、ポリシリコン層を用いた場合に比べて、チャネル
領域にかかる実効的な電界の減少を小さくでき、この点
からも電流駆動能力の低下を招くことがない。
【００４３】（４）ゲート電極３を構成する窒化タンタ
ル層４およびタンタル層５は、いずれも窒化チタン層な
どに比べて化学的安定性が高く、たとえばゲート電極の
クリーニングに用いられる薬液に対して優れた耐性を有
する。その結果、高い歩留まりでデバイスを製造でき
る。
ル層４およびタンタル層５は、いずれも窒化チタン層な
どに比べて化学的安定性が高く、たとえばゲート電極の
クリーニングに用いられる薬液に対して優れた耐性を有
する。その結果、高い歩留まりでデバイスを製造でき
る。
【００４４】（５）ゲート電極３を構成するタンタル層
５は、体心立方格子相のタンタルから構成されているの
で、ベータタンタルに比べて導電性が高い。具体的に
は、体心立方格子相のタンタルは、ベータタンタルに比
べて１／１０程度まで抵抗を小さくできる。
５は、体心立方格子相のタンタルから構成されているの
で、ベータタンタルに比べて導電性が高い。具体的に
は、体心立方格子相のタンタルは、ベータタンタルに比
べて１／１０程度まで抵抗を小さくできる。
【００４５】本発明において、従来作成が困難であった
体心立方格子相のタンタルの形成、並びにデバイスの特
性試験については、後に詳述する。
体心立方格子相のタンタルの形成、並びにデバイスの特
性試験については、後に詳述する。
【００４６】（製造方法）半導体装置１０００の製造方
法について、図２〜図５を参照して説明する。
法について、図２〜図５を参照して説明する。
【００４７】（ａ）まず、図２に示すように、厚さ５０
ｎｍ、比抵抗１４〜２６Ω・ｃｍ、面方位（１００）の
Ｐ型シリコン層１ａをパターニングして、素子分離のた
めの溝部２０を形成する。
ｎｍ、比抵抗１４〜２６Ω・ｃｍ、面方位（１００）の
Ｐ型シリコン層１ａをパターニングして、素子分離のた
めの溝部２０を形成する。
【００４８】（ｂ）ついで、図３に示すように、熱酸化
法により、膜厚３ｎｍ程度の酸化シリコン層からなるゲ
ート絶縁層２を形成する。
法により、膜厚３ｎｍ程度の酸化シリコン層からなるゲ
ート絶縁層２を形成する。
【００４９】さらに、キセノンガスを用いたスパッタリ
ング法にて、窒化タンタル層４、体心立方格子相のタン
タル層５、およびキャップ層としての窒化タンタル層６
を順次、成膜する。
ング法にて、窒化タンタル層４、体心立方格子相のタン
タル層５、およびキャップ層としての窒化タンタル層６
を順次、成膜する。
【００５０】スパッタリングにおいては、通常用いられ
るアルゴンの代わりに、より質量の大きいキセノンを用
いることにより、下地のゲート絶縁層２ならびにシリコ
ン層１ａに欠陥あるいはダメージを与えることなく、成
膜中の層の表面にのみエネルギーを与えることが可能と
なる。すなわち、アルゴンの原子半径は０．１８８ｎｍ
であるのに対し、キセノンの原子半径は０．２１７ｎｍ
と大きく、層の中に進入しにくく、層の表面にのみ効率
よくエネルギーを与えることができる。そして、アルゴ
ンの原子量は３９．９５であり、キセノンの原子量は１
３１．３であり、キセノンはアルゴンに比べて原子量が
大きい。そのため、キセノンは、アルゴンに比べて、層
へのエネルギーおよび運動量の伝達効率が低く、欠陥や
ダメージを作りにくいといえる。したがって、キセノン
はアルゴンに比べ、ゲート絶縁層に欠陥やダメージを与
えないで、窒化タンタル層４およびタンタル層５を形成
することができる。この傾向は、クリプトンについても
いえる。
るアルゴンの代わりに、より質量の大きいキセノンを用
いることにより、下地のゲート絶縁層２ならびにシリコ
ン層１ａに欠陥あるいはダメージを与えることなく、成
膜中の層の表面にのみエネルギーを与えることが可能と
なる。すなわち、アルゴンの原子半径は０．１８８ｎｍ
であるのに対し、キセノンの原子半径は０．２１７ｎｍ
と大きく、層の中に進入しにくく、層の表面にのみ効率
よくエネルギーを与えることができる。そして、アルゴ
ンの原子量は３９．９５であり、キセノンの原子量は１
３１．３であり、キセノンはアルゴンに比べて原子量が
大きい。そのため、キセノンは、アルゴンに比べて、層
へのエネルギーおよび運動量の伝達効率が低く、欠陥や
ダメージを作りにくいといえる。したがって、キセノン
はアルゴンに比べ、ゲート絶縁層に欠陥やダメージを与
えないで、窒化タンタル層４およびタンタル層５を形成
することができる。この傾向は、クリプトンについても
いえる。
【００５１】本実施の形態においては、上述した成膜方
法を採用することで、低抵抗な体心立方格子相のタンタ
ル層５が、窒化タンタル層４上に格子整合によってヘテ
ロエピタキシー成長で形成できることが確認された。ま
た上層の窒化タンタル層６は、ゲート電極のエッチング
後のプロセスで酸化を防ぐキャップ層としての機能を有
する。
法を採用することで、低抵抗な体心立方格子相のタンタ
ル層５が、窒化タンタル層４上に格子整合によってヘテ
ロエピタキシー成長で形成できることが確認された。ま
た上層の窒化タンタル層６は、ゲート電極のエッチング
後のプロセスで酸化を防ぐキャップ層としての機能を有
する。
【００５２】さらに、これらの窒化タンタル層４、体心
立方格子相のタンタル層５および窒化タンタル層６は、
大気にさらされることなく、連続的に形成されることが
好ましい。成膜の途中で、膜を大気にさらすと、水分が
不着したり膜の表面に酸化物が形成されて、好ましくな
い。
立方格子相のタンタル層５および窒化タンタル層６は、
大気にさらされることなく、連続的に形成されることが
好ましい。成膜の途中で、膜を大気にさらすと、水分が
不着したり膜の表面に酸化物が形成されて、好ましくな
い。
【００５３】次に、リソグラフィー技術およびドライエ
ッチング技術によりゲート電極のパターニングを行う。
ッチング技術によりゲート電極のパターニングを行う。
【００５４】（ｃ）ついで、図４に示すように、ゲート
電極３をマスクとして、ＮＭＯＳＦＥＴには砒素イオン
(As+)を、ＰＭＯＳＦＥＴには二フッ化ホウ素イオン(BF
2 +)を、１０20ｃｍ-3以上の濃度でイオン注入する。Ｎ
ＭＯＳＦＥＴおよびＰＭＯＳＦＥＴの不純物拡散層を形
成する際には、逆極性の不純物イオンがドープされない
ように、レジスト層などのマスク層（図示せず）が所定
領域に形成される。
電極３をマスクとして、ＮＭＯＳＦＥＴには砒素イオン
(As+)を、ＰＭＯＳＦＥＴには二フッ化ホウ素イオン(BF
2 +)を、１０20ｃｍ-3以上の濃度でイオン注入する。Ｎ
ＭＯＳＦＥＴおよびＰＭＯＳＦＥＴの不純物拡散層を形
成する際には、逆極性の不純物イオンがドープされない
ように、レジスト層などのマスク層（図示せず）が所定
領域に形成される。
【００５５】この後、７００℃以下、好ましくは４５０
〜５５０℃の低温アニールを施すことにより、セルフア
ラインで不純物拡散層８ａ，８ｂを形成することができ
る。
〜５５０℃の低温アニールを施すことにより、セルフア
ラインで不純物拡散層８ａ，８ｂを形成することができ
る。
【００５６】次に、ＣＶＤ（Chemical Vapor Depositio
n）法にて、酸化シリコン層を、ゲート電極３が形成さ
れたＳＯＩ基板１上に全面的に堆積した後、ドライエッ
チング法によりエッチバックを行い、サイドウォールス
ペーサ９を形成する。
n）法にて、酸化シリコン層を、ゲート電極３が形成さ
れたＳＯＩ基板１上に全面的に堆積した後、ドライエッ
チング法によりエッチバックを行い、サイドウォールス
ペーサ９を形成する。
【００５７】更に、遷移金属層、例えばＮｉ層をスパッ
タ法にて成膜し、アニールを経て不純物拡散層８ａ，８
ｂの露出部にニッケルシリサイド層１０ａ，１０ｂを形
成する。このような遷移金属としては、チタン(Ti)やコ
バルト(Co)等、シリサイドを作れるものであればよい。
その後、硫酸等の酸によりサイドウォール９上の未反応
の遷移金属層を除去し、セルフアラインでシリサイド層
１０ａ，１０ｂを形成する。
タ法にて成膜し、アニールを経て不純物拡散層８ａ，８
ｂの露出部にニッケルシリサイド層１０ａ，１０ｂを形
成する。このような遷移金属としては、チタン(Ti)やコ
バルト(Co)等、シリサイドを作れるものであればよい。
その後、硫酸等の酸によりサイドウォール９上の未反応
の遷移金属層を除去し、セルフアラインでシリサイド層
１０ａ，１０ｂを形成する。
【００５８】（ｄ）この後は、通常のＣＭＯＳプロセス
技術による配線工程を経ることにより、層間絶縁層１２
および配線層１３を形成し、半導体装置１０００を完成
することができる。
技術による配線工程を経ることにより、層間絶縁層１２
および配線層１３を形成し、半導体装置１０００を完成
することができる。
【００５９】以上の製造方法によれば、少なくともゲー
ト絶縁層２に接する領域に窒化タンタル層４を形成する
ことで、たとえばスパッタリングによって、前記窒化タ
ンタル層４上に、ヘテロエピタキシーによって体心立方
格子相のタンタル５層を形成することができる。
ト絶縁層２に接する領域に窒化タンタル層４を形成する
ことで、たとえばスパッタリングによって、前記窒化タ
ンタル層４上に、ヘテロエピタキシーによって体心立方
格子相のタンタル５層を形成することができる。
【００６０】（結晶構造および特性試験）以下、本発明
に係る半導体装置の結晶構造、すなわちゲート電極の格
子整合によるヘテロエピタキシー技術、並びに本発明に
係る半導体装置および比較のための半導体装置について
求めた各種特性試験について述べる。結晶構造の解析お
よび特性試験に用いたサンプルは、以下のようである。
に係る半導体装置の結晶構造、すなわちゲート電極の格
子整合によるヘテロエピタキシー技術、並びに本発明に
係る半導体装置および比較のための半導体装置について
求めた各種特性試験について述べる。結晶構造の解析お
よび特性試験に用いたサンプルは、以下のようである。
【００６１】本発明のサンプル；Ｐ型シリコン層１ａの
膜厚が５７ｎｍのＳＯＩ基板１にＣＭＯＳ型半導体装置
が形成されている。そして、ＣＭＯＳ型半導体装置は、
ゲート絶縁層２が、膜厚３．８ｎｍまたは５．５ｎｍの
酸化シリコン層からなり、ゲート電極３が、ゲート絶縁
層２上に形成された膜厚５ｎｍの窒化タンタル層４、お
よび膜厚１５８ｎｍの体心立方格子相のタンタル層５を
有する。また、ＭＯＳのキャパシタンスを求めるための
サンプルとしては、上記ゲート絶縁層の代わりに、Ｐ型
シリコンからなるバルク層上に膜厚１１．５ｎｍの酸化
シリコン層を設け、この酸化シリコン層上に上記ゲート
電極と同じ膜厚を有する窒化タンタル層および体心立方
格子相のタンタル層を有するものを用いた。
膜厚が５７ｎｍのＳＯＩ基板１にＣＭＯＳ型半導体装置
が形成されている。そして、ＣＭＯＳ型半導体装置は、
ゲート絶縁層２が、膜厚３．８ｎｍまたは５．５ｎｍの
酸化シリコン層からなり、ゲート電極３が、ゲート絶縁
層２上に形成された膜厚５ｎｍの窒化タンタル層４、お
よび膜厚１５８ｎｍの体心立方格子相のタンタル層５を
有する。また、ＭＯＳのキャパシタンスを求めるための
サンプルとしては、上記ゲート絶縁層の代わりに、Ｐ型
シリコンからなるバルク層上に膜厚１１．５ｎｍの酸化
シリコン層を設け、この酸化シリコン層上に上記ゲート
電極と同じ膜厚を有する窒化タンタル層および体心立方
格子相のタンタル層を有するものを用いた。
【００６２】比較用のサンプル；ゲート電極は、本発明
のサンプルにおける窒化タンタル層を有さず、かつベー
タタンタル層から構成される他は、本発明のサンプルと
同様な構成を有する。
のサンプルにおける窒化タンタル層を有さず、かつベー
タタンタル層から構成される他は、本発明のサンプルと
同様な構成を有する。
【００６３】（１）結晶構造 図６は、Ｘ線回折法による、本発明のサンプルおよび比
較用サンプルにおけるタンタル層の回折ピークを示す。
図６において、横軸は回折角度を、縦軸は強度を示す。
図６において、符号ａで示すグラフは、本発明に係るサ
ンプルの結果であり、符号ｂで示すグラフは、比較用サ
ンプルの結果を示す。
較用サンプルにおけるタンタル層の回折ピークを示す。
図６において、横軸は回折角度を、縦軸は強度を示す。
図６において、符号ａで示すグラフは、本発明に係るサ
ンプルの結果であり、符号ｂで示すグラフは、比較用サ
ンプルの結果を示す。
【００６４】図６から、比較用サンプルでは、ＳｉＯ2
層（ゲート絶縁層）上に高抵抗のベータタンタルが成長
しているのに対し、本発明のサンプルでは、窒化タンタ
ル層上に低抵抗の体心立方格子相（ｂｃｃ）のアルファ
タンタルが成長し、ベータタンタルが成長していないて
いることがわかる。
層（ゲート絶縁層）上に高抵抗のベータタンタルが成長
しているのに対し、本発明のサンプルでは、窒化タンタ
ル層上に低抵抗の体心立方格子相（ｂｃｃ）のアルファ
タンタルが成長し、ベータタンタルが成長していないて
いることがわかる。
【００６５】このことから、タンタル層の成長が下地の
層に影響されると考えられる。表１に、タンタルと窒化
タンタルの格子定数（ｄ）、面方位（ｈｋｌ）、および
回折角度（２θ）を示す。表１から、体心立方格子相の
アルファタンタル（ｂｃｃ−Ｔａ）の（１１０）面と窒
化二タンタル（ＴａＮ0.5）の（１０１）面が非常に近
い格子定数を有していることがわかる。両者の格子定数
のミスマッチはわずか０．６８％程度である。
層に影響されると考えられる。表１に、タンタルと窒化
タンタルの格子定数（ｄ）、面方位（ｈｋｌ）、および
回折角度（２θ）を示す。表１から、体心立方格子相の
アルファタンタル（ｂｃｃ−Ｔａ）の（１１０）面と窒
化二タンタル（ＴａＮ0.5）の（１０１）面が非常に近
い格子定数を有していることがわかる。両者の格子定数
のミスマッチはわずか０．６８％程度である。
【００６６】
【表１】 実際に、窒化タンタルとその上に成膜されたアルファタ
ンタルの界面を、透過電子顕微鏡による断面観察で確認
したところ、どちらの層も表１に示す値とほぼ同じ約
０．２３ｎｍの格子定数を持つことが判明した。透過電
子顕微鏡による断面写真を図７に示す。
ンタルの界面を、透過電子顕微鏡による断面観察で確認
したところ、どちらの層も表１に示す値とほぼ同じ約
０．２３ｎｍの格子定数を持つことが判明した。透過電
子顕微鏡による断面写真を図７に示す。
【００６７】以上のことから、本発明のサンプルでは、
窒化タンタル（ＴａＮ0.5）上に、体心立方格子相のア
ルファタンタル（ｂｃｃ−Ｔａ）が、格子整合によりヘ
テロエピタキシー成長することが確認された。これに対
し、比較用のサンプルでは、ゲート絶縁層（酸化シリコ
ン層）上にベータタンタル層が形成されていることが確
認された。
窒化タンタル（ＴａＮ0.5）上に、体心立方格子相のア
ルファタンタル（ｂｃｃ−Ｔａ）が、格子整合によりヘ
テロエピタキシー成長することが確認された。これに対
し、比較用のサンプルでは、ゲート絶縁層（酸化シリコ
ン層）上にベータタンタル層が形成されていることが確
認された。
【００６８】（２）準スタテック（Ｑｕａｓｉ−Ｓｔａ
ｔｉｃ）Ｃ−Ｖ特性 本発明のサンプルと比較用サンプルについて、順スタテ
ックＣ−Ｖ特性を求めた。その結果を図８に示す。図８
において、横軸はゲート電圧を、縦軸はキャパシタンス
を示す。また、図８において、符号ａで示すグラフは、
本発明に係るサンプルの結果であり、符号ｂで示すグラ
フは、比較用サンプルの結果を示す。
ｔｉｃ）Ｃ−Ｖ特性 本発明のサンプルと比較用サンプルについて、順スタテ
ックＣ−Ｖ特性を求めた。その結果を図８に示す。図８
において、横軸はゲート電圧を、縦軸はキャパシタンス
を示す。また、図８において、符号ａで示すグラフは、
本発明に係るサンプルの結果であり、符号ｂで示すグラ
フは、比較用サンプルの結果を示す。
【００６９】図８から、第１に、キャパシタタンスの値
がゲート電圧の正および負で対称的なことから、両サン
プルともゲート電極に空乏化が起こっていないことがわ
かる。第２に、本発明のサンプルは、比較用サンプルに
比べてキャパシタタンスが全体的に低い。このことは、
比較用サンプルにおいては、ベータタンタルとゲート絶
縁層とが反応してキャパシタタンスが大きくなる反応層
が形成されていることを示す。したがって、本発明のサ
ンプルでは、比較用サンプルよりゲート電極、特に窒化
タンタル層が高い化学的安定性を有し、キャパシタタン
スの上昇を抑制していることがわかる。
がゲート電圧の正および負で対称的なことから、両サン
プルともゲート電極に空乏化が起こっていないことがわ
かる。第２に、本発明のサンプルは、比較用サンプルに
比べてキャパシタタンスが全体的に低い。このことは、
比較用サンプルにおいては、ベータタンタルとゲート絶
縁層とが反応してキャパシタタンスが大きくなる反応層
が形成されていることを示す。したがって、本発明のサ
ンプルでは、比較用サンプルよりゲート電極、特に窒化
タンタル層が高い化学的安定性を有し、キャパシタタン
スの上昇を抑制していることがわかる。
【００７０】（３）ゲート電極（窒化タンタル層）とゲ
ート絶縁層との界面における電子のバリアハイト ゲート電極を構成する窒化タンタル層をスパッタリング
によって成膜するときの窒素のガス混合割合（窒素／
（キセノン＋窒素））に対する、ゲート電極とゲート絶
縁層との界面における電子のバリアハイトを求めた。そ
の結果を図９において、符号ａで示す。図９において、
横軸はガス混合割合を、縦軸は電子のバリアハイトを示
す。
ート絶縁層との界面における電子のバリアハイト ゲート電極を構成する窒化タンタル層をスパッタリング
によって成膜するときの窒素のガス混合割合（窒素／
（キセノン＋窒素））に対する、ゲート電極とゲート絶
縁層との界面における電子のバリアハイトを求めた。そ
の結果を図９において、符号ａで示す。図９において、
横軸はガス混合割合を、縦軸は電子のバリアハイトを示
す。
【００７１】図９のグラフａから、スパッタリング時の
窒素の割合が大きくなるにつれて電子のバリアハイトも
大きくなり、混合割合が約１体積％でその値はほぼ一定
となる。このグラフａから、窒素ガスの混合割合を少な
くとも１体積％程度まで増加させることにより、窒化タ
ンタル層の仕事関数が大きくなることがわかる。
窒素の割合が大きくなるにつれて電子のバリアハイトも
大きくなり、混合割合が約１体積％でその値はほぼ一定
となる。このグラフａから、窒素ガスの混合割合を少な
くとも１体積％程度まで増加させることにより、窒化タ
ンタル層の仕事関数が大きくなることがわかる。
【００７２】（４）ゲート長−しきい値電圧特性 本発明のサンプルと比較用サンプルについて、ゲート長
に対するしきい値電圧の変化を調べた。その結果を図１
０に示す。図１０において、横軸はゲート長を、縦軸は
しきい値電圧を示す。図１０において、本発明のサンプ
ルの結果は、符号ａ１，ａ２で示し、比較用サンプルの
結果は、符号ｂ１，ｂ２で示す。また、符号ａ１，ｂ１
は、ＮＭＯＳＦＥＴの結果を、符号ａ２，ｂ２は、ＰＭ
ＯＳＦＥＴの結果を示す。
に対するしきい値電圧の変化を調べた。その結果を図１
０に示す。図１０において、横軸はゲート長を、縦軸は
しきい値電圧を示す。図１０において、本発明のサンプ
ルの結果は、符号ａ１，ａ２で示し、比較用サンプルの
結果は、符号ｂ１，ｂ２で示す。また、符号ａ１，ｂ１
は、ＮＭＯＳＦＥＴの結果を、符号ａ２，ｂ２は、ＰＭ
ＯＳＦＥＴの結果を示す。
【００７３】図１０から、本発明のサンプルでは、比較
用サンプルに比べて、しきい値電圧がＮＭＯＳＦＥＴお
よびＰＭＯＳＦＥＴの両者で全体的に上昇し、しきい値
電圧ゼロに対する対称性が改善されていることがわか
る。このことは、窒化タンタル層の仕事関数が、ベータ
タンタル層のそれに比べて、シリコンのミッドギャップ
エネルギーにより近似していることを示している。
用サンプルに比べて、しきい値電圧がＮＭＯＳＦＥＴお
よびＰＭＯＳＦＥＴの両者で全体的に上昇し、しきい値
電圧ゼロに対する対称性が改善されていることがわか
る。このことは、窒化タンタル層の仕事関数が、ベータ
タンタル層のそれに比べて、シリコンのミッドギャップ
エネルギーにより近似していることを示している。
【００７４】［第２の実施の形態］本発明の第２実施の
形態に係る半導体装置２０００およびその製造方法を、
図１１〜図１４を参照して説明する。本実施の形態は、
第１の実施の形態と、ゲート電極の耐酸化用のキャップ
層が、窒化タンタル層の代わりに、非晶質または多結晶
シリコン層のシリサイド層１５で構成されている点で異
なる。半導体装置２０００については、第１の実施の形
態に係る半導体装置１０００と実質的に同じ部分には同
一符号を付して、その詳細な説明を省略する。
形態に係る半導体装置２０００およびその製造方法を、
図１１〜図１４を参照して説明する。本実施の形態は、
第１の実施の形態と、ゲート電極の耐酸化用のキャップ
層が、窒化タンタル層の代わりに、非晶質または多結晶
シリコン層のシリサイド層１５で構成されている点で異
なる。半導体装置２０００については、第１の実施の形
態に係る半導体装置１０００と実質的に同じ部分には同
一符号を付して、その詳細な説明を省略する。
【００７５】すなわち、本実施の形態では、ゲート電極
３は、ゲート絶縁層２に接する窒化タンタル層４、体心
立方格子相のタンタル層５、および非晶質または多結晶
シリコン層のシリサイド層１５から構成されている。
３は、ゲート絶縁層２に接する窒化タンタル層４、体心
立方格子相のタンタル層５、および非晶質または多結晶
シリコン層のシリサイド層１５から構成されている。
【００７６】本実施の形態の半導体装置２０００は、第
１の実施の形態の半導体装置１０００が有する作用効果
に加え、以下の作用効果を有する。すなわち、半導体装
置２０００によれば、キャップ層がシリサイド層１５か
ら構成されることで、ゲート電極３の導電性がより高く
なる。
１の実施の形態の半導体装置１０００が有する作用効果
に加え、以下の作用効果を有する。すなわち、半導体装
置２０００によれば、キャップ層がシリサイド層１５か
ら構成されることで、ゲート電極３の導電性がより高く
なる。
【００７７】（製造方法）半導体装置２０００の製造方
法について、図１１〜図１４を参照して説明する。
法について、図１１〜図１４を参照して説明する。
【００７８】（ａ）まず、図１１に示すように、厚さ５
０ｎｍ、比抵抗１４〜２６Ω・ｃｍ、面方位（１００）
のＰ型シリコン層１ａをパターニングして、素子分離の
ための溝部２０を形成する。
０ｎｍ、比抵抗１４〜２６Ω・ｃｍ、面方位（１００）
のＰ型シリコン層１ａをパターニングして、素子分離の
ための溝部２０を形成する。
【００７９】（ｂ）ついで、図１２に示すように、熱酸
化法により、膜厚３ｎｍ程度の酸化シリコン層からなる
ゲート絶縁層２を形成する。
化法により、膜厚３ｎｍ程度の酸化シリコン層からなる
ゲート絶縁層２を形成する。
【００８０】さらに、キセノンガスを用いたスパッタリ
ング法にて、窒化タンタル層４、体心立方格子相のタン
タル層５、および非晶質または多結晶のシリコン層１４
を順次、成膜する。
ング法にて、窒化タンタル層４、体心立方格子相のタン
タル層５、および非晶質または多結晶のシリコン層１４
を順次、成膜する。
【００８１】スパッタリングにおいては、第１の実施の
形態と同様に、通常用いられるアルゴンの代わりに、よ
り質量の大きいキセノンを用いることにより、下地のゲ
ート絶縁層２ならびにシリコン層１ａに欠陥あるいはダ
メージを与えることなく、成膜中の層の表面にのみエネ
ルギーを与えることが可能となる。
形態と同様に、通常用いられるアルゴンの代わりに、よ
り質量の大きいキセノンを用いることにより、下地のゲ
ート絶縁層２ならびにシリコン層１ａに欠陥あるいはダ
メージを与えることなく、成膜中の層の表面にのみエネ
ルギーを与えることが可能となる。
【００８２】さらに、これらの窒化タンタル層４、体心
立方格子相のタンタル層５および非晶質または多結晶の
シリコン層１４は、大気にさらされることなく、連続的
に形成されることが好ましい。成膜の途中で、膜を大気
にさらすと、水分が不着したり膜の表面に酸化物が形成
されて、好ましくない。
立方格子相のタンタル層５および非晶質または多結晶の
シリコン層１４は、大気にさらされることなく、連続的
に形成されることが好ましい。成膜の途中で、膜を大気
にさらすと、水分が不着したり膜の表面に酸化物が形成
されて、好ましくない。
【００８３】低抵抗な体心立方格子相のタンタル層５
は、第１の実施の形態と同様に、窒化タンタル層４上に
格子整合によってヘテロエピタキシー成長したものであ
る。また上層のシリコン層１４は、後のプロセスでシリ
サイド化され、最終的にはタンタル層５の酸化を防ぐキ
ャップ層としての機能を有する。
は、第１の実施の形態と同様に、窒化タンタル層４上に
格子整合によってヘテロエピタキシー成長したものであ
る。また上層のシリコン層１４は、後のプロセスでシリ
サイド化され、最終的にはタンタル層５の酸化を防ぐキ
ャップ層としての機能を有する。
【００８４】次に、リソグラフィー技術およびドライエ
ッチング技術によりゲート電極のパターニングを行う。
ッチング技術によりゲート電極のパターニングを行う。
【００８５】（ｃ）ついで、図１３に示すように、ゲー
ト電極３をマスクとして、ＮＭＯＳＦＥＴには砒素イオ
ン(As+)を、ＰＭＯＳＦＥＴには二フッ化ホウ素イオン
(BF2 +)を、１０20ｃｍ-3以上の濃度でイオン注入する。
ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴの不純物拡散層を
形成する際には、逆極性の不純物イオンがドープされな
いように、レジスト層などのマスク層（図示せず）が所
定領域に形成される。
ト電極３をマスクとして、ＮＭＯＳＦＥＴには砒素イオ
ン(As+)を、ＰＭＯＳＦＥＴには二フッ化ホウ素イオン
(BF2 +)を、１０20ｃｍ-3以上の濃度でイオン注入する。
ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴの不純物拡散層を
形成する際には、逆極性の不純物イオンがドープされな
いように、レジスト層などのマスク層（図示せず）が所
定領域に形成される。
【００８６】この後、７００℃以下、好ましくは４５０
〜５５０℃の低温アニールを施すことにより、セルフア
ラインで不純物拡散層８ａ，８ｂを形成することができ
る。次にＣＶＤ（Chemical Vapor Deposition）法に
て、酸化シリコン層を、ゲート電極３が形成されたＳＯ
Ｉ基板１上に全面的に堆積した後、ドライエッチング法
によりエッチバックを行い、サイドウォールスペーサ９
を形成する。
〜５５０℃の低温アニールを施すことにより、セルフア
ラインで不純物拡散層８ａ，８ｂを形成することができ
る。次にＣＶＤ（Chemical Vapor Deposition）法に
て、酸化シリコン層を、ゲート電極３が形成されたＳＯ
Ｉ基板１上に全面的に堆積した後、ドライエッチング法
によりエッチバックを行い、サイドウォールスペーサ９
を形成する。
【００８７】更に、遷移金属層、例えばＮｉ層をスパッ
タ法にて成膜し、アニールを経て不純物拡散層８ａ，８
ｂならびにシリコン層１４の露出部に、ニッケルシリサ
イド層１０ａ，１０ｂならびに１５を形成する。その
後、硫酸等の酸によりサイドウォール９上の未反応の遷
移金属層を除去し、セルフアラインでシリサイド層１０
ａ，１０ｂ，１５を形成する。
タ法にて成膜し、アニールを経て不純物拡散層８ａ，８
ｂならびにシリコン層１４の露出部に、ニッケルシリサ
イド層１０ａ，１０ｂならびに１５を形成する。その
後、硫酸等の酸によりサイドウォール９上の未反応の遷
移金属層を除去し、セルフアラインでシリサイド層１０
ａ，１０ｂ，１５を形成する。
【００８８】（ｄ）この後は、通常のＣＭＯＳプロセス
技術による配線工程を経ることにより、層間絶縁層１２
および配線層１３を形成し、半導体装置２０００を完成
することができる。
技術による配線工程を経ることにより、層間絶縁層１２
および配線層１３を形成し、半導体装置２０００を完成
することができる。
【００８９】以上、本発明に好適な実施の形態について
述べたが、本発明は、その要旨の範囲内で各種の態様を
とりうる。たとえば、前述した実施の形態では、ゲート
電極は、窒化タンタル層とタンタル層との積層構造を有
する。ゲート電極は、積層構造の代わりに、窒化タンタ
ル層の単体から構成されていてもよい。
述べたが、本発明は、その要旨の範囲内で各種の態様を
とりうる。たとえば、前述した実施の形態では、ゲート
電極は、窒化タンタル層とタンタル層との積層構造を有
する。ゲート電極は、積層構造の代わりに、窒化タンタ
ル層の単体から構成されていてもよい。
【図１】本発明の第１実施の形態に係る半導体装置を模
式的に示す断面図である。
式的に示す断面図である。
【図２】第１実施の形態に係る半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図３】第１実施の形態に係る半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図４】第１実施の形態に係る半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図５】第１実施の形態に係る半導体装置の製造方法を
示す断面図である。
示す断面図である。
【図６】本発明のサンプルと比較用サンプルについて求
めた、ゲート構造のＸ線回折スペクトルを示す図であ
る。
めた、ゲート構造のＸ線回折スペクトルを示す図であ
る。
【図７】本発明のサンプルの断面構造を示す電子顕微鏡
写真である。
写真である。
【図８】本発明のサンプルと比較用サンプルについて求
めた、ゲート電圧とキャパシタタンスとの関係を示す図
である。
めた、ゲート電圧とキャパシタタンスとの関係を示す図
である。
【図９】本発明のサンプルと比較用サンプルについて求
めた、窒化タンタル層の成膜時のガス混合比と、ゲート
電極−ゲート絶縁層間の電子のバリアハイトとの関係を
示す図である。
めた、窒化タンタル層の成膜時のガス混合比と、ゲート
電極−ゲート絶縁層間の電子のバリアハイトとの関係を
示す図である。
【図１０】本発明のサンプルと比較用サンプルについて
求めた、ゲート長としきい値との関係を示す図である。
求めた、ゲート長としきい値との関係を示す図である。
【図１１】本発明の第２実施の形態に係る半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図１２】第２実施の形態に係る半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図１３】第２実施の形態に係る半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図１４】第２実施の形態に係る半導体装置の製造方法
および半導体装置を示す断面図である。
および半導体装置を示す断面図である。
１ ＳＯＩ基板 １ａ Ｐ型シリコン層 １ｂ 絶縁層（酸化シリコン層） １ｃ 支持基板 ２ ゲート絶縁層 ３ 積層型のゲート電極 ４ 窒化タンタル層 ５ 体心立方格子相のタンタル層 ６ 窒化タンタル層 ７ チャネル領域 ８ａ，８ｂ 不純物拡散層 ９ サイドウォールスペーサ １０ａ，１０ｂ，１５ シリサイド層 １４ 非晶質または多結晶のシリコン層 １２ 層間絶縁層 １３ アルミニウム配線層 １００Ａ ＮＭＯＳＦＥＴ １００Ｂ ＰＭＯＳＦＥＴ １０００，２０００ ＣＭＯＳ型半導体装置
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ６１３Ａ ６１７Ｍ (72)発明者 島田 浩行 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 4M104 AA01 AA09 BB13 BB20 BB21 BB25 BB32 BB36 BB37 BB38 CC05 DD04 DD26 DD37 DD41 DD64 DD65 DD78 DD84 EE09 FF13 GG09 GG10 HH16 5F040 DA21 DB03 DC01 EC02 EC04 EH02 EK05 FA05 FC11 5F048 AA08 AC04 BA16 BB05 BB08 BB09 BB13 BB14 DA25 5F110 AA03 AA07 AA08 AA26 AA30 BB04 CC02 DD05 DD13 DD21 EE01 EE04 EE05 EE08 EE11 EE15 EE32 EE44 EE50 FF02 GG02 GG06 GG12 GG17 GG25 GG28 HJ01 HJ04 HJ13 HJ23 HK05 HK40 HM14 NN62 QQ11 QQ30
Claims (45)
- 【請求項１】 半導体層に形成された、ソース領域およ
びドレイン領域を構成する第１および第２の不純物拡散
層と、 前記第１および第２の不純物拡散層の間に形成されたチ
ャネル領域と、 少なくとも前記チャネル領域上に形成されたゲート絶縁
層と、 前記ゲート絶縁層上に形成されたゲート電極と、を含
み、 前記ゲート電極は、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を有する、半導体装置。 - 【請求項２】 請求項１において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が０．２５〜１．０である、半導
体装置。 - 【請求項３】 請求項２において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が約０．５である、半導体装置。 - 【請求項４】 請求項１〜３のいずれかにおいて、 前記窒化タンタル層は、１〜３００ｎｍの膜厚を有す
る、半導体装置。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記ゲート電極は、窒化タンタル層からなる、半導体装
置。 - 【請求項６】 請求項１〜４のいずれかにおいて、 前記ゲート電極は、前記窒化タンタル層と金属層とを含
む多層構造を有する、半導体装置。 - 【請求項７】 請求項６において、 前記ゲート電極は、最上層に耐酸化性の材質からなるキ
ャップ層を有する、半導体装置。 - 【請求項８】 請求項７において、 前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる、半導体装置。 - 【請求項９】 請求項１〜８のいずれかにおいて、 前記不純物拡散層の一部に、シリサイド層が形成され
た、半導体装置。 - 【請求項１０】 請求項１〜９のいずれかにおいて、 前記半導体層は、ＳＯＩ（Silicon On Insulator）構造
またはＳＯＮ（Silicon On Nothing）構造である、半導
体装置。 - 【請求項１１】 Ｎチャネル絶縁ゲート電界効果トラン
ジスタと、Ｐチャネル絶縁ゲート電界効果トランジスタ
とが混載され、 前記Ｎチャネル絶縁ゲート電界効果トランジスタおよび
Ｐチャネル絶縁ゲート電界効果トランジスタのそれぞれ
は、 半導体層に形成された、ソース領域およびドレイン領域
を構成する第１および第２の不純物拡散層と、 前記第１および第２の不純物拡散層の間に形成されたチ
ャネル領域と、 前記チャネル領域上に形成されたゲート絶縁層と、 前記ゲート絶縁層上に形成されたゲート電極と、を含
み、 前記ゲート電極は、少なくとも前記ゲート絶縁層に接す
る領域に窒化タンタル層を有する、相補型半導体装置。 - 【請求項１２】 請求項１１において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が０．２５〜１．０である、半導
体装置。 - 【請求項１３】 請求項１２において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が約０．５である、半導体装置。 - 【請求項１４】 請求項１１〜１３のいずれかにおい
て、 前記窒化タンタル層は、１〜３００ｎｍの膜厚を有す
る、半導体装置。 - 【請求項１５】 請求項１１〜１４のいずれかにおい
て、 前記ゲート電極は、窒化タンタル層からなる、半導体装
置。 - 【請求項１６】 請求項１１〜１４のいずれかにおい
て、 前記ゲート電極は、前記窒化タンタル層と金属層とを含
む多層構造を有する、半導体装置。 - 【請求項１７】 請求項１６において、 前記ゲート電極は、最上層に耐酸化性の材質からなるキ
ャップ層を有する、半導体装置。 - 【請求項１８】 請求項１７において、 前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる、半導体装置。 - 【請求項１９】 請求項１１〜１８のいずれかにおい
て、 前記不純物拡散層の一部に、シリサイド層が形成され
た、半導体装置。 - 【請求項２０】 請求項１１〜１９のいずれかにおい
て、 前記半導体層は、ＳＯＩ構造またはＳＯＮ構造である、
半導体装置。 - 【請求項２１】 以下の工程（ａ）〜（ｃ）を含む半導
体装置の製造方法。 （ａ）半導体層上にゲート絶縁層を形成する工程、 （ｂ）前記ゲート絶縁層上にゲート電極を形成する工程
であって、少なくとも前記ゲート絶縁層に接する領域に
窒化タンタル層を形成する工程、および （ｃ）前記半導体層に不純物を導入して、ソース領域お
よびドレイン領域を構成する第１および第２の不純物拡
散層を形成する工程。 - 【請求項２２】 請求項２１において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が０．２５〜１．０となるように
形成される、半導体装置の製造方法。 - 【請求項２３】 請求項２２において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が約０．５である、半導体装置の
製造方法。 - 【請求項２４】 請求項２１〜２３のいずれかにおい
て、 前記窒化タンタル層は、１〜３００ｎｍの膜厚を有す
る、半導体装置の製造方法。 - 【請求項２５】 請求項２１〜２４のいずれかにおい
て、 前記ゲート電極は、窒化タンタル層からなる、半導体装
置の製造方法。 - 【請求項２６】 請求項２１〜２４のいずれかにおい
て、 前記ゲート電極は、前記窒化タンタル層と金属層とを含
む多層構造を有する、半導体装置の製造方法。 - 【請求項２７】 請求項２６において、 前記ゲート電極は、最上層に耐酸化性の材質からなるキ
ャップ層が形成される、半導体装置の製造方法。 - 【請求項２８】 請求項２７において、 前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる、半導体装置の製造
方法。 - 【請求項２９】 請求項２１〜２８のいずれかにおい
て、 前記不純物拡散層の一部に、シリサイド層が形成され
る、半導体装置の製造方法。 - 【請求項３０】 請求項２１〜２９のいずれかにおい
て、 前記半導体層は、ＳＯＩ構造またはＳＯＮ構造である、
半導体装置の製造方法。 - 【請求項３１】 請求項２１〜３０のいずれかにおい
て、 前記工程（ｃ）において、前記不純物拡散層は、前記ゲ
ート電極をマスクとしてセルフアラインで形成される、
半導体装置の製造方法。 - 【請求項３２】 請求項２１〜３１のいずれかにおい
て、 前記工程（ｃ）の後に、前記ゲート電極のサイドにサイ
ドウォールスぺーサが形成される工程（ｅ）が含まれ
る、半導体装置の製造方法。 - 【請求項３３】 請求項３２において、前記工程（ｅ）
の後に、前記不純物拡散層の露出部にシリサイド層が形
成される、半導体装置の製造方法。 - 【請求項３４】 以下の工程（ａ）〜（ｃ）を含む、Ｎ
チャネル絶縁ゲート電界効果トランジスタと、Ｐチャネ
ル絶縁ゲート電界効果トランジスタとが混載された、相
補型半導体装置の製造方法。 （ａ）半導体層上にゲート絶縁層を形成する工程、 （ｂ）前記ゲート絶縁層上にゲート電極を形成する工程
であって、少なくとも前記ゲート絶縁層に接する領域に
窒化タンタル層を形成する工程、および （ｃ）前記半導体層に不純物を導入して、ソース領域お
よびドレイン領域を形成する工程であって、前記Ｎチャ
ネル絶縁ゲート電界効果トランジスタのためのＮ型の第
１および第２の不純物拡散層を形成し、前記Ｐチャネル
絶縁ゲート電界効果トランジスタのためのＰ型の第１お
よび第２の不純物拡散層を形成する工程。 - 【請求項３５】 請求項３４において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が０．２５〜１．０となるように
形成される、半導体装置の製造方法。 - 【請求項３６】 請求項３５において、 前記窒化タンタル層は、ＴａＮxで表される、窒素とタ
ンタルの組成比（ｘ）が約０．５である、半導体装置の
製造方法。 - 【請求項３７】 請求項３４〜３６のいずれかにおい
て、 前記窒化タンタル層は、１〜３００ｎｍの膜厚を有す
る、半導体装置の製造方法。 - 【請求項３８】 請求項３４〜３７のいずれかにおい
て、 前記ゲート電極は、窒化タンタル層からなる、半導体装
置。 - 【請求項３９】 請求項３４〜３７のいずれかにおい
て、 前記ゲート電極は、前記窒化タンタル層と金属層とを含
む多層構造を有する、半導体装置の製造方法。 - 【請求項４０】 請求項３９において、 前記ゲート電極は、最上層に耐酸化性の材質からなるキ
ャップ層が形成される、半導体装置の製造方法。 - 【請求項４１】 請求項４０において、 前記キャップ層は、ＴａＮx、ＴａＳｉxＮy、ＴｉＮx、
ＴｉＡｌxＮy、Ｓｉ、および遷移金属のシリサイドから
選択される少なくとも１種からなる、半導体装置の製造
方法。 - 【請求項４２】 請求項３４〜４１のいずれかにおい
て、 前記半導体層は、ＳＯＩ構造またはＳＯＮ構造である、
半導体装置の製造方法。 - 【請求項４３】 請求項３４〜４２のいずれかにおい
て、 前記工程（ｃ）において、前記不純物拡散層は、前記ゲ
ート電極をマスクとしてセルフアラインで形成される、
半導体装置の製造方法。 - 【請求項４４】 請求項３４〜４３のいずれかにおい
て、 前記工程（ｃ）の後に、前記ゲート電極のサイドにサイ
ドウォールスペーサが形成される工程（ｅ）を含む、半
導体装置の製造方法。 - 【請求項４５】 請求項４４において、 前記工程（ｅ）の後に、前記不純物拡散層の露出部にシ
リサイド層が形成される、半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112221A JP2001298192A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置およびその製造方法 |
| US09/834,992 US6593634B2 (en) | 2000-04-13 | 2001-04-12 | Semiconductor device and method of manufacturing the same |
| US10/431,841 US20030197231A1 (en) | 2000-04-13 | 2003-05-07 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000112221A JP2001298192A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298192A true JP2001298192A (ja) | 2001-10-26 |
Family
ID=18624428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000112221A Withdrawn JP2001298192A (ja) | 2000-04-13 | 2000-04-13 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6593634B2 (ja) |
| JP (1) | JP2001298192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537359A (ja) * | 2005-04-21 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 |
| US7648863B2 (en) | 2002-09-27 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011238700A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502407B1 (ko) * | 2002-04-11 | 2005-07-19 | 삼성전자주식회사 | 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법 |
| US6855988B2 (en) * | 2002-07-08 | 2005-02-15 | Viciciv Technology | Semiconductor switching devices |
| US6967154B2 (en) * | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
| JP3646718B2 (ja) * | 2002-10-04 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2004134705A (ja) * | 2002-10-15 | 2004-04-30 | Jiaotong Univ | 金属酸化膜半導体電界効果トランジスタおよびそのゲート構造 |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| US20050151166A1 (en) * | 2004-01-09 | 2005-07-14 | Chun-Chieh Lin | Metal contact structure and method of manufacture |
| US7235847B2 (en) * | 2004-09-17 | 2007-06-26 | Freescale Semiconductor, Inc. | Semiconductor device having a gate with a thin conductive layer |
| US7064066B1 (en) * | 2004-12-07 | 2006-06-20 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode |
| JP4372024B2 (ja) | 2005-02-14 | 2009-11-25 | 株式会社東芝 | Ｃｍｏｓ半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4337476A (en) * | 1980-08-18 | 1982-06-29 | Bell Telephone Laboratories, Incorporated | Silicon rich refractory silicides as gate metal |
| JPS61117868A (ja) | 1984-11-14 | 1986-06-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61127124A (ja) | 1984-11-26 | 1986-06-14 | Hitachi Ltd | 半導体装置 |
| JPH03248568A (ja) * | 1990-02-27 | 1991-11-06 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
| US5162884A (en) * | 1991-03-27 | 1992-11-10 | Sgs-Thomson Microelectronics, Inc. | Insulated gate field-effect transistor with gate-drain overlap and method of making the same |
| GB2286723B (en) * | 1992-12-11 | 1997-01-08 | Intel Corp | A mos transistor having a composite gate electrode and method of fabrication |
| US5675310A (en) * | 1994-12-05 | 1997-10-07 | General Electric Company | Thin film resistors on organic surfaces |
| JPH09307116A (ja) * | 1996-05-20 | 1997-11-28 | Sharp Corp | 絶縁ゲート型電界効果半導体装置及びその製造方法 |
| JPH10233505A (ja) | 1997-02-21 | 1998-09-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4856297B2 (ja) | 1997-12-02 | 2012-01-18 | 公益財団法人国際科学振興財団 | 半導体装置の製造方法 |
| US6004850A (en) * | 1998-02-23 | 1999-12-21 | Motorola Inc. | Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation |
| US6225168B1 (en) * | 1998-06-04 | 2001-05-01 | Advanced Micro Devices, Inc. | Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof |
| US6027961A (en) * | 1998-06-30 | 2000-02-22 | Motorola, Inc. | CMOS semiconductor devices and method of formation |
| JP4386978B2 (ja) * | 1998-08-07 | 2009-12-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20020008257A1 (en) * | 1998-09-30 | 2002-01-24 | John P. Barnak | Mosfet gate electrodes having performance tuned work functions and methods of making same |
| JP2000174282A (ja) * | 1998-12-03 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2001298193A (ja) * | 2000-04-13 | 2001-10-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
2000
- 2000-04-13 JP JP2000112221A patent/JP2001298192A/ja not_active Withdrawn
-
2001
- 2001-04-12 US US09/834,992 patent/US6593634B2/en not_active Expired - Lifetime
-
2003
- 2003-05-07 US US10/431,841 patent/US20030197231A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648863B2 (en) | 2002-09-27 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2008537359A (ja) * | 2005-04-21 | 2008-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 |
| JP2011238700A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 化合物半導体装置の製造方法及び化合物半導体装置 |
| US9099545B2 (en) | 2010-05-07 | 2015-08-04 | Transphorm Japan, Inc. | Compound semiconductor device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6593634B2 (en) | 2003-07-15 |
| US20030197231A1 (en) | 2003-10-23 |
| US20030052378A1 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5270086B2 (ja) | ｐＦＥＴ材料としての金属酸窒化物を用いた半導体構造およびその製造方法 | |
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| JP5089576B2 (ja) | 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体 | |
| JP3974507B2 (ja) | 半導体装置の製造方法 | |
| JP5511889B2 (ja) | ＴｉＣ膜を含む半導体構造を形成する方法 | |
| US20080105920A1 (en) | Semiconductor devices and fabrication process thereof | |
| TW200818334A (en) | Semiconductor fabrication method, method of forming a strained semiconductor structure | |
| WO2011079594A1 (zh) | 一种半导体器件及其制造方法 | |
| US9082877B2 (en) | Complementary metal oxide semiconductor (CMOS) device having gate structures connected by a metal gate conductor | |
| JP2001298192A (ja) | 半導体装置およびその製造方法 | |
| US8575014B2 (en) | Semiconductor device fabricated using a metal microstructure control process | |
| JP2004319952A (ja) | 半導体装置およびその製造方法 | |
| US9293554B2 (en) | Self-aligned liner formed on metal semiconductor alloy contacts | |
| JP2001298193A (ja) | 半導体装置およびその製造方法 | |
| CN101375403B (zh) | 半导体器件及其制造方法 | |
| JP5011921B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US11189724B2 (en) | Method of forming a top epitaxy source/drain structure for a vertical transistor | |
| JP3646718B2 (ja) | 半導体装置の製造方法 | |
| US7018883B2 (en) | Dual work function gate electrodes | |
| JPWO2006098369A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2008508713A (ja) | 高信頼性コンタクト | |
| JP2004111549A (ja) | 半導体装置の製造方法 | |
| KR20110021782A (ko) | 컨택트 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2004221114A (ja) | 半導体装置の製造方法 | |
| JP2004221113A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081217 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090213 |