[go: up one dir, main page]

JPS61117868A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS61117868A
JPS61117868A JP59238513A JP23851384A JPS61117868A JP S61117868 A JPS61117868 A JP S61117868A JP 59238513 A JP59238513 A JP 59238513A JP 23851384 A JP23851384 A JP 23851384A JP S61117868 A JPS61117868 A JP S61117868A
Authority
JP
Japan
Prior art keywords
semiconductor device
melting point
high melting
point metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59238513A
Other languages
English (en)
Inventor
Motoki Furukawa
古川　元己
Yoshihiro Kinoshita
木下　義弘
Tatsuro Mitani
三谷　達郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59238513A priority Critical patent/JPS61117868A/ja
Priority to DE85114474T priority patent/DE3587364T2/de
Priority to EP85114474A priority patent/EP0184047B1/en
Publication of JPS61117868A publication Critical patent/JPS61117868A/ja
Priority to US07/456,628 priority patent/US4951121A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は自己整合的に設けられた高融点メタルのゲート
４極を用いた半導体装置及びその製造方法に係り、主に
超高周波用トランジスタを用するものに関する。
〔発明の技術的ｗ景とでの問題点〕
超高周波用の半導体装置のａ遺に対では、基板内に形成
される各層や電極部分等を製作するためのマスク合せ精
度として±１μｍ　が必要である。
しかし従来のＰＥＰ　　（Ｐｈｏｔｏ　Ｅｎｇｒａｖｉ
ｎｇ　Ｐｒｏｃｅｓｓン（写真蝕刻法）でのマスク合せ
では￥′ｉ＃度が出ない丸め、特性を決めるパラメータ
であるチャネル長やソース抵抗がばらつき、従って特性
がばらついて歩留りも悪く又工程も複雑化するなどの問
題があつ九。これを解決する手段として、あとで行なわ
れるイオン打込み庵の活性化のための高温熱処理に針え
てショットキー接触をもたせるための高融点メタルでな
るゲート電極を先に形成しておいて、このゲートを不純
物導入のマスクとじて用いるセル７アライン方式が考え
られた。しかし、このものはゲート抵抗が高く、高周波
時性に限度が６９、さほどの効果は得られなかった。又
高融点メタルＣ：Ａｕを４Ｌ漕してゲート抵抗を下げる
試みもなされ九がイオン打込層活性化の鳥の炉中アニー
ルの際にＡｕが高一点メタルを突き抜けて基板と反応し
てしまってショットキーＪｌｌｌｔが！壊されてしまう
欠点かめ９、結局比抵抗の高い高融点メタルだけしか使
用できず、烏いゲート抵抗により超高周改用トランジス
タを得ることは困−でめった。
〔発明の目的〕
本発明は上記の欠点を除去し、低雑音化を計り超高周波
用途ｉ二側用可能な半導体装置とでの製造方法を提供す
ることを目的とする。
〔発明のａ要〕
本発明は高融点メタルとＡｕをゲート電離材料として用
いるセルファライン方式であるが高融点メタルとＡｕと
の間にＡｕの基板への拡散を防止するバリヤメタルを介
在させ、且つ高温アニールを極く短時間のアニ−／ｌ／
　（ＩｎｆＪｒ＠ｄ　Ｒａｐｉｄ　Ｔｈ＠ｒｍａｌＡｎ
ｎ＠ａｌ　）とすることによシイオン打込層を十分Ｃ二
活性化すると共にＡｕの突き抜けを防止することを得て
その目的を達成したものである。
〔発明の実施例〕
′ｓ１図は本発明の一実施例の構成を示す断面図、第２
図は製造工程中の各状態を示す断面図である。
第１図において、（１）はゲート電極、（２）　（３）
　（４ＪはこのゲートＩ！極を構成する要素であ）、（
２）はＡｕ、（３）はバリヤメタル、例えばＭｏ　−？
Ｗ　＋　ＴａＮ　＊　ＴＩＮ等、（４）は高融点金属、
例えばＴｉＷ　、　ＷＮ　、　ＷＳｉ等である。又（５
）はチャネル層、　（６）（７１はイオン打込み領域。
（８）　（９）はソース・ドレイン電極、顛は以上が形
成される化合物半導体（例えばＧａＡｓ　＋　ｗＮ＋　
ＷＳｉ）基板である。欠に重２図により製作工程を説明
する。
先ず、表層にチャネル層を形成された化合物半導体基板
上に例えば高融点メタル、バリヤメタル。
Ａｕの胆に各層を積層する。厚さは例えば順にＩＵＯＵ
Ａ、　　１００ＯＡ、　５０００Ａである。次に異方性
ドライエツチングにより各金Ｓ層を選択的に除去獣チャ
ネル上にゲートＩＥｆ！（１）を形成する（＆図）。
次（−先ず全面にプラズマＣＶＤで（例えば０．５μｍ
程度の）　　ＳｉＯ□ｌＡ圓をつけ（ｂ図）、次に必要
に重じて異方性エツチングで上面（右下り点線ハツチン
グ部）の前記Ｓｔｏｗ侠を原告してサイドウオール（ｌ
ｌａ）を形成する。（０図）。次に重工、捏、又は前工
程を省略して前々工程に続きゲート電極（１）及びナイ
ドウオールの厚さをマスクとしてＮ形例えば！ｌｓｉの
イオン打込みを行いソース・ドレインとなる８層（６）
（７）を形成する（ｄ図）。次にＰＳＧ　（燐硅酸ガラ
ス）等をキャップ膜ｕ４として全体を被覆したのち、赤
外線放射等を用いたアニール（７００〜１０００℃で数
秒乃至１０秒）を行う　（０図）。次Ｃリフトオフ法に
よシイオン打込層ｔ６）　（７１上にソース及びドレイ
ン電極を形成する（ｆ図）。前記サイドウオールの厚さ
の制御はソース・ドレインとゲート間に重なりがなく且
つできるだけ近い距離にありながら離れている適正な状
態を得るための手段となる。
〔発明の効果〕
本発明は以上のようになるものであって、ゲートを高融
点メタル・バリヤメタル・Ａｕの三ｍ構造とし且つその
側面に適正な厚みの制御可能なサイドウオールを形成さ
れたゲートをマスクとして用いることによ〕マスク合せ
精度を超高度化した結果チャネル長も極度に小さくでき
超高周波用Ｃ：適するものとなる。、”’＋Ｉｎｆｒａ
ｒｅｄ　Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌ　
（ＩＲＴＡ）　　の採用によフ短時間の加熱であっても
赤外線の直接放射を受けるイオン打込み領域に対しては
速やかな温度上昇があや、十分な活性化が得られると共
にゲート本体は不十分な温度上昇のうちに加熱がなくな
ることによりゲート本体内が加熱の影響を受けることが
少く、所望の３層構造がその゛まま維持できＡｕを被着
したゲート抵抗を下げる効果も有効に働き従来のような
ネガティブな作用を伴なわないという効果が得られるも
のである。
【図面の簡単な説明】
第１図は本発明の一実施例の構成を示す断面戦第２図は
本発明の一実施例を示す製造工程図である。 ｌニゲート４Ｅ極　２：Ａｕ３：バリャメタル４：高融
点メタル　　５：チャネル層 ６．７　＝　イオンわ込ｆｉ８，９：　　ソース・ドレ
イン［１０：化合物半導体基板　１１：サイドウオール
１２：キャップシール。 代理人　弁理士　　井　上　−男 第　　１　　図 第　２　図

Claims (4)

    【特許請求の範囲】
  1. （１）化合物半導体基板上に、ソース及びドレイン電極
    と、これら両電極間に形成されて、高融点メタル＋バリ
    ヤメタル＋Ａｕの三層構造で成るゲート電極を有するこ
    とを特徴とする半導体装置。
  2. （２）化合物半導体基板がＧａＡｓであり、高融点メタ
    ルがＴｉＷであり、バリヤメタルがＭｏであることを特
    徴とする特許請求の範囲第１項に記載の半導体装置。
  3. （３）表面にチヤネル層を形成された化合物半導体基板
    上に高融点メタル、バリヤメタル、Ａｕを順次に積層し
    、その積層から異方性ドライエッチングによりゲート電
    極を形成する工程と、このゲート電極の側面を含む全面
    に所望の厚さのＳｉＯ＿２膜をつける工程と、必要に応
    じてそのＳｉＯ＿２膜を異方性エッチングによりゲート
    電極の側面を残して除去する工程と、前工程又は前々工
    程に続いて基板面に向つてＮ＾＋形イオンを打込む工程
    と、これにアウトデイフエージヨン防止用として被覆を
    ほどこし、前記打込まれたイオンを活性化するために７
    ００℃乃至１０００℃で２秒乃至１０秒間アニールを行
    う工程と、イオン打込層にソース及びドレイン電極を形
    成する工程とを有することを特徴とする半導体装置の製
    造方法。
  4. （４）アニールは赤外線照射によつて行うことを特徴と
    する特許請求の範囲第３項に記載の半導体装置の製造方
    法。
JP59238513A 1984-11-14 1984-11-14 半導体装置及びその製造方法 Pending JPS61117868A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59238513A JPS61117868A (ja) 1984-11-14 1984-11-14 半導体装置及びその製造方法
DE85114474T DE3587364T2 (de) 1984-11-14 1985-11-14 Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
EP85114474A EP0184047B1 (en) 1984-11-14 1985-11-14 Field-effect transistor with self-aligned gate and method for its manufacture
US07/456,628 US4951121A (en) 1984-11-14 1989-12-28 Semiconductor device with a 3-ply gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59238513A JPS61117868A (ja) 1984-11-14 1984-11-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS61117868A true JPS61117868A (ja) 1986-06-05

Family

ID=17031365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59238513A Pending JPS61117868A (ja) 1984-11-14 1984-11-14 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US4951121A (ja)
EP (1) EP0184047B1 (ja)
JP (1) JPS61117868A (ja)
DE (1) DE3587364T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312132A (ja) * 1986-07-03 1988-01-19 Sony Corp 半導体装置の製造方法
JPS6489469A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Field-effect transistor and manufacture thereof
JP2002357055A (ja) * 2001-05-30 2002-12-13 Okamura Corp 移動式パネルにおける遮蔽構造
US6593634B2 (en) 2000-04-13 2003-07-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6646352B2 (en) 2000-04-13 2003-11-11 Seiko Epson Corporation Gate electrode comprising body centered cubic tantalum and tantalum nitride
US8053348B2 (en) 2009-03-11 2011-11-08 International Business Machines Corporation Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure
CN112768354A (zh) * 2020-12-30 2021-05-07 济南晶正电子科技有限公司 一种退火方法、复合薄膜及电子元件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206139A (ja) * 1991-11-19 1993-08-13 Nec Corp 基板接続電極およびその製造方法
JP3502651B2 (ja) 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
TW270213B (ja) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
US5652444A (en) * 1995-09-22 1997-07-29 Hughes Electronics Structure and method for making FETs and HEMTs insensitive to hydrogen gas
JP4221697B2 (ja) * 2002-06-17 2009-02-12 日本電気株式会社 半導体装置
JP4925601B2 (ja) * 2005-04-18 2012-05-09 三菱電機株式会社 半導体装置
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
US10796721B1 (en) 2018-04-10 2020-10-06 Seagate Technology Llc Advanced air bearing slider

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5260568A (en) * 1975-11-14 1977-05-19 Toshiba Corp Production of schottky diode
JPS56100480A (en) * 1980-01-11 1981-08-12 Nec Corp Electric field effect transistor
JPS57153475A (en) * 1981-03-17 1982-09-22 Nec Corp Multi layer electrode
CA1197926A (en) * 1981-12-16 1985-12-10 William D. Ryden Zero drain overlap and self-aligned contacts and contact methods for mod devices
JPS5950567A (ja) * 1982-09-16 1984-03-23 Hitachi Ltd 電界効果トランジスタの製造方法
JPS59119867A (ja) * 1982-12-27 1984-07-11 Toshiba Corp 半導体装置
JPS59181676A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置
JPS60183726A (ja) * 1984-03-02 1985-09-19 Toshiba Corp 半導体装置の電極パタ−ンの形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312132A (ja) * 1986-07-03 1988-01-19 Sony Corp 半導体装置の製造方法
JPS6489469A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Field-effect transistor and manufacture thereof
US6593634B2 (en) 2000-04-13 2003-07-15 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6646352B2 (en) 2000-04-13 2003-11-11 Seiko Epson Corporation Gate electrode comprising body centered cubic tantalum and tantalum nitride
JP2002357055A (ja) * 2001-05-30 2002-12-13 Okamura Corp 移動式パネルにおける遮蔽構造
US8053348B2 (en) 2009-03-11 2011-11-08 International Business Machines Corporation Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure
CN112768354A (zh) * 2020-12-30 2021-05-07 济南晶正电子科技有限公司 一种退火方法、复合薄膜及电子元件

Also Published As

Publication number Publication date
EP0184047A2 (en) 1986-06-11
EP0184047A3 (en) 1987-04-08
US4951121A (en) 1990-08-21
EP0184047B1 (en) 1993-05-26
DE3587364D1 (de) 1993-07-01
DE3587364T2 (de) 1993-11-18

Similar Documents

Publication Publication Date Title
JPS61117868A (ja) 半導体装置及びその製造方法
US3590471A (en) Fabrication of insulated gate field-effect transistors involving ion implantation
JP3277533B2 (ja) 半導体装置の製造方法
JP3252795B2 (ja) 半導体装置の製造方法
JPS634683A (ja) 電界効果トランジスタ
JPS5921067A (ja) 半導体装置およびその製造方法
JPS62248255A (ja) 薄膜トランジスタ
JPS62266829A (ja) 浅い接合層の形成方法
JPH0719759B2 (ja) 半導体装置の製造方法
KR100358128B1 (ko) 게이트전극형성방법
JPH0614515B2 (ja) 半導体装置の製造方法
JP2851849B2 (ja) 固体撮像装置の製造方法
JPH0455349B2 (ja)
JPS6182456A (ja) 半導体装置の製造方法
JPS5635471A (en) Manufacture of semiconductor device
JPS6222437A (ja) コンタクト穴の形成方法
JPS58169975A (ja) 半導体装置およびその製造方法
JPS5928984B2 (ja) 半導体装置の製法
JPS61172372A (ja) 半導体装置の製造方法
JPS5866329A (ja) 半導体装置の製法
JPS6136974A (ja) Ｍｏｓ型半導体装置の製造方法
JPS58182227A (ja) 半導体装置の製造方法
JPS63169743A (ja) 半導体装置の製造方法
JPS6331156A (ja) 半導体装置
JPH033246A (ja) 半導体装置の製造方法