JP3277533B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3277533B2 JP3277533B2 JP01834192A JP1834192A JP3277533B2 JP 3277533 B2 JP3277533 B2 JP 3277533B2 JP 01834192 A JP01834192 A JP 01834192A JP 1834192 A JP1834192 A JP 1834192A JP 3277533 B2 JP3277533 B2 JP 3277533B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- laser
- annealing
- source
- pulse laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000137 annealing Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000004151 rapid thermal annealing Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 6
- 241000287463 Phalacrocorax Species 0.000 claims 1
- 230000004913 activation Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、更に詳しくは、半導体装置の製造におけるアニール
処理方法に関する。
法、更に詳しくは、半導体装置の製造におけるアニール
処理方法に関する。
【０００２】
【従来の技術】各種半導体装置の製造工程においては、
複数の半導体素子が同一半導体基板上に形成され、半導
体素子同士を分離あるいは接続するために各種の高温加
熱処理が行われる。また、半導体装置のＬＤＤ(Lightly
Doped Drain)構造やソース・ドレイン領域の形成のた
めにイオン注入処理が行われる。そして、イオン注入処
理の後、半導体基板の結晶性の回復及び注入されたアク
セプタイオンやドナーイオンを電気的に活性化させるた
めに、アニール処理（以下、活性化アニール処理ともい
う）を施す必要がある。
複数の半導体素子が同一半導体基板上に形成され、半導
体素子同士を分離あるいは接続するために各種の高温加
熱処理が行われる。また、半導体装置のＬＤＤ(Lightly
Doped Drain)構造やソース・ドレイン領域の形成のた
めにイオン注入処理が行われる。そして、イオン注入処
理の後、半導体基板の結晶性の回復及び注入されたアク
セプタイオンやドナーイオンを電気的に活性化させるた
めに、アニール処理（以下、活性化アニール処理ともい
う）を施す必要がある。
【０００３】更にはまた、コンタクト抵抗の低減のため
に、高融点金属（Ｗ、Ｍｏ、Ｔｉ等）やＰｔ、Ｐｄのよ
うな金属とＳｉとの化合物層であるシリサイド層の高温
加熱処理が必要である。活性化アニール処理や高温加熱
処理として、従来、炉アニール法やラピッドサーマルア
ニール（ＲＴＡと略す）法が採用されている。
に、高融点金属（Ｗ、Ｍｏ、Ｔｉ等）やＰｔ、Ｐｄのよ
うな金属とＳｉとの化合物層であるシリサイド層の高温
加熱処理が必要である。活性化アニール処理や高温加熱
処理として、従来、炉アニール法やラピッドサーマルア
ニール（ＲＴＡと略す）法が採用されている。
【０００４】一方、半導体装置の集積化が進むにつれ
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域において浅い接合が必要とされる。炉アニール法あ
るいはＲＴＡ法にて活性化アニール処理を行うと、拡散
層が深くなり、ソース・ドレインの接合を浅くして半導
体素子を微細化し高集積化するという要求を満足するこ
とができない。そのため、浅い接合の形成方法の１つに
パルスレーザ照射による活性化アニール法が提案されて
いる。
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域において浅い接合が必要とされる。炉アニール法あ
るいはＲＴＡ法にて活性化アニール処理を行うと、拡散
層が深くなり、ソース・ドレインの接合を浅くして半導
体素子を微細化し高集積化するという要求を満足するこ
とができない。そのため、浅い接合の形成方法の１つに
パルスレーザ照射による活性化アニール法が提案されて
いる。
【０００５】
【発明が解決しようとする課題】パルスレーザのエネル
ギーは半導体基板の極く表面（約２０ｎｍ）で吸収され
るため、パルスレーザによってアニール処理が可能な深
さは１００ｎｍ以下である。それ故、パルスレーザによ
るアニール処理は、ＬＤＤ構造あるいはソース・ドレイ
ン領域の形成時の活性化アニール処理には適している。
ところが、例えばゲート電極上部に形成されるシリサイ
ド層等の膜厚は１００ｎｍ以上もあるために、パルスレ
ーザによって、ＬＤＤ構造やソース・ドレイン領域にお
ける活性化アニール処理を行うと同時に、ゲート電極の
上部の全域に亙ってシリサイド層の抵抗の低減を図るこ
とは困難である。
ギーは半導体基板の極く表面（約２０ｎｍ）で吸収され
るため、パルスレーザによってアニール処理が可能な深
さは１００ｎｍ以下である。それ故、パルスレーザによ
るアニール処理は、ＬＤＤ構造あるいはソース・ドレイ
ン領域の形成時の活性化アニール処理には適している。
ところが、例えばゲート電極上部に形成されるシリサイ
ド層等の膜厚は１００ｎｍ以上もあるために、パルスレ
ーザによって、ＬＤＤ構造やソース・ドレイン領域にお
ける活性化アニール処理を行うと同時に、ゲート電極の
上部の全域に亙ってシリサイド層の抵抗の低減を図るこ
とは困難である。
【０００６】この問題を解決するために、レーザのパワ
ーを増加させる方法が考えられる。しかしながら、レー
ザのパワーを増加させると、ソース・ドレイン領域にお
いてアクセプタイオンやドナーイオンが深く拡散し、Ｌ
ＤＤ構造あるいはソース・ドレイン領域における接合が
深くなるという問題がある。また、レーザのパワーが小
さい場合には、半導体基板の極く表面のみが溶融し、そ
の後半導体基板の表面は直ちに平滑になる。しかるに、
レーザのパワーが大きい場合、半導体基板のかなり深い
部分まで溶融するため、半導体基板の表面の平滑性が著
しく損なわれるという問題もある。また、厚さあるいは
深さの異なる複数の領域をパルスレーザにて同時に処理
することは困難である。
ーを増加させる方法が考えられる。しかしながら、レー
ザのパワーを増加させると、ソース・ドレイン領域にお
いてアクセプタイオンやドナーイオンが深く拡散し、Ｌ
ＤＤ構造あるいはソース・ドレイン領域における接合が
深くなるという問題がある。また、レーザのパワーが小
さい場合には、半導体基板の極く表面のみが溶融し、そ
の後半導体基板の表面は直ちに平滑になる。しかるに、
レーザのパワーが大きい場合、半導体基板のかなり深い
部分まで溶融するため、半導体基板の表面の平滑性が著
しく損なわれるという問題もある。また、厚さあるいは
深さの異なる複数の領域をパルスレーザにて同時に処理
することは困難である。
【０００７】更に、積層された複数の層をレーザによっ
てアニール処理しようとしても、レーザ光は上層で遮ら
れ、下層まで届かない。それ故、レーザ光を用いたアニ
ール処理を半導体装置の製造工程に適用することは極め
て困難である。
てアニール処理しようとしても、レーザ光は上層で遮ら
れ、下層まで届かない。それ故、レーザ光を用いたアニ
ール処理を半導体装置の製造工程に適用することは極め
て困難である。
【０００８】従って、本発明の目的は、パルスレーザ法
を使用することによって、微細な半導体装置において浅
い接合を形成し得る半導体装置の製造方法を提供するこ
とにある。
を使用することによって、微細な半導体装置において浅
い接合を形成し得る半導体装置の製造方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】上記の目的は、（イ）素
子分離領域及びゲート電極領域を形成した後、炉アニー
ルあるいはラピッドサーマルアニール（ＲＴＡ）を行う
工程と、（ロ）ソース・ドレイン領域を形成した後、パ
ルスレーザ処理を行う工程、から成ることを特徴とする
本発明の半導体装置の製造方法によって達成することが
できる。
子分離領域及びゲート電極領域を形成した後、炉アニー
ルあるいはラピッドサーマルアニール（ＲＴＡ）を行う
工程と、（ロ）ソース・ドレイン領域を形成した後、パ
ルスレーザ処理を行う工程、から成ることを特徴とする
本発明の半導体装置の製造方法によって達成することが
できる。
【００１０】上記（イ）と（ロ）の工程の間で、ＬＤＤ
構造を形成する場合には、ＬＤＤ構造を形成するための
イオン注入処理を行った後、パルスレーザ処理を行うこ
とが望ましい。
構造を形成する場合には、ＬＤＤ構造を形成するための
イオン注入処理を行った後、パルスレーザ処理を行うこ
とが望ましい。
【００１１】炉アニールの条件を、８５０〜１１５０゜
Ｃ、より好ましくは９５０〜１０５０゜Ｃ、１０〜３０
分とすることが望ましい。あるいは又、ＲＴＡの条件
を、８５０〜１１５０゜Ｃ、より好ましくは１０００〜
１１５０゜Ｃ、５〜１０秒とすることが望ましい。
Ｃ、より好ましくは９５０〜１０５０゜Ｃ、１０〜３０
分とすることが望ましい。あるいは又、ＲＴＡの条件
を、８５０〜１１５０゜Ｃ、より好ましくは１０００〜
１１５０゜Ｃ、５〜１０秒とすることが望ましい。
【００１２】パルスレーザアニールにおいては、ルビー
レーザ（波長：６９４ｎｍ）、ＸｅＦレーザ（波長：３
５１ｎｍ）、ＸｅＣｌレーザ（波長：３０８ｎｍ）、Ｋ
ｒＦレーザ（波長２４９ｎｍ）、ＡｒＦレーザ（波長：
１９３ｎｍ）等を使用することができるが、中でもＸｅ
ＦレーザまたはＸｅＣｌレーザを使用することが望まし
い。図２に示すように、ＸｅＦレーザまたはＸｅＣｌレ
ーザの波長領域において、シリコン結晶と、ボロンをイ
オン注入したシリコン結晶の吸収係数がほぼ等しくなる
からである。パルスレーザアニール時の照射エネルギー
を、６５０〜１１００ｍＪ／ｃｍ2、より好ましくは７
００〜８００ｍＪ／ｃｍ2とすることが望ましい。ま
た、パルス幅を２０〜１００ｎ秒とすることが好まし
い。
レーザ（波長：６９４ｎｍ）、ＸｅＦレーザ（波長：３
５１ｎｍ）、ＸｅＣｌレーザ（波長：３０８ｎｍ）、Ｋ
ｒＦレーザ（波長２４９ｎｍ）、ＡｒＦレーザ（波長：
１９３ｎｍ）等を使用することができるが、中でもＸｅ
ＦレーザまたはＸｅＣｌレーザを使用することが望まし
い。図２に示すように、ＸｅＦレーザまたはＸｅＣｌレ
ーザの波長領域において、シリコン結晶と、ボロンをイ
オン注入したシリコン結晶の吸収係数がほぼ等しくなる
からである。パルスレーザアニール時の照射エネルギー
を、６５０〜１１００ｍＪ／ｃｍ2、より好ましくは７
００〜８００ｍＪ／ｃｍ2とすることが望ましい。ま
た、パルス幅を２０〜１００ｎ秒とすることが好まし
い。
【００１３】
【作用】本発明の半導体装置の製造方法においては、素
子分離領域及びゲート電極領域を形成した後、炉アニー
ルあるいはラピッドサーマルアニール（ＲＴＡ）を行
う。これによって、これらの領域に形成された比較的厚
さの厚い各種導電層や下地層等を電気的に活性化するこ
とができる。また、ゲート電極領域の上部に均一な低抵
抗のシリサイド層を形成することができる。
子分離領域及びゲート電極領域を形成した後、炉アニー
ルあるいはラピッドサーマルアニール（ＲＴＡ）を行
う。これによって、これらの領域に形成された比較的厚
さの厚い各種導電層や下地層等を電気的に活性化するこ
とができる。また、ゲート電極領域の上部に均一な低抵
抗のシリサイド層を形成することができる。
【００１４】そして、ソース・ドレイン領域を形成した
後、パルスレーザ処理を行う。パルスレーザ処理は半導
体基板の表面（例えば１００ｎｍ以下の深さ）に対して
影響を与えるだけなので、ソース・ドレイン領域に浅い
接合を維持することができ、微細な半導体装置を製造す
ることが可能になる。
後、パルスレーザ処理を行う。パルスレーザ処理は半導
体基板の表面（例えば１００ｎｍ以下の深さ）に対して
影響を与えるだけなので、ソース・ドレイン領域に浅い
接合を維持することができ、微細な半導体装置を製造す
ることが可能になる。
【００１５】ＬＤＤ構造を形成する場合には、ＬＤＤ構
造を形成するためのイオン注入処理を行った後、必要に
応じてパルスレーザ処理を行う。これによって、ＬＤＤ
構造に浅い接合を維持することができ、微細な半導体装
置を製造することが可能になる。
造を形成するためのイオン注入処理を行った後、必要に
応じてパルスレーザ処理を行う。これによって、ＬＤＤ
構造に浅い接合を維持することができ、微細な半導体装
置を製造することが可能になる。
【００１６】以降、従来の半導体装置の製造方法に従い
半導体装置を完成させる。ここで重要な点は、ソース・
ドレイン領域における活性化のためのパルスレーザ照射
の工程より後の工程においては、６００゜Ｃ以下の熱処
理しか行わないことである。即ち、ソース・ドレイン領
域における活性化のためのパルスレーザ照射を高温加熱
処理の最終工程とすることが重要である。ソース・ドレ
イン領域における活性化のためのパルスレーザ照射工程
より後の工程で６００゜Ｃ以上の加熱処理を行うと、Ｌ
ＤＤ構造あるいはソース・ドレイン領域における接合が
深くなってしまうからである。後の工程で熱処理が必要
とされる場合として、アルミニウム配線層を形成すると
きのシンター処理があるが、この処理において必要とさ
れる温度は約４５０゜Ｃである。
半導体装置を完成させる。ここで重要な点は、ソース・
ドレイン領域における活性化のためのパルスレーザ照射
の工程より後の工程においては、６００゜Ｃ以下の熱処
理しか行わないことである。即ち、ソース・ドレイン領
域における活性化のためのパルスレーザ照射を高温加熱
処理の最終工程とすることが重要である。ソース・ドレ
イン領域における活性化のためのパルスレーザ照射工程
より後の工程で６００゜Ｃ以上の加熱処理を行うと、Ｌ
ＤＤ構造あるいはソース・ドレイン領域における接合が
深くなってしまうからである。後の工程で熱処理が必要
とされる場合として、アルミニウム配線層を形成すると
きのシンター処理があるが、この処理において必要とさ
れる温度は約４５０゜Ｃである。
【００１７】
【実施例】以下、図面を参照し実施例に基づき本発明の
半導体装置の製造方法を説明する。先ず、従来の方法を
使用して、半導体基板１０に素子分離領域１２を形成す
る。尚、素子分離領域１２の下にはチャンネルストップ
イオン注入層１６が形成されている。次いで、ゲート酸
化膜１８を形成した後、閾値電圧調整イオン注入層１４
を形成する。そして、ゲート酸化膜１８をゲートポリシ
リコン層２０で覆った後、シリサイド層２２を形成し、
ゲート酸化膜１８、ゲートポリシリコン層２０及びシリ
サイド層２２をエッチングすることによって、ゲート電
極領域２４を形成する（図１の（Ａ）参照）。
半導体装置の製造方法を説明する。先ず、従来の方法を
使用して、半導体基板１０に素子分離領域１２を形成す
る。尚、素子分離領域１２の下にはチャンネルストップ
イオン注入層１６が形成されている。次いで、ゲート酸
化膜１８を形成した後、閾値電圧調整イオン注入層１４
を形成する。そして、ゲート酸化膜１８をゲートポリシ
リコン層２０で覆った後、シリサイド層２２を形成し、
ゲート酸化膜１８、ゲートポリシリコン層２０及びシリ
サイド層２２をエッチングすることによって、ゲート電
極領域２４を形成する（図１の（Ａ）参照）。
【００１８】次いで、以上の工程で形成された各種の導
電層や下地層を活性化するために、及びシリサイド層の
低抵抗化を図るために、炉アニール処理またはＲＴＡ処
理を行う。本実施例においては、ＲＴＡ処理を行い、そ
の条件を１０５０゜Ｃ、１０秒とした。
電層や下地層を活性化するために、及びシリサイド層の
低抵抗化を図るために、炉アニール処理またはＲＴＡ処
理を行う。本実施例においては、ＲＴＡ処理を行い、そ
の条件を１０５０゜Ｃ、１０秒とした。
【００１９】次に、必要に応じて、ＬＤＤ構造を形成す
る。即ち、図１の（Ｂ）に示すように、ＬＤＤ構造を形
成するためにイオン注入処理を行う。その後、必要に応
じて、パルスレーザを半導体基板に照射することによ
り、注入されたイオンを活性化させる。パルスレーザに
よる活性化アニール処理の条件を、ＸｅＣｌレーザを使
用し、照射エネルギーを７００ｍＪ／ｃｍ2、パルス幅
を４４ｎ秒とすることができる。
る。即ち、図１の（Ｂ）に示すように、ＬＤＤ構造を形
成するためにイオン注入処理を行う。その後、必要に応
じて、パルスレーザを半導体基板に照射することによ
り、注入されたイオンを活性化させる。パルスレーザに
よる活性化アニール処理の条件を、ＸｅＣｌレーザを使
用し、照射エネルギーを７００ｍＪ／ｃｍ2、パルス幅
を４４ｎ秒とすることができる。
【００２０】その後、図１の（Ｃ）に示すように、従来
の方法を用いてゲート電極の側壁にサイドスペース２６
を形成し、ソース・ドレイン領域２８にイオン注入処理
を行う。Ａｓ+イオンの場合、注入条件を５〜２０ｋｅ
Ｖ、ドーズ量を１×１０15〜３×１０15／ｃｍ2とする
ことができる。また、ＢＦ2 +イオンの場合、注入条件を
５〜２０ｋｅＶ、ドーズ量を１×１０15〜３×１０15／
ｃｍ2とすることができる。
の方法を用いてゲート電極の側壁にサイドスペース２６
を形成し、ソース・ドレイン領域２８にイオン注入処理
を行う。Ａｓ+イオンの場合、注入条件を５〜２０ｋｅ
Ｖ、ドーズ量を１×１０15〜３×１０15／ｃｍ2とする
ことができる。また、ＢＦ2 +イオンの場合、注入条件を
５〜２０ｋｅＶ、ドーズ量を１×１０15〜３×１０15／
ｃｍ2とすることができる。
【００２１】次いで、パルスレーザを半導体基板に照射
することにより、ソース・ドレイン領域２８に注入され
たイオンを活性化させる。パルスレーザによる活性化ア
ニール処理の条件を、ＸｅＣｌレーザを使用し、照射エ
ネルギーを７００ｍＪ／ｃｍ2、パルス幅を４４ｎ秒と
することができる。
することにより、ソース・ドレイン領域２８に注入され
たイオンを活性化させる。パルスレーザによる活性化ア
ニール処理の条件を、ＸｅＣｌレーザを使用し、照射エ
ネルギーを７００ｍＪ／ｃｍ2、パルス幅を４４ｎ秒と
することができる。
【００２２】以降、従来の半導体装置の製造方法に従い
半導体装置を完成させる。尚、以降の工程においては、
半導体装置には６００゜Ｃ以下の熱処理しか行わないこ
とが重要である。
半導体装置を完成させる。尚、以降の工程においては、
半導体装置には６００゜Ｃ以下の熱処理しか行わないこ
とが重要である。
【００２３】
【発明の効果】本発明の半導体装置の製造方法において
は、上部に他の層が形成された下地層や比較的厚い導電
層は炉アニールあるいはＲＴＡによって活性化される。
また、シリサイド層の低抵抗化が図れる。ＬＤＤ構造や
ソース・ドレイン領域の活性化はパルスレーザ処理によ
って行われるので、浅い接合を維持することができ、微
細なトランジスタから成る超高集積回路を形成すること
ができる。
は、上部に他の層が形成された下地層や比較的厚い導電
層は炉アニールあるいはＲＴＡによって活性化される。
また、シリサイド層の低抵抗化が図れる。ＬＤＤ構造や
ソース・ドレイン領域の活性化はパルスレーザ処理によ
って行われるので、浅い接合を維持することができ、微
細なトランジスタから成る超高集積回路を形成すること
ができる。
【図１】本発明の半導体装置の製造方法の各工程を説明
するための、模式的な半導体素子の一部断面図である。
するための、模式的な半導体素子の一部断面図である。
【図２】光の波長とＳｉの吸収係数の関係を示す図であ
る。
る。
１０ 半導体基板 １２ 素子分離領域 １６ チャンネルストップイオン注入層 １８ ゲート酸化膜 １４ 閾値電圧調整イオン注入層 ２０ ゲートポリシリコン層 ２２ シリサイド層 ２４ ゲート電極領域 ２６ サイドスペース ２８ ソース・ドレイン領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 602 H01L 21/336 H01L 29/78
Claims (1)
- 【請求項１】（イ）素子分離領域及びゲート電極領域を
形成した後、炉アニールあるいはラピッドサーマルアニ
ールを行う工程と、 （ロ）該ゲート電極領域をマスクとしてＬＤＤ構造形成
用のイオン注入処理を行った後、パルスレーザ処理を行
う工程と、 （ハ）該ゲート電極領域の側壁にサイドスペースを形成
し、該ゲート電極領域及びサイドスペースをマスクとし
てイオン注入処理を行ってソース・ドレイン領域を形成
した後、パルスレーザ処理を行う工程、 から成ることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01834192A JP3277533B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
| US08/320,828 US5474940A (en) | 1992-01-08 | 1994-10-07 | Method of fabricating a semiconductor device having shallow junctions in source-drain regions and a gate electrode with a low resistance silicide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01834192A JP3277533B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05190484A JPH05190484A (ja) | 1993-07-30 |
| JP3277533B2 true JP3277533B2 (ja) | 2002-04-22 |
Family
ID=11968958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01834192A Expired - Lifetime JP3277533B2 (ja) | 1992-01-08 | 1992-01-08 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5474940A (ja) |
| JP (1) | JP3277533B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3399186B2 (ja) * | 1995-10-13 | 2003-04-21 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US6221726B1 (en) * | 1995-10-26 | 2001-04-24 | The Regents Of The University Of Claifornia | Process for fabricating device structures for real-time process control of silicon doping |
| KR0161885B1 (ko) * | 1995-12-26 | 1999-02-01 | 문정환 | 반도체 소자와 그의 제조방법 |
| CN1126150C (zh) | 1996-06-24 | 2003-10-29 | 松下电器产业株式会社 | 制造半导体器件的方法 |
| TW328619B (en) * | 1996-09-21 | 1998-03-21 | United Microelectronics Corp | The high-pressure MOS and its manufacturing method |
| US6297135B1 (en) | 1997-01-29 | 2001-10-02 | Ultratech Stepper, Inc. | Method for forming silicide regions on an integrated device |
| US6387803B2 (en) | 1997-01-29 | 2002-05-14 | Ultratech Stepper, Inc. | Method for forming a silicide region on a silicon body |
| US6287937B1 (en) | 1997-08-21 | 2001-09-11 | Micron Technology, Inc. | Method for simultaneous dopant driving and dielectric densification in making a semiconductor structure |
| US6511893B1 (en) * | 1998-05-05 | 2003-01-28 | Aeroflex Utmc Microelectronics, Inc. | Radiation hardened semiconductor device |
| US6297086B1 (en) * | 1999-03-11 | 2001-10-02 | International Business Machines Corporation | Application of excimer laser anneal to DRAM processing |
| US6514840B2 (en) | 1999-04-13 | 2003-02-04 | International Business Machines Corporation | Micro heating of selective regions |
| US6521501B1 (en) * | 1999-05-11 | 2003-02-18 | Advanced Micro Devices, Inc. | Method of forming a CMOS transistor having ultra shallow source and drain regions |
| JP2000340671A (ja) * | 1999-05-26 | 2000-12-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6417515B1 (en) | 2000-03-17 | 2002-07-09 | International Business Machines Corporation | In-situ ion implant activation and measurement apparatus |
| JP5103695B2 (ja) * | 2001-03-21 | 2012-12-19 | 富士通セミコンダクター株式会社 | 電界効果型半導体装置の製造方法 |
| US6849831B2 (en) * | 2002-03-29 | 2005-02-01 | Mattson Technology, Inc. | Pulsed processing semiconductor heating methods using combinations of heating sources |
| US7223660B2 (en) * | 2002-07-31 | 2007-05-29 | Intel Corporation | Flash assisted annealing |
| US7211501B2 (en) * | 2002-12-12 | 2007-05-01 | Intel Corporation | Method and apparatus for laser annealing |
| JP5057668B2 (ja) * | 2004-11-18 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006245338A (ja) * | 2005-03-03 | 2006-09-14 | Nec Electronics Corp | 電界効果型トランジスタの製造方法 |
| US7449377B2 (en) * | 2006-05-30 | 2008-11-11 | Chunghwa Picture Tubes, Ltd. | Method of fabricating poly silicon layer |
| DE102007020260B4 (de) * | 2007-04-30 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verbessern der Transistoreigenschaften von Feldeffekttransistoren durch eine späte tiefe Implantation in Verbindung mit einem diffusionsfreien Ausheizprozess |
| US20090186457A1 (en) * | 2008-01-23 | 2009-07-23 | International Business Machines Corporation | Anneal sequence integration for cmos devices |
| US9070591B2 (en) | 2012-12-24 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company Limited | Adjusting intensity of laser beam during laser operation on a semiconductor device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567132A (en) * | 1978-11-15 | 1980-05-21 | Toshiba Corp | Method for manufacturing semiconductor device |
| JPS55111170A (en) * | 1979-02-20 | 1980-08-27 | Nec Corp | Method of manufacturing semiconductor device |
| US4434013A (en) * | 1980-02-19 | 1984-02-28 | Xerox Corporation | Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
| JPS5731144A (en) * | 1980-07-31 | 1982-02-19 | Fujitsu Ltd | Mamufacture of semiconductor device |
| US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4443930A (en) * | 1982-11-30 | 1984-04-24 | Ncr Corporation | Manufacturing method of silicide gates and interconnects for integrated circuits |
| US4710477A (en) * | 1983-09-12 | 1987-12-01 | Hughes Aircraft Company | Method for forming latch-up immune, multiple retrograde well high density CMOS FET |
| CA1197628A (en) * | 1984-01-05 | 1985-12-03 | Thomas W. Macelwee | Fabrication of stacked mos devices |
| US4555842A (en) * | 1984-03-19 | 1985-12-03 | At&T Bell Laboratories | Method of fabricating VLSI CMOS devices having complementary threshold voltages |
| US4621411A (en) * | 1984-09-28 | 1986-11-11 | Texas Instruments Incorporated | Laser-enhanced drive in of source and drain diffusions |
| US5190886A (en) * | 1984-12-11 | 1993-03-02 | Seiko Epson Corporation | Semiconductor device and method of production |
| JPS61226942A (ja) * | 1985-04-01 | 1986-10-08 | Matsushita Electronics Corp | 半導体集積回路の素子間分離方法 |
| US4914500A (en) * | 1987-12-04 | 1990-04-03 | At&T Bell Laboratories | Method for fabricating semiconductor devices which include sources and drains having metal-containing material regions, and the resulting devices |
| US4956311A (en) * | 1989-06-27 | 1990-09-11 | National Semiconductor Corporation | Double-diffused drain CMOS process using a counterdoping technique |
| US5272361A (en) * | 1989-06-30 | 1993-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Field effect semiconductor device with immunity to hot carrier effects |
| JP2798769B2 (ja) * | 1990-02-22 | 1998-09-17 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JP3211377B2 (ja) * | 1992-06-17 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-01-08 JP JP01834192A patent/JP3277533B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-07 US US08/320,828 patent/US5474940A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05190484A (ja) | 1993-07-30 |
| US5474940A (en) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| JP3746246B2 (ja) | 半導体装置の製造方法 | |
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| US6387803B2 (en) | Method for forming a silicide region on a silicon body | |
| JPH065536A (ja) | 半導体装置の製造方法 | |
| JP2002509646A (ja) | シリコンボディにケイ化物領域を形成する方法 | |
| US6297135B1 (en) | Method for forming silicide regions on an integrated device | |
| WO2002101835A1 (en) | Method for manufacturing channel gate type field effect transistor | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JP4455441B2 (ja) | 半導体装置の製造方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP3211784B2 (ja) | 半導体装置及びその製造方法 | |
| US6040224A (en) | Method of manufacturing semiconductor devices | |
| JP3185386B2 (ja) | 半導体装置の製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP2764727B2 (ja) | 半導体装置の製造方法 | |
| JP2005302883A (ja) | 半導体装置の製造方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JP3136692B2 (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2002151431A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP3387862B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |