[go: up one dir, main page]

CN1126150C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1126150C
CN1126150C CN97190998A CN97190998A CN1126150C CN 1126150 C CN1126150 C CN 1126150C CN 97190998 A CN97190998 A CN 97190998A CN 97190998 A CN97190998 A CN 97190998A CN 1126150 C CN1126150 C CN 1126150C
Authority
CN
China
Prior art keywords
semiconductor device
diffusion layer
threshold voltage
impurity diffusion
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97190998A
Other languages
English (en)
Other versions
CN1198250A (zh
Inventor
赤松克立
小田中绅二
海本博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1198250A publication Critical patent/CN1198250A/zh
Application granted granted Critical
Publication of CN1126150C publication Critical patent/CN1126150C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种生产半导体器件的方法，包括步骤：通过离子注入，形成用于控制阈值电压的杂质扩散层；以及进行使由于离子注入而产生的晶体缺陷恢复的高温快速热处理。更具体地，高温快速热处理的处理条件以这种方式设定，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。例如高温快速热处理是在温度范围为约900℃到约1100℃下进行的。

Description

制造半导体器件的方法
技术领域
本发明涉及一种生产半导体器件的方法，特别涉及一种生产小型化的互补半导体器件的方法。
背景技术
在超大规模集成电路(VLSI)中，有对实现CMOS技术的要求，该技术能够稳定地实现高性能晶体管特性。然而，随着器件的小型化，和进行生产工艺的温度的降低等，在离子注入步骤，如形成阱和埋层时进行的高能离子注入过程中，在半导体衬底中大量产生的点缺陷，即空位和填隙原子(例如填隙硅)可能引起用于控制阈值电压的沟道杂质的加速扩散，这在以后进行的热处理步骤中可能对杂质的再分布有不良影响。更具体地，产生不希望有的问题，如阈值电压的波动，设定低阈值电压时短沟道效应的增加，结电容的增加，在衬底表面上载流子迁移率的变坏，或与其有关的操作性能的变坏。
为解决这些不希望有的问题，提出了使由高能离子注入而产生的点缺陷扩散或消除的额外的热处理步骤，和将用于控制阈值电压的掺杂物改为非常难于扩散的原子如铟和锑的生产工艺。下面将描述已提出的各种生产工艺的概要和与其有关的问题。
J.A.M andelman等在IEEE ED-L，Voll5，No.12，Dec.1994中披露了在具有浅槽隔离的埋沟型p-MOSFET中，阈值电压与沟道宽度的关系曲线取决于在通过高能离子注入形成阱之后是否进行热处理步骤。更具体地，在上述参考文献中有如下报道：在具有槽隔离的埋沟型p-MOSFET中，在槽侧壁上的氧化膜附近存在填隙硅的浓度梯度，其中填隙硅是在用于形成阱的高能离子注入期间产生的；结果，形成用于控制阈值电压的杂质层的硼的扩散，在氧化膜侧壁附近比在沟道中心受到更多的抑制；硼浓度在隔离侧壁附近局部增加，引起反向变窄效应(reverse narrow effect)，使阈值随沟道宽度的减小而减小。鉴于上述，提出了克服与上述现象有关的问题的生产工艺。
更具体地，在半导体衬底上形成槽绝缘隔离层，将具有第一导电性的离子以高能注入到半导体衬底中(例如，以500keV的加速电压和2.5×1012cm-2的剂量注入磷离子)，由此形成n-阱。然后，为使由于高能离子注入而产生的点缺陷扩散，进行60分钟800℃的热处理。接着将具有第二导电性的离子以低能量注入到所获得的半导体衬底中，在该衬底中点缺陷均匀分布，由此形成用于控制阈值电压的沟道杂质分布。此后，以与形成MOSFET的一般工艺类似的方式，形成栅极，并用栅极作为掩模形成源/漏区。这样，抑制了极窄沟道效应。
在IEEE ED-L Vo1.14，No.8，August1993，pp.409-411中，G.C.Shahidi等提出使用以190keV的加速能量注入的铟作为用于控制阈值电压的掺杂物的生产工艺。铟非常难于扩散，并且形成的表面沟道杂质分布保持注入之后即刻获得的逆行(retrograde)形状，而与离子注入步骤之前或之后进行的步骤内容无关。因此，即使在设定低阈值电压时也可抑制短沟道效应。
然而，上面提出的传统方法，对解决结合点缺陷描述的上述问题不是足够有效的，其中点缺陷是由用于形成阱的高能离子注入而引起的。
当然，第一生产工艺对抑制硼浓度在埋沟的隔离侧壁附近的局部增加是有效的。但是，考虑到除了对实现半导体器件的高密度和稳定工作的要求增加外，还要求生产工艺的简化和生产成本的降低，因此所提出的改进并非是很可取的。
更具体地，根据上述文献中提出的工艺，使填隙硅扩散的热处理步骤是在通过离子注入步骤形成阱之后进行的，随后再进行用于控制阈值电压的离子注入步骤。然而为实现这种工艺流程，要求将用于形成阱的注入步骤中所用掩模去除以进行热处理，并在此后通过使用不同的新形成的掩模，进行用于分别控制每个p-MOSFET和n-MOSFET的阈值电压的注入步骤。因此，掩模淀积，光刻和掩模去除的各步骤实际上需要进行四次，每次涉及用于形成阱的注入步骤，用于使填隙硅扩散的热处理步骤，和用于分别控制每个p-MOSFET和n-MOSFET的阈值电压的注入步骤。
此外，上述方法对抑制硼浓度在埋沟的隔离侧壁附近的局部增加是有效的。然而，对保持用于控制阈值电压的表面沟道杂质分布的逆行形状来说，该方法并不能带来令人满意的结果。
更具体地，根据上述方法，由高能离子注入产生的点缺陷当然可在半导体衬底中均匀分布。但实际上，即使在用于控制阈值电压的离子注入步骤中，也会产生点缺陷，结果导致表面沟道杂质加速扩散。根据上述方法，这种杂质的加速扩散不能被抑制。
此外，当进行大约数分钟的热处理步骤时，半导体衬底中的杂质，例如沟道杂质，大量扩散，特别是在温度升高步骤中。在半导体衬底表面上和深处部分中沟道杂质分布浓度增加，使其难于保持逆行形状。
结合将用作掺杂物的铟的使用，在注入铟离子之后杂质分布的尾部向半导体衬底的深处部分扩展。因此注入铟离子之后在半导体衬底深处部分中，杂质浓度变得比以50％的加速能量注入BF，离子时的浓度高。结果，源漏区和衬底之间的结电容增加，这成为实现更高性能的MOSFET的严重障碍。此外，虽然铟具有小的扩散系数，但铟以与硼类似的方式受到由点缺陷引起的加速扩散。而且，铟离于不易激活，且与硼相比，在注入步骤中铟离于不容易控制。
发明内容
为了简化了随着互补半导体器件的小型化而变得复杂的生产工艺，并制成稳定地实现高性能工作的半导体器件，本发明生产半导体器件的方法包括下列步骤：通过离子注入，形成用于控制阈值电压的杂质扩散层；进行使由于离子注入而产生的晶体缺陷恢复的高温快速热处理。
更具体地，高温快速热处理的处理条件以这种方式设定，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。例如。在温度范围为约900℃到1100℃下进行高温快速热处理。
上述方法还可包括在高温热处理步骤之后形成栅氧化膜的步骤。或者可在高温热处理步骤期间同时形成栅极氧化物膜。
上述方法还可包括在形成杂质扩散层步骤之前，通过高能离子注入形成阱或埋层的步骤。在这种情况下，在一个实施例中，在用于形成阶或埋层的离子注入步骤和形成杂质扩散层的步骤之间不进行热处理。最好是在通过高能离子注入形成至少一个阱或埋层之后，接着进行用于形成杂质扩散层的离子注入处理。
在一个实施例中，要制成的半导体器件是表面沟道型场效应晶体管，在形成用于控制阈值电压的杂质扩散层的离子注入步骤中，所用离于种类是硼，并且在离子注入步骤中，是以这样的方式进行硼离子注入处理的，即使注入的硼的浓度分布，在衬底表面附近保持在低水平，在衬底的深处部分具有峰，在将要形成的源/漏区和衬底之间的结区域中，保持低水平。
在另一实施例中，要制成的半导体器件是埋沟型场效应晶体管，在形成用于控制阈值电压的杂质扩散层的离子注入步骤中，所用离子种类是硼。
在衬底表面附近杂质浓度约为2×1017cm-3或更小。
较好是在高温热处理步骤中温度增加速率在约50℃/sec.到约400℃/sec.的范围内，最好是在约75℃/sec.到约100℃/sec.范围内。
根据本发明的另一方案，提供一种生产半导体器件的方法，该方法包括下列步骤：在半导体衬底表面上有选择地形成第一保护膜；用第一保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第一导电性的阱和用于控制阈值电压的杂质扩散层；去除第一保护膜；在半导体衬底表面上没有被第一保护膜覆盖的区域内，有选择地形成第二保护膜；用第二保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第二导电性的阱和用于控制阈值电压的杂质扩散层；去除第二保护膜；进行高温快速热处理。
本发明生产半导体器件的另一方法包括下列步骤：在半导体衬底表面上，有选择地形成保护膜；用保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第一导电性的阱和用于控制阈值电压的杂质扩散层；去除保护膜；以不同的能量水平向半导体衬底的整个表面注入预定的离子种类，从而形成阱和在半导体衬底被保护膜覆盖的区域内的具有第二导电性的、用于控制阈值电压的杂质扩散层；以及进行高温快速热处理。
本发明生产半导体器件的再一种方法包括下列步骤：在半导体衬底上有选择地形成绝缘隔离区；在半导体衬底表面上有选择地形成保护膜；用保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第一导电性的阱和用于控制阈值电压的杂质扩散层；用保护膜作为掩模，向半导体衬底注入预定的离子种类，从而在半导体衬底被保护膜覆盖的区域内形成具有第二导电性的阱，并在具有第一导电性的阱下面的区域形成具有第二导电性的埋层，并且是以这种方式形成的，即使形成的具有第二导电性的阱和具有第二导电性的埋层，在绝缘隔离区下以高浓度相互邻接，从而包围具有第一导电性的阱；去除保护膜；向半导体衬底的整个表面注入预定的离子种类，从而在半导体衬底被保护膜覆盖的区域内，形成用于控制阈值电压的杂质扩散层；进行高温快速热处理。
本发明生产半导体器件的另一种方法包括下列步骤：在半导体衬底上有选择地形成绝缘隔离区；在半导体衬底表面上有选择地形成多层膜，该多层膜由与第二保护膜层叠的第一保护膜构成；用多层膜作为掩模，向半导体衬底注入预定的离子种类，由此形成具有第一导电性的阱；去除第二保护膜；用第一保护膜作为掩模，向半导体衬底注入预定的离子种类，从而在半导体衬底被第一保护膜覆盖的区域形成具有第二导电性的阱，并在具有第一导电性的阱下面的区域形成具有第二导电性的埋层，并且是以这种方式形成的，即使形成的具有第二导电性的阱和具有第二导电性的埋层，在绝缘隔离区下以高浓度相互邻接，从而包围具有第一导电性的阱；用第一保护膜作为掩模，向半导体衬底注入离子；去除第一保护膜；向半导体衬底的整个表面注入离子；以及进行高温快速热处理。
本发明生产半导体器件的另一种方法包括下列步骤：在半导体衬底表面上有选择地形成第一保护膜；用第一保护膜作为掩模，向半导体衬底注入预定的离子种类，由此形成具有第一导电性的深处埋层；去除第一保护膜；在半导体衬底表面上有选择地形成第二保护膜；用第二保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第二导电性的阱和用于控制阈值电压的杂质扩散层；去除第二保护膜；在半导体衬底表面上没有被第二保护膜覆盖的区域中，有选择地形成第三保护膜；用第三保护膜作为掩模，向半导体衬底注入预定的离子种类，从而在半导体衬底没有被第三保护膜覆盖的区域上形成具有第一导电性的阱，并且是以这种方式形成的，即使形成的具有第一导电性的阱和具有第一导电性的埋层相互邻接，从而包围具有第二导电性的阱；用第三保护膜作为掩模，向半导体衬底注入预定的离子种类，从而形成用于控制阈值电压的杂质扩散层；去除第三保护膜；在半导体衬底表面上，有选择地形成第四保护膜；用第四保护膜作为掩模，向半导体衬底注入离子，从而在具有第二导电性的阱中形成用于控制阈值电压的杂质扩散层；进行高温快速热处理。
本发明生产半导体器件的另一种方法包括下列步骤：在半导体衬底表面上有选择地形成第一保护膜；用第一保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，由此形成具有第一导电性的深处埋层和用于控制阈值电压的杂质扩散层；去除第一保护膜；在半导体衬底表面上有选择地形成第二保护膜；用第二保护膜作为掩模，以不同的能量水平向半导体衬底注入预定的离子种类，从而在半导体衬底没有被第二保护膜覆盖的区域，与具有第一导电性的深处埋层邻接，形成具有第一导电性的阱和用于控制阈值电压的杂质扩散层；通过第二保护膜，向半导体衬底注入具有第二导电性的离子种类，从而在半导体衬底没有被第二保护膜覆盖的区域形成预定的阱；去除第二保护膜；在半导体衬底表面上，有选择地形成第三保护膜；用第三保护膜作为掩模，向半导体衬底注入预定的离子种类，从而形成用于控制阈值电压的杂质扩散层；去除第三保护膜；并进行高温快速热处理。
在上述本发明生产半导体器件的各种方法中，特别地，用于高温快速热处理的处理条件是以这种方式设定的，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。例如，高温快速热处理在约900℃到约1100℃的温度范围下进行。
衬底表面附近的杂质浓度可约为2×1017cm-3或更小。
在高温热处理步骤中，温度增加速率较好是在约50℃/sec.到400℃/sec.范围内，最好是在约75℃/sec.到约100℃/sec.。
根据本发明的另一方案提供的生产半导体器件的方法，包括下列步骤：通过离子注入，形成用于控制阈值电压的杂质扩散层；进行高温快速热处理，用于矫正由离子注入产生的晶体缺陷；形成栅氧化膜；形成源/漏区。
如上所述，本发明目的是提供一种生产半导体器件的方法，该方法防止阱形成时产生的填隙硅因随后的热处理步骤而给阈值电压的控制带来不良影响，同时抑制杂质在阱中的再分布，并且在该方法中，对于n-MOSFET和p-MOSFET，用同一掩模进行用于形成阱的注入步骤和用于控制阈值电压的注入步骤，从而实现简化的工艺。
此外，根据本发明，在埋沟型MOSFET中，可形成用于控制阈值电压的浅杂质扩散区，从而在抑制截止漏电流(off-leak current)和阈值电压的漂移的同时，可实现高的驱动力。在表面沟道型MOSFET中，由于控制阈值电压的杂质保持逆行的分布形状，因而在抑制结电容增加的同时，短沟道效应的出现受到抑制，从而实现了高的驱动力。
附图说明
图1A到1C是说明传统生产工艺的剖示图。
图2示出用SIMS实际测量的数据，展示注入的硼离子和铟离子的浓度分布。
图3A到3D是说明根据本发明的生产工艺的剖示图。
图4A和4B分别示出用SIMS实际测量的、在传统生产工艺(没有RTA)和根据本发明的生产工艺(有RTA)中获得的杂质分布的数据；图4A示出在从表面到1.5μm深度范围内的SMS分布；图4B示出图4A中在从表面到0.3μm深度范围内的放大的分布。
图5是展示在传统生产工艺(没有RTA)和根据本发明的生产工艺(有RTA)的每一个中，栅极长度和阈值电压之间关系的曲线图。
图6是展示在传统生产工艺(没有RTA)和根据本发明的生产工艺(有RTA)的每一个中，n-MOSFET中的结电容和漏电压之间关系的曲线图。
图7A到7I是展示根据本发明第一实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图8A到8B是展示根据本发明第二实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图9A到9I是展示根据本发明第三实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图10A到10I是展示根据本发明第四实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图11A到11K是展示根据本发明第五实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图12A到12K是展示根据本发明第六实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图13A到13K是展示根据本发明第七实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
图14是展示在根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)的每一个中，在形成栅氧化膜后，在深度方向上杂质分布的示意图。
图15是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和阈值电压Vts之间关系的数据。
图16是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和每单位栅极宽度的饱和电流Idsat之间关系的数据。
图17是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和每单位栅极宽度的跨导Gm之间关系的数据。
具体实施内容
首先将描述有关实现本发明的过程的细节。
为形成CMOS，通过高能注入制成p-型阱和n-型阱。如上所述，根据传统技术，由注入引起的缺陷是通过在高能离子注入之后的热处理来恢复的。然而，根据这种传统技术，在恢复缺陷之后，为了控制p-型阱和n-型阱的阈值电压的目的，接着注入离子。因此，总共需要四个掩膜：用于形成p-型阱的掩膜，用于形成n型阱的掩膜，用于控制p-型阱阈值的离子注入的掩膜，和用于控制n-型阱的阈值的离子注入的掩膜。
本发明的发明人考虑了对形成阱和对用于控制阈值的离子注入使用同一掩膜，从而减少步骤数，以实现成本降低的可能性。根据该方法，用于控制阈值的离子注入可与形成阱同时进行，从而可将掩膜数减半，而且步骤数也可减少。更特别地，p-型阱的形成，以及用于控制将在p-型阱中形成的n-MOSFET阈值的离子注入是通过使用用于形成p-型阱的掩膜进行的。类似的，n-型阱的形成，以及用于控制将在n-型阱中形成的p-MOSFET阈值的注入是通过使用用于形成n-型阱的掩膜进行的。随后形成n-MOSFET和p-MOSFET的栅氧化膜。
用于形成栅氧化膜的热处理是在约850℃进行的，对于半导体工艺，该温度是相对较低的温度。然而，根据本发明的发明人的研究，发现用于控制阈值的杂质扩散层以大于原子特有的扩散系数异常地扩散。本发明的发明人认为上述现象可归因于由高能离子注入而引起的点缺陷。特别地，他们认为即使在低温度(约850℃)热处理过程中，点缺陷引起的扩散也可与由在约1000℃的高温度下的热处理引起的扩散相比。
为抑制异常扩散，根据本发明，在用于控制阈值的离子注入之后进行高温快速热处理(RTA)，从而在形成栅氧化膜的步骤中防止异常扩散。更具体地，不是以进行形成栅氧化膜的步骤作为第一热处理步骤，而是在此之前进行另一热处理步骤，由此先前产生并累积的点缺陷被恢复。根据本发明，通过这种步骤异常扩散受到抑制，使M0SFET的小型化能够得以实现。
在描述本发明具体实施例之前，首先将参照图1A到6和图15到17描述阈值电压(Vt)和本发明主要特征之一的高温快速热处理(下面称为“RTA”)之间的关系。
在半导体生产过程中，在离子注入期间，半导体衬底中产生晶体缺陷，即空位或填隙硅。半导体衬底中的杂质在650℃或更高的高温度下扩散，此时上述空位和填隙原子(例如填隙硅)使杂质的扩散加速。根据本发明，提出一种生产工艺，在该工艺中离子注入期间产生的空位和填隙硅被扩散或消除，同时不希望有的杂质扩散被抑制，从而用于控制阈值电压的杂质的浓度能够维持逆行分布形状，保持表面上的浓度和衬底深处部分中的峰值之间的差异(衬底深处部分中的峰值较大)。
为比较，首先参照图1A到1C描述通常的传统生产工艺。
首先，如图1A所示，以100keV的加速电压和4.0×1012cm-2的剂量，通过用于离子注入的保护氧化膜2，将BF2离子注入到p-型低浓度衬底1中，由此形成用于控制阈值电压的杂质扩散层4。然后，如图1B所示去除保护氧化膜，并如图1C所示在热氧化步骤期间，在850℃温度下经过30分钟，进一步形成栅氧化膜7。
另一方面，如上所述，为维持逆行沟道杂质分布，可使用具有非常低的扩散系数的铟作为用于控制阈值电压的杂质。铟不大可能发生由于离子注入期间产生的空位和填隙硅而引起的加速扩散。然而，如图2中所示的通过SIMS分析实际测量的数据所表明的，当注入铟离子(In+)时，注入离子分布的尾部比注入硼离子(BF2 +)时扩展得更多。因此，源/漏区和衬底之间的结电容增加。此外，铟是一种难于控制的原子，并且当用于存储LSI，如DRAM时，将有不希望出现的效应，如伪时间退化(pose time deterioration)。
根据本发明，进行下面参照图3A到3D描述的生产工艺。
更具体地，首先如图3A所示，以100keV的加速电压和4.0×1012cm-2的剂量，通过用于离子注入的保护氧化膜2，将BF2离子注入到p-型低浓度衬底1中，由此形成用于控制阈值电压的杂质扩散层4。然后，在如图3B所示的步骤期间在1000℃温度下，进行10秒钟的RTA处理，以使在上述离子注入期间产生的填隙硅扩散。然后，如图3C所示，去除保护氧化膜，并如图3D所示通过在850℃温度下进行30分钟的热氧化步骤，进一步形成栅氧化膜7。
这里，上述RTA处理，是在比通常为激活杂质而进行的热处理更高的温度下和更短的时间里进行的。这使得填隙原子(例如填隙硅)能够扩散，而注入的杂质不扩散。更特别地，例如根据本发明的RTA热处理是在约900℃到约1100℃的温度范围内，进行了约10秒的时间。当进行RTA处理的温度低于约900℃时，可能存在残留的点缺陷(空位和填隙硅)。当进行RTA处理的温度高于约1100℃时，由于退火的效应注入的杂质可能扩散，这是不可取的。
此外，温度增加速率需设定在约50℃/sec.到约400℃/sec.的范围内。当温度增加速率为约400℃/sec.或更高时，衬底本身立刻会因热变形而损坏。当温度增加速率为约50℃/sec.或更低时，杂质可能扩散，这是不可取的。为消除点缺陷而不引起杂质扩散，上述范围是优选的。
更好的是温度增加速率被设定在约75℃/sec.到约100℃/sec.的范围内。
图4A和4B分别示出用SIMS实际测量的、在传统生产工艺(用“没有RTA”表示)和根据本发明的生产工艺(用“有RTA”表示)中获得的杂质分布的数据，其中传统生产工艺如参照图1A到1C所描述的，不进行RTA处理，根据本发明的生产工艺如参照图3A到3D所描述的，进行RTA处理；图4A示出在从表面到1.5μm深度范围内的SIMS曲线；图4B示出图4A中在从表面到0.3μm深度范围内的放大的曲线。为测量图4A和4B中的SIMS分布，以300keV的加速电压和1.0×1013cm-2的剂量注入硼，与此同时进行用于控制阈值电压的杂质离子的注入，由此形成逆行p-阱。
根据本发明，在用于控制阈值电压的离子注入之后，通过进行RTA处理，表面附近的杂质浓度被抑制在约1×1017cm-3，而在传统技术中该值为2×1017cm-3，这样形成逆行沟道分布，在其中朝向衬底内部的深扩散受到抑制。原因如下：根据本发明，在用于控制阈值电压的杂质离子注入后，通过进行RTA处理，除了用于形成阱的高能注入期间产生的空位和填隙硅外，在用于控制阈值电压的杂质离子注入期间产生的空位和填隙硅也在一个短的时间内扩散或消除，从而由后者引起的沟道杂质分布的加速扩散被抑制。通过进一步优化这一工序可获得1.0×1017cm-3或更小的表面杂质浓度。
根据传统生产工艺，在阱注入期间产生的空位和填隙硅通过阱主扩散(drive-in)步骤或类似步骤被消除。然而，这不足以抑制由在用于控制阈值电压的杂质离子注入期间产生的空位和填隙硅所引起的加速扩散。相反，根据本发明，在用于控制阈值电压的杂质离子注入后将进行大约数秒钟的RTA处理中，抑制用于控制阈值电压的杂质(例如硼)的扩散，由此，在用于形成阱和用于控制阈值电压的相应注入步骤中产生的空位和填隙硅可同时被扩散或消除。这使得能够通过使用同一掩模，连续地注入用于形成阱和用于控制阈值电压的各自预计使用的杂质，使减少掩模数和降低生产成本成为可能。
上述“连续注入”是指使用同一掩模进行杂质离子的注入，而就时间而论两个注入步骤不一定是连续的。例如，形成沟道停止层和形成穿通停止层的步骤可在两个注入步骤之间进行。另一方面，即使当两个注入步骤的顺序颠倒时，也可获得同样的效果。
此外，栅氧化膜也可在用于控制阈值电压的杂质注入步骤后，通过氧化步骤，例如在1000℃温度下1分钟或更短时间内，与进行RTA处理同时形成。这意味着包括RTA和形成栅氧化膜步骤的两个步骤被称为高温快速热氧化(RTO)处理的一个步骤所代替，这使得生产工艺能够进一步简化。在形成氮化氧化膜的氮化处理之前，这种RTO处理可被有效地用于形成栅氧化膜的步骤。
接下来参照图5和6中所示的工艺/器件模拟结果，将描述根据本发明的上述生产工艺在半导体器件工作特性方面的效果，其中半导体器件是按照该工艺制成的。
图5是展示在传统生产工艺(用“没有RTA”表示)和根据本发明的生产工艺(用“有RTA”表示)的每一个中，栅极长度和阈值电压之间关系的曲线图，其中参照图1A到1C描述的传统生产工艺不使用RTA处理，参照图3A到3D描述的根据本发明的生产工艺使用RTA处理。该图示出了短沟道效应的影响。
如从图5可看出的，在短栅极长度情况下，两种工艺之间仅存在微小差别；然而特别是在栅极长度长的情况下，通过在形成栅氧化膜之前使用RTA处理的本发明生产工艺生产的半导体器件，显示出低于没有使用RTA处理制成的传统半导体器件的阈值电压。这样，在与阈值电压的降低有关的短沟道效应的抑制方面，利用本发明生产工艺形成的逆行沟道杂质分布有明显的优势。其原因是抑制了为控制阈值电压而注入的离子的扩散，使以杂质的峰浓度增加，由此耗尽层从源/漏区的扩展受到抑制。
图6展示对于传统生产工艺(用“没有RTA”表示)和根据本发明的生产工艺(用“有RTA”表示)的每一个，n-MOSFET中的漏-衬底结电容和漏电压之间的关系。
从该图可看出，根据本发明生产的n-MOSFET的结电容约小10％。这是因为在根据本发明制成的半导体器件中，为控制阈值电压而注入的杂质离子的扩散受到抑制，并且位于源/漏区和衬底之间的结部分的杂质分布在尾部浓度低。
此外，当衬底表面上杂质浓度高时，饱和电流值因表面散射效应而降低。但是，根据本发明的RTA处理抑制了为控制阈值电压而注入的离子的扩散，降低了衬底表面上杂质浓度，从而可增加饱和电流值。
如上所述，根据本发明的半导体生产工艺，利用RTA处理抑制为控制阈值电压而注入的杂质的扩散，从而防止短沟道效应产生不良影响，特别是在设定低阈值电压的情况下，减小源/漏区和衬底之间的结电容，并使饱和电流值增加。结果可实现制成的半导体器件的稳定和高速工作。
此外将参照具体的实际测量数据进一步说明本发明的效果。
图15是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和阈值电压Vts之间关系的数据。图16是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和每单位栅极宽度的饱和电流Idsat之间关系的数据。此外，图17是表示在分别根据本发明的生产工艺(有RTA)和传统生产工艺(没有RTA)制成的半导体器件中，实际测量的沟道长度Lg和每单位栅极宽度的跨导Gm之间关系的数据。
如从图15所示曲线图中显示的，可看出与传统技术相比，根据本发明，当缩短栅极长度时阈值电压的降低小，并且抗短沟道效应的耐久性得到提高。此外从图16可看出，与传统技术相比饱和电流值提高了约10％到约15％，从而获得具有大驱动力和高工作速度的半导体器件。另外从图17可看出，与传统技术相比，根据本发明跨导提高了约10％，并且驱动力也提高。
下面将参照附图描述用于生产具有上述特性的本发明半导体器件的方法的一些实施例。实施例1
图7A到7I是根据本发明第一实施例，展示用于生产半导体器件的方法中每个工艺步骤的剖示图。
首先如图7A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图7B所示，在保护氧化膜2上有选择地形成掩模51，并使用掩模51，以400keV的加速电压和4.4×1012cm-2的剂量注入硼，由此形成逆行p-型阱3。另外使用同一掩模51，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼，并以30keV的加速电压和4.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
沟道停止层在具有不同导电性的阱之间和用于器件隔离的绝缘隔离区下形成。为简化起见，该图中未示出沟道停止层。这在以后描述的各实施例中是类似的。
然后去除掩模51，并如图7C所示在保护氧化膜2上有选择地形成新的掩模52。将掩模52构图为覆盖不曾被掩模51覆盖的部分。接着使用掩模52，以700keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。另外使用同一掩模52，以160keV的加速电压和6.0×1012cm-2的剂量注人用于形成穿通停止层的磷，并以70keV的加速电压和6.6×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样制成埋沟。另一方面，在制成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷形成用于控制阈值电压的杂质扩散层6。
接着如图7D所示去除掩模52，并在1000℃的温度下进行10秒钟的热处理(RTA处理)，从而使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。此外如图7E所示去除保护氧化膜2后，如图7F所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，通过上述RTA处理也已消除点缺陷。因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图7G所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图7H所示形成覆盖n-型阱5的掩模53，并使用栅电极8和掩模53，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图7I所示，在去除掩模53后，形成覆盖p-型阱3的掩模54，并使用栅电极8和掩模54，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例2
图8A到8I是根据本发明第二实施例，展示在用于生产半导体器件的方法中每个工艺步骤的剖示图。
首先如图8A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图8B所示，在保护氧化膜2上有选择地形成掩模61，并使用掩模61，以400keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。另外使用同一掩模61，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和6.6×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样制成埋沟。另一方面，在制成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷形成用于控制阈值电压的杂质扩散层6。
然后去除掩模61，并如图8C所示以600keV的加速电压和4.4×1012cm-2的剂量向包括n-型阱的整个表面注入硼，由此形成逆行p-型阱3。由于这种高能注入，形成了在衬底深处部分中具有杂质浓度峰的p-型阱3。使形成的p-型阱3包围n-型阱5，所获得的结构具有抗闭锁的极好的耐久性。另外在这种情况下不需要形成覆盖n-型阱5的掩模，并且与实施例一的情况相比，掩模数可减少。
此外，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼，并以30keV的加速电压和4.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
在这些注入步骤期间，硼被注入到衬底的整个表面。在形成埋置型沟道的情况下，就用于控制阈值电压的杂质扩散层6的形成而论，在前面步骤中要注入的BF2的剂量被预先设定在较小的水平，而通过因硼注入的两次注入处理造成的增加，将用于控制阈值电压的杂质扩散层6的杂质浓度设定在预定的值。另一方面，在形成表面型沟道的情况下，就用于控制阈值电压的杂质扩散层6的形成而论，在前面步骤中要注入的磷的剂量被预先设定在较大的水平，而通过因硼注入的两次注入处理造成的减少，将用于控制阈值电压的杂质扩散层6的杂质浓度设定在预定的值。杂质扩散层4通过一次注入处理被设定在预定的杂质浓度。这些特点与其它实施例中在进行类似处理的情况下的特点相似。
接着在如图8D所示步骤中，在1000℃的温度下进行10秒钟的热处理(RTA处理)，从而使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。此外如图8E所示在去除保护氧化膜2后，如图8F所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图8G所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图8H所示形成覆盖n-型阱5的掩模63，并使用栅电极8和掩模63，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图8I所示，在去除掩模63后，形成覆盖p-型阱3中未与n-型阱5重叠的部分的掩模64，并使用栅电极8和掩模64，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例3
图9A到9I是展示根据本发明第三实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
首先如图9A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图9B所示，在保护氧化膜2上有选择地形成掩模61，并使用掩模61，以400keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。另外使用同一掩模61，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和6.6×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样制成埋置型沟道。另一方面，在制成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷形成用于控制阈值电压的杂质扩散层6。
然后如图9C所示，通过再使用掩模61，以700keV的加速电压和4.4×1012cm-2的剂量注入硼，由此形成逆行p-型阱3。此时，由于高能离子注入，使形成的p-型阱3在未被掩模61覆盖区域的衬底深处部分中，具有杂质浓度峰值。另一方面，在被掩模61覆盖的区域中，通过掩模61使离子被以降低的速度注入，从而p-型阱3在较浅的位置中形成。使形成的p-型阱3包围n-型阱5，所获得的结构具有抗闭锁的极好的耐久性。
此外，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼。随后在去除掩模61之后，以30keV的加速电压和4.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
接着在如图9D所示步骤中，在1000℃的温度下进行10秒钟的热处理(RTA处理)，从而使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。此外如图9E所示在去除保护氧化膜2后，如图9F所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图9G所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图9H所示形成覆盖n-型阱5的掩模73，并使用栅电极8和掩模73，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图9I所示，在去除掩模73后，形成覆盖p-型阱3中未与n-型阱5重叠的部分的掩模74，并使用栅电极8和掩模74，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例4
图10A到10I是展示根据本发明第四实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。
首先如图10A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图10B所示，在保护氧化膜2上有选择地形成掩模80，该掩模80具有两层结构，包括例如由氮化硅膜制成的下部掩模81，和例如由抗蚀剂制成的上部掩模82。使用掩模80，以400keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。另外使用同一掩模80，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和6.6×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样制成埋置型沟道。另一方面，在制成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷形成用于控制阈值电压的杂质扩散层6。
然后如图10C所示，仅去除掩模80的上部掩模82，并仅使用下部掩模81，以700keV的加速电压和4.4×1012cm-2的剂量注入硼，由此形成逆行p-型阱3。此时，由于高能离子注入，使形成的p-型阱3在未被掩模81覆盖区域的衬底深处部分中，具有杂质浓度峰。另一方面，在被掩模81覆盖的区域中，通过掩模81使离子被以降低的速度注入，从而p-型阱3在较浅的位置中形成。使形成的p-型阱3包围n-型阱5，所获得的结构具有抗闭锁的极好的耐久性。
此外，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼。随后去除掩模81，以30keV的加速电压和4.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
接着在如图10D所示步骤中，在1000℃的温度下进行10秒钟的热处理(RTA处理)，从而使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。此外如图10E所示在去除保护氧化膜2后，如图10F所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图10G所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图10H所示形成覆盖n-型阱5的掩模83，并使用栅电极8和掩模83，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图10I所示，在去除掩模83后，形成覆盖p-型阱3中未与n-型阱5重叠的部分的掩模84，并使用栅电极8和掩模84，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例5
图11A到11K是根据本发明第五实施例，展示用于生产半导体器件的方法中每个工艺步骤的剖示图。更特别地，利用本实施例的生产方法形成三-阱结构。
首先如图11A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图11B所示，在保护氧化膜2上有选择地形成掩模91，并使用掩模91，以1500keV的加速电压和2.0×1012cm-2的剂量注入磷，由此形成在以虚线表示的位置处具有杂质浓度峰的n-型埋层11。
如图11C所示，在去除掩模91后，在保护氧化膜2上有选择地形成新的掩模92，并以400keV的加速电压和1.0×1013cm-2的剂量注入硼，由此形成逆行p-型阱3。此外，使用同一掩模92，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼，并以30keV的加速电压和2.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
接着如图11D所示，去除掩模92，并在保护氧化膜2上有选择地形成新的掩模93。将掩模93构图为使之覆盖未被掩模92覆盖的部分。然后以850keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。该逆行n-型阱5在以虚线表示的位置处具有杂质浓度峰，并且被制成为与深处埋层11相连接并包围p-型阱3，
另外使用同一掩模93，以400keV的加速电压和3.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和3.0×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样制成埋沟。另一方面，在制成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷形成用于控制阈值电压的杂质扩散层6。
接着如图11E所示去除掩模93，并在保护氧化膜2上有选择地形成新的掩模94。将掩模94构图为使之覆盖形成有n-型阱5和深处n-型埋层11的区域。然后通过掩模94的开口，以30keV的加速电压和2.0×1012cm-2的剂量，向p-型阱3中存在的、用于控制阈值电压的杂质扩散层4的部分额外地注入硼。结合随后的实施例的描述，将对这种额外的注入进行详细说明。
然后，如图11F所示去除掩模94，并通过在1000℃的温度下进行10秒钟的热处理(RTA处理)，使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。此外如图11G所示在去除保护氧化膜2后，如图11H所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图11I所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图11J所示形成覆盖除p-型阱3之外的区域的掩模95，并使用栅电极8和掩模95，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图11K所示，在去除掩模95后，形成覆盖p-型阱3的掩模96，并使用栅电极8和掩模96，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例6
图12A到12K是展示根据本发明第六实施例的用于生产半导体器件的方法中每个工艺步骤的剖示图。更具体地，利用本实施例的生产方法形成三-阱结构。
首先如图12A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图12B所示，在保护氧化膜2上有选择地形成掩模191，并使用掩模191，以1500keV的加速电压和2.0×1012cm-2的剂量注入磷，由此形成深处n-型埋层11。
随后如图12C所示，在去除掩模191后，在保护氧化膜2上有选择地形成新的掩模192，并以850keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成逆行n-型阱5。此外，使用同一掩模192，以400keV的加速电压和3.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和3.0×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样形成埋置型沟道。另一方面，在形成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷来形成用于控制阈值电压的杂质扩散层6。
接着如图12D所示，去除掩模192，并在保护氧化膜2上有选择地形成新的掩模193。将掩模193构图为使之覆盖未被掩模192覆盖的部分。然后以400keV的加速电压和1.0×1013cm-2的剂量注入硼，由此形成逆行p-型阱3a和3b。另外使用同一掩模193，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼，并以30keV的加速电压和2.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4a和4b的硼。
接着如图12E所示去除掩模193，并在保护氧化膜2上有选择地形成新的掩模194。将掩模194构图为使之覆盖形成有n-型阱5和深处n-型埋层11的区域。然后通过掩模194的开口194a，以30keV的加速电压和2.0×1012cm-2的剂量，向p-型阱的3a部分上存在的、用于控制阈值电压的杂质扩散层4a额外地注入硼。
在具有如用本实施例的生产方法制成的三-阱结构的DRAM中，p-型阱3b中的n-MOSFET对应于元件部分(cell portion)，该p-型阱3b被n-型阱5包围并与具有p-型导电性的衬底1绝缘。此外，与衬底1具有相同电势的p-型阱3a中的n-MOSFET和n-型阱5中的p-MOSFET分别对应于外围电路部分。元件部分根据衬底电势工作，从而需要规定用于控制阈值电压的杂质扩散层4a的浓度高于用于控制阈值电压的杂质扩散层4b的浓度，其中杂质扩散层4a是在具有与p-型衬底1相同电势的p-型阱3a中形成的，杂质扩散层4b是在被n-型阱5包围从而与衬底1绝缘的p-型阱3b中形成的。因此，在这里用于控制阈值电压的杂质被额外地注入到与p-型衬底1具有相同电势的p-型阱3a中。
另一方面，在逻辑芯片或类似芯片中，在具有与p-型衬底1相同电势的p-型阱3a中提供的n-MOSFET有时工作在低电压。在这种情况下，与上述情况相反，需要规定用于控制阈值电压的杂质扩散层4b的浓度高于用于控制阈值电压的杂质扩散层4a的浓度，其中杂质扩散层4b是在被n-型阱5包围从而与衬底1绝缘的p-型阱3b中形成的，杂质扩散层4a是在具有与p-型衬底1相同电势的p-型阱3a中形成的。为做到这一点，应将图12E中所示掩模194构图为使之在p-型阱3b上具有开口194a，其中p-型阱3b被n-型阱5包围而与p-型衬底1绝缘。
然后，如图12F所示去除掩模194，并在1000℃的温度下进行10秒钟的热处理(RTA处理)，由此使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。即使如在本实施例中，在进行用于控制阈值电压的三种注入步骤，和三种阱层和埋层的形成步骤情况下，热处理也可在用于控制阈值电压的注入步骤后进行；更特别地，RTA处理是根据本发明进行的。
另外如图12G所示，去除保护氧化膜2，其后如图12H所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，衬底表面附近中的缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图12I所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图12J所示形成掩模195，并使用栅电极8和掩模195，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图12K所示，在去除掩模195后，形成掩模196，并使用栅电极8和掩模196，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。实施例7
图13A到13K是根据本发明第七实施例，展示用于生产半导体器件的方法中每个工艺步骤的剖示图。更特别地，在本实施例中，将例如U.S.专利No.5,160,996中披露的穿过掩模的高能离子注入处理用于在第六实施例中描述的生产工艺，由此减少了所要使用的掩模数。
首先如图13A所示，将p-型低浓度衬底1热氧化以形成用于离子注入的保护氧化膜2。在该图中，参考数字50表示用于器件隔离的绝缘隔离区。
接下来如图13B所示，在保护氧化膜2上有选择地形成掩模191，并使用掩模191，以1500keV的加速电压和2.0×1012cm-2的剂量注入磷，由此形成深处n-型埋层11。另外使用同一掩模191，以30keV的加速电压和2.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
随后如图13C所示，在去除掩模191后，在保护氧化膜2上有选择地形成新的掩模192，并以850keV的加速电压和1.0×1013cm-2的剂量注入磷，由此形成n-型阱5。此外，使用同一掩模192，以400keV的加速电压和3.0×1012cm-2的剂量注入用于形成穿通停止层的磷，并以70keV的加速电压和3.0×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层6的BF2。这样形成埋置型沟道。另一方面，在形成表面型沟道的情况下，通过以40keV的加速电压和3.0×1012cm-2的剂量注入磷来形成用于控制阈值电压的杂质扩散层6。
接着如图13D所示，使用同一掩模192，以400keV的加速电压和1.0×1013cm-2的剂量注入硼，由此形成逆行p-型阱3和深处p-型埋层130。此时，由于高能离子注入，使形成的p-型埋层130在未被掩模192覆盖区域的衬底深处部分中，具有杂质浓度峰。另一方面，在被掩模192覆盖的区域中，通过掩模192使离子被以降低的速度注入，从而p-型阱3在较浅的位置中形成。
另外使用同一掩模192，以160keV的加速电压和6.0×1012cm-2的剂量注入用于形成沟道停止层的硼。
接着如图13E所示，在去除掩模192后，在保护氧化膜2上有选择地形成新的掩模194。将掩模194构图为使之覆盖形成有n-型阱5和深处n-型埋层11的区域。以30keV的加速电压和2.7×1012cm-2的剂量注入用于形成控制阈值电压的杂质扩散层4的硼。
然后，如图13F所示去除掩模194，并在1000℃的温度下进行10秒钟的热处理(RTA处理)，由此使在上述离子注入时产生的点缺陷，如填隙硅和空位扩散。另外如图13G所示，在去除保护氧化膜2后，如图13H所示通过在850℃温度下30分钟的热处理形成栅氧化膜7。即使在进行这种用于形成栅氧化膜7的热处理时，由于通过上述RTA处理已消除点缺陷，因此由点缺陷引起的异常扩散被抑制，并且保持了杂质扩散层4和6的逆行杂质浓度分布。此外由于是在形成栅氧化膜7之前进行RTA处理的，在衬底表面附近缺陷被消除，从而可形成具有令人满意的膜质量的栅氧化膜7。
另外如图13I所示，在栅氧化膜7上有选择地形成栅电极8。接下来如图13J所示形成掩模195，并使用栅电极8和掩模195，以50keV的加速电压和2.0×1015cm-2的剂量注入砷，由此形成n-MOSFET的源/漏区9。此外如图13K所示，在去除掩模195后，形成掩模196，并使用栅电极8和掩模196，以30keV的加速电压和2.0×1015cm-2的剂量注入BF2，由此形成p-MOSFET的源/漏雨区10。
之后，通过RTA处理(例如在约1000℃的温度下约10秒钟)，消除源/漏区中的点缺陷，并激活源/漏区。这里所进行的热处理也是RTA热处理，它可防止源/漏区因扩散而扩大，从而可实现将要制成的MOSFET的小型化。
如上所述，根据本发明生产半导体器件的方法，当形成埋沟型p-MOSFET时，通过BF2的注入形成用于控制阈值电压的杂质扩散层6，而当形成表面沟道型p-MOSFET时，通过磷的注入形成用于控制阈值电压的杂质扩散层6。另一方面通过硼的注入n-MOSFET变成表面沟道型。
根据如上所述的本发明生产半导体器件的方法，可使用同一掩模，进行每个用于形成阱的注入步骤和用于控制阈值电压的注入步骤。用于上述目的的两个注入步骤后跟有热处理(RTA处理)，用于使在阱形成期间产生的填隙硅扩散，其后进行用于形成栅氧化膜的热氧化步骤。
这里，图14是在本发明的生产工艺(用“有RTA”表示)和现有技术的生产工艺(用“没有RTA”表示)中，在形成栅氧化膜的步骤后深度方向上杂质分布的示意图，其中本发明的生产工艺采用了RTA处理，现有技术的生产工艺没有采用RTA处理。在表面附近，存在与用于控制阈值电压的杂质扩散层对应的峰(用“Vt控制”表示)，而与高能阱对应的另一峰存在于衬底中。
总之，为控制阈值电压目的而注入的杂质(例如硼)在用于形成栅氧化膜的热氧化步骤中被扩散。但是如图14所示，根据本发明，为在阱中再分布杂质的目的和控制阈值电压的目的而注入的杂质的扩散，可通过在用于形成阱的注入步骤后，进行RTA处理来抑制。这样根据本发明，可防止杂质浓度在阱(或衬底)的表面附近增加。
此外，根据本发明，对于埋沟型MOSFET，可形成用于控制阈值电压的浅杂质扩散区，从而可实现高驱动力，抑制截止漏电流或阈值电压的漂移。另一方面，对于表面沟道型MOSFET，用于控制阈值电压的杂质保持逆行分布形状，从而可实现高驱动力，在抑制结电容增加的同时抑制短沟道效应的出现。
根据如上所述本发明生产半导体器件的方法，可通过使用同一掩模图形，形成逆行n-型阱和p-型阱，以及用于控制阈值电压的扩散层，并可获得CMOS工作特性，其中由高能离子注入产生的填隙硅不影响阈值电压。这样，本发明的生产半导体器件的方法使得实现CMOS所需的稳定和高性能工作成为可能，这从工业的视点看是非常有价值的。

Claims (12)

1.一种生产半导体器件的方法，包括下列步骤：
通过离子注入，形成用于控制阈值电压的杂质扩散层；
进行使由于离子注入而产生的晶体缺陷恢复的高温快速热处理；以及
在高温快速热处理步骤之后形成栅氧化膜的步骤，
其中高温快速热处理的处理条件以这种方式设定，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。
2.一种生产半导体器件的方法，包括下列步骤：
通过离子注入，形成用于控制阈值电压的杂质扩散层；
进行使由于离子注入而产生的晶体缺陷恢复的高温快速热处理；以及
在高温快速热处理步骤期间同时形成栅极氧化物膜，并且
高温快速热处理的处理条件以这种方式设定，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。
3.根据权利要求1或2的生产半导体器件的方法，其中高温快速热处理是在温度范围为900℃到1100℃下进行的。
4.根据权利要求1或2的生产半导体器件的方法，还包括在形成杂质扩散层步骤之前，通过高能离子注入形成阱或埋层的步骤。
5.根据权利要求4的生产半导体器件的方法，其特征在于在用于形成阱或埋层的离子注入步骤和形成杂质扩散层的步骤之间不进行热处理。
6.根据权利要求5的生产半导体器件的方法，其特征在于在通过高能离子注入形成至少一个阱或埋层之后，接着进行用于形成杂质扩散层的离子注入处理。
7.根据权利要求1或2的生产半导体器件的方法，其特征在于要制成的半导体器件是表面沟道型场效应晶体管，
在用于形成用于控制阈值电压的杂质扩散层的离子注入步骤中，所用离子种类是硼，并且
在离子注入步骤中，是以这样的方式进行硼离子注入处理的，即使注入的硼的浓度分布，在衬底表面附近保持在低水平，在衬底的深处部分具有峰，在将要形成的源/漏区和衬底之间的结区域中保持低水平。
8.根据权利要求1或2的生产半导体器件的方法，其特征在于要制成的半导体器件是埋沟形场效应晶体管，在用于形成用于控制阈值电压的杂质扩散层的离子注入步骤中，所用离子种类是硼。
9.根据权利要求1或2的生产半导体器件的方法，其特征在于在衬底表面附近杂质浓度为2×1017cm-3或更小。
10.根据权利要求1或2的生产半导体器件的方法，其特征在于在高温快速热处理步骤期间温度增加速率在50℃/sec.到400℃/sec.的范围内。
11.根据权利要求10的生产半导体器件的方法，其特征在于温度增加速率在75℃/sec.到100℃/sec.范围内。
12.一种生产半导体器件的方法，包括下列步骤：
通过离子注入，形成用于控制阈值电压的杂质扩散层；
进行高温快速热处理，用于矫正由离子注入产生的晶体缺陷；
形成栅氧化膜；以及
形成源/漏区，
其中高温快速热处理的处理条件以这种方式设定，即使引起晶体缺陷的填隙原子扩散，而杂质扩散层中的杂质不扩散。
CN97190998A 1996-06-24 1997-06-24 制造半导体器件的方法 Expired - Fee Related CN1126150C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP162638/1996 1996-06-24
JP16263896 1996-06-24
JP162638/96 1996-06-24
JP330517/1996 1996-12-11
JP33051796 1996-12-11
JP330517/96 1996-12-11

Publications (2)

Publication Number Publication Date
CN1198250A CN1198250A (zh) 1998-11-04
CN1126150C true CN1126150C (zh) 2003-10-29

Family

ID=26488359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97190998A Expired - Fee Related CN1126150C (zh) 1996-06-24 1997-06-24 制造半导体器件的方法

Country Status (5)

Country Link
US (2) US6251718B1 (zh)
EP (1) EP0847078A4 (zh)
KR (1) KR100283712B1 (zh)
CN (1) CN1126150C (zh)
WO (1) WO1997050115A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
US6506640B1 (en) * 1999-09-24 2003-01-14 Advanced Micro Devices, Inc. Multiple channel implantation to form retrograde channel profile and to engineer threshold voltage and sub-surface punch-through
US6548383B1 (en) * 1999-11-17 2003-04-15 Micron Technology, Inc. Twin well methods of forming CMOS integrated circuitry
KR100522758B1 (ko) * 2000-06-28 2005-10-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4665141B2 (ja) * 2001-06-29 2011-04-06 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6667205B2 (en) 2002-04-19 2003-12-23 International Business Machines Machines Corporation Method of forming retrograde n-well and p-well
CN101308785B (zh) * 2002-06-26 2010-06-09 山米奎普公司 通过植入掺杂材料制造cmos器件的方法
KR100435805B1 (ko) * 2002-08-14 2004-06-10 삼성전자주식회사 모스 트랜지스터의 제조 방법
US6881634B2 (en) * 2002-08-30 2005-04-19 Cypress Semiconductor Corporation Buried-channel transistor with reduced leakage current
US6764890B1 (en) * 2003-01-29 2004-07-20 Cypress Semiconductor Corporation Method of adjusting the threshold voltage of a mosfet
KR100608352B1 (ko) * 2003-03-05 2006-08-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US7560376B2 (en) * 2003-03-31 2009-07-14 Tokyo Electron Limited Method for adjoining adjacent coatings on a processing element
JP4733912B2 (ja) 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
KR100642407B1 (ko) * 2004-12-29 2006-11-08 주식회사 하이닉스반도체 반도체 메모리 소자의 셀 트랜지스터 제조 방법
US7586618B2 (en) * 2005-02-28 2009-09-08 The Board Of Trustees Of The University Of Illinois Distinguishing non-resonant four-wave-mixing noise in coherent stokes and anti-stokes Raman scattering
US20080029824A1 (en) * 2006-08-02 2008-02-07 International Business Machines Corporation Esd power clamp in triple well
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
CN102054699B (zh) * 2009-11-05 2012-07-25 中芯国际集成电路制造(上海)有限公司 改善半导体器件结深特性的方法
KR102135368B1 (ko) * 2014-01-24 2020-07-17 엘지전자 주식회사 미세 진동자의 제조 방법
JP6996331B2 (ja) * 2018-02-15 2022-01-17 富士電機株式会社 半導体集積回路の製造方法
CN113394102A (zh) * 2021-05-25 2021-09-14 上海华力集成电路制造有限公司 Nmos器件制造方法和nmos器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107236A (en) * 1979-02-09 1980-08-16 Toshiba Corp Method of manufacturing semiconductor device
JPH0653157A (ja) * 1992-07-31 1994-02-25 Sony Corp 半導体装置の製造方法
JPH0677155A (ja) * 1992-08-24 1994-03-18 Sony Corp 半導体基板の熱処理方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5583251A (en) 1978-12-20 1980-06-23 Fujitsu Ltd Method of fabricating semiconductor device
US5024883A (en) 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JP2527545B2 (ja) * 1986-11-14 1996-08-28 セイコーエプソン株式会社 半導体装置の製造方法
KR950015013B1 (ko) 1987-10-08 1995-12-21 마쯔시다 덴끼 산교 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP2745228B2 (ja) 1989-04-05 1998-04-28 三菱電機株式会社 半導体装置およびその製造方法
JP2768751B2 (ja) 1989-09-05 1998-06-25 三菱電機株式会社 半導体装置の製造方法
JP2585110B2 (ja) 1989-11-24 1997-02-26 三菱電機株式会社 相補型電界効果素子の製造方法
JPH0492466A (ja) 1990-08-07 1992-03-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH0645328A (ja) 1991-07-15 1994-02-18 Nippon Sheet Glass Co Ltd 半導体装置の製造方法
JP2697392B2 (ja) * 1991-07-30 1998-01-14 ソニー株式会社 相補型半導体装置の製造方法
JP3277533B2 (ja) * 1992-01-08 2002-04-22 ソニー株式会社 半導体装置の製造方法
EP0566872A3 (en) 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
US5598034A (en) 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5387554A (en) 1992-09-10 1995-02-07 Vlsi Technology, Inc. Apparatus and method for thermally coupling a heat sink to a lead frame
JP3226244B2 (ja) 1993-12-03 2001-11-05 株式会社東芝 樹脂封止型半導体装置
JP2682425B2 (ja) 1993-12-24 1997-11-26 日本電気株式会社 半導体装置の製造方法
US5559050A (en) 1994-06-30 1996-09-24 International Business Machines Corporation P-MOSFETS with enhanced anomalous narrow channel effect
JP3601612B2 (ja) 1994-09-22 2004-12-15 富士通株式会社 半導体装置及びその製造方法
EP0707346A1 (en) * 1994-10-11 1996-04-17 Advanced Micro Devices, Inc. Method for fabricating an integrated circuit
KR100231594B1 (ko) * 1995-12-29 1999-11-15 김주용 반도체 소자의 웰 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55107236A (en) * 1979-02-09 1980-08-16 Toshiba Corp Method of manufacturing semiconductor device
JPH0653157A (ja) * 1992-07-31 1994-02-25 Sony Corp 半導体装置の製造方法
JPH0677155A (ja) * 1992-08-24 1994-03-18 Sony Corp 半導体基板の熱処理方法

Also Published As

Publication number Publication date
WO1997050115A1 (en) 1997-12-31
CN1198250A (zh) 1998-11-04
KR100283712B1 (ko) 2001-04-02
EP0847078A1 (en) 1998-06-10
US6312981B1 (en) 2001-11-06
US6251718B1 (en) 2001-06-26
KR19990028332A (ko) 1999-04-15
EP0847078A4 (en) 2000-10-04

Similar Documents

Publication Publication Date Title
CN1126150C (zh) 制造半导体器件的方法
CN1291500C (zh) 半导体器件及其制备方法
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1243372C (zh) 制造具有超浅超陡反向表面沟道的半导体器件的方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1458675A (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1384547A (zh) 半导体器件及其制造方法
CN1624885A (zh) 制造具有凹入沟道的薄soi cmos的方法及其制造的器件
CN1333568A (zh) 半导体器件及其制造方法
CN1286157C (zh) 半导体装置及其制造方法
CN1157794C (zh) 半导体装置及其制造方法
CN1330409A (zh) Mos型固体摄象装置及其制造方法
CN1459870A (zh) 半导体装置及其制造方法
CN1377067A (zh) 半导体装置的制造方法和半导体装置
CN1417853A (zh) 互补型金属氧化物半导体器件及其制造方法
CN1679169A (zh) 半导体器件及其制造方法
CN1893002A (zh) 半导体器件的制造方法和半导体器件
CN1253929C (zh) 半导体装置及其制造方法
CN1467856A (zh) 半导体装置及其制造方法
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN1426110A (zh) 半导体器件及其制造方法
CN1945801A (zh) 半导体器件的制造方法
CN1540742A (zh) 半导体装置及其制造方法
CN1518090A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee