JPH065536A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065536A JPH065536A JP4158108A JP15810892A JPH065536A JP H065536 A JPH065536 A JP H065536A JP 4158108 A JP4158108 A JP 4158108A JP 15810892 A JP15810892 A JP 15810892A JP H065536 A JPH065536 A JP H065536A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- film thickness
- sio
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 30
- 230000003287 optical effect Effects 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 113
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 37
- 239000012535 impurity Substances 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000005224 laser annealing Methods 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 abstract description 8
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000020169 heat generation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ−ＦＥＴのソース／ドレイン領域（Ｓ
／Ｄ領域）を活性化するためのＸｅＣｌエキシマ・レー
ザ・アニールを、ゲート電極を変形させずに行う。 【構成】 一般に薄膜の反射率は、入射光と反射光の干
渉に起因してλ／２ｎ（λ＝波長，ｎ＝屈折率）の周期
で変化し、極大反射率の達成される膜厚ｄ3 と極小反射
率が達成される膜厚ｄ2 の膜厚差ｄ1 はλ／４ｎで表さ
れる。そこで、ゲート電極７ａ上に予め膜厚ｄ1 の第１
のＳｉＯ2 膜パターン８ａを形成し、その後、ゲート電
極７ａ上の反射防止膜の膜厚がｄ3 、Ｓ／Ｄ領域（高濃
度不純物拡散領域１１とＬＤＤ領域９）上の膜厚がｄ2
となるようにウェハ全面に第２のＳｉＯ2 膜１２を形成
する。Ｓ／Ｄ領域が十分に加熱される条件下でもゲート
電極７ａの発熱が抑制され、その変形が防止できる。
／Ｄ領域）を活性化するためのＸｅＣｌエキシマ・レー
ザ・アニールを、ゲート電極を変形させずに行う。 【構成】 一般に薄膜の反射率は、入射光と反射光の干
渉に起因してλ／２ｎ（λ＝波長，ｎ＝屈折率）の周期
で変化し、極大反射率の達成される膜厚ｄ3 と極小反射
率が達成される膜厚ｄ2 の膜厚差ｄ1 はλ／４ｎで表さ
れる。そこで、ゲート電極７ａ上に予め膜厚ｄ1 の第１
のＳｉＯ2 膜パターン８ａを形成し、その後、ゲート電
極７ａ上の反射防止膜の膜厚がｄ3 、Ｓ／Ｄ領域（高濃
度不純物拡散領域１１とＬＤＤ領域９）上の膜厚がｄ2
となるようにウェハ全面に第２のＳｉＯ2 膜１２を形成
する。Ｓ／Ｄ領域が十分に加熱される条件下でもゲート
電極７ａの発熱が抑制され、その変形が防止できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に高温加熱を要する領域と高温加熱を避けるべ
き領域とが同一基板上に混在している場合に、後者の領
域に悪影響を与えることなく前者の領域に対して十分な
熱処理を行うことを可能とする方法に関する。
関し、特に高温加熱を要する領域と高温加熱を避けるべ
き領域とが同一基板上に混在している場合に、後者の領
域に悪影響を与えることなく前者の領域に対して十分な
熱処理を行うことを可能とする方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程では、各種のアニ
ール処理（熱処理）が行われる。たとえば、ＭＯＳ−Ｆ
ＥＴのソース／ドレイン領域を形成する際には、イオン
注入により乱れた半導体基板の結晶性を回復させ、かつ
注入されたアクセプタ・イオンやドナー・イオンを電気
的に活性化するために活性化アニールが行われる。
ール処理（熱処理）が行われる。たとえば、ＭＯＳ−Ｆ
ＥＴのソース／ドレイン領域を形成する際には、イオン
注入により乱れた半導体基板の結晶性を回復させ、かつ
注入されたアクセプタ・イオンやドナー・イオンを電気
的に活性化するために活性化アニールが行われる。
【０００３】また、ＭＯＳ−ＦＥＴのコンタクト抵抗を
低減させるためにソース／ドレイン領域の表層部をシリ
サイド化するプロセスでは、Ｗ，Ｍｏ，Ｔｉ等のいわゆ
る高融点金属やＰｔ，Ｐｄのような融点の比較的高い貴
金属とＳｉ基板とを反応させてシリサイド層を形成する
ために、やはり高温域でシリサイド化アニールが行われ
る。
低減させるためにソース／ドレイン領域の表層部をシリ
サイド化するプロセスでは、Ｗ，Ｍｏ，Ｔｉ等のいわゆ
る高融点金属やＰｔ，Ｐｄのような融点の比較的高い貴
金属とＳｉ基板とを反応させてシリサイド層を形成する
ために、やはり高温域でシリサイド化アニールが行われ
る。
【０００４】かかるアニールの方法としては、従来から
電気炉を用いる炉アニール、赤外線ランプを用いるラピ
ッド・サーマル・アニール（ＲＴＡ）、レーザ光源を用
いるレーザ・アニール等が知られている。
電気炉を用いる炉アニール、赤外線ランプを用いるラピ
ッド・サーマル・アニール（ＲＴＡ）、レーザ光源を用
いるレーザ・アニール等が知られている。
【０００５】一方、デバイスの高集積化が進行するにつ
れて、個々のＭＯＳ−ＦＥＴにおいてはソース／ドレイ
ン領域における不純物拡散範囲の深さ、すなわち接合深
さを浅くすることが必要とされている。この場合、炉ア
ニールやＲＴＡにより活性化アニールやシリサイド化ア
ニールを行うと、基板の昇温速度と降温速度が遅く、接
合深さが大きくなってしまうという問題がある。これら
に対し、レーザ・アニールではレーザ・パルスの１ショ
ットがピコ秒からナノ秒のオーダーで短く、しかもその
エネルギーは被照射層の表面から約２０ｎｍまでの浅い
範囲内でほぼ吸収される。これにより、半導体基板の表
面が融点近傍まで加熱され、約１００ｎｍまでの深さの
領域を活性化できるため、レーザ・アニールはソース／
ドレイン領域、特にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅ
ｄ Ｄｒａｉｎ）構造における低濃度不純物拡散領域の
活性化等には極めて適している。
れて、個々のＭＯＳ−ＦＥＴにおいてはソース／ドレイ
ン領域における不純物拡散範囲の深さ、すなわち接合深
さを浅くすることが必要とされている。この場合、炉ア
ニールやＲＴＡにより活性化アニールやシリサイド化ア
ニールを行うと、基板の昇温速度と降温速度が遅く、接
合深さが大きくなってしまうという問題がある。これら
に対し、レーザ・アニールではレーザ・パルスの１ショ
ットがピコ秒からナノ秒のオーダーで短く、しかもその
エネルギーは被照射層の表面から約２０ｎｍまでの浅い
範囲内でほぼ吸収される。これにより、半導体基板の表
面が融点近傍まで加熱され、約１００ｎｍまでの深さの
領域を活性化できるため、レーザ・アニールはソース／
ドレイン領域、特にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅ
ｄ Ｄｒａｉｎ）構造における低濃度不純物拡散領域の
活性化等には極めて適している。
【０００６】
【発明が解決しようとする課題】ところで、ＭＯＳ−Ｆ
ＥＴのソース／ドレイン領域の活性化やシリサイド化等
が行われる時点では、既にゲート電極が形成されている
のが普通であり、また特に高集積化された半導体装置に
おいては、既に他のデバイスの電極パターンや配線パタ
ーンが多数形成されていることも少なくない。したがっ
て、レーザ・アニール時には、これらのパターンも同時
に加熱されることになるが、デザイン・ルールの縮小に
伴ってこの加熱によりパターンが変形するという問題が
顕在化してきた。
ＥＴのソース／ドレイン領域の活性化やシリサイド化等
が行われる時点では、既にゲート電極が形成されている
のが普通であり、また特に高集積化された半導体装置に
おいては、既に他のデバイスの電極パターンや配線パタ
ーンが多数形成されていることも少なくない。したがっ
て、レーザ・アニール時には、これらのパターンも同時
に加熱されることになるが、デザイン・ルールの縮小に
伴ってこの加熱によりパターンが変形するという問題が
顕在化してきた。
【０００７】半導体装置の電極パターンや配線パターン
は、通常、誘電体膜の上に形成されているが、たとえば
代表的な誘電体であるＳｉＯ2 の熱伝導率（０．０１４
Ｗ／ｃｍ・ｄｅｇ）はＳｉ基板の熱伝導率（１．５Ｗ／
ｃｍ・ｄｅｇ）よりも２桁も低い。このため、ＳｉＯ2
膜上のパターンの内部で蓄熱が進行し、この熱によりパ
ターンが変形するのである。
は、通常、誘電体膜の上に形成されているが、たとえば
代表的な誘電体であるＳｉＯ2 の熱伝導率（０．０１４
Ｗ／ｃｍ・ｄｅｇ）はＳｉ基板の熱伝導率（１．５Ｗ／
ｃｍ・ｄｅｇ）よりも２桁も低い。このため、ＳｉＯ2
膜上のパターンの内部で蓄熱が進行し、この熱によりパ
ターンが変形するのである。
【０００８】この問題の解決策として、レーザのパワー
を低下させて電極パターンや配線パターンにおける蓄熱
を抑制することも考えられる。しかし、この方法ではＬ
ＤＤ領域のイオンの活性化率が低下し、抵抗が増大して
ＭＯＳ−ＦＥＴの動作速度が低下したり、半導体基板の
結晶性が十分に回復せずにリーク電流が増大したり、シ
リサイド化が十分に進行せず、所望のコンタクト抵抗の
低減が達成されなかったりする等の逆効果が生じやす
い。
を低下させて電極パターンや配線パターンにおける蓄熱
を抑制することも考えられる。しかし、この方法ではＬ
ＤＤ領域のイオンの活性化率が低下し、抵抗が増大して
ＭＯＳ−ＦＥＴの動作速度が低下したり、半導体基板の
結晶性が十分に回復せずにリーク電流が増大したり、シ
リサイド化が十分に進行せず、所望のコンタクト抵抗の
低減が達成されなかったりする等の逆効果が生じやす
い。
【０００９】一例として、図３および図４に、不純物を
イオン注入したＳｉ基板にＸｅＣｌエキシマ・レーザ・
アニール（ＥＬＡ，波長３０８ｎｍ）を行った場合のシ
ート抵抗と接合深さの関係を示す。図３の横軸は、ｎ型
Ｓｉ基板にＢＦ2 + をイオン注入して形成したｐ+ 型ソ
ース／ドレイン領域のｐ+ ｎ接合深さ（ｎｍ）、図４の
横軸はｐ型Ｓｉ基板にＡｓ+ をイオン注入して形成した
ｎ+ 型ソース／ドレイン領域のｎ+ ｐ接合深さ（ｎｍ）
をそれぞれ表しており、縦軸は両図ともシート抵抗（Ω
／□）を表す。イオン注入は、いずれも厚さ１０ｎｍの
ゲートＳｉＯ2膜を介して行っており、注入条件はイオ
ン加速エネルギー１５ｋｅＶ，ドース量３×１０15／ｃ
ｍ2 である。また、レーザ・アニールは厚さ５０ｎｍの
反射防止ＳｉＯ2 膜を介して行っており、このときの光
エネルギー密度（ｍＪ／ｃｍ2 ）をプロットの傍らに記
載してある。
イオン注入したＳｉ基板にＸｅＣｌエキシマ・レーザ・
アニール（ＥＬＡ，波長３０８ｎｍ）を行った場合のシ
ート抵抗と接合深さの関係を示す。図３の横軸は、ｎ型
Ｓｉ基板にＢＦ2 + をイオン注入して形成したｐ+ 型ソ
ース／ドレイン領域のｐ+ ｎ接合深さ（ｎｍ）、図４の
横軸はｐ型Ｓｉ基板にＡｓ+ をイオン注入して形成した
ｎ+ 型ソース／ドレイン領域のｎ+ ｐ接合深さ（ｎｍ）
をそれぞれ表しており、縦軸は両図ともシート抵抗（Ω
／□）を表す。イオン注入は、いずれも厚さ１０ｎｍの
ゲートＳｉＯ2膜を介して行っており、注入条件はイオ
ン加速エネルギー１５ｋｅＶ，ドース量３×１０15／ｃ
ｍ2 である。また、レーザ・アニールは厚さ５０ｎｍの
反射防止ＳｉＯ2 膜を介して行っており、このときの光
エネルギー密度（ｍＪ／ｃｍ2 ）をプロットの傍らに記
載してある。
【００１０】これらの図より、接合深さを１００ｎｍ以
下とするためには、おおよそ１１００ｍＪ／ｃｍ2 まで
の光エネルギー密度が利用できることがわかる。しか
し、実際には約８００ｍＪ／ｃｍ2 を越えると電極パタ
ーンや配線パターンは極めて変形しやすい。しかも、光
エネルギーが小さすぎるとシート抵抗は急激に増大する
様子が明らかである。
下とするためには、おおよそ１１００ｍＪ／ｃｍ2 まで
の光エネルギー密度が利用できることがわかる。しか
し、実際には約８００ｍＪ／ｃｍ2 を越えると電極パタ
ーンや配線パターンは極めて変形しやすい。しかも、光
エネルギーが小さすぎるとシート抵抗は急激に増大する
様子が明らかである。
【００１１】あるいは別の対策として、被照射部位の特
性に応じてレーザのエネルギー密度を変化させることも
考えられる。しかし、これではスループットの大幅な低
下が避けられず、実用的とは言えない。
性に応じてレーザのエネルギー密度を変化させることも
考えられる。しかし、これではスループットの大幅な低
下が避けられず、実用的とは言えない。
【００１２】そこで本発明は、微細なＭＯＳ−ＦＥＴに
おいて低抵抗の浅い接合を形成する一方で、ゲート電極
や配線パターンの変形を防止することが可能な半導体装
置の製造方法を提供することを目的とする。
おいて低抵抗の浅い接合を形成する一方で、ゲート電極
や配線パターンの変形を防止することが可能な半導体装
置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
であり、アニールを要する第１の領域とアニールが実質
的に不要な第２の領域とが混在する基板に対して光アニ
ールを行う方法であって、前記基板の全面に、前記第１
の領域上ではアニール光の反射率を極小となし、かつ前
記第２の領域上ではアニール光の反射率を極大となすご
とく制御された膜厚を有する反射防止膜を設けることを
特徴とする。
造方法は、上述の目的を達成するために提案されるもの
であり、アニールを要する第１の領域とアニールが実質
的に不要な第２の領域とが混在する基板に対して光アニ
ールを行う方法であって、前記基板の全面に、前記第１
の領域上ではアニール光の反射率を極小となし、かつ前
記第２の領域上ではアニール光の反射率を極大となすご
とく制御された膜厚を有する反射防止膜を設けることを
特徴とする。
【００１４】本発明はまた、前記第２の領域の少なくと
も表層部が第１の領域と実質的に等しい屈折率を有する
ことを特徴とする。
も表層部が第１の領域と実質的に等しい屈折率を有する
ことを特徴とする。
【００１５】本発明はまた、前記第１の領域がＭＯＳ−
ＦＥＴのソース／ドレイン領域であり、前記第２の領域
がゲート電極であることを特徴とする。
ＦＥＴのソース／ドレイン領域であり、前記第２の領域
がゲート電極であることを特徴とする。
【００１６】本発明はまた、前記反射防止膜が誘電体膜
であることを特徴とする。
であることを特徴とする。
【００１７】本発明はさらに、前記光アニールがレーザ
照射により行われることを特徴とする。
照射により行われることを特徴とする。
【００１８】
【作用】本発明者は、電極パターンや配線パターン等の
ように加熱を避けるべき領域にはエネルギー密度が低
く、ソース／ドレイン領域のように加熱を要する領域に
はエネルギー密度が高くなるような光アニールを可能と
する方法を実現するため、従来からレーザ・アニールに
適用されている反射防止膜の効果に着目した。たとえば
特開昭５８−１１６７３０号公報には、ｐ型Ｓｉ基板や
ｐ型Ｓｉ薄膜に対してレーザ照射を行うと、レーザ光の
大部分は反射され３０〜４０％程度の光エネルギーが吸
収されるに過ぎないが、これらの上にＳｉＯ2 等からな
る反射防止膜を形成すると光エネルギーの吸収効率が向
上することが開示されている。前述の図３および図４に
データを示した実験においても、反射防止ＳｉＯ2 膜が
用いられている。
ように加熱を避けるべき領域にはエネルギー密度が低
く、ソース／ドレイン領域のように加熱を要する領域に
はエネルギー密度が高くなるような光アニールを可能と
する方法を実現するため、従来からレーザ・アニールに
適用されている反射防止膜の効果に着目した。たとえば
特開昭５８−１１６７３０号公報には、ｐ型Ｓｉ基板や
ｐ型Ｓｉ薄膜に対してレーザ照射を行うと、レーザ光の
大部分は反射され３０〜４０％程度の光エネルギーが吸
収されるに過ぎないが、これらの上にＳｉＯ2 等からな
る反射防止膜を形成すると光エネルギーの吸収効率が向
上することが開示されている。前述の図３および図４に
データを示した実験においても、反射防止ＳｉＯ2 膜が
用いられている。
【００１９】一般にある基板上に形成された薄膜に単色
光を入射させると、入射光と反射光の干渉に起因して、
薄膜の膜厚にしたがって反射率が周期的に変化すること
が知られている。この反射率変化の周期は、λ／２ｎ
（ただし、λは光の波長、ｎは薄膜の屈折率を表す。）
で表される。一例として図１に、Ｓｉ基板上に形成され
たＳｉＯ2 膜の膜厚（ｎｍ）と、ＸｅＣｌエキシマ・レ
ーザ波長３０８ｎｍにおける反射率Ｒ（％）との関係を
示す。ここで、ＳｉＯ2 膜の屈折率ｎは１．４６であ
り、図中に示される最初の極大反射率Ｒmax は膜厚ｄ3
で現れる。極大反射率Ｒmax の現れる周期は、λ／２ｎ
より約１０５ｎｍである。隣接する極大反射率Ｒmax の
中点位置には、極小反射率Ｒmin を示す膜厚ｄ2 が存在
する。
光を入射させると、入射光と反射光の干渉に起因して、
薄膜の膜厚にしたがって反射率が周期的に変化すること
が知られている。この反射率変化の周期は、λ／２ｎ
（ただし、λは光の波長、ｎは薄膜の屈折率を表す。）
で表される。一例として図１に、Ｓｉ基板上に形成され
たＳｉＯ2 膜の膜厚（ｎｍ）と、ＸｅＣｌエキシマ・レ
ーザ波長３０８ｎｍにおける反射率Ｒ（％）との関係を
示す。ここで、ＳｉＯ2 膜の屈折率ｎは１．４６であ
り、図中に示される最初の極大反射率Ｒmax は膜厚ｄ3
で現れる。極大反射率Ｒmax の現れる周期は、λ／２ｎ
より約１０５ｎｍである。隣接する極大反射率Ｒmax の
中点位置には、極小反射率Ｒmin を示す膜厚ｄ2 が存在
する。
【００２０】この原理を本発明に適用すると、以下のよ
うになる。すなわち、反射防止膜を介して光アニールを
行う場合、加熱を要する第１の領域上では極小反射率Ｒ
minが達成されるように反射防止膜の膜厚を制御すれ
ば、光透過率が増大し、この領域における加熱温度が上
昇する。反対に、加熱を実質的に必要としない第２の領
域上では極大反射率Ｒmax が達成されるように反射防止
膜の膜厚を制御すれば、光透過率が減少し、この領域に
おける加熱温度が低下する。このとき、極小反射率Ｒ
min と極大反射率Ｒmax とを達成する反射防止膜の膜厚
差は、λ／４ｎの奇数倍である。ただし、デバイスの構
造により、たとえばゲートＳｉＯ2 膜が反射防止膜の一
部として使用できるような場合には、ゲートＳｉＯ2 膜
の膜厚も含めて上述の膜厚差が達成されるように反射防
止膜の膜厚を制御すべきである。
うになる。すなわち、反射防止膜を介して光アニールを
行う場合、加熱を要する第１の領域上では極小反射率Ｒ
minが達成されるように反射防止膜の膜厚を制御すれ
ば、光透過率が増大し、この領域における加熱温度が上
昇する。反対に、加熱を実質的に必要としない第２の領
域上では極大反射率Ｒmax が達成されるように反射防止
膜の膜厚を制御すれば、光透過率が減少し、この領域に
おける加熱温度が低下する。このとき、極小反射率Ｒ
min と極大反射率Ｒmax とを達成する反射防止膜の膜厚
差は、λ／４ｎの奇数倍である。ただし、デバイスの構
造により、たとえばゲートＳｉＯ2 膜が反射防止膜の一
部として使用できるような場合には、ゲートＳｉＯ2 膜
の膜厚も含めて上述の膜厚差が達成されるように反射防
止膜の膜厚を制御すべきである。
【００２１】ところで、上述のような反射率の周期的変
化は、薄膜の形成される基板の材料が異なれば、当然変
化する。そこで実用上は、第２の領域の少なくとも表層
部が第１の領域と実質的に等しい屈折率を有していれ
ば、反射防止膜の膜厚設定が容易となる。以上の条件を
考えた場合、実用上最も重要と考えられる本発明の用途
のひとつは、ＭＯＳ−ＦＥＴの活性化アニールである。
つまり、第１の領域がＳｉ基板に形成されたソース／ド
レイン領域であり、第２の領域がＳｉ系材料層を少なく
とも表層部に有するゲート電極である場合、反射防止膜
の膜厚が上述のように制御されていれば、ゲート電極の
変形を来すことなくソース／ドレイン領域の活性化やＳ
ｉ基板の結晶性の回復を十分に行うことができる。
化は、薄膜の形成される基板の材料が異なれば、当然変
化する。そこで実用上は、第２の領域の少なくとも表層
部が第１の領域と実質的に等しい屈折率を有していれ
ば、反射防止膜の膜厚設定が容易となる。以上の条件を
考えた場合、実用上最も重要と考えられる本発明の用途
のひとつは、ＭＯＳ−ＦＥＴの活性化アニールである。
つまり、第１の領域がＳｉ基板に形成されたソース／ド
レイン領域であり、第２の領域がＳｉ系材料層を少なく
とも表層部に有するゲート電極である場合、反射防止膜
の膜厚が上述のように制御されていれば、ゲート電極の
変形を来すことなくソース／ドレイン領域の活性化やＳ
ｉ基板の結晶性の回復を十分に行うことができる。
【００２２】さらに、本発明の反射防止膜としてはＳｉ
Ｏ2 等の誘電体膜を使用し、光アニールは単色光を得や
すいレーザ照射により行うことが最も有効である。
Ｏ2 等の誘電体膜を使用し、光アニールは単色光を得や
すいレーザ照射により行うことが最も有効である。
【００２３】
【実施例】以下、本発明の具体的な実施例について説明
する。本実施例は、本発明をＭＯＳ−ＦＥＴの形成に適
用した例である。このプロセスを図２を参照しながら説
明する。まず、図２（ａ）に示されるように、Ｓｉ基板
１にＬＯＣＯＳ法等により素子分離領域２を形成し、ウ
ェハの全面を熱酸化して厚さ約１０ｎｍのゲートＳｉＯ
2 膜３を形成した。その後、ウェハの全面に不純物を含
有する多結晶シリコン層４とタングステン・シリサイド
（ＷＳｉx ）層５を順次積層して、いわゆるタングステ
ン・ポリサイド膜を形成した。本実施例ではさらに、後
工程で形成される層間絶縁膜との間の応力緩和を目的と
して不純物を含有する多結晶シリコン層６を積層し、３
層より構成される多層膜７を形成した。この多層膜７
は、パターニングによりゲート電極７ａ〔図２（ｂ）参
照。〕となる層である。
する。本実施例は、本発明をＭＯＳ−ＦＥＴの形成に適
用した例である。このプロセスを図２を参照しながら説
明する。まず、図２（ａ）に示されるように、Ｓｉ基板
１にＬＯＣＯＳ法等により素子分離領域２を形成し、ウ
ェハの全面を熱酸化して厚さ約１０ｎｍのゲートＳｉＯ
2 膜３を形成した。その後、ウェハの全面に不純物を含
有する多結晶シリコン層４とタングステン・シリサイド
（ＷＳｉx ）層５を順次積層して、いわゆるタングステ
ン・ポリサイド膜を形成した。本実施例ではさらに、後
工程で形成される層間絶縁膜との間の応力緩和を目的と
して不純物を含有する多結晶シリコン層６を積層し、３
層より構成される多層膜７を形成した。この多層膜７
は、パターニングによりゲート電極７ａ〔図２（ｂ）参
照。〕となる層である。
【００２４】さらに、上記多層膜７の上に通常のＣＶＤ
法等により第１のＳｉＯ2 層８を形成した。この第１の
ＳｉＯ2 膜８は、後述の第２のＳｉＯ2 層１２〔図２
（ｄ）参照。〕と共に本発明における反射防止膜の一部
を構成する層である。このとき重要なことは、この第１
のＳｉＯ2 膜８の層厚の設定方法である。後に形成され
るゲート電極７ａは高温加熱を避けるべき領域であるか
ら、この上では反射防止膜の反射率を極大としたい。一
方、後述のＬＤＤ領域９および高濃度不純物拡散領域１
１からなるソース／ドレイン領域は不純物イオンの活性
化のために高温加熱を行うべき領域であるから、この上
では反射防止膜の反射率を極小としたい。そこで、図１
より、極大反射率Ｒmax が達成される時の反射防止膜の
膜厚をｄ3、極小反射率Ｒmin が達成されるときの膜厚
をｄ2 と定め、その差ｄ1 （＝ｄ3−ｄ2 ）の膜厚分だ
けを、まず第１のＳｉＯ2 膜８で形成する。このｄ1 は
λ／４ｎに相当し、計算上は約５０ｎｍとなるが、本実
施例では後述の図２（ｄ）からも明らかなように膜厚ｄ
2 がゲートＳｉＯ2 膜３の膜厚も含むことになるので、
この膜厚分を上乗せして第１のＳｉＯ2 膜８を約６０ｎ
ｍの膜厚に形成した。
法等により第１のＳｉＯ2 層８を形成した。この第１の
ＳｉＯ2 膜８は、後述の第２のＳｉＯ2 層１２〔図２
（ｄ）参照。〕と共に本発明における反射防止膜の一部
を構成する層である。このとき重要なことは、この第１
のＳｉＯ2 膜８の層厚の設定方法である。後に形成され
るゲート電極７ａは高温加熱を避けるべき領域であるか
ら、この上では反射防止膜の反射率を極大としたい。一
方、後述のＬＤＤ領域９および高濃度不純物拡散領域１
１からなるソース／ドレイン領域は不純物イオンの活性
化のために高温加熱を行うべき領域であるから、この上
では反射防止膜の反射率を極小としたい。そこで、図１
より、極大反射率Ｒmax が達成される時の反射防止膜の
膜厚をｄ3、極小反射率Ｒmin が達成されるときの膜厚
をｄ2 と定め、その差ｄ1 （＝ｄ3−ｄ2 ）の膜厚分だ
けを、まず第１のＳｉＯ2 膜８で形成する。このｄ1 は
λ／４ｎに相当し、計算上は約５０ｎｍとなるが、本実
施例では後述の図２（ｄ）からも明らかなように膜厚ｄ
2 がゲートＳｉＯ2 膜３の膜厚も含むことになるので、
この膜厚分を上乗せして第１のＳｉＯ2 膜８を約６０ｎ
ｍの膜厚に形成した。
【００２５】次に、通常のフォトリソグラフィによるレ
ジスト・パターニングを経て上記第１のＳｉＯ2 膜８お
よび多層膜７のドライエッチングを順次行い、図２
（ｂ）に示されるように第１のＳｉＯ2 膜パターン８ａ
およびゲート電極７ａを形成した。図中、エッチング後
に形成された各材料層のパターンには、元の材料層の符
号に添字ａを付して表してある。
ジスト・パターニングを経て上記第１のＳｉＯ2 膜８お
よび多層膜７のドライエッチングを順次行い、図２
（ｂ）に示されるように第１のＳｉＯ2 膜パターン８ａ
およびゲート電極７ａを形成した。図中、エッチング後
に形成された各材料層のパターンには、元の材料層の符
号に添字ａを付して表してある。
【００２６】さらに、この第１のＳｉＯ2 膜パターン８
ａおよびゲート電極７ａをマスクとしてＳｉ基板１にイ
オン注入を行うことにより、ソース／ドレイン領域を構
成するＬＤＤ領域９を自己整合的に形成した。
ａおよびゲート電極７ａをマスクとしてＳｉ基板１にイ
オン注入を行うことにより、ソース／ドレイン領域を構
成するＬＤＤ領域９を自己整合的に形成した。
【００２７】次に、ＣＶＤ法等によりウェハの全面にＳ
ｉＯ2 層（図示せず。）を形成した後、図２（ｃ）に示
されるようにこれをエッチバックして第１のＳｉＯ2 膜
パターン８ａおよびゲート電極７ａの側壁面にサイドウ
ォール１０を形成した。さらに、これら第１のＳｉＯ2
膜パターン８ａ，ゲート電極７ａ，サイドウォール１０
をマスクとして再びＳｉ基板１にイオン注入を行い、ソ
ース／ドレイン領域を構成する高濃度不純物拡散領域１
１を自己整合的に形成した。
ｉＯ2 層（図示せず。）を形成した後、図２（ｃ）に示
されるようにこれをエッチバックして第１のＳｉＯ2 膜
パターン８ａおよびゲート電極７ａの側壁面にサイドウ
ォール１０を形成した。さらに、これら第１のＳｉＯ2
膜パターン８ａ，ゲート電極７ａ，サイドウォール１０
をマスクとして再びＳｉ基板１にイオン注入を行い、ソ
ース／ドレイン領域を構成する高濃度不純物拡散領域１
１を自己整合的に形成した。
【００２８】なお、注入するイオンはＳｉ基板１の導電
型に応じてどちらを選択しても良く、Ｓｉ基板１がｐ型
の場合はＡｓ+ 、Ｓｉ基板１がｎ型の場合はＢＦ2 + 等
を用いることができる。いずれの場合も、注入エネルギ
ー５〜２０ｋｅＶ，ドース量１×１０15〜３×１０15／
ｃｍ2 程度の条件が採用される。
型に応じてどちらを選択しても良く、Ｓｉ基板１がｐ型
の場合はＡｓ+ 、Ｓｉ基板１がｎ型の場合はＢＦ2 + 等
を用いることができる。いずれの場合も、注入エネルギ
ー５〜２０ｋｅＶ，ドース量１×１０15〜３×１０15／
ｃｍ2 程度の条件が採用される。
【００２９】次に、図２（ｄ）に示されるようにウェハ
の全面に第２のＳｉＯ2 膜１２を形成した。ここでは、
ソース／ドレイン領域を構成する高濃度不純物拡散領域
１１上で反射防止膜が極小反射率Ｒmin を達成する膜厚
ｄ2 、すなわち約５０ｎｍに形成されていることが必要
である。ただし、本実施例の場合、この領域の膜厚ｄ 2
には同じくＳｉＯ2 からなるゲートＳｉＯ2 膜３の膜厚
１０ｎｍが含まれているので、第２のＳｉＯ2 膜１２は
約４０ｎｍの厚さに堆積させた。一方、ゲート電極７ａ
上では反射防止膜の膜厚としてｄ3 が達成された。この
部位の反射防止膜の膜厚ｄ3 は、第１のＳｉＯ2 膜パタ
ーン８ａの膜厚ｄ1 と第２のＳｉＯ2 膜１２の膜厚ｄ2
の和であり、約１００ｎｍである。このようにして、ゲ
ート電極７ａ上とソース／ドレイン領域上との間におけ
る反射防止膜の膜厚差を、約５０ｎｍとすることができ
た。
の全面に第２のＳｉＯ2 膜１２を形成した。ここでは、
ソース／ドレイン領域を構成する高濃度不純物拡散領域
１１上で反射防止膜が極小反射率Ｒmin を達成する膜厚
ｄ2 、すなわち約５０ｎｍに形成されていることが必要
である。ただし、本実施例の場合、この領域の膜厚ｄ 2
には同じくＳｉＯ2 からなるゲートＳｉＯ2 膜３の膜厚
１０ｎｍが含まれているので、第２のＳｉＯ2 膜１２は
約４０ｎｍの厚さに堆積させた。一方、ゲート電極７ａ
上では反射防止膜の膜厚としてｄ3 が達成された。この
部位の反射防止膜の膜厚ｄ3 は、第１のＳｉＯ2 膜パタ
ーン８ａの膜厚ｄ1 と第２のＳｉＯ2 膜１２の膜厚ｄ2
の和であり、約１００ｎｍである。このようにして、ゲ
ート電極７ａ上とソース／ドレイン領域上との間におけ
る反射防止膜の膜厚差を、約５０ｎｍとすることができ
た。
【００３０】この状態で、ウェハにＸｅＣｌエキシマ・
レーザ光（３０８ｎｍ）を９００ｍＪ／ｃｍ2 のエネル
ギー密度で照射したところ、ＬＤＤ領域９および高濃度
不純物領域１１に注入されたイオンを十分に活性化し、
Ｓｉ基板１の結晶性を十分に回復させることができ、し
かもゲート電極７ａの変形は招かなかった。もちろん、
接合が深くなることもなかった。
レーザ光（３０８ｎｍ）を９００ｍＪ／ｃｍ2 のエネル
ギー密度で照射したところ、ＬＤＤ領域９および高濃度
不純物領域１１に注入されたイオンを十分に活性化し、
Ｓｉ基板１の結晶性を十分に回復させることができ、し
かもゲート電極７ａの変形は招かなかった。もちろん、
接合が深くなることもなかった。
【００３１】この後、通常の工程にしたがって層間絶縁
膜の被覆、コンタクト・ホール加工、上層配線の形成等
を行ったが、低抵抗で信頼性の高いＭＯＳ−ＦＥＴを完
成することができた。
膜の被覆、コンタクト・ホール加工、上層配線の形成等
を行ったが、低抵抗で信頼性の高いＭＯＳ−ＦＥＴを完
成することができた。
【００３２】ところで、本発明は上述の実施例に何ら限
定されるものではない。たとえば、光アニールの光源と
しては、上述のＸｅＣｌ（３０８ｎｍ）の他、ＫｅＦ
（３５１ｎｍ），ＫｒＦ（２４９ｎｍ），ＡｒＦ（１９
３ｎｍ）等の各エキシマ・レーザ光源や、ルビー・レー
ザ（６９４ｎｍ）等のパルス・レーザ光源を用いること
ができる。上述の実施例でＸｅＣｌエキシマ・レーザを
用いたのは、この波長域における反射防止膜の下地材料
の屈折率を特に考慮したからである。反射防止膜の反射
率変化が基板の材料に依存することについては前述し
た。ここで、各種の半導体材料の波長による屈折率の変
化を、屈折率と一義的な関係にある吸収係数の変化でみ
たデータを図５に示す。ＸｅＣｌやＸｅＦの波長域では
ノンドープの単結晶ＳｉとＢ（ホウ素）を注入した単結
晶Ｓｉの吸収係数がほぼ等しいことがわかる。つまり、
Ｂのイオン注入によるＳｉ基板の特性変化を無視するこ
とができ、反射防止膜の膜厚設計が容易となるからであ
る。
定されるものではない。たとえば、光アニールの光源と
しては、上述のＸｅＣｌ（３０８ｎｍ）の他、ＫｅＦ
（３５１ｎｍ），ＫｒＦ（２４９ｎｍ），ＡｒＦ（１９
３ｎｍ）等の各エキシマ・レーザ光源や、ルビー・レー
ザ（６９４ｎｍ）等のパルス・レーザ光源を用いること
ができる。上述の実施例でＸｅＣｌエキシマ・レーザを
用いたのは、この波長域における反射防止膜の下地材料
の屈折率を特に考慮したからである。反射防止膜の反射
率変化が基板の材料に依存することについては前述し
た。ここで、各種の半導体材料の波長による屈折率の変
化を、屈折率と一義的な関係にある吸収係数の変化でみ
たデータを図５に示す。ＸｅＣｌやＸｅＦの波長域では
ノンドープの単結晶ＳｉとＢ（ホウ素）を注入した単結
晶Ｓｉの吸収係数がほぼ等しいことがわかる。つまり、
Ｂのイオン注入によるＳｉ基板の特性変化を無視するこ
とができ、反射防止膜の膜厚設計が容易となるからであ
る。
【００３３】さらに、反射防止膜の構成材料は、上述の
ＳｉＯ2 の他、ＳｉＮx （窒化シリコン）やＳｉＯx Ｎ
y （酸窒化シリコン）であっても良い。反射防止膜の膜
厚は、これらの反射防止膜の材料の屈折率と使用する光
源の波長にもとづいて決定することができる。極大反射
率Ｒmax を達成する膜厚ｄ3 と極小反射率Ｒmin を達成
する膜厚ｄ2 の差ｄ1 は、上述の実施例のようなλ／４
ｎには限られず、その奇数倍に選択しても良い。またｄ
3 が常にｄ2 より大きいとも限らない。ただし、ウェハ
表面の段差の増大を抑え、後工程における層間絶縁膜や
上層配線の段差被覆性を良好とするためには、ｄ1 をな
るべく小さい値に抑えることが望ましい。
ＳｉＯ2 の他、ＳｉＮx （窒化シリコン）やＳｉＯx Ｎ
y （酸窒化シリコン）であっても良い。反射防止膜の膜
厚は、これらの反射防止膜の材料の屈折率と使用する光
源の波長にもとづいて決定することができる。極大反射
率Ｒmax を達成する膜厚ｄ3 と極小反射率Ｒmin を達成
する膜厚ｄ2 の差ｄ1 は、上述の実施例のようなλ／４
ｎには限られず、その奇数倍に選択しても良い。またｄ
3 が常にｄ2 より大きいとも限らない。ただし、ウェハ
表面の段差の増大を抑え、後工程における層間絶縁膜や
上層配線の段差被覆性を良好とするためには、ｄ1 をな
るべく小さい値に抑えることが望ましい。
【００３４】アニールが実質的に不要な領域は、上述の
ゲート電極の他、一般の配線パターン等であっても良
い。
ゲート電極の他、一般の配線パターン等であっても良
い。
【００３５】なお、薄膜の膜厚変化による反射率変化を
アニール特性の改善に利用した従来技術としては、たと
えば特開昭５８−５３８２３号公報に、多結晶シリコン
薄膜の結晶化をＣＷ−Ａｒレーザ照射により単結晶化す
るに際し、この多結晶シリコン層を局所的に膜厚の異な
るＳｉＯ2 膜で被覆する技術が開示されている。ただし
この技術は、単一の材料層（多結晶シリコン層）がＳｉ
基板とＳｉＯ2 膜という熱伝導率の異なる複数の材料層
上にわたって延在されている場合のアニール温度の均一
化を目的とするものであり、本発明の目的とは異なる。
アニール特性の改善に利用した従来技術としては、たと
えば特開昭５８−５３８２３号公報に、多結晶シリコン
薄膜の結晶化をＣＷ−Ａｒレーザ照射により単結晶化す
るに際し、この多結晶シリコン層を局所的に膜厚の異な
るＳｉＯ2 膜で被覆する技術が開示されている。ただし
この技術は、単一の材料層（多結晶シリコン層）がＳｉ
基板とＳｉＯ2 膜という熱伝導率の異なる複数の材料層
上にわたって延在されている場合のアニール温度の均一
化を目的とするものであり、本発明の目的とは異なる。
【００３６】また、本願出願人は先に特開平３−２８３
６１１号公報において、ＬＤＤ構造を有するＭＯＳ−Ｆ
ＥＴのソース／ドレイン領域をレーザ・アニールにより
活性化する際に、低濃度不純物拡散領域（ＬＤＤ領域）
と高濃度不純物拡散領域との間でアニール温度を変化さ
せるために、両領域上で反射防止ＳｉＯ2 膜の膜厚に差
をつける技術を提案している。ただしこの技術は、共に
加熱を要する領域に対して温度差を発生させることを目
的としており、加熱の不要な領域を保護するという本発
明の目的とはやはり異なっている。
６１１号公報において、ＬＤＤ構造を有するＭＯＳ−Ｆ
ＥＴのソース／ドレイン領域をレーザ・アニールにより
活性化する際に、低濃度不純物拡散領域（ＬＤＤ領域）
と高濃度不純物拡散領域との間でアニール温度を変化さ
せるために、両領域上で反射防止ＳｉＯ2 膜の膜厚に差
をつける技術を提案している。ただしこの技術は、共に
加熱を要する領域に対して温度差を発生させることを目
的としており、加熱の不要な領域を保護するという本発
明の目的とはやはり異なっている。
【００３７】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、加熱すべき領域と加熱を避けるべき領
域とが混在した基板に対して所定の値にエネルギー密度
が固定されたレーザ光を一様に照射した場合でも、前者
の領域に対して十分なアニールを行いながら、後者の領
域への悪影響を回避することが可能となる。したがって
本発明は、微細なデザイン・ルールにもとづいてＭＯＳ
−ＦＥＴ等を形成する場合に、極めて有効である。
明を適用すれば、加熱すべき領域と加熱を避けるべき領
域とが混在した基板に対して所定の値にエネルギー密度
が固定されたレーザ光を一様に照射した場合でも、前者
の領域に対して十分なアニールを行いながら、後者の領
域への悪影響を回避することが可能となる。したがって
本発明は、微細なデザイン・ルールにもとづいてＭＯＳ
−ＦＥＴ等を形成する場合に、極めて有効である。
【図１】シリコン基板上のＳｉＯ2 膜の膜厚と３０８ｎ
ｍにおける反射率の関係を示す特性図である。
ｍにおける反射率の関係を示す特性図である。
【図２】本発明をＭＯＳ−ＦＥＴの形成に適用したプロ
セス例をその工程順にしたがって示す概略断面図であ
り、（ａ）はシリコン基板上にゲートＳｉＯ2 膜を介し
てゲート電極形成用の多層膜と反射防止膜の一部を構成
する第１のＳｉＯ2 膜が積層された状態、（ｂ）はゲー
ト電極がパターニングされ、イオン注入によりＬＤＤ領
域が形成された状態、（ｃ）はゲート電極の側壁部にサ
イドウォールが形成され、イオン注入により高濃度不純
物拡散領域が形成された状態、（ｄ）はウェハの全面に
第２のＳｉＯ2 膜が形成され、レーザ・アニールが行わ
れた状態をそれぞれ示す。
セス例をその工程順にしたがって示す概略断面図であ
り、（ａ）はシリコン基板上にゲートＳｉＯ2 膜を介し
てゲート電極形成用の多層膜と反射防止膜の一部を構成
する第１のＳｉＯ2 膜が積層された状態、（ｂ）はゲー
ト電極がパターニングされ、イオン注入によりＬＤＤ領
域が形成された状態、（ｃ）はゲート電極の側壁部にサ
イドウォールが形成され、イオン注入により高濃度不純
物拡散領域が形成された状態、（ｄ）はウェハの全面に
第２のＳｉＯ2 膜が形成され、レーザ・アニールが行わ
れた状態をそれぞれ示す。
【図３】ＸｅＣｌエキシマ・レーザ・アニール（ＥＬ
Ａ）時の光エネルギー密度によるｐ+ ｎ接合深さとシー
ト抵抗の変化関係を表す特性図である。
Ａ）時の光エネルギー密度によるｐ+ ｎ接合深さとシー
ト抵抗の変化関係を表す特性図である。
【図４】ＸｅＣｌエキシマ・レーザ・アニール（ＥＬ
Ａ）時の光エネルギー密度によるｎ+ ｐ接合深さとシー
ト抵抗の変化関係を表す特性図である。
Ａ）時の光エネルギー密度によるｎ+ ｐ接合深さとシー
ト抵抗の変化関係を表す特性図である。
【図５】各種半導体材料の吸収係数の波長または光子エ
ネルギー依存性を示す特性図である。
ネルギー依存性を示す特性図である。
１ ・・・Ｓｉ基板 ３ ・・・ゲートＳｉＯ2 膜 ７ａ・・・ゲート電極 ８ａ・・・第１のＳｉＯ2 膜パターン ９ ・・・ＬＤＤ領域 １１・・・高濃度不純物拡散領域 １２・・・第２のＳｉＯ2 膜 ｄ2 ・・・極小反射率Ｒmin が達成されるＳｉＯ2 膜の
膜厚 ｄ3 ・・・極大反射率Ｒmax が達成されるＳｉＯ2 膜の
膜厚 ｄ1 ・・・膜厚差（＝｜ｄ3 −ｄ2 ｜）
膜厚 ｄ3 ・・・極大反射率Ｒmax が達成されるＳｉＯ2 膜の
膜厚 ｄ1 ・・・膜厚差（＝｜ｄ3 −ｄ2 ｜）
Claims (5)
- 【請求項１】 アニールを要する第１の領域とアニール
が実質的に不要な第２の領域とが混在する基板に対して
光アニールを行う半導体装置の製造方法において、 前記基板の全面に、前記第１の領域上ではアニール光の
反射率を極小となし、かつ前記第２の領域上ではアニー
ル光の反射率を極大となすごとく制御された膜厚を有す
る反射防止膜を設けることを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記第２の領域の少なくとも表層部が第
１の領域と実質的に等しい屈折率を有することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の領域がＭＯＳトランジスタの
ソース／ドレイン領域であり、前記第２の領域がゲート
電極であることを特徴とする請求項１または請求項２記
載の半導体装置の製造方法。 - 【請求項４】 前記反射防止膜が誘電体膜であることを
特徴とする請求項１ないし請求項３のいずれか１項記載
の半導体装置の製造方法。 - 【請求項５】 前記光アニールがレーザ照射により行わ
れることを特徴とする請求項１ないし請求項４のいずれ
か１項記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810892A JP3211377B2 (ja) | 1992-06-17 | 1992-06-17 | 半導体装置の製造方法 |
| KR1019930010571A KR100267579B1 (ko) | 1992-06-17 | 1993-06-11 | 반도체장치의 제조방법 |
| US08/077,437 US5401666A (en) | 1992-06-17 | 1993-06-17 | Method for selective annealing of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15810892A JP3211377B2 (ja) | 1992-06-17 | 1992-06-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065536A true JPH065536A (ja) | 1994-01-14 |
| JP3211377B2 JP3211377B2 (ja) | 2001-09-25 |
Family
ID=15664481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15810892A Expired - Lifetime JP3211377B2 (ja) | 1992-06-17 | 1992-06-17 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5401666A (ja) |
| JP (1) | JP3211377B2 (ja) |
| KR (1) | KR100267579B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225327B1 (ko) * | 1995-05-26 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 |
| KR100313716B1 (ko) * | 1999-04-08 | 2001-11-15 | 김영환 | 씨모스 소자의 제조방법 |
| KR100290494B1 (ko) * | 1995-05-24 | 2001-11-26 | 가네꼬 히사시 | 전극 또는 배선용 폴리사이드 구조를 가진 반도체장치의제조방법 |
| KR100322885B1 (ko) * | 1999-07-01 | 2002-02-08 | 박종섭 | 고집적 반도체 장치의 게이트 전극 제조 방법 |
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
| JP2013016707A (ja) * | 2011-07-05 | 2013-01-24 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2015095578A (ja) * | 2013-11-13 | 2015-05-18 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3277533B2 (ja) * | 1992-01-08 | 2002-04-22 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
| JPH0766152A (ja) * | 1993-08-30 | 1995-03-10 | Sony Corp | 半導体装置の製造方法 |
| US5850096A (en) * | 1994-02-25 | 1998-12-15 | Fujitsu Limited | Enhanced semiconductor integrated circuit device with a memory array and a peripheral circuit |
| GB9406900D0 (en) * | 1994-04-07 | 1994-06-01 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin -film transistors |
| KR0151195B1 (ko) * | 1994-09-13 | 1998-10-01 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
| US5569624A (en) * | 1995-06-05 | 1996-10-29 | Regents Of The University Of California | Method for shallow junction formation |
| JP2792467B2 (ja) * | 1995-06-13 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6372592B1 (en) * | 1996-12-18 | 2002-04-16 | United States Of America As Represented By The Secretary Of The Navy | Self-aligned MOSFET with electrically active mask |
| US6297135B1 (en) | 1997-01-29 | 2001-10-02 | Ultratech Stepper, Inc. | Method for forming silicide regions on an integrated device |
| US6387803B2 (en) | 1997-01-29 | 2002-05-14 | Ultratech Stepper, Inc. | Method for forming a silicide region on a silicon body |
| US6369423B2 (en) | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
| US6521501B1 (en) * | 1999-05-11 | 2003-02-18 | Advanced Micro Devices, Inc. | Method of forming a CMOS transistor having ultra shallow source and drain regions |
| JP2000340671A (ja) * | 1999-05-26 | 2000-12-08 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US6426278B1 (en) * | 1999-10-07 | 2002-07-30 | International Business Machines Corporation | Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos |
| US6300208B1 (en) | 2000-02-16 | 2001-10-09 | Ultratech Stepper, Inc. | Methods for annealing an integrated device using a radiant energy absorber layer |
| US6635588B1 (en) * | 2000-06-12 | 2003-10-21 | Ultratech Stepper, Inc. | Method for laser thermal processing using thermally induced reflectivity switch |
| KR100415380B1 (ko) * | 2001-12-05 | 2004-01-16 | 주식회사 케이이씨 | 트랜지스터 및 그 제조 방법 |
| US6551888B1 (en) * | 2001-12-18 | 2003-04-22 | Advanced Micro Devices, Inc. | Tuning absorption levels during laser thermal annealing |
| US20030160233A1 (en) * | 2002-02-28 | 2003-08-28 | Rendon Michael J. | Method of forming a semiconductor device having an energy absorbing layer and structure thereof |
| US6844250B1 (en) * | 2003-03-13 | 2005-01-18 | Ultratech, Inc. | Method and system for laser thermal processing of semiconductor devices |
| US7208401B2 (en) * | 2004-03-12 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Method for forming a thin film |
| EP1780776A1 (en) * | 2005-10-28 | 2007-05-02 | STMicroelectronics S.r.l. | Process for manufacturing a high-scale-integration mos device |
| US7795124B2 (en) * | 2006-06-23 | 2010-09-14 | Applied Materials, Inc. | Methods for contact resistance reduction of advanced CMOS devices |
| DE102006050360B4 (de) * | 2006-10-25 | 2014-05-15 | Infineon Technologies Austria Ag | Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC |
| US20090263944A1 (en) * | 2008-04-17 | 2009-10-22 | Albert Chin | Method for making low Vt gate-first light-reflective-layer covered dual metal-gates on high-k CMOSFETs |
| US20100041220A1 (en) * | 2008-08-12 | 2010-02-18 | Advanced Micro Devices, Inc. | Methods for uniformly optically annealing regions of a semiconductor substrate |
| US8399808B2 (en) | 2010-10-22 | 2013-03-19 | Ultratech, Inc. | Systems and methods for forming a time-averaged line image |
| US8026519B1 (en) | 2010-10-22 | 2011-09-27 | Ultratech, Inc. | Systems and methods for forming a time-averaged line image |
| US8309474B1 (en) | 2011-06-07 | 2012-11-13 | Ultratech, Inc. | Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication |
| US9302348B2 (en) | 2011-06-07 | 2016-04-05 | Ultratech Inc. | Ultrafast laser annealing with reduced pattern density effects in integrated circuit fabrication |
| US8546805B2 (en) | 2012-01-27 | 2013-10-01 | Ultratech, Inc. | Two-beam laser annealing with improved temperature performance |
| US8501638B1 (en) | 2012-04-27 | 2013-08-06 | Ultratech, Inc. | Laser annealing scanning methods with reduced annealing non-uniformities |
| US9558973B2 (en) | 2012-06-11 | 2017-01-31 | Ultratech, Inc. | Laser annealing systems and methods with ultra-short dwell times |
| SG195515A1 (en) | 2012-06-11 | 2013-12-30 | Ultratech Inc | Laser annealing systems and methods with ultra-short dwell times |
| US9490128B2 (en) | 2012-08-27 | 2016-11-08 | Ultratech, Inc. | Non-melt thin-wafer laser thermal annealing methods |
| US9343307B2 (en) | 2013-12-24 | 2016-05-17 | Ultratech, Inc. | Laser spike annealing using fiber lasers |
| JP6193305B2 (ja) | 2014-07-29 | 2017-09-06 | ウルトラテック インク | 高性能線形成光学システム及び方法 |
| US10083843B2 (en) | 2014-12-17 | 2018-09-25 | Ultratech, Inc. | Laser annealing systems and methods with ultra-short dwell times |
| DE102021124138A1 (de) | 2021-09-17 | 2023-03-23 | Infineon Technologies Ag | Leistungshalbleitervorrichtung Verfahren zur Herstellung einer Leistungshalbleitervorrichtung |
| CN114724939A (zh) * | 2022-03-18 | 2022-07-08 | 成都莱普科技股份有限公司 | 一种改善半导体器件激光退火效果的方法及系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0058548B1 (en) * | 1981-02-16 | 1986-08-06 | Fujitsu Limited | Method of producing mosfet type semiconductor device |
| US4431459A (en) * | 1981-07-17 | 1984-02-14 | National Semiconductor Corporation | Fabrication of MOSFETs by laser annealing through anti-reflective coating |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| JPS63244776A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
| JPH0666466B2 (ja) * | 1988-04-26 | 1994-08-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US5130266A (en) * | 1990-08-28 | 1992-07-14 | United Microelectronics Corporation | Polycide gate MOSFET process for integrated circuits |
-
1992
- 1992-06-17 JP JP15810892A patent/JP3211377B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-11 KR KR1019930010571A patent/KR100267579B1/ko not_active IP Right Cessation
- 1993-06-17 US US08/077,437 patent/US5401666A/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290494B1 (ko) * | 1995-05-24 | 2001-11-26 | 가네꼬 히사시 | 전극 또는 배선용 폴리사이드 구조를 가진 반도체장치의제조방법 |
| KR100225327B1 (ko) * | 1995-05-26 | 1999-10-15 | 다니구찌 이찌로오, 기타오카 다카시 | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 |
| KR100313716B1 (ko) * | 1999-04-08 | 2001-11-15 | 김영환 | 씨모스 소자의 제조방법 |
| KR100322885B1 (ko) * | 1999-07-01 | 2002-02-08 | 박종섭 | 고집적 반도체 장치의 게이트 전극 제조 방법 |
| JP2009033150A (ja) * | 2003-10-03 | 2009-02-12 | Applied Materials Inc | 動的表面アニール処理のための吸収層 |
| WO2005114713A1 (ja) * | 2004-05-21 | 2005-12-01 | Matsushita Electric Industrial Co., Ltd. | 不純物導入方法及びこれを用いた電子素子 |
| US7582492B2 (en) | 2004-05-21 | 2009-09-01 | Panasonic Corporation | Method of doping impurities, and electronic element using the same |
| JP5054973B2 (ja) * | 2004-05-21 | 2012-10-24 | パナソニック株式会社 | 不純物導入方法 |
| US7525135B2 (en) | 2004-07-09 | 2009-04-28 | Nec Corporation | Semiconductor device and display device |
| JP2013016707A (ja) * | 2011-07-05 | 2013-01-24 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2015095578A (ja) * | 2013-11-13 | 2015-05-18 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5401666A (en) | 1995-03-28 |
| KR100267579B1 (ko) | 2000-10-16 |
| KR940001259A (ko) | 1994-01-11 |
| JP3211377B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211377B2 (ja) | 半導体装置の製造方法 | |
| US7091114B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4627961B2 (ja) | 半導体装置の作製方法 | |
| US6274488B1 (en) | Method of forming a silicide region in a Si substrate and a device having same | |
| US5236865A (en) | Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JP2945967B2 (ja) | 半導体デバイスの製造方法 | |
| KR20080056636A (ko) | 반도체 장치의 제조 방법 | |
| US20010012693A1 (en) | Method for forming a silicide region on a silicon body | |
| US6825115B1 (en) | Post silicide laser thermal annealing to avoid dopant deactivation | |
| US6420264B1 (en) | Method of forming a silicide region in a Si substrate and a device having same | |
| JP2864518B2 (ja) | 半導体装置の製造方法 | |
| JP2009130243A (ja) | 半導体装置の製造方法 | |
| US7098111B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP4455441B2 (ja) | 半導体装置の製造方法 | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| WO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
| US6040224A (en) | Method of manufacturing semiconductor devices | |
| JP2000196086A (ja) | チタンポリサイドゲ―トの形成方法 | |
| US6340617B1 (en) | Manufacture of semiconductor device | |
| JP2005136382A (ja) | 半導体装置の製造方法 | |
| JP3297770B2 (ja) | 半導体装置の製造方法 | |
| KR102608340B1 (ko) | 엑시머 레이저 어닐링을 이용한 초저접합 실리사이드층 형성방법 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JPH09199717A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |