[go: up one dir, main page]

CN102194866A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN102194866A
CN102194866A CN2011100515979A CN201110051597A CN102194866A CN 102194866 A CN102194866 A CN 102194866A CN 2011100515979 A CN2011100515979 A CN 2011100515979A CN 201110051597 A CN201110051597 A CN 201110051597A CN 102194866 A CN102194866 A CN 102194866A
Authority
CN
China
Prior art keywords
semiconductor layer
drain electrode
electrode
nitride semiconductor
hole injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100515979A
Other languages
English (en)
Inventor
井腰文智
桥诘真吾
引田正洋
山际优人
柳原学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102194866A publication Critical patent/CN102194866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种场效应晶体管，其具备形成于基板(100)上并具有第1氮化物半导体层(122)和第2氮化物半导体层(123)的半导体层层叠体(102)。在半导体层层叠体(102)上，相互留有间隔地形成有源电极(131)和漏电极(132)。在源电极(131)与漏电极(132)之间，与源电极(131)和漏电极(132)留有间隔地形成有栅电极(133)。在漏电极(132)的附近形成有空穴注入部(141)。空穴注入部(141)具有p型的第3氮化物半导体层(142)和形成于第3氮化物半导体层(142)上的空穴注入电极(143)。漏电极(132)与空穴注入电极(142)的电位实质相等。由此，能够容易地实现抑制了电流崩塌的使用了氮化物半导体的场效应晶体管。

Description

场效应晶体管
技术领域
本发明涉及场效应晶体管，特别涉及使用于逆变器和电源电路等中的使用了氮化物的晶体管。
背景技术
氮化镓(GaN)所代表的III-V族氮化物类化合物半导体、所谓的氮化物半导体受到关注。氮化物半导体是，通式用InxGayAl1-x-yN(0≤x≤1、0≤y≤1、x+y≤1)来表示的，由作为III族元素的铝(Al)、镓(Ga)、和铟(In)，以及作为V族元素的氮(N)构成的化合物半导体。氮化物半导体能够形成多种混晶，能够容易地形成异质结界面。氮化物半导体的异质结具有以下特征：即使在无掺杂的状态下也会通过自发极化或压电极化而在结界面上产生高浓度的二维电子气层(2DEG层)。将该高浓度的2DEG层作为载流子(carrier)来使用的场效应晶体管(FET：Field EffectTransistor)，作为高频用和大功率用的器件受到关注。
但是，在使用了氮化物半导体的FET中容易产生被称作电流崩塌的现象。电流崩塌是指一旦将器件置为断开状态后，再次置为导通状态时，电流在一定时间内变得难以流动的现象。若电流崩塌的特性恶劣，则高速的开关动作变得困难，在器件的动作中产生非常严重的问题。
作为减小电流崩塌的方法，研究了在电子供给层的表面形成保护膜的方法。作为保护膜，研究了形成硅氮化膜(SiN膜)或p型的有机半导体膜的方法(例如，参照专利文献1。)。
专利文献1：JP特开2007-27284号公报
但是，在通过形成保护膜来减小电流崩塌的方法中存在以下这种问题。在使用SiN膜作为保护膜的情况下，因SiN膜，难以在表面能级俘获载流子。但是，因为无法消灭在表面能级俘获的载流子，所以存在无法充分改善电流崩塌的问题。
在使用p型的有机半导体膜作为保护膜的情况下，期待限制表面能级对载流子的俘获，并且使俘获到的载流子消失。但是，有机半导体膜需要通过电阻加热蒸镀法或自旋法等来形成。因此，与通过化学气相沉积法(CVD法)等形成的SiN膜相比难以形成均匀的膜。因此，存在有机半导体膜与电子供给层之间的界面的状态变得不稳定，作为保护膜的功能没有被充分发挥的问题。
发明内容
本发明的目的在于，能够解决上述问题，能够容易地实现抑制了电流崩塌的使用了氮化物半导体的FET。
为了达成上述目的，本发明使FET为具备形成于漏电极的附近的空穴注入部的结构。
具体来说，本发明所涉及的FET具备：半导体层层叠体，其形成于基板上，具有第1氮化物半导体层、和形成于该第1氮化物半导体层上并且与该第1氮化物半导体层相比带隙较大的第2氮化物半导体层；源电极和漏电极，其相互留有间隔地形成于半导体层层叠体上；栅电极，其与源电极和漏电极留有间隔地形成于源电极与漏电极之间；和空穴注入部，其与所述栅电极相比更接近所述漏电极地形成于半导体层层叠体上，空穴注入部具有p型的第3氮化物半导体层和形成于该第3氮化物半导体层上的空穴注入电极，所述漏电极与所述空穴注入电极的电位实质相等。
本发明的FET具备与栅电极相比更接近漏电极地形成于半导体层层叠体上的空穴注入部，漏电极和空穴注入电极的电位实质相等。因此，在FET成为导通状态时，从空穴注入部向2DEG层注入空穴。被注入的空穴与在表面能级等俘获的电子再耦合。因此，能够使成为电流崩塌的原因的在表面能级等俘获的电子消失，所以能够抑制电流崩塌的产生。
在本发明的FET中，漏电极也可以形成于栅电极与空穴注入部之间。此外，空穴注入部也可以形成于漏电极与栅电极之间。此外，空穴注入部也可以以包围漏电极的方式形成。
在本发明的FET中，第3氮化物半导体层也可以具有相互留有间隔地形成的多个岛状部，且空穴注入电极跨越多个岛状部而形成。通过采用这种结构，能够抑制由第3氮化物半导体层所产生的2DEG层的电势上升，因此能够抑制由于2DEG层的载流子浓度减少所产生的导通电压的上升。
在此情况下，岛状部的与漏电极相对的边的长度、岛状部彼此的间隔的比也可以小于1。此外，岛状部的与漏电极相对的边的长度、和岛状部彼此的间隔的比也可以为1以上。通过使比小于1，能够高效地抑制导通电压的上升。另一方面，通过使比为1以上，能够有效地将空穴注入部作为场板来使用。
在本发明的FET中，第3氮化物半导体层的侧面也可以与漏电极的侧面相接。
在本发明的FET中，半导体层层叠体也可以具有元件区域和包围元件区域的元件分离区域，漏电极与空穴注入电极在元件分离区域上相互连接。
在本发明的FET中，半导体层层叠体也可以具有元件区域和包围元件区域的元件分离区域，漏电极和空穴注入电极在元件区域上相互连接。
在此情况下，也可以还具备：漏电极焊盘，其形成于元件分离区域上；和漏电极布线，其连接漏电极焊盘和漏电极以及空穴注入电极，漏电极布线跨越漏电极和空穴注入电极之上而形成，漏电极与空穴注入电极通过漏电极布线相互连接。若采用这种结构，则能够减小漏电极布线的布线电阻，并且能够有效地抑制导通电压的上升。
在本发明的FET中，第2氮化物半导体层的膜厚也可以在栅电极的下侧比第3氮化物半导体层的下侧薄。
在本发明的FET中，栅电极也可以与第2氮化物半导体层肖特基接触。
本发明的FET也可以还具备栅极绝缘膜，其形成于栅电极与第2氮化物半导体层之间。
本发明的FET也可以还具备p型的第4氮化物半导体层，其形成于栅电极与第2氮化物半导体层之间。
发明效果
根据本发明所涉及的氮化物半导体晶体管，能够实现抑制电流崩塌，并能够应用于功率晶体管的由氮化物半导体材料构成的FET。
附图说明
图1是表示一个实施方式所涉及的FET的平面图。
图2是图1的II-II线处的剖面图。
图3是表示一个实施方式所涉及的FET的变形例的剖面图。
图4是表示一个实施方式所涉及的FET的变形例的平面图。
图5是表示图4的V-V线处的剖面图。
图6是表示一个实施方式所涉及的FET的变形例的平面图。
图7是图6的VII-VII线处的剖面图。
图8是表示一个实施方式所涉及的FET的变形例的剖面图。
图9是表示一个实施方式所涉及的FET的变形例的平面图。
图10是表示一个实施方式所涉及的FET的变形例的平面图。
图11是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图12是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图13是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图14是表示凹槽深度与阈值电压的关系的曲线图。
图15是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图16是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图17是表示一个实施方式所涉及的FET的栅电极的构造的剖面图。
图18是表示一个实施方式所涉及的FET的空穴注入部的构造的剖面图。
具体实施方式
图1表示一个实施方式所涉及的场效应晶体管(FET)的平面结构。图2表示图1的II-II线处的剖面结构。如图1和图2所示，本实施方式的FET是多指型的FET。在半导体层层叠体102，形成有被元件分离区域105包围的活性区域103。在活性区域103上，交替地形成有指状的源电极131和漏电极132。在源电极131与漏电极132之间，分别形成有指状的栅电极133。
由1组源电极131、栅电极133和漏电极132形成了FET的单元107。相邻的单元107共有源电极131或漏电极136。各个单元107的源电极131之间、漏电极136之间、以及栅电极133之间相互并联连接，作为整体形成了一个FET。在各个单元107中，在漏电极132与栅电极133之间形成有空穴注入部141。
半导体层层叠体102具有：在硅基板100上隔着缓冲层121而形成的第1氮化物半导体层122，和在第1氮化物半导体层122上形成的第2氮化物半导体层123。第1氮化物半导体层122是电子移动的沟道层，例如是厚度为1μm～2μm程度的未掺杂的GaN层。第2氮化物半导体层123是电子供给层，例如是厚度为15nm～50nm程度的未掺杂的AlGaN层。另外，未掺杂是表示没有有意地导入杂质。
源电极131和漏电极132采用例如钛(Ti)和铝(Al)的层叠体即可。源电极131和漏电极132与由第1氮化物半导体层122中的与第2氮化物半导体层123之间的界面附近形成的二维电子气(2DEG)层构成的沟道欧姆接触即可。栅电极133采用例如镍(Ni)与金(Au)的层叠体即可。栅电极133形成沟道和肖特基结即可。另外，源电极131和漏电极132也可以采用与2DEG层直接相接的凹槽构造。
空穴注入部141具有在第2氮化物半导体层123上选择性地形成的p型的第3氮化物半导体层142、和在第3氮化物半导体层142上形成的空穴注入电极143。第3氮化物半导体层142是例如掺杂了镁(Mg)的GaN层。Mg的浓度为1×1019cm-3左右，载流子浓度为1×1018cm-3左右。第3氮化物半导体层142，在第2氮化物半导体层123上的整个面形成了氮化物半导体层后，通过使用了氯气的电感耦合等离子(ICP)蚀刻来去除氮化物半导体层的不需要的部分而形成即可。空穴注入电极143例如由钯构成，与第3氮化物半导体层142欧姆接触。
在第2氮化物半导体层123上，以覆盖源电极131、漏电极132、栅电极133和空穴注入部141的方式，形成有由氮化硅(Si3N4)构成的第1保护膜127。在源电极131上，形成有源电极布线135。源电极布线135通过在第1保护膜127形成的开口部与源电极131连接。第1保护膜127通过化学气相沉积法(CVD法)形成即可，开口部通过使用了氯气等的干蚀刻来形成即可。在漏电极132上形成有漏电极布线136。漏电极布线136通过在第1保护膜127形成的开口部与漏电极132连接。在第1保护膜127上，以覆盖源电极布线135和漏电极布线136的方式，形成有由Si3N4构成的第2保护膜128。第2保护膜128通过CVD法形成即可。
在元件分离区域105上，形成有源电极焊盘(source electrode pad)151、漏电极焊盘152、和栅电极焊盘153。源电极焊盘151通过源电极布线135与源电极131连接。漏电极焊盘152通过漏电极布线136与漏电极132连接。栅电极焊盘153通过与栅电极133形成一体的栅电极布线137与栅电极133连接。此外，漏电极焊盘152与空穴注入电极143连接。因此，漏电极132与空穴注入电极143连接。
以下，对本实施方式所涉及的FET的动作进行说明。可以认为电流崩塌起因于在表面能级俘获的电子。在没有形成空穴注入部141的以往的FET中，在FET为断开状态时将数十V程度的高漏极偏压施加于漏电极上的情况下，由于在第2氮化物半导体层123的表面能级等俘获的电子而使栅电极133与漏电极132之间的2DEG层被耗尽。因为在表面能级俘获的电子的放出时间比俘获时间慢，所以在刚刚将栅极置为导通状态后不久，在栅电极133与漏电极132之间耗尽层也扩大。因此，可以认为沟道没有完全打开，沟道电阻增大。
而本实施方式的FET具备空穴注入部141。空穴注入部141具有p型的第3氮化物半导体层142和与第3氮化物半导体层142欧姆接触的空穴注入电极143。空穴注入电极143与漏电极132连接，空穴注入电极143的电位与漏电极132的电位实质相等。因此，若将FET置为导通状态，则从p型的第3氮化物半导体层142向2DEG层注入空穴(hole)。被注入的空穴在断开状态下与在第2氮化物半导体层123的表面或层内被俘获的电子再耦合。因此，在2DEG层，耗尽层不扩大，能够抑制沟道电阻的增大。
空穴注入部141只要能够在漏电极132与栅电极133之间注入空穴，使得与在表面能级等俘获的电子再耦合即可。因此，在本实施方式中第3氮化物半导体层142含有p型的杂质。p型的杂质采用例如镁(Mg)即可，Mg的浓度为1×10-18cm-3～1×10-21cm-3程度即可。此外，第3氮化物半导体层142的厚度为50nm～300nm程度即可，优选为150nm～250nm程度。第3氮化物半导体层142的宽度虽也依赖于漏电极132与栅电极133的间隔，但为1μm～3μm程度即可，优选为1.5μm～2.5μm程度。
空穴注入部141可以设置于漏电极132与栅电极133之间的任意位置。其中，在空穴注入电极143上施加与漏电极132几乎相等的电压。因此，若空穴注入部141与栅电极133的间隔变窄，则栅极-漏极间的耐压降低。因此，优选使漏电极132与第3氮化物半导体层142的间隔Ddp小于漏电极132与栅电极133的间隔Ddg的30％。例如在Ddg为10μm左右的情况下，优选使Ddp小于3μm左右。考虑到光刻的精度等，在漏电极132与第3氮化物半导体层142之间留出间隔更能够容易地形成。但是，如图3所示，漏电极132的侧面与第3氮化物半导体层142的侧面也可以相接。此外，在图1和2中，也可以在漏电极132与源电极焊盘151之间也形成空穴注入部141。并且，也可以在漏电极132与源电极焊盘151之间以及漏电极132与漏电极焊盘152之间也形成空穴注入部141，并使空穴注入部141包围漏电极132。
此外，空穴注入部141不需要设置于栅电极133与漏电极132之间。也可以如图4和图5所示，隔着漏电极132，在与栅电极133相反的一侧形成空穴注入部141。在将空穴注入部141形成于漏电极132与栅电极133之间的情况下，存在由于空穴注入部141而沟道的载流子浓度局部降低，导通电阻上升的危险。但是，在将空穴注入部141形成于栅电极133的相反侧的情况下，空穴注入部141给沟道带来的影响变小。因此，与在漏电极132与栅电极133之间设置空穴注入部141的情况相比，能够减小导通电阻。
在多指型的FET中，在将空穴注入部141形成于与栅电极133相反的一侧的情况下，相邻的单元107无法共有漏电极132。因此，需要对每个单元107设置漏电极132。但是，空穴注入部141能够在相邻的单元107中共用。
但是，在将空穴注入部141设置于栅电极133与漏电极132之间的情况下，期待空穴注入部141起到缓和漏电极132的端部上的电场强度的漏极场板的作用。减小漏电极132的端部上的电场强度，对电流崩塌的减小有效。
空穴注入电极143的电位为在将FET置为导通状态时能够从第3氮化物半导体层142提供空穴的电位即可。具体来说，空穴注入电极143的电位与漏电极132的电位相等即可。在通过布线将空穴注入电极143与漏电极132连接的情况下，有可能由于布线的电阻而在空穴注入电极143的电位与漏电极132的电位之间产生若干差异的危险。因此，在此情况下的空穴注入电极143的电位与漏电极132的电位相等，是表示实质相等的意思。也就是说，表示不仅包含空穴注入电极143与漏电极132的电位完全相同的情况，而且包含由于布线的电阻而在空穴注入电极143的电位与漏电极132的电位之间产生了若干差异的情况的意思。
为了进一步减小空穴注入电极143的电位与漏电极132的电位的差异，也可以如图6和图7所示，形成覆盖漏电极132和空穴注入电极143的宽幅的漏电极布线136a。漏电极布线136a与空穴注入电极143通过在第1保护膜127形成的开口部连接。在使用了氮化物半导体的FET中，寻求导通电阻的减小。在导通电阻为10mΩ～100mΩ程度的低导通电阻的FET的情况下，漏极布线的电阻也对导通电阻产生很大的影响。若采用图6所示的结构，则不仅能够使漏电极132与空穴注入电极143之间的布线电阻非常小，而且能够使漏电极焊盘152与漏电极132之间的布线电阻以及漏电极焊盘152与空穴注入电极143之间的布线电阻也非常小。因此，为了减小FET的导通电阻是有用的。
另外，在将空穴注入部141设置于与栅电极133相反的一侧的情况下，也可以如图8所示，使漏电极布线136a覆盖漏电极132和空穴注入电极143。
为了进一步抑制导通电阻的增大，也可以如图9所示，使第3氮化物半导体层142为具有多个岛状部142a的不连续的构造。这样一来，因为来自第3氮化物半导体层142的空穴的提供量减少，所以能够抑制导通电阻的增大。为了抑制导通电阻的增大，优选尽量减小岛状部142a的与漏电极133相对的边的长度Li，和岛状部142a彼此的间隔Lv的比(Li/Lv))。至少使Li/Lv小于1即可。但是，若Li/Lv变小，则无法期待空穴注入部141的作为漏极场板的功能。为了使空穴注入部141充分发挥作为漏极场板的功能，优选Li/Lv为1以上。另外，在将空穴注入部141设置于与栅电极133相反的一侧的情况下，也可以如图10所示使第3氮化物半导体层142为不连续的构造。并且，在使第3氮化物半导体层142为不连续的构造的情况下，也可以形成覆盖漏电极132和空穴注入电极143的宽幅的漏电极布线136a。此外，也可以使空穴注入部141包围漏电极132。
在本实施方式中，采用了与第2氮化物半导体层123相接地形成栅电极133的MESFET(Metal Semiconductor Field Effect Transistor)构造。但是，栅电极133也可以为其他构造。例如，也可以如图11所示，采用在第2氮化物半导体层123上隔着绝缘膜126而形成栅电极133的MISFET(Metal Insulator Semiconductor Field Effect Transistor)构造。此外，也可以如图12所示，采用在第2氮化物半导体层123上隔着p型的第4氮化物半导体层124而形成栅电极133的增强型JFET(Junction Field EffectTransistor)构造。在采用增强型JFET的情况下，利用钯等与第4氮化物半导体层124欧姆接触的材料来形成栅电极133即可。
为了进一步提高阈值电压，也可以如图13所示，以填补形成于第2氮化物半导体层123上的凹槽的方式来形成第4氮化物半导体层124。如图14所示，凹槽的深度越深则阈值电压Vth越高。另外，如图15和图16所示，在MESFET和MISFET的情况下，也可以采用凹槽构造。凹槽通过使用了氯气的干蚀刻等来形成即可。在采用增强型JFET的情况下，在形成了凹槽的第2氮化物半导体层123上，使p型的氮化物半导体层再生长后，通过使用了氯气的干蚀刻等来选择性地除去即可。
此外，也可以如图17所示，在第2氮化物半导体层123上，形成了较薄的第5氮化物半导体层125后，形成第4氮化物半导体层124。第5氮化物半导体层125为例如厚度为2nm～10nm程度的未掺杂的AlGaN层即可。通过形成第5氮化物半导体层125，在选择性地对p型的氮化物半导体层进行蚀刻时，能够使第2氮化物半导体层123不易产生损伤。此外，因为半导体层层叠体的102的表面与2DEG层的距离变大，所以沟道不易受到表面能级的影响，能够进一步减小电流崩塌。
也可以使第4氮化物半导体层124和第3氮化物半导体层142为相同的组成和膜厚。这样一来，能够通过与第3氮化物半导体层142相同的步骤来形成。但是，空穴注入部141，为了抑制导通电压的上升，优选在空穴注入电极143上没有施加电压的情况下，从第3氮化物半导体层142提供的空穴的量尽量少。因此，也可以使杂质浓度在第3氮化物半导体层142中比第4氮化物半导体层124低，或者使第3氮化物半导体层142膜厚比第4氮化物半导体层124薄。此外，即使在使第4氮化物半导体层124为凹槽构造的情况下，也优选第3氮化物半导体层142不采用凹槽构造。但是，只要能够实现需要的导通电阻，也可以使第3氮化物半导体层142为凹槽构造。并且，在形成第5氮化物半导体层125的情况下，也可以如图18所示，在第5氮化物半导体层125上形成第3氮化物半导体层142。
(产业上的可利用性)
本发明所涉及的场效应晶体管是电流崩塌得到了抑制的使用了氮化物半导体的场效应晶体管，作为使用于逆变器或者电源电路等的功率晶体管是有用的。
符号说明：
100    硅基板
102    半导体层层叠体
103    活性区域
105    元件分离区域
107    单元
121    缓冲层
122    第1氮化物半导体层
123    第2氮化物半导体层
124    第4氮化物半导体层
125    第5氮化物半导体层
126    绝缘膜
127    第1保护膜
128    第2保护膜
131    源电极
132    漏电极
133    栅电极
135    源电极布线
136    漏电极布线
136a   漏电极布线
137    栅电极布线
141    空穴注入部
142    第3氮化物半导体层
142a   岛状部
143    空穴注入电极
151    源电极焊盘
152    漏电极焊盘
153    栅电极焊盘。

Claims (15)

1.一种场效应晶体管，其具备：
半导体层层叠体，其形成于基板上，具有第1氮化物半导体层和第2氮化物半导体层，该第2氮化物半导体层形成于该第1氮化物半导体层上，并且与该第1氮化物半导体层相比带隙较大；
源电极和漏电极，其相互留有间隔地形成于所述半导体层层叠体上；
栅电极，其与所述源电极及漏电极留有间隔地形成于所述源电极与所述漏电极之间；和
空穴注入部，其与所述栅电极相比更接近所述漏电极地形成于所述半导体层层叠体上，
所述空穴注入部具有p型的第3氮化物半导体层和形成于该第3氮化物半导体层上的空穴注入电极，
所述漏电极与所述空穴注入电极的电位实质相等。
2.根据权利要求1所述的场效应晶体管，其特征在于，
所述漏电极形成于所述栅电极与所述空穴注入部之间。
3.根据权利要求1所述的场效应晶体管，其特征在于，
所述空穴注入部形成于所述漏电极与所述栅电极之间。
4.根据权利要求1所述的场效应晶体管，其特征在于，
所述空穴注入部以包围所述漏电极的方式形成。
5.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述第3氮化物半导体层具有相互留有间隔地形成的多个岛状部，
所述空穴注入电极跨越所述多个岛状部而形成。
6.根据权利要求5所述的场效应晶体管，其特征在于，
所述岛状部的与所述漏电极相对的边的长度、和所述岛状部彼此的间隔之比小于1。
7.根据权利要求5所述的场效应晶体管，其特征在于，
所述岛状部的与所述漏电极相对的边的长度、和所述岛状部彼此的间隔之比为1以上。
8.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述第3氮化物半导体层的侧面与所述漏电极的侧面相接。
9.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述半导体层层叠体具有元件区域和包围该元件区域的元件分离区域，
所述漏电极和所述空穴注入电极在所述元件分离区域上相互连接。
10.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述半导体层层叠体具有元件区域和包围该元件区域的元件分离区域，
所述漏电极和所述空穴注入电极在所述元件区域上相互连接。
11.根据权利要求10所述的场效应晶体管，其特征在于，
还具备：
漏电极焊盘，其形成于所述元件分离区域上；和
漏电极布线，其连接所述漏电极焊盘与所述漏电极以及空穴注入电极，
所述漏电极布线跨越所述漏电极和所述空穴注入电极之上而形成，
所述漏电极和所述空穴注入电极通过所述漏电极布线相互连接。
12.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述第2氮化物半导体层的膜厚在所述栅电极的下侧比所述第3氮化物半导体层的下侧薄。
13.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
所述栅电极与所述第2氮化物半导体层肖特基接触。
14.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
还具备栅极绝缘膜，其形成于所述栅电极与所述第2氮化物半导体层之间。
15.根据权利要求1～4的任意一项所述的场效应晶体管，其特征在于，
还具备p型的第4氮化物半导体层，其形成于所述栅电极与所述第2氮化物半导体层之间。
CN2011100515979A 2010-03-02 2011-03-01 场效应晶体管 Pending CN102194866A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010045440A JP5618571B2 (ja) 2010-03-02 2010-03-02 電界効果トランジスタ
JP2010-045440 2010-03-02

Publications (1)

Publication Number Publication Date
CN102194866A true CN102194866A (zh) 2011-09-21

Family

ID=44530555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100515979A Pending CN102194866A (zh) 2010-03-02 2011-03-01 场效应晶体管

Country Status (3)

Country Link
US (1) US8148752B2 (zh)
JP (1) JP5618571B2 (zh)
CN (1) CN102194866A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716530A (zh) * 2016-05-11 2019-05-03 Rfhic公司 高电子迁移率晶体管
CN110383435A (zh) * 2017-09-15 2019-10-25 三垦电气株式会社 半导体装置
CN111048576A (zh) * 2018-10-15 2020-04-21 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111384164A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN115280512A (zh) * 2020-01-13 2022-11-01 剑桥氮化镓器件有限公司 Iii-v族半导体器件
CN115552631B (zh) * 2020-05-13 2024-02-06 新唐科技日本株式会社 功率放大用半导体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330167B2 (en) * 2008-11-26 2012-12-11 Furukawa Electric Co., Ltd GaN-based field effect transistor and method of manufacturing the same
JP5075264B1 (ja) * 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
JP5853187B2 (ja) 2011-05-30 2016-02-09 パナソニックＩｐマネジメント株式会社 スイッチ装置
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
US20150325689A1 (en) * 2012-06-25 2015-11-12 Seoul Semiconductor Co., Ltd. Iii-v transistor and method for manufacturing same
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US8896369B2 (en) 2013-03-14 2014-11-25 Panasonic Coporation Switching device
JP6326638B2 (ja) 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
WO2015077647A2 (en) * 2013-11-22 2015-05-28 Cambridge Electronics, Inc. Electric field management for a group iii-nitride semiconductor
JPWO2016002180A1 (ja) * 2014-07-04 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
DE102014113467B4 (de) * 2014-09-18 2022-12-15 Infineon Technologies Austria Ag Metallisierung eines Feldeffekt-Leistungstransistors
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
TWI718300B (zh) * 2016-05-11 2021-02-11 南韓商Ｒｆｈｉｃ公司 半導體電晶體及其加工方法
US9923069B1 (en) 2017-02-28 2018-03-20 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor device
JP2018142664A (ja) * 2017-02-28 2018-09-13 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2019003363A1 (ja) * 2017-06-28 2019-01-03 サンケン電気株式会社 半導体装置及びその製造方法
JP7075128B2 (ja) * 2018-04-23 2022-05-25 ナヴィタス セミコンダクター インコーポレイテッド 改良された終端構造を有する窒化ガリウムトランジスタ
JP7021034B2 (ja) 2018-09-18 2022-02-16 株式会社東芝 半導体装置
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
CN118039683A (zh) 2019-07-19 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
JP7247129B2 (ja) * 2020-02-14 2023-03-28 株式会社東芝 半導体装置
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN113224156B (zh) * 2021-04-22 2023-02-10 华为技术有限公司 一种氮化镓器件、开关功率管、驱动电路及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
WO2008062800A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Semiconductor device and its drive method
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459961A (en) * 1987-08-31 1989-03-07 Toshiba Corp Semiconductor device
JP2503616B2 (ja) * 1988-12-27 1996-06-05 日本電気株式会社 半導体装置
JP3164078B2 (ja) * 1998-10-05 2001-05-08 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP2008034522A (ja) * 2006-07-27 2008-02-14 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008098400A (ja) * 2006-10-12 2008-04-24 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
JP5292895B2 (ja) * 2008-03-31 2013-09-18 日本電気株式会社 窒化物半導体トランジスタ
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
CN1921147A (zh) * 2005-08-24 2007-02-28 株式会社东芝 氮化物半导体元件
WO2008062800A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Semiconductor device and its drive method
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109716530A (zh) * 2016-05-11 2019-05-03 Rfhic公司 高电子迁移率晶体管
CN109716530B (zh) * 2016-05-11 2022-03-25 Rfhic公司 高电子迁移率晶体管
CN110383435A (zh) * 2017-09-15 2019-10-25 三垦电气株式会社 半导体装置
CN111048576A (zh) * 2018-10-15 2020-04-21 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111048576B (zh) * 2018-10-15 2024-02-02 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN111384164A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111384164B (zh) * 2018-12-30 2021-12-31 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN115280512A (zh) * 2020-01-13 2022-11-01 剑桥氮化镓器件有限公司 Iii-v族半导体器件
CN115552631B (zh) * 2020-05-13 2024-02-06 新唐科技日本株式会社 功率放大用半导体装置

Also Published As

Publication number Publication date
US20110215379A1 (en) 2011-09-08
JP5618571B2 (ja) 2014-11-05
US8148752B2 (en) 2012-04-03
JP2011181743A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5618571B2 (ja) 電界効果トランジスタ
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP4712459B2 (ja) トランジスタ及びその動作方法
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US8598628B2 (en) Semiconductor device
JP5147197B2 (ja) トランジスタ
US8188515B2 (en) Semiconductor device
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
WO2010021099A1 (ja) 電界効果トランジスタ
CN102623498A (zh) 半导体元件
JP2011029247A (ja) 窒化物半導体装置及びその製造方法
JP4815020B2 (ja) 窒化物半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP2011066464A (ja) 電界効果トランジスタ
JP2013239735A (ja) 電界効果トランジスタ
JP5721782B2 (ja) 半導体装置
JP5545653B2 (ja) 窒化物系半導体装置
JP5898802B2 (ja) 電界効果トランジスタ
JP2015056413A (ja) 窒化物半導体装置
JP5739564B2 (ja) 電界効果トランジスタ
TWM599476U (zh) 可抑制電流崩塌之場效電晶體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921