[go: up one dir, main page]

CN113224156B - 一种氮化镓器件、开关功率管、驱动电路及其制作方法 - Google Patents

一种氮化镓器件、开关功率管、驱动电路及其制作方法 Download PDF

Info

Publication number
CN113224156B
CN113224156B CN202110436275.XA CN202110436275A CN113224156B CN 113224156 B CN113224156 B CN 113224156B CN 202110436275 A CN202110436275 A CN 202110436275A CN 113224156 B CN113224156 B CN 113224156B
Authority
CN
China
Prior art keywords
gan layer
layer
gallium nitride
drain metal
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110436275.XA
Other languages
English (en)
Other versions
CN113224156A (zh
Inventor
包琦龙
蒋其梦
唐高飞
王汉星
黄伯宁
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110436275.XA priority Critical patent/CN113224156B/zh
Publication of CN113224156A publication Critical patent/CN113224156A/zh
Priority to EP22169177.7A priority patent/EP4080582B1/en
Priority to JP2022070166A priority patent/JP7368535B2/ja
Priority to US17/727,221 priority patent/US20220344485A1/en
Application granted granted Critical
Publication of CN113224156B publication Critical patent/CN113224156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本申请实施例提供了一种氮化镓器件、开关功率管、驱动电路及其制作方法。该氮化镓器件的漏极包括P‑GaN层和漏极金属；P‑GaN层形成在AlGaN层之上，并且在器件栅宽方向上为条状结构；漏极金属包括多个第一结构区间和多个第二结构区间；多个第一结构区间和多个第二结构区间在栅宽方向上交替分布；漏极金属在第一结构区间与P‑GaN层接触；漏极金属第二结构区间既与P‑GaN层接触，又与AlGaN层形成欧姆接触。这样，漏极金属在第一结构区间实现局部注入空穴的能力，在第二结构区间通过欧姆接触(Ohmic contact)实现器件从漏极到源极的电流导通能力，由此能够在保证P‑GaN空穴注入效率的同时，避免器件本征导通电阻增大，从而提高器件开关速度，降低器件驱动损耗，提高器件可靠性。

Description

一种氮化镓器件、开关功率管、驱动电路及其制作方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种氮化镓器件、开关功率管、驱动电路及其制作方法。
背景技术
随着目前行业内对半导体器件低能耗、高效率和高功率密度的需求越来越显著，以氮化镓为基础制备的氮化镓器件(例如：场效应管等开关器件)越来越受到关注。
目前，氮化镓器件主要包含基于铝氮化镓/氮化镓(AlGaN/GaN)的横向异质结构的器件。AlGaN/GaN异质结构在其界面具有较高的二维电子气2DEG，因此可以天然地在其界面形成高电子迁移率的二维电子气(two-dimensional electron gas，2DEG)沟道，使得氮化镓器件与半导体硅器件相比具有更低的能耗、更高的效率和更高的功率密度。
然而，基于目前的生产工艺制备的氮化镓器件往往存在一些缺陷，这些缺陷可能导致氮化镓器件发生“电流崩塌”效应，这里的“电流崩塌”效应指的是氮化镓器件的导通电阻增大，而导通电阻增大会导致氮化镓器件的开关速度变慢、驱动损耗增大，降低器件可靠性。
发明内容
本申请实施例提供了一种氮化镓器件、开关功率管、驱动电路及其制作方法，能够在保证P-GaN空穴注入效率的同时，避免器件本征导通电阻增大，从而提高器件开关速度，降低器件驱动损耗，提高器件可靠性。
第一方面，本申请上实施例提供了一种氮化镓器件，包括：衬底；形成在衬底之上的缓冲层；形成在缓冲层之上的氮化镓GaN层；形成在氮化镓GaN层之上的AlGaN层；以及，形成在AlGaN层之上的源极、漏极和栅极；其中，漏极包括P-GaN层和漏极金属；P-GaN层形成在AlGaN层之上，并且在器件栅宽方向上为条状结构；漏极金属包括多个第一结构区间和多个第二结构区间；多个第一结构区间和多个第二结构区间在栅宽方向上交替分布；漏极金属在第一结构区间与P-GaN层接触；漏极金属在第二结构区间既与P-GaN层接触，又与AlGaN层形成欧姆接触。
根据以上技术方案，漏极金属在第一结构区间与P-GaN层接触，实现局部注入空穴的能力，在第二结构区间与AlGaN层形成欧姆接触，实现器件从漏极到源极的电流导通能力，由此能够在保证P-GaN空穴注入效率的同时，避免器件本征导通电阻过大，从而提高器件开关速度，降低器件驱动损耗，提高器件可靠性。并且，氮化镓器件在制备时，不需要将P-GaN层刻蚀成间断的结构，由此可以避免刻蚀精度对器件性能的影响，工艺上更简单。
结合第一方面，在第一方面的第一种可能的实现方式中，在第一结构区间：漏极金属形成在P-GaN层之上；漏极金属在垂直于栅宽方向上的宽度小于或者等于P-GaN层的宽度。这样，P-GaN层能够将漏极金属与AlGaN层隔离，使得漏极金属不会与AlGaN层接触，因此漏极金属的电子不会注入到其下方的AlGaN层，使得器件在漏极金属下方形成局部空穴，实现了器件局部注入空穴的能力，这一局部空穴能够能够补偿负电子陷阱，使得被电子陷阱捕获的电子得到释放，避免出现“电流崩塌”效应。
结合第一方面，在第一方面的第二种可能的实现方式中，在第一结构区间：漏极金属形成在P-GaN层之上；漏极金属的在垂直于栅宽方向上的宽度大于P-GaN层的宽度；漏极金属包括位于P-GaN层两侧的延伸部；延伸部与AlGaN层之间通过钝化层隔离。这样，虽然漏极金属的宽度大于P-GaN层的宽度，但是由于钝化层的存在，漏极金属不会与AlGaN层接触，因此漏极金属的电子不会注入到其下方的AlGaN层，使得器件在漏极金属下方形成局部空穴，实现了器件局部注入空穴的能力，这一局部空穴能够能够补偿负电子陷阱，使得被电子陷阱捕获的电子得到释放，避免出现“电流崩塌”效应。
结合第一方面和第一方面的第一、第二种可能的实现方式，在第一方面的第三种可能的实现方式中，在第二结构区间：漏极金属形成在P-GaN层和AlGaN层之上；漏极金属的宽度大于P-GaN层的宽度；漏极金属包括位于P-GaN层两侧的延伸部；延伸部与AlGaN层形成欧姆接触。这样，由于漏极金属的宽度大于P-GaN层的宽度，位于P-GaN层宽度范围之外的漏极金属可以与AlGaN层形成欧姆接触，实现器件从漏极到源极的电流导通能力。
结合第一方面和第一方面的第一至第三种可能的实现方式，在第一方面的第四种可能的实现方式中，P-GaN层在栅宽方向的各个位置宽度相等，这样，在刻蚀P-GaN层时，不需要针对不同的宽度而控制P-GaN层各个位置的刻蚀精度，从而降低工艺难度。
结合第一方面的第三种可能的实现方式，在第一方面的第五种可能的实现方式中，漏极金属在栅宽方向的各个位置宽度相等，这样，在刻蚀漏极金属时，不需要针对不同的宽度而控制P-GaN层各个位置的刻蚀精度，从而以降低工艺难度。
结合第一方面和第一方面的第一至第五种可能的实现方式，在第一方面的第六种可能的实现方式中，多个第一结构区间和多个第二结构区间为一体结构，这样，在刻蚀漏极金属时，不需要控制第一结构区间与第二结构区间的刻蚀间距，以降低工艺难度。
结合第一方面和第一方面的第一至第五种可能的实现方式，在第一方面的第七种可能的实现方式中，多个第一结构区间和多个第二结构区间在栅宽方向上交替间隔分布，相邻的第一结构区间和第二结构区间之间具有一定间距。
第二方面，本申请实施例提供了一种氮化镓器件的制作方法，该方法用于制作本申请第一实施例及其各实现方式的氮化镓器件，该方法包括：在衬底上自下而上依次外延生长出缓冲层、GaN层和AlGaN层；在AlGaN层上刻蚀出P-GaN层，P-GaN层栅宽方向上为连续的条状结构；在P-GaN层以及位于P-GaN层两侧的AlGaN层上制作漏极金属，以使漏极金属具有在栅宽方向上交替分布的多个第一结构区间和第二结构区间。
根据以上技术方案，漏极金属在第一结构区间与P-GaN层接触，实现局部注入空穴的能力，在第二结构区间与AlGaN层形成欧姆接触，实现器件从漏极到源极的电流导通能力，由此能够在保证P-GaN空穴注入效率的同时，避免器件本征导通电阻过大，从而提高器件开关速度，降低器件驱动损耗，提高器件可靠性。并且，氮化镓器件在制备时，不需要将P-GaN层刻蚀成间断的结构，由此可以避免刻蚀精度对器件性能的影响，工艺上更简单。
结合第二方面，在第一方面的第一种可能的实现方式中，第一结构区间通过以下方法得到：在P-GaN层之上刻蚀漏极金属，漏极金属的宽度小于或者等于P-GaN层的宽度，以形成第一结构区间。这样，P-GaN层能够将漏极金属与AlGaN层隔离，使得漏极金属不会与AlGaN层接触，因此漏极金属的电子不会注入到其下方的AlGaN层，使得器件在漏极金属下方形成局部空穴，实现了器件局部注入空穴的能力，这一局部空穴能够能够补偿负电子陷阱，使得被电子陷阱捕获的电子得到释放，避免出现“电流崩塌”效应。
结合第二方面，在第一方面的第二种可能的实现方式中，第二结构区间通过以下方法得到：在P-GaN层以及位于P-GaN层两侧的AlGaN层上刻蚀漏极金属，漏极金属包括位于P-GaN层两侧的延伸部，延伸部与AlGaN层形成欧姆接触，以形成第二结构区间。这样，由于漏极金属的宽度大于P-GaN层的宽度，位于P-GaN层宽度范围之外的漏极金属可以与AlGaN层形成欧姆接触，实现器件从漏极到源极的电流导通能力。
结合第二方面，在第一方面的第三种可能的实现方式中，第一结构区间和第二结构区间通过以下方法得到：在栅宽方向上，断续对P-GaN层两侧区域的钝化层进行刻蚀去除；在P-GaN层以及位于P-GaN层两侧的AlGaN层上刻蚀漏极金属，漏极金属包括位于P-GaN层两侧的延伸部；在钝化层未刻蚀去除的区域，延伸部与AlGaN层之间通过钝化层隔离，以形成第一结构区间；在钝化层刻蚀去除的区域，延伸部与AlGaN层接触，以形成第二结构区间。这样，在第一结构区间，P-GaN层能够将漏极金属与AlGaN层隔离，使得漏极金属不会与AlGaN层接触，因此漏极金属的电子不会注入到其下方的AlGaN层，使得器件在漏极金属下方形成局部空穴，实现了器件局部注入空穴的能力，这一局部空穴能够能够补偿负电子陷阱，使得被电子陷阱捕获的电子得到释放，避免出现“电流崩塌”效应；在第二结构区间，由于漏极金属的宽度大于P-GaN层的宽度，位于P-GaN层宽度范围之外的漏极金属可以与AlGaN层形成欧姆接触，实现器件从漏极到源极的电流导通能力。
第三方面，本申请实施例提供了一种驱动电路，包括：栅极驱动器和本申请实施例第一方面及其各实现方式提供的氮化镓器件；氮化镓器件的栅极耦合至栅极驱动器的信号输出端；氮化镓器件的源极和漏极耦合至负载电路中；栅极驱动器用于输出第一电位使氮化镓器件导通，以及，用于输出第二电位使氮化镓器件关断；其中，第一电位高于氮化镓器件的导通电位，第二电位低于氮化镓器件的导通电位。这样，该氮化镓器件可以作为负载电路的开关器件，由栅极驱动器控制导通和关断，由于该氮化镓器件克服了“电流崩塌”效应，本征导通电阻低、器件损耗小，因此能够提高负载电路整体的工作效率，降低负载电路的整体发热量，提高负载电路的工作稳定性。
附图说明
图1是一种常见的氮化镓器件的截面示意图；
图2是一种用于抑制“电流崩塌”效应的氮化镓器件的截面示意图；
图3是一种用于抑制“电流崩塌”效应的氮化镓器件的立体视图；
图4是本申请实施例一提供的氮化镓器件的立体图；
图5是本申请实施例一提供的第一结构区间的A向局部截面剖视图；
图6是本申请实施例一提供的第二结构区间的A向局部截面剖视图；
图7是本申请实施例二提供的氮化镓器件的制作方法的流程图；
图8是本申请实施例三提供的氮化镓器件的立体图；
图9是本申请实施例三提供的第一结构区间的局部截面剖视图；
图10是本申请实施例三提供的第二结构区间的局部截面剖视图；
图11是本申请实施例四提供的氮化镓器件的制作方法的流程图；
图12是本申请实施例五提供的氮化镓器件的结构立体图。
图示说明：
其中：100-衬底，200-缓冲层，300-GaN层，400-AlGaN层，410-钝化层，500-P-GaN层，610-第一结构区间，620-第二结构区间，621-延伸部。
具体实施方式
氮化镓(GaN，gallium nitride)是氮和镓的化合物，是一种III族(硼族元素)和V族(氮族元素)的直接能隙的半导体，氮化镓的能隙很宽，为3.4eV(电子伏特)，而现今最常用的半导体材料硅的能隙为1.12eV，因此氮化镓在高功率和高速器件中具有比硅器件更好的性能。
随着目前行业内对半导体器件低能耗、高效率和高功率密度的需求越来越显著，以氮化镓为基础制备的氮化镓器件(例如：场效应管、开关功率管等开关器件)越来越受到关注。目前，氮化镓器件主要包含基于氮化铝镓/氮化镓(AlGaN/GaN)的横向异质结构的器件。AlGaN/GaN异质结构在其界面具有较高的二维电子气2DEG沟道，因此可以天然地在其界面形成高电子迁移率的2DEG沟道，使得氮化镓器件与半导体硅器件相比具有更低的能耗、更高的效率和更高的功率密度。另外，氮化镓属于宽禁带半导体，其工作温度也很高，通常可以达到500℃以上，使得氮化镓器件具备高温条件下的工作能力。另外，氮化镓还具有较高的击穿电场，使得氮化镓器件具有较高的栅极-漏极击穿电压，具备高压条件下的工作能力。
氮化镓器件虽然满足了行业对半导体器件低能耗、高效率和高功率密度的需求，但是，基于目前的生产工艺制备的氮化镓器件往往存在一些缺陷，这些缺陷可能导致氮化镓器件发生“电流崩塌”效应，这里的“电流崩塌”效应指的是氮化镓器件的导通电阻增大，影响系统工作的稳定性。
图1是一种常见的氮化镓器件的截面示意图。下面结合图1对氮化镓器件缺陷产生的原因进行具体说明。如图1所示，由于氮化镓器件缺乏自支撑衬底，一般需要通过外延生长的方法制备。具体来说：可以首先在衬底100(一般为硅Si)外延生长出缓冲层200(bufferlayer)，然后在缓冲层200外延生长出GaN层300，然后在GaN层300外延生长出铝氮化镓AlGaN层400，得到氮化铝镓/氮化镓(AlGaN/GaN)横向异质结构，最后在AlGaN层400制作源极source(G)、漏极drain(D)和栅极gate(G)，完成氮化镓器件的制备。
然而，由于衬底和GaN的材料不同，具有不同的晶格常数和热膨胀系数，因此，衬底和GaN之间会由于晶格不匹配和热失配等问题而产生外延层裂纹，导致GaN外延材料中存在大量的缺陷，这些缺陷会捕获电子，造成器件在工作状态下的载流子浓度降低，使器件发生“电流崩塌”效应。
图2是一种用于抑制“电流崩塌”效应的氮化镓器件的截面示意图。如图2所示，目前，一种抑制“电流崩塌”效应的方法是在GaN器件的漏极D引入P型掺杂氮化镓P-GaN岛结构，该P-GaN岛结构可以实现局部区域的空穴注入，正电荷的空穴能够补偿负电子陷阱，使得被电子陷阱捕获的电子得到释放。
图3是一种用于抑制“电流崩塌”效应的氮化镓器件的立体视图。如图3所示，在栅宽方向，P-GaN岛结构可以包括漏极金属D2和多个岛状分布的P-GaN岛。其中，多个P-GaN岛在栅宽方向上间隔分布，漏极金属D2在栅宽方向上连续分布；在分布有P-GaN岛的区域，漏极金属D2生长在P-GaN岛之上，实现局部空穴注入；在没有分布P-GaN岛的区域，漏极金属D2生长在AlGaN层之上。这样，多个P-GaN岛的间隔化分布能够避免对器件本征导通电阻的大幅增加，不会导致芯片性能的大幅损失。
然而，在实际制备中，P-GaN岛之间的这种间隔结构需要通过刻蚀得到，而间隔距离的设计和刻蚀精度都会对制备得到的P-GaN岛之间的间隔距离造成影响，因此P-GaN岛之间的间隔距离很难把控。过大的间隔距离会导致P-GaN岛结构注入空穴的效率降低，从而使得电子陷阱的补偿效应降低；过小的间隔距离则会导致器件的本征导通电阻增加，降低器件的性能，增加器件的使用成本。
实施例一
本申请实施例一提供了一种氮化镓器件，能够在保证P-GaN空穴注入效率的同时，减小器件本征导通电阻增大的风险。
图4是本申请实施例一提供的氮化镓器件的立体图。如图4所示，该氮化镓器件包括：衬底(substrate)100；形成在衬底100之上的缓冲层(buffer layer)200；形成在缓冲层200之上的氮化镓GaN层300；形成在氮化镓GaN层300之上的铝氮化镓AlGaN层400；以及，形成在AlGaN层400之上的源极source(G)、漏极drain(D)和栅极gate(G)。其中，漏极drain(D)包括形成在AlGaN层400之上的P-GaN层500，以及设置在P-GaN层500和P-GaN层500两侧的AlGaN层400之上的漏极金属M。其中，漏极金属M可以为欧姆金属。
具体实现中，P-GaN层500为条状结构。P-GaN层优选在栅宽方向的各个位置宽度相等。漏极金属M在栅宽方向上可以包括多个第一结构区间610和多个第二结构区间620，多个第一结构区间610和多个第二结构区间620在栅宽方向上交替分布，多个第一结构区间610和多个第二结构区间620在栅宽方向为一体结构。图5是本申请实施例一提供的第一结构区间610的A向局部截面剖视图。如图5所示，在第一结构区间610，漏极金属M形成在P-GaN层500上方。其中，漏极金属M在垂直于栅宽方向上的宽度H1优选小于或者等于P-GaN层500的宽度H2，使得漏极金属M仅与P-GaN层500接触，而不与AlGaN层400接触。这样，第一结构区间610可以实现局部注入空穴的能力。
图6是本申请实施例一提供的第二结构区间620的A向局部截面剖视图。如图6所示，在第二结构区间620，漏极金属M形成在P-GaN层500上方和P-GaN层500两侧的AlGaN层400上方。其中，漏极金属M在垂直于栅宽方向上的宽度H3大于P-GaN层500的宽度H2，这样，漏极金属M在P-GaN层500两侧各有一部分位于P-GaN层500的宽度范围之外，形成延伸部621；栅极金属的位于P-GaN层500上方的部分与P-GaN层500接触，漏极金属M的延伸部621直接形成在AlGaN层400之上，与AlGaN层400形成欧姆接触(Ohmic contact)。这样，第二结构区间620可以实现器件在工作状态的从漏极D到源极S的电流导通能力。
进一步结合图6可以看出，在第二结构区间620，漏极金属M的截面可以呈现一个倒置的“凹”形结构，扣合在将P-GaN层500之上，漏极金属M通过倒置的“凹”形结构将P-GaN层500封闭在漏极金属M和AlGaN层400之间，“凹”形结构的两侧部分即为延伸部621，“凹”形结构的中间部分即为形成在P-GaN层500上方的部分。
本申请实施例中，第一结构区间610和第二结构区间620在栅宽方向上交替分布指的是在栅宽方向上，任意相邻的两个第一结构区间610之间设置有一个第二结构区间620，任意相邻的两个第二结构区间620之间设置有一个第一结构区间610，使得多个第一结构区间610和多个第二结构区间620能够在栅宽方向上均匀分布。这样，氮化镓器件能够在栅宽方向上均匀交替地形成空穴注入区域和电流导通区域，提高器件在栅宽方向各个位置的性能一致性。
本申请实施例中，第一结构区间610和第二结构区间620的数量可以有多种实现形式。例如，第一结构区间610和第二结构区间620的数量可以与栅宽的大小有关，栅宽越大，第一结构区间610和第二结构区间620的数量越多，栅宽越小，第一结构区间610和第二结构区间620的数量越少。这样，无论栅宽的大小与否，通过调节第一结构区间610和第二结构区间620的数量都可以器件在栅宽方向各个位置具有较高的性能一致性。
本申请实施例中，第一结构区间610和第二结构区间620在栅宽方向上的长度比例可以为多种形式，本领域技术人员可以根据实际需求的器件性能确定，例如：如果想要得到具有高载流子浓度的氮化镓器件，则可以增加第一结构区间的长度，如果想要提高氮化镓器件的从漏极D到源极S的电流导通能力，则可以增加第二结构区间的长度。
本申请实施例中，第一结构区间610和第二结构区间620的形状可以为多种形式，例如，第一结构区间610和第二结构区间620可以为矩形、多边形、圆形、椭圆形等。
根据上述结构，漏极金属M在第一结构区间610仅与P-GaN层500接触，实现局部注入空穴的能力，在第二结构区间620与AlGaN层400形成欧姆接触(Ohmic contact)，实现器件在工作状态的从漏极D到源极S的电流导通能力，由此能够在保证P-GaN空穴注入效率的同时，减小器件本征导通电阻增大的风险。并且，本申请实施例一提供的氮化镓器件在制备时，不需要将P-GaN层500刻蚀成间断的结构，由此可以避免刻蚀精度对器件性能的影响，工艺上更简单。
实施例二
本申请实施例二提供了一种氮化镓器件的制作方法，该方法用于得到本申请实施例一提供的氮化镓器件，或者其他氮化镓器件。
图7是本申请实施例二提供的氮化镓器件的制作方法的流程图。如图7所示，该方法可以包括以下步骤：
步骤S101，在衬底100上自下而上依次外延生长出缓冲层200、GaN层300和AlGaN层400。
步骤S101属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
步骤S102，在AlGaN层400上刻蚀出漏极D的P-GaN层500，其中，P-GaN层500是在栅宽方向上连续的条状结构。
其中，在AlGaN层400上刻蚀出栅极G的P-GaN层600的步骤也可以在步骤S102中实现，在AlGaN层400上刻蚀出栅极G的P-GaN层600属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
步骤S103，在P-GaN层500以及位于P-GaN层500两侧的AlGaN层400上制作漏极金属M。
其中，漏极金属M在栅宽方向上可以包括多个第一结构区间610和第二结构区间620，第一结构区间610和第二结构区间620在栅宽方向上连续交替分布。
在第一结构区间610，漏极金属M仅刻蚀在P-GaN层500的上方，漏极金属M在垂直于栅宽方向上的宽度优选小于或者等于P-GaN层500的宽度，使得漏极金属M仅与P-GaN层500接触，而不与AlGaN层400接触。
在第二结构区间620，漏极金属M在P-GaN层500两侧各有一部分位于P-GaN层500的宽度范围之外，形成延伸部621；漏极金属M的延伸部621直接形成在AlGaN层400之上，与AlGaN层400形成欧姆接触(Ohmic contact)。
另外，在AlGaN层400上生长源极金属S-ohm的步骤、以及在栅极G的P-GaN层600上生长栅极金属G-M的步骤也可以在步骤S103中实现，在AlGaN层400上生长源极金属S-ohm、以及在栅极G的P-GaN层600上生长栅极金属G-M均属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
结合图7可以看出，本申请实施例一提供的氮化镓器件在制作时，只需要在AlGaN层400上刻蚀生成连续的条形P-GaN层500，不需要对P-GaN层500精确地刻蚀成P-GaN岛，因此工艺简单，便于提高器件良率和生产效率。
实施例三
本申请实施例三提供了一种提供了一种氮化镓器件，能够在保证P-GaN空穴注入效率的同时，减小器件本征导通电阻增大的风险。
图8是本申请实施例三提供的氮化镓器件的立体图。如图8所示，该氮化镓器件包括：衬底(substrate)100；形成在衬底100之上的缓冲层200；形成在缓冲层200之上的氮化镓GaN层300；形成在氮化镓GaN层300之上的铝氮化镓AlGaN层400；以及，形成在AlGaN层400之上的源极source(G)、漏极drain(D)和栅极gate(G)。其中，漏极drain(D)包括形成在AlGaN层400之上的P-GaN层500，以及设置在P-GaN层500和P-GaN层500两侧的AlGaN层400之上的漏极金属M。
具体实现中，P-GaN层500为条状结构，P-GaN层优选在栅宽方向的各个位置宽度相等。漏极金属M在栅宽方向上可以包括多个第一结构区间610和第二结构区间620，第一结构区间610和第二结构区间620在栅宽方向上交替分布。
图9是本申请实施例三提供的第一结构区间610的局部截面剖视图。如图9所示，在第一结构区间610，漏极金属M形成在P-GaN层500上方和P-GaN层500两侧的AlGaN层400上方。其中，漏极金属M在垂直于栅宽方向上的宽度H1大于P-GaN层500的宽度H2，这样，漏极金属M在P-GaN层500两侧各有一部分位于P-GaN层500的宽度范围之外，形成延伸部621；漏极金属M的位于P-GaN层500上方的部分与P-GaN层500接触；AlGaN层400表面的位于延伸部621下方的区域保留有钝化层410，漏极金属M的延伸部621形成在钝化层410之上，仅与钝化层410接触，不与AlGaN层400接触，实现漏极金属M与AlGaN层的隔离。这样，第一结构区间610可以实现局部注入空穴的能力。另外，第一结构区间610的P-GaN层500还可以起到漏极场板的作用，使得第一结构区间610在实现局部注入空穴能力的同时，还具备均衡漏极高压电场的能力，提高器件性能。
图10是本申请实施例三提供的第二结构区间620的局部截面剖视图。如图10所示，在第二结构区间620，与第一结构区间610类似地，漏极金属M形成在P-GaN层500上方和P-GaN层500两侧的AlGaN层400上方。其中，漏极金属M在垂直于栅宽方向上的宽度H1大于P-GaN层500的宽度H2，这样，漏极金属M在P-GaN层500两侧各有一部分位于P-GaN层500的宽度范围之外，形成延伸部621；漏极金属M的位于P-GaN层500上方的部分与P-GaN层500接触；AlGaN层400表面的位于延伸部621下方的区域不保留钝化层410，即钝化层410通过刻蚀被去除掉，这样漏极金属M的延伸部621直接形成在AlGaN层400之上，与AlGaN层400形成欧姆接触(Ohmic contact)。这样，第二结构区间620可以实现器件在工作状态的从漏极D到源极S的电流导通能力。
作为一种优选的实现方式，漏极金属M在第一结构区间610的宽度与第二结构区间620的宽度H1相同，以降低工艺难度，便于制作。
进一步结合图9和图10可以看出，在第一结构区间610和第二结构区间620，漏极金属M的截面均可以呈现一个倒置的“凹”形结构，扣合在将P-GaN层500之上，漏极金属M通过倒置的“凹”形结构将P-GaN层500封闭，“凹”形结构的两侧部分即为与延伸部621，“凹”形结构的中间部分即为与P-GaN层500接触的部分。
根据上述结构，漏极金属M在第一结构区间610仅与P-GaN层500接触，实现局部注入空穴的能力，在第二结构区间620与AlGaN层400形成欧姆接触(Ohmic contact)，实现器件在工作状态的从漏极D到源极S的电流导通能力，由此能够在保证P-GaN空穴注入效率的同时，减小器件本征导通电阻增大的风险。并且，本申请实施例三提供的氮化镓器件在制备时，不需要将P-GaN层500刻蚀成间断的结构，由此可以避免刻蚀精度对器件性能的影响，工艺上更简单。另外，第一结构区间610的P-GaN层500还可以起到漏极场板的作用，使得第一结构区间610在实现局部注入空穴能力的同时，还具备均衡漏极高压电场的能力，提高器件性能。
实施例四
本申请实施例四提供了一种氮化镓器件的制作方法，该方法用于得到本申请实施例三提供的氮化镓器件，或者其他氮化镓器件。
图11是本申请实施例四提供的氮化镓器件的制作方法的流程图。如图11所示，该方法可以包括以下步骤：
步骤S201，在衬底100上自下而上依次外延生长出缓冲层200、GaN层300和AlGaN层400。
步骤S201属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
步骤S202，在AlGaN层400上刻蚀出漏极D的P-GaN层500，其中漏极D的P-GaN层500可以是在栅宽方向上连续生成的条状结构。
其中，在刻蚀P-GaN层500时，可以在栅宽方向上，以一定的间隔断续保留P-GaN层500两侧区域的钝化层410，即断续地对钝化层410进行刻蚀去除。
另外，在AlGaN层400上刻蚀出栅极G的P-GaN层600的步骤也可以在步骤S202中实现，在AlGaN层400上刻蚀出栅极G的P-GaN层600属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
步骤S203，在P-GaN层500以及位于P-GaN层500两侧的AlGaN层400上制作漏极金属M。
其中，漏极金属M可以在栅宽方向上连续分布。
其中，漏极金属M的宽度大于P-GaN层500的宽度，使得漏极金属M在P-GaN层500两侧各有一部分位于P-GaN层500的宽度范围之外，形成延伸部621。根据P-GaN层500两侧区域的钝化层410的刻蚀状态的不同，漏极金属M在栅宽方向上可以包括多个第一结构区间610和第二结构区间620，第一结构区间610和第二结构区间620在栅宽方向上连续交替分布。
在钝化层410的保留区域(即钝化层410未刻蚀去除的区域)，漏极金属M形成第一结构区间610。在第一结构区间610，漏极金属M的位于P-GaN层500上方的部分与P-GaN层500接触；漏极金属M的延伸部621形成在钝化层410之上，仅与钝化层410接触，不与AlGaN层400接触。
在钝化层410的刻蚀区域(去除区域)，漏极金属M形成第二结构区间620。在第二结构区间620，漏极金属M的位于P-GaN层500上方的部分与P-GaN层500接触，漏极金属M的延伸部621直接形成在AlGaN层400之上，与AlGaN层400形成欧姆接触(Ohmic contact)。
另外，在AlGaN层400上生长源极金属S-ohm的步骤、以及在栅极G的P-GaN层600上生长栅极金属G-M的步骤也可以在步骤S203中实现，在AlGaN层400上生长源极金属S-ohm、以及在栅极G的P-GaN层600上生长栅极金属G-M均属于制作氮化镓器件的常规步骤，本申请实施例中不做进一步展开说明。
结合图11可以看出，本申请实施例三提供的氮化镓器件在制作时，只需要在AlGaN层400上刻蚀生成连续的条形P-GaN层500，不需要对P-GaN层500精确地刻蚀成P-GaN岛，因此工艺简单，便于提高器件良率和生产效率。
实施例五
本申请实施例五提供了一种氮化镓器件。
图12是本申请实施例五提供的氮化镓器件的结构立体图。对比图4和图12可以看出，本申请实施例五提供的氮化镓器件与实施例一提供的氮化镓器件的区别在于：漏极金属M的第一结构区间610和第二结构区间620在栅宽方向上是交替间隔分布的，而不是连续分布的，相邻的第一结构区间610和第二结构区间620之间具有一定的间距。本申请实施例五其余未具体展开说明的特征请参照本申请实施例一实现，此处不再赘述。
本申请实施例还提供了一种电子设备，该电子设备例如可以是电源适配器、整流器、逆变器、变频器、服务器、射频拉远单元(remote radio unit，RRU)、开关电源等。该电子设备可以包括一个或者多个本申请实施例提供的氮化镓器件。
本申请实施例还提供了一种驱动电路，包括：栅极驱动器和本申请实施例第一方面及其各实现方式提供的氮化镓器件；氮化镓器件的栅极耦合至栅极驱动器的信号输出端；氮化镓器件的源极和漏极耦合至负载电路中；栅极驱动器用于输出第一电位使氮化镓器件导通，以及，用于输出第二电位使氮化镓器件关断；其中，第一电位高于所述氮化镓器件的导通电位，所述第二电位低于所述氮化镓器件的导通电位。
一般来说，氮化镓器件以栅极作为其控制极，在栅极输入不同电位的电信号可以控制氮化镓器件的通断状态。当栅极输入的电信号高于某一临界电位时，氮化镓器件导通，当栅极输入的电信号低于某一电位时，氮化镓器件关断，这一临界电位可以称作氮化镓器件的导通电位。本申请实施例中，栅极驱动器输出的第一电位也可以称作高电位，由于第一电位高于导通电位，因此可以将氮化镓器件导通，栅极驱动器输出的第二电位也可以称作低电位，由于第二电位低于导通电位，因此可以将氮化镓器件关断，由此实现对氮化镓器件的状态控制。
这样，该氮化镓器件可以作为负载电路的开关器件，由栅极驱动器控制导通和关断，由于该氮化镓器件克服了“电流崩塌”效应，本征导通电阻低、器件损耗小，因此能够提高负载电路整体的工作效率，降低负载电路的整体发热量，提高负载电路的工作稳定性。
容易理解的是，本领域技术人员在本申请提供的几个实施例的基础上，可以对本申请的实施例进行结合、拆分、重组等得到其他实施例，这些实施例均没有超出本申请的保护范围。
以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (14)

1.一种氮化镓器件，其特征在于，包括：
衬底；
形成在所述衬底之上的缓冲层；
形成在所述缓冲层之上的氮化镓GaN层；
形成在所述氮化镓GaN层之上的AlGaN层；
以及，形成在所述AlGaN层之上的源极、漏极和栅极；
其中，所述漏极包括P-GaN层和漏极金属；
所述P-GaN层形成在所述AlGaN层之上，并且在器件栅宽方向上为连续的条状结构；
所述漏极金属包括多个第一结构区间和多个第二结构区间；多个所述第一结构区间和多个所述第二结构区间在栅宽方向上交替分布；所述漏极金属在所述第一结构区间与所述P-GaN层接触，不与所述AlGaN层接触；所述漏极金属在所述第二结构区间既与所述P-GaN层接触，又与所述AlGaN层形成欧姆接触。
2.根据权利要求1所述的氮化镓器件，其特征在于，在所述第一结构区间：
所述漏极金属形成在所述P-GaN层之上；
所述漏极金属的宽度小于或者等于所述P-GaN层的宽度。
3.根据权利要求1所述的氮化镓器件，其特征在于，在所述第一结构区间：
所述漏极金属形成在所述P-GaN层之上；
所述漏极金属的宽度大于所述P-GaN层的宽度；
所述漏极金属包括位于所述P-GaN层两侧的延伸部；
所述延伸部与所述AlGaN层之间通过钝化层隔离。
4.根据权利要求1-3任一项所述的氮化镓器件，其特征在于，在所述第二结构区间：
所述漏极金属形成在所述P-GaN层和所述AlGaN层之上；
所述漏极金属的宽度大于所述P-GaN层的宽度；
所述漏极金属包括位于所述P-GaN层两侧的延伸部；
所述延伸部与所述AlGaN层形成欧姆接触。
5.根据权利要求4所述的氮化镓器件，其特征在于，所述P-GaN层在栅宽方向的各个位置宽度相等。
6.根据权利要求4所述的氮化镓器件，其特征在于，所述漏极金属在栅宽方向的各个位置宽度相等。
7.根据权利要求1-3，5或6任一项所述的氮化镓器件，其特征在于，多个所述第一结构区间和多个所述第二结构区间为一体结构。
8.根据权利要求1-3，5或6任一项所述的氮化镓器件，其特征在于，
多个所述第一结构区间和多个所述第二结构区间在栅宽方向上交替间隔分布，相邻的所述第一结构区间和所述第二结构区间之间具有一定间距。
9.一种氮化镓器件的制作方法，其特征在于，用于制作权利要求1-8任一项所述的氮化镓器件，所述方法包括
在所述衬底上自下而上依次外延形成所述缓冲层、所述GaN层和所述AlGaN层；
在所述AlGaN层上刻蚀出所述P-GaN层，所述P-GaN层栅宽方向上为条状结构；
在所述P-GaN层以及位于所述P-GaN层两侧的所述AlGaN层上刻蚀所述漏极金属，以使所述漏极金属具有在栅宽方向上交替分布的多个所述第一结构区间和所述第二结构区间。
10.根据权利要求9所述的方法，其特征在于，所述第一结构区间通过以下方法得到：
在所述P-GaN层之上刻蚀所述漏极金属，所述漏极金属的宽度小于或者等于所述P-GaN层的宽度，以形成所述第一结构区间。
11.根据权利要求9所述的方法，其特征在于，所述第二结构区间通过以下方法得到：
在所述P-GaN层以及位于所述P-GaN层两侧的所述AlGaN层上刻蚀所述漏极金属，所述漏极金属包括位于所述P-GaN层两侧的延伸部，所述延伸部与所述AlGaN层形成欧姆接触，以形成所述第二结构区间。
12.根据权利要求9所述的方法，其特征在于，所述第一结构区间和所述第二结构区间通过以下方法得到：
在所述栅宽方向上，断续对所述P-GaN层两侧区域的钝化层进行刻蚀去除；
在所述P-GaN层以及位于所述P-GaN层两侧的所述AlGaN层上刻蚀所述漏极金属，所述漏极金属包括位于所述P-GaN层两侧的延伸部；在所述钝化层未刻蚀去除的区域，所述延伸部与所述AlGaN层之间通过钝化层隔离，以形成所述第一结构区间；在所述钝化层刻蚀去除的区域，所述延伸部与所述AlGaN层接触，以形成所述第二结构区间。
13.一种开关功率管，其特征在于，包括：如权利要求1-8任一项所述的氮化镓器件，或如权利要求9-12任一项所述的制作方法所制作的氮化镓器件。
14.一种驱动电路，其特征在于，包括：
栅极驱动器和权利要求1-8任一项所述的氮化镓器件；
所述氮化镓器件的栅极耦合至所述栅极驱动器的信号输出端；
所述氮化镓器件的源极和漏极耦合至负载电路中；
所述栅极驱动器用于输出第一电位使所述氮化镓器件导通，以及，用于输出第二电位使所述氮化镓器件关断；其中，所述第一电位高于所述氮化镓器件的导通电位，所述第二电位低于所述导通电位。
CN202110436275.XA 2021-04-22 2021-04-22 一种氮化镓器件、开关功率管、驱动电路及其制作方法 Active CN113224156B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110436275.XA CN113224156B (zh) 2021-04-22 2021-04-22 一种氮化镓器件、开关功率管、驱动电路及其制作方法
EP22169177.7A EP4080582B1 (en) 2021-04-22 2022-04-21 Gallium nitride device, switching power transistor, drive circuit, and gallium nitride device production method
JP2022070166A JP7368535B2 (ja) 2021-04-22 2022-04-21 窒化ガリウムデバイス、スイッチングパワートランジスタ、駆動回路、及び窒化ガリウムデバイス製造方法
US17/727,221 US20220344485A1 (en) 2021-04-22 2022-04-22 Gallium Nitride Device, Switching Power Transistor, Drive Circuit, and Gallium Nitride Device Production Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110436275.XA CN113224156B (zh) 2021-04-22 2021-04-22 一种氮化镓器件、开关功率管、驱动电路及其制作方法

Publications (2)

Publication Number Publication Date
CN113224156A CN113224156A (zh) 2021-08-06
CN113224156B true CN113224156B (zh) 2023-02-10

Family

ID=77088632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110436275.XA Active CN113224156B (zh) 2021-04-22 2021-04-22 一种氮化镓器件、开关功率管、驱动电路及其制作方法

Country Status (4)

Country Link
US (1) US20220344485A1 (zh)
EP (1) EP4080582B1 (zh)
JP (1) JP7368535B2 (zh)
CN (1) CN113224156B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
CN114678415B (zh) * 2022-03-28 2022-12-02 江苏晶曌半导体有限公司 一种具有阵列浮空岛结构的氮化镓肖特基二极管器件
WO2023197213A1 (zh) * 2022-04-13 2023-10-19 华为技术有限公司 半导体器件及其工作方法、电子设备
CN114823850B (zh) * 2022-04-15 2023-05-05 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管
CN115001470B (zh) * 2022-06-02 2023-07-21 深圳市泰高技术有限公司 射频开关芯片、射频开关及电子设备
CN118448451B (zh) * 2023-11-23 2024-12-13 荣耀终端有限公司 双向开关器件、电子设备和双向开关器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322016A (zh) * 2014-08-05 2016-02-10 株式会社东芝 半导体装置
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292895B2 (ja) * 2008-03-31 2013-09-18 日本電気株式会社 窒化物半導体トランジスタ
JP5618571B2 (ja) * 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5790461B2 (ja) 2011-12-07 2015-10-07 富士通株式会社 化合物半導体装置及びその製造方法
CN104037212B (zh) * 2013-03-05 2019-03-22 首尔半导体株式会社 氮化物半导体元件及其制造方法
JP6326638B2 (ja) 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2016002180A1 (ja) * 2014-07-04 2017-04-27 パナソニックＩｐマネジメント株式会社 半導体装置
US9577048B1 (en) * 2015-09-24 2017-02-21 Epistar Corporation Heterostructure field-effect transistor
US11049960B2 (en) 2019-03-06 2021-06-29 Texas Instruments Incorporated Gallium nitride (GaN) based transistor with multiple p-GaN blocks
CN111900203B (zh) * 2020-06-30 2022-08-16 中国电子科技集团公司第五十五研究所 一种GaN基高空穴迁移率晶体管及其制备方法
CN112531020A (zh) * 2020-10-29 2021-03-19 厦门市三安集成电路有限公司 一种具有复合漏极结构的氮化物功率器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322016A (zh) * 2014-08-05 2016-02-10 株式会社东芝 半导体装置
EP3651205A1 (en) * 2018-11-07 2020-05-13 Infineon Technologies Austria AG Semiconductor device and method
CN111952355A (zh) * 2020-08-21 2020-11-17 浙江大学 基于多漏指结构的GaN HEMT器件及其制备方法

Also Published As

Publication number Publication date
EP4080582B1 (en) 2024-04-24
EP4080582A1 (en) 2022-10-26
JP2022167848A (ja) 2022-11-04
US20220344485A1 (en) 2022-10-27
JP7368535B2 (ja) 2023-10-24
CN113224156A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN113224156B (zh) 一种氮化镓器件、开关功率管、驱动电路及其制作方法
CN107359196B (zh) 半导体装置
CN102013437B (zh) 半导体器件及其制造方法
CN100511706C (zh) 基于组份渐变GaN MISFET的GaN器件及制备方法
US9455315B2 (en) High-voltage nitride device and manufacturing method thereof
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110649096A (zh) 一种高压n沟道HEMT器件
CN108598163A (zh) 一种GaN异质结纵向功率器件
CN117038732A (zh) 一种宽禁带半导体沟槽mosfet器件及其制作方法
CN111952355A (zh) 基于多漏指结构的GaN HEMT器件及其制备方法
CN115799308A (zh) 氮化镓基高电子迁移率晶体管及生长工艺方法
CN110649097A (zh) 一种高压p沟道HEMT器件
CN110660843A (zh) 一种高压p沟道HEMT器件
CN114335145A (zh) 一种抑制电流崩塌的hemt器件及其生产方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN117613090A (zh) 一种宽禁带半导体沟槽mosfet器件结构及其制备方法
CN110600536A (zh) 增强型异质结场效应晶体管
CN113707708B (zh) 结型积累层增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN107564960A (zh) 一种GaNFinFETHEMT器件
JP2007027440A (ja) 半導体装置
US20240079449A1 (en) Semiconductor structure and method for manufacturing the same
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
CN116960175B (zh) 一种准垂直型半导体器件及其制备方法
CN212342636U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant