[go: up one dir, main page]

JP7075128B2 - 改良された終端構造を有する窒化ガリウムトランジスタ - Google Patents

改良された終端構造を有する窒化ガリウムトランジスタ Download PDF

Info

Publication number
JP7075128B2
JP7075128B2 JP2019081469A JP2019081469A JP7075128B2 JP 7075128 B2 JP7075128 B2 JP 7075128B2 JP 2019081469 A JP2019081469 A JP 2019081469A JP 2019081469 A JP2019081469 A JP 2019081469A JP 7075128 B2 JP7075128 B2 JP 7075128B2
Authority
JP
Japan
Prior art keywords
region
substrate
transistor
layer
hole injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019081469A
Other languages
English (en)
Other versions
JP2019192912A (ja
Inventor
エム キンザー ダニエル
ジェイ ハムダン マヘル
Original Assignee
ナヴィタス セミコンダクター インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナヴィタス セミコンダクター インコーポレイテッド filed Critical ナヴィタス セミコンダクター インコーポレイテッド
Publication of JP2019192912A publication Critical patent/JP2019192912A/ja
Application granted granted Critical
Publication of JP7075128B2 publication Critical patent/JP7075128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10D30/615—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel comprising a MOS gate electrode and at least one non-MOS gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

［関連出願の相互参照］
本出願は２０１８年４月２３日に出願された「ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＴＲＡＮＳＩＳＴＯＲ ＷＩＴＨ ＩＭＰＲＯＶＥＤ ＴＥＲＭＩＮＡＴＩＯＮ」と題する米国仮特許出願第６２／６６１，５８５号に基づく優先権を主張するものであり、全ての目的のためにその全体が参照により本明細書に組み入れられる。
［技術分野］
本発明は一般に半導体デバイスに関し、特には窒化ガリウム（ＧａＮ）ベースのデバイスに関する。
半導体技術において、ＧａＮは高出力電界効果トランジスタ、金属絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴｓ）、高周波トランジスタ、高出力ショットキー整流素子、および高電子移動度トランジスタ（ＨＥＭＴｓ）等の様々な集積回路デバイスを形成するために使用される。これらのデバイスはエピタキシャル層を成長させることによって形成することができ、エピタキシャル層はシリコン、シリコンカーバイド、サファイア、窒化ガリウム、または他の基板上に成長させることができる。多くの場合、デバイスはＡｌＧａＮおよびＧａＮのヘテロエピタキシャル接合を使用して形成される。この構造は接合部に高電子移動度二次元電子ガス（２ＤＥＧ）を形成するためのものとして知られている。２ＤＥＧ内の電子移動度および電荷密度を向上または調整するために付加層が付加されることがある。いくつかの用途においてはＧａＮデバイスの信頼性および／または性能を向上させる、改良された終端構造を有することが好ましい。
本開示のいくつかの実施形態は電流コラプスを引き起こす捕獲キャリアの影響を緩和するための一つまたは複数のホール注入構造を含む窒化ガリウム（ＧａＮ）ベーストランジスタに関する。ＧａＮトランジスタは基板に接続するソース、ゲートおよびドレインを含む。ソースとドレインとの間にチャネルが形成され、電流はソースとゲートとの間に印加される電位に応じて許可または遮断されるチャネルを通過する。一つまたは複数のＰ型構造は基板上に形成され、チャネル内に位置する。Ｐ型構造は捕獲キャリアと結合させて中性化するためにチャネルにホールを注入するように構成される。捕獲キャリアを中性化することでチャネルの導電性を高め、トランジスタに前に印加された電位の影響を受けにくくすることが可能になる。
いくつかの実施形態ではトランジスタは半導体基板およびその基板内に形成されたソース領域を備え、基板の一部と接触するソース電極を備える。ドレイン領域は基板内に形成され、ソース領域からは離隔される。ゲート領域は基板内に形成されてその基板の一部と接触するゲートスタックを含み、ゲート領域はソース領域とドレイン領域との間に位置する。ホール注入領域は基板内に形成されてその基板の一部と接触するＰ型層を含み、ホール注入領域はゲート領域とドレイン領域との間に位置する。誘電体層はＰ型層の第一の部分にわたってそれと接触して形成される。連続した金属層は（１）ドレイン電極を形成するために基板のドレイン領域にわたってそれと接触して形成され、（２）ホール注入電極を形成するためにＰ型層の第二の部分にわたってそれと接触して形成され、（３）ホール注入領域にフィールドプレートを形成するために誘電体層の一部にわたってそれと接触して形成される。
いくつかの実施形態では連続した金属層は基板のドレイン領域にわたって延在し、Ｐ型層の第一の側面に隣接し、Ｐ型層の上面の第一の領域にわたって延在する。様々な実施形態では誘電体層は基板の表面にわたって延在し、Ｐ型層の第二の側面に隣接し、Ｐ型層の上面の第二の領域にわたって延在する。いくつかの実施形態ではフィールドプレートは誘電体層にわたって延在し、Ｐ型層の第二の側面と同一平面になる前に終端する。
いくつかの実施形態では連続した金属層はＰ型層とオーミック接触する。様々な実施形態ではトランジスタはドレイン領域の長さに沿って形成された複数の個々のホール注入領域をさらに備える。様々な実施形態ではホール注入領域は第一のホール注入領域であり、第二のホール注入領域は基板内に形成され第一のホール注入領域とゲート領域との間に位置する。
いくつかの実施形態では第二のホール注入領域は基板の一部と接触し連続した金属層とはオーミック接触しないＰ型層を含む。様々な実施形態では、連続した金属層はＰ型層の上面のおよそ２分の１にわたって形成され、誘電体層はＰ型層の上面の残りの部分にわたって形成される。いくつかの実施形態では半導体基板は窒化ガリウムを備える。
いくつかの実施形態ではトランジスタは半導体基板およびその基板内に形成されたソース領域を備え、基板の一部と接触するソース電極を備える。ドレイン領域は基板内に形成され、ソース領域からは離隔される。ゲート領域は基板内に形成されてその基板の一部と接触するゲートスタックを含み、ゲート領域はソース領域とドレイン領域との間に位置する。ホール注入領域は基板内に形成されてその基板の一部と接触するＰ型層を含み、ホール注入領域はゲート領域とドレイン領域との間に位置する。誘電体層はＰ型層の上面の第一の領域にわたって延在する。金属層は（１）ドレイン電極を形成するために基板のドレイン領域にわたって延在し、（２）ホール注入電極を形成するためにＰ型層の上面の第二の領域にわたって延在し、（３）フィールドプレートを形成するために誘電体層の一部にわたって延在する。
いくつかの実施形態ではフィールドプレートはホール注入領域フィールドプレートである。様々な実施形態では金属層はホール注入電極を形成するために基板のドレイン領域にわたって延在し、Ｐ型層の第一の側面に隣接し、Ｐ型層の上面の第二の領域にわたって延在する。いくつかの実施形態では誘電体層は基板の表面にわたって延在し、Ｐ型層の第二の側面に隣接し、Ｐ型層の上面の第一の領域にわたって延在する。様々な実施形態ではフィールドプレートは誘電体層の第一の領域にわたって延在し、Ｐ型層の第二の側面と同一平面になる前に終端する。
いくつかの実施形態では金属層はＰ型層とオーミック接触する。様々な実施形態ではトランジスタはドレイン領域の長さに沿って形成された複数の個々のホール注入領域をさらに備える。いくつかの実施形態ではホール注入領域は第一のホール注入領域であり、第二のホール注入領域は基板内に形成され第一のホール注入領域とゲート領域との間に位置する。様々な実施形態では第二のホール注入領域は基板の一部と接触し連続した金属層とはオーミック接触しないＰ型層を含む。
いくつかの実施形態ではトランジスタは半導体基板およびその基板内に形成されたソース領域を備え、基板の一部と接触するソース電極を備える。ドレイン領域は基板内に形成され、ソース領域からは離隔される。ゲート領域は基板内に形成されてその基板の一部と接触するゲートスタックを含み、ゲート領域はソース領域とドレイン領域との間に位置する。浮遊ホール注入領域は基板内に形成されてその基板の一部と接触するＰ型層を含み、ホール注入領域はゲート領域とドレイン領域との間に位置する。
本開示の性質および利点をよりよく理解するために、以下の説明および添付の図面を参照されたい。しかしながら、各図面は例示の目的のためにのみ提供されており、本開示の範囲の限度の定義として意図したものではないことを理解されるべきである。また、原則として、そして異なる図面における要素が同一の参照番号を使用する説明から反対のことが明らかでない限り、要素は一般的に同一であるかまたは少なくとも機能または目的が類似している。
図１は本開示の実施形態に基づくＧａＮベース半導体トランジスタ１００の単純化された平面図を示す。 図２は図１に示されるＧａＮベース半導体トランジスタの活性領域の拡大された部分的な平面図を示す。 図３は図２に示されるトランジスタセル上の線Ａ－Ａにおける部分的な断面図である。 図４は本開示の実施形態に基づくＧａＮベーストランジスタのドレイン領域の単純化された平面図を示す。 図５は図４に示されるトランジスタを横切る部分的な断面図を示す。 図６は本開示の実施形態に基づくＧａＮベーストランジスタのドレイン領域の単純化された平面図を示す。 図７は図６に示されるトランジスタを横切る部分的な断面図を示す。 図８は図７に示されるトランジスタの断面Ｂ－Ｂを示す。 図９は本開示の実施形態に基づくＧａＮベーストランジスタの部分的な断面図を示す。 図１０は図９に示されるトランジスタを横切る部分的な断面図Ｃ－Ｃを示す。 図１１は本開示の実施形態に基づくＧａＮベーストランジスタの部分的な断面図を示す。 図１２は本開示の実施形態に基づくＧａＮベーストランジスタの単純化された平面図を示す。 図１３は本開示の実施形態に基づくＧａＮベーストランジスタの単純化された平面図を示す。 図１４は本開示の実施形態に基づくＧａＮベーストランジスタの単純化された平面図を示す。 図１５は本開示の実施形態に基づくＧａＮベーストランジスタの部分的な断面図を示す。 図１６は本開示の実施形態に基づくＧａＮベーストランジスタの平面図を示す。
本発明のある実施形態はトランジスタにおける「電流コラプス（ｃｕｒｒｅｎｔ ｃｏｌｌａｐｓｅ）」を緩和するためのチャネルにホールを注入するホール注入構造を有するＧａＮベースエンハンスメントモード電界効果トランジスタに関する。電流コラプスはデバイスの伝導電流が前に印加された電圧、またこれらの前に印加された電圧がどれほど長く存在したかにも依存し得る、望ましくない「メモリ（ｍｅｍｏｒｙ）」効果である。より具体的には、トランジスタの動作中、電子はエピタキシャル層および／または誘電体層内で捕獲される可能性があり（捕獲キャリアとして知られている）、トランジスタチャネルを通る他の電子の流れを妨害して伝導電流が２ＤＥＧ層を流れるのをより困難にし、その結果チャネルを通る抵抗が増加する。いくつかの実施形態では追加の一つまたは複数のホール注入構造はチャネルにホールを注入するために使用され、ホールは捕獲電子と結合してそれを中性化する。捕獲キャリアが減少することによってチャネル内の電気抵抗が弱められ、メモリ効果が緩和される。
本開示のいくつかの実施形態はドレインコンタクトに隣接して形成されたＰ型ホール注入構造を有するＧａＮベーストランジスタに関する。ホール注入電極はＰ型ホール注入構造上に形成することができ、ホール注入電極はドレインオーミック金属に電気的に結合する。他の実施形態ではＰ型ホール注入構造はドレインオーミック金属から電気的に絶縁させることができ、ドレインオーミック金属に容量的に結合させることができる。
本開示に基づくＰ型ホール注入構造を有するＧａＮベーストランジスタの特徴および側面をよりよく理解するために本開示の実施形態に基づく半導体デバイスのいくつかの特別な実施を論じることにより、以下のセクションにおいて本開示についてのさらなる背景が提供される。これらの実施形態は、ガリウムヒ素、インジウムリンおよび他のタイプの半導体材料等の、しかしこれらに限定されない他の半導体デバイスにおいて用いることのできる、例えばただ一つまたは他の実施形態である。
図１はＧａＮベース半導体トランジスタ１００の単純化された平面図を示す。図１に示されるように、トランジスタ１００は基板１０５上に構築される。トランジスタ１００はトランジスタへの電気的な接続を形成するために使用されるソース端子１２０、ゲート端子１２５およびドレイン端子１３０を含む不活性領域１１５により囲まれる活性領域１１０を有することができる。本明細書においてより詳細に論じるように、活性領域１１０は活性領域にわたって繰り返される一つまたは複数のトランジスタ「セル（ｃｅｌｌ）」を有することができる。トランジスタ１００は本開示の実施形態に基づくホールインジェクタを有するＧａＮトランジスタの例示であるが、当業者においては、他の実施形態においてＧａＮトランジスタ１００が本明細書で明らかにされる特定の例とは異なるサイズ、形状および構成を有することができ、また本開示が本明細書に示される例には決して限定されないことを理解されるであろう。
図２は図１のトランジスタ１００の活性領域１１０の一部を形成し得るＧａＮベーストランジスタのドレイン領域２２０の拡大された部分的な平面図を示す。図３は図２のドレイン領域２２０の線Ａ－Ａにおける部分的な断面図を示しており、トランジスタセル２０５のソース領域２１０およびゲート領域２１５の断面図も示す。以下の説明では図２および図３を同時に参照する。
いくつかの実施形態では高電圧に耐えるためにソース領域２１０とドレイン領域２２０との間にドリフト領域２２５が配置される。チャネル領域がゲートスタック３２０の下の２ＤＥＧ内に形成され、ゲート端子１２５（図１を参照）とソース端子１２０との間に印加される電圧に応じて電流を遮断するかまたは流すように構成される。以下でより詳細に説明されるように、一つまたは複数のホールインジェクタ２３０がドリフト領域２２５に隣接して配置され、捕獲電子と結合させるためにチャネルにホールを注入するように構成される。
図３に示されるように、いくつかの実施形態では基板１０５はシリコンカーバイド、サファイア、窒化アルミニウムまたは他の材料を含むことのできる第一の層３０５を含むことができる。第二の層３１０は第一の層３０５上に配置され、窒化ガリウムまたは他の材料を含むことができる。第三の層３１５は第二の層３１０上に配置され、窒化アルミニウム、窒化インジウムおよび窒化アルミニウムガリウムや窒化インジウムガリウムのような三族窒化物合金等であるがこれらに限定されない、他の三族窒化物の化合物の積層を含むことができる。一つの実施形態では第三の層３１５はＡｌ0.20Ｇａ0.80Ｎである。
いくつかの実施形態では、層を含む二次元電子ガス（２ＤＥＧ）が基板１０５の内部に形成され、第二の層３１０と第三の層３１５との間の界面の近傍に位置することができる。いくつかの実施形態では、２ＤＥＧ層は圧電効果（応力）、バンドギャップの差、および／または分極電荷の組み合わせによって誘導される。例えば、表面において伝導帯の減少がみられることがあり、電子で満たされたポテンシャル井戸を生成するためにフェルミ準位を下回る。いくつかの実施形態では、２ＤＥＧ誘導層は例えば、厚さ約２０ナノメートルのＡｌ0.25Ｇａ0.75Ｎの範囲内のＡｌＧａＮを備える。別の実施形態では、２ＤＥＧ誘導層はＡｌＮ、ＡｌＧａＩｎＮ、または別の材料を備えることができる。いくつかの実施形態では２ＤＥＧ誘導層は高Ａｌ含有量の薄い境界層および低Ａｌ含有量のより厚い層を備える。いくつかの実施形態では２ＤＥＧ誘導層はＧａＮキャップ層を有することができる一方で他の実施形態では２ＤＥＧ誘導層はＧａＮキャップ層を有していない。
いくつかの実施形態ではゲート構造を形成するために基板１０５上に一つまたは複数のゲートスタック３２０が形成される。例えば、ゲートスタック３２０は、それぞれが窒素およびアルミニウム、ガリウム、インジウムまたは他のもの（例えば、３Ｎ層）のような周期表の第三列からの一つまたは複数の元素を含むことのできるいくつかの化合物半導体の層を含むことができる。これらの層はドーピングされていてもされていなくてもよい。これらがドーピングされる場合はＮ型またはＰ型ドーパントのどちらを用いてもドーピングすることができる。いくつかの実施形態では、ゲートスタック３２０は絶縁ゲート、ショットキーゲート、ＰＮゲート、埋込み型ゲート、または他のタイプのゲートとすることができる。
いくつかの実施形態では一つまたは複数のホールインジェクタ２３０が基板１０５上に形成される。ホールインジェクタ２３０は基板１０５上に配置されたＰ型構造３２５を用いて形成することができる。いくつかの実施形態ではＰ型構造３２５は非限定的な例としてはマグネシウムである、Ｐ型ドーパントを用いてドーピングされた窒化ガリウムを使用して形成することができる。本明細書でより詳細に説明されるように、Ｐ型構造３２５はトランジスタ１００の性能および／または信頼性を向上させるために半導体デバイスの動作中にホールインジェクタとして振る舞うことができる。
オーミック金属層３２３はソースオーミックパッド３３０と基板１０５との間に形成されたソースオーミックコンタクト３２７、ドレインオーミックパッド３３５と基板１０５との間に形成されたドレインオーミックコンタクト３３３、および必要に応じて他の領域を含む基板１０５へのオーミックコンタクトを形成するために堆積させパターニングすることができる。いくつかの実施形態ではオーミック金属層３２３はアルミニウム、チタン、ニッケル、金または他の金属を含むことができる。オーミック金属層３２３を堆積させパターニングした後、オーミック金属層は、残りのオーミック金属とオーミック接触領域（例えば、ソースおよびドレイン）内の露光することのできる２ＤＥＧ誘導層との間に抵抗の小さい電気的接続を形成するためにアニールすることができる。
追加して連続で堆積された金属層は商業的に利用可能なプロセスを使用してパターニングすることのできるＭＧ層（ゲート金属層）３４０、Ｍ０層３４５、Ｍ１層３５０、Ｍ２層３５５等を含むことができる。金属層３４０、３４５、３５０および３５５を互いから、および／または基板１０５から電気的に絶縁させるために、一つまたは複数の介在する誘電体層を使用することができる。いくつかの実施形態では誘電体層は堆積させパターニングすることのできる窒化ケイ素（例えば、Ｓｉ３Ｎ４、Ｓｉ２Ｎ、またはＳＮ）または酸化ケイ素（例えばＳｉＯ２または類似のもの）を含むことができるが、これらに限定されない。いくつかの実施形態では、介在する誘電体層はそれぞれ絶縁材料の単一の層のみを備える一方で、他の実施形態では各層は複数の層を備えることができる。絶縁層は例えば、化学機械研磨または他の技術を使用して平坦化することができる。
いくつかの実施形態では、ＭＧ層３４０はＭＧソースフィールドプレート３６５、ゲート電極３７０、およびホール注入電極３７５を形成するために使用することができる。様々な実施形態では、ホール注入電極３７５はドレインオーミックパッド３３５に直接に隣接して、かつ電気的に接触して位置することができ、それによりホールインジェクタ２３０はドレインオーミックパッド３３５と実質的に同じ電圧を有する。
いくつかの実施形態では、Ｍ０層３４５はＭ０ソースフィールドプレート３８０およびＭ０ドレインフィールドプレート３８５を形成するために使用することができる。様々な実施形態では、Ｍ１層３５０はＭ１ソースフィールドプレート３９０およびＭ１媒介ドレインプレート３９５を形成するために使用することができる。いくつかの実施形態では、Ｍ２層３５５はソースバス２３５、ゲートバス２４０およびドレインバス２４５を形成するために使用することができる。ソースバス２３５は各トランジスタセル２０５のソースオーミックパッド３３０とソース端子１２０（図１を参照）とを電気的に結合させる。ゲートバス２４０は各トランジスタセル２０５のゲート電極３７５とゲート端子１２５（図１を参照）とを電気的に結合させる。ドレインバス２４５は各トランジスタセル２０５のドレインオーミックパッド３３５とドレイン端子１３０（図１を参照）とを電気的に結合させる。
いくつかの実施形態では、一つまたは複数のビア３６０は一つまたは複数の金属層３４０、３４５、３５０および３５５を互いに電気的に接続させるために一つまたは複数の介在する絶縁層を通して形成することができる。
いくつかの実施形態ではトランジスタ１００は２ＤＥＧチャネル下部の電気伝導性を制御するためにゲートスタック３２０の下に印加された電界に反応する。チャネルの電気伝導性はゲート端子１２５（図１を参照）とソース端子１２０との間に印加される電位の関数である。ゲート端子１２５は物理的なゲートの開閉を制御すると考えることができる。ゲート端子１２５に印加される電圧はゲートの下に２ＤＥＧチャネルを生成するかまたは除去することによって、電子および／またはホールがソース端子１２０とドレイン端子１３０との間を流れるのを許可し、またはそれらの経路を遮断する。チャネルの電気伝導性はゲート端子１２５（図１を参照）とソース端子１２０との間に印加される電位の大きさに影響される。
いくつかの実施形態では、トランジスタ１００の動作中、ソース端子１２０とドレイン端子１３０との間を流れる電流に対する抵抗を増加させることで、電子は基板１０５内部のエピタキシャル層または誘電体層において捕獲され（一般に「捕獲キャリア（ｔｒａｐｐｅｄ ｃａｒｒｉｅｒ）」と呼ばれる）、電子がドリフト領域２２５を通って流れるのを妨害する。この現象はドリフト領域２２５内の電気抵抗の増加（例えば、ＲDSＯＮの増加）をもたらし、一般に「動的Ｒｄｓｏｎ（ｄｙｎａｍｉｃ Ｒｄｓｏｎ）」または「電流コラプス（ｃｕｒｒｅｎｔ ｃｏｌｌａｐｓｅ）」と呼ばれる。動的Ｒｄｓｏｎはデバイスの伝導電流がソース端子１２０とドレイン端子１３０との間に前に印加された電圧およびこれらの前に印加された電圧がどれほど長く存在したかにも依存し得る、望ましくない「メモリ効果」である。
より具体的には、ドリフト領域２２５の電気抵抗はトランジスタがオフになった後に再びオンになる際に一定期間増加し得る。動的Ｒｄｓｏｎの増加を抑制するために、図１および図２に示される実施形態では、複数のＰ型ＧａＮのホールインジェクタ２３０の島がドレインオーミックパッド３３５に直接に隣接して配置され、ＭＧ層３４０内に形成されるホール注入電極３７５を用いてドレインオーミック金属と電気的に結合させる。各ホールインジェクタ２３０はドレイン領域２２０近くのドリフト領域２２５にホールを注入する。これらのホールは電流コラプスを抑制するか、または少なくとも緩和して捕獲電子を中性化するためにそれらと結合する。
一つの実施形態では各ホールインジェクタ２３０の島は０．５から５ミクロン平方の間とすることができる一方、他の実施形態では各島は０．７５から２ミクロン平方の間とすることができ、また一つの実施形態では各島は０．９から１．１ミクロン平方の間であるが、当業者においては本発明は四角形の形状または前述の寸法に限定されるものではなく他の形状および／または寸法を有するホールインジェクタを使用することができることを理解されたい。
図１に関して前述したように、トランジスタ１００は繰り返しセル内に配置することができ、その一例を図２および図３に示す。各セルはソース、ゲート、ドレインおよび一つまたは複数のホール注入構造を含むことができる。隣接するセルは共通のドレインを使用することができ、自身のゲート終端およびソース終端を有し得る。同様に、隣接するセルは共通のソースを使用することができ、自身のドレイン終端を有する。いくつかの実施形態ではトランジスタ構造は、各ソースフィンガーとドレインフィンガーとの間に配置されるゲート構造と併せて複数の相互に嵌合するソースフィンガーおよびドレインフィンガーを含む。したがって、図３に示されるように、ドリフト領域２２５をドレイン領域２２０の両側に形成することができる。
図４は本開示の別の実施形態に基づくＧａＮベーストランジスタ４００のドレイン領域２２０の単純化された平面図を示す。トランジスタ４００は（同様の数字は同様の要素を指す）図１から図３に示されるトランジスタ１００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ４００は複数の容量的に結合したホールインジェクタを有する。図５は（同様の数字は同様の要素を指す）図３に示される断面と同様のトランジスタの領域に作られた断面を用いた、トランジスタ４００を横切る部分的な断面図を示す。以下の説明は図４および図５を同時に参照する。
図１から図３に示される実施形態と同様に、トランジスタ４００は基板１０５上に形成された一つまたは複数のホールインジェクタ４３０を含む。ホールインジェクタ４３０は基板１０５上に配置されたＰ型構造３２５を用いて形成することができる。いくつかの実施形態ではマグネシウム等のＰ型ドーパントを用いてドーピングされる窒化アルミニウムガリウムまたは窒化ガリウムの組み合わせを使用してＰ型構造３２５を形成することができる。以下でより詳細に説明されるように、Ｐ型構造３２５はトランジスタ４００の性能および信頼性を向上させるために半導体デバイスの動作中にホールインジェクタとして振る舞うことができる。
図１から図３のトランジスタ１００と比較すると、図４および図５のトランジスタ４００はホールインジェクタ４３０を含むが、ホール注入電極３７５（図３を参照）を有しておらずホールインジェクタ４３０がドレインオーミックパッド３３５から電気的に絶縁されるようにホールインジェクタ４３０はドレインオーミックパッド３３５から離隔される。より具体的には、トランジスタ４００のホールインジェクタ４３０はＰ型構造３２５のみを含み、ホール注入電極を含まない（例えば、Ｐ型構造３２５の上面に金属が存在しない）。さらに、トランジスタ４００のホールインジェクタ４３０はＰ型構造３２５とドレインオーミックパッド３３５との間に位置する間隙４５０を含み、間隙はホールインジェクタを電気的に浮遊させる誘電材料で充填される。本明細書で用いられるように、用語「浮遊ホールインジェクタ（ｆｌｏａｔｉｎｇ ｈｏｌｅ ｉｎｊｅｃｔｏｒｓ）」はホール注入構造（例えば、Ｐ型ＧａＮ領域）がソース電極、ゲート電極またはドレイン電極にオーミック結合しないが、代わりに浮遊ホールインジェクタがドリフト領域２２５にホール注入することを可能にするために容量的な結合または容量的な結合とリーク電流との組み合わせを使用することを意味する。
図６は本開示の別の実施形態に基づくＧａＮベーストランジスタ６００のドレイン領域２２０の単純化された平面図を示す。トランジスタ６００は（同様の数字は同様の要素を指す）図１から図３に示されるトランジスタ１００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ６００は複数のストライプ形状のホールインジェクタ６３０およびドレインオーミック電極とホール注入電極の両方の役割を果たすドレインオーミック金属を有する。図７は（同様の数字は同様の要素を指す）図３に示される断面と同様のトランジスタの領域に設けられた断面を用いた、トランジスタ６００を横切る部分的な断面図を示す。以下の説明は図６および図７を同時に参照する。
図１から図３に示される実施形態と同様に、トランジスタ６００は基板１０５上に形成された一つまたは複数のホールインジェクタ６３０を含む。ホールインジェクタ６３０は基板１０５上に配置されたＰ型構造３２５を用いて形成することができるが、ドレインコンタクト３３３の両側に位置する四角形の島の代わりに、Ｐ型構造はドレインコンタクトにわたり、ドレインコンタクトの両側に形成されるドリフト領域２２５にまで延在する繰り返しのストライプに配置される。
図１から図３のトランジスタ１００と比較すると、図６および図７のトランジスタ６００はホールインジェクタ６３０を含むが、図３に示されるような別々に形成されるホール注入電極３７５を有していない。より具体的には、ドレインオーミックパッド３３５はドレインオーミックコンタクト３３３およびホール注入電極の両方を形成する。これは図７に示されるトランジスタ６００の断面Ｂ－Ｂである図８においてより明確に示される。図８に示されるように、繰り返しのＰ型構造３２５は基板１０５上に形成される。ドレインオーミックパッド３３５はドレインコンタクト３３３とＰ型構造コンタクト８０５の両方に接触する。したがってドレインオーミックパッド３３５はＰ型構造３２５をドレインコンタクト３３３に電気的に結合させる。
図９は本開示の別の実施形態に基づくＧａＮベーストランジスタ９００の部分的な断面図を示す。トランジスタ９００は（同様の数字は同様の要素を指す）図６から図８に示されるトランジスタ６００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ９００はストライプ形状のＰ型構造３２５にわたって形成される誘電体層９０５およびドレインオーミック電極とホール注入電極の両方の役割を果たすドレインオーミックパッド３３５を有する。図１０は図９に示されるトランジスタ９００を横切る部分的な断面図Ｃ－Ｃを示す。以下の説明は図９および図１０を同時に参照する。
図６から図８に示される実施形態と同様に、トランジスタ９００は基板１０５上に形成された一つまたは複数のホールインジェクタ９３０を含む。ホールインジェクタ９３０は基板１０５上に配置されたＰ型構造３２５を用いて形成することができる。Ｐ型構造３２５はドレインコンタクト３３３にわたり、ドレインコンタクトの両側に形成されるドリフト領域２２５にまで延在する繰り返しのストライプに配置することができる。
図６から図８のトランジスタ６００と比較すると、図９および図１０のトランジスタ９００はＰ型構造３２５および基板１０５の一部にわたって形成される誘電体層９０５を含む。Ｐ型構造３２５への電気的な接触を生成するために、開口部９１０は誘電体層９０５内に形成され、ドレインオーミックパッド３３５は開口部９１０内部の誘電体層の上面に形成される。いくつかの実施形態では開口部９１０は基板１０５の一部が露出しているＰ型構造３２５の間の空間にわたって延在することができ、ドレインオーミックパッド３３５は各Ｐ型構造の間にドレインコンタクト３３３を形成することができる。他の実施形態は誘電体層９０５内に形成される開口部の異なる構成を有してもよく、そのためドレインオーミックパッド３３５はホール注入電極およびドレイン電極の両方を形成することができる。ドレインオーミックパッド３３５がドレインコンタクト３３３とＰ型構造３２５の両方に接触するため、ドレインオーミック金属層はＰ型構造３２５をドレインコンタクト３３３に電気的に結合させる。
図１１は本開示の別の実施形態に基づくＧａＮベーストランジスタ１１００の部分的な断面図を示す。トランジスタ１１００は（同様の数字は同様の要素を指す）図９および図１０に示されるトランジスタ９００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ１１００はドレインコンタクト３３３の間に間隙を有する二つの別々のＰ型構造３２５を有する。
図９および図１０に示される実施形態と同様に、トランジスタ１１００は基板１０５上に形成された一つまたは複数のホールインジェクタ１１３０を含む。ホールインジェクタ１１３０は基板１０５上に配置されたＰ型構造３２５を用いて形成することができる。Ｐ型構造３２５はドレインコンタクト３３３の両側に配置された繰り返しの島に配置することができる。トランジスタ１１００は各Ｐ型構造３２５の全体を覆う誘電体層１１０５を含み、ドレインオーミックパッド３３５から電気的に絶縁される。ドレインオーミックパッド３３５はドレインコンタクト３３３を形成する基板１０５に接触するためにＰ型構造３２５の間に延在する。ドレインオーミック金属層とＰ型構造との間に位置する誘電体層１１０５を用いて、ドレインオーミックパッド３３５はまたＰ型構造３２５の上面にわたって延在する。したがって、ホールインジェクタ１１３０はドレインオーミックパッド３３５から電気的に絶縁されホールインジェクタはＰ型構造３２５がドリフト領域２２５にホールを注入することを可能にするためにドレインオーミックパッド３３５への容量的な結合を使用する。
引き続き図１１を参照すると、いくつかの実施形態ではソースフィールドプレート３６５、３８０および／または３９０のドレイン端における電界は周辺のエリアよりも高くてもよく、結果としてこれらの領域によりドリフト領域２２５における捕獲キャリアの集中度をより高いものにすることができる。したがって、いくつかの実施形態ではソースフィールドプレート３６５、３８０および／または３９０のドレイン端を用いて揃えられる一つまたは複数の浮遊Ｐ型ＧａＮ構造１１００ａ...１１１０ｃのポジショニングはドリフト領域２２５内の捕獲キャリアを効率的および／または効果的に中性化させることができる。
より具体的には、本明細書ならびに図１３および図１４でさらに詳細に説明されるように、いくつかの実施形態では高電界が存在する場合には浮遊Ｐ型ＧａＮ構造１１００ａ...１１１０ｃはドリフト領域２２５にホールを注入するように構成される。いくつかの実施形態では浮遊Ｐ型ＧａＮ構造１１００ａ...１１１０ｃは例えばマグネシウムとすることのできるＰ型ドーパントを用いてドーピングされる窒化ガリウムを使用して形成することができる。
図１２は本開示の別の実施形態に基づくＧａＮベーストランジスタ１２００の単純化された平面図を示す。トランジスタ１２００は（同様の数字は同様の要素を指す）図１１に示されるトランジスタ１１００と同様に構築されるが、三つのソースフィールドプレート３６５、３８０、３９０の各々の下に複数の浮遊Ｐ型ＧａＮ構造を有する代わりに、トランジスタ１２００はソースフィールドプレート３８０のドレイン端の下にのみ位置しそれを用いて揃えられる複数の浮遊Ｐ型ＧａＮ構造１２０５を有する。より具体的には、図１２に示される実施形態では、複数の浮遊Ｐ型ＧａＮ構造１２０５はドリフト領域２２５内のＭ０ソースフィールドプレート３８０の下にその一部が、Ｍ１ソースフィールドプレート３９０の下にその全体が位置する。他の実施形態では浮遊Ｐ型ＧａＮ構造１２０５はドリフト領域２２５の内部に図２に示されたのとは異なる位置で配置することができる。いくつかの実施形態では、浮遊Ｐ型ＧａＮ構造１２０５は上記でより詳細に説明されたＰ型ＧａＮ構造３２５（図１１を参照）と同じ役割を実行することができる。いくつかの実施形態では浮遊Ｐ型ＧａＮ構造１２０５は例えばマグネシウムとすることのできるＰ型ドーパントを用いてドーピングされる窒化ガリウムを使用して形成することができる。
図１３は本開示の別の実施形態に基づくＧａＮベーストランジスタ１３００の単純化された平面図を示す。トランジスタ１３００は（同様の数字は同様の要素を指す）図１１に示されるトランジスタ１１００と同様に構築されるが、三つのソースフィールドプレート３６５、３８０、３９０の各々の下に複数の浮遊Ｐ型ＧａＮ構造を有する代わりに、トランジスタ１３００はフィールドプレート３９０のドレイン端の下にのみ位置しそれによってアラインされる複数の浮遊Ｐ型ＧａＮ構造１３０５を有する。より具体的には、図１３に示される実施形態では、複数の浮遊Ｐ型ＧａＮ構造１３０５はドリフト領域２２５内のＭ１ソースフィールドプレート３９０の下にその一部が位置する。他の実施形態では浮遊Ｐ型ＧａＮ構造１３０５はドリフト領域２２５内部に図１３に示されたのとは異なる位置で配置することができる。いくつかの実施形態では、浮遊Ｐ型ＧａＮ構造１３０５は上記でより詳細に説明されたＰ型ＧａＮ構造３２５（図１１を参照）と同じ役割を実行することができる。いくつかの実施形態では浮遊Ｐ型ＧａＮ構造１３０５は例えばマグネシウムとすることのできるＰ型ドーパントを用いてドーピングされる窒化ガリウムを使用して形成することができる。
図１４は本開示の別の実施形態に基づくＧａＮベーストランジスタ１４００の単純化された平面図を示す。トランジスタ１４００は（同様の数字は同様の要素を指す）図１から図３に示されるトランジスタ１００と同様に構築されるが、トランジスタ１４００はソースフィールドプレート３６５、３８０および３９０に隣接しその下のドリフト領域２２５の内部のゲート電極３７０の隣に位置する複数のＰ型ＧａＮ構造１４０５を有する。図１４に示される実施形態では、Ｐ型ＧａＮ構造１４０５はゲート電極３７０に最も近いＭＧソースフィールドプレート３６５の第一の端部に集中しているが、他の実施形態ではそれらはゲート電極３７０に隣接する任意の位置に配置することができる。
いくつかの実施形態では、Ｐ型ＧａＮ構造１４０５は容量的な結合またはリークによってゲート電極に近いポテンシャルとみなすことができる。電子の捕獲は誘電体または基板領域に向けてホットエレクトロンを加速する高電界によって引き起こすことができる。Ｐ型ＧａＮ構造１４０５はドリフト領域内の高電圧および高電界がゲート領域に到達するのを防ぎ、その領域内で生じる捕獲の量を減らすことができる。このキャリア注入を減らすことで動的Ｒｄｓｏｎ効果を減らし製品の寿命を向上させることができる。トランジスタ１４００は図１から図３に示されるトランジスタ１００と類似しているが、当業者においてはトランジスタ１４００はこれまでの図に示されるトランジスタ４００、６００、９００または１１００の構造を含む、異なる構造または任意の他の構成を有することができることを理解されたい。
図１５は本開示の別の実施形態に基づくＧａＮベーストランジスタ１５００の部分的な断面図を示す。トランジスタ１５００はドレイン端子にオーミック結合するＰ型構造を含む（同様の数字は同様の要素を指す）図１１に示されるトランジスタ１１００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ１５００はＰ型構造３２５の一部のみを覆う誘電体層１５１０を有し、ドレインオーミックパッド３３５はＰ型構造とオーミック接触する。加えて、トランジスタ１５００はドレインコンタクト３３３のソース側に位置する浮遊ホールインジェクタ１５４５を含む。
図１１に示される実施形態と同様に、トランジスタ１５００は基板１０５上に形成される一つまたは複数のホールインジェクタ１５３０を含む。各ホールインジェクタ１５３０は基板１０５上に配置されるＰ型構造３２５を用いて形成することができる。図１５においてドレイン領域の左側部分のみを示すために対照中心線１５３５が使用されており、右側部分は右側部分の鏡像である。Ｐ型構造３２５は両側（すなわち、ドレインコンタクト３３３の左側および右側）に配置される繰り返しの島に配置することができる。
トランジスタ１５００はドレインオーミックパッド３３５を用いてオーミック接触領域１５０５を形成する各Ｐ型構造の一部を残して各Ｐ型構造３２５の一部を覆う誘電体層１５１０を含む。図１５に示される実施形態では誘電体層１５１０はＰ型構造３２５のおよそ半分を覆うが、他の実施形態ではＰ型構造を半分より多く、または半分より少なく覆うことができる。
いくつかの実施形態ではドレインオーミックパッド３３５は（１）ドレイン電極３３３を形成するために基板１０５のドレイン領域２２０にわたってそれと接触して形成され、（２）ホール注入電極３７５を形成するためにＰ型層３２５の第二の部分にわたってそれと接触して形成され、（３）ホール注入領域にフィールドプレート１５１５を形成するために誘電体層１５１０の一部にわたってそれと接触して形成される、連続した金属層として構成することができる。他の実施形態では一つまたは複数の別々の、しかし電気的に結合された金属層を前述の連続した金属層の代わりに使用することができる。図１５に示される実施形態ではフィールドプレート１５１５は誘電体層１５１０の少なくとも一部にわたって延在し、いくつかの実施形態ではＰ型層３２５のソース側の端部１５５０と同一平面まで延在するが、他の実施形態ではＰ型層３２５のソース側の端部を越えて延在する。一つの実施形態ではフィールドプレート１５１５はＰ型層のソース側の端部１５５０を０．１２５ミクロンから２ミクロンの間で越えて延在するが、他の実施形態では０．２から０．７５ミクロンの間で越えて延在する。
いくつかの実施形態では複数の個々のホールインジェクタ１５３０は一連の連続的なホールインジェクタの島を形成するドレイン領域２２０の長さに沿って形成される。図１０に示される構造と同様に、ドレインオーミックパッド３３５はドレインコンタクト３３３の一部を形成する基板１０５に接触するために個々のＰ型構造３２５の間にも延在し得る。
いくつかの実施形態では第二のフィールドプレート３８５はフィールドプレート１５１５の上方に位置することができ、第三のフィールドプレート３９５は第二のフィールドプレートの上方に位置することができる。フィールドプレート１５１５、３８５および３９５の先端は破線の円によって特定される高電界強度領域１５４０をもたらすことができる。
いくつかの実施形態では任意選択的な浮遊ホールインジェクタ１５４５はＰ型層３２５の一部から形成することができる。浮遊ホールインジェクタ１５４５はドレインオーミックパッド３３５にオーミック結合しておらず、ドレインオーミックパッドに容量的に結合し得る。浮遊ホールインジェクタ１５４５はホールインジェクタ１５３０とゲート領域（図１１を参照）との間に位置し得る。
図１６は本開示の別の実施形態に基づくＧａＮベーストランジスタ１６００の平面図を示す。トランジスタ１６００は図１から図３に示されるトランジスタ１００と同様に構築されるが、以下でより詳細に説明されるように、トランジスタ１６００はＰ型ＧａＮの島を使用して形成されるゲート構造を含む。ＧａＮベーストランジスタ１６００は図１の基板１０５と同様であり得る基板１６０５上に製造され、間にゲート電極１６１５および活性２ＤＥＧ領域１６２５を有するソースオーミック金属パッド１６１０およびドレインオーミック金属パッド１６２０を含むことができる。ゲート電極１６１５の下で、間に間隙を有する一つまたは複数のＰ型ＧａＮの島１６３０ａ、１６３０ｂを基板１６０５上に配置することができる。様々な実施形態では単一のゲート電極１６１５を一つまたは複数のＰ型ＧａＮの島１６３０ａ、１６３０ｂにわたって形成することができ、ゲート電極とＰ型ＧａＮの島の間の接触を形成することができる。
ソースオーミック金属パッド１６１０に関してゲート電極１６１５にゼロ電圧が印加されると、電流は領域１６３５内のＰ型ＧａＮの島１６３０ａ、１６３０ｂの間の２ＤＥＧ層を通る。正のゲート電圧が印加されると、Ｐ型ＧａＮの島１６３０ａ、１６３０ｂの下に２ＤＥＧが形成され、ゲートの下の活性２ＤＥＧ領域の幅全体にわたって電流が流れることができる。ソースオーミック金属パッド１６１０に関してゲート電極１６１５に負のバイアスがかかる場合、Ｐ型ＧａＮの島１６３０ａ、１６３０ｂの間の間隙はＰ型ＧａＮの島の周りに逆バイアス接合を形成する。この逆バイアス状態は各Ｐ型ＧａＮの島１６３０ａ、１６３０ｂの周りに空乏領域を形成し、電子が領域１６３５を流れるのを制限する。ソースオーミック金属パッド１６１０と比較してゲート電極１６１５に負のバイアスが強くかかるほど、トランジスタ１６００が全ての電流をピンチオフするまで領域１６３５の抵抗はますます大きくなる。したがって、各Ｐ型ＧａＮの島１６３０ａ、１６３０ｂはトランジスタチャネルを通る電流を制御するゲート構造を形成する。これにより構造でドレイン１６２０に印加される電圧を遮断することが可能になり、ゲートのソース側の電界を制限する。これは図１２に示されるＰ型ＧａＮ構造１２０５によって達成されるのと同様の電界制限効果である。
前述の詳細な説明において、実施形態ごとに異なり得る多数の特有の詳細に関して本発明の実施形態が説明された。したがって、詳細な説明および図面は限定する意味よりもむしろ例示する意味にみなされるべきである。本発明の範囲の唯一かつ排他的な指示および出願人が本発明の範囲と意図するものは、その後のあらゆる修正を含め、そのような主張が生じる特有の形態での、本出願から生じる一連の主張の文字通りかつ同等の範囲である。

Claims (18)

  1. トランジスタであって、
    半導体基板と、
    前記基板内に形成され前記基板の一部と接触するソース電極を含むソース領域と、
    前記基板内に形成され前記ソース領域から離隔されるドレイン領域と、
    前記基板内に形成され前記基板の一部と接触するゲートスタックを含み、前記ソース領域と前記ドレイン領域との間に位置するゲート領域と、
    前記基板内に形成され前記基板の一部と接触するＰ型層を含み、前記ゲート領域と前記ドレイン領域との間に位置するホール注入領域と、
    前記Ｐ型層の第一の部分にわたってそれと接触して形成される誘電体層と、
    （１）ドレイン電極を形成するために前記基板の前記ドレイン領域にわたってそれと接触して形成され、（２）ホール注入電極を形成するために前記Ｐ型層の第二の部分にわたってそれと接触して形成され、（３）前記ホール注入領域にフィールドプレートを形成するために前記誘電体層の一部にわたってそれと接触して形成される、単一の材料のみで形成される連続した単一のモノリシックな金属層と、
    を備える、トランジスタ。
  2. 前記連続した単一のモノリシックな金属層が前記基板の前記ドレイン領域にわたって延在し、前記Ｐ型層の第一の側面に隣接し、前記Ｐ型層の上面の第一の領域にわたって延在する、請求項１に記載のトランジスタ。
  3. 前記誘電体層が前記基板の表面にわたって延在し、前記Ｐ型層の第二の側面に隣接し、前記Ｐ型層の前記上面の第二の領域にわたって延在する、請求項２に記載のトランジスタ。
  4. 前記フィールドプレートが前記誘電体層にわたって延在し、前記Ｐ型層の前記第二の側面と同一平面になる前に終端する、請求項３に記載のトランジスタ。
  5. 前記連続した単一のモノリシックな金属層が前記Ｐ型層とオーミック接触する、請求項１に記載のトランジスタ。
  6. 前記ドレイン領域の長さに沿って形成された複数の個々のホール注入領域をさらに備える、請求項１に記載のトランジスタ。
  7. 前記ホール注入領域が第一のホール注入領域であり、第二のホール注入領域が前記基板内に形成され前記第一のホール注入領域と前記ゲート領域との間に位置する、請求項１に記載のトランジスタ。
  8. 前記第二のホール注入領域が前記基板の一部と接触し前記連続した単一のモノリシックな金属層とはオーミック接触しないＰ型層を含む、請求項７に記載のトランジスタ。
  9. 前記連続した単一のモノリシックな金属層が前記Ｐ型層の上面のおよそ半分にわたって形成され、前記誘電体層が前記Ｐ型層の前記上面の残りの部分にわたって形成される、請求項１に記載のトランジスタ。
  10. 前記半導体基板が窒化ガリウムを備える、請求項１に記載のトランジスタ。
  11. トランジスタであって、
    半導体基板と、
    前記基板内に形成され前記基板の一部と接触するソース電極を含むソース領域と、
    前記基板内に形成され前記ソース領域から離隔されるドレイン領域と、
    前記基板内に形成され前記基板の一部と接触するゲートスタックを含み、前記ソース領域と前記ドレイン領域との間に位置するゲート領域と、
    前記基板内に形成され前記基板の一部と接触するＰ型層を含み、前記ゲート領域と前記ドレイン領域との間に位置するホール注入領域と、
    前記Ｐ型層の上面の第一の領域にわたって延在する誘電体層と、
    （１）ドレイン電極を形成するために前記基板のドレイン領域にわたって延在し、（２）ホール注入電極を形成するために前記Ｐ型層の第一の側面に隣接して前記Ｐ型層の前記上面の第二の領域にわたって延在し、（３）フィールドプレートを形成するために前記誘電体層の一部にわたって延在する、単一のモノリシックな金属層と、
    を備える、トランジスタ。
  12. 前記フィールドプレートがホール注入領域フィールドプレートである、請求項１１に記載のトランジスタ。
  13. 前記誘電体層が前記基板の表面にわたって延在し、前記Ｐ型層の第二の側面に隣接し、前記Ｐ型層の前記上面の前記第一の領域にわたって延在する、請求項１２に記載のトランジスタ。
  14. 前記フィールドプレートが前記誘電体層の前記第一の領域にわたって延在し、前記Ｐ型層の前記第二の側面と同一平面になる前に終端する、請求項１３に記載のトランジスタ。
  15. 前記単一のモノリシックな金属層が前記Ｐ型層とオーミック接触する、請求項１１に記載のトランジスタ。
  16. 前記ドレイン領域の長さに沿って形成された複数の個々のホール注入領域をさらに備える、請求項１１に記載のトランジスタ。
  17. 前記ホール注入領域が第一のホール注入領域であり、第二のホール注入領域が前記基板内に形成され前記第一のホール注入領域と前記ゲート領域との間に位置する、請求項１１に記載のトランジスタ。
  18. 前記第二のホール注入領域が前記基板の一部と接触し前記単一のモノリシックな金属層とはオーミック接触しないＰ型層を含む、請求項１７に記載のトランジスタ。
JP2019081469A 2018-04-23 2019-04-23 改良された終端構造を有する窒化ガリウムトランジスタ Active JP7075128B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862661585P 2018-04-23 2018-04-23
US62/661,585 2018-04-23

Publications (2)

Publication Number Publication Date
JP2019192912A JP2019192912A (ja) 2019-10-31
JP7075128B2 true JP7075128B2 (ja) 2022-05-25

Family

ID=68236584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081469A Active JP7075128B2 (ja) 2018-04-23 2019-04-23 改良された終端構造を有する窒化ガリウムトランジスタ

Country Status (4)

Country Link
US (2) US10847644B2 (ja)
JP (1) JP7075128B2 (ja)
CN (2) CN110391298B (ja)
TW (2) TWI785236B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114747018A (zh) 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管
US11211481B2 (en) 2020-01-13 2021-12-28 Cambridge Gan Devices Limited III-V semiconductor device
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
KR20220006402A (ko) * 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
TWI827079B (zh) * 2021-06-01 2023-12-21 愛爾蘭商納維達斯半導體有限公司 用於gan高電壓電晶體之場板結構
DE102022115381A1 (de) * 2021-06-22 2022-12-22 Navitas Semiconductor Limited Zweidimensionaleelektronengas-ladungsdichtesteuerung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250792A (ja) 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2011181743A (ja) 2010-03-02 2011-09-15 Panasonic Corp 電界効果トランジスタ
JP2015122544A (ja) 2015-03-30 2015-07-02 パナソニックＩｐマネジメント株式会社 スイッチ装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549336A (en) * 1981-12-28 1985-10-29 Mostek Corporation Method of making MOS read only memory by specified double implantation
FR2545989B1 (fr) 1983-05-10 1985-07-05 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'enrichissement
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
JP5903642B2 (ja) * 2011-08-08 2016-04-13 パナソニックＩｐマネジメント株式会社 半導体装置
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US20130240951A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
JP6326638B2 (ja) 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
CN104167445B (zh) * 2014-08-29 2017-05-10 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
CN108604597B (zh) * 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
WO2018119037A1 (en) 2016-12-20 2018-06-28 Massachusetts Institute Of Technology High-linearity transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250792A (ja) 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2011181743A (ja) 2010-03-02 2011-09-15 Panasonic Corp 電界効果トランジスタ
JP2015122544A (ja) 2015-03-30 2015-07-02 パナソニックＩｐマネジメント株式会社 スイッチ装置

Also Published As

Publication number Publication date
US10847644B2 (en) 2020-11-24
TW202005086A (zh) 2020-01-16
CN110391297A (zh) 2019-10-29
CN110391298B (zh) 2023-08-22
CN110391298A (zh) 2019-10-29
TWI715018B (zh) 2021-01-01
JP2019192912A (ja) 2019-10-31
TW201946275A (zh) 2019-12-01
US10868165B2 (en) 2020-12-15
TWI785236B (zh) 2022-12-01
US20190326426A1 (en) 2019-10-24
US20190326427A1 (en) 2019-10-24
CN110391297B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
JP7075128B2 (ja) 改良された終端構造を有する窒化ガリウムトランジスタ
KR102735541B1 (ko) 수직 게이트 모듈을 포함하는 측면 iii-질화물 디바이스들
JP6161910B2 (ja) 半導体装置
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
US11257938B2 (en) Group III nitride semiconductor device with first and second conductive layers
JP4077731B2 (ja) 化合物半導体装置およびその製造方法
EP2363890B1 (en) High electron mobility transistors exhibiting dual depletion and methods of manufacturing the same
TW202213770A (zh) 半導體裝置
US20140264373A1 (en) III-Nitride Heterojunction Device
JP2008311355A (ja) 窒化物半導体素子
US11594625B2 (en) III-N transistor structures with stepped cap layers
US11437473B2 (en) Nitride semiconductor device and method of manufacturing the same
JP2018041933A (ja) 半導体装置及び半導体基板
CN114270532A (zh) 半导体装置及其制造方法
JP7161915B2 (ja) 半導体装置
CN111712925B (zh) 半导体装置
CN113812006A (zh) 氮化物半导体装置及其制造方法
CN114503282B (zh) 氮化物基半导体装置及其制造方法
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
JP2010027639A (ja) 半導体装置
JP2024057709A (ja) 半導体装置とその製造方法
WO2024203285A1 (ja) 窒化物半導体装置
CN119631591A (zh) 具有减小的电流劣化的高压iii-n器件和结构
KR20150031005A (ko) 질화갈륨계 초접합 트랜지스터 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210511

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20210527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210721

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210726

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210827

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210901

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210908

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220302

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220404

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220506

R150 Certificate of patent or registration of utility model

Ref document number: 7075128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350