[go: up one dir, main page]

TWI762467B - 氮化物半導體磊晶疊層結構及其功率元件 - Google Patents

氮化物半導體磊晶疊層結構及其功率元件 Download PDF

Info

Publication number
TWI762467B
TWI762467B TW106105894A TW106105894A TWI762467B TW I762467 B TWI762467 B TW I762467B TW 106105894 A TW106105894 A TW 106105894A TW 106105894 A TW106105894 A TW 106105894A TW I762467 B TWI762467 B TW I762467B
Authority
TW
Taiwan
Prior art keywords
layer
superlattice
epitaxial
aluminum
gallium nitride
Prior art date
Application number
TW106105894A
Other languages
English (en)
Other versions
TW201831741A (zh
Inventor
杜尚儒
楊亞諭
劉家呈
張宗正
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to TW106105894A priority Critical patent/TWI762467B/zh
Priority to CN202110912320.4A priority patent/CN113725296B/zh
Priority to CN201810110148.9A priority patent/CN108461591B/zh
Priority to US15/902,359 priority patent/US10361295B2/en
Publication of TW201831741A publication Critical patent/TW201831741A/zh
Priority to US16/511,247 priority patent/US10734509B2/en
Application granted granted Critical
Publication of TWI762467B publication Critical patent/TWI762467B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種氮化物半導體磊晶疊層結構，包含一矽基板；一含鋁成核層，配置於前述矽基板上；一緩衝結構，配置於前述含鋁成核層上，依序包含：一第一超晶格堆疊結構；一第一氮化鎵系厚層，配置於前述第一超晶格堆疊結構上；一第二超晶格堆疊結構，配置於前述第一氮化鎵系厚層上；及一第二氮化鎵系厚層，配置於前述第二超晶格堆疊結構上；一通道層，配置於前述緩衝結構上；一障壁層，配置於於前述通道層上；及一二維電子氣層，位於鄰近前述通道層與前述障壁層間之一介面；其中，該第一氮化鎵系厚層及該第二氮化鎵系厚層的總厚度大於兩微米。

Description

氮化物半導體磊晶疊層結構及其功率元件
本揭露是關於一種氮化物半導體磊晶疊層結構及其功率元件，更具體而言，係關於一種應用於半導體功率元件的氮化鎵系半導體磊晶疊層結構及其功率元件。
近幾年來，由於高頻及高功率元件產品的需求與日俱增，三五族半導體材料氮化鎵(GaN)的能隙約為3.4eV，熱傳導性>1.5W/cm，其寬能隙及高熱傳導性(易於散熱)適合操作在高溫以及耐化學腐蝕的環境。此外，氮化鎵材料的崩潰電場為(3×106V/cm)，載子傳輸速度可以達到3×107cm/s，使得氮化鎵材料適合作為微波高功率元件，可施加高電壓於其上而不致崩壞。因此，以氮化鎵材料為主的氮化物半導體功率元件，如氮化鋁鎵/氮化鎵(AlGaN/GaN)半導體功率元件等因具高速電子遷移率、可達到非常快速的切換速度、可於高頻、高功率及高溫工作環境下操作的元件特性，廣泛地於工業運用，包含電子產品、不斷電系統、汽車、馬達、風力發電等領域，特別被應用在電源供應器(power supply)、DC/DC轉換器(DC/DC converter)、DC/AC逆變器(AC/DC inverter)。
然而，現有的產品基於效率、價格等競爭力的考量，在價格考量下，選用較便宜但與氮化物半導體材料晶格常數及熱膨脹係數不同的基板材料。因之，在基板材料與氮化物半導體材料間晶格常數及熱膨脹係數的差異下，在基 板上形成磊晶層時，便容易於磊晶層間產生磊晶缺陷。當磊晶缺陷密度較高時，則容易使磊晶層的表面平整度降低，而若磊晶缺陷延伸成長至磊晶層的表面時，則會成為使磊晶層表面產生裂紋(crack)的成因之一。因此，要在基板上形成磊晶缺陷密度低、表面平整、表面裂紋較少及/或較小之高品質氮化物半導體磊晶疊層結構並不容易。在各種不同基板材料中，矽基板以合理的成本結構被廣泛地應用於氮化物半導體磊晶疊層結構成長之中。然而，直到目前為止在矽基板上生長高品質的氮化物半導體磊晶疊層結構仍然是本技術領域待解決之一課題。此外，經由此氮化物半導體磊晶疊層結構所製造之元件，如功率元件、蕭特基二極體元件，也會因氮化物半導體磊晶疊層結構之品質優劣影響元件之性能。
請參閱第1圖，第1圖顯示為一種習知可應用於功率元件製作之氮化物半導體磊晶疊層結構100的穿透式電子顯微鏡(Transmission Electron Microscope,TEM)影像。此氮化物半導體磊晶疊層結構100係於矽基板110的(111)表面上沿著[0001]方向先以金屬有機化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)直接形成一層氮化鋁成核層120，繼而再於氮化鋁成核層120上以相同的MOCVD法形成由複數氮化鋁超晶格層131(18奈米厚)及氮化鎵超晶格層132(5奈米厚)交錯堆疊之超晶格疊層130。接著，在超晶格疊層130上再以MOCVD法形成一層厚度大於1000奈米的氮化鎵厚層140。接著於其上以MOCVD法形成一障壁層152，並在臨近氮化鎵厚層140及障壁層152的接面處產生二維電子氣(two-dimensional electron gas,2DEG，圖未示)。
由第1圖中可以發現，此種構造的氮化物半導體磊晶疊層結構100即便下方具有超晶格疊層130的結構，許多磊晶缺陷145仍然形成於氮化鎵厚層140內，並向上延伸至氮化鎵厚層140的上半部，甚至是障壁層152內。
本揭露係關於一種氮化物半導體磊晶疊層結構，包含一矽基板；一含鋁成核層，配置於前述矽基板上；一緩衝結構，配置於前述含鋁成核層上，依序包含：一第一超晶格磊晶結構、一第一氮化鎵系厚層，配置於前述第一超晶格磊晶結構上、一第二超晶格磊晶結構，配置於前述第一氮化鎵系厚層上、及一第二氮化鎵系厚層，配置於前述第二超晶格磊晶結構上；一通道層，配置於於前述緩衝結構上；一障壁層，配置於於前述通道層上；及一二維電子氣層，位於鄰近前述通道層與前述障壁層間之一介面；其中，該第一氮化鎵系厚層及該第二氮化鎵系厚層的總厚度大於兩微米。
一種半導體功率元件，包含前述氮化物半導體磊晶疊層結構；及一源極電極、一閘極電極、及一汲極電極，或一陰極及一陽極分別配置於前述氮化物半導體磊晶疊層結構上；其中，前述閘極電極位於前述源極電極及前述汲極電極之間。
為讓本揭露之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
60、60’:介電層
70:源極電極
80:汲極電極
90:閘極電極
100、200、500:氮化物半導體磊晶疊層結構
100’、200’:局部磊晶疊層
110、210:基板
120、220:氮化鋁成核層
130:超晶格疊層
131:氮化鋁超晶格層
132:氮化鎵超晶格層
140:氮化鎵厚層
145、245:磊晶缺陷
400:元件功能結構
300、430、460、490:緩衝結構
410:通道層
152、420:障壁層
310、432、461、492:第一超晶格磊晶結構
320、320’、431、462、491:第一氮化鎵系厚層
330、434、463、494:第二超晶格磊晶結構
340、340’、433、464、493:第二氮化鎵系厚層
465、496:第三超晶格磊晶結構
466、495:第三氮化鎵系厚層
510:帽層
550:後障壁層
A:陽極
C:陰極
E0、E1:功率元件單元
E2:蕭特基二極體元件單元
E3、E4:功率元件測試單元
O1~O4:歐姆電極
S:功率元件
S70:源極墊
S80:汲極墊
S90:閘極墊
FF’:剖線
第1圖係習知之氮化物半導體磊晶疊層結構的TEM影像。
第2圖係本揭露第一實施例之氮化物半導體磊晶疊層結構側視示意圖。
第3A圖係習知之氮化物半導體磊晶疊層結構包含緩衝結構部分之局部之TEM影像。
第3B圖係本揭露第二實施例之氮化物半導體磊晶疊層結構包含緩衝結構部分之局部之TEM影像。
第4A圖至第4C圖係顯示本揭露第三至五實施例之氮化物半導體磊晶疊層結構包含緩衝結構部分之局部磊晶疊層結構之側視示意圖。
第5圖係採用本揭露第六實施例之氮化物半導體磊晶疊層結構之功率元件的上視圖。
第6A圖係採用本揭露第六實施例之氮化物半導體磊晶疊層結構之氮化物半導體功率元件單元的局部放大上視示意圖。
第6B圖係第6A圖沿剖線FF’之剖面示意圖。
第7圖係本揭露第六實施例之氮化物半導體磊晶疊層結構細部側視示意圖。
第8圖係本揭露第七實施例之蕭特基二極體元件單元側視示意圖。
第9A圖係採用習知氮化物半導體磊晶疊層結構之功率元件測試單元之電性測試結果圖。
第9B圖係採用本揭露第一實施例之氮化物半導體磊晶疊層結構之功率元件測試單元之電性測試結果圖。
第10A圖係採用習知氮化物半導體磊晶疊層結構之功率元件測試單元之側視示意圖。
第10B圖係採用本揭露第一實施例之氮化物半導體磊晶疊層結構之功率元件測試單元之側視示意圖。
以下實施例將伴隨著圖式說明本揭露之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。
請參閱第2圖，第2圖顯示為本揭露第一實施例顯示之一種氮化物半導體磊晶疊層結構200側視圖。氮化物半導體磊晶疊層結構200包含一矽基板210，矽基板210上形成有一層氮化鋁成核層220，氮化鋁成核層220上形成有一緩衝結構300。其中，緩衝結構300由下至上依序包含由第一氮化鋁鎵超晶格層(Alx1Ga1-x1N，厚度d1)及第二氮化鋁鎵超晶格層(Aly1Ga1-y1N，厚度d2)兩種超晶格層交錯堆疊組合之第一超晶格磊晶結構310、一厚度大於1000奈米的第一氮化鎵系厚層(Alz1Ga1-z1N)320、由第三氮化鋁鎵超晶格層(Alx2Ga1-x2N，厚度d3)及第四氮化鋁鎵超晶格層(Aly2Ga1-y2N，厚度d4)兩種超晶格層交錯堆疊組合之第二超晶格磊晶結構330、一厚度大於1000奈米的第二氮化鎵系厚層(Alz2Ga1-z2N)340。接著，在緩衝結構300之上形成一元件功能結構400。其中，元件功能結構400包含由氮化鋁鎵(AlaGa1-aN)，0≦a<1所構成的通道層410以及由氮化鋁鎵(AlbGa1-bN)所形成的障壁層420，0<b<1，且a<b。最終，更包含形成於障壁層420上方由未摻雜之氮化鎵(u-GaN)構成的一帽層510。
於本實施例之中，元件功能結構400例如為功率元件的氮化鎵通道層410及氮化鋁鎵障壁層420，可於其接面鄰近處產生2DEG。當然，於另一實施例中，元件功能結構又或者也可以是發光二極體元件的活性層(圖未示)，當發光二極體元件在電流注入後，電子電洞於活性層中復合產生光。
於本實施例中，氮化物半導體磊晶疊層結構200係於基板210的(111)表面上沿著[0001]方向形成氮化鋁成核層220。值得注意的是，基板210的材料並不以矽基板為限，可以是半導體材料或是氧化物材料，上述的半導體材料例如可以包含矽(Si)、氮化鎵(GaN)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鋁(AlN)等，而上述的氧化物材料例如可以包含藍寶石(sapphire)。另外，當以導電性來區分時，基板210本身可為導電基板或者是絕緣基板，上述的導電基板包含矽(Si)基板、氮化鎵(GaN)基板、砷化鎵(GaAs)等基板，而上述的絕緣基板則包含藍寶石(sapphire)基板、絕緣矽(Silicon on insulator,SOI)基板、氮化鋁(AlN)等基板。此外，基板210可選擇性的摻雜物質於其中，以改變其導電性，以形成導電基板或不導電基板，以矽(Si)基板而言，可藉由摻雜硼(B)、砷(As)、或磷(P)使其具有導電性。於本實施例中，基板210為摻雜硼(B)之p型導電半導體矽基板(Si)，厚度約為175~1500μm。
接著，將前述的氮化鋁成核層220以磊晶方式成長於矽基板210的(111)面上，其中氮化鋁成核層220係沿[0001]方向成長，厚度約可為數十奈米或數百奈米，可用以減少基板10和上方半導體層之間的晶格差異。磊晶成長的方式例如為物理氣相沉積法(physical vapor deposition,PVD)、原子層沉積法(atomic layer deposition,ALD)、金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)、或分子束磊晶法(molecular-beam epitaxy,MBE)。藉由氮化鋁成核層220可讓後續形成於其上的緩衝結構、通道層...等半導體磊晶疊層的磊晶品質較佳。氮化鋁成核層220的材料例如是三五族半導體材料，包括氮化鋁(AlN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、或其混和組成的疊層等，而氮化鋁成核層220的結構例如可以是非晶、多晶、單晶或是晶質漸變的 混和層。於本實施例中，氮化鋁成核層220為氮化鋁(AlN)，厚度約為20~50nm，是藉由MOCVD法而形成。
形成氮化鋁成核層220之後，再於氮化鋁成核層220的上方成長一緩衝結構300，如前所述，可透過此緩衝結構300來減少成核層220和上方通道層410之間的晶格差異與降低磊晶缺陷密度。而緩衝結構300製備方式則類似於前述，例如為物理氣相沉積法(physical vapor deposition,PVD)、原子層沉積法(atomic layer deposition,ALD)、金屬有機物化學氣相沉積法(metal-organic chemical vapor deposition,MOCVD)、或分子束磊晶法(molecular-beam epitaxy,MBE)等其中一種可能的磊晶方式。藉由緩衝結構300，可於其上方形成磊晶缺陷密度低、表面平整、表面裂紋較少及/或較小的高品質元件功能結構400。於本實施例中，緩衝結構300由以下四個部分所組成，且以MOCVD法形成，成長步驟說明如下。
首先，於氮化鋁成核層220上以MOCVD法形成由第一氮化鋁鎵超晶格層(Alx1Ga1-x1N，厚度d1)及第二氮化鋁鎵超晶格層(Aly1Ga1-y1N，厚度d2)兩種超晶格層交錯堆疊組合之第一超晶格磊晶結構310。其中，為避免第一超晶格磊晶結構310與下方的氮化鋁成核層220間因晶格常數差異過大而產生多餘的應力，第一超晶格磊晶結構310中兩種氮化鋁鎵超晶格層的平均鋁含量較佳的範圍為0.3≦(x1×d1+y1×d2)/(d1+d2)≦1，x1≠y1。此外，第一超晶格磊晶結構310中每一層超晶格層的厚度d1、d2以不超過50奈米為佳。透過第一超晶格磊晶結構310的結構特性，可以釋放整體氮化物半導體磊晶疊層結構200內的應力累積，並可以阻斷源自於矽基板210與氮化鋁成核層220之間例如因晶格不匹配或應力而產生的磊晶缺陷沿著準垂直於矽基板210表面方向延伸而持續至氮化 物半導體磊晶疊層結構200的上部，繼而影響上方通道層410之品質，若缺陷繼續延伸至表面則產生裂紋。在這邊，適當的平均鋁組成比例，0.3≦(x1×d1+y1×d2)/(d1+d2)≦1，可以減少氮化鋁成核層220與第一超晶格磊晶結構310間晶格常數的差異、減少磊晶時的應力生成、亦可減少磊晶疊層表面產生裂紋。本實施例中，透過MOCVD法形成具有組成層數為100層(50對)的第一超晶格磊晶結構310，但實際上的組成層數並不以此數目為限，較佳的超晶格磊晶結構組成層數可以為20層(10對)至300層(150對)；於本實施例之實驗得知，當組成層數低於20層時，超晶格磊晶結構對減緩應力累積及阻擋磊晶缺陷的效果極低，無法使後續成長的半導體磊晶疊層在足夠的厚度下不產生過多或過大的裂紋；而當超晶格磊晶結構的組成層數多於300層時，則會使磊晶過程過於耗時，不利於整體氮化物半導體磊晶結構200的製程經濟，而超晶格磊晶結構本身也會因過厚的厚度而使超晶格磊晶結構的表面開始劣化及產生非期待應力等副作用。
此外，於另一實施例中，第一超晶格磊晶結構310中亦可摻雜碳或鐵等元素，以增加第一超晶格磊晶結構310的層內阻值。於本實施例中，透過MOCVD法形成之第一超晶格磊晶結構310為摻雜碳雜質的氮化鋁鎵層。本實施例之摻雜碳雜質包含刻意摻雜或非刻意摻雜。較佳的碳雜質濃度範圍為透過二次離子質譜儀(Secondary Ion Mass Spectrometer,SIMS)量測時獲得5×1017/cm3~1×1020/cm3的範圍。於本實施例之實驗結果可發現，當碳濃度範圍低於5×1017/cm3時，第一超晶格磊晶結構310的阻值過低，後續當使用阻值過低的氮化物半導體磊晶疊層結構製成功率元件時，元件便無法具有足夠能力抵檔注入之電壓，無法提供較高的崩潰電壓，而當量測獲得之碳濃度範圍高於1×1020/cm3 時，第一超晶格磊晶結構310則會因濃度過高產生磊晶缺陷而使其磊晶品質下降。
接著，在第一超晶格磊晶結構310上再以MOCVD法形成一厚度大於1000奈米的第一氮化鎵系厚層(Alz1Ga1-z1N)320，在這邊，第一氮化鎵系厚層320的組成例如可以是純氮化鎵或者是含有低鋁含量的氮化鋁鎵層。其中，添加適當的鋁元素，例如鋁含量為0≦z1≦0.05，可使該第一氮化鎵系厚層320的能隙寬度變大，若將此氮化物半導體磊晶疊層結構200製成功率元件時，理論上可使元件整體具有較高的垂直耐操作電壓能力，即，具有較高的元件崩潰電壓。同樣的，於第一氮化鎵系厚層320中亦可摻雜碳或鐵等元素，以增加第一氮化鎵系厚層320的層內阻值。於本實施例中，透過MOCVD法形成之第一氮化鎵系厚層320為摻雜碳雜質的氮化鋁鎵層。本實施例之摻雜碳雜質包含刻意摻雜或非刻意摻雜。較佳的碳雜質濃度範圍為透過SIMS量測時獲得5×1017/cm3~1×1020/cm3的範圍。經由本實施例實驗結果可發現，當碳濃度範圍低於5×1017/cm3時，第一氮化鎵系厚層320的阻值過低，後續當使用阻值過低的氮化物半導體磊晶疊層結構製成功率元件時，元件便無法具有足夠的能力抵檔注入之電壓，無法提供較高崩潰電壓，而當量測獲得之碳濃度範圍高於1×1020/cm3時，第一氮化鎵系厚層320則會因濃度過高產生磊晶缺陷而使其磊晶品質下降。
接著，於第一氮化鎵系厚層320之上繼續藉由MOCVD法形成由第三氮化鋁鎵超晶格層(Alx2Ga1-x2N，厚度d3)及第四氮化鋁鎵超晶格層(Aly2Ga1-y2N，厚度d4)兩種超晶格層交錯堆疊組合之第二超晶格磊晶結構330。其中，為避免第二超晶格磊晶結構330與下方的第一氮化鎵系厚層320間因晶格常數差異過大而產生多餘的應力，第二超晶格磊晶結構330中兩種氮化鋁鎵超晶格層的平均鋁含量較佳的範圍為0≦(x2×d3+y2×d4)/(d3+d4)≦0.05，x2≠y2，而每一層 超晶格層的厚度以不超過50奈米為佳。透過第二超晶格磊晶結構330中釋放整體氮化物半導體磊晶疊層結構200內的應力累積，並可以持續阻斷來自於第一氮化鎵系厚層320側例如晶格不匹配或應力產生的磊晶缺陷再沿著垂直於矽基板210表面的方向隨著後續半導體磊晶疊層的成長而持續向上延伸。在這邊，適當的鋁組成比例，0≦(x2×d3+y2×d4)/(d3+d4)≦0.05，可以減少第一氮化鎵系厚層320與第二超晶格磊晶結構330間晶格常數的差異，減少磊晶時的應力生成、亦可減少磊晶層表面產生裂紋。本實施例中，形成具有組成層數為60層(30對)的第二超晶格磊晶結構330，但實際上組成層數並不以此數目為限。較佳的超晶格磊晶結構組成層數可以為20層(10對)至300層(150對)，當組成層數低於20層時，超晶格磊晶結構對減緩應力累積及阻擋磊晶缺陷的效果極低，無法使後續成長的半導體磊晶疊層在足夠的厚度下不產生過多或過大的裂紋；而當超晶格磊晶結構多於300層時，則會使磊晶過程過於耗時，不利於整體氮化物半導體磊晶疊層結構200的製程經濟，而固定堆疊超晶格磊晶結構本身也會因過厚的厚度而使超晶格磊晶結構的表面開始劣化及非期待應力等副作用產生。
最後，在第二超晶格磊晶結構330上再以MOCVD法形成一厚度大於1000奈米的第二氮化鎵系厚層(Alz2Ga1-z2N)340，在這邊，第二氮化鎵系厚層340的組成例如可以是純氮化鎵或者是含有適當添加低鋁含量的氮化鋁鎵層。其中，添加適當的鋁元素，例如鋁含量為0≦z2≦0.05，可使第二氮化鎵系厚層340的能隙寬度變大，後續將此氮化物半導體磊晶疊層結構200製成功率元件時，理論上可使元件整體具有較高的垂直耐操作電壓能力，即，具有較高的元件崩潰電壓。此外，於第二氮化鎵系厚層340中亦可摻雜碳或鐵等元素，以增加第二氮化鎵系厚層340的層內阻值。於本實施例中，透過MOCVD法形成之第二氮化 鎵系厚層340為摻雜碳雜質的氮化鋁鎵層。本實施例之摻雜碳雜質包含刻意摻雜或非刻意摻雜。本實施例的碳雜質濃度範圍為透過SIMS量測時獲得5×1017/cm3~1×1020/cm3的範圍。經由本實施例的實驗結果可發現，當碳濃度範圍低於5×1017/cm3時，第二氮化鎵系厚層340的阻值過低，後續當使用阻值過低的氮化物半導體磊晶疊層結構製成功率元件時，元件便無法具有足夠的能力抵檔注入之電壓，無法提供較高崩潰電壓，而當量測獲得之碳濃度範圍高於1×1020/cm3時，第二氮化鎵系厚層340則會因碳濃度過高產生磊晶缺陷而使其磊晶品質下降。
同樣的，於第二超晶格磊晶結構330中亦可摻雜碳或鐵等元素，以增加超晶格磊晶結構330的層內阻值。於本實施例中，透過MOCVD法形成之超晶格磊晶結構330為摻雜碳雜質的氮化鋁鎵層。類似的，本實施例之摻雜碳雜質包含刻意摻雜或非刻意摻雜。較佳的碳雜質濃度範圍為透過SIMS量測時獲得5×1017/cm3~1×1020/cm3的範圍。經由相關的實驗結果可發現，當碳濃度範圍低於5×1017/cm3時，第二超晶格磊晶結構330的阻值過低，後續當使用阻值過低的氮化物半導體磊晶疊層結構製成功率元件時，元件便無法具有足夠的能力抵檔注入之電壓，無法提供較高崩潰電壓，而當量測獲得之碳濃度範圍高於1×1020/cm3時，第二超晶格磊晶結構330則會因碳摻雜濃度過高產生磊晶缺陷而使其磊晶品質下降。
完成緩衝結構300後，接著便可於緩衝結構300上磊晶形成元件功能結構400。磊晶成長的方式可參考上述列舉之成長方式，在此不再贅述。於本實施例中，功率元件之元件功能結構400，包含通道層410及障壁層420。通道層410厚度範圍在50~500nm，形成於緩衝結構300上，由三族氮化物材料所構成， 並具有一第一能隙；障壁層420厚度範圍在10~50nm，形成在通道層410上，由三族氮化物材料所構成，並具有一第二能隙。其中，第二能隙較第一能隙大，因此，障壁層420之晶格常數比通道層410小。其中，通道層410可由純氮化鎵或適當添加低鋁含量的氮化鋁鎵組成的氮化鎵系材料(AlaGa1-aN)所構成，0≦a<0.05，而障壁層420則包含氮化鋁鎵(AlbGa1-bN)，0<b<1，且a<b。通道層410以及障壁層420自身形成自發性極化(spontaneous polarization)，且因其不同晶格常數形成壓電極化(piezoelectric polarization)，進而在通道層410及障壁層420間的異質接面產生二維電子氣，請參考第2圖虛線表示處。於本實施例中，藉由MOCVD法形成通道層410及障壁層420，通道層410之材料為氮化鎵，障壁層420之材料為氮化鋁鎵，且為非摻雜之本質半導體。本揭露並不以本實施例為限，障壁層420及通道層410亦可視元件性能需求摻雜施體雜質或受體雜質以其改變其半導體層之特性。而二維電子氣產生的位置亦不侷限於如本實施例中第2圖所示的通道層410中，亦可能依實施例不同而產生於障壁層420中。
於本實施例中，為減少晶格常數差異所造成不必要的應力累積，當氮化鋁成核層220之材料為鋁組成比例較高之材料，如氮化鋁；而上方元件功能結構如通道層410之材料為鋁組成比例較低之材料，如氮化鎵時；緩衝結構300較佳的實施方式為使氮化物半導體磊晶疊層結構中複數層結構的全部或一部的鋁組成比例位於成核層220材料的鋁組成比例及元件功能層材料的鋁組成比例之間，並且沿磊晶成長方向漸變，其中，鋁組成漸變之方式可以是連續或不連續。即，例如本實施例所示，氮化鋁成核層220之鋁組成比例≧第一超晶格磊晶結構310之平均鋁組成比例≧第一氮化鎵系厚層320之鋁組成比例≧第二超晶格磊晶結構330之平均鋁組成比例≧第二氮化鎵系厚層340之鋁組成比例。
於另一實施例中，氮化物半導體磊晶疊層結構中的通道層410亦可以於形成第二氮化鎵系厚層340時同時形成。也就是說，可以在第二超晶格磊晶 結構330上成長一第二氮化鎵系半導體層(圖未示)，其中第二氮化鎵系半導體層的上半部構成通道層410，而第二氮化鎵系半導體層的下半部則構成第二氮化鎵系厚層340。再於其上形成障壁層420，並在鄰近障壁層420及通道層410的接面處產生二維電子氣。
除此之外，於成長障壁層420之後，可以選擇性地利用上述列舉之任一種成長方式將帽層510成長於障壁層420上方，在此不再贅述。於本實施例中，帽層510例如為未摻雜之氮化鎵半導體層，且大致覆蓋障壁層420之表面，可避免障壁層420表面因氧化等反應而產生表面劣化，並可以改善障壁層420表面漏電流現象。值得注意的是，為了使後續製成元件時，於氮化物半導體磊晶疊層結構200表面上需形成的電極結構(圖未示)與障壁層420間維持良好的電性接觸，本實施例帽層510的厚度為0~20奈米之間，以使電子可經由電極結構於帽層510間穿隧通過。
請參考第3A圖及第3B圖，分別顯示為習知氮化物半導體磊晶疊層結構100及採用本揭露第二實施例之氮化物半導體磊晶疊層結構(圖未示)中包含緩衝結構部分之局部磊晶疊層100’及200’之TEM影像。參考第3A圖及第3B圖，在第3A圖中，局部磊晶疊層100’的緩衝結構由超晶格疊層130及氮化鎵厚層140所組成；在第3B圖中，局部磊晶疊層200’的緩衝結構300則由第一超晶格磊晶結構310、第一氮化鎵系厚層320’、第二超晶格磊晶結構330、第二氮化鎵系厚層340’所組成。從影像中可以發現，局部磊晶疊層100’仍有大部分的磊晶缺陷145自超晶格疊層130中延伸至上層的氮化鎵厚層140中；相對的，如第3B圖所示，在第二實施例中，與第一實施例不同的地方是，第一氮化鎵系厚層320’的厚度為1.3微米，而第二氮化鎵系厚層340’的厚度為0.9微米。由影像中可以發現，在局部磊晶疊層200’中，有一部分的磊晶缺陷 245在第一氮化鎵系厚層320’中轉向或中止外，另一部分的磊晶缺陷245則在第二超晶格磊晶結構330中被中斷，再有，又一部分的磊晶缺陷245又在第二氮化鎵系厚層340’中再度被轉向或中止。由此可知，相較於第3A圖中習知的局部磊晶疊層100’，採用本揭露第二實施例的局部磊晶疊層200’可相對大幅降低磊晶疊層內的磊晶缺陷密度，繼而可減少後續生成的元件功能結構(圖未示)表面裂紋，提高其磊晶品質，並可使後續採用此氮化物半導體磊晶疊層結構200’進行製程的功率元件具有較高的元件性能。從實施例的實驗結果可以發現，第一氮化鎵系厚層320’與第二氮化鎵系厚層340’的整體厚度對於氮化物半導體磊晶疊層結構中的磊晶缺陷245具有轉向或中止的貢獻效果。如第一實施例與第二實施例的結果所示，較佳的情況，兩個氮化鎵系厚層的總厚度應大於兩微米
請參考第4A~4C圖，所示為依據本揭露第三實施例至第五實施例之氮化物半導體磊晶疊層結構之局部示意圖，分別繪示包含緩衝結構430、460、490部分之局部磊晶疊層結構之側視示意圖。第4A圖所顯示為本揭露第三實施例包含緩衝結構430部分之局部磊晶疊層結構之側視示意圖，本實施例之氮化物半導體磊晶疊層結構與第一實施例不同處在緩衝結構430與緩衝結構300之差異，其他皆與第一實施例相同。於本實施例中，於氮化鋁成核層220之上，緩衝結構430依序包含第一氮化鎵系厚層431、第一超晶格磊晶結構432、第二氮化鎵系厚層433、以及第二超晶格磊晶結構434。即，於本實施例中，緩衝結構430係由兩組依序成長的氮化鎵系厚層及超晶格磊晶結構所組成，與第一實施例中緩衝結構300先成長超晶格磊晶結構，再成長氮化鎵系厚層的順序相反。後續，可再於緩衝結構430上依不同需求形成單層或多層的元件功能結構。
其中，為減少晶格常數差異所造成不必要的應力累積，當氮化鋁成核層220之材料為鋁組成比例較高之材料，如氮化鋁；而上方元件功能結構如通道層(圖未示)之材料為鋁組成比例較低之材料，如氮化鎵時；緩衝結構較佳的實施方式為使氮化物半導體磊晶疊層結構中複數層結構的全部或一部的鋁組成比例位於成核層材料的鋁組成比例及元件功能層材料的鋁組成比例之間，並且沿磊晶成長方向漸變，漸變之方式可以是連續或不連續。即，例如本實施例所示，氮化鋁成核層220之鋁組成比例≧第一氮化鎵系厚層431之鋁組成比例≧第一超晶格磊晶結構432之平均鋁組成比例≧第二氮化鎵系厚層433之鋁組成比例≧第二超晶格磊晶結構434之平均鋁組成比例。
第4B圖所顯示為本揭露第四實施例包含緩衝結構460部分之局部磊晶疊層結構之側視示意圖，與第一實施例不同的是，本實施例中於矽基板210上形成氮化鋁成核層220後，再於其上形成的緩衝結構460依序由第一超晶格磊晶結構461、第一氮化鎵系厚層462、第二超晶格磊晶結構463、第二氮化鎵系厚層464、第三超晶格磊晶結構465、以及第三氮化鎵系厚層466所構成。即，於本實施例中，緩衝結構460係由三組超晶格磊晶結構及氮化鎵系厚層所構成，比第一實施例中的兩組超晶格磊晶結構及氮化鎵系厚層的組成多一組。值得注意的是，包含有兩組以上超晶格磊晶結構及氮化鎵系厚層的組成的緩衝結構應皆可以達成本揭露之精神，本揭露並不以本實施例之組數為限。
其中，為減少晶格常數差異所造成不必要的應力累積，當氮化鋁成核層220之材料為鋁組成比例較高之材料，如氮化鋁；而上方元件功能結構如通道層(圖未示)之材料為鋁組成比例較低之材料，如氮化鎵時；緩衝結構較佳的實施方式為使氮化物半導體磊晶疊層結構中複數層結構的全部或一部的鋁組成比例位於成核層材料的鋁組成比例及元件功能層材料的鋁組成比例之間，並且 沿磊晶成長方向漸變，漸變之方式可以是連續或不連續。即，例如本實施例所示，氮化鋁成核層220之鋁組成比例≧第一超晶格磊晶結構461之平均鋁組成比例≧第一氮化鎵系厚層462之鋁組成比例≧第二超晶格磊晶結構463之平均鋁組成比例≧第二氮化鎵系厚層464之鋁組成比例≧第三超晶格磊晶結構465之平均鋁組成比例≧第三氮化鎵系厚層466之鋁組成比例。
第4C圖所顯示為本揭露第五實施例包含緩衝結構490部分之局部磊晶疊層結構側視示意圖，與第四實施例不同的是，本實施例中的緩衝結構490依序由第一氮化鎵系厚層491、第一超晶格磊晶結構492、第二氮化鎵系厚層493、第二超晶格磊晶結構494、第三氮化鎵系厚層495、以及第三超晶格磊晶結構496所構成。即，於本實施例中，緩衝結構490系由三組氮化鎵系厚層及超晶格磊晶結構所構成，比第一實施例中的兩組氮化鎵系厚層及超晶格磊晶結構多一組，此外並與第四實施例中的緩衝結構460先成長超晶格磊晶結構，再成長氮化鎵系厚層的順序相反。值得注意的是，包含有兩組以上氮化鎵系厚層及超晶格磊晶結構的組成的緩衝結構應皆可以達成本揭露之精神，本揭露並不以實施例之組數為限。
其中，為減少晶格常數差異所造成不必要的應力累積，當氮化鋁成核層220之材料為鋁組成比例較高之材料，如氮化鋁；而上方元件功能結構如通道層(圖未示)之材料為鋁組成比例較低之材料，如氮化鎵時；緩衝結構較佳的實施方式為使氮化物半導體磊晶疊層結構中複數層結構的全部或一部的鋁組成比例位於成核層材料的鋁組成比例及元件功能層材料的鋁組成比例之間，並且沿磊晶成長方向漸變，漸變之方式可以是連續或不連續。即，例如本實施例所示，氮化鋁成核層220之鋁組成比例≧第一氮化鎵系厚層491之鋁組成比例≧第一 超晶格磊晶結構492之平均鋁組成比例≧第二氮化鎵系厚層493之鋁組成比例≧第二超晶格磊晶結構494之平均鋁組成比例≧第三氮化鎵系厚層495之鋁組成比例≧第三超晶格磊晶結構496之平均鋁組成比例。
接著，請參照第5、6、7A-7B圖。第5圖為本揭露第六實施例之一功率元件S的上視圖。半導體功率元件S例如為三端點的元件。於本實施例中，功率元件S包含一源極墊S70、一汲極墊S80、一閘極墊S90和至少一個功率元件單元E1。功率元件單元E1例如是場效電晶體(FET)，具體來說可以是高電子遷移率場效應電晶體(HEMT)。
第6A圖至第6B圖所示為前述第5圖功率元件S上視圖中功率元件單元E1的結構示意圖。為了清楚說明功率元件單元E1的細部結構，第6A圖繪示了功率元件單元E1之局部放大上視示意圖，而第6B圖繪示了第6A圖沿剖線FF’之剖面示意圖。功率元件單元E1例如為一種高電子遷移率場效應電晶體，包括使用本揭露後述第六實施例的一氮化物半導體磊晶疊層結構500、一源極電極70、一汲極電極80、以及一閘極電極90。如第5圖所示，於功率元件單元E1中，源極墊S70係與源極電極70電性連結、汲極墊S80係與汲極電極80電性連結、而閘極墊S90則與閘極電極90電性連結，氮化物半導體磊晶疊層結構500則相對應位於電極下方，如第6B圖所示。
功率元件單元E1表面還可以進一步形成保護層(圖未示)以覆蓋介電層60、源極電極70、汲極電極80與閘極電極90之表面，以防止功率元件單元E1整體的電性受到影響。保護層可以是氧化物或者氮化物，如氧化矽或氧化鋁等氧化物，也可以是氮化矽或氮化鎵等氮化物。接著再蝕刻保護層，以露出部分源極電極70、汲極電極80與閘極電極90，即源極電極70、汲極電極80與閘極電極80可以有一部份表面未被保護層所覆蓋，以增加與外界電性連接的方便 性。於本揭露中，未被保護層覆蓋位置例如可以是與源極電極70、汲極電極80與閘極電極90直接電性連結的源極墊S70、汲極墊S80、及閘極墊S90。
第7圖所顯示為本揭露第六實施例功率元件S中氮化物半導體磊晶疊層結構500之細部側視示意圖。在本實施例中，氮化物半導體磊晶疊層結構500與第一實施例相似的結構採用與第一實施例相同的標號。值得注意的是，在本實施例中，在緩衝結構300與通道層410之間插入了一後障壁層(Back Barrier)550。此層後障壁層550較佳的組成為鋁組成比例較第二氮化鎵系厚層340鋁組成比例高的氮化鋁鎵層。當氮化物半導體磊晶疊層結構500後續製成功率元件時，後障壁層550較第二氮化鎵系厚層340高的鋁組成比例會具有較高的能隙來提供侷限電子能力，避免元件操作時電子進入緩衝結構300中並被緩衝結構300中的磊晶缺陷所捕捉，進而影響後續元件操作時異質介面間的二維電子氣濃度穩定性。即，可以減少元件於反覆操作時產生電流崩塌(current collapse)的程度。
值得注意的是，於本實施例中，為了避免後障壁層550的高能隙拉升通道層410的能障高度，進一步影響功率元件操作時電流的強度，後障壁層550的厚度以不超過50奈米為佳。
除此之外，如第6B圖所示，在本實施例中，在形成源極電極70、汲極電極80與閘極電極90之前，還可形成有一介電層60於帽層510的上表面之上。介電層60亦可選擇性地位於閘極電極90的下方(圖未示)。當介電層60位於閘極電極的下方時，藉由選擇具有不同介電常數的介電層60以及調整介電層60的厚度，可以進一步降低表面漏電流，更可提高閘極電極90操作偏壓範圍，提升元件可靠度。介電層60可以是氧化物或者氮化物，例如是氧化矽或氧化鋁等氧化物，也可以是氮化矽或氮化鋁等氮化物，也可以是氮氧化鋁等氮氧化物。然而本揭露不以此為限，於其他實施例中亦可不形成介電層60。
於本實施例中，如前所述，於氮化物半導體磊晶疊層結構500上方分別形成源極電極70、汲極電極80與閘極電極90，後續並以其延伸並與其電性連結的源極墊S70、汲極墊S80、閘極墊S90作為與外部電性連接的端點。其中，如第6B圖所示，在一個功率元件單元E1的側視圖中，源極電極70、汲極電極80分別置於氮化物半導體磊晶疊層結構500表面的兩側，而閘極電極90則位於源極電極70與汲極電極80之間。在本實施例中，可以藉由選擇適當的源極電極70與汲極電極80的材料，以及/或者藉由製程(如，蝕刻、熱退火等...)以使源極電極70與汲極電極80和障壁層420之間形成歐姆接觸。類似地，也可藉由選擇適當的閘極電極90的材料，使得閘極電極90與障壁層(圖未示)之間形成蕭特基接觸。源極電極70、汲極電極80的材料可以選自鈦(Ti)、鋁(Al)或其組合，而閘極電極90的材料可以選自鎳(Ni)、金(Au)、鎢(W)、氮化鈦(TiN)或其組合，但並不以此為限。
在其他實施例中，功率元件S的氮化物半導體磊晶疊層結構500，亦可以本揭露其他實施例中的氮化物半導體磊晶疊層結構所取代或部份取代其緩衝結構部分的結構。
請參考第8圖所示為本揭露第七實施例之一蕭特基二極體元件單元E2的側視示意圖。蕭特基二極體元件單元E2為採用本揭露第六實施例中的氮化物半導體磊晶疊層500製作而成。本結構於氮化物半導體磊晶疊層500的上表面之上分別形成一陽極A與一陰極C以作為與外部電性連接的端點。其中陽極A與陰極C可分別置於磊晶疊層500上表面之上的兩側，可以藉由選擇適當的陽極A與陰極C的材料，以及/或者藉由製程(如，蝕刻，熱退火)以使陽極A與陰極C和阻障層之間形成歐姆接觸。陽極A與陰極C的材料可以選自鈦(Ti)、鋁(Al)或其組成。
相似地，還可以形成如一介電層60’於氮化物半導體磊晶疊層500的上表面之上，其形成步驟可在形成陽極A與陰極C之前或之後。介電層60’能進一步降低表面漏電流，提高元件可靠度。介電層60’可以是氧化物或者氮化物，例如是氧化矽或氧化鋁等氧化物，也可以是氮化矽或氮化鋁等氮化物。然而本發明不以此為限，於其他實施例中亦可不形成介電層。
最後，請參考第9A-9B圖及第10A-10B圖，第9A-9B圖分別表示採用習知氮化物半導體磊晶疊層結構100製成之功率元件測試單元E3及以本揭露第一實施例之氮化物半導體磊晶疊層結構200製成之功率元件測試單元E4之水平漏電能力的電性測試結果圖。
功率元件測試單元E3及E4係經由製程，分別在一習知氮化物半導體磊晶片及一本揭露第一實施例之氮化物半導體磊晶片(圖未示)上形成有複數個前述的功率元件測試單元E3，E4，並依半導體磊晶片中心、周圍、外側三個區域畫分該些區域的功率元件測試單元，並分別對該些區域複數個功率元件測試單元E3，E4進行電性測試。如第9A-9B圖所示，在對該些區域的功率元件的電性特性做代表性量測，由其電性測試結果可分別在9A、9B圖中得到三條不同的電性測試結果趨勢線。第10A及10B圖所繪示的分別是功率元件測試單元E3及E4的側視示意圖，其中，功率元件測試單元的製備是在半導體磊晶片中定義出複數個功率元件測試單元，分別將各單元中磊晶完成的氮化物半導體磊晶疊層結構100、200，包含通道層410、障壁層152、420、及帽層510的中央部分去除後，再分別在左右兩側未去除的半導體磊晶疊層結構表面形成歐姆電極O1~O4。
測試條件為設定左側的歐姆電極O1及O3為接地狀態(Ground,0V)，並對另一側的歐姆電極O2及O4施加相對應的逆向偏壓，如第9A-9B圖橫座標所示，逆向偏壓V=0~-1000伏特，以測試功率元件測試單元E3及E4在緩衝結構部分的漏電流(I，單位為毫安培)，如第9A-9B圖之縱坐標所示。由第9A-9B圖中可以發現，功率元件測試單元E3之漏電流在施加相對應偏壓-600伏特時大約為1×10-6毫安培，相較於功率元件測試單元E4之漏電流在施加相對應偏壓-600伏特時則大約為5×10-7毫安培來得高，在其它的逆向偏壓下亦可獲得相似的趨勢，功率元件測試單元E4較E3，其漏電流的狀況下降大約0.5~1個級數。
藉由本揭露精神的實施方式，可以形成結晶缺陷密度低、磊晶層表面平整、表面裂紋較少及/或較小之高品質氮化物半導體磊晶疊層結構，經由此氮化物半導體磊晶疊層結構所製造之元件，如功率元件、蕭特基二極體元件，也會因半導體磊晶疊層結構之品質改善而使元件之性能獲得改善，具有產業利用性。以上所述之實施例僅係為說明本揭露之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本揭露之內容並據以實施，當不能以之限定本揭露之專利範圍，即大凡依本揭露所揭示之精神所作之均等變化或修飾，仍應涵蓋在本揭露之專利範圍內。
200:氮化物半導體磊晶疊層結構
210:基板
220:氮化鋁成核層
300:緩衝結構
310:第一超晶格磊晶結構
320:第一氮化鎵系厚層
330:第二超晶格磊晶結構
340:第二氮化鎵系厚層
400:元件功能結構
410:通道層
420:障壁層
510:帽層

Claims (10)

  1. 一種氮化物半導體磊晶疊層結構，包含：一矽基板；一含鋁成核層，配置於該矽基板上；一緩衝結構，配置於該含鋁成核層上，依序包含：一第一超晶格磊晶結構；一第一氮化鎵系厚層包含Alz1Ga1-z1N，配置於該第一超晶格磊晶結構上；一第二超晶格磊晶結構，配置於該第一氮化鎵系厚層上；以及一第二氮化鎵系厚層包含Alz2Ga1-z2N，配置於該第二超晶格磊晶結構上；一通道層，配置於於該緩衝結構上；一障壁層，配置該通道層上；以及一二維電子氣層，位於鄰近該通道層與該障壁層間之一介面；其中，該第一氮化鎵系厚層包含一第一鋁組成比例z1，且0<z1≦1，該第二氮化鎵系厚層包含一第二鋁組成比例z2，且0≦z2<1，且該第一鋁組成比例大於該第二鋁組成比例。
  2. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，該第一超晶格磊晶結構由複數氮化鋁超晶格層及複數氮化鋁鎵超晶格層交互堆疊；其中，該第二超晶格磊晶結構由複數氮化鋁鎵超晶格層及複數氮化鎵超晶格層交互堆疊。
  3. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層，其中，該第一氮化鎵系厚層及該第二氮化鎵系厚層的總厚度大於兩微米。
  4. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，更包含一氮化鋁鎵後障壁層位於該通道層與該緩衝結構之間，其中，該氮化鋁鎵後障壁層的鋁組成比例高於該第二氮化鎵系厚層的鋁組成比例。
  5. 如申請專利範圍第4項所述之氮化物半導體磊晶疊層結構，其中，該氮化鋁鎵後障壁層的厚度小於等於50微米。
  6. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，該第一超晶格磊晶結構的平均鋁組成比例大於0且小於1，該第二超晶格磊晶結構的平均鋁組成比例大於0且小於1，該第一超晶格磊晶結構的平均鋁組成比例大於該第二超晶格磊晶結構的平均鋁組成比例。
  7. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，0<z1≦0.05，0≦z2<0.05。
  8. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，該第一氮化鎵系厚層及/或該第二氮化鎵系厚層中分別包含有一摻雜物，或該第一超晶格磊晶結構及/或該第二超晶格磊晶結構中分別包含有另一摻雜物，該些摻雜物包含鐵或碳至少其中之一。
  9. 如申請專利範圍第1項所述之氮化物半導體磊晶疊層結構，其中，該含鋁成核層為一氮化鋁層。
  10. 一種功率元件，包含：一如申請專利範圍第1~9項中任一項所述的氮化物半導體磊晶疊層結構；及一源極電極、一閘極電極、及一汲極電極，或一陰極及一陽極分別配置於該氮化物半導體磊晶疊層結構上；其中，該閘極電極位於該源極電極及該汲極電極之間。
TW106105894A 2017-02-22 2017-02-22 氮化物半導體磊晶疊層結構及其功率元件 TWI762467B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW106105894A TWI762467B (zh) 2017-02-22 2017-02-22 氮化物半導體磊晶疊層結構及其功率元件
CN202110912320.4A CN113725296B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件
CN201810110148.9A CN108461591B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件
US15/902,359 US10361295B2 (en) 2017-02-22 2018-02-22 Nitride semiconductor epitaxial stack structure and power device thereof
US16/511,247 US10734509B2 (en) 2017-02-22 2019-07-15 Nitride semiconductor epitaxial stack structure and power device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106105894A TWI762467B (zh) 2017-02-22 2017-02-22 氮化物半導體磊晶疊層結構及其功率元件

Publications (2)

Publication Number Publication Date
TW201831741A TW201831741A (zh) 2018-09-01
TWI762467B true TWI762467B (zh) 2022-05-01

Family

ID=63168038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105894A TWI762467B (zh) 2017-02-22 2017-02-22 氮化物半導體磊晶疊層結構及其功率元件

Country Status (3)

Country Link
US (2) US10361295B2 (zh)
CN (2) CN113725296B (zh)
TW (1) TWI762467B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382656B1 (ko) * 2015-12-25 2022-04-04 이데미쓰 고산 가부시키가이샤 적층체
EP3754721A1 (en) * 2019-06-17 2020-12-23 Infineon Technologies AG Semiconductor device and method for fabricating a wafer
CN112490278B (zh) * 2019-09-12 2023-10-31 联华电子股份有限公司 具有减少的缺陷的半导体外延结构
CN115868004A (zh) * 2020-07-02 2023-03-28 阿托梅拉公司 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法
CN113035712A (zh) * 2021-03-29 2021-06-25 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN115249740A (zh) * 2021-04-27 2022-10-28 中微半导体设备(上海)股份有限公司 一种半导体器件及其制造方法
TWI797722B (zh) * 2021-08-19 2023-04-01 合晶科技股份有限公司 複合基板及其製造方法
CN118345510A (zh) * 2024-02-23 2024-07-16 中环领先半导体科技股份有限公司 一种外延片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP5309451B2 (ja) * 2007-02-19 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP5706102B2 (ja) * 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
KR101909919B1 (ko) * 2013-05-01 2018-10-19 센서 일렉트로닉 테크놀로지, 인크 응력 완화 반도체 층
JP6265328B2 (ja) * 2013-07-29 2018-01-24 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
CN105580146B (zh) * 2013-09-23 2018-09-21 传感器电子技术股份有限公司 用于光电子器件的iii族氮化物异质结构
KR102137743B1 (ko) * 2013-10-07 2020-07-24 엘지이노텍 주식회사 반도체 소자
US9437724B2 (en) * 2014-04-21 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TWI550921B (zh) * 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法

Also Published As

Publication number Publication date
CN108461591A (zh) 2018-08-28
US10734509B2 (en) 2020-08-04
US20180240901A1 (en) 2018-08-23
US10361295B2 (en) 2019-07-23
CN108461591B (zh) 2021-08-24
TW201831741A (zh) 2018-09-01
CN113725296B (zh) 2024-04-02
CN113725296A (zh) 2021-11-30
US20190341479A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
TWI762467B (zh) 氮化物半導體磊晶疊層結構及其功率元件
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
JP5742072B2 (ja) 半導体装置およびその製造方法
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
CN107408511A (zh) 化合物半导体基板
CN103201844A (zh) 半导体装置及其制造方法
TWI641133B (zh) 半導體單元
US20130200387A1 (en) Nitride based heterojunction semiconductor device and manufacturing method thereof
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
JP2018037435A (ja) 半導体装置
TWI569439B (zh) 半導體單元
TW201838178A (zh) 半導體元件
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US8044485B2 (en) Semiconductor device
TWI662700B (zh) 半導體單元
JP7231826B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
TWI626766B (zh) 發光元件
WO2011010419A1 (ja) 窒化物半導体装置
TWI835103B (zh) 氮化物半導體磊晶疊層結構及其功率元件
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
TWI662707B (zh) 半導體功率元件及其製造方法
CN104465749A (zh) 一种厚膜高耐压氮化物半导体外延结构及其生长方法
US11552188B2 (en) High-voltage semiconductor structure