[go: up one dir, main page]

JP2011049486A - Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス - Google Patents

Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス Download PDF

Info

Publication number
JP2011049486A
JP2011049486A JP2009198701A JP2009198701A JP2011049486A JP 2011049486 A JP2011049486 A JP 2011049486A JP 2009198701 A JP2009198701 A JP 2009198701A JP 2009198701 A JP2009198701 A JP 2009198701A JP 2011049486 A JP2011049486 A JP 2011049486A
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009198701A
Other languages
English (en)
Other versions
JP4888537B2 (ja
Inventor
Makoto Hashimoto
信 橋本
Tatsuya Tanabe
達也 田辺
Katsushi Akita
勝史 秋田
Hideaki Nakahata
英章 中幡
Hiroshi Amano
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009198701A priority Critical patent/JP4888537B2/ja
Priority to US12/732,775 priority patent/US8148751B2/en
Publication of JP2011049486A publication Critical patent/JP2011049486A/ja
Application granted granted Critical
Publication of JP4888537B2 publication Critical patent/JP4888537B2/ja
Priority to US13/409,798 priority patent/US8633514B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】Ａｌを含むIII族窒化物系半導体からなるチャネル層を備え、二次元電子ガスの移動度を高め電流特性を向上させることが可能なIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供する。
【解決手段】III族窒化物半導体積層ウェハ１０は、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板２７と、Ａｌを含むIII族窒化物系半導体からなり基板２７上に設けられた第１のＡｌＧａＮ層１３と、第１のＡｌＧａＮ層１３上に設けられ、第１のＡｌＧａＮ層１３よりバンドギャップが大きいIII族窒化物系半導体からなる第２のＡｌＧａＮ層１５とを備える。第１のＡｌＧａＮ層１３の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅は、１０００［ａｒｃｓｅｃ］未満である。
【選択図】図１

Description

本発明は、III族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスに関するものである。
非特許文献１には、高電子移動度トランジスタ（ＨＥＭＴ：HighElectron Mobility Transistor）が記載されている。非特許文献１に記載されたＨＥＭＴでは、ＳｉＣ基板上にＡｌＮ層（５０［ｎｍ］）、Ａｌ０．０６Ｇａ０．９４Ｎ層（１００［ｎｍ］）、チャネル層としてのＡｌ０．０６Ｇａ０．９４Ｎ層（４５０［ｎｍ］）、及びバリア層としてのＡｌ０．３１Ｇａ０．６９Ｎ層（２５［ｎｍ］）が順に積層されている。また、非特許文献１には、ＨＥＭＴにおいてチャネル層にＡｌＧａＮを用いると、合金散乱により電子移動度が低下すると記載されている。
非特許文献２には、ＨＥＭＴが記載されている。非特許文献２に記載されたＨＥＭＴでは、サファイア基板上にＡｌＮバッファ層、ＡｌＧａＮチャネル層、及びＡｌＧａＮバリア層が順に積層されている。
Ajay RAMAN et al., "AlGaN ChannelHigh Electron Mobility Transistors: Device Performance and Power-SwitchingFigure of Merit", Japanese Journal of Applied Physics, Vol. 47, No.5, pp. 3359-3361 (2008) Takuma Nanjo et al., "Remarkablebreakdown voltage enhancement in AlGaN channel high electron mobilitytransistors", Applied Physics Letters, Vol. 92, 263502 (2008)
現在、窒化ガリウム系半導体を材料に用いたＨＥＭＴ等の電子デバイスは、その高い破壊電界強度と二次元電子ガスチャネルの高い移動度により有望視されている。このような電子デバイスとしては、チャネル層にＧａＮを用い、チャネル層とヘテロ接合を構成するバリア層にＡｌＧａＮを用いることが一般的に行われている。
一方、例えばＡｌＧａＮといったＡｌを含むIII族窒化物系半導体は、ＧａＮと比較してバンドギャップが大きく、破壊電界強度がより高いため、これをチャネル層に用いることにより更に高耐圧・高出力の電子デバイスを作製することが可能となる。チャネル層にＡｌを含む構造については、例えば上述した非特許文献１や非特許文献２において、チャネル層にＡｌＧａＮを用いることが試みられている。
しかしながら、従来の考え方では、Ａｌ組成が高くなるほど合金散乱の影響によって二次元電子ガスの移動度が低下するため、Ａｌを含まないＧａＮをチャネル層に用いた場合と比較して、チャネル層にＡｌを含む場合には良好な電流特性を得ることができないとされている。非特許文献１の記載においても、チャネル層のＡｌ組成が３０％程度の場合に移動度が２００［ｃｍ／Ｖ・ｓ］未満（通常のＧａＮチャネルＨＥＭＴの１／５以下）と極めて低い値となっている。
本発明は、上記した問題点に鑑みてなされたものであり、Ａｌを含むIII族窒化物系半導体からなるチャネル層を備え、二次元電子ガスの移動度を高め電流特性を向上させることが可能なIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供することを目的とする。
上記した課題を解決するために、本発明による第１のIII族窒化物半導体積層ウェハは、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板と、Ａｌを含むIII族窒化物系半導体からなり基板上に設けられた第１の半導体層と、第１の半導体層上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなる第２の半導体層とを備え、第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする。
また、本発明による第２のIII族窒化物半導体積層ウェハは、基板上に設けられたＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、Ａｌを含むIII族窒化物系半導体からなりＡｌＸＧａ１−ＸＮ層上に設けられた第１の半導体層と、第１の半導体層上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなる第２の半導体層とを備え、第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする。
また、本発明による第１のIII族窒化物半導体デバイスは、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板と、Ａｌを含むIII族窒化物系半導体からなり基板上に設けられたチャネル層と、第１の半導体層上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなるバリア層とを備え、チャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする。
また、本発明による第２のIII族窒化物半導体デバイスは、基板上に設けられたＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、Ａｌを含むIII族窒化物系半導体からなりＡｌＸＧａ１−ＸＮ層上に設けられたチャネル層と、第１の半導体層上に設けられ、第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなるバリア層とを備え、第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする。
一般的に、ＧａＮからなるチャネル層を有するＨＥＭＴ等の半導体デバイスにおいては、二次元電子ガスの移動度とＧａＮの結晶性との間には有意な相関がなく、例えば２つのＨＥＭＴ間でＧａＮチャネル層のＸ線ロッキングカーブの半値幅が大きく異なる場合であっても、バリア層との界面におけるシート抵抗値は殆ど変化しない。したがって、ＧａＮチャネル層の下地基板としてサファイア基板やＳｉＣ基板が多く用いられている。
これに対し、本発明者は鋭意研究の末、Ａｌを含むIII族窒化物系半導体からなるチャネル層（第１の半導体層）における二次元電子ガスの移動度が、該チャネル層の結晶性に大きく依存しており、結晶性が良好であれば十分な移動度を得ることが可能なことを見出した。すなわち、チャネル層（第１の半導体層）の（０００２）面や（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満という極めて低い値となるようにチャネル層（第１の半導体層）を形成することによって、バリア層（第２の半導体層）との界面におけるシート抵抗値を低減し、二次元電子ガスの移動度を高めることが可能となる。
上記した第１及び第２のIII族窒化物半導体積層ウェハ、並びに第１及び第２のIII族窒化物半導体デバイスにおいては、チャネル層（第１の半導体層）が、その（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満となるように、ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板上若しくはＡｌＸＧａ１−ＸＮ層上に形成されている。これにより、二次元電子ガスの移動度を高め電流特性を向上させることが可能となる。
また、上記第１及び第２のIII族窒化物半導体積層ウェハは、第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が４００［ａｒｃｓｅｃ］未満であることを特徴とする。同様に、上記第１及び第２のIII族窒化物半導体デバイスは、チャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が４００［ａｒｃｓｅｃ］未満であることを特徴とする。このように、チャネル層（第１の半導体層）の結晶性を更に良くすることで、二次元電子ガスの移動度をより高め、電流特性を格段に向上させることが可能となる。
また、上記第１及び第２のIII族窒化物半導体積層ウェハは、第１及び第２の半導体層が共にＡｌＧａＮからなることを特徴としてもよい。同様に、上記第１及び第２のIII族窒化物半導体デバイスは、チャネル層及びバリア層が共にＡｌＧａＮからなることを特徴としてもよい。これにより、破壊電界強度が極めて大きく且つ二次元電子ガスの移動度が高いIII族窒化物半導体デバイスを得ることができる。
本発明によれば、Ａｌを含むIII族窒化物系半導体からなるチャネル層を備え、二次元電子ガスの移動度を高め電流特性を向上させることが可能なIII族窒化物半導体デバイス、及び該III族窒化物半導体デバイスの作製に用いられるIII族窒化物半導体積層ウェハを提供できる。
図１は、一実施形態に係るIII族窒化物半導体積層ウェハ１０の構造を示す図面である。 図２は、一実施形態に係るIII族窒化物半導体デバイス１１の構造を示す図面である。 図３は、積層ウェハＡ１〜Ａ６の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。 図４は、積層ウェハＢ１〜Ｂ４の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。 図５は、ＡｌＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を積層ウェハＡ１〜Ａ６及びＢ１〜Ｂ４について示したグラフである。 図６は、ＡｌＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を積層ウェハＡ１〜Ａ６及びＢ１〜Ｂ４について示したグラフである。 図７は、積層ウェハＣ１、Ｃ２の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。 図８は、積層ウェハＤ１の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。 図９は、ＡｌＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６に加えて積層ウェハＣ１、Ｃ２及びＤ１について示したグラフである。 図１０は、ＡｌＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６に加えて積層ウェハＣ１、Ｃ２及びＤ１について示したグラフである。 図１１は、積層ウェハＥ１〜Ｅ３の基板種類、ＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮバリア層との界面付近におけるＧａＮチャネル層のシート抵抗値をそれぞれ示す図表である。 図１２は、ＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６，Ｃ１、Ｃ２及びＤ１に加えて積層ウェハＥ１〜Ｅ３について示したグラフである。 図１３は、ＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６，Ｃ１、Ｃ２及びＤ１に加えて積層ウェハＥ１〜Ｅ３について示したグラフである。
以下、添付図面を参照しながら本発明によるIII族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係るIII族窒化物半導体積層ウェハの構造を示す図面である。III族窒化物半導体積層ウェハ１０は、Ａｌを含むIII族窒化物半導体からなる第１の半導体層としての第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ（０＜Ｘ１≦１、０≦Ｙ１＜１、０＜Ｘ１＋Ｙ１≦１）層１３と、III族窒化物半導体からなる第２の半導体層としての第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０＜Ｘ２＋Ｙ２≦１）層１５とを備える。第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３上に設けられており、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３よりバンドギャップが大きく、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３とヘテロ接合を成す。また、後述するように、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅は１０００［ａｒｃｓｅｃ］未満であることが好ましく、４００［ａｒｃｓｅｃ］未満であることが尚好ましい。なお、上記Ｘ線ロッキングカーブの半値幅の下限は、例えば１０［ａｒｃｓｅｃ］である。
第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３および第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、共にＡｌＧａＮからなる（すなわちＹ１＝Ｙ２＝０、０＜Ｘ１＜１、０＜Ｘ２＜１）ことができる。第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３及び第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５は、例えば有機金属気相成長法で成長される。
好適な実施例では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の厚さは例えば６００［ｎｍ］であり、Ａｌ原子組成比Ｘ１は０．３であり、Ｉｎ原子組成比Ｙ１は０である。また、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５の厚さは例えば３０［ｎｍ］であり、Ａｌ原子組成比Ｘ２は０．４であり、Ｉｎ原子組成比は０である。
第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３は、エピタキシャル層１７上に設けられている。エピタキシャル層１７は、III族窒化物系半導体からなり、例えばＡｌＮからなる。エピタキシャル層１７は、基板２７上に設けられている。第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の上述したＸ線ロッキングカーブの半値幅を達成するためのエピタキシャル層１７の好適な厚さは、基板２７の種類に依存する。例えば、基板２７がＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる場合には、エピタキシャル層１７の好適な厚さは例えば６００［ｎｍ］、もしくはそれ以上である。また、基板２７がサファイアやＳｉＣといったIII族窒化物以外の組成を有する場合には、エピタキシャル層１７の好適な厚さは例えば６００［ｎｍ］、より好ましくは、９００［ｎｍ］以上、さらに好ましくは、２０００［ｎｍ］以上である。なお、基板２７がＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる場合、基板２７の好適な厚さは例えば４３０［μｍ］である。エピタキシャル層１７は、例えば有機金属気相成長法で成長される。基板２７がＡｌを含む場合には、エピタキシャル層１７を省略し、基板２７上に第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を直接成長してもよい。
図２は、本実施形態に係るIII族窒化物半導体デバイス１１の構造を示す図面である。III族窒化物半導体デバイス１１は、例えばヘテロ接合トランジスタ又はショットキバリアダイオードである。III族窒化物半導体デバイス１１は、基板２７上に順に積層されたエピタキシャル層１７、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３、及び第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５を備える。これらの層の構成は、図１に示したIII族窒化物半導体積層ウェハ１０と同様であり、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３はチャネル層として働き、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５はバリア層として働く。また、III族窒化物半導体デバイス１１は、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５上に並んで設けられた電極１９及び２１を更に備える。また、III族窒化物半導体デバイス１１は、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５上において電極１９と電極２１との間に設けられた電極２３を更に備える。
III族窒化物半導体デバイス１１がヘテロ接合トランジスタであるとき、電極１９はソース電極及びドレイン電極の一方であり、電極２１はソース電極及びドレイン電極の他方であり、電極２３はゲート電極である。或いは、III族窒化物半導体デバイス１１がショットキバリアダイオードであるとき、電極１９及び２１はアノード電極であり、電極２３はカソード電極である。
III族窒化物半導体デバイス１１の動作中のある期間には、電極２３に逆バイアスが印加される。一方、III族窒化物半導体デバイス１１の動作中の他の期間では、電極２３に順バイアスが印加される。この動作期間において、電極１９及び２１は、III族窒化物半導体デバイス１１に流れるキャリアを提供する。このために、電極１９及び２１は第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５にオーミック接合を成すことが好ましい。また、電極２３は第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５にショットキ接合を成すことが好ましい。このIII族窒化物半導体デバイス１１では、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３と第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５とのヘテロ接合により、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の内部に二次元電子ガス層２５が生成される。
本実施形態に係るIII族窒化物半導体積層ウェハ１０及びIII族窒化物半導体デバイス１１の効果について説明する。前述したように、窒化ガリウム系半導体を材料に用いたＨＥＭＴ等の電子デバイスは、その高い破壊電界強度と二次元電子ガスチャネルの高い移動度により有望視されている。このような半導体デバイスでは、チャネル層にＧａＮが用いられることが多い。一般的に、ＧａＮチャネル層を有する半導体デバイスにおいては、二次元電子ガスの移動度とＧａＮの結晶性との間には有意な相関が存在しない。したがって、ＧａＮチャネル層の下地基板としてサファイア基板やＳｉＣ基板が多く用いられている。
一方、Ａｌを含むIII族窒化物系半導体をチャネル層に用いると、ＧａＮと比較してバンドギャップが大きく、破壊電界強度がより高いことから、更に高耐圧・高出力の電子デバイスを作製することが可能となる。しかしながら、従来の考え方では、Ａｌ組成が高くなるほど合金散乱の影響によって二次元電子ガスの移動度が低下するため、Ａｌを含まないＧａＮをチャネル層に用いた場合と比較して、チャネル層にＡｌを含む場合には良好な電流特性を得ることができないとされていた。
これに対し、本発明者は、後述する各実験によって、本実施形態の第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３（チャネル層）における二次元電子ガスの移動度は、該第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の結晶性に大きく依存しており、結晶性が良好であれば十分な移動度を得ることが可能なことを見出した。すなわち、第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３の（０００２）面や（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満、より好ましくは４００［ａｒｃｓｅｃ］未満という極めて低い値となるように第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３を形成することによって、第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層１５との界面におけるシート抵抗値を低減し、二次元電子ガスの移動度を高めることが可能となる。また、これにより、電流特性を向上させることが可能となる。
以上説明した関係（第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層１３のＸ線ロッキングカーブの半値幅と二次元電子ガスの移動度との関係）は、以下の実験に基づき発明者によって見出されたものである。なお、一般的に、窒化物半導体の結晶性の評価としては、Ｘ線ロッキングカーブの半値幅が用いられる。その際、対称面として（０００２）面のＸ線ロッキングカーブ半値幅を、非対称面として（１０−１２）面のＸ線ロッキングカーブ半値幅をそれぞれ用いられる。すなわち、窒化物半導体結晶を複数の結晶塊の集合であると捉えた場合、（０００２）面におけるＸ線ロッキングカーブ半値幅は、各結晶塊のｃ軸の前後左右方向への揺らぎを表し、（１０−１２）面におけるＸ線ロッキングカーブ半値幅は、ｃ軸を中心とした回転の揺らぎを表すことになるので、これらのＸ線ロッキングカーブ半値幅が小さいほど、良好な結晶性を有していると言える。なお、以下の実験において、Ｘ線ロッキングカーブ測定に使用したスリット幅は０．５×２．０［ｍｍ］であった。また、（０００４）面や（２０−２４）面等では、半値幅の値は異なるものの、物理的には同様のものを評価しているため、傾向は（０００２）面や（１０−１２）面と同様となる。
（実験例）
実験１：
６枚のサファイア基板を用意し、有機金属気相成長（ＭＯＶＰＥ）法を用いて、これらのサファイア基板上に以下の半導体層を成長させて、６枚の積層ウェハＡ１〜Ａ６を作製した。まず、水素雰囲気にて１０５０℃及び炉内圧力５０Ｔｏｒｒ（１Ｔｏｒｒは、１３３．３２２パスカルで換算される）にて、５分間の炉内熱処理を行った。この後に、１２５０℃、炉内圧力５０Ｔｏｒｒ及びＶ／III比１３の条件でＡｌＮエピタキシャル層を成長した。このとき、５枚のサファイア基板上の各ＡｌＮエピタキシャル層の厚さを、それぞれ８０［ｎｍ］，１４０［ｎｍ］，２００［ｎｍ］，９００［ｎｍ］及び６００［ｎｍ］とした。次いで、１１００℃、炉内圧力８０Ｔｏｒｒ及びＶ／III比４３００の条件で、厚さ６００［ｎｍ］のＡｌＧａＮチャネル層（Ａｌ原子組成比０．３、Ｇａ原子組成比０．７）を成長した。続いて、１１００℃、８０ｔｏｒｒ及びＶ／III比２１００の条件で、厚さ３０［ｎｍ］のＡｌＧａＮバリア層（Ａｌ原子組成比０．４、Ｇａ原子組成比０．６）を成長した。
また、上記とは別に４枚のサファイア基板を用意し、ＭＯＶＰＥ法を用いて、これらのサファイア基板上にＡｌＮエピタキシャル層、ＡｌＧａＮチャネル層（Ａｌ組成３０％）およびＡｌＧａＮバリア層（Ａｌ原子組成比０．５、Ｇａ原子組成比０．５）を順に成長させて、４枚の積層ウェハＢ１〜Ｂ４を作製した。その際、ＡｌＧａＮバリア層を除き実験１と同様の方法及び成長条件で成長させ、４枚のサファイア基板上の各ＡｌＮエピタキシャル層の厚さをそれぞれ８０［ｎｍ］，１５０［ｎｍ］，９００［ｎｍ］及び６００［ｎｍ］とした。
図３及び図４は、積層ウェハＡ１〜Ａ６及びＢ１〜Ｂ４の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。また、図５は、ＡｌＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を積層ウェハＡ１〜Ａ６及びＢ１〜Ｂ４について示したグラフであり、図６は、ＡｌＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を積層ウェハＡ１〜Ａ６及びＢ１〜Ｂ４について示したグラフである。
図３に示すように、ＡｌＮエピタキシャル層の厚さを６００［ｎｍ］以上厚くすると（積層ウェハＡ４〜Ａ６）、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅が双方共に１０００［ａｒｃｓｅｃ］を下回っており、良好な結晶性が得られていることがわかる。そして、この場合、図５及び図６に示すように、シート抵抗値も他の積層ウェハＡ１〜Ａ３と比較して格段に低くなっており、このことは二次元電子ガスの移動度等による導電性が他より高いことを意味している。
また、図４に示すように、ＡｌＧａＮチャネル層のＡｌ組成が比較的大きい場合であっても、ＡｌＮエピタキシャル層の厚さを６００［ｎｍ］以上厚くすると（積層ウェハＢ３，Ｂ４）、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅が双方共に１０００［ａｒｃｓｅｃ］を下回り、良好な結晶性が得られることがわかる。そして、この場合、図５及び図６に示すように、シート抵抗値も他の積層ウェハＢ１，Ｂ２と比較して格段に低く、このことは二次元電子ガスの移動度等による導電性が他より高いことを意味する。
すなわち、サファイア基板上のＡｌＧａＮチャネル層であっても、その（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅が１０００［ａｒｃｓｅｃ］未満であれば、シート抵抗が極めて低い積層ウェハＤ１と比較しても２倍程度までに収まり、十分実用的である。
また、図５及び図６から明らかなように、ＡｌＧａＮバリア層のＡｌ原子組成比とＡｌＧａＮチャネル層のＡｌ原子組成比との差が０．１（１０％）程度と小さい場合であっても、或いは０．２（２０％）程度と大きい場合であっても、ＡｌＧａＮチャネル層のＸ線ロッキングカーブ半値幅が小さいほど、ＡｌＧａＮバリア層との界面付近におけるＡｌＧａＮチャネル層のシート抵抗値が低くなっている。すなわち、ＡｌＧａＮバリア層及びＡｌＧａＮチャネル層のＡｌ組成にかかわらず、ＡｌＧａＮチャネル層の結晶性が良いほど、二次元電子ガスの移動度等による導電性が高くなることが示された。
実験２：
２枚のＡｌＮ基板を用意し、有機金属気相成長（ＭＯＶＰＥ）法を用いて、該ＡｌＮ基板上に以下の半導体層を成長させて、積層ウェハＣ１，Ｃ２を作製した。まず、１２５０℃、炉内圧力５０Ｔｏｒｒ及びＶ／III比１３の条件でＡｌＮエピタキシャル層を８００［ｎｍ］成長した。次いで、１１００℃、炉内圧力８０Ｔｏｒｒ及びＶ／III比４３００の条件で、厚さ６００［ｎｍ］のＡｌＧａＮチャネル層（Ａｌ原子組成比０．３、Ｇａ原子組成比０．７）を成長した。続いて、１１００℃、８０Ｔｏｒｒ及びＶ／III比２１００の条件で、厚さ３０［ｎｍ］のＡｌＧａＮバリア層（Ａｌ原子組成比０．４、Ｇａ原子組成比０．６）を成長した。ウェハＣ１とＣ２には同じエピ構造を成長しているものの、基板のＸ線ロッキングカーブ半値幅が若干異なっている。
また、上記とは別に１枚のＡｌＧａＮ基板（Ａｌ組成３０％）を用意し、有機金属気相成長（ＭＯＶＰＥ）法を用いて、該ＡｌＧａＮ基板上に以下の半導体層を成長させて、積層ウェハＤ１を作製した。まず、１１００℃、炉内圧力８０Ｔｏｒｒ及びＶ／III比４３００の条件で、厚さ６００［ｎｍ］のＡｌＧａＮチャネル層（Ａｌ原子組成比０．３、Ｇａ原子組成比０．７）を基板上に成長した。続いて、１１００℃、８０Ｔｏｒｒ及びＶ／III比２１００の条件で、厚さ３０［ｎｍ］のＡｌＧａＮバリア層（Ａｌ原子組成比０．４、Ｇａ原子組成比０．６）を成長した。
図７及び図８は、積層ウェハＣ１、Ｃ２及びＤ１の基板種類、ＡｌＮエピタキシャル層の厚さ、ＡｌＮエピタキシャル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮチャネル層のＡｌＧａＮバリア層との界面付近におけるシート抵抗値をそれぞれ示す図表である。また、図９は、ＡｌＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６に加えて積層ウェハＣ１、Ｃ２及びＤ１について示したグラフであり、図１０は、ＡｌＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６に加えて積層ウェハＣ１、Ｃ２及びＤ１について示したグラフである。
図７に示すように、ＡｌＮ基板を用いた積層ウェハＣ１、Ｃ２では、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅が双方共に４００［ａｒｃｓｅｃ］を下回っており、上記実験１よりも良好な結晶性が得られていることがわかる。そして、この場合、図９及び図１０に示すように、シート抵抗値も実験１と比較して更に低くなっており、このことは二次元電子ガスの移動度等による導電性がより高いことを意味する。
また、図８に示すように、ＡｌＧａＮ基板を用いた積層ウェハＤ１では、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅が双方共に４００［ａｒｃｓｅｃ］を大きく下回っており、ＡｌＮ基板を用いた積層ウェハＣ１よりも更に良好な結晶性が得られていることがわかる。そして、この場合、図９及び図１０に示すように、シート抵抗値も積層ウェハＣ１、Ｃ２と比較して更に低くなっており、このことは二次元電子ガスの移動度等による導電性が極めて高いことを意味する。
すなわち、ＡｌＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅は、４００［ａｒｃｓｅｃ］未満であることが好ましい。良好な結晶性を有するＡｌＮ基板上に作製した積層ウェハＣ１、Ｃ２が４００［ａｒｃｓｅｃ］を下回っており、その結果、サファイア基板を用いた積層ウェハＡ１〜Ａ６と比較して、シート抵抗値が大幅に低減されるからである。
なお、上述した各実験１，２において、ＡｌＧａＮチャネル層のシート抵抗値は、ＡｌＧａＮチャネル層の（１０−１２）面、すなわちＲ面におけるＸ線ロッキングカーブ半値幅との相関が特に高い。また、各実験１，２ではチャネル層としてＡｌＧａＮを例に実験を行ったが、Ａｌを含むIII族窒化物系半導体からなるチャネル層であれば、例えばＩｎＡｌＮやＩｎＡｌＧａＮ等であっても各実験結果と同様の傾向があると考えられる。また、ＡｌＧａＮチャネル層とＡｌＧａＮバリア層との間にＡｌＮ層を挟んだ構造においても、上記各実験結果と同様の傾向があると考えられる。
実験３：
上記実験１の積層ウェハＡ４、および上記実験２の積層ウェハＣ１のそれぞれの断面を、透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）により観察し、ＡｌＧａＮチャネル層の転位密度を測定した。その結果、積層ウェハＣ１（ＡｌＮ基板使用）のＡｌＧａＮチャネル層の転位密度は５×１０９［ｃｍ−２］であり、積層ウェハＡ４（サファイア基板使用）のＡｌＧａＮチャネル層の転位密度は９×１０９［ｃｍ−２］であった。このように、転位密度が比較的高くても、Ｘ線ロッキングカーブ半値幅が十分に小さければ、二次元電子ガスの移動度が高く良好な電流特性が得られる。
実験４：
本実施形態の比較例として、Ａｌを含まないＧａＮチャネル層を備える積層ウェハを作製した。すなわち、２枚のサファイア基板と１枚のＳｉ基板を用意し、有機金属気相成長（ＭＯＶＰＥ）法を用いて、これらの基板上に以下の半導体層を成長して、３枚の積層ウェハＥ１〜Ｅ３を作製した。
具体的には、２枚のサファイア基板上に、厚さ２［μｍ］のＧａＮチャネル層を成長し、その上に、厚さ２５［ｎｍ］のＡｌＧａＮバリア層（Ａｌ原子組成比０．２５、Ｇａ原子組成比０．７５）を成長した。このとき、２枚のサファイア基板のそれぞれで異なる成長初期条件（温度・昇温速度等）を設定し、ＧａＮチャネル層の結晶性を互いに異なるものとした（積層ウェハＥ１，Ｅ２）。また、１枚のＳｉ基板上にＡｌＮエピタキシャル層、ＧａＮ多層膜及びＡｌＮ層を成長し、その上に厚さ２［μｍ］のＧａＮチャネル層を成長し、更にその上に厚さ２５［ｎｍ］のＡｌＧａＮバリア層（Ａｌ原子組成比０．２５、Ｇａ原子組成比０．７５）を成長した（積層ウェハＥ３）。
図１１は、積層ウェハＥ１〜Ｅ３の基板種類、ＧａＮチャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブ半値幅、及びＡｌＧａＮバリア層との界面付近におけるＧａＮチャネル層のシート抵抗値をそれぞれ示す図表である。また、図１２は、ＧａＮチャネル層の（０００２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６，Ｃ１、Ｃ２及びＤ１に加えて積層ウェハＥ１〜Ｅ３について示したグラフであり、図１３は、ＧａＮチャネル層の（１０−１２）面におけるＸ線ロッキングカーブ半値幅とシート抵抗値との相関を、積層ウェハＡ１〜Ａ６，Ｃ１、Ｃ２及びＤ１に加えて積層ウェハＥ１〜Ｅ３について示したグラフである。
図１１〜図１３に示すように、チャネル層がＧａＮからなる場合でも、そのシート抵抗値とＸ線ロッキングカーブ半値幅とは互いに相関しているが、チャネル層がＡｌＧａＮからなる実験１，２と比較して、その相関は極めて小さいことがわかる。このように、ＧａＮチャネル層を有する半導体デバイスにおいては、二次元電子ガスの移動度とＧａＮの結晶性との間には有意な相関が存在しない。したがって、チャネル層の結晶性については関心が殆ど向けられていなかったが、Ａｌを含むチャネル層の場合には、上記各実験によって、チャネル層の結晶性とシート抵抗値（すなわち二次元電子ガスの移動度）との間に顕著な相関が存在し、Ｘ線ロッキングカーブ半値幅を１０００［ａｒｃｓｅｃ］未満（より好ましくは４００［ａｒｃｓｅｃ］未満）とすることによって、二次元電子ガスの移動度等による導電性を格段に向上できることが見出された。
本発明によるIII族窒化物半導体積層ウェハ及びIII族窒化物半導体デバイスは、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではチャネル層（又は第１の半導体層）の材料としてＡｌＧａＮを例示したが、ＩｎＡｌＧａＮやＡｌＮ、ＩｎＡｌＮ等、Ａｌを含むIII族窒化物半導体であれば本発明におけるチャネル層を好適に構成できる。
１０…III族窒化物半導体積層ウェハ、１１…III族窒化物半導体デバイス、１３…第１のＡｌＸ１ＩｎＹ１Ｇａ１−Ｘ１−Ｙ１Ｎ層、１５…第２のＡｌＸ２ＩｎＹ２Ｇａ１−Ｘ２−Ｙ２Ｎ層、１７…エピタキシャル層、１９，２１，２３…電極、２５…二次元電子ガス層、２７…基板。

Claims (8)

  1. ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板と、
    Ａｌを含むIII族窒化物系半導体からなり前記基板上に設けられた第１の半導体層と、
    前記第１の半導体層上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなる第２の半導体層と
    を備え、
    前記第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする、III族窒化物半導体積層ウェハ。
  2. 基板上に設けられたＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、
    Ａｌを含むIII族窒化物系半導体からなり前記ＡｌＸＧａ１−ＸＮ層上に設けられた第１の半導体層と、
    前記第１の半導体層上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなる第２の半導体層と
    を備え、
    前記第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする、III族窒化物半導体積層ウェハ。
  3. 前記第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が４００［ａｒｃｓｅｃ］未満であることを特徴とする、請求項１または２に記載のIII族窒化物半導体積層ウェハ。
  4. 前記第１及び第２の半導体層が共にＡｌＧａＮからなることを特徴とする、請求項１〜３のいずれか一項に記載のIII族窒化物半導体積層ウェハ。
  5. ＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）からなる基板と、
    Ａｌを含むIII族窒化物系半導体からなり前記基板上に設けられたチャネル層と、
    前記第１の半導体層上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなるバリア層と、
    を備え、
    前記チャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする、III族窒化物半導体デバイス。
  6. 基板上に設けられたＡｌＸＧａ１−ＸＮ（０＜Ｘ≦１）層と、
    Ａｌを含むIII族窒化物系半導体からなり前記ＡｌＸＧａ１−ＸＮ層上に設けられたチャネル層と、
    前記第１の半導体層上に設けられ、前記第１の半導体層よりバンドギャップが大きいIII族窒化物系半導体からなるバリア層と
    を備え、
    前記第１の半導体層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が１０００［ａｒｃｓｅｃ］未満であることを特徴とする、III族窒化物半導体デバイス。
  7. 前記チャネル層の（０００２）面及び（１０−１２）面におけるＸ線ロッキングカーブの半値幅が４００［ａｒｃｓｅｃ］未満であることを特徴とする、請求項５または６に記載のIII族窒化物半導体デバイス。
  8. 前記チャネル層及び前記バリア層が共にＡｌＧａＮからなることを特徴とする、請求項５〜７のいずれか一項に記載のIII族窒化物半導体デバイス。
JP2009198701A 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス Expired - Fee Related JP4888537B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009198701A JP4888537B2 (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US12/732,775 US8148751B2 (en) 2009-08-28 2010-03-26 Group III nitride semiconductor wafer and group III nitride semiconductor device
US13/409,798 US8633514B2 (en) 2009-08-28 2012-03-01 Group III nitride semiconductor wafer and group III nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198701A JP4888537B2 (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011274672A Division JP2012064977A (ja) 2011-12-15 2011-12-15 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2011049486A true JP2011049486A (ja) 2011-03-10
JP4888537B2 JP4888537B2 (ja) 2012-02-29

Family

ID=43623527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198701A Expired - Fee Related JP4888537B2 (ja) 2009-08-28 2009-08-28 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Country Status (2)

Country Link
US (2) US8148751B2 (ja)
JP (1) JP4888537B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013014450A (ja) * 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2013093384A (ja) * 2011-10-24 2013-05-16 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888537B2 (ja) * 2009-08-28 2012-02-29 住友電気工業株式会社 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP5665171B2 (ja) * 2010-05-14 2015-02-04 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法
EP3486939B1 (en) * 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103134A (ja) * 1997-09-29 1999-04-13 Fujitsu Ltd 半導体装置の製造方法
JP2005203418A (ja) * 2004-01-13 2005-07-28 Hitachi Cable Ltd 窒化物系化合物半導体基板及びその製造方法
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2007073975A (ja) * 2004-06-29 2007-03-22 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP2005167275A (ja) 2000-12-07 2005-06-23 Ngk Insulators Ltd 半導体素子
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4670055B2 (ja) 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
JP4888537B2 (ja) * 2009-08-28 2012-02-29 住友電気工業株式会社 Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103134A (ja) * 1997-09-29 1999-04-13 Fujitsu Ltd 半導体装置の製造方法
JP2005203418A (ja) * 2004-01-13 2005-07-28 Hitachi Cable Ltd 窒化物系化合物半導体基板及びその製造方法
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP2007073975A (ja) * 2004-06-29 2007-03-22 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子
JP2006093400A (ja) * 2004-09-24 2006-04-06 Ngk Insulators Ltd 半導体積層構造およびｈｅｍｔ素子
JP2008115023A (ja) * 2006-11-01 2008-05-22 Mie Univ ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013014450A (ja) * 2011-07-01 2013-01-24 Hitachi Cable Ltd 窒化物半導体エピタキシャル基板及び窒化物半導体デバイス
JP2013093384A (ja) * 2011-10-24 2013-05-16 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ

Also Published As

Publication number Publication date
US8633514B2 (en) 2014-01-21
US8148751B2 (en) 2012-04-03
US20110049573A1 (en) 2011-03-03
JP4888537B2 (ja) 2012-02-29
US20120161205A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US8653561B2 (en) III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device
CN107408511B (zh) 化合物半导体基板
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP6170893B2 (ja) 半導体素子用エピタキシャル基板の作製方法
JP5804768B2 (ja) 半導体素子及びその製造方法
JP3960957B2 (ja) 半導体電子デバイス
JP6152124B2 (ja) 半導体装置の製造方法
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP4888537B2 (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
US20190296138A1 (en) Semiconductor apparatus and manufacturing method thereof
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2012064977A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2005129856A (ja) 半導体電子デバイス
WO2021229702A1 (ja) 半導体装置
JP2016184663A (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
JP5285252B2 (ja) 窒化物半導体装置
JP2016167473A (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees