[go: up one dir, main page]

CN113725296A - 氮化物半导体外延叠层结构及其功率元件 - Google Patents

氮化物半导体外延叠层结构及其功率元件 Download PDF

Info

Publication number
CN113725296A
CN113725296A CN202110912320.4A CN202110912320A CN113725296A CN 113725296 A CN113725296 A CN 113725296A CN 202110912320 A CN202110912320 A CN 202110912320A CN 113725296 A CN113725296 A CN 113725296A
Authority
CN
China
Prior art keywords
layer
epitaxial
aluminum
superlattice
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110912320.4A
Other languages
English (en)
Other versions
CN113725296B (zh
Inventor
杜尚儒
杨亚谕
刘家呈
张宗正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN202110912320.4A priority Critical patent/CN113725296B/zh
Publication of CN113725296A publication Critical patent/CN113725296A/zh
Application granted granted Critical
Publication of CN113725296B publication Critical patent/CN113725296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种氮化物半导体外延叠层结构及其功率元件，该氮化物半导体外延叠层结构包含一硅基板；一含铝成核层，配置于前述硅基板上；一缓冲结构，配置于前述含铝成核层上，依序包含：一第一超晶格外延结构；一第一氮化镓系厚层，配置于前述第一超晶格外延结构上；一第二超晶格外延结构，配置于前述第一氮化镓系厚层上；及一第二氮化镓系厚层，配置于前述第二超晶格外延结构上；一通道层，配置于前述缓冲结构上；一阻挡层，配置于前述通道层上；及一二维电子气层，位于邻近前述通道层与前述阻挡层间的一界面；其中，该第一氮化镓系厚层及该第二氮化镓系厚层的总厚度大于两微米。

Description

氮化物半导体外延叠层结构及其功率元件
本申请是中国发明专利申请(申请号：201810110148.9，申请日：2018年02月05日，发明名称：氮化物半导体外延叠层结构及其功率元件)的分案申请。
技术领域
本发明涉及一种氮化物半导体外延叠层结构及其功率元件，更具体而言，涉及一种应用于半导体功率元件的氮化镓系半导体外延叠层结构及其功率元件。
背景技术
近几年来，由于高频及高功率元件产品的需求与日俱增，三五族半导体材料氮化镓(GaN)的带隙约为3.4eV，热传导性>1.5W/cm，其宽带隙及高热传导性(易于散热)适合操作在高温以及耐化学腐蚀的环境。此外，氮化镓材料的击穿电场为(3×106V/cm)，载流子传输速度可以达到3×107cm/s，使得氮化镓材料适合作为微波高功率元件，可施加高电压于其上而不致崩坏。因此，以氮化镓材料为主的氮化物半导体功率元件，如氮化铝镓/氮化镓(AlGaN/GaN)半导体功率元件等因具高速电子迁移率、可达到非常快速的切换速度、可于高频、高功率及高温工作环境下操作的元件特性，广泛地于工业运用，包含电子产品、不断电系统、汽车、马达、风力发电等领域，特别被应用在电源供应器(power supply)、DC/DC转换器(DC/DC converter)、DC/AC逆变器(AC/DC inverter)。
然而，现有的产品基于效率、价格等竞争力的考虑，在价格考虑下，选用较便宜但与氮化物半导体材料晶格常数及热膨胀系数不同的基板材料。因之，在基板材料与氮化物半导体材料间晶格常数及热膨胀系数的差异下，在基板上形成外延层时，便容易于外延层间产生外延缺陷。当外延缺陷密度较高时，则容易使外延层的表面平整度降低，而若外延缺陷延伸成长至外延层的表面时，则会成为使外延层表面产生裂纹(crack)的成因之一。因此，要在基板上形成外延缺陷密度低、表面平整、表面裂纹较少及/或较小的高品质氮化物半导体外延叠层结构并不容易。在各种不同基板材料中，硅基板以合理的成本结构被广泛地应用于氮化物半导体外延叠层结构成长之中。然而，直到目前为止在硅基板上生长高品质的氮化物半导体外延叠层结构仍然是本技术领域待解决的一课题。此外，经由此氮化物半导体外延叠层结构所制造的元件，如功率元件、萧特基二极管元件，也会因氮化物半导体外延叠层结构的品质优劣影响元件的性能。
请参阅图1，图1显示为一种现有可应用于功率元件制作的氮化物半导体外延叠层结构100的穿透式电子显微镜(Transmission Electron Microscope,TEM)影像。此氮化物半导体外延叠层结构100是在硅基板110的(111)表面上沿着[0001]方向先以金属有机化学气相沉积法(metal-organic chemical vapor deposition,MOCVD)直接形成一层氮化铝成核层120，继而再在氮化铝成核层120上以相同的MOCVD法形成由多个氮化铝超晶格层131(18纳米厚)及氮化镓超晶格层132(5纳米厚)交错堆叠的超晶格叠层130。接着，在超晶格叠层130上再以MOCVD法形成一层厚度大于1000纳米的氮化镓厚层140。接着于其上以MOCVD法形成一阻挡层152，并在临近氮化镓厚层140及阻挡层152的接面处产生二维电子气(two-dimensional electron gas,2DEG,图未示)。
由图1中可以发现，此种构造的氮化物半导体外延叠层结构100即便下方具有超晶格叠层130的结构，许多外延缺陷145仍然形成于氮化镓厚层140内，并向上延伸至氮化镓厚层140的上半部，甚至是阻挡层152内。
发明内容
本发明是关于一种氮化物半导体外延叠层结构，包含一硅基板；一含铝成核层，配置于前述硅基板上；一缓冲结构，配置于前述含铝成核层上，依序包含：一第一超晶格外延结构、一第一氮化镓系厚层，配置于前述第一超晶格外延结构上、一第二超晶格外延结构，配置于前述第一氮化镓系厚层上、及一第二氮化镓系厚层，配置于前述第二超晶格外延结构上；一通道层，配置于前述缓冲结构上；一阻挡层，配置于前述通道层上；及一二维电子气层，位于邻近前述通道层与前述阻挡层间的一界面；其中，该第一氮化镓系厚层及该第二氮化镓系厚层的总厚度大于两微米。
一种半导体功率元件，包含前述氮化物半导体外延叠层结构；及一源极电极、一栅极电极、及一漏极电极，或一阴极及一阳极分别配置于前述氮化物半导体外延叠层结构上；其中，前述栅极电极位于前述源极电极及前述漏极电极之间。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附的附图，作详细说明如下。
附图说明
图1为现有的氮化物半导体外延叠层结构的TEM影像图；
图2为本发明第一实施例的氮化物半导体外延叠层结构侧视示意图；
图3A为现有的氮化物半导体外延叠层结构包含缓冲结构部分的局部的TEM影像图；
图3B为本发明第二实施例的氮化物半导体外延叠层结构包含缓冲结构部分的局部的TEM影像图；
图4A至图4C为本发明第三至五实施例的氮化物半导体外延叠层结构包含缓冲结构部分的局部外延叠层结构的侧视示意图；
图5为采用本发明第六实施例的氮化物半导体外延叠层结构的功率元件的上视图；
图6A为采用本发明第六实施例的氮化物半导体外延叠层结构的氮化物半导体功率元件单元的局部放大上视示意图；
图6B为图6A沿剖线FF’的剖面示意图；
图7为本发明第六实施例的氮化物半导体外延叠层结构细部侧视示意图；
图8为本发明第七实施例的萧特基二极管元件单元侧视示意图；
图9A为采用现有氮化物半导体外延叠层结构的功率元件测试单元的电性测试结果图；
图9B为采用本发明第一实施例的氮化物半导体外延叠层结构的功率元件测试单元的电性测试结果图；
图10A为采用现有氮化物半导体外延叠层结构的功率元件测试单元的侧视示意图；
图10B为采用本发明第一实施例的氮化物半导体外延叠层结构的功率元件测试单元的侧视示意图。
符号说明
60、60’：介电层
70：源极电极
80：漏极电极
90：栅极电极
100、200、500：氮化物半导体外延叠层结构
100’、200’：局部外延叠层
110、210：基板
120、220：氮化铝成核层
130：超晶格叠层
131：氮化铝超晶格层
132：氮化镓超晶格层
140：氮化镓厚层
145、245：外延缺陷
400：元件功能结构
430、460、490：缓冲结构
410：通道层
152、420：阻挡层
310、432、461、492：第一超晶格外延结构
320、320’、431、462、491：第一氮化镓系厚层
330、434、463、494：第二超晶格外延结构
340、340’、433、464、493：第二氮化镓系厚层
465、496：第三超晶格外延结构
466、495：第三氮化镓系厚层
510：帽层
550：后阻挡层
A：阳极
C：阴极
E1：功率元件单元
E2：萧特基二极管元件单元
E3、E4：功率元件测试单元
O1～O4：欧姆电极
S：功率元件
S70：源极垫
S80：漏极垫
S90：栅极垫
FF’：剖线
具体实施方式
以下实施例将伴随着附图说明本发明的概念，在附图或说明中，相似或相同的部分是使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或描述的元件，可以是熟悉此技术的人士所知的形式。
请参阅图2，图2为本发明第一实施例显示的一种氮化物半导体外延叠层结构200侧视图。氮化物半导体外延叠层结构200包含一硅基板210，硅基板210上形成有一层氮化铝成核层220，氮化铝成核层220上形成有一缓冲结构300。其中，缓冲结构300由下至上依序包含由第一氮化铝镓超晶格层(Alx1Ga1-x1N,厚度d1)及第二氮化铝镓超晶格层(Aly1Ga1-y1N,厚度d2)两种超晶格层交错堆叠组合的第一超晶格外延结构310、一厚度大于1000纳米的第一氮化镓系厚层(Alz1Ga1-z1N)320、由第三氮化铝镓超晶格层(Alx2Ga1-x2N，厚度d3)及第四氮化铝镓超晶格层(Aly2Ga1-y2N，厚度d4)两种超晶格层交错堆叠组合的第二超晶格外延结构330、一厚度大于1000纳米的第二氮化镓系厚层(Alz2Ga1-z2N)340。接着，在缓冲结构300之上形成一元件功能结构400。其中，元件功能结构400包含由氮化铝镓(AlaGa1-aN)，0≤a<1所构成的通道层410以及由氮化铝镓(AlbGa1-bN)所形成的阻挡层420，0<b<1，且a<b。最终，还包含形成于阻挡层420上方由未掺杂的氮化镓(u-GaN)构成的一帽层510。
在本实施例之中，元件功能结构400例如为功率元件的氮化镓通道层410及氮化铝镓阻挡层420，可于其接面邻近处产生2DEG。当然，在另一实施例中，元件功能结构又或者也可以是发光二极管元件的活性层(图未示)，当发光二极管元件在电流注入后，电子空穴于活性层中复合产生光。
在本实施例中，氮化物半导体外延叠层结构200是于基板210的(111)表面上沿着[0001]方向形成氮化铝成核层220。值得注意的是，基板210的材料并不以硅基板为限，可以是半导体材料或是氧化物材料，上述的半导体材料例如可以包含硅(Si)、氮化镓(GaN)、碳化硅(SiC)、砷化镓(GaAs)、氮化铝(AlN)等，而上述的氧化物材料例如可以包含蓝宝石(sapphire)。另外，当以导电性来区分时，基板210本身可为导电基板或者是绝缘基板，上述的导电基板包含硅(Si)基板、氮化镓(GaN)基板、砷化镓(GaAs)等基板，而上述的绝缘基板则包含蓝宝石(sapphire)基板、绝缘硅(Silicon on insulator,SOI)基板、氮化铝(AlN)等基板。此外，基板210可选择性的掺杂物质于其中，以改变其导电性，以形成导电基板或不导电基板，以硅(Si)基板而言，可通过掺杂硼(B)、砷(As)、或磷(P)使其具有导电性。在本实施例中，基板210为掺杂硼(B)的p型导电半导体硅基板(Si)，厚度约为175～1500μm。
接着，将前述的氮化铝成核层220以外延方式成长于硅基板210的(111)面上，其中氮化铝成核层220是沿[0001]方向成长，厚度约可为数十纳米或数百纳米，可用以减少基板210和上方半导体层之间的晶格差异。外延成长的方式例如为物理气相沉积法(physicalvapor deposition,PVD)、原子层沉积法(atomic layer deposition,ALD)、金属有机物化学气相沉积法(metal-organic chemical vapor deposition,MOCVD)、或分子束外延法(molecular-beam epitaxy,MBE)。通过氮化铝成核层220可让后续形成于其上的缓冲结构、通道层…等半导体外延叠层的外延品质较佳。氮化铝成核层220的材料例如是三五族半导体材料，包括氮化铝(AlN)、氮化镓(GaN)、氮化铝镓(AlGaN)、或其混和组成的叠层等，而氮化铝成核层220的结构例如可以是非晶、多晶、单晶或是晶质渐变的混和层。在本实施例中，氮化铝成核层220为氮化铝(AlN)，厚度约为20～50nm，是通过MOCVD法而形成。
形成氮化铝成核层220之后，再于氮化铝成核层220的上方成长一缓冲结构300，如前所述，可通过此缓冲结构300来减少成核层220和上方通道层410之间的晶格差异与降低外延缺陷密度。而缓冲结构300制备方式则类似于前述，例如为物理气相沉积法(physicalvapor deposition,PVD)、原子层沉积法(atomic layer deposition,ALD)、金属有机物化学气相沉积法(metal-organic chemical vapor deposition,MOCVD)、或分子束外延法(molecular-beam epitaxy,MBE)等其中一种可能的外延方式。通过缓冲结构300，可于其上方形成外延缺陷密度低、表面平整、表面裂纹较少及/或较小的高品质元件功能结构400。在本实施例中，缓冲结构300由以下四个部分所组成，且以MOCVD法形成，成长步骤说明如下。
首先，在氮化铝成核层220上以MOCVD法形成由第一氮化铝镓超晶格层(Alx1Ga1- x1N,厚度d1)及第二氮化铝镓超晶格层(Aly1Ga1-y1N,厚度d2)两种超晶格层交错堆叠组合的第一超晶格外延结构310。其中，为避免第一超晶格外延结构310与下方的氮化铝成核层220间因晶格常数差异过大而产生多余的应力，第一超晶格外延结构310中两种氮化铝镓超晶格层的平均铝含量较佳的范围为0.3≤(x1×d1+y1×d2)/(d1+d2)≤1，x1≠y1。此外，第一超晶格外延结构310中每一层超晶格层的厚度d1、d2以不超过50纳米为佳。通过第一超晶格外延结构310的结构特性，可以释放整体氮化物半导体外延叠层结构200内的应力累积，并可以阻断源自于硅基板210与氮化铝成核层220之间例如因晶格不匹配或应力而产生的外延缺陷沿着准垂直于硅基板210表面方向延伸而持续至氮化物半导体外延叠层结构200的上部，继而影响上方通道层410的品质，若缺陷继续延伸至表面则产生裂纹。在这边，适当的平均铝组成比例，0.3≤(x1×d1+y1×d2)/(d1+d2)≤1，可以减少氮化铝成核层220与第一超晶格外延结构310间晶格常数的差异、减少外延时的应力生成、也可减少外延叠层表面产生裂纹。本实施例中，通过MOCVD法形成具有组成层数为100层(50对)的第一超晶格外延结构310，但实际上的组成层数并不以此数目为限，较佳的超晶格外延结构组成层数可以为20层(10对)至300层(150对)；在本实施例的实验得知，当组成层数低于20层时，超晶格外延结构对减缓应力累积及阻挡外延缺陷的效果极低，无法使后续成长的半导体外延叠层在足够的厚度下不产生过多或过大的裂纹；而当超晶格外延结构的组成层数多于300层时，则会使外延过程过于耗时，不利于整体氮化物半导体外延结构200的制作工艺经济，而超晶格外延结构本身也会因过厚的厚度而使超晶格外延结构的表面开始劣化及产生非期待应力等副作用。
此外，在另一实施例中，第一超晶格外延结构310中也可掺杂碳或铁等元素，以增加第一超晶格外延结构310的层内阻值。在本实施例中，通过MOCVD法形成的第一超晶格外延结构310为掺杂碳杂质的氮化铝镓层。本实施例的掺杂碳杂质包含刻意掺杂或非刻意掺杂。较佳的碳杂质浓度范围为通过二次离子质谱仪(Secondary Ion Mass Spectrometer,SIMS)测量时获得5×1017/cm3～1×1020/cm3的范围。在本实施例的实验结果可发现，当碳浓度范围低于5×1017/cm3时，第一超晶格外延结构310的阻值过低，后续当使用阻值过低的氮化物半导体外延叠层结构制成功率元件时，元件便无法具有足够能力抵挡注入的电压，无法提供较高的击穿电压，而当测量获得的碳浓度范围高于1×1020/cm3时，第一超晶格外延结构310则会因浓度过高产生外延缺陷而使其外延品质下降。
接着，在第一超晶格外延结构310上再以MOCVD法形成一厚度大于1000纳米的第一氮化镓系厚层(Alz1Ga1-z1N)320，在这边，第一氮化镓系厚层320的组成例如可以是纯氮化镓或者是含有低铝含量的氮化铝镓层。其中，添加适当的铝元素，例如铝含量为0≤z1≤0.05，可使该第一氮化镓系厚层320的带隙宽度变大，若将此氮化物半导体外延叠层结构200制成功率元件时，理论上可使元件整体具有较高的垂直耐操作电压能力，即，具有较高的元件击穿电压。同样的，在第一氮化镓系厚层320中也可掺杂碳或铁等元素，以增加第一氮化镓系厚层320的层内阻值。在本实施例中，通过MOCVD法形成的第一氮化镓系厚层320为掺杂碳杂质的氮化铝镓层。本实施例的掺杂碳杂质包含刻意掺杂或非刻意掺杂。较佳的碳杂质浓度范围为通过SIMS测量时获得5×1017/cm3～1×1020/cm3的范围。经由本实施例实验结果可发现，当碳浓度范围低于5×1017/cm3时，第一氮化镓系厚层320的阻值过低，后续当使用阻值过低的氮化物半导体外延叠层结构制成功率元件时，元件便无法具有足够的能力抵挡注入的电压，无法提供较高击穿电压，而当测量获得的碳浓度范围高于1×1020/cm3时，第一氮化镓系厚层320则会因浓度过高产生外延缺陷而使其外延品质下降。
接着，在第一氮化镓系厚层320之上继续通过MOCVD法形成由第三氮化铝镓超晶格层(Alx2Ga1-x2N，厚度d3)及第四氮化铝镓超晶格层(Aly2Ga1-y2N，厚度d4)两种超晶格层交错堆叠组合的第二超晶格外延结构330。其中，为避免第二超晶格外延结构330与下方的第一氮化镓系厚层320间因晶格常数差异过大而产生多余的应力，第二超晶格外延结构330中两种氮化铝镓超晶格层的平均铝含量较佳的范围为0≤(x2×d3+y2×d4)/(d3+d4)≤0.05，x2≠y2，而每一层超晶格层的厚度以不超过50纳米为佳。通过第二超晶格外延结构330中释放整体氮化物半导体外延叠层结构200内的应力累积，并可以持续阻断来自于第一氮化镓系厚层320侧例如晶格不匹配或应力产生的外延缺陷再沿着垂直于硅基板210表面的方向随着后续半导体外延叠层的成长而持续向上延伸。在这边，适当的铝组成比例，0≤(x2×d3+y2×d4)/(d3+d4)≤0.05，可以减少第一氮化镓系厚层320与第二超晶格外延结构330间晶格常数的差异，减少外延时的应力生成、也可减少外延层表面产生裂纹。本实施例中，形成具有组成层数为60层(30对)的第二超晶格外延结构330，但实际上组成层数并不以此数目为限。较佳的超晶格外延结构组成层数可以为20层(10对)至300层(150对)，当组成层数低于20层时，超晶格外延结构对减缓应力累积及阻挡外延缺陷的效果极低，无法使后续成长的半导体外延叠层在足够的厚度下不产生过多或过大的裂纹；而当超晶格外延结构多于300层时，则会使外延过程过于耗时，不利于整体氮化物半导体外延叠层结构200的制作工艺经济，而固定堆叠超晶格外延结构本身也会因过厚的厚度而使超晶格外延结构的表面开始劣化及非期待应力等副作用产生。
最后，在第二超晶格外延结构330上再以MOCVD法形成一厚度大于1000纳米的第二氮化镓系厚层(Alz2Ga1-z2N)340，在这边，第二氮化镓系厚层340的组成例如可以是纯氮化镓或者是含有适当添加低铝含量的氮化铝镓层。其中，添加适当的铝元素，例如铝含量为0≤z1≤0.05，可使第二氮化镓系厚层340的带隙宽度变大，后续将此氮化物半导体外延叠层结构200制成功率元件时，理论上可使元件整体具有较高的垂直耐操作电压能力，即，具有较高的元件击穿电压。此外，在第二氮化镓系厚层340中也可掺杂碳或铁等元素，以增加第二氮化镓系厚层340的层内阻值。在本实施例中，通过MOCVD法形成的第二氮化镓系厚层340为掺杂碳杂质的氮化铝镓层。本实施例的掺杂碳杂质包含刻意掺杂或非刻意掺杂。本实施例的碳杂质浓度范围为通过SIMS测量时获得5×1017/cm3～1×1020/cm3的范围。经由本实施例的实验结果可发现，当碳浓度范围低于5×1017/cm3时，第二氮化镓系厚层340的阻值过低，后续当使用阻值过低的氮化物半导体外延叠层结构制成功率元件时，元件便无法具有足够的能力抵挡注入的电压，无法提供较高击穿电压，而当测量获得的碳浓度范围高于1×1020/cm3时，第二氮化镓系厚层340则会因碳浓度过高产生外延缺陷而使其外延品质下降。
同样的，在第二超晶格外延结构330中也可掺杂碳或铁等元素，以增加超晶格外延结构330的层内阻值。在本实施例中，通过MOCVD法形成的超晶格外延结构330为掺杂碳杂质的氮化铝镓层。类似的，本实施例的掺杂碳杂质包含刻意掺杂或非刻意掺杂。较佳的碳杂质浓度范围为通过SIMS测量时获得5×1017/cm3～1×1020/cm3的范围。经由相关的实验结果可发现，当碳浓度范围低于5×1017/cm3时，第二超晶格外延结构330的阻值过低，后续当使用阻值过低的氮化物半导体外延叠层结构制成功率元件时，元件便无法具有足够的能力抵挡注入的电压，无法提供较高击穿电压，而当测量获得的碳浓度范围高于1×1020/cm3时，第二超晶格外延结构330则会因碳掺杂浓度过高产生外延缺陷而使其外延品质下降。
完成缓冲结构300后，接着便可于缓冲结构300上外延形成元件功能结构400。外延成长的方式可参考上述列举的成长方式，在此不再赘述。在本实施例中，功率元件的元件功能结构400，包含通道层410及阻挡层420。通道层410厚度范围在50～500nm，形成于缓冲结构300上，由三族氮化物材料所构成，并具有一第一带隙；阻挡层420厚度范围在10～50nm，形成在通道层410上，由三族氮化物材料所构成，并具有一第二带隙。其中，第二带隙较第一带隙大，因此，阻挡层420的晶格常数比通道层410小。其中，通道层410可由纯氮化镓或适当添加低铝含量的氮化铝镓组成的氮化镓系材料(AlaGa1-aN)所构成，0≤a<0.05，而阻挡层420则包含氮化铝镓(AlbGa1-bN)，0<b<1，且a<b。通道层410以及阻挡层420自身形成自发性极化(spontaneous polarization)，且因其不同晶格常数形成压电极化(piezoelectricpolarization)，进而在通道层410及阻挡层420间的异质接面产生二维电子气，请参考图2虚线表示处。在本实施例中，通过MOCVD法形成通道层410及阻挡层420，通道层410的材料为氮化镓，阻挡层420的材料为氮化铝镓，且为非掺杂的本质半导体。本发明并不以本实施例为限，阻挡层420及通道层410也可视元件性能需求掺杂施体杂质或受体杂质以其改变其半导体层的特性。而二维电子气产生的位置也不局限于如本实施例中图2所示的通道层410中，也可能依实施例不同而产生于阻挡层420中。
在本实施例中，为减少晶格常数差异所造成不必要的应力累积，当氮化铝成核层220的材料为铝组成比例较高的材料，如氮化铝；而上方元件功能结构如通道层410的材料为铝组成比例较低的材料，如氮化镓时；缓冲结构300较佳的实施方式为使氮化物半导体外延叠层结构中多层结构的全部或一部的铝组成比例位于成核层220材料的铝组成比例及元件功能层材料的铝组成比例之间，并且沿外延成长方向渐变，其中，铝组成渐变的方式可以是连续或不连续。即，例如本实施例所示，氮化铝成核层220的铝组成比例≥第一超晶格外延结构310的平均铝组成比例≥第一氮化镓系厚层320的铝组成比例≥第二超晶格外延结构330的平均铝组成比例≥第二氮化镓系厚层340的铝组成比例。
在另一实施例中，氮化物半导体外延叠层结构中的通道层410也可以于形成第二氮化镓系厚层340时同时形成。也就是说，可以在第二超晶格外延结构330上成长一第二氮化镓系半导体层(图未示)，其中第二氮化镓系半导体层的上半部构成通道层410，而第二氮化镓系半导体层的下半部则构成第二氮化镓系厚层340。再于其上形成阻挡层420，并在邻近阻挡层420及通道层410的接面处产生二维电子气。
除此之外，在成长阻挡层420之后，可以选择性地利用上述列举的任一种成长方式将帽层510成长于阻挡层420上方，在此不再赘述。在本实施例中，帽层510例如为未掺杂的氮化镓半导体层，且大致覆盖阻挡层420的表面，可避免阻挡层420表面因氧化等反应而产生表面劣化，并可以改善阻挡层420表面漏电流现象。值得注意的是，为了使后续制成元件时，在氮化物半导体外延叠层结构200表面上需形成的电极结构(图未示)与阻挡层420间维持良好的电性接触，本实施例帽层510的厚度为0～20纳米之间，以使电子可经由电极结构于帽层510间穿隧通过。
请参考图3A及图3B，分别为现有氮化物半导体外延叠层结构100及采用本发明第二实施例的氮化物半导体外延叠层结构(图未示)中包含缓冲结构部分的局部外延叠层100’及200’的TEM影像。参考图3A及图3B，在图3A中，局部外延叠层100’的缓冲结构由超晶格叠层130及氮化镓厚层140所组成；在图3B中，局部外延叠层200’的缓冲结构300则由第一超晶格外延结构310、第一氮化镓系厚层320’、第二超晶格外延结构330、第二氮化镓系厚层340’所组成。从影像中可以发现，局部外延叠层100’仍有大部分的外延缺陷145自超晶格叠层130中延伸至上层的氮化镓厚层140中；相对的，如图3B所示，在第二实施例中，与第一实施例不同的地方是，第一氮化镓系厚层320’的厚度为1.3微米，而第二氮化镓系厚层340’的厚度为0.9微米。由影像中可以发现，在局部外延叠层200’中，有一部分的外延缺陷245在第一氮化镓系厚层320’中转向或中止外，另一部分的外延缺陷245则在第二超晶格外延结构330中被中断，再有，又一部分的外延缺陷245又在第二氮化镓系厚层340’中再度被转向或中止。由此可知，相较于图3A中现有的局部外延叠层100’，采用本发明第二实施例的局部外延叠层200’可相对大幅降低外延叠层内的外延缺陷密度，继而可减少后续生成的元件功能结构(图未示)表面裂纹，提高其外延品质，并可使后续采用此氮化物半导体外延叠层结构200’进行制作工艺的功率元件具有较高的元件性能。从实施例的实验结果可以发现，第一氮化镓系厚层320’与第二氮化镓系厚层340’的整体厚度对于氮化物半导体外延叠层结构中的外延缺陷245具有转向或中止的贡献效果。如第一实施例与第二实施例的结果所示，较佳的情况，两个氮化镓系厚层的总厚度应大于两微米。
请参考图4A～图4C，所示为依据本发明第三实施例至第五实施例的氮化物半导体外延叠层结构的局部示意图，分别绘示包含缓冲结构430、460、490部分的局部外延叠层结构的侧视示意图。图4A所显示为本发明第三实施例包含缓冲结构430部分的局部外延叠层结构的侧视示意图，本实施例的氮化物半导体外延叠层结构与第一实施例不同处在缓冲结构430与缓冲结构300的差异，其他都与第一实施例相同。在本实施例中，在氮化铝成核层220之上，缓冲结构430依序包含第一氮化镓系厚层431、第一超晶格外延结构432、第二氮化镓系厚层433、以及第二超晶格外延结构434。即，在本实施例中，缓冲结构430是由两组依序成长的氮化镓系厚层及超晶格外延结构所组成，与第一实施例中缓冲结构300先成长超晶格外延结构，再成长氮化镓系厚层的顺序相反。后续，可再于缓冲结构430上依不同需求形成单层或多层的元件功能结构。
其中，为减少晶格常数差异所造成不必要的应力累积，当氮化铝成核层220的材料为铝组成比例较高的材料，如氮化铝；而上方元件功能结构如通道层(图未示)的材料为铝组成比例较低的材料，如氮化镓时；缓冲结构较佳的实施方式为使氮化物半导体外延叠层结构中多层结构的全部或一部的铝组成比例位于成核层材料的铝组成比例及元件功能层材料的铝组成比例之间，并且沿外延成长方向渐变，渐变的方式可以是连续或不连续。即，例如本实施例所示，氮化铝成核层220的铝组成比例≥第一氮化镓系厚层431的铝组成比例≥第一超晶格外延结构432的平均铝组成比例≥第二氮化镓系厚层433的铝组成比例≥第二超晶格外延结构434的平均铝组成比例。
图4B所显示为本发明第四实施例包含缓冲结构460部分的局部外延叠层结构的侧视示意图，与第一实施例不同的是，本实施例中于硅基板210上形成氮化铝成核层220后，再于其上形成的缓冲结构460依序由第一超晶格外延结构461、第一氮化镓系厚层462、第二超晶格外延结构463、第二氮化镓系厚层464、第三超晶格外延结构465、以及第三氮化镓系厚层466所构成。即，在本实施例中，缓冲结构460是由三组超晶格外延结构及氮化镓系厚层所构成，比第一实施例中的两组超晶格外延结构及氮化镓系厚层的组成多一组。值得注意的是，包含有两组以上超晶格外延结构及氮化镓系厚层的组成的缓冲结构应都可以达成本发明的精神，本发明并不以本实施例的组数为限。
其中，为减少晶格常数差异所造成不必要的应力累积，当氮化铝成核层220的材料为铝组成比例较高的材料，如氮化铝；而上方元件功能结构如通道层(图未示)的材料为铝组成比例较低的材料，如氮化镓时；缓冲结构较佳的实施方式为使氮化物半导体外延叠层结构中多层结构的全部或一部的铝组成比例位于成核层材料的铝组成比例及元件功能层材料的铝组成比例之间，并且沿外延成长方向渐变，渐变的方式可以是连续或不连续。即，例如本实施例所示，氮化铝成核层220的铝组成比例≥第一超晶格外延结构461的平均铝组成比例≥第一氮化镓系厚层462的铝组成比例≥第二超晶格外延结构463的平均铝组成比例≥第二氮化镓系厚层464的铝组成比例≥第三超晶格外延结构465的平均铝组成比例≥第三氮化镓系厚层466的铝组成比例。
图4C所显示为本发明第五实施例包含缓冲结构490部分的局部外延叠层结构侧视示意图，与第四实施例不同的是，本实施例中的缓冲结构490依序由第一氮化镓系厚层491、第一超晶格外延结构492、第二氮化镓系厚层493、第二超晶格外延结构494、第三氮化镓系厚层495、以及第三超晶格外延结构496所构成。即，在本实施例中，缓冲结构490是由三组氮化镓系厚层及超晶格外延结构所构成，比第一实施例中的两组氮化镓系厚层及超晶格外延结构多一组，此外并与第四实施例中的缓冲结构460先成长超晶格外延结构，再成长氮化镓系厚层的顺序相反。值得注意的是，包含有两组以上氮化镓系厚层及超晶格外延结构的组成的缓冲结构应都可以达成本发明的精神，本发明并不以实施例的组数为限。
其中，为减少晶格常数差异所造成不必要的应力累积，当氮化铝成核层220的材料为铝组成比例较高的材料，如氮化铝；而上方元件功能结构如通道层(图未示)的材料为铝组成比例较低的材料，如氮化镓时；缓冲结构较佳的实施方式为使氮化物半导体外延叠层结构中多层结构的全部或一部的铝组成比例位于成核层材料的铝组成比例及元件功能层材料的铝组成比例之间，并且沿外延成长方向渐变，渐变的方式可以是连续或不连续。即，例如本实施例所示，氮化铝成核层220的铝组成比例≥第一氮化镓系厚层491的铝组成比例≥第一超晶格外延结构492的平均铝组成比例≥第二氮化镓系厚层493的铝组成比例≥第二超晶格外延结构494的平均铝组成比例≥第三氮化镓系厚层495的铝组成比例≥第三超晶格外延结构496的平均铝组成比例。
接着，请参照图5、图6A、图6B及图7。图5为本发明第六实施例的一功率元件S的上视图。半导体功率元件S例如为三端点的元件。在本实施例中，功率元件S包含一源极垫S70、一漏极垫S80、一栅极垫S90和至少一个功率元件单元E1。功率元件单元E1例如是场效晶体管(FET)，具体来说可以是高电子迁移率场效应晶体管(HEMT)。
图6A至图6B所示为前述图5功率元件S上视图中功率元件单元E1的结构示意图。为了清楚说明功率元件单元E1的细部结构，图6A绘示了功率元件单元E1的局部放大上视示意图，而图6B绘示了图6A沿剖线FF’的剖面示意图。功率元件单元E1例如为一种高电子迁移率场效应晶体管，包括使用本发明后述第六实施例的一氮化物半导体外延叠层结构500、一源极电极70、一漏极电极80、以及一栅极电极90。如图5所示，在功率元件单元E1中，源极垫S70与源极电极70电连接、漏极垫S80与漏极电极80电连接、而栅极垫S90则与栅极电极90电连接，氮化物半导体外延叠层结构500则相对应位于电极下方，如图6B所示。
功率元件单元E1表面还可以进一步形成保护层(图未示)以覆盖介电层60、源极电极70、漏极电极80与栅极电极90的表面，以防止功率元件单元E1整体的电性受到影响。保护层可以是氧化物或者氮化物，如氧化硅或氧化铝等氧化物，也可以是氮化硅或氮化镓等氮化物。接着再蚀刻保护层，以露出部分源极电极70、漏极电极80与栅极电极90，即源极电极70、漏极电极80与栅极电极90可以有一部分表面未被保护层所覆盖，以增加与外界电连接的方便性。在本发明中，未被保护层覆盖位置例如可以是与源极电极70、漏极电极80与栅极电极90直接电连接的源极垫S70、漏极垫S80、及栅极垫S90。
图7所显示为本发明第六实施例功率元件S中氮化物半导体外延叠层结构500的细部侧视示意图。在本实施例中，氮化物半导体外延叠层结构500与第一实施例相似的结构采用与第一实施例相同的标号。值得注意的是，在本实施例中，在缓冲结构300与通道层410之间插入了一后阻挡层(Back Barrier)550。此层后阻挡层550较佳的组成为铝组成比例较第二氮化镓系厚层340铝组成比例高的氮化铝镓层。当氮化物半导体外延叠层结构500后续制成功率元件时，后阻挡层550较第二氮化镓系厚层340高的铝组成比例会具有较高的带隙来提供局限电子能力，避免元件操作时电子进入缓冲结构300中并被缓冲结构300中的外延缺陷所捕捉，进而影响后续元件操作时异质界面间的二维电子气浓度稳定性。即，可以减少元件于反复操作时产生电流崩塌(current collapse)的程度。
值得注意的是，在本实施例中，为了避免后阻挡层550的高带隙拉升通道层410的势垒高度，进一步影响功率元件操作时电流的强度，后阻挡层550的厚度以不超过50纳米为佳。
除此之外，如图6B所示，在本实施例中，在形成源极电极70、漏极电极80与栅极电极90之前，还可形成有一介电层60于帽层510的上表面之上。介电层60也可选择性地位于栅极电极90的下方(图未示)。当介电层60位于栅极电极的下方时，通过选择具有不同介电常数的介电层60以及调整介电层60的厚度，可以进一步降低表面漏电流，更可提高栅极电极90操作偏压范围，提升元件可靠度。介电层60可以是氧化物或者氮化物，例如是氧化硅或氧化铝等氧化物，也可以是氮化硅或氮化铝等氮化物，也可以是氮氧化铝等氮氧化物。然而本发明不以此为限，在其他实施例中也可不形成介电层60。
在本实施例中，如前所述，在氮化物半导体外延叠层结构500上方分别形成源极电极70、漏极电极80与栅极电极90，后续并以其延伸并与其电连接的源极垫S70、漏极垫S80、栅极垫S90作为与外部电连接的端点。其中，如图6B所示，在一个功率元件单元E1的侧视图中，源极电极70、漏极电极80分别置于氮化物半导体外延叠层结构500表面的两侧，而栅极电极90则位于源极电极70与漏极电极80之间。在本实施例中，可以通过选择适当的源极电极70与漏极电极80的材料，以及/或者通过制作工艺(如，蚀刻、热退火等…)以使源极电极70与漏极电极80和阻挡层420之间形成欧姆接触。类似地，也可通过选择适当的栅极电极90的材料，使得栅极电极90与阻挡层(图未示)之间形成萧特基接触。源极电极70、漏极电极80的材料可以选自钛(Ti)、铝(Al)或其组合，而栅极电极90的材料可以选自镍(Ni)、金(Au)、钨(W)、氮化钛(TiN)或其组合，但并不以此为限。
在其他实施例中，功率元件S的氮化物半导体外延叠层结构500，也可以本发明其他实施例中的氮化物半导体外延叠层结构所取代或部分取代其缓冲结构部分的结构。
请参考图8所示为本发明第七实施例的一萧特基二极管元件单元E2的侧视示意图。萧特基二极管元件单元E2为采用本发明第六实施例中的氮化物半导体外延叠层500制作而成。本结构于氮化物半导体外延叠层500的上表面之上分别形成一阳极A与一阴极C以作为与外部电连接的端点。其中阳极A与阴极C可分别置于外延叠层500上表面之上的两侧，可以通过选择适当的阳极A与阴极C的材料，以及/或者通过制作工艺(如，蚀刻，热退火)以使阳极A与阴极C和阻障层之间形成欧姆接触。阳极A与阴极C的材料可以选自钛(Ti)、铝(Al)或其组成。
相似地，还可以形成如一介电层60’于氮化物半导体外延叠层500的上表面之上，其形成步骤可在形成阳极A与阴极C之前或之后。介电层60’能进一步降低表面漏电流，提高元件可靠度。介电层60’可以是氧化物或者氮化物，例如是氧化硅或氧化铝等氧化物，也可以是氮化硅或氮化铝等氮化物。然而本发明不以此为限，在其他实施例中也可不形成介电层。
最后，请参考图9A～图9B及图10A～图10B，图9A～图9B分别表示采用现有氮化物半导体外延叠层结构100制成的功率元件测试单元E3及以本发明第一实施例的氮化物半导体外延叠层结构200制成的功率元件测试单元E4的水平漏电能力的电性测试结果图。
功率元件测试单元E3及E4是经由制作工艺，分别在一现有氮化物半导体外延片及一本发明第一实施例的氮化物半导体外延片(图未示)上形成有多个前述的功率元件测试单元E3，E4，并依半导体外延片中心、周围、外侧三个区域划分该些区域的功率元件测试单元，并分别对该些区域多个功率元件测试单元E3，E4进行电性测试。如图9A～图9B所示，在对该些区域的功率元件的电性特性做代表性测量，由其电性测试结果可分别在图9A、图9B中得到三条不同的电性测试结果趋势线。图10A及图10B所绘示的分别是功率元件测试单元E3及E4的侧视示意图，其中，功率元件测试单元的制备是在半导体外延片中定义出多个功率元件测试单元，分别将各单元中外延完成的氮化物半导体外延叠层结构100、200，包含通道层410、阻挡层152、420、及帽层510的中央部分去除后，再分别在左右两侧未去除的半导体外延叠层结构表面形成欧姆电极O1～O4。
测试条件为设定左侧的欧姆电极O1及O3为接地状态(Ground,0V)，并对另一侧的欧姆电极O2及O4施加相对应的逆向偏压，如图9A～图9B横坐标所示，逆向偏压V＝0～-1000伏特，以测试功率元件测试单元E3及E4在缓冲结构部分的漏电流(I，单位为毫安培)，如图9A～图9B的纵坐标所示。由图9A～图9B中可以发现，功率元件测试单元E3的漏电流在施加相对应偏压-600伏特时大约为1×10-6毫安培，相较于功率元件测试单元E4的漏电流在施加相对应偏压-600伏特时则大约为5×10-7毫安培来得高，在其它的逆向偏压下也可获得相似的趋势，功率元件测试单元E4较E3，其漏电流的状况下降大约0.5～1个级数。
通过本发明精神的实施方式，可以形成结晶缺陷密度低、外延层表面平整、表面裂纹较少及/或较小的高品质氮化物半导体外延叠层结构，经由此氮化物半导体外延叠层结构所制造的元件，如功率元件、萧特基二极管元件，也会因半导体外延叠层结构的品质改善而使元件的性能获得改善，具有产业利用性。以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟悉此项技术的人士能够了解本发明的内容并据以实施，不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (10)

1.一种氮化物半导体外延叠层结构，其特征在于，包含：
硅基板；
含铝成核层，包含铝组成比例，配置于该硅基板上；
缓冲结构，配置于该含铝成核层上，依序包含：
第一超晶格外延结构；
第一氮化镓系层，配置于该第一超晶格外延结构上；以及
第二超晶格外延结构，配置于该第一氮化镓系层上；
通道层，配置于该缓冲结构上；以及
阻挡层，配置该通道层上；
其中，该第一超晶格外延结构包含第一平均铝组成比例，该第一氮化镓系层包含第一铝组成比例，该第二超晶格外延结构包含第二平均铝组成比例；
其中，该含铝成核层的铝组成比例≥该第一平均铝组成比例>该第一铝组成比例>该第二平均铝组成比例。
2.如权利要求1所述的氮化物半导体外延叠层结构，其中，该第一超晶格外延结构由多个氮化铝超晶格层及多个氮化铝镓超晶格层交互堆叠；其中，该第二超晶格外延结构由多个氮化铝镓超晶格层及多个氮化镓超晶格层交互堆叠。
3.如权利要求1所述的氮化物半导体外延叠层结构，其中，该通道层为氮化镓层，且该阻挡层为氮化铝镓层。
4.如权利要求1所述的氮化物半导体外延叠层结构，其中，还包含氮化铝镓后阻挡层位于该通道层与该缓冲结构之间。
5.如权利要求1所述的氮化物半导体外延叠层结构，其中，还包含第二氮化镓系层位于该第二超晶格外延结构上，该第二氮化镓系层包含第二铝组成比例，且该第一铝组成比例大于该第二铝组成比例。
6.如权利要求1所述的氮化物半导体外延叠层结构，其中，该第一超晶格外延结构及/或该第二超晶格外延结构中分别包含有掺杂物。
7.如权利要求5所述的氮化物半导体外延叠层结构，其中，该第一氮化镓系层及/或该第二氮化镓系层中分别包含有掺杂物。
8.如权利要求6或7中任一所述的氮化物半导体外延叠层结构，其中，该掺杂物包含铁或碳至少其中之一。
9.如权利要求1所述的氮化物半导体外延叠层结构，其中，该第一氮化镓系层的厚度大于1000纳米。
10.一种功率元件，其特征在于，包含：
如权利要求1～9中任一所述的氮化物半导体外延叠层结构；及
源极电极、栅极电极、及漏极电极，或阴极及阳极分别配置于该氮化物半导体外延叠层结构上；
其中，该栅极电极位于该源极电极及该漏极电极之间。
CN202110912320.4A 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件 Active CN113725296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110912320.4A CN113725296B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW106105894A TWI762467B (zh) 2017-02-22 2017-02-22 氮化物半導體磊晶疊層結構及其功率元件
TW106105894 2017-02-22
CN202110912320.4A CN113725296B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件
CN201810110148.9A CN108461591B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810110148.9A Division CN108461591B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件

Publications (2)

Publication Number Publication Date
CN113725296A true CN113725296A (zh) 2021-11-30
CN113725296B CN113725296B (zh) 2024-04-02

Family

ID=63168038

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110912320.4A Active CN113725296B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件
CN201810110148.9A Active CN108461591B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810110148.9A Active CN108461591B (zh) 2017-02-22 2018-02-05 氮化物半导体外延叠层结构及其功率元件

Country Status (3)

Country Link
US (2) US10361295B2 (zh)
CN (2) CN113725296B (zh)
TW (1) TWI762467B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382656B1 (ko) * 2015-12-25 2022-04-04 이데미쓰 고산 가부시키가이샤 적층체
EP3754721A1 (en) * 2019-06-17 2020-12-23 Infineon Technologies AG Semiconductor device and method for fabricating a wafer
CN112490278B (zh) * 2019-09-12 2023-10-31 联华电子股份有限公司 具有减少的缺陷的半导体外延结构
CN115868004A (zh) * 2020-07-02 2023-03-28 阿托梅拉公司 使用具有不同非半导体热稳定性的超晶格制造半导体器件的方法
CN113035712A (zh) * 2021-03-29 2021-06-25 英诺赛科（珠海）科技有限公司 氮化镓半导体器件及其制备方法
CN115249740A (zh) * 2021-04-27 2022-10-28 中微半导体设备(上海)股份有限公司 一种半导体器件及其制造方法
TWI797722B (zh) * 2021-08-19 2023-04-01 合晶科技股份有限公司 複合基板及其製造方法
CN118345510A (zh) * 2024-02-23 2024-07-16 中环领先半导体科技股份有限公司 一种外延片及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643696A (zh) * 2002-03-25 2005-07-20 克利公司 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers
WO2014179523A2 (en) * 2013-05-01 2014-11-06 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
JP2015026770A (ja) * 2013-07-29 2015-02-05 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
KR20150040629A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
CN105280770A (zh) * 2014-07-17 2016-01-27 汉磊半导体晶圆股份有限公司 氮化物半导体结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
CN105580146B (zh) * 2013-09-23 2018-09-21 传感器电子技术股份有限公司 用于光电子器件的iii族氮化物异质结构
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
US9437724B2 (en) * 2014-04-21 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TWI546959B (zh) * 2015-01-21 2016-08-21 國立交通大學 高速電晶體

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1643696A (zh) * 2002-03-25 2005-07-20 克利公司 掺杂型iii－v族氮化物材料及由这种材料构成的微电子器件和器件前体结构
US20080054248A1 (en) * 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
JP2008205117A (ja) * 2007-02-19 2008-09-04 Sanken Electric Co Ltd 半導体ウエーハ及び半導体素子及び製造方法
CN102237403A (zh) * 2010-05-07 2011-11-09 罗姆股份有限公司 氮化物半导体元件
KR20130137773A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 반도체 소자
US20140252366A1 (en) * 2013-03-06 2014-09-11 Iqe Rf, Llc Semiconductor Structure Including Buffer With Strain Compensation Layers
WO2014179523A2 (en) * 2013-05-01 2014-11-06 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
JP2015026770A (ja) * 2013-07-29 2015-02-05 国立大学法人 名古屋工業大学 半導体積層構造およびこれを用いた半導体素子
KR20150040629A (ko) * 2013-10-07 2015-04-15 엘지이노텍 주식회사 반도체 소자
CN105280770A (zh) * 2014-07-17 2016-01-27 汉磊半导体晶圆股份有限公司 氮化物半导体结构

Also Published As

Publication number Publication date
CN108461591A (zh) 2018-08-28
US10734509B2 (en) 2020-08-04
US20180240901A1 (en) 2018-08-23
US10361295B2 (en) 2019-07-23
CN108461591B (zh) 2021-08-24
TW201831741A (zh) 2018-09-01
CN113725296B (zh) 2024-04-02
US20190341479A1 (en) 2019-11-07
TWI762467B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
CN108461591B (zh) 氮化物半导体外延叠层结构及其功率元件
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
JP4022708B2 (ja) 半導体装置
US9130028B2 (en) Field effect power transistors
JP5742072B2 (ja) 半導体装置およびその製造方法
US20130292690A1 (en) Semiconductor device and method of manufacturing the same
CN101002332A (zh) 半导体器件
JP5003813B2 (ja) 半導体装置およびその製造方法
CN103201844A (zh) 半导体装置及其制造方法
TWI641133B (zh) 半導體單元
JP2018037435A (ja) 半導体装置
US20080078439A1 (en) Polarization-induced tunnel junction
TWI569439B (zh) 半導體單元
JP2015106627A (ja) 半導体積層基板
US20170062599A1 (en) Semiconductor cell
JP7231826B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
WO2011010419A1 (ja) 窒化物半導体装置
TW201911421A (zh) 三族氮化物高速電子遷移率場效應電晶體元件
US20220376053A1 (en) Semiconductor device and manufacturing method thereof
TWI835103B (zh) 氮化物半導體磊晶疊層結構及其功率元件
US11552188B2 (en) High-voltage semiconductor structure
US11942519B2 (en) Semiconductor structure and high electron mobility transistor
TWI794650B (zh) 半導體結構及其製作方法
US20160013327A1 (en) Nitride semiconductor diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant