[go: up one dir, main page]

CN113035712A - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN113035712A
CN113035712A CN202110335610.7A CN202110335610A CN113035712A CN 113035712 A CN113035712 A CN 113035712A CN 202110335610 A CN202110335610 A CN 202110335610A CN 113035712 A CN113035712 A CN 113035712A
Authority
CN
China
Prior art keywords
layer
doped
carbon
gallium nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110335610.7A
Other languages
English (en)
Inventor
李啓珍
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202110335610.7A priority Critical patent/CN113035712A/zh
Publication of CN113035712A publication Critical patent/CN113035712A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种氮化镓半导体器件及其制备方法，氮化镓半导体器件的制备方法包括采用非本征掺杂剂通过外部碳掺杂法在缓冲层与沟道层之间形成碳掺杂层，外部碳掺杂法的生长条件为：衬底表面温度大于或等于900℃，生长压力大于或等于50mbar以及Ⅴ/Ⅲ比大于或等于200。氮化镓半导体器件中碳浓度均匀且器件击穿均匀性好。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体地说，是涉及一种氮化镓半导体器件及其制备方法。
背景技术
功率器件通常需要具有高击穿电压、低导通电阻以及快速开关的能力。以往电力半导体市场以硅的功率器件为主，过去20年，硅功率器件的性能已经接近理论极限，进一步提升其性能极为困难。
相比硅或砷化镓，氮化镓(GaN)半导体具有带隙宽(Eg＝3.4eV)、优良的热稳定性、高击穿电压、高电子饱和漂移速度及优良的抗辐射性能。另外，相比硅功率半导体，GaN功率半导体具有低温抵抗特性，具有可以减少功率半导体引起的功率转换损失，做到功率转换系统电力损耗最少化等优点。GaN半导体器件以低损耗、高耐压、快速开关能力、高温工作能力等优势成为新一代功率器件。工业电子、电力传输、智能家居、电动汽车、轨道交通等领域对GaN半导体的需要不断扩大。
氮化镓半导体器件(GaN High Electron Mobility Transistor，GaNHEMT)作为高压器件，通常通过本征方法(intrinsic method或auto-doping method)将碳掺入缓冲层中以实现高垂直击穿电压。本征方法是通过控制生长条件在低压力、低Ⅴ/Ⅲ比以及低温下来控制碳掺杂碳的浓度，由于对生长条件非常敏感，所以很难控制掺入碳的浓度和均匀性。并且由于Ⅴ/Ⅲ的比例低和生长温度低，通过本征方法得到的晶体质量很差，存在碳掺入的均匀性和击穿均匀性不好的问题。
发明内容
本发明的第一目的是提供一种碳浓度均匀且器件击穿均匀性好的氮化镓半导体器件的制备方法。
本发明的第二目的是提供一种碳浓度均匀且器件击穿均匀性好的氮化镓半导体器件。
为实现上述第一目的，本发明提供一种氮化镓半导体器件的制备方法，包括采用非本征掺杂剂通过外部碳掺杂法形成碳掺杂层；外部碳掺杂法的生长条件为：衬底表面温度大于或等于900℃，生长压力大于或等于50mbar以及Ⅴ/Ⅲ比大于或等于200。
一个优选的方案是，碳掺杂层包括碳掺杂高阻层和非故意掺杂层，碳掺杂高阻层的碳浓度大于非故意掺杂层的碳浓度，非故意掺杂层位于缓冲层与碳掺杂高阻层之间。
一个优选的方案是，碳掺杂层包括碳掺杂高阻层和非故意掺杂层，碳掺杂高阻层的碳浓度大于非故意掺杂层的碳浓度，非故意掺杂层位于碳掺杂高阻层内。
进一步的方案是，碳掺杂高阻层包括碳掺杂超晶格层和碳掺杂氮化镓层，碳掺杂超晶格层为碳掺杂氮化镓超晶格层、碳掺杂铝镓氮超晶格层或碳掺杂氮化铝超晶格层。
进一步的方案是，非故意掺杂层位于碳掺杂超晶格层和碳掺杂氮化镓层之间。
进一步的方案是，碳掺杂超晶格层的数量为至少两层，非故意掺杂层位于相邻两个碳掺杂超晶格层之间。碳掺杂氮化镓层位于最上层的碳掺杂超晶格层的上方。
一个优选的方案是，非故意掺杂层为非故意掺杂氮化镓层、非故意掺杂铝镓氮层、非故意掺杂氮化镓超晶格层、非故意掺杂铝镓氮超晶格层或非故意掺杂氮化铝超晶格层。
一个优选的方案是，非故意掺杂层的碳浓度小于5E18个原子/cm3，碳掺杂高阻层的碳浓度大于5E18个原子/cm3。
一个优选的方案是，非本征掺杂剂为丙烷、甲烷和乙烯中的一种或多种。形成碳掺杂高阻层所采用的外部掺杂法的生长条件如下：衬底表面温度为1000℃，生长压力为50mbar，Ⅴ/Ⅲ比为1890；形成非故意掺杂层所采用的外部掺杂法的生长条件如下：衬底表面温度为1050℃，生长压力为200mbar，Ⅴ/Ⅲ比为400。
为实现上述第二目的，本发明提供一种氮化镓半导体器件，衬底以及依次形成在衬底上的缓冲层、碳掺杂层、沟道层和势垒层；碳掺杂层上述的氮化镓半导体器件的制备方法制作而成。
本发明的有益效果是，碳掺杂层通过外部掺杂方法生长，在比本征生长条件更高的温度，更高的Ⅴ/Ⅲ比和更高的压力下生长，以获得高晶体质量并抑制固有的本征掺杂效应，通过抑制本征掺杂效应能够改善碳结合的均匀性。这样得到处于抑制状态的碳掺杂层具有更好的碳结合均匀性和器件击穿均匀性。同时，碳掺杂层位于EPI结构的中间，可获得高电阻率和高击穿电压，且碳掺杂的超晶格结构能够提高氮化镓半导体器件的高阻特性，同时能够保证晶体质量，非故意掺杂层为低碳掺杂层，具有较高的晶体质量。
附图说明
图1是本发明氮化镓半导体器件第一实施例的结构示意图。
图2是本发明氮化镓半导体器件第一实施例在不同流量的非本征掺杂剂下内部的碳浓度曲线与现有的通过本征方法得到的氮化镓半导体器件内部碳浓度的曲线对比图。
图3是本发明氮化镓半导体器件第一实施例的垂直击穿电压曲线与现有的通过本征方法得到的氮化镓半导体器件的垂直击穿电压曲线对比图。
图4是本发明氮化镓半导体器件第二实施例的结构示意图。
图5是本发明氮化镓半导体器件第三实施例的结构示意图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
氮化镓半导体器件及其制备方法第一实施例
参见图1，氮化镓半导体器件包括衬底11以及依次形成在衬底11上的缓冲层12、碳掺杂层13、沟道层14、势垒层15和帽层16，碳掺杂层13位于缓冲层12与沟道层14之间。衬底11的材料为蓝宝石、玻璃或碳化硅，缓冲层12的材料为氮化铝或铝镓氮，沟道层14为非故意掺杂氮化镓层，势垒层15的材料为铝镓氮。
碳掺杂层13包括碳掺杂高阻层131和非故意掺杂层132，碳掺杂高阻层131的碳浓度大于非故意掺杂层132的碳浓度，且碳掺杂高阻层131的碳浓度大于5E18个原子/cm3，非故意掺杂层132的碳浓度小于5E18个原子/cm3。
碳掺杂高阻层131包括碳掺杂超晶格层1311和碳掺杂氮化镓层1312，非故意掺杂层132位于缓冲层12与碳掺杂超晶格层1311之间，碳掺杂超晶格层1311为碳掺杂氮化镓超晶格层、碳掺杂铝镓氮超晶格层或碳掺杂氮化铝超晶格层。
非故意掺杂层132为非故意掺杂氮化镓层、非故意掺杂铝镓氮层、非故意掺杂氮化镓超晶格层、非故意掺杂铝镓氮超晶格层或非故意掺杂氮化铝超晶格层。
氮化镓半导体器件的制备方法包括采用非本征掺杂剂通过外部碳掺杂法形成碳掺杂高阻层131和非故意掺杂层132。非本征掺杂剂为丙烷、甲烷和乙烯中的一种或多种。外部碳掺杂法的生长条件为：衬底11表面温度大于或等于900℃，生长压力大于或等于50mbar以及Ⅴ/Ⅲ比大于或等于200。通过控制本征掺杂剂的流量能够控制碳掺杂浓度。
本实施例中形成碳掺杂高阻层131所采用的外部掺杂法的生长条件如下：衬底11表面温度为1000℃，生长压力为50mbar，Ⅴ/Ⅲ比为1890。形成非故意掺杂层132所采用的外部掺杂法的生长条件如下：衬底11表面温度为1050℃，生长压力为200mbar，Ⅴ/Ⅲ比为400。
图2是本发明氮化镓半导体器件在不同流量的非本征掺杂剂下内部的碳浓度曲线与现有的通过本征方法得到的氮化镓半导体器件内部碳浓度的曲线对比图。图3是本发明氮化镓半导体器件的垂直击穿电压曲线与现有的通过本征方法得到的氮化镓半导体器件的垂直击穿电压曲线对比图。
由图2和图3可见，采用的外部掺杂法获得的氮化镓半导体器件的碳结合均匀性和器件击穿均匀性明显优于现有的通过本征方法得到的氮化镓半导体器件。
由上可见，碳掺杂层通过外部掺杂方法生长，在比本征生长条件更高的温度，更高的Ⅴ/Ⅲ比和更高的压力下生长，以获得高晶体质量并抑制本征掺杂效应，这样得到处于抑制状态的碳掺杂层具有更好的碳结合均匀性和器件击穿均匀性。同时，碳掺杂层位于EPI结构的中间，可获得高电阻率和高击穿电压，且碳掺杂的超晶格结构能够提高氮化镓半导体器件的高阻特性，同时能够保证晶体质量，非故意掺杂层为低碳掺杂层，具有较高的晶体质量。
氮化镓半导体器件及其制备方法第二实施例
作为本发明氮化镓半导体器件及其制备方法第二实施例的说明，以下仅对与上述氮化镓半导体器件及其制备方法第一实施例的不同之处予以说明。
参见图4，本实施例中非故意掺杂层232位于碳掺杂高阻层231内，并且位于碳掺杂超晶格层2311和碳掺杂氮化镓层2312之间。
氮化镓半导体器件及其制备方法第三实施例
作为本发明氮化镓半导体器件及其制备方法第三实施例的说明，以下仅对与上述氮化镓半导体器件及其制备方法第三实施例的不同之处予以说明。
参见图5，本实施例的碳掺杂超晶格层3311的数量为至少两层，非故意掺杂层332位于相邻两个碳掺杂超晶格层3311之间，碳掺杂氮化镓层3312位于最上层的碳掺杂超晶格层3311的上方。
此外，碳掺杂高阻层和非故意掺杂层的数量也可以均为两层以上，多层碳掺杂高阻层与多层非故意掺杂层依次交替生长。上述改变也能实现本发明的目的。
最后需要强调的是，以上仅为本发明的优选实施例，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种变化和更改，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.氮化镓半导体器件的制备方法，其特征在于，包括：
采用非本征掺杂剂通过外部碳掺杂法在缓冲层与沟道层之间形成碳掺杂层；
所述外部碳掺杂法的生长条件为：衬底表面温度大于或等于900℃，生长压力大于或等于50mbar以及Ⅴ/Ⅲ比大于或等于200。
2.根据权利要求1所述的氮化镓半导体器件的制备方法，其特征在于：
所述碳掺杂层包括碳掺杂高阻层和非故意掺杂层，所述碳掺杂高阻层的碳浓度大于所述非故意掺杂层的碳浓度,所述非故意掺杂层位于所述缓冲层与所述碳掺杂高阻层之间。
3.根据权利要求1所述的氮化镓半导体器件的制备方法，其特征在于：
所述碳掺杂层包括碳掺杂高阻层和非故意掺杂层，所述碳掺杂高阻层的碳浓度大于所述非故意掺杂层的碳浓度,所述非故意掺杂层位于所述碳掺杂高阻层内。
4.根据权利要求3所述的氮化镓半导体器件的制备方法，其特征在于：
所述碳掺杂高阻层包括碳掺杂超晶格层和碳掺杂氮化镓层，所述碳掺杂超晶格层为碳掺杂氮化镓超晶格层、碳掺杂铝镓氮超晶格层或碳掺杂氮化铝超晶格层。
5.根据权利要求4所述的氮化镓半导体器件的制备方法，其特征在于：
所述非故意掺杂层位于所述碳掺杂超晶格层和碳掺杂氮化镓层之间。
6.根据权利要求4所述的氮化镓半导体器件的制备方法，其特征在于：
所述碳掺杂超晶格层的数量为至少两层，所述非故意掺杂层位于相邻两个所述碳掺杂超晶格层之间，所述碳掺杂氮化镓层位于最上层的碳掺杂超晶格层的上方。
7.根据权利要求2至6任一项所述的氮化镓半导体器件的制备方法，其特征在于：
所述非故意掺杂层为非故意掺杂氮化镓层、非故意掺杂铝镓氮层、非故意掺杂氮化镓超晶格层、非故意掺杂铝镓氮超晶格层或非故意掺杂氮化铝超晶格层。
8.根据权利要求2至6任一项所述的氮化镓半导体器件的制备方法，其特征在于：
所述非故意掺杂层的碳浓度小于5E18个原子/cm3，所述碳掺杂高阻层的碳浓度大于5E18个原子/cm3。
9.根据权利要求2至6任一项所述的氮化镓半导体器件的制备方法，其特征在于：
所述非本征掺杂剂为丙烷、甲烷和乙烯中的一种或多种；
形成所述碳掺杂高阻层所采用的外部掺杂法的生长条件如下：衬底表面温度为1000℃，生长压力为50mbar，Ⅴ/Ⅲ比为1890；
形成所述非故意掺杂层所采用的外部掺杂法的生长条件如下：衬底表面温度为1050℃，生长压力为200mbar，Ⅴ/Ⅲ比为400。
10.氮化镓半导体器件，其特征在于，包括衬底以及依次形成在所述衬底上的缓冲层、碳掺杂层、沟道层和势垒层；
所述碳掺杂层采用权利要求1至9任一项所述的氮化镓半导体器件的制备方法制作而成。
CN202110335610.7A 2021-03-29 2021-03-29 氮化镓半导体器件及其制备方法 Pending CN113035712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335610.7A CN113035712A (zh) 2021-03-29 2021-03-29 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335610.7A CN113035712A (zh) 2021-03-29 2021-03-29 氮化镓半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113035712A true CN113035712A (zh) 2021-06-25

Family

ID=76452756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335610.7A Pending CN113035712A (zh) 2021-03-29 2021-03-29 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113035712A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
US20170263741A1 (en) * 2016-03-10 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor device
CN108461591A (zh) * 2017-02-22 2018-08-28 晶元光电股份有限公司 氮化物半导体外延叠层结构及其功率元件
CN111863945A (zh) * 2020-07-15 2020-10-30 北京大学 一种高阻氮化镓及其异质结构的制备方法
CN215377414U (zh) * 2021-03-29 2021-12-31 英诺赛科（珠海）科技有限公司 氮化镓半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263741A1 (en) * 2016-03-10 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor device
CN106653839A (zh) * 2016-09-27 2017-05-10 华南理工大学 具有调制碳掺杂氮化镓高阻层的hemt结构及其制备方法
CN108461591A (zh) * 2017-02-22 2018-08-28 晶元光电股份有限公司 氮化物半导体外延叠层结构及其功率元件
CN111863945A (zh) * 2020-07-15 2020-10-30 北京大学 一种高阻氮化镓及其异质结构的制备方法
CN215377414U (zh) * 2021-03-29 2021-12-31 英诺赛科（珠海）科技有限公司 氮化镓半导体器件

Similar Documents

Publication Publication Date Title
CN100495724C (zh) 氮化镓基异质结场效应晶体管结构及制作方法
JP4224253B2 (ja) 半導体装置及びその製造方法
CN101266999B (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
WO2020186700A1 (zh) 肖特基二极管及其制备方法
US20230290873A1 (en) High electron mobility transistor structure and method of manufacturing the same
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
US9570570B2 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JPWO2017199792A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2002359255A (ja) 半導体素子
CN109192771B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN115842042B (zh) 一种外延层结构及其制备方法和应用
CN215377414U (zh) 氮化镓半导体器件
KR20150002066A (ko) 에피택셜 웨이퍼
CN108400164B (zh) 异质结碳化硅的绝缘栅极晶体管及其制作方法
US20080203399A1 (en) Polarization doped transistor channels in sic heteropolytypes
KR101942528B1 (ko) 에피텍셜 기판 및 그 제조 방법
CN109346509B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN113035712A (zh) 氮化镓半导体器件及其制备方法
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
US10748763B2 (en) Silicon carbide semiconductor substrate, method of manufacturing a silicon carbide semiconductor device, and silicon carbide semiconductor device
JP2001068479A (ja) ヘテロバイポーラトランジスタ及びその製造方法
JP6220573B2 (ja) 窒化物半導体装置、エピタキシャルウェハの製造方法および電界効果トランジスタ
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN111009579A (zh) 半导体异质结构及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination