[go: up one dir, main page]

CN118345510A - 一种外延片及其制备方法 - Google Patents

一种外延片及其制备方法 Download PDF

Info

Publication number
CN118345510A
CN118345510A CN202410205666.4A CN202410205666A CN118345510A CN 118345510 A CN118345510 A CN 118345510A CN 202410205666 A CN202410205666 A CN 202410205666A CN 118345510 A CN118345510 A CN 118345510A
Authority
CN
China
Prior art keywords
layer
superlattice
sub
gallium nitride
carbon source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410205666.4A
Other languages
English (en)
Other versions
CN118345510B (zh
Inventor
王彦君
黄飞
杜飞
王洪朝
吴秀秀
谢路肖
罗永恒
陈海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhonghuan Leading Semiconductor Technology Co ltd
Original Assignee
Zhonghuan Leading Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhonghuan Leading Semiconductor Technology Co ltd filed Critical Zhonghuan Leading Semiconductor Technology Co ltd
Priority to CN202410205666.4A priority Critical patent/CN118345510B/zh
Priority claimed from CN202410205666.4A external-priority patent/CN118345510B/zh
Publication of CN118345510A publication Critical patent/CN118345510A/zh
Application granted granted Critical
Publication of CN118345510B publication Critical patent/CN118345510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8171—Doping structures, e.g. doping superlattices or nipi superlattices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种外延片及其制备方法。该外延片包括层叠设置的衬底层、成核层、缓冲层、超晶格堆叠层、背势垒层、沟道层、插入层、势垒层以及设于势垒层上的帽层；超晶格层选自AlN/GaN叠层、AlN/AlaGa1‑aN叠层、AlbGa1‑bN/GaN叠层、AlcGa1‑cN/AldGa1‑dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。本申请通过在缓冲层背离成核层的一侧设置超晶格堆叠层，其中，超晶格堆叠层中的超晶格层可以阻断位错，减缓曲率下降的速率和进行曲率补偿，能够改善外延生长过程中的应力和翘曲，改善微裂纹的发生，提高外延片的质量和均匀性。

Description

一种外延片及其制备方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种外延片及其制备方法。
背景技术
在半导体材料领域，与传统硅材料相比，氮化镓(GaN)具有禁带宽度大、击穿电场强、导通电阻低、电子迁移率高、转换效率高、热导率高、损耗低等优点，可以广泛应用在通信、雷达、消费电子、汽车电子、电力能源、工业激光加工、仪器仪表等领域，因此氮化镓的研制及批量化生产受到全球多个国家的重点关注。
氮化镓无法从自然界直接获取，目前金属有机化合物气相外延仍是制备氮化镓的主要技术，常用衬底主要为硅和蓝宝石。由于衬底材料和氮化镓存在晶格失配和热失配的问题，氮化镓外延片内部高密度缺陷极易造成器件性能不佳，甚至导致器件快速失效，如何生长高质量的氮化镓外延片，是解决氮化镓镓功率器件的重要课题之一。为解决氮化镓外延与衬底之间的晶格失配和热失配问题，常以氮化铝作为成核层通过两步法生长氮化镓外延，通过氮化铝镓缓冲层技术改善外延的结晶质量。随着对GaN基高电子迁移率晶体管(HEMT)耐压要求的提升，外延层厚度增加导致外延在生长过程中翘曲骤增，更容易产生微裂纹，同时加剧外延内外圈差异，导致晶体质量下降。因此，在高耐压大尺寸趋势下，如何减小翘曲来改善外延层微裂纹、提高外延层晶体质量是GaN基HEMT亟需解决的重要问题。
发明内容
本申请的目的在于提供一种外延片及其制备方法，可以改善外延生长过程中的应力和翘曲，改善微裂纹。
本申请第一方面提供一种外延片，包括层叠设置的衬底层、成核层、缓冲层、超晶格堆叠层、背势垒层、沟道层、插入层、势垒层以及设于所述势垒层上的帽层；
其中，所述超晶格堆叠层包括多层超晶格层和多层氮化镓层，多层所述超晶格层中的一层和多层所述氮化镓层中的一层交替堆叠；多层所述超晶格层中的一层设置在所述缓冲层远离所述成核层的一侧，另一层设置在所述背势垒层远离所述沟道层的一侧，所述超晶格层选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。
在一些实施方式中，多层所述超晶格层为大于或等于三层；多层所述氮化镓层为大于或等于两层。
在一些实施方式中，在所述AlN/GaN叠层中，所述AlN层的厚度为1～10nm，所述GaN层的厚度为10～50nm；和/或，
在所述AlN/AlaGa1-aN叠层中，所述AlN层的厚度为1～10nm，所述AlaGa1-aN层的厚度为10～50nm；和/或，
在所述AlbGa1-bN/GaN叠层中，所述AlbGa1-bN层的厚度为1～10nm，所述GaN层的厚度为10～50nm；和/或，
在所述AlcGa1-cN/AldGa1-dN叠层中，所述AlcGa1-cN层的厚度为1～10nm，所述AldGa1-dN层的厚度为10～50nm。
在一些实施方式中，所述超晶格堆叠层包括层叠设置的第一子超晶格层、第一子氮化镓层、第二子超晶格层、第二子氮化镓层和第三子超晶格层；所述第一子超晶格层设置在所述缓冲层远离所述成核层的一侧；所述第三子超晶格层设置在所述背势垒层远离所述沟道层的一侧。
在一些实施方式中，所述第一子超晶格层具有第一碳掺杂量Q1，所述第二子超晶格层具有第二碳掺杂量Q2，所述第三子超晶格层具有第三碳掺杂量Q3，满足：Q3≤Q2≤Q1，且Q3≤5E18/cm3。
在一些实施方式中，所述第一子氮化镓层具有第四碳掺杂量Q4，所述第二子氮化镓层具有第五碳掺杂量Q5，满足：5E19/cm3≤Q4＝Q5。
在一些实施方式中，所述第一子超晶格层中掺杂第一碳源，所述第一碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第二子超晶格层中掺杂第二碳源，所述第二碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第三子超晶格层中掺杂第三碳源，所述第三碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第一子氮化镓层中掺杂第四碳源，所述第四碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第二子氮化镓层中掺杂第五碳源，所述第五碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，所述缓冲层的材料包括k层层叠设置的氮化铝镓，满足：1≤k≤5；和/或，
所述缓冲层中的铝摩尔含量的范围为5％～95％，沿背离所述成核层的方向，所述缓冲层中的铝摩尔含量逐渐减小。
在一些实施方式中，所述背势垒层的材料选自第六碳源掺杂的AlGaN或第七碳源碳掺杂的GaN中的至少一种；和/或，所述背势垒层中碳掺杂量的范围为1E18～5E18/cm3；和/或，所述背势垒层中铝摩尔含量的范围为3～10％。
在一些实施方式中，所述势垒层的材料包括氮化铝镓；和/或，所述势垒层中铝摩尔含量的范围为10～30％。
在一些实施方式中，所述衬底层的材料选自硅、碳化硅或蓝宝石中的任意一种；和/或，
所述成核层的材料选自氮化铝、氮化硅中的至少一种；和/或，
所述沟道层的材料选自氮化镓；和/或，
所述插入层的材料选自氮化铝、氮化铝钪、氮化镓铝镓中的至少一种；和/或，
所述帽层的材料选自nGaN、SiN、pGaN中的任意一种。
在一些实施方式中，所述成核层的厚度为100～400nm；和/或，
所述缓冲层的厚度为300～2000nm；和/或，
所述超晶格层的厚度为100～1000nm；和/或，
所述氮化镓层的厚度为200～600nm；和/或，
所述背势垒层的厚度为200～1500nm；和/或，
所述沟道层的厚度为100～400nm；和/或，
所述插入层的厚度为1～5nm；和/或，
所述势垒层的厚度为10～30nm；和/或，
所述帽层的厚度为1～120nm。
本申请第二方面提供一种外延片制备方法，包括：
提供衬底层；
在所述衬底层的一侧形成成核层；
在所述成核层背离所述衬底层的一侧形成缓冲层；
在缓冲层背离所述成核层的一侧形成超晶格堆叠层；
在所述超晶格堆叠层背离所述缓冲层的一侧形成背势垒层；
在所述背势垒层背离所述超晶格堆叠层的一侧形成沟道层；
在所述沟道层背离所述背势垒层的一侧形成插入层；
在所述插入层背离所述沟道层的一侧形成势垒层；
在所述势垒层背离所述插入层的一侧形成帽层；
其中，所述超晶格堆叠层包括多层超晶格层和多层氮化镓层，多层所述超晶格层中的一层和多层所述氮化镓层中的一层交替堆叠；多层所述超晶格层中的一层设置在所述缓冲层远离所述成核层的一侧，另一层设置在所述背势垒层远离所述沟道层的一侧，所述超晶格层选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。
在一些实施方式中，所述超晶格层包括第一子超晶格层、第二子超晶格层和第三子超晶格层；所述氮化镓层包括第一子氮化镓层和第二子氮化镓层；所述第一子氮化镓层位于所述第一子超晶格层和所述第二子超晶格层之间，所述第二子氮化镓层位于所述第二子超晶格层和所述第三子超晶格层之间；
采用第一碳源对所述第一子超晶格层进行掺杂；
采用第二碳源对所述第二子超晶格层进行掺杂；
采用第三碳源对所述第三子超晶格层进行掺杂；
采用第四碳源对所述第一子氮化镓层进行掺杂；
采用第五碳源对所述第二子氮化镓层进行掺杂。
在一些实施方式中，所述第一碳源的流量为100～1000sccm；和/或，
所述第二碳源的流量为100～1000sccm；和/或，
所述第三碳源的流量为100～1000sccm；和/或，
所述第四碳源的流量为100～1000sccm；和/或，
所述第五碳源的流量为100～1000sccm。
本申请的有益效果在于：
本申请提供了一种外延片，包括层叠设置的衬底层、成核层、缓冲层、超晶格堆叠层、背势垒层、沟道层、插入层、势垒层以及设于势垒层上的帽层；其中，超晶格堆叠层包括多层超晶格层和多层氮化镓层，多层超晶格层中的一层和多层氮化镓层中的一层交替堆叠；多层超晶格层中的一层设置在缓冲层远离成核层的一侧，另一层设置在背势垒层远离沟道层的一侧，超晶格层选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。本申请通过在缓冲层背离成核层的一侧设置超晶格堆叠层，其中，超晶格堆叠层中的超晶格层可以阻断位错，减缓曲率下降的速率和进行曲率补偿，能够改善外延生长过程中的应力和翘曲，改善微裂纹的发生，提高外延片的质量和均匀性。
附图说明
图1为本申请提供的外延片的结构示意图；
图2为本申请提供的超晶格堆叠层的结构示意图；
图3为本申请实施例1和对比例1制备得到的外延片的翘曲测量结果图。
附图中，各标号所代表的部件如下：
1、衬底层；2、成核层；3、缓冲层；4、超晶格堆叠层；41、超晶格层；411、第一子超晶格层；412、第二子超晶格层；413、第三子超晶格层；42、氮化镓层；421、第一子氮化镓层；422、第二子氮化镓层；5、背势垒层；6、沟道层；7、插入层；8、势垒层；9、帽层。
具体实施方式
下面将结合本申请的实施例和附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的各种实施例可以以一个范围的型式存在；应当理解，以一范围型式的描述仅仅是因为方便及简洁，不应理解为对本申请范围的硬性限制；因此，应当认为所述的范围描述已经具体公开所有可能的子范围以及该范围内的单一数值。例如，应当认为从1到6的范围描述已经具体公开子范围，例如从1到3，从1到4，从1到5，从2到4，从2到6，从3到6等，以及所数范围内的单一数字，例如1、2、3、4、5及6，此不管范围为何皆适用。另外，每当在本文中指出数值范围，是指包括所指范围内的任何引用的数字(分数或整数)。
如图1-图2所示，一种外延片，包括层叠设置的衬底层1、成核层2、缓冲层3、超晶格堆叠层4、背势垒层5、沟道层6、插入层7、势垒层8以及设于势垒层8上的帽层9；其中，超晶格堆叠层4包括多层超晶格层41和多层氮化镓层42，多层超晶格层41中的一层和多层氮化镓层42中的一层交替堆叠；多层超晶格层41中的一层设置在缓冲层3远离成核层2的一侧，另一层设置在背势垒层5远离沟道层6的一侧，超晶格层41选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。具体地，a的值可以为0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9中的任意一值或者任意两值组成的范围；b的值可以为0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9中的任意一值或者任意两值组成的范围；c的值可以为0.01、0.05、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9中的任意一值或者任意两值组成的范围。d的值可以为0、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9中的任意一值或者任意两值组成的范围。本申请中叠层的意思为一种物质与另一种物质交替生长。
可以理解的是，本申请通过在缓冲层3背离成核层2的一侧设置超晶格堆叠层4，其中，超晶格堆叠层4中的超晶格层41可以阻断位错，减缓曲率下降的速率和进行曲率补偿，能够改善外延生长过程中的应力和翘曲，改善微裂纹的发生，提高外延片的质量和均匀性。
在一些实施方式中，多层超晶格层41为大于或等于三层；多层氮化镓层42为大于或等于两层。
在一些实施方式中，在AlN/GaN叠层中，AlN层的厚度为1～10nm，GaN层的厚度为10～50nm。具体地，在AlN/GaN叠层中，AlN层的厚度为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm中的任意一值或者任意两值组成的范围；GaN层的厚度为10nm、20nm、30nm、40nm、50nm中的任意一值或者任意两值组成的范围。可以理解的是，在AlN/GaN叠层中，AlN层为宽禁带层，GaN层为窄禁带层。
在一些实施方式中，在AlN/AlaGa1-aN叠层中，AlN层的厚度为1～10nm，AlaGa1-aN层的厚度为10～50nm。具体地，在AlN/AlaGa1-aN叠层中，AlN层的厚度为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm中的任意一值或者任意两值组成的范围；AlaGa1-aN层的厚度为10nm、20nm、30nm、40nm、50nm中的任意一值或者任意两值组成的范围。可以理解的是，在AlN/AlaGa1-aN叠层中，AlN层为宽禁带层，AlaGa1-aN层为窄禁带层。
在一些实施方式中，在AlbGa1-bN/GaN叠层中，AlbGa1-bN层的厚度为1～10nm，GaN层的厚度为10～50nm。具体地，在AlbGa1-bN/GaN叠层中，AlbGa1-bN层的厚度为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm中的任意一值或者任意两值组成的范围；GaN层的厚度为10nm、20nm、30nm、40nm、50nm中的任意一值或者任意两值组成的范围。可以理解的是，在AlbGa1-bN/GaN叠层中，AlbGa1-bN层为宽禁带层，GaN层为窄禁带层。
在一些实施方式中，在AlcGa1-cN/AldGa1-dN叠层中，AlcGa1-cN层的厚度为1～10nm，AldGa1-dN层的厚度为10～50nm。具体地，在AlcGa1-cN/AldGa1-dN叠层中，AlcGa1-cN层的厚度为1nm、2nm、3nm、4nm、5nm、6nm、7nm、8nm、9nm、10nm中的任意一值或者任意两值组成的范围；AldGa1-dN层的厚度为10nm、20nm、30nm、40nm、50nm中的任意一值或者任意两值组成的范围。可以理解的是，在AlcGa1-cN/AldGa1-dN叠层中，AlcGa1-cN层为宽禁带层，AldGa1-dN层为窄禁带层。
在一些实施方式中，超晶格堆叠层4包括层叠设置的第一子超晶格层411、第一子氮化镓层421、第二子超晶格层412、第二子氮化镓层422和第三子超晶格层413；第一子超晶格层411设置在缓冲层3远离成核层2的一侧；第三子超晶格层413设置在背势垒层5远离沟道层6的一侧。
可以理解的是，第一子超晶格层411和第二子超晶格层412可以减缓曲率下降的速率；第三子超晶格层413可以进行曲率补偿；能够改善外延生长过程中的翘曲，改善微裂纹的发生，提高外延片的质量和均匀性。
在一些实施方式中，第一子超晶格层411具有第一碳掺杂量Q1，第二子超晶格层412具有第二碳掺杂量Q2，第三子超晶格层413具有第三碳掺杂量Q3，满足：Q3≤Q2≤Q1，且Q3≤5E18/cm3。
可以理解的是，通过控制第一碳掺杂量Q1、第二碳掺杂量Q2和第三碳掺杂量Q3，满足：Q3≤Q2≤Q1，可以更有效的降低缺陷密度和控制翘曲。
在一些实施方式中，第一子氮化镓层421具有第四碳掺杂量Q4，第二子氮化镓层422具有第五碳掺杂量Q5，满足：5E19/cm3≤Q4＝Q5。
可以理解的是，通过控制第四碳掺杂量Q4和第五碳掺杂量Q5，满足：5E19/cm3≤Q4＝Q5，可以更有效的降低缺陷密度和控制翘曲。
在一些实施方式中，第一子超晶格层411中掺杂第一碳源，第一碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，第二子超晶格层412中掺杂第二碳源，第二碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，第三子超晶格层413中掺杂第三碳源，第三碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，第一子氮化镓层421中掺杂第四碳源，第四碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，第二子氮化镓层422中掺杂第五碳源，第五碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
在一些实施方式中，缓冲层3的材料包括k层层叠设置的氮化铝镓，满足：1≤k≤5。具体地，n的值可以为1、2、3、4、5中的任意一值或者任意两值组成的范围。
可以理解的是，缓冲层3可以逐渐过滤来自于成核层2的生长形成的穿透性位错，通过控制缓冲层3包括k层层叠设置的氮化铝镓，满足：1≤k≤5，可以实现逐层过滤，大幅降低晶体缺陷。
在一些实施方式中，缓冲层3中的铝摩尔含量的范围为5％～95％，沿背离成核层2的方向，缓冲层3中的铝摩尔含量逐渐减小。具体地，缓冲层3中的铝摩尔含量为5％、15％、20％、25％、30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％、90％、95％中的任意一值或者任意两值组成的范围。
可以理解的是，通过控制缓冲层3中的铝摩尔含量的范围为5％～95％，沿背离成核层2的方向，缓冲层3中的铝摩尔含量逐渐减小，可以使缺陷密度快速降低的同时减小外延生长的晶格失配。
在一些实施方式中，背势垒层5的材料选自第六碳源掺杂的AlGaN或第七碳源碳掺杂的GaN中的至少一种。
在一些实施方式中，背势垒层5中碳掺杂量的范围为1E18～5E18/cm3。具体地，背势垒层5中碳掺杂量为1E18/cm3、2E18/cm3、3E18/cm3、4E18/cm3、5E18/cm3中的任意一值或者任意两值组成的范围。
可以理解的是，通过控制背势垒层5中碳掺杂量的范围为1E18～5E18/cm3，可以提高外延片的耐压能力。
在一些实施方式中，背势垒层5中铝摩尔含量的范围为3～10％。具体地，背势垒层5中铝摩尔含量的范围为3％、4％、5％、6％、7％、8％、9％、10％中的任意一值或者任意两值组成的范围。
可以理解的是，通过控制背势垒层5中铝摩尔含量的范围为3～10％，可以使沟道层生长时具有较小的晶格失配度，同时拉高沟道层的能带，增加二维电子气的迁移率。
在一些实施方式中，势垒层8的材料包括氮化铝镓。
在一些实施方式中，势垒层8中铝摩尔含量的范围为10～30％。具体地，势垒层8中铝摩尔含量为10％、15％、20％、25％、30％中的任意一值或者任意两值组成的范围。
可以理解的是，通过控制势垒层8中铝摩尔含量范围为10～30％，可以实通过双极化效应形成高迁移率的二维电子气。
在一些实施方式中，衬底层1的材料选自硅、碳化硅或蓝宝石中的任意一种。
在一些实施方式中，成核层2的材料选自氮化铝、氮化硅中的至少一种。
在一些实施方式中，沟道层6的材料选自氮化镓。
在一些实施方式中，插入层7的材料选自氮化铝、氮化铝钪、氮化镓铝镓中的至少一种。
在一些实施方式中，帽层9的材料选自nGaN、SiN、pGaN中的任意一种。
在一些实施方式中，成核层2的厚度为100～400nm。具体地，成核层2的厚度为100nm、200nm、300nm、400nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，缓冲层3的厚度为300～2000nm。具体地，缓冲层3的厚度为300nm、500nm、1000nm、1500nm、2000nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，超晶格层41的厚度为100～1000nm。具体地，超晶格层41的厚度为100nm、200nm、300nm、400nm、500nm、600nm、700nm、800nm、900nm、1000nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，氮化镓层42的厚度为200～600nm。具体地，氮化镓层42的厚度为200nm、300nm、400nm、500nm、600nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，背势垒层5的厚度为200～1500nm。具体地，背势垒层5的厚度为200nm、500nm、1000nm、1500nm、2000nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，沟道层6的厚度为100～400nm。具体地，沟道层6的厚度为100nm、200nm、300nm、400nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，插入层7的厚度为1～5nm。具体地，插入层7的厚度为1nm、2nm、3nm、4nm、5nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，势垒层8的厚度为10～30nm。具体地，势垒层8的厚度为10nm、15nm、20nm、25nm、30nm中的任意一值或者任意两值组成的范围。
在一些实施方式中，帽层9的厚度为1～120nm。具体地，帽层9的厚度为1nm、10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm中的任意一值或者任意两值组成的范围。
可以理解的是，当外延片的各层的厚度满足上述取值范围时，外延片的综合性能具有较为理想的表现。
本申请的第二方面提供一种外延片制备方法，包括：
提供衬底层1；
在衬底层1的一侧形成成核层2；
在成核层2背离衬底层1的一侧形成缓冲层3；
在缓冲层3背离成核层2的一侧形成超晶格堆叠层4；
在超晶格堆叠层4背离缓冲层3的一侧形成背势垒层5；
在背势垒层5背离超晶格堆叠层4的一侧形成沟道层6；
在沟道层6背离背势垒层5的一侧形成插入层7；
在插入层7背离沟道层6的一侧形成势垒层8；
在势垒层8背离插入层7的一侧形成帽层9；
其中，超晶格堆叠层4包括多层超晶格层41和多层氮化镓层42，多层超晶格层41中的一层和多层氮化镓层42中的一层交替堆叠；多层超晶格层41中的一层设置在缓冲层3远离成核层2的一侧，另一层设置在背势垒层5远离沟道层6的一侧，超晶格层41选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。
在一些实施方式中，成核层2可以采用金属有机化合物沉积系统(MOCVD)、磁控溅射、氢化物气相外延(HVPE)中的任意一种方法制备得到。
在一些实施方式中，超晶格堆叠层4可以通过原位金属有机化合物沉积系统(MOCVD)脉冲生长得到。
在一些实施方式中，超晶格层41包括第一子超晶格层411、第二子超晶格层412和第三子超晶格层413；氮化镓层42包括第一子氮化镓层421和第二子氮化镓层422；第一子氮化镓层421位于第一子超晶格层411和第二子超晶格层412之间，第二子氮化镓层422位于第二子超晶格层412和第三子超晶格层413之间；
采用第一碳源对第一子超晶格层411进行掺杂；
采用第二碳源对第二子超晶格层412进行掺杂；
采用第三碳源对第三子超晶格层413进行掺杂；
采用第四碳源对第一子氮化镓层421进行掺杂；
采用第五碳源对第二子氮化镓层422进行掺杂。
在一些实施方式中，第一碳源的流量为100～1000sccm。具体地，第一碳源的流量为100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm、1000sccm中的任意一值或者任意两值组成的范围。
在一些实施方式中，第二碳源的流量为100～1000sccm。具体地，第二碳源的流量为100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm、1000sccm中的任意一值或者任意两值组成的范围。
在一些实施方式中，第三碳源的流量为100～1000sccm。具体地，第三碳源的流量为100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm、1000sccm中的任意一值或者任意两值组成的范围。
在一些实施方式中，第四碳源的流量为100～1000sccm。具体地，第四碳源的流量为100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm、1000sccm中的任意一值或者任意两值组成的范围。
在一些实施方式中，第五碳源的流量为100～1000sccm。具体地，第五碳源的流量为100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm、1000sccm中的任意一值或者任意两值组成的范围。
下面将结合具体实施例对本申请进行说明。
实施例1
提供硅衬底作为衬底层1，衬底层1的厚度为1000μm。
采用原位金属有机化合物气相外延的方式，在硅衬底上生长氮化铝成核层2，成核层2的厚度为300nm。
在成核层2上生长4层氮化铝镓缓冲层3，沿背离成核层2的方向，4层氮化铝镓缓冲层3的铝摩尔含量分别为80％、50％、35％、20％，4层氮化铝镓缓冲层3的厚度分别为100nm、400nm、500nm、500nm。
在缓冲层3上生长超晶格堆叠层4，超晶格堆叠层4包括层叠设置的第一子超晶格层411、第一子氮化镓层421、第二子超晶格层412、第二子氮化镓层422和第三子超晶格层413；厚度分别为500nm、300nm、500nm、300nm、500nm；其中，第一子超晶格层411、第二子超晶格层412和第三子超晶格层413均为AlN/GaN叠层；在AlN/GaN叠层中，AlN层的厚度为5nm；GaN层的厚度为30nm；第一子超晶格层411、第二子超晶格层412和第三子超晶格层413中碳掺杂量分别为1E20/cm3、8E19/cm3、6E19/cm3；第一子氮化镓层421和第二子氮化镓层422中碳掺杂量均为5E19/cm3。
在超晶格堆叠层4上生长氮化铝镓背势垒层5，背势垒层5中铝的摩尔含量为8％；背势垒层5的厚度为800nm；背势垒层5中碳掺杂量为6E18/cm3，掺杂方式为自掺杂。
在背势垒层5上生长本征氮化镓沟道层6，沟道层6的厚度为250nm。
在沟道层6上生长氮化铝插入层7和氮化铝镓势垒层8，插入层7的厚度为2nm；势垒层8的厚度为23nm，势垒层8中铝摩尔含量为23％。
在势垒层8上生长氮化硅帽层9，帽层9的厚度为20nm。
实施例2
实施例2与实施例1的制备方法相同，不同之处在于，其中，第一子超晶格层411、第二子超晶格层412和第三子超晶格层413均为AlN/Al0.5Ga0.5N叠层；在AlN/Al0.5Ga0.5N叠层中，AlN层的厚度为5nm；Al0.5Ga0.5N层的厚度为30nm。
实施例3
实施例3与实施例1的制备方法相同，不同之处在于，其中，第一子超晶格层411、第二子超晶格层412和第三子超晶格层413均为Al0.5Ga0.5N/GaN叠层；在Al0.5Ga0.5N/GaN叠层中，Al0.5Ga0.5N层的厚度为5nm；GaN层的厚度为30nm。
对比例1
对比例1与实施例1的制备方法相同，不同之处在于，超晶格堆叠层4包括层叠设置的第一子超晶格层411、第一子氮化镓层421和第二子超晶格层412；厚度分别为750nm、600nm、750nm；第一子超晶格层411、第一子氮化镓层421和第二子超晶格层412中碳掺杂的浓度分别为1E20/cm3、5E19/cm3、8E19/cm3。
性能测试：
(1)通过Laytec原位温度实时监控技术，监测势垒层8中心与边缘(半径＝70mm)的温差。
(2)通过Laytec原位曲率实时监控技术，监测势垒层8的翘曲。
(3)使用高分辨率X射线衍射仪，对沟道层6从晶面指数为(002)进行晶体质量(FWHM)测量评估。
(4)使用高分辨率X射线衍射仪，对沟道层6从晶面指数为(102)进行晶体质量(FWHM)测量评估。
(5)使用光致发光光谱仪，势垒层8中铝摩尔含量的均匀性。
(6)使用晶圆缺陷检测仪，裂纹长度。
表1为实施例1和对比例1制备得到的外延片的性能测试结果。
结果分析：
由图3和表1的测试结果可知：
(1)由于超晶格堆叠层4中第三子超晶格层413对翘曲度具有回弹的作用，实施例1制备得到的外延片的翘曲度得到改善，同时使得表面内外圈的温差得到改善。此外由于3层超晶格结构比2层超晶格结构具有更好的阻挡位错的作用，因此实施例1制备得到的外延片的弧秒得到改善。
(2)由于翘曲度的改善使得外延片在生长过程中应力得到改善，且翘曲度回弹幅度较小，使得外延片上的微裂纹得到改善。
(3)由于翘曲度的改善使得势垒层8的生长条件得到改善，势垒层8中铝摩尔含量的均匀性提高了0.8％。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (15)

1.一种外延片，其特征在于，包括层叠设置的衬底层(1)、成核层(2)、缓冲层(3)、超晶格堆叠层(4)、背势垒层(5)、沟道层(6)、插入层(7)、势垒层(8)以及设于所述势垒层(8)上的帽层(9)；
其中，所述超晶格堆叠层(4)包括多层超晶格层(41)和多层氮化镓层(42)，多层所述超晶格层(41)中的一层和多层所述氮化镓层(42)中的一层交替堆叠；多层所述超晶格层(41)中的一层设置在所述缓冲层(3)远离所述成核层(2)的一侧，另一层设置在所述背势垒层(5)远离所述沟道层(6)的一侧，所述超晶格层(41)选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。
2.根据权利要求1所述的外延片，其特征在于，多层所述超晶格层(41)为大于或等于三层；多层所述氮化镓层(42)为大于或等于两层。
3.根据权利要求1所述的外延片，其特征在于，在所述AlN/GaN叠层中，所述AlN层的厚度为1～10nm，所述GaN层的厚度为10～50nm；和/或，
在所述AlN/AlaGa1-aN叠层中，所述AlN层的厚度为1～10nm，所述AlaGa1-aN层的厚度为10～50nm；和/或，
在所述AlbGa1-bN/GaN叠层中，所述AlbGa1-bN层的厚度为1～10nm，所述GaN层的厚度为10～50nm；和/或，
在所述AlcGa1-cN/AldGa1-dN叠层中，所述AlcGa1-cN层的厚度为1～10nm，所述AldGa1-dN层的厚度为10～50nm。
4.根据权利要求1所述的外延片，其特征在于，所述超晶格堆叠层(4)包括层叠设置的第一子超晶格层(411)、第一子氮化镓层(421)、第二子超晶格层(412)、第二子氮化镓层(422)和第三子超晶格层(413)；所述第一子超晶格层(411)设置在所述缓冲层(3)远离所述成核层(2)的一侧；所述第三子超晶格层(413)设置在所述背势垒层(5)远离所述沟道层(6)的一侧。
5.根据权利要求4所述的外延片，其特征在于，
所述第一子超晶格层(411)具有第一碳掺杂量Q1，所述第二子超晶格层(412)具有第二碳掺杂量Q2，所述第三子超晶格层(413)具有第三碳掺杂量Q3，满足：Q3≤Q2≤Q1，且Q3≤5E18/cm3。
6.根据权利要求4所述的外延片，其特征在于，所述第一子氮化镓层(421)具有第四碳掺杂量Q4，所述第二子氮化镓层(422)具有第五碳掺杂量Q5，满足：5E19/cm3≤Q4＝Q5。
7.根据权利要求4所述的外延片，其特征在于，
所述第一子超晶格层(411)中掺杂第一碳源，所述第一碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第二子超晶格层(412)中掺杂第二碳源，所述第二碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第三子超晶格层(413)中掺杂第三碳源，所述第三碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第一子氮化镓层(421)中掺杂第四碳源，所述第四碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种；和/或，
所述第二子氮化镓层(422)中掺杂第五碳源，所述第五碳源选自乙炔、四溴化碳、乙烯、丙烷、丁烷中的至少一种。
8.根据权利要求1所述的外延片，其特征在于，
所述缓冲层(3)的材料包括k层层叠设置的氮化铝镓，满足：1≤k≤5；和/或，
所述缓冲层(3)中的铝摩尔含量的范围为5％～95％，沿背离所述成核层(2)的方向，所述缓冲层(3)中的铝摩尔含量逐渐减小。
9.根据权利要求1所述的外延片，其特征在于，
所述背势垒层(5)的材料选自第六碳源掺杂的AlGaN或第七碳源碳掺杂的GaN中的至少一种；和/或，所述背势垒层(5)中碳掺杂量的范围为1E18～5E18/cm3；和/或，所述背势垒层(5)中铝摩尔含量的范围为3～10％。
10.根据权利要求1所述的外延片，其特征在于，
所述势垒层(8)的材料包括氮化铝镓；和/或，所述势垒层(8)中铝摩尔含量的范围为10～30％。
11.根据权利要求1所述的外延片，其特征在于，
所述衬底层(1)的材料选自硅、碳化硅或蓝宝石中的任意一种；和/或，
所述成核层(2)的材料选自氮化铝、氮化硅中的至少一种；和/或，
所述沟道层(6)的材料选自氮化镓；和/或，
所述插入层(7)的材料选自氮化铝、氮化铝钪、氮化镓铝镓中的至少一种；和/或，
所述帽层(9)的材料选自nGaN、SiN、pGaN中的任意一种。
12.根据权利要求1所述的外延片，其特征在于，
所述成核层(2)的厚度为100～400nm；和/或，
所述缓冲层(3)的厚度为300～2000nm；和/或，
所述超晶格层(41)的厚度为100～1000nm；和/或，
所述氮化镓层(42)的厚度为200～600nm；和/或，
所述背势垒层(5)的厚度为200～1500nm；和/或，
所述沟道层(6)的厚度为100～400nm；和/或，
所述插入层(7)的厚度为1～5nm；和/或，
所述势垒层(8)的厚度为10～30nm；和/或，
所述帽层(9)的厚度为1～120nm。
13.一种外延片制备方法，其特征在于，包括：
提供衬底层(1)；
在所述衬底层(1)的一侧形成成核层(2)；
在所述成核层(2)背离所述衬底层(1)的一侧形成缓冲层(3)；
在缓冲层(3)背离所述成核层(2)的一侧形成超晶格堆叠层(4)；
在所述超晶格堆叠层(4)背离所述缓冲层(3)的一侧形成背势垒层(5)；
在所述背势垒层(5)背离所述超晶格堆叠层(4)的一侧形成沟道层(6)；
在所述沟道层(6)背离所述背势垒层(5)的一侧形成插入层(7)；
在所述插入层(7)背离所述沟道层(6)的一侧形成势垒层(8)；
在所述势垒层(8)背离所述插入层(7)的一侧形成帽层(9)；
其中，所述超晶格堆叠层(4)包括多层超晶格层(41)和多层氮化镓层(42)，多层所述超晶格层(41)中的一层和多层所述氮化镓层(42)中的一层交替堆叠；多层所述超晶格层(41)中的一层设置在所述缓冲层(3)远离所述成核层(2)的一侧，另一层设置在所述背势垒层(5)远离所述沟道层(6)的一侧，所述超晶格层(41)选自AlN/GaN叠层、AlN/AlaGa1-aN叠层、AlbGa1-bN/GaN叠层、AlcGa1-cN/AldGa1-dN叠层中的任意一种，满足：0≤a<1；0≤b<1；0<c<1，0≤d<1，且d<c。
14.根据权利要求13所述的外延片制备方法，其特征在于，所述超晶格层(41)包括第一子超晶格层(411)、第二子超晶格层(412)和第三子超晶格层(413)；所述氮化镓层(42)包括第一子氮化镓层(421)和第二子氮化镓层(422)；所述第一子氮化镓层(421)位于所述第一子超晶格层(411)和所述第二子超晶格层(412)之间，所述第二子氮化镓层(422)位于所述第二子超晶格层(412)和所述第三子超晶格层(413)之间；
采用第一碳源对所述第一子超晶格层(411)进行掺杂；
采用第二碳源对所述第二子超晶格层(412)进行掺杂；
采用第三碳源对所述第三子超晶格层(413)进行掺杂；
采用第四碳源对所述第一子氮化镓层(421)进行掺杂；
采用第五碳源对所述第二子氮化镓层(422)进行掺杂。
15.根据权利要求14所述的外延片制备方法，其特征在于，
所述第一碳源的流量为100～1000sccm；和/或，
所述第二碳源的流量为100～1000sccm；和/或，
所述第三碳源的流量为100～1000sccm；和/或，
所述第四碳源的流量为100～1000sccm；和/或，
所述第五碳源的流量为100～1000sccm。
CN202410205666.4A 2024-02-23 一种外延片及其制备方法 Active CN118345510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410205666.4A CN118345510B (zh) 2024-02-23 一种外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410205666.4A CN118345510B (zh) 2024-02-23 一种外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN118345510A true CN118345510A (zh) 2024-07-16
CN118345510B CN118345510B (zh) 2025-04-18

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2615650A2 (en) * 2012-01-13 2013-07-17 DOWA Electronics Materials Co., Ltd. III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same
US20150318448A1 (en) * 2013-04-19 2015-11-05 Xiamen Sanan Optoelectronics Technology Co., Ltd. LED Epitaxial Structure and Fabrication Method Thereof
US20180240901A1 (en) * 2017-02-22 2018-08-23 Epistar Corporation Nitride semiconductor epitaxial stack structure and power device thereof
CN114551594A (zh) * 2022-01-17 2022-05-27 江西兆驰半导体有限公司 一种外延片、外延片生长方法及高电子迁移率晶体管
CN115249741A (zh) * 2021-04-25 2022-10-28 联华电子股份有限公司 超晶格结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2615650A2 (en) * 2012-01-13 2013-07-17 DOWA Electronics Materials Co., Ltd. III-nitride epitaxial substrate and deep ultraviolet light emiting device using the same
US20150318448A1 (en) * 2013-04-19 2015-11-05 Xiamen Sanan Optoelectronics Technology Co., Ltd. LED Epitaxial Structure and Fabrication Method Thereof
US20180240901A1 (en) * 2017-02-22 2018-08-23 Epistar Corporation Nitride semiconductor epitaxial stack structure and power device thereof
CN115249741A (zh) * 2021-04-25 2022-10-28 联华电子股份有限公司 超晶格结构
CN114551594A (zh) * 2022-01-17 2022-05-27 江西兆驰半导体有限公司 一种外延片、外延片生长方法及高电子迁移率晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵正平等: "宽禁带半导体高频及微波功率器件与电路", vol. 2017, 31 December 2017, 国防工业出版社, pages: 224 - 225 *

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
CN102714162A (zh) 第iii族氮化物外延层压基板
JP5787417B2 (ja) 窒化物半導体基板
CN102484049A (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
CN104054166A (zh) 异质结型场效应晶体管用的外延晶片
CN104126223A (zh) 半导体元件及半导体元件的制造方法
WO2010131451A1 (ja) 電子デバイス用エピタキシャル基板およびその製造方法
CN107408511A (zh) 化合物半导体基板
CN102859695A (zh) 外延基板以及外延基板的制造方法
US20120001194A1 (en) Semiconductor device
CN109964306B (zh) 化合物半导体基板的制造方法以及化合物半导体基板
JP6239017B2 (ja) 窒化物半導体基板
JP6173493B2 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
US11133408B2 (en) Dielectric passivation for layered structures
CN118345510B (zh) 一种外延片及其制备方法
Li et al. Structural and strain anisotropies of N-polar GaN epilayers on offcut sapphire substrates
CN118345510A (zh) 一种外延片及其制备方法
US20240395921A1 (en) Semiconductor heterostructures with scandium iii-nitride layer
CN116695249A (zh) 一种利用蓝宝石衬底错切角提高氮化硼外延厚层晶体质量的方法
CN116741822A (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN112447841B (zh) 一种高电子迁移率晶体管及其制备方法
CN114759082B (zh) 一种氮化镓基高电子迁移率晶体管及其制备方法
Chen et al. Influence of sapphire substrate with miscut angles on hexagonal boron nitride films grown by halide vapor phase epitaxy
WO2021025688A1 (en) Dielectric passivation for layered iii-nitride structures
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant