TWI707451B

TWI707451B - 記憶裝置及其製造方法

Info

Publication number: TWI707451B
Application number: TW108141008A
Authority: TW
Inventors: 江昱維; 胡志瑋; 邱家榮
Original assignee: 旺宏電子股份有限公司
Priority date: 2019-11-12
Filing date: 2019-11-12
Publication date: 2020-10-11
Also published as: TW202119592A

Abstract

一種記憶裝置及製造其的方法。記憶裝置包含汲極柱狀結構、源極柱狀結構、電荷捕捉結構、垂直通道結構和閘極結構。汲極柱狀結構形成於第一開口中。源極柱狀結構形成於第二開口中。垂直通道結構與電荷捕捉結構形成於孔洞中，孔洞部分重疊於第一開口和第二開口。垂直通道結構被汲極柱狀結構和源極柱狀結構分開為兩弧形通道部件。閘極結構圍繞汲極柱狀結構、源極柱狀結構和垂直通道結構。

Description

記憶裝置及其製造方法

本揭露有關於記憶裝置及製造其的方法，更特別是有關於具有垂直通道的記憶裝置及製造其的方法。

在現代的電腦系統中，動態隨機存取記憶體(a dynamic random-access memory; DRAM)類型的記憶裝置與反及閘快閃記憶體(NAND flash)類型的記憶裝置已被廣泛地使用於儲存資料。一般而言，DRAM類型的記憶裝置的優勢在於延遲(latency)較低及存取速度(access speed)較高，但DRAM類型的記憶裝置的記憶體容量(capacity)有限，且每位元的成本較高。相較之下，NAND flash類型的記憶裝置的優勢在於儲存密度高及每位元的成本較低，然而NAND flash類型的記憶裝置具有較高的延遲及較低的存取速度。由於DRAM類型的記憶裝置與NAND flash類型的記憶裝置在存取速度上存在巨大落差，使得資料傳遞過程出現瓶頸，進而導致電腦系統之資料處理速度下降。雖然，市面上早已出現編碼型快閃記憶體（NOR flash）類型的記憶裝置，相較於NAND flash類型的記憶裝置，NOR flash類型的記憶裝置具有較高的存取速度與較低的延遲，然而現有NOR flash類型的記憶裝置之儲存密度有限，無法滿足大容量的儲存需求。

近年來，一種新的記憶體技術－儲存級記憶體(storage-class memory; SCM)已被提出，在電腦系統的儲存架構中，儲存級記憶體被視為介於DRAM類型的記憶裝置與NAND flash類型的記憶裝置之間，可填補DRAM類型的記憶裝置與NAND flash類型的記憶裝置之間的存取速度落差。儲存級記憶體已發展出多種類型，例如3D XPoint記憶體、磁阻式隨機存取記憶體(magnetoresistive random access memory; MRAM)與相變化記憶體(phase change memory; PCM)。然而，這些類型的儲存級記憶體仍無法滿足市場上對儲存級記憶體的所有需求。

因此，有需要提供一種具有高儲存密度、高存取速度與低延遲的三維記憶體技術。

本揭露有關於記憶體裝置與製造其的方法。根據實施例，製造方法可提供記憶裝置，記憶裝置包含汲極柱狀結構、源極柱狀結構與兩個弧形通道部件，從而改善了記憶裝置之儲存密度與操作速度。

根據本揭露之一實施例，提出一種用以製造記憶裝置的方法。用以製造記憶裝置的方法包含以下多個步驟。在氧化物-氮化物堆疊中形成孔洞。在該孔洞的內壁形成垂直通道結構和電荷捕捉結構。形成第一開口和第二開口，第一開口和第二開口部分重疊該孔洞，且第一開口和第二開口貫穿垂直通道結構。垂直通道結構被第一開口和第二開口分開為兩弧形通道部件。分別在第一開口和第二開口中形成汲極柱狀結構和源極柱狀結構。形成閘極結構，閘極結構圍繞汲極柱狀結構、源極柱狀結構和垂直通道結構。

根據本揭露之一實施例，提出一種記憶裝置。記憶裝置包含汲極柱狀結構、源極柱狀結構、電荷捕捉結構、垂直通道結構和閘極結構。汲極柱狀結構形成於第一開口中。源極柱狀結構形成於第二開口中。垂直通道結構與電荷捕捉結構形成於孔洞中，孔洞部分重疊於第一開口和第二開口。垂直通道結構被汲極柱狀結構和源極柱狀結構分開為兩弧形通道部件。閘極結構圍繞汲極柱狀結構、源極柱狀結構和垂直通道結構。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下。

在本揭露之實施例中，提出一種記憶裝置及製造記憶裝置的方法。根據製造方法之實施例可得到記憶裝置，例如是包含汲極柱狀結構、源極柱狀結構和兩弧形通道部件的記憶裝置，兩弧形通道部件被汲極柱狀結構和源極柱狀結構分開，藉以填補DRAM類型的記憶裝置與NAND flash類型的記憶裝置之間的存取速度落差，且同時優化記憶裝置之儲存密度與操作速度。

在實際應用上，本揭露之實施例可實施為多種不同的記憶裝置。例如，實施例可應用於三維垂直通道類型記憶裝置，但本揭露不限於此應用。以下係提出相關實施例，配合圖式以詳細說明本揭露所提出之記憶裝置及其製造方法。然而，本揭露並不以此為限。實施例中之敘述，例如細部結構、製造方法之步驟和材料應用等，僅為舉例說明之用，本揭露欲保護之範圍並非僅限於所述態樣。

同時，需注意的是，本揭露並非顯示出所有可能的實施例。相關技術領域者當可在不脫離本揭露之精神和範圍之前提下，對實施例之結構和製造方法加以變化與修飾，以符合實際應用所需。因此，未於本揭露提出的其他實施態樣也可能可以應用。再者，圖式係簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖式僅作敘述實施例之用，而非用以限縮本揭露保護範圍。

再者，說明書與申請專利範圍中所使用的序數例如「第一」、「第二」、「第三」等用詞，是為了修飾請求項之元件，其本身並不意含及代表該所請元件有任何之前的序數，也不代表某一所請元件與另一所請元件的順序、或是製造方法上的順序，該些序數的使用，僅是用來使具有某命名的一所請元件得以和另一具有相同命名的所請元件能作出清楚區分。

第1A-14B圖繪示根據本揭露之一實施例之用以製造記憶裝置的方法。第1A圖係繪示此處理階段的示例性結構之俯視圖，而第1B圖係繪示此處理階段的示例性結構剖面圖。如同第1A-1B圖所示，底氧化物層102形成於基板101上，且氧化物-氮化物堆疊形成於底氧化物層102上。氧化物-氮化物堆疊包含複數個氮化物層103與複數個氧化物層104，複數個氮化物層103與複數個氧化物層104沿著垂直於基板101之第三方向D3(例如：Z方向)交替堆疊。在一示例中，複數個氮化物層103可包含氮化矽(silicon nitride; SiN)。在一示例中，氧化物-氮化物堆疊可僅包含一氮化物層103與一形成於氮化物層103上的氧化物層104。

接著，如同第2A-2B圖所示，第2A圖係繪示此處理階段的示例性結構之俯視圖，而第2B圖係繪示此處理階段的示例性結構剖面圖。在此處理階段中，氧化物-氮化物堆疊被圖案化以形成數個孔洞110，例如是藉由光刻處理(photolithography process)來圖案化氧化物-氮化物堆疊。孔洞110可具有圓柱形或圓錐形，但本揭露不對此加以侷限。孔洞110使氧化物-氮化物堆疊之側壁暴露出來。在一示例中，對孔洞110之蝕刻處理可停止於底氧化物層102，也就是說，孔洞110於第三方向D3向下延伸以貫穿氧化物-氮化物堆疊與底氧化物層102，以暴露出底氧化物層102。接著，電荷捕捉結構105形成於氧化物-氮化物堆疊上且襯裡式形成於孔洞110中。在孔洞110中，電荷捕捉結構105形成於孔洞110之內壁與底部上。電荷捕捉結構105可藉由沉積處理來形成，沉積處理例如是化學氣相沉積(chemical vapor deposition; CVD)處理。在一示例中，電荷捕捉結構105形成於爐管(furnace)中。接著，垂直通道結構106形成於電荷捕捉結構105上，且在孔洞110之底部使電荷捕捉結構105暴露出來。

以上描述之電荷捕捉結構105可包含多層(multilayer)結構，例如記憶體技術中已知的的ONO (氧化物-氮化物-氧化物)、ONONO (氧化物-氮化物-氧化物-氮化物-氧化物)、ONONONO (氧化物-氮化物-氧化物-氮化物-氧化物-氮化物-氧化物)、SONOS (矽-氧化物-氮化物-氧化物-矽)、BE-SONOS (能帶隙工程-矽-氧化物-氮化物-氧化物-矽 (bandgap engineered silicon-oxide-nitride-oxide-silicon))、TANOS (氮化鉭、氧化鋁、氮化矽、氧化矽、矽 (tantalum nitride, aluminum oxide, silicon nitride, silicon oxide, silicon) )、以及MA BE-SONOS (高介電係數金屬能帶隙工程-矽-氧化物-氮化物-氧化物-矽 (metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon) )，或其他類型的電荷捕捉層，或這些層的組合。在一示例中，垂直通道結構106可包含多晶矽(polysilicon)。

接著，如同第3A-3B圖所示，第3A圖係繪示此處理階段的示例性結構之俯視圖，而第3B圖係繪示此處理階段的示例性結構剖面圖。介電材料107形成於垂直通道結構106上，且填充孔洞110。介電材料107可包含氧化物。

第4A圖係繪示此處理階段的示例性結構之俯視圖，而第4B圖係繪示此處理階段的示例性結構剖面圖。在此處理階段中，氧化物-氮化物堆疊上方的電荷捕捉結構105、垂直通道結構106與介電材料107被移除，以暴露出氧化物-氮化物堆疊的頂部，並在第一方向D1 (例如：X方向)上使結構形成平坦的頂表面。在一示例中，可對結構施加平坦化(planarization)處理，平坦化處理停止於氧化物-氮化物堆疊上的垂直通道結構106，平坦化處理可為化學機械平坦化(chemical-mechanical planarization; CMP)處理。接著，對結構施加蝕刻處理，蝕刻處理停止於氧化物-氮化物堆疊的頂部。在一示例中，如第4B圖所示，電荷捕捉結構105具有中空柱狀形狀且一端封閉，而垂直通道結構106具有中空柱狀形狀且兩端開放。

第5A圖係為在第4A-4B圖所示之處理階段後的的示例性結構俯視圖，而第5B圖係為沿著第5A圖之線P5繪示之示例性結構剖面圖。第一開口510、512、514和516與第二開口511、513、515和517形成為和孔洞110部分重疊。第一開口510、512、514和516與第二開口511、513、515和517可藉由乾式蝕刻(dry etching)處理加以形成，但本揭露不對此加以侷限。第一開口510、512、514和516與第二開口511、513、515和517於第三方向D3向下延伸以貫穿氧化物-氮化物堆疊、電荷捕捉結構105、垂直通道結構106與介電材料107。在一示例中，在第三方向D3上，第一開口510、512、514和516與第二開口511、513、515和517停止於底氧化物層102。在一示例中，在第三方向D3上，第一開口510、512、514和516與第二開口511、513、515和517之深度大於孔洞110在第三方向D3上之深度。在一示例中，第一開口510、512、514和516與第二開口511、513、515和517可具有圓柱形或圓錐形，但本揭露不對此加以侷限。

第一開口510、512、514和516與第二開口511、513、515和517形成於孔洞110之兩側。在一示例中，第一開口510、512、514和516與第二開口511、513、515和517形成於孔洞110的相對側。

在第一開口510、512、514和516與第二開口511、513、515和517形成後，孔洞110中的垂直通道結構106被第一開口510、512、514和516與第二開口511、513、515和517分開為兩弧形通道部件。在一示例中，弧形通道部件分別設置於孔洞110的對側內壁上。此外，電荷捕捉結構105被第一開口510、512、514和516與第二開口511、513、515和517分開為兩弧形電荷捕捉部件。

第6A圖係為在第5A-5B圖所示之處理階段後的的示例性結構俯視圖，而第6B圖係為沿著第6A圖之線P6繪示之示例性結構剖面圖。在此處理階段中，汲極柱狀結構601與源極柱狀結構602分別形成於第一開口510、512、514和516與第二開口511、513、515和517中。具體而言，導電材料沉積於第一開口510、512、514和516與第二開口511、513、515和517中，接著對結構之頂表面施加平坦化處理以形成汲極柱狀結構601與源極柱狀結構602。汲極柱狀結構601與源極柱狀結構602直接接觸電荷捕捉結構105與垂直通道結構106。孔洞110中的電荷捕捉結構105被汲極柱狀結構601與源極柱狀結構602分開為兩弧形電荷捕捉部件。孔洞110中的垂直通道結構106被汲極柱狀結構601與源極柱狀結構602分開為兩弧形通道部件。弧形通道部件的兩端分別連接汲極柱狀結構601與源極柱狀結構602。

在一示例中，導電材料可包含N+型多晶矽(N+ polysilicon)。在一示例中，平坦化處理可為化學機械平坦化處理。在一示例中，當第一開口510、512、514和516與第二開口511、513、515和517部分重疊孔洞110，汲極柱狀結構601與源極柱狀結構602係部分位於孔洞110中，且部分位於孔洞110外。在一示例中，汲極柱狀結構601與源極柱狀結構602皆為部分位於孔洞110中，且部分位於孔洞110外。在一示例中，汲極柱狀結構601與源極柱狀結構602中的一者係為部分位於孔洞110中且部分位於孔洞110外，而汲極柱狀結構601與源極柱狀結構602中的另一者完全設置於孔洞110中。在包含第一方向D1與第二方向D2的平面上(即D1-D2平面上)，汲極柱狀結構601與源極柱狀結構602之剖面面積可小於孔洞110在D1-D2平面上之剖面面積，但本揭露不對此加以侷限。

如同第6A圖所示，在D1-D2平面上，孔洞110具有一中心點C1，孔洞110之邊緣與中心點C1之間的距離被定義為距離R1 (即孔洞110之半徑)。汲極柱狀結構601之邊緣與中心點C1之間的最大距離被定義為距離R2。源極柱狀結構602之邊緣與中心點C1之間的最大距離被定義為距離R3。距離R2與距離R3大於距離R1。在一示例中，距離R2與距離R3皆大於距離R1。

在一示例中，在D1-D2平面上，汲極柱狀結構601與源極柱狀結構602中至少一者可和孔洞110之邊緣交錯而產生多於兩個相異交點。例如，在D1-D2平面上，汲極柱狀結構601之邊緣與孔洞110之邊緣交錯而產生兩個相異交點。例如，在D1-D2平面上，源極柱狀結構602之邊緣與孔洞110之邊緣交錯而產生兩個相異交點。例如，在D1-D2平面上，汲極柱狀結構601之邊緣及源極柱狀結構602之邊緣與孔洞110之邊緣分別交錯於兩個相異交點，而產生四個相異交點。

第7A圖係為在第6A-6B圖所示之處理階段後的的示例性結構俯視圖，而第7B圖係為沿著第7A圖之線P7繪示之示例性結構剖面圖。在此處理階段中，氧化物-氮化物堆疊被圖案化以形成狹縫710和712且停止於底氧化物層102，例如是藉由光刻處理來圖案化氧化物-氮化物堆疊。狹縫710和712於第三方向D3向下延伸以貫穿氧化物-氮化物堆疊與底氧化物層102，以暴露出底氧化物層102。

第8A圖係為在第7A-7B圖所示之處理階段後的的示例性結構俯視圖，而第8B圖係為沿著第8A圖之線P8繪示之示例性結構剖面圖。接著，如同第8A-8B圖所示，氧化物-氮化物堆疊中的複數個氮化物層103透過狹縫710和712被移除以形成空洞103x，空洞103x係為複數個氮化物層103原本生成的地方。可藉由蝕刻處理來移除複數個氮化物層103。空洞103x使汲極柱狀結構601、源極柱狀結構602與電荷捕捉層105之部分側壁暴露出來，這些暴露出來的側壁係為原本接觸複數個氮化物層103之處。

第9A圖係為在第8A-8B圖所示之處理階段後的的示例性結構俯視圖，而第9B圖係為沿著第9A圖之線P9繪示之示例性結構剖面圖。接著，如同第9A-9B圖所示，多個介電部601s設置於汲極柱狀結構601與源極柱狀結構602被空洞103x暴露出來的側壁上。在一示例中，可藉由對汲極柱狀結構601與源極柱狀結構602被空洞103x暴露出來的側壁施加氧化處理，來形成介電部601s。在一示例中，介電部601s可包含多晶矽氧化物。介電部601s在第二方向D2上之寬度大約為200埃(angstrom; Å)，更佳係為大於200埃，然而本揭露對此數值不加以限制。介電部601s可避免或改善字元線與汲極柱狀結構601接觸或字元線與源極柱狀結構602接觸而引起的短路(short-circuit)問題。

第10A圖係為在第9A-9B圖所示之處理階段後的的示例性結構俯視圖，而第10B圖係為沿著第10A圖之線P10繪示之示例性結構剖面圖。在此處理階段中，高介電常數(high dielectric constant; high-k)材料層108形成於狹縫710和712的側壁與底部上、形成於複數個氧化層104被空洞103x暴露出來的壁上、形成於電荷捕捉結構105被空洞103x暴露出來的側壁上、及形成於介電部601s被暴露出來的側壁上。換言之，高介電常數材料層108襯裡式形成於狹縫710和712與空洞103x中。高介電常數材料層108可包含高介電常數材料，例如是氧化鋁(Al ₂O ₃)、二氧化鉿(HfO ₂)、氮化矽(Si ₃N ₄)、二氧化鋯(ZrO ₂)、二氧化鈦(TiO ₂)、氧化鉭(Ta ₂O ₅)、氧化鑭(La ₂O)或其他合適的材料等。可藉由沉積處理或搭配磷酸(H ₃PO ₄)溶液進行溼式蝕刻(wet etching)處理來形成高介電常數材料層108。

第11A圖係為在第10A-10B圖所示之處理階段後的的示例性結構俯視圖，而第11B圖係為沿著第11A圖之線P11繪示之示例性結構剖面圖。在此處理階段中，閘極材料103g形成於空洞103x與狹縫710和712之剩餘空間中。在一示例中，閘極材料103g沉積於空洞103x與狹縫710和712之剩餘空間中。閘極材料103g可包含金屬，例如氮化鈦(TiN)、氮化鉭(TaN)等。

第12A圖係為在第11A-11B圖所示之處理階段後的的示例性結構俯視圖，而第12B圖係為沿著第12A圖之線P12繪示之示例性結構剖面圖。接著，對結構施加回蝕(etching back)處理以透過狹縫710和712移除部分閘極材料103g，從而形成多個凹室710r和712r，如同第12B圖所示。在一示例中，多個凹室710r和712r中的每一者係為側向凹室，從狹縫710和712延伸(沿著第二方向D2)進入閘極材料103g。因此，凹室710r中的每一者連接狹縫710，且凹室712r中的每一者連接狹縫712。凹室710r中的每一者可定義為由兩相鄰氧化物層104、介於此兩相鄰氧化物層104之間的閘極材料103g與狹縫710所形成的空間。凹室712r中的每一者可定義為由兩相鄰氧化物層104、介於此兩相鄰氧化物層104之間的閘極材料103g與狹縫712所形成的空間。在回蝕處理後，剩餘的閘極材料103g可被視為閘極結構，且閘極結構圍繞汲極柱狀結構601、源極柱狀結構602與垂直通道結構106。介電部601s形成於汲極柱狀結構601與閘極結構之間，或者形成於源極柱狀結構602與閘極結構之間。

從而，結構中形成了複數個記憶單元。每一記憶單元包含一汲極柱狀結構601、一源極柱狀結構602、兩弧形通道部件與閘極材料103g (即閘極結構)，這兩個弧形通道部件形成於一孔洞110中且介於此汲極柱狀結構601此源極柱狀結構602之間。每一記憶單元係為雙通道類型。

在本揭露之一實施例中，在第12A-12B圖所示之處理階段後，還可對示例性結構施加第13A-14B圖繪示之處理階段。

第13A圖係為在第12A-12B圖所示之處理階段後的的示例性結構俯視圖，而第13B圖係為沿著第13A圖之線P13繪示之示例性結構剖面圖。在此處理階段中，低溫氧化物(low temperature oxide; LTO)層109形成於狹縫710和712中，接著溝槽115形成，溝槽115於第三方向D3向下延伸以貫穿低溫氧化物層109。溝槽115使低溫氧化物層109暴露出來，但閘極材料103g (即閘極結構)及高介電常數材料層108並未被溝槽115暴露出來。在一示例中，低溫氧化物層109係藉由沉積處理形成於狹縫710和712中，且然後蝕刻低溫氧化物層109以形成溝槽115。

接著，如同第14A-14B圖所示，導電膜116形成於溝槽115中。第14A圖係為在第13A-13B圖所示之處理階段後的的示例性結構俯視圖，而第14B圖係為沿著第14A圖之線P14繪示之示例性結構剖面圖。在一示例中，導電膜116沉積於溝槽115中且填充溝槽115，接著對此結構施加化學機械平坦化處理。在一示例中，導電膜116可與閘極材料103g包含相同的材料。狹縫710和712中，低溫氧化物層109使導電膜116和閘極材料103g分離。

接著，外部電路120連接至導電膜116，以對導電膜116施加電流。通過導電膜116的電流可產生熱，亦被稱為焦耳加熱(Joule heating)。此過程所產生的熱有助於修復記憶單元。

根據本揭露，記憶裝置之汲極柱狀結構與源極柱狀結構與有垂直通道結構形成於其中的孔洞部分重疊，從而孔洞的尺寸得以縮小。因此，本發明之益處在於，記憶裝置中的每一記憶單元之尺寸降低、記憶裝置之儲存密度與記憶容量提升、且記憶裝置之尺寸降低。此外，本發明提出的記憶裝置之架構可執行隨機存取，也就是無論將要讀取或寫入的記憶體位址為何，皆可在相同的時間內完成，因此，相較於僅能執行序列式存取(block access)之NAND flash類型的記憶裝置，本發明提出的記憶裝置具有較高的存取速度。再者，相較於傳統的平面(2D)架構記憶裝置，本發明提出的記憶裝置具有三維堆疊架構，所以可顯著提升記憶裝置之儲存密度與記憶容量。

應注意的是，如上所述之圖式、結構和步驟，是用以敘述本揭露之部分實施例或應用例，本揭露並不限制於上述結構和步驟之範圍與應用態樣。其他不同結構態樣之實施例，例如不同內部組件的已知構件都可應用，其示例之結構和步驟可根據實際應用之需求而調整。因此圖式之結構僅用以舉例說明之，而非用以限制本發明。通常知識者當知，應用本揭露之相關結構和步驟過程，例如記憶裝置中的相關元件和層的排列方式或構型，或製造步驟細節等，都可能以依實際應用樣態所需而可能有相應的調整和變化。

綜上所述，雖然本發明已以實施例揭露如上，然而其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍前提下，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101:基板 102:底氧化物層 103:氮化物層 103g:閘極材料 103x:空洞 104:氧化物層 105:電荷捕捉結構 106:垂直通道結構 107:介電材料 108:高介電常數材料層 109:低溫氧化物層 110:孔洞 115:溝槽 116:導電膜 120:外部電路 510、512、514、516:第一開口 511、513、515、517:第二開口 601:汲極柱狀結構 601s:介電部 602:源極柱狀結構 710、712:狹縫 710r、712r:凹室 C1:中心點 D1:第一方向 D2:第二方向 D3:第三方向 P5-P14:線 R1、R2、R3:距離

第1A-14B圖繪示根據本揭露之一實施例之用以製造記憶裝置的方法。

103g:閘極材料

108:高介電常數材料層

710、712:狹縫

710r、712r:凹室

D1:第一方向

D2:第二方向

D3:第三方向

Claims

一種記憶裝置之製造方法，包括：在一氧化物-氮化物堆疊中形成一孔洞；在該孔洞的一內壁形成一垂直通道結構和一電荷捕捉結構；形成一第一開口和一第二開口，該第一開口和該第二開口部分重疊於該孔洞，且該第一開口和該第二開口貫穿該垂直通道結構，其中該垂直通道結構被該第一開口和該第二開口分開為兩個弧形通道部件；分別在該第一開口和該第二開口中形成一汲極柱狀結構和一源極柱狀結構；以及形成一閘極結構，該閘極結構圍繞該汲極柱狀結構、該源極柱狀結構和該垂直通道結構。
如申請專利範圍第1項所述之製造方法，其中在分別在該第一開口和該第二開口中形成該汲極柱狀結構和該源極柱狀結構之步驟中，該汲極柱狀結構或該源極柱狀結構係部分位於該孔洞內，且部分位於該孔洞外。
如申請專利範圍第1項所述之製造方法，其中在分別在該第一開口和該第二開口中形成該汲極柱狀結構和該源極柱狀結構之該步驟中，各該弧形通道部件中之兩端點分別連接該汲極柱狀結構和該源極柱狀結構。
如申請專利範圍第1項所述之製造方法，其中在形成該第一開口和該第二開口之該步驟中，該電荷捕捉結構被該第一開口和該第二開口分開為兩個弧形電荷捕捉部件。
一種記憶裝置，包括：一汲極柱狀結構，形成於一第一開口中；一源極柱狀結構，形成於一第二開口中；一電荷捕捉結構；一垂直通道結構，該垂直通道結構與該電荷捕捉結構形成於一孔洞中，該孔洞部分重疊於該第一開口和該第二開口，其中該垂直通道結構被該汲極柱狀結構和該源極柱狀結構分開為兩個弧形通道部件；以及一閘極結構，圍繞該汲極柱狀結構、該源極柱狀結構和該垂直通道結構。
如申請專利範圍第5項所述之記憶裝置，其中該汲極柱狀結構或該源極柱狀結構係部分位於該孔洞內，且該汲極柱狀結構或該源極柱狀結構係部分位於該孔洞外。
如申請專利範圍第5項所述之記憶裝置，其中在一平面上，該汲極柱狀結構的一邊緣與該孔洞的一中心點之間的一最大距離大於該孔洞的一半徑。
如申請專利範圍第5項所述之記憶裝置，其中各該弧形通道部件中之兩端點分別連接該汲極柱狀結構和該源極柱狀結構。
如申請專利範圍第5項所述之記憶裝置，更包括一介電部，該介電部形成於該汲極柱狀結構與該閘極結構之間。
如申請專利範圍第5項所述之記憶裝置，其中該電荷捕捉結構被該汲極柱狀結構和該源極柱狀結構分開為兩個弧形電荷捕捉部件。