CN112864169B - 存储装置及其制造方法 - Google Patents
存储装置及其制造方法 Download PDFInfo
- Publication number
- CN112864169B CN112864169B CN201911126803.0A CN201911126803A CN112864169B CN 112864169 B CN112864169 B CN 112864169B CN 201911126803 A CN201911126803 A CN 201911126803A CN 112864169 B CN112864169 B CN 112864169B
- Authority
- CN
- China
- Prior art keywords
- opening
- drain
- hole
- source
- columnar structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000003860 storage Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims description 33
- 230000015654 memory Effects 0.000 description 30
- 239000000463 material Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 150000004767 nitrides Chemical class 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000011800 void material Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储装置及其制造方法。存储装置包含漏极柱状结构、源极柱状结构、电荷捕捉结构、垂直通道结构和栅极结构。漏极柱状结构形成于第一开口中。源极柱状结构形成于第二开口中。垂直通道结构与电荷捕捉结构形成于孔洞中，孔洞部分重叠于第一开口和第二开口。垂直通道结构被漏极柱状结构和源极柱状结构分开为两弧形通道部件。栅极结构围绕漏极柱状结构、源极柱状结构和垂直通道结构。
Description
技术领域
本发明有关于存储装置及其制造方法，还特别是有关于具有垂直通道的存储装置及其制造方法。
背景技术
在现代的计算机系统中，动态随机存取存储器(a dynamic random-accessmemory；DRAM)类型的存储装置与与非门闪存(NAND flash)类型的存储装置已被广泛地使用于存储数据。一般而言，DRAM类型的存储装置的优势在于延迟(latency)较低及访问速度(access speed)较高，但DRAM类型的存储装置的存储器容量(capacity)有限，且每位的成本较高。相较之下，NAND flash类型的存储装置的优势在于存储密度高及每位的成本较低，然而NAND flash类型的存储装置具有较高的延迟及较低的访问速度。由于DRAM类型的存储装置与NAND flash类型的存储装置在访问速度上存在巨大落差，使得数据传递过程出现瓶颈，进而导致计算机系统的数据处理速度下降。虽然，市面上早已出现编码型闪存(NORflash)类型的存储装置，相较于NAND flash类型的存储装置，NOR flash类型的存储装置具有较高的访问速度与较低的延迟，然而现有NOR flash类型的存储装置的存储密度有限，无法满足大容量的存储需求。
近年来，一种新的存储器技术－存储级存储器(storage-class memory；SCM)已被提出，在计算机系统的存储架构中，存储级存储器被视为介于DRAM类型的存储装置与NANDflash类型的存储装置之间，可填补DRAM类型的存储装置与NAND flash类型的存储装置之间的访问速度落差。存储级存储器已发展出多种类型，例如3D XPoint存储器、磁阻式随机存取存储器(magnetoresistive random access memory；MRAM)与相变化存储器(phasechange memory；PCM)。然而，这些类型的存储级存储器仍无法满足市场上对存储级存储器的所有需求。
因此，有需要提供一种具有高存储密度、高访问速度与低延迟的三维存储器技术。
发明内容
本发明有关于存储器装置与制造其的方法。根据实施例，制造方法可提供存储装置，存储装置包含漏极柱状结构、源极柱状结构与两个弧形通道部件，从而改善了存储装置的存储密度与操作速度。
根据本发明的一实施例，提出一种用以制造存储装置的方法。用以制造存储装置的方法包含以下多个步骤。在氧化物-氮化物叠层中形成孔洞。在该孔洞的内壁形成垂直通道结构和电荷捕捉结构。形成第一开口和第二开口，第一开口和第二开口部分重叠该孔洞，且第一开口和第二开口贯穿垂直通道结构。垂直通道结构被第一开口和第二开口分开为两弧形通道部件。分别在第一开口和第二开口中形成漏极柱状结构和源极柱状结构。形成栅极结构，栅极结构围绕漏极柱状结构、源极柱状结构和垂直通道结构。
根据本发明的一实施例，提出一种存储装置。存储装置包含漏极柱状结构、源极柱状结构、电荷捕捉结构、垂直通道结构和栅极结构。漏极柱状结构形成于第一开口中。源极柱状结构形成于第二开口中。垂直通道结构与电荷捕捉结构形成于孔洞中，孔洞部分重叠于第一开口和第二开口。垂直通道结构被漏极柱状结构和源极柱状结构分开为两弧形通道部件。栅极结构围绕漏极柱状结构、源极柱状结构和垂直通道结构。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下。
附图说明
图1A-图14B图绘示根据本发明的一实施例的用以制造存储装置的方法。
【符号说明】
101：衬底
102：底氧化物层
103：氮化物层
103g：栅极材料
103x：空洞
104：氧化物层
105：电荷捕捉结构
106：垂直通道结构
107：介电材料
108：高介电常数材料层
109：低温氧化物层
110：孔洞
115：沟道
116：导电膜
120：外部电路
510、512、514、516：第一开口
511、513、515、517：第二开口
601：漏极柱状结构
601s：介电部
602：源极柱状结构
710、712：狭缝
710r、712r：凹室
C1：中心点
D1：第一方向
D2：第二方向
D3：第三方向
P5-P14：线
R1、R2、R3：距离
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
在本发明的实施例中，提出一种存储装置及制造存储装置的方法。根据制造方法的实施例可得到存储装置，例如是包含漏极柱状结构、源极柱状结构和两弧形通道部件的存储装置，两弧形通道部件被漏极柱状结构和源极柱状结构分开，从而填补DRAM类型的存储装置与NAND flash类型的存储装置之间的访问速度落差，且同时优化存储装置的存储密度与操作速度。
在实际应用上，本发明的实施例可实施为多种不同的存储装置。例如，实施例可应用于三维垂直通道类型存储装置，但本发明不限于此应用。以下系提出相关实施例，配合附图以详细说明本发明所提出的存储装置及其制造方法。然而，本发明并不以此为限。实施例中的叙述，例如局部结构、制造方法的步骤和材料应用等，仅为举例说明之用，本发明欲保护的范围并非仅限于所述实施例。
同时，需注意的是，本发明并非显示出所有可能的实施例。本领域技术人员当可在不脱离本发明的精神和范围的前提下，对实施例的结构和制造方法加以变化与修饰，以符合实际应用所需。因此，未于本发明提出的其他实施实施例也可能可以应用。再者，附图系简化以利清楚说明实施例的内容，附图上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和附图仅作叙述实施例之用，而非用以限缩本发明保护范围。
再者，说明书与申请专利范围中所使用的序数例如「第一」、「第二」、「第三」等用词，是为了修饰请求项的元件，其本身并不意含及代表该所请元件有任何之前的序数，也不代表某一所请元件与另一所请元件的顺序、或是制造方法上的顺序，该些序数的使用，仅是用来使具有某命名的一所请元件得以和另一具有相同命名的所请元件能作出清楚区分。
图1A-图14B绘示根据本发明的一实施例的用以制造存储装置的方法。图1A系绘示此处理阶段的示例性结构的俯视图，而图1B系绘示此处理阶段的示例性结构剖面图。如同图1A-图1B所示，底氧化物层102形成于衬底101上，且氧化物-氮化物叠层形成于底氧化物层102上。氧化物-氮化物叠层包含多个氮化物层103与多个氧化物层104，多个氮化物层103与多个氧化物层104沿着垂直于衬底101的第三方向D3(例如：Z方向)交替叠层。在一示例中，多个氮化物层103可包含氮化硅(silicon nitride；SiN)。在一示例中，氧化物-氮化物叠层可仅包含一氮化物层103与一形成于氮化物层103上的氧化物层104。
接着，如同图2A-图2B所示，图2A系绘示此处理阶段的示例性结构的俯视图，而图2B系绘示此处理阶段的示例性结构剖面图。在此处理阶段中，氧化物-氮化物叠层被图案化以形成数个孔洞110，例如是通过光刻处理(photolithography process)来图案化氧化物-氮化物叠层。孔洞110可具有圆柱形或圆锥形，但本发明不对此加以局限。孔洞110使氧化物-氮化物叠层的侧壁暴露出来。在一示例中，对孔洞110的刻蚀处理可停止于底氧化物层102，也就是说，孔洞110于第三方向D3向下延伸以贯穿氧化物-氮化物叠层与底氧化物层102，以暴露出底氧化物层102。接着，电荷捕捉结构105形成于氧化物-氮化物叠层上且衬里式形成于孔洞110中。在孔洞110中，电荷捕捉结构105形成于孔洞110的内壁与底部上。电荷捕捉结构105可通过沉积处理来形成，沉积处理例如是化学气相沉积(chemical vapordeposition；CVD)处理。在一示例中，电荷捕捉结构105形成于炉管(furnace)中。接着，垂直通道结构106形成于电荷捕捉结构105上，且在孔洞110的底部使电荷捕捉结构105暴露出来。
以上描述的电荷捕捉结构105可包含多层(multilayer)结构，例如存储器技术中已知的的ONO(氧化物-氮化物-氧化物)、ONONO(氧化物-氮化物-氧化物-氮化物-氧化物)、ONONONO(氧化物-氮化物-氧化物-氮化物-氧化物-氮化物-氧化物)、SONOS(硅-氧化物-氮化物-氧化物-硅)、BE-SONOS(能带隙工程-硅-氧化物-氮化物-氧化物-硅(bandgapengineered silicon-oxide-nitride-oxide-silicon))、TANOS(氮化钽、氧化铝、氮化硅、氧化硅、硅(tantalum nitride,aluminum oxide,silicon nitride,silicon oxide,silicon))、以及MA BE-SONOS(高介电系数金属能带隙工程-硅-氧化物-氮化物-氧化物-硅(metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon))，或其他类型的电荷捕捉层，或这些层的组合。在一示例中，垂直通道结构106可包含多晶硅(polysilicon)。
接着，如同图3A-图3B所示，图3A系绘示此处理阶段的示例性结构的俯视图，而图3B系绘示此处理阶段的示例性结构剖面图。介电材料107形成于垂直通道结构106上，且填充孔洞110。介电材料107可包含氧化物。
图4A系绘示此处理阶段的示例性结构的俯视图，而图4B系绘示此处理阶段的示例性结构剖面图。在此处理阶段中，氧化物-氮化物叠层上方的电荷捕捉结构105、垂直通道结构106与介电材料107被移除，以暴露出氧化物-氮化物叠层的顶部，并在第一方向D1(例如：X方向)上使结构形成平坦的顶表面。在一示例中，可对结构施加平坦化(planarization)处理，平坦化处理停止于氧化物-氮化物叠层上的垂直通道结构106，平坦化处理可为化学机械平坦化(chemical-mechanical planarization；CMP)处理。接着，对结构施加刻蚀处理，刻蚀处理停止于氧化物-氮化物叠层的顶部。在一示例中，如图4B所示，电荷捕捉结构105具有中空柱状形状且一端封闭，而垂直通道结构106具有中空柱状形状且两端开放。
图5A系为在图4A-图4B所示的处理阶段后的的示例性结构俯视图，而图5B系为沿着图5A的线P5绘示的示例性结构剖面图。第一开口510、512、514和516与第二开口511、513、515和517形成为和孔洞110部分重叠。第一开口510、512、514和516与第二开口511、513、515和517可通过干式刻蚀(dry etching)处理加以形成，但本发明不对此加以局限。第一开口510、512、514和516与第二开口511、513、515和517于第三方向D3向下延伸以贯穿氧化物-氮化物叠层、电荷捕捉结构105、垂直通道结构106与介电材料107。在一示例中，在第三方向D3上，第一开口510、512、514和516与第二开口511、513、515和517停止于底氧化物层102。在一示例中，在第三方向D3上，第一开口510、512、514和516与第二开口511、513、515和517的深度大于孔洞110在第三方向D3上的深度。在一示例中，第一开口510、512、514和516与第二开口511、513、515和517可具有圆柱形或圆锥形，但本发明不对此加以局限。
第一开口510、512、514和516与第二开口511、513、515和517形成于孔洞110的两侧。在一示例中，第一开口510、512、514和516与第二开口511、513、515和517形成于孔洞110的相对侧。
在第一开口510、512、514和516与第二开口511、513、515和517形成后，孔洞110中的垂直通道结构106被第一开口510、512、514和516与第二开口511、513、515和517分开为两弧形通道部件。在一示例中，弧形通道部件分别设置于孔洞110的对侧内壁上。此外，电荷捕捉结构105被第一开口510、512、514和516与第二开口511、513、515和517分开为两弧形电荷捕捉部件。
图6A系为在图5A-图5B所示的处理阶段后的的示例性结构俯视图，而图6B系为沿着图6A的线P6绘示的示例性结构剖面图。在此处理阶段中，漏极柱状结构601与源极柱状结构602分别形成于第一开口510、512、514和516与第二开口511、513、515和517中。具体而言，导电材料沉积于第一开口510、512、514和516与第二开口511、513、515和517中，接着对结构的顶表面施加平坦化处理以形成漏极柱状结构601与源极柱状结构602。漏极柱状结构601与源极柱状结构602直接接触电荷捕捉结构105与垂直通道结构106。孔洞110中的电荷捕捉结构105被漏极柱状结构601与源极柱状结构602分开为两弧形电荷捕捉部件。孔洞110中的垂直通道结构106被漏极柱状结构601与源极柱状结构602分开为两弧形通道部件。弧形通道部件的两端分别连接漏极柱状结构601与源极柱状结构602。
在一示例中，导电材料可包含N+型多晶硅(N+polysilicon)。在一示例中，平坦化处理可为化学机械平坦化处理。在一示例中，当第一开口510、512、514和516与第二开口511、513、515和517部分重叠孔洞110，漏极柱状结构601与源极柱状结构602系部分位于孔洞110中，且部分位于孔洞110外。在一示例中，漏极柱状结构601与源极柱状结构602皆为部分位于孔洞110中，且部分位于孔洞110外。在一示例中，漏极柱状结构601与源极柱状结构602中的一者系为部分位于孔洞110中且部分位于孔洞110外，而漏极柱状结构601与源极柱状结构602中的另一者完全设置于孔洞110中。在包含第一方向D1与第二方向D2的平面上(即D1-D2平面上)，漏极柱状结构601与源极柱状结构602的剖面面积可小于孔洞110在D1-D2平面上的剖面面积，但本发明不对此加以局限。
如同图6A所示，在D1-D2平面上，孔洞110具有一中心点C1，孔洞110的边缘与中心点C1之间的距离被定义为距离R1(即孔洞110的半径)。漏极柱状结构601的边缘与中心点C1之间的最大距离被定义为距离R2。源极柱状结构602的边缘与中心点C1之间的最大距离被定义为距离R3。距离R2与距离R3大于距离R1。在一示例中，距离R2与距离R3皆大于距离R1。
在一示例中，在D1-D2平面上，漏极柱状结构601与源极柱状结构602中至少一者可和孔洞110的边缘交错而产生多于两个相异交点。例如，在D1-D2平面上，漏极柱状结构601的边缘与孔洞110的边缘交错而产生两个相异交点。例如，在D1-D2平面上，源极柱状结构602的边缘与孔洞110的边缘交错而产生两个相异交点。例如，在D1-D2平面上，漏极柱状结构601的边缘及源极柱状结构602的边缘与孔洞110的边缘分别交错于两个相异交点，而产生四个相异交点。
图7A系为在图6A-图6B所示的处理阶段后的的示例性结构俯视图，而图7B系为沿着图7A的线P7绘示的示例性结构剖面图。在此处理阶段中，氧化物-氮化物叠层被图案化以形成狭缝710和712且停止于底氧化物层102，例如是通过光刻处理来图案化氧化物-氮化物叠层。狭缝710和712于第三方向D3向下延伸以贯穿氧化物-氮化物叠层与底氧化物层102，以暴露出底氧化物层102。
图8A系为在图7A-图7B所示的处理阶段后的的示例性结构俯视图，而图8B系为沿着图8A的线P8绘示的示例性结构剖面图。接着，如同图8A-图8B所示，氧化物-氮化物叠层中的多个氮化物层103透过狭缝710和712被移除以形成空洞103x，空洞103x系为多个氮化物层103原本生成的地方。可通过刻蚀处理来移除多个氮化物层103。空洞103x使漏极柱状结构601、源极柱状结构602与电荷捕捉层105的部分侧壁暴露出来，这些暴露出来的侧壁系为原本接触多个氮化物层103之处。
图9A系为在图8A-图8B所示的处理阶段后的的示例性结构俯视图，而图9B系为沿着图9A的线P9绘示的示例性结构剖面图。接着，如同图9A-图9B所示，多个介电部601s设置于漏极柱状结构601与源极柱状结构602被空洞103x暴露出来的侧壁上。在一示例中，可通过对漏极柱状结构601与源极柱状结构602被空洞103x暴露出来的侧壁施加氧化处理，来形成介电部601s。在一示例中，介电部601s可包含多晶硅氧化物。介电部601s在第二方向D2上的宽度大约为200埃(angstrom；)，更佳系为大于200埃，然而本发明对此数值不加以限制。介电部601s可避免或改善字符线与漏极柱状结构601接触或字符线与源极柱状结构602接触而引起的短路(short-circuit)问题。
图10A系为在图9A-图9B所示的处理阶段后的的示例性结构俯视图，而图10B系为沿着图10A的线P10绘示的示例性结构剖面图。在此处理阶段中，高介电常数(highdielectric constant；high-k)材料层108形成于狭缝710和712的侧壁与底部上、形成于多个氧化层104被空洞103x暴露出来的壁上、形成于电荷捕捉结构105被空洞103x暴露出来的侧壁上、及形成于介电部601s被暴露出来的侧壁上。换言之，高介电常数材料层108衬里式形成于狭缝710和712与空洞103x中。高介电常数材料层108可包含高介电常数材料，例如是氧化铝(Al2O3)、二氧化铪(HfO2)、氮化硅(Si3N4)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化钽(Ta2O5)、氧化镧(La2O)或其他合适的材料等。可通过沉积处理或搭配磷酸(H3PO4)溶液进行湿式刻蚀(wet etching)处理来形成高介电常数材料层108。
图11A系为在图10A-图10B所示的处理阶段后的的示例性结构俯视图，而图11B系为沿着图11A的线P11绘示的示例性结构剖面图。在此处理阶段中，栅极材料103g形成于空洞103x与狭缝710和712的剩余空间中。在一示例中，栅极材料103g沉积于空洞103x与狭缝710和712的剩余空间中。栅极材料103g可包含金属，例如氮化钛(TiN)、氮化钽(TaN)等。
图12A系为在图11A-图11B所示的处理阶段后的的示例性结构俯视图，而图12B系为沿着图12A的线P12绘示的示例性结构剖面图。接着，对结构施加回蚀(etching back)处理以透过狭缝710和712移除部分栅极材料103g，从而形成多个凹室710r和712r，如同图12B所示。在一示例中，多个凹室710r和712r中的每一者系为侧向凹室，从狭缝710和712延伸(沿着第二方向D2)进入栅极材料103g。因此，凹室710r中的每一者连接狭缝710，且凹室712r中的每一者连接狭缝712。凹室710r中的每一者可定义为由两相邻氧化物层104、介于此两相邻氧化物层104之间的栅极材料103g与狭缝710所形成的空间。凹室712r中的每一者可定义为由两相邻氧化物层104、介于此两相邻氧化物层104之间的栅极材料103g与狭缝712所形成的空间。在回蚀处理后，剩余的栅极材料103g可被视为栅极结构，且栅极结构围绕漏极柱状结构601、源极柱状结构602与垂直通道结构106。介电部601s形成于漏极柱状结构601与栅极结构之间，或者形成于源极柱状结构602与栅极结构之间。
从而，结构中形成了多个存储单元。每一存储单元包含一漏极柱状结构601、一源极柱状结构602、两弧形通道部件与栅极材料103g(即栅极结构)，这两个弧形通道部件形成于一孔洞110中且介于此漏极柱状结构601此源极柱状结构602之间。每一存储单元系为双通道类型。
在本发明的一实施例中，在图12A-图12B所示的处理阶段后，还可对示例性结构施加图13A-图14B绘示的处理阶段。
图13A系为在图12A-图12B所示的处理阶段后的的示例性结构俯视图，而图13B系为沿着图13A的线P13绘示的示例性结构剖面图。在此处理阶段中，低温氧化物(lowtemperature oxide；LTO)层109形成于狭缝710和712中，接着沟道115形成，沟道115于第三方向D3向下延伸以贯穿低温氧化物层109。沟道115使低温氧化物层109暴露出来，但栅极材料103g(即栅极结构)及高介电常数材料层108并未被沟道115暴露出来。在一示例中，低温氧化物层109系通过沉积处理形成于狭缝710和712中，且然后刻蚀低温氧化物层109以形成沟道115。
接着，如同图14A-图14B所示，导电膜116形成于沟道115中。图14A系为在图13A-图13B所示的处理阶段后的的示例性结构俯视图，而图14B系为沿着图14A的线P14绘示的示例性结构剖面图。在一示例中，导电膜116沉积于沟道115中且填充沟道115，接着对此结构施加化学机械平坦化处理。在一示例中，导电膜116可与栅极材料103g包含相同的材料。狭缝710和712中，低温氧化物层109使导电膜116和栅极材料103g分离。
接着，外部电路120连接至导电膜116，以对导电膜116施加电流。通过导电膜116的电流可产生热，亦被称为焦耳加热(Joule heating)。此过程所产生的热有助于修复存储单元。
根据本发明，存储装置的漏极柱状结构与源极柱状结构与有垂直通道结构形成于其中的孔洞部分重叠，从而孔洞的尺寸得以缩小。因此，本发明的益处在于，存储装置中的每一存储单元的尺寸降低、存储装置的存储密度与存储容量提升、且存储装置的尺寸降低。此外，本发明提出的存储装置的架构可执行随机存取，也就是无论将要读取或写入的存储器地址为何，皆可在相同的时间内完成，因此，相较于仅能执行序列式存取(block access)的NAND flash类型的存储装置，本发明提出的存储装置具有较高的访问速度。再者，相较于传统的平面(2D)架构存储装置，本发明提出的存储装置具有三维叠层架构，所以可显著提升存储装置的存储密度与存储容量。
应注意的是，如上的所述的附图、结构和步骤，是用以叙述本发明的部分实施例或应用例，本发明并不限制于上述结构和步骤的范围与应用实施例。其他不同结构实施例的实施例，例如不同内部元件的已知构件都可应用，其示例的结构和步骤可根据实际应用的需求而调整。因此附图的结构仅用以举例说明之，而非用以限制本发明。本领域技术人员当知，应用本发明的相关结构和步骤过程，例如存储装置中的相关元件和层的排列方式或构型，或制造步骤细节等，都可能以依实际应用样态所需而可能有相应的调整和变化。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种存储装置的制造方法，包括：
在一氧化物-氮化物叠层中形成一孔洞；
在该孔洞的一内壁形成一垂直通道结构和一电荷捕捉结构；
形成一第一开口和一第二开口，该第一开口和该第二开口部分重叠于该孔洞，且该第一开口和该第二开口贯穿该垂直通道结构，其中该垂直通道结构被该第一开口和该第二开口分开为两个弧形通道部件；
分别在该第一开口和该第二开口中形成一漏极柱状结构和一源极柱状结构；以及
形成一栅极结构，该栅极结构围绕该漏极柱状结构、该源极柱状结构和该垂直通道结构。
2.根据权利要求1所述的制造方法，其中在分别在该第一开口和该第二开口中形成该漏极柱状结构和该源极柱状结构的步骤中，该漏极柱状结构或该源极柱状结构系部分位于该孔洞内，且部分位于该孔洞外。
3.根据权利要求1所述的制造方法，其中在分别在该第一开口和该第二开口中形成该漏极柱状结构和该源极柱状结构的该步骤中，各该弧形通道部件中的两端点分别连接该漏极柱状结构和该源极柱状结构。
4.根据权利要求1所述的制造方法，其中在形成该第一开口和该第二开口的该步骤中，该电荷捕捉结构被该第一开口和该第二开口分开为两个弧形电荷捕捉部件。
5.一种存储装置，包括：
一漏极柱状结构，形成于一第一开口中；
一源极柱状结构，形成于一第二开口中；
一电荷捕捉结构；
一垂直通道结构，该垂直通道结构与该电荷捕捉结构形成于一孔洞中，该孔洞部分重叠于该第一开口和该第二开口，其中该垂直通道结构被该漏极柱状结构和该源极柱状结构分开为两个弧形通道部件；以及
一栅极结构，围绕该漏极柱状结构、该源极柱状结构和该垂直通道结构。
6.根据权利要求5所述的存储装置，其中该漏极柱状结构或该源极柱状结构系部分位于该孔洞内，且该漏极柱状结构或该源极柱状结构系部分位于该孔洞外。
7.根据权利要求5所述的存储装置，其中在一平面上，该漏极柱状结构的一边缘与该孔洞的一中心点之间的一最大距离大于该孔洞的一半径。
8.根据权利要求5所述的存储装置，其中各该弧形通道部件中的两端点分别连接该漏极柱状结构和该源极柱状结构。
9.根据权利要求5所述的存储装置，还包括一介电部，该介电部形成于该漏极柱状结构与该栅极结构之间。
10.根据权利要求5所述的存储装置，其中该电荷捕捉结构被该漏极柱状结构和该源极柱状结构分开为两个弧形电荷捕捉部件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/680,626 | 2019-11-12 | ||
| US16/680,626 US11069708B2 (en) | 2019-11-12 | 2019-11-12 | Memory device and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112864169A CN112864169A (zh) | 2021-05-28 |
| CN112864169B true CN112864169B (zh) | 2025-01-17 |
Family
ID=75847865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911126803.0A Active CN112864169B (zh) | 2019-11-12 | 2019-11-18 | 存储装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11069708B2 (zh) |
| CN (1) | CN112864169B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12058860B2 (en) * | 2020-06-15 | 2024-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755933A (zh) * | 2004-09-14 | 2006-04-05 | 因芬尼昂技术股份公司 | 电荷捕捉半导体存储装置 |
| KR20190007762A (ko) * | 2017-07-13 | 2019-01-23 | 삼성전자주식회사 | 수직형 메모리 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI599021B (zh) | 2014-08-08 | 2017-09-11 | 旺宏電子股份有限公司 | 記憶元件及其製造方法 |
| US10916560B2 (en) * | 2019-01-14 | 2021-02-09 | Macronix International Co., Ltd. | Crenellated charge storage structures for 3D NAND |
-
2019
- 2019-11-12 US US16/680,626 patent/US11069708B2/en active Active
- 2019-11-18 CN CN201911126803.0A patent/CN112864169B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1755933A (zh) * | 2004-09-14 | 2006-04-05 | 因芬尼昂技术股份公司 | 电荷捕捉半导体存储装置 |
| KR20190007762A (ko) * | 2017-07-13 | 2019-01-23 | 삼성전자주식회사 | 수직형 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210143170A1 (en) | 2021-05-13 |
| CN112864169A (zh) | 2021-05-28 |
| US11069708B2 (en) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123580B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| US20220320103A1 (en) | Vertical digit lines for semiconductor devices | |
| US8664101B2 (en) | Multiple mold structure methods of manufacturing vertical memory devices | |
| US8084807B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| KR101395526B1 (ko) | 실질적으로 수직의, 인접한 반도체 구조들을 가진 메모리 어레이들 및 그것들의 형성 | |
| CN104103641B (zh) | 非易失性存储器件及其制造方法 | |
| US9530729B2 (en) | Semiconductor devices including insulating extension patterns between adjacent landing pads and methods of fabricating the same | |
| US20220352171A1 (en) | Vertical digit line for semiconductor devices | |
| CN107871749B (zh) | 制造半导体器件的方法 | |
| US11469232B2 (en) | Epitaxial silicon within horizontal access devices in vertical three dimensional (3D) memory | |
| CN106328657B (zh) | 半导体器件及制造其的方法 | |
| US20180006051A1 (en) | Semiconductor memory device | |
| TWI707451B (zh) | 記憶裝置及其製造方法 | |
| CN110176457A (zh) | 存储装置 | |
| CN112864169B (zh) | 存储装置及其制造方法 | |
| US10658480B2 (en) | Memory device | |
| CN114975474A (zh) | 记忆体设备、半导体设备及其制造方法 | |
| KR20200141841A (ko) | 반도체 장치 및 그 제조방법 | |
| US12167597B2 (en) | Semiconductor device | |
| US20240064956A1 (en) | Vertically stacked storage nodes and access devices with vertical access lines | |
| JP2020057735A (ja) | 半導体装置およびその製造方法 | |
| US20240179903A1 (en) | Memory device and method of fabricating the same | |
| EP4505514A1 (en) | Three-dimensional memory device including trench bridges and methods of forming the same | |
| CN114388527A (zh) | 存储器的制作方法、存储器及存储器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TG01 | Patent term adjustment | ||
| TG01 | Patent term adjustment |