[go: up one dir, main page]

TWI244545B - Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function - Google Patents

Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function Download PDF

Info

Publication number
TWI244545B
TWI244545B TW091103336A TW91103336A TWI244545B TW I244545 B TWI244545 B TW I244545B TW 091103336 A TW091103336 A TW 091103336A TW 91103336 A TW91103336 A TW 91103336A TW I244545 B TWI244545 B TW I244545B
Authority
TW
Taiwan
Prior art keywords
temperature
voltage
temperature detection
preset
unit
Prior art date
Application number
TW091103336A
Other languages
English (en)
Inventor
Isamu Kobayashi
Yoshiharu Kato
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TWI244545B publication Critical patent/TWI244545B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

1244545 五、發明說明 本發明係有關於具有溫度檢測功能以較小的離散來檢 測-預設溫度及依照所檢測之預設溫度使其動作狀態最佳 化之半導體裝置,以在包括較低溫度區與較高溫度區之整 個溫度範圍達成充分的動作績效,且更特別地係有關於半 導體儲存裳置之動作績效的改進。 一般而言,構成半導體裝置之半導體裝置元件具有溫 度4寸性,且整合半導體裝置元件而構建之半導體裝置由其 動作特性而具有溫度特性。此外,半導體裝置一般係在預 10 15 設的溫度範圍被運用且被要求在整個工作溫度範圍具有預 設的溫度特性。 第27圖顯示耗用電流IDD與各種動作速度 tACCESS,即由CM0S裝置元件構成之半導體裝置針對溫 度的代表性動作特性。一般而言在如第27圖顯示的cmc)s 裝置元件構成之半導體裝置中,其動作速度tACCESS在高 溫變低,且耗用電流IDD在低溫度變大。各別的動作特性 在最後狀況被保證,使得各種動作速度tACCESS在該工作 溫度範圍之最大值tmax被保證(第27圖中之(A)),且耗用 電流IDD在該工作溫度範圍之最小值tmin被保證(第27 圖中之(B))。其結果在整個工作溫度範圍(由加比至tmax) 之動作特性之規格被確保。 就代表CMOS裝置元件構成之半導體裝置的半導體記 fe體而§ ’其内部構造(第28圖)與該構造之溫度特性(第 29圖)在第28與29圖被顯示。此處所顯示者為如半導體 圮憶體之動態隨機存取記憶體(簡稱為DRAM)這種需要再 20 五、發明說明(2) 生動作的半導體記憶體1 〇〇之動作控制的溫度特性。 在習知技藝中,半導體記憶體100如第28圖顯示地被 再生才工制電路1G1之記憶體胞元1G2的再生期間tREF控 制。在記憶體胞it 102卜沒漏電流如帛29圖顯示地隨溫 度上升而增加,使得資料保存特性被電荷惡化而展現資料 保存時間tST被縮短之負面溫度特性。 另一方面,將被再生控制電路101設定之再生期間 被如環振盈裔之振盪電路設定。然而,依據Cm〇s 裝置元件之各種動作速度tACCESS的溫度特性,動作速度 tACCESS在低溫被升得更高。結果為正的溫度特性有就工 作溫度出現的傾向(第29圖中之(11))。在設定再生期間 tREF通過工作溫度範圍之資料保存時間tST下(第29圖中 之(I)),其存在有資料保存時間tST比再生期間tREF長之 溫度區(第29圖之(〇),使得記憶體胞元1〇2中之資料非 所欲地消失。 所以,習慣上會設定資料保存時間tST在超過工作溫 度範圍中之最大值tmax的溫度通過再生期間tREF。結果 為’再生動作在整個工作溫度範圍(由tmin至tmax)就比資 料保存時間tST短的再生期間tREF被完成,使儲存在記憶 體胞元102内之資料不會消失。 然而在以CMOS裝置元件為例的半導體裝置中,耗用 電流IDD之動作的合理依據與各種動作速度tACCESs被 工作溫度範圍之最大值tmax與最小值tmin調節,而非一 般的值’故運用半導體裝置之系統係以該等合理保證值被 五、發明說明(3) 0又计/衣造。所以,充分運用一般工作溫度區之動作績效的 系統無法被構建的恐懼與問題會發生。 此外在半導體記憶體100中,將在工作溫度範圍之低 溫區被設定之再生期間tREF不僅因資料保存時間tsT之負 溫度特性,亦因再生期間tREF之正溫度特性傾向,而致 被η又疋為起低(第29圖之(D))。所以,再生控制電路1〇1 以比記憶體胞元1〇2之資料保存時間tST充分地更短及以 起過必要的過南頻率實施再生動作。伴隨超額再生動作的 電流耗用過剩,使得在低溫區之耗用電流IDD無法充分地 被降低而產生以工作溫度範圍之最小值tmin保證之耗用 私流IDD的動作特性無法被改良之問題。 特別疋在半導體記憶體普通是在低於室溫被運用之移 動式裝置中,以電池驅動之連續運用時間被在低於室溫之 溫度區中超額再生動作所伴隨之耗用電流1]〇〇所限制而產 生問題。 本發明咸信可解決上述習知技藝的問題,且具有之目 標為提供-種半導體裝置、賴方法與再生控制方法具有 溫度檢測功能以較小的離散來檢測一預設溫度及依照所檢 測之預設溫度使其動作狀態最佳化。 為了達成此目標,依據本發明之一層面被提供一種具 有溫度檢測功能之半導體裝置,包含··一溫度檢測單元用 於檢測-預設溫度;以及_偏壓單元用於輸出具有輕微溫 度相依性之預設電壓或具有預設溫度相依性之預設電壓以 使该溫度檢測單元偏壓。 1244545 10 15 五、發明說明(4) 在具有前述溫度檢測功能之半導體裝置中,用於檢測 該預設溫度之溫度檢測單元以由偏壓單元被輸出具有輕微 溫度相依性之預設電壓或具有預設溫度相依性之預設電壓 被偏壓。 因此在使該溫度檢測單元偏壓之該預設電壓的溫度相 依性是為輕微的下,一般為常數之預設電壓被偏壓為溫度 檢測單元之DC特性,使得溫度檢測單元之檢測精確度可 被改良。將被檢測之預設溫度不會因偏壓波動而波動,使 得溫度可穩定地被檢測。此外,若使溫度檢測單元偏壓之 預設電壓具有預設的溫度相依性,將被檢測之溫度波動可 在該預設溫度之溫度方向邊緣内,使得溫度可穩定地被檢 測。 此外,依據本發明之另一層面被提供一種具有溫度檢 測功能之半導體裝置,包含:一溫度檢測單元用於檢測一 預設溫度;一第一偏壓單元用於輸出一第一電壓將該溫度 檢測單元之正電源側偏壓;以及一第二偏壓單元用於輸出 由該第一偏壓單元下降一預設電壓的一第二電壓將該溫度 檢測單元之負電源側偏壓,其中該溫度檢測單元以該預設 電壓被偏壓。 在具有前述溫度檢測功能之半導體裝置中,該第一電 壓被施用至該溫度檢測單元之正電源側,及該第二被施用 至該溫度檢測單元之負電源側,使得正電源側與負電源側 間之電壓差被維持為該預設電壓。 其結果為,被施用至溫度檢測單元之正電源側的第一 20 1244545
電壓與被施用至溫度檢測單元之負電源側的第二電壓維持 為-預設電壓之電壓差,使得該預設電壓被偏壓為該溫度 檢測單元之正/負電源側間的Dc特性。此外,若等值的^ 相位暫態回應輸出特性被給予作為該等第一與第二電壓間 5 之电壓差’在該預設電壓之電壓差可被維持為該暫態回應 特性。該預設電壓總是在該溫度檢測單元之正/負電源側間 被偏壓,使得溫度可穩定地被檢測,而不致有如被偏财 月匕造成之將被檢測之該預設溫度的任何波動。 此外,依據本發明之一層面被提供一種用於檢測具有 10溫度檢測功能之半導體裝置的方法,包含:_測試溫度檢 測步驟在一預設溫度測試時間檢測一測試溫度·,一誤差測 量步驟測量該測試溫度之被檢測結果的誤差量;以及一修 正步驟以被測量之誤差量為基礎來修正用於檢測一預設溫 度之溫度檢測單元。 15 A據用於具㈣述溫度檢測功能之半導體裝置的測試 方法,在預設溫度測試時間之測試溫度的檢測結果之誤差 量被測量以被測量之誤差量為基礎來修正用於檢測一預設 溫度之溫度檢測單元。 結果為測試溫度之檢測被習知技藝之溫度特性測試完 2〇《,且實際測試溫度之誤差量被測量,使得用於檢測預設 溫度之溫度檢測單元可以該誤差品質為基礎相對地被修 正。在不需預設溫度檢測單元或溫度檢測單元所檢測之預 設溫度的溫度檢測測試下,該溫度檢測單元可相對地被修 正以縮短測試時間而壓縮測試成本。 1244545
依據本發明之一層面被提供—插田μ, 驗[種用於檢測具有溫度檢 測功能之半導體裝置的方法’包含:進行至少二種測試溫 度之檢測的測試溫度檢測步驟,在溫度特性測試時間一第 -附近溫度之檢測在較高溫度側針對測試溫度具有輕 檢測溫度差及-第二附近溫度之檢測在較低溫度側針對測 試溫度具有輕微的檢測溫度差;一誤差測量步驟測量嗜差 異作為-檢測誤差至料至少二種㈣之兩端溫度被檢測 之結果彼此相反為止;以及一修正步驟以被測量之誤差量 為基礎修正用於檢測一預設溫度之一溫度檢測單元。 依據用於具有前述溫度檢測功能之半導體裝置的測試 方法’在檢測於該溫度特性測試時間之測試溫度的時間被 獲取至少二溫度檢測結果’其由該測試溫度及通過該半導 體記憶體之該等第一與第二近溫度被選擇。此外,至該等 ㈣溫度之檢測結果彼此相反為止之差異被測量作為檢測 器誤差,且用於檢測該預設溫度之記憶體胞元以該誤差量 為基礎被修正。 結果為測試溫度之檢測被習知技藝之溫度特性測試完 成,且貫際測試溫度之誤差量被測量,使得用於檢測預設 溫度之溫度檢測單元可以該誤差量為基礎相對地被修正。 在不需預設溫度檢测單元或溫度檢測單元所檢測之預設溫 度的概度檢測測試下,該溫度檢測單元可相對地被修正以 縮短測試時間而壓縮測試成本。 此外’該測試溫度或具有由近溫度被選擇之輕微溫度 差的至少二溫度被檢測,使得在此二被檢測結果彼此相反 1244545 五、發明說明(7) 時該等測試溫度被限定於該輕微的溫度差内。藉由調整該 輕微的溫度差,測試溫度之檢測精確度可被調整以調整被 檢測結果之誤差量的精確度而以高精確度相對地修正該溫 度檢測單元。 此外,其可能判斷被檢測結果針對實際的測試溫度被 移向較高溫度側/較低溫度側而有效率地執行該修正程序。 此外,依據本發明之一層面,其被提供一種具有溫度 檢測功能之半導體儲存裝置的再生控制方法,其中一再生 動作之期間依據被該偏壓單元檢測之溫度被切換。 10 15 結果為,該再生動作可就符合具有溫度相依性之記憶 體胞元被儲存的電荷之保存特性的期間被完成以寬廣的溫 度乾圍保存該資料,且超過必要之再生動作可被抑制以降 低伴隨該再生動作之耗用電流。 本發明上面與進一步目標及嶄新特點將由下列詳細描 '、相關附圖被碩取時而更完整地出現。然而其將直接 被了解這些圖僅就說明之目的而不欲作為本發明之限制定 難二實施例之具有溫度檢測功能的半導 圖顯示該第一實施例之半導體裝置的溫度特性
!244545 五、發明說明(8 動作的溫度相依性之特性圖· 第5圖顯示該等象_ _ , 、弟一與弟二實施例之一第一修改的f 路方塊圖; 第6圖顯示該等第一々 路方塊圖; …實施例之一第二修改的f :圖員不基準單元之特定例的電路圖; :8圖為錢準單元之特定例的輸出 特性圖; 弟9圖為該第_攸% >改之偏壓單元特定例的電路方均 圖; 10 15 第10圖為該第—修改之基準單元特定例的電路圖; '1為用於輸出-偏壓VB+之調節器單元特定例 的電路圖; ^ 81為用於輸出一偏壓VB_之調 的電路圖; π π & u / 13圖具有電晶體階層之第11圖的調節器單元特定 例之電路圖; 第14圖為一溫度檢測單元電路圖之特定例; !15圖為該溫度檢測單元特定例之溫度特性圖;
弟16圖為該溫度檢測單元之二極體結 的結構圖; ^ ^ J 第17圖為該溫度檢測單元之二極體 的結構圖; ^ ^ 圖為將被施用至溫度檢測單元之偏壓中預設溢 又相則特性圖(就在比將被檢測之溫度高的溫度側上 20 1244545 五、發明說明(9 之狀態變化而言); ^ ^ I ^"J ^ ^ ^ ^ ^ ^ 之狀態變化”)圖(M㈣錢^溫度低的溫度側上 第20圖顯示一再生控制電 弟特疋例之電路圖; 二、不一再生控制電路第二特定例之電路圖; =:示-再生控制電路第三特定例之電路圖; :圖,„,示一再生控制電路第四特定例之電路圖; ;圖為第三實施例中該溫度檢測單元的電路圖; 性圖;5圖為該第三實施例中之溫度檢測單元的溫度特 第二為該第三實施例中之溫度檢測單元的溫度特 f生圖(就比δ又疋值高之電阻而言); 第27圖為由CMOS裝詈开彼你, 度特性圖; ^件做成之半導體裝置的溫 第28圖為習知技藝之半導體記憶體的再生控制單元 的電路方塊圖;以及 第29圖為該半導體記憶體之再生控制動作的溫度相 依性特性圖; 參照第1至26圖,此處將詳細描述依據本發明實施呈 有溫度檢測功能之半導體裝置第一至第三實施例、一測試 =法及具有溫度檢測功能之半導體儲存裝置的再生控制方 的半 如第1圖顯示之第一實施例的具有溫度檢測功能 1244545
導體裝置1包含一内部電路16與切換控制電路15用於切 換該控制電路16之動作狀態。進—步包含的為包括基準單 元13與調節器單元14之偏壓單元Π與-溫度檢測單元 126將以由調節器單元Η來之偏壓VB增偏壓。 基準單元13為將被饋給電力之元件以輸出一基準電 壓Vref,此為由外部被饋給之外部電源電壓或由外部電源 電壓在内部下降之内部下降電源。將被輸出之基準電壓
Vref穩定地被輸出供應電壓波動及作為具有很少或預設溫 度相依性之電壓。 10 15 20 另一方面,調節器單元14為用於輸出偏壓VB +作為 基準電壓Vref輸入之元件。在基準單元13之基準電壓心打 不足於驅動後溫度檢測單元12B的情形中,調節器單元Μ 被提供用於保持充分的驅動能力。除了偏壓VB+以與基準 電壓Vref相同位準被輸出之緩衝器型或構造外,其可被做 成電壓位準為由基準電壓Vref之電阻分割電壓之類被變 換且被輸出的位準平移型式之構造。根據該基準電壓&ef 為穩定電壓之事實,偏壓VB+亦被輸出作為穩定的預設電 壓。 溫度檢測單元12B為在半導體裝置1之工作溫度範圍 内用於檢測預設溫度之元件。溫度檢測單元丨2B被具有該 穩定預設電壓之偏壓VB +偏壓,使得其可穩定地檢測該預 設溫度。該預設溫度之檢測結果被輸出至該切換控制電路 15作為被檢測信號TDOUT 1與TDOUT 2。此處,溫度檢 測單元12B輸出兩種被檢測信號tdOUT 1與TDOUT 2作 13 1244545 五
、發明說明(U 為〇別狐度之檢測結果以如此後被描述地檢測兩點之溫 度。 此處較佺的疋檢測該穩定的預設溫度,此溫度檢測單 元12B之偏壓VB +維持該穩定的預設溫度。明確地說,較 佳的是DC特性不僅在預設電壓為穩定的,而且在不會招 致㈣半導體裝置i之電路動作之類的電壓波動,甚至是 暫怨電力波動或接地電位波動之預設電壓亦然。就此而 言,有效的是低通濾波器或電容元件在偏壓VB+或基準電 壓Vref之供應路徑的適當位置上被配置以吸收因内部電 路之暫態回應所致的暫態雜訊。 用於抑制暫態雜訊之另一有效方法為分離地提供偏壓 VB +至溫度檢測單元12B或供應路徑之接地電位至另一内 部電路。若低通滅波器或電容元件與供應路徑之分支點被 連接’在另—内部電路已發生之暫態雜訊在該分支點被吸 收所以此即較佳的是暫態雜訊沒有跑到溫度檢測單元 12B附近之可能性。 在回應由溫度檢測單元12B來之被檢測信號τ_τ 1與tdout 2下’切換控制電路15輸出控制信號用於依 照各別的被檢測信號TD0UT !與TD〇UT 2切換内部電路 16之動作狀態。作為内部電路16中動作狀態之切換下, 咸信例如内部電路16中關鍵路徑之驅動能力可藉由增加 含有驅動電路之電晶體數目與規模而加強。然後改進關鍵 路徑之動作速度tACCESS為可能的。在低溫區中,相反地 限制關鍵路徑之驅動能力為令人信服的。降低内部電㈣ 1244545 五、發明說明(l2 中之耗用電流IDD便為可能的。 在第-實施例之半導體裝置!的動作特性用溫度最佳 化的例子中,如第2圖顯示地,其動作特性以耗用電流_ 與動作速度tACCESS之溫度特性代表。在第2圖中,二點 之預設溫度txl與tx2被溫度檢測單元UB檢測’使得内 部電路16之動作狀態在各別的溫度ίχ1與以2被切換。 β亥第一預设溫度txl為用於改良耗用電流mD之設 定,其被工作溫度範圍中之最小值tmin保證。在回應用於 檢測該被檢測溫度不高於該第一預設溫度U1之被檢測信 號TD0UT1下,該切換控制電路15輸出一控制信號以限 制内部電路16之關鍵路徑的驅動能力。在此第一預設溫度 txl或低於此時該驅動能力被限制,使得耗用電流mD被 降低以改進該特性保證值。此處,動作速度tACCESS被限 制驅動能力往惡化方向被移動,但若此移動被限制於該特 性保證值之範圍内,則不會有問題產生。 另一方面,该第二預設溫度tx2為用於改良動作速度 tACCESS之設定,其被工作溫度範圍中之最大值加以保 證。在回應用於檢測該被檢測溫度不低於該第二預設溫度 tx2之被檢測彳§號TD0UT2下,該切換控制電路1 5輸出一 控制信號以加強内部電路16之關鍵路徑的驅動能力。在此 第二預設溫度tx2或低於此時該驅動能力被加強,使得動 作速度tACCESS被提高以改進該特性保證值。此處,耗用 電流IDD被加強驅動能力往上升方向被移動,但若此移動 被限制於該特性保證值之範圍内,則不會有問題產生。 15 1244545
五、發明說明
如第3圖頒示之第二實施例的具有溫度檢測功能之半 導體記憶體2被提供再生控制電路25肖記憶體胞元%作 為半導體儲存裝f 2之本質的元#,取代第一實施例之切 換控制電路15與内部電路16。該半導體儲存裝置2進一 步被提供溫度檢測單元12A取代溫度檢測單元12B。此
相同的元件被^曰疋與苐一實施例共同的元件編號並達 成相同的動作/效果,故其描述被省略。 類似溫度檢測單元12B者,記憶體胞元12A為用於檢 測半導體儲存裝置2之工作溫度範圍内預設溫度的合成單 凡。溫度檢測單元12A以具有穩定預設電壓之偏壓VB +加 以偏壓,使得其能穩定地檢測一預設溫度。預設溫度之檢 測結果被輸出作為再生控制電路25之被檢測信號 TDOUT。此處,溫度檢測單元12A如此後將被描述地檢測 一點之溫度。
在回應於由溫度檢測單元12A來之被檢測信號 TDOUT下,再生控制電路25輸出一控制信號用於以該被 檢測信號TDOUT切換一再生期間,以達成對指示記憶體 胞元26中之負溫度特性的資料保存時間tST之穩定的資料 保存。 第4圖顯示第二實施例之半導體儲存裝置2以溫度之 再生期間tREF最佳化的例子。在第4圖中,再生期間tREF 在工作溫度範圍之一預設溫度tx0被數位地切換。結果為 再生期間tREF在工作溫度範圍之預設溫度tx〇或低於此被 設定為長的(第4圖中之(I)),而在工作溫度範圍之預設溫 16 1244545
五、發明說明(l4 度txo或高於此被保持為短的(第4圖中之(π))。 此再生期間tREF藉由回應於由溫度檢測單元ΐ2Α來 之被檢測信號TDOUT下切換如屬於再生控制電路25之環 振盪器之振盪電路的振盪頻率而被切換。在回應於記憶體 胞元26之資料保存時間tST下,如在低溫區内被延長地: 再生期間tREF可被設定為長的以降低在低溫區之耗用電
流IDD而改進在工作溫度範圍中以最小值_被保證之 耗用電流IDD。 此處半導體記憶體2具有〇。(:至9〇〇c之工作溫度範圍 (tmm=〇eC及tmax=9〇eC),此被考慮為溫度切換之特定 例。若用於切換再生期間tREF之預設溫度tx〇以5〇〇c為
例(tX〇=5(TC),再生期間tREI^具有半導體記憶體2被 包裝於内的移動式裝置之系統中於等於或低於4〇〇c之普 通工作溫度被設定為長的期間。結果為耗用電流不僅 於工作溫度範圍之最小值tmin(:= 〇cC)亦在該普通工作溫 度範圍被降低。在普通工作溫度範圍中之耗用電流可被降 低而為在以電池驅動的移動式裝置之類延長連續工作時間 的成因。 第5圖顯示第一與第二實施例之一第一修改a。在第 一與第二實施例之構造中,溫度檢測單元12A與12B藉由 施用由接地電位來之範圍中的偏壓VB+而被操作。所以, j偏C VB+而要為了供應電壓波動或暫態雜訊之穩定的電 壓輸出並需要輕微的溫度相依性或預設溫度相依性。相反 地’第一修改A之溫度檢測單元22被構建以不僅供應偏 17 1244545 五、發明說明(w 疋VB +至正電源亦取代接地電位地供應偏壓至負電 源。 10 15 20 該第一修改A被供應具有一基準單元23與二組調節 器單元24U及24L之一偏壓單元21取代第一與第二實施 例之具有基準單元13與調節器單元14的偏壓單元u。進 而。之11玄第一修改A被提供溫度檢測單元22取代溫度 檢測單it 12A或12B。該第-修改被構建成可被應用 於第一與第二實施例及該提供一(再生或切換)控制電路% 代表該切換電路15或再生控制電路25,及一記憶體胞元 或内部電路36代表内部電路16或記憶體胞元%。此處, 用切換控制電路35切換内部電路36之控制及用再生控制 電路35對記憶體胞元36之栌制 。L制冉生達成類似於第一與第 二實施例之動作/效果,故其描述將被省略。 基準單το 23 ?皮由外部饋給之外部供應電壓或由外部 供應電壓内部下|1备$ # τ Λ 1 h降之内部下降電力供電以輸出基準電壓
Vref 20與Vref 〇5。此-鍤A唯予间' 此一種基準電壓Vref 20與Vref 05可 如此後將被描述地針對一基準命 丞+甩壓Vref被電阻分割電壓 之類被產生。所以,兮笪I、、隹&广 μ寺基準毛壓間之差分電壓具有一常 數的DC電壓差,且夂兄,丨#甘、杜 各別的基準電壓Vref2〇與Vref〇5針 對暫悲電壓波動且有间★日4 士)^ /、有问相特性,使得該常數電壓差可在一 暫態回應内被維持。此外,其溫度相依性亦為等值的。 而且’調節器單元2 4 U與2 4 L分別在回應於 電壓 Vref 20 與 Vref Μ ττ μ 下方;正電源側輸出偏壓VB +及在i 電源側輸出偏壓VB-。 、 ]8 1244545 10 15 20 五、發明說明(l6) 此處,用調節器單元24U與24L保留驅動能力、用於 保留驅動能力之構造、與基準電壓Vref 20及Vref 05與偏 壓VB +及VB-類似於第一及第二實施例者,故其描述將被 省略。 溫度檢測單元22在正電源側被饋給偏壓VB +及在負 電源側被饋給偏壓VB-。基準電壓Vref 20與Vref 05間之 差分電壓在直流電方式與暫態性回應方式具有常數電壓 差。結果為由基準電壓Vref 20與Vref 05被產生之偏壓 VB +與VB-間的差分電壓可以直流電方式與暫態性回應方 式但非以對溫度之相依性地被設定為具有該常數電壓差之 一預設位準。所以,溫度檢測單元22總是被饋給常數的穩 定預設電壓,使得其可穩定地檢測該預設溫度。該預設溫 度之被檢測結果被輸出作為(再生或切換)控制電路35之被 檢測的信號TDOUT。如在第一與第二實施例中就偏壓單元 11已被要求之輕微或預設溫度相依性可被免除以更容易 地產生偏壓VB +與VB-。 此處,藉由提供低通濾波器或電容元件或藉由提供供 應路徑對偏壓VB +與VB-穩定化的測量以排他地供應偏壓 VB +與VB-可與被第一與第二實施例之相同情形被施用。 第6圖顯示第一與第二實施例之一第二修改B。該第 二修改B被提供具有基準單元13與二組調節器單元42與 43之一偏壓單元11取代在第一與第二實施例中具有基準 單元13與調節器單元14的偏壓單元11。 該第二修改B被提供調節器單元42,其與用於饋給偏
19 1244545
10 15 20 五、發明說明(l7) 壓至記憶體胞元或内部電路36之調節器單元43被分離且 與之獨立,而排他地饋給偏壓VB +至溫度檢測單元12A或 12B。結果為不需怕被記憶體胞元或内部電路36的動作造 成之暫態雜訊會進入溫度檢測單元12A或12B之偏壓 VB+,故穩定的偏壓VB +可被施用。此處,調節器單元42 具有類似於調節器單元14之構造。此外,該構造亦可藉由 提供調節器單元24U與24L及溫度檢測單元22取代調節 器單元42與溫度檢測單元12A及12B而被構建。 其餘的構造與動作/效果類似於第一與第二實施例 者,故其描述將被省略。 此處將描述第一與第二實施例及第一與第二修改的各 別元件之特定例。 第7圖顯示之基準單元13的特定例中,具有一第一電 流鏡電路,其由具有一電流調整電阻元件R1被連接於接 地電位與一源極接頭間之一 NMOS電晶體MN1與一以二 極體被連接之NMOS電晶體MN2組成,其被連接一第二 電流鏡電路,其由PMOS電晶體MP1與MP2組成,被連 接以具有一回饋電流。被回饋線路決定之偏電流由另一包 含第二電流鏡電路之PMOS電晶體MP3流至以二極體被連 接之一 PMOS電晶體MP4,使得基準電壓Vref由節點被輸 出。 在第7圖之基準單元13中,第一電流鏡電路之電流鏡 比值用電阻元件R1之電阻改變,以調整偏電流值使得基 準電壓Vi*ef改變。此外,由於如PMOS/NMOS電晶體之裝
20 1244545 五、發明說明(is) 置特性之溫度相依性中之差,其依據該偏電流值展現差溫 度相依性。這些特性在第8圖中被顯示。其存在一偏電流 值,忒等裝置間之溫度相依性被平衡以補償基準電壓Vref 之溫度相依性。然後,電阻元件R1具有R1 = RX2電阻。 5 、在比R1 一 RX之低之電阻側(或在較高偏電流之側),基 準電壓Vref針對電&R1具有相當大之值及針對該溫度之 正相依性,其就保證工作溫度範圍之端部(即最小值bin, 與最大值tmax)之動作特性為較佳的。更明確地說在半導 體裝置1或半導體記憶體2中,各種内部電路之偏麼以基 1〇準電壓Vref為基礎被產生。基準電壓Vref在低溫區下降 以提供降低耗用電流IDD之效果,且基準電壓Vref可在高 溫區上升以改進動作速度tACCESS。所以,一般是運用預 没溫度區作為普通的偏壓。 另方面在比R1 一 Rx鬲之電阻側(或在較低偏電流 15側),溫度上基準電壓Vref之溫度相依性被逆轉,但對電 ,Ri之相依性變成小的,使得相對上之常數電壓可被獲 侍,就算有電阻元件R1之離散亦然。在PMOS/NMOS電 b日|置動作中的溫度相依性被穩定地調整以抑制在偏 毛机區中之溫度相依性,使得具有輕微常數溫度相依性之 2〇 基準電壓Vref可被輸出。 此外在將被檢測之預設溫度於針對之溫度區的邊緣溫 度的方向偏離,以便切換動作狀態或再生期間,甚至是在 p方、或低於R1 = Rx的溫度相依性的情形中,基準電壓Wef ϋ破輪出作為具有預設溫度相依性之電壓。在切換高溫側 21 1244545
10 15 20 五、發明說明(l9) 之資料保存動作為比例之決定因素的再生期間中,就特定 例而言,若將被切換之溫度偏離向低溫側,該偏離被導向 邊緣溫度方向(如參照第4圖)。若在高於或低於R1 = Rx 之電阻側的區域被溫度檢測單元12A與12B之電路構造組 合所選擇,穩定的切換動作可就預設溫度之離散被實現。 在第9圖顯示之偏壓單元21中,用於由來自溫度相依 性A(13)之Vref產生兩種基準電壓Vref 20與Vref 05的基 準單元23係藉由用第7圖之特定例作為基準單元A(13)且 進一步包括基準單元B(13B)所構建。該等基準電壓Vref 20 與Vref 05分別被饋給調節器單元U/L(24U/24L),使得兩 種偏壓VB +與VB-被產生。 在第10圖顯示之基準單元B(13B)的特定例中,具有 數個電阻元件之電阻元件列51透過一 PMOS電晶體MP5 與電壓源被連接。在此構造中,PMOS電晶體MP5之閘接 頭被放大器A1控制,使得電阻元件列51之預設位置被控 制至該基準電壓Vref。藉由控制電阻元件列5 1之預設位 置至基準電壓Vref,兩種基準電壓Vref 20與Vref 05可由 電阻元件列5 1之適當位置被輸出。 第11與12圖分別顯示調節器單元U(24U)與調節器單 元L(24L)之特定例。此外,第11圖亦顯示調節器單元14 之特定例。在第11圖中,與基準電壓Vref 20相同位準之 偏壓VB +藉由控制用放大器A2與電壓源連接之PMOS電 晶體MP6被輸出。在第12圖中,與基準電壓Vref 05相同 位準之偏壓VB-藉由控制用放大器A3透過電阻元件R2與
22 1244545
10 15 20 五、發明說明(2〇) 電壓源連接之NMOS電晶體MN3被輸出。二種調節器單 元均為緩衝器電路用於加強驅動能力而維持基準電壓 Vref20與Vref 05之電壓位準。 第13圖示意地顯示用於第11圖之調節器單元14與 24U的放大器A2之電路構造。NMOS電晶體MN4與MN5 之差分輸入狀態被構建以包括由PMOS電晶體MP7與MP8 組成之有源負載。此外,偏電流被一 NMOS電晶體MN6 饋給,其具有以基準電壓Vref被偏壓之閘接頭。 第14圖顯示溫度檢測單元12A或22。此溫度檢測單 元在由正電源側上之偏壓VB+至負電源側之偏壓VB-的方 向被提供一正溫度特性單元UP1用於連接一個二極體D1 與電阻元件RA及RB,及一負溫度特性單元DN1用於連 接一電阻元件R3與一個二極體元件D2。由正溫度特性單 元UP1之電阻元件RA及RB間與負溫度特性單元DN1之 電阻元件R3及二極體元件D2間,分別具有正溫度特性電 壓Vnu之與負溫度特性電壓Vnd之接頭nu與nd與比較器 A4之輸入接頭被連接。此外,由比較器A4,其被輸出溫 度之被檢測信號TDOUT。此處,用於溫度檢測單元12A 之偏壓VB-為接地電位,且用於溫度檢測單元22之偏壓 VB-為來自調節器單元24L之偏壓VB-。在其中之一情形 中,電壓差VB被施用作為正溫度特性單元UP1與負溫度 特性單元DN1之輸出電壓。 此處,用於檢測兩種以上溫度之如溫度檢測單元12B 的溫度檢測單元可藉由包括具有由用進一步的分割電阻元
23 1244545 10 15 20 五、發明說明(21 ) 件RA與RB所獲得之適當電壓分割位置之輸出的正溫度 特性單元與一比較器依照將被檢測的溫度個數而被構建。 如第15圖顯示地,正溫度特性電壓Vnu藉由用電阻 元件RA與RB分割電壓而被獲取,如將二極體D1之前進 電壓VF由正電源之偏壓VB +下降。負溫度特性電壓Vnd 藉由提高電壓被獲取,如將二極體D2之前進電壓VF由負 電源之偏壓VB-上升。此處,前進電壓VF具有-2mV/t之 溫度特性。 如由偏壓VB +下降前進電壓VF所設定之正溫度特性 電壓Vnu展現正溫度特性,其用溫度特性+2mV/°C以電阻 元件RA與RB分割而被決定。另一方面,如由偏壓VB + 上升前進電壓VF所設定之負溫度特性電壓Vnd,具有用 溫度特性-2mV/°C以電阻元件RA與RB分割而被決定。藉 由適當地調整電阻元件RA與RB間之電阻比,電壓Vnu 與Vnd被促成在一預設溫度相交。以數值為例,在預設温 度 txO 時,(VB+)—(VB-)=2V,且 VF=0.7V,電阻元件 RA與RB間之電阻比可被設定為RA : RB二6 : 7。 此處在第一修改A中,偏壓VB +與VB-被饋給為同相 内之信號,使得第15圖之特性幾乎不會針對電壓值之離散 而被影響。此外,在偏壓VB-為接地電位之情形中(如第一 實施例之半導體裝置1與第二實施例之半導體記憶體2的 情形),負溫度特性電壓Vnd被二極體D2之前進電壓VF 上升所設定,使得其不會被來之偏壓單元11之偏壓VB + 離散所影響。相反地,正溫度特性電壓Vnu被來自偏壓
24 1244545 10 15 20 五、發明說明(22 術之前進電壓VF下降所設定。所以,偏壓vb +必須以 來自偏壓單元U或41之㈣或預設溫度相依性穩定地被 饋給。 假設偏壓VB +離散、偏壓VB_為接地電位且沒有離 散,則偏壓VB +之離散為正/負溫度特性單元υρι/〇Νι間 之電壓差。依照偏壓VB+向負電壓側之離散,電壓差vb 亦向負電壓側離散,且正溫度特性電壓Vnu亦向負電壓側 離散(第15圖之(F))。若偏壓VB +具有正溫度特性,電壓 差VB因之具有正溫度特性,且類似的溫度特性亦在電壓 Vnu出現(第15圖之(G))。若溫度特性在參考高溫區被考 慮,其在低溫側具有大的離散。 藉由離散,電壓Vnu與Vnd相交處之溫度tx由預設 溫度txO被移向高溫側。在半導體記憶體2之再生期間tREF 的切換控制中,較長的再生期間tREF被擴充至高溫側而 使記憶體胞元26之資料保存特性惡化。依據該等設定狀 況,再生期間tREF可變得比資料保存時間tST長,且資料 可消失(第4圖中之(E))。 此離散將做為特定數值之例。在第14圖,ra : rb == 6 · 7被滿足,電壓vnu與Vnd滿足下列等式: Vnu= (RB/(RA+RB))x (VB-VF) -(7/13)x (VB-VF)...........................⑴ 及
Vnd = VF (2) 右- 0.2V之離散就VB = 2V發生,或(i)被改寫為: 25 1244545 10 15 20 五、發明說明(23 )
Vnu二(7/13)x (2 — 0.2 — VF) Γ 由式(2)與式(3),電壓Vnu與Vnd之交叉電壓為表示成: (7/13)x (2-0.2-VF) = VF VF-(1.8x 7)/20- 0.63 .................. ⑷ 其被假設在預設溫度txO時VF=〇.7。所以,預設溫度tx 之離散被VF之溫度特性(_2mV/°C)決定如下: △ tx= tx — tx0= (630 — 700)/(-2)= 3 5°C 就第4圖為例之設定txG=5(rc,_85χ:,且此設定就 tmax= 90。(:為不足的。 將被檢測之預設溫度的離散被抑制或在内部動作向邊 緣切換之温度方向的離散至目前被描述。所以,該溫度檢 測可藉由在第7圖之基準單元13的電阻元件R1設定電阻 加以確保而设立具有輕微或預設溫度相依性之特性區(參 照第8圖)。 在第16與17圖中,此處顯示的第一與第二特定例為 第14圖之^度檢測單元丨2A或22中之二極體元件D1與 D2以半導體震置1或半導體記憶體2之類被構成的情形。 在此第與第二特定例中,其構建是以在N型基體上為例。 在第16圖之第一特定例中,二極體電極D1與D2係 由冰擴散層與淺擴散層形成。在CMOS裝置元件之類被使 用之P尘井層61,62等中,P型井層61與P型井層62分 離,盆中一,. ,、 内#電路被配置而被深擴散層運用於構建陽極 ,頭。陰極接頭運用將在p型井層61中被構成之CMOS 衣置元件的源/汲極層之N型擴散層63之類。與構成内部
26 1244545
"勺里井層62分離且與之獨立的P型井層61被運 使身于自内^電路潛逃之雜訊可被抑制以構建穩定的正 溫度特性部位UP1與負溫度特性部位醜。此處,二極體 電極 D 1 與 J) 2 可 LV 4s y ία 2了以類似於各別傳導層之傳導型式被逆轉的 情形被構建。 10 15 20 第17圖之第二特定例為在N型基體上構成的案例。二 極hTC件D1肖D2由N型基體與p型擴散層形成。該N 型基體可被運用作為陰極接頭,且陽極接料運用形成 MOS裝置元件之源極/汲極層的p型擴散層65之類。為 抑制由構成連結内部電路之?型擴散層66來的雜訊影響, N 5L擴政層67在p型擴散層66與被p型擴散層%圍繞之 P型擴散層65間被配置。該N型擴散層67被接地電位之 類加以偏壓做為N型基體之偏壓接頭。藉由自周邊電路吸 收基體電流,饋送穩定偏壓至二極體元件之陰極接頭的功 能被給予以提供由周邊電路來之屏蔽結構。此處,二極體 電極D1與D2可以類似於各別傳導層之傳導型式被逆轉的 情形被構建。 此處,二極體元件D1與D2亦可被二極體連接之雙極 元件或二極體連接MOS電晶體元件取代。 接著,在偏壓單元11,21或41被輸出之預設電壓vb 具有預設溫度相依性之情形中被施加至溫度檢測單元丨2 A 或22的效果將參照第18與19圖被描述。 第1 8圖顯示半導體裝置1或半導體記憶體2之類的動 作狀態將在比要被檢測之預設溫度txO高的溫度區(χ)(第 27 1244545 五、發明說明(25 18圖中之(X))内被改變的情形。在此溫度區中,再生期間 tREF將在例如半導體記憶體2中被設定為短的。
兩種溫度相依性在此情形中被考慮。在第一種情形 中,預設電壓VB之電塵值被設定且參照於高溫區被設定 之預。又电壓VB的負溫度特性被用作為一預設溫度相依 性。溫度檢測單元12Α 3戈22紅溫度特性電壓Vnu用此 溫度相依性被特徵化(在第18圖之⑴),以參照該高溫區具 有比低溫區高的電壓值。結果為,將被檢測之溫度以⑴ 就區域(X)比起在溫度方向邊緣之預設溫度tx〇被移向較低 溫側以改變動作階段。 在第二種情形中,預設電壓VB之電壓值被設定且參 照於低溫區被設定之預設電壓VB的正溫度特性被用作為 一預設溫度相依性。在此情形中,正溫度特性電壓vnu用 此溫度相依性被特徵化(在第18圖之(2)),以參照該低溫區 具有比低溫區高的電壓值。結果為,將被檢測之溫度
就區域(X)比起在溫度方向邊緣之預設溫度tx〇被移向較低 溫側。 若自偏壓單元11,21或41將被輸出之預設電壓VB 的溫度相依性之離散在預設溫度相依性之範圍内,則將被 檢測之溫度不要咬到具有將被改變之動作狀態的區域 内’使得溫度檢測之切換動作可被穩定化。 第19圖顯示具有將被改變之動作狀態的區域(χ)(在第 19圖之(X))為在比將被檢測之預設溫度tx〇低的溫度區之 情形。在此情形中,類似於第18圖之情形的動作/效果可 28 1244545
10 15 20 五、發明說明(26 ) 被達成,所藉由的是設定預設電壓VB之電壓值使得負溫 度特性進入參照在低溫區(在第19圖之(3))被設定之檢測 的預設溫度相依性,或設定預設電壓VB之電壓值使得正 溫度特性進入參照在高溫區(在第19圖之(4))被設定之檢 測的預設溫度相依性。 此外,該構造亦可被修改,使得具有第14圖之負溫度 特性的二極體D1與D2可被具有正溫度特性之電壓下降單 元取代。在此情形中,若預設電壓VB被給予類似第1 8與 19圖之預設溫度相依性,類似的動作/效果亦可被達成。 此處,MOS電晶體之有源負載之類咸信為具有正溫度特性 之電壓下降單元的例子。 接著,再生控制電路25之特定例在第20至23圖被顯 示。在此構造中,控制信號REFC自振盪電路部位RO被 輸出至記憶體胞元26,其中反相器邏輯閘之奇數級被連接 成迴圈形狀。 振盪電路部位RO之各別反相器邏輯閘的PMOS電晶 體與NMOS電晶體之源極接頭分別透過PMOS電晶體(或 MP之元件電晶體)及NMOS電晶體(或MN之元件電晶體) 與電源電壓及接地電位被連接,以定出振盪電路部位RO 之各別的反相器邏輯閘之驅動電流。該驅動電流藉由用回 應於來自溫度檢測單元12A或22之被檢測信號TDOUT被 控制的選擇器52與53來選擇不同電流值之電流源IU1與 IU2及IL1與IL2。在該反相器邏輯閘中,傳播延遲時間依 據該控制電流被控制再生期間tREF之切換。
29 1244545 五、發明說明(27 ) 5 10 15 20 第2 1圖顯示一第二特定例。該振盪電路部位r〇具有 與第1圖之第一特定例相同的構造。在第二特定例中,振 盪期間之驅動能力的控制藉由控制該電源電壓被實現。一 控制電壓被選擇器54選擇,其回應於來自溫度檢測單元 12A或22之被檢測信號TDOUT被控制,且透過一緩衝器 電路A5與振盪電路部位r〇之低壓側接頭被連接。該再生 期間tREF藉由控制振盪電路部位r〇之低壓側接頭被控制 而使該驅動電源電壓為可變的。 第22圖顯示一第三特定例。此例具有與第一及第二特 疋例之振盪電路部位R〇相同的構造。該第三特定例藉由 用選擇器55切換該振盪電路部位化〇之迴圈級數目而被構 建’以使其振盪期間為可變的而切換該再生期間tREF。該 切換以自溫度檢測單元12八或22被輸入選擇器乃之被檢 測信號TDOUT被做成。 第23圖顯示一第四特定例。在此特定例中被構建一頻 率分割電路,#中0型正反器以串聯被連接,且一振盪信 號自一未晝出之振盪電路被輸入作為第一級之輸入信號 Φ在σ玄構^中,位於預設頻率分割比之振盪信號被一選 擇為56適當地選擇。該選擇以自溫度檢測單元或u 被輸入延擇裔56之被檢測信號被做成。 ^依據目月"皮描述之第一與第二實施例或其修改,其内 :動作或再生期間tREF可在被溫度檢測單元以或i2B 檢:之預設溫度tx0被切換,所依據的是在具有溫度檢測 勺半導衣置1之類的動作特性之溫度相依性或具有
1244545 五、發明說明(μ) 溫度檢測功能的記憶體胞元2 6之類或半導體記憶體2之類 的電何保存特性之溫度相依性。結果為記憶體胞元26之類 的内部動作或資料可在廣大的工作溫度範圍(如tmin至 tmax)上被保持。 5 特別是在半導體記憶體2之類,依照記憶體胞元之被 儲存笔荷的保存時間在高溫變得較短的資料保存特性,再 生期間tREF在回應於記憶體胞元26之類的資料保存時間 tST下,在高溫區就較短的資料保存時間tsT被設定為短 的,及在低溫區就較長的資料保存時間tST被設定為長 10 的資料可在鬲溫區被保存,且伴隨再生動作之耗用電流 IDD可藉由抑制低溫區多於必要的再生動作被降低。特別 是若用於切換再生期間tREF之預設溫度tx〇在比普通工作 溫度南的溫度被設定,再生期間tREF可在普通工作溫度 被设定為長的而降低普通工作狀態中之電流耗用。 15 此外在第一修改A之溫度檢測單元22中,偏壓VB + 被施用至正電源側,且偏壓VB_被施用至負電源側,使得 正電源側與負電源側間之電壓差被維持於該預設電壓 VB。偏壓VB +與VB-由基準電壓力紆被產生以具有 輸出特性用於維持預設電壓差與等值的同相位暫態回應輸 =特|±所以在概度檢測單元22之正/負電源間,預設電 壓VB被偏壓作為DC特性,且該電壓差可以暫態回應方 式被維持於預設電壓VB。就算有偏壓VB +與VB_之波動, 穩定的溫度檢測可在沒有預設溫度tx〇之任何波動被檢測 下地被成。 31 1244545
10 15 20 五、發明說明(29 ) 此外,預設電壓VB低於外部電源電壓與接地電位間 之電壓差。所以,溫度檢測單元22可以用具有的電壓波動 寬比外部電源電壓相關之特定被允許的波動寬較小之預設 電壓VB被偏壓而進一步抑制將被檢測之預設溫度txO的 波動。 此外,此構造可被修改,使得用於將第14圖之溫度檢 測單元12A或12B偏壓VB +被具有輕微溫度相依性或預設 溫度相依性之預設電壓。所以,藉由定出用於將溫度檢測 單元12A或12B偏壓的偏壓VB +之溫度相依性,改進溫度 檢測單元12A或12B之檢測精確度為可能的。 藉由製作預設電壓VB具有預設溫度相依性之構造, 該方向邊緣可就將被檢測之溫度被設定,使得在將被檢測 之門檻值的動作狀態可以可靠地被改變。 此外,在以具有用於輸出基準電壓Vref,Vref 20與 Vref 05之基準單元13與23及用於輸出自基準電壓Vref, Vref 20與Vref 05被產生之偏壓VB +與VB-下,偏壓VB + 與VB-可具有等值的DC特性與等值的同相位暫態回應特 性。 此外,依據第7圖顯示之基準單元13的特定例,輸出 電壓Vref與其溫度特性依據電阻元件R1之電阻改變。所 以,若電阻元件R1被調整,預設電壓VB可被調整以具有 輕微溫度相依性或預設溫度相依性。 若在偏壓VB +與VB-之至少一供應路徑上更被提供低 通濾波器或電容元件,該等波動可直接或透過溫度檢測單
32 1244545
10 15 20 五、發明說明(3〇) 元12A,12B或22針對電壓波動被抑制而使溫度檢測單元 22之偏壓VB穩定化。 若溫度檢測單元如第14圖顯示地具有正溫度特性單 元UP1與負溫度特性單元DN1,其中隨溫度改變之輸出特 性具有彼此相逆的溫度相依性且具比較器A4用於比較二 者之輸出值,預設溫度txO可藉由使具有彼此相逆的特性 之輸出信號相交而被檢測。 此外,正溫度特性單元UP1與負溫度特性單元DN1 被構建以包括二極體元件D1與電阻元件RA,RB,及電阻 元件R3與二極體元件D2。若二極體元件D1與D2被給予 等值的溫度特性且電阻元件RA,RB與R3若進一步被分 為電阻元件群組,使得整個輸出接頭由預設電壓分割位置 被抽取,則檢測數個溫度為可能的。 此外,二極體元件D1與D2可被設於MOS電晶體之 井擴散層61與源極/汲極擴散層63間,且井擴散層61可 與MOS電晶體被配置之井擴散層62分離且與之獨立。此 外,該構造可在基體層與MOS電晶體之源極/汲極擴散層 65間被做成,且用於由外侧降低基體雜訊之屏蔽結構的 N+-型擴散層67可繞著源極/汲極擴散層65被形成。所以, 防止雜訊由周邊電路潛逃之二極體元件D1與D2可運用於 MOS電晶體之習知技藝的處理被構建。此外,二極體元件 D1與D2可被二極體連接之雙極元件或二極體連接之MOS 電晶體元件取代。 溫度檢測單元12A或12B具有的構造中負電源側為在
33 1244545
10 15 20 五、發明說明(31 ) 接地電位,且可達成類似於溫度檢測單元22之特性/效 果。然後若接地電位由專用的供應路徑被供應至溫度檢測 單元12A或12B,防止由周邊電路潛逃之雜訊為可能的。 第24圖顯示在第三實施例中具有溫度檢測功能之半 導體裝置或半導體記憶體的溫度檢測早元3。在此構造 中,溫度檢測單元3之被檢測結果容易地在測試時間被修 正。在第24圖中,被檢測之信號TDOUT 50在實際動作時 間於將被檢測之預設溫度txO(如50°C)被取得。被檢測之信 號TDOUT 90在溫度特性測試時間於測試溫度(如90°C )被 取得。此外,虛線部位71與72為在溫度特性測試時間靠 近測試溫度之溫度(如87°C與93°C)之被檢測信號TDOUT 87 與 TDOUT 93。 正溫度特性單元UP2被提供一電阻元件群組73,包括 數個電阻元件取代在正溫度特性元UP1之電阻元件RA與 RB。在電阻元件群組73之各別預設接頭的電壓被輸入一 比較器群組C1中之各別比較器作為正溫度特性電壓 Vnu50,Vnu90,Vnu87,Vnu93 ° 此時,一選擇群組 S1 由 電阻元件群組7 3之各別接頭nu2至mx4、nu 10至nu 12、 nu6至nu8與nu 14至nu 16選擇預設接頭。該選擇群組S 1 包括構成MOS裝置之傳送閘T2至T4、T10至T12、T6 至T8與T14至T16。選擇信號fx<2>與fz<2>就傳送閘T3, Til,T7與T15被選擇用於選擇在電阻元件群組73中預設 溫度選擇之設定值;選擇信號fx<l>與fz<l>就傳送閘T2, T10,T6與T14被選擇用於為該等設定值選擇正修正;以
34 1244545 五、發明說明(32 及送擇#號fx<3>與fz<3>就傳送閘Τ4,Τ12,Τ8與T16 被遙擇用於選擇負修正。此處,在比較器群組c丨被完成 之比較結果用一反相緩衝器群組B丨在邏輯信號被反相、 波形被成形及驅動能力被給予,使其被輸出作為被檢測信 號 TDOUT 50,TD0UT 90,TD〇UT 8?與 TD〇UT %。此 處,廷擇/修正信號&<1>至fx<3>為用於驅動pM〇s電晶 體之低的有源信號,及選擇/修正信號fz<1>s fz<3>為用 於驅動NMOS電晶體之高的有源信號。 10 15 20 此處描述將被溫度檢測單元3檢測之預設溫度u〇(如 50°c)的兩種修正方法。—第―種方法為修正藉由在溫度特 性測試時間檢測測試溫度(如9Gt)所獲得之被檢測信號 TDOUT90。在普通動作狀態中,於測試溫度(如赋)之 正溫度特性電壓Vnu90超過負溫度特性電壓VM,使得被 才双測吕號TDOUT 90邊短卜姑q . ^ 璉輯上被反相以輸出低位準信號。然 而若組成電阻元件群組73《電阻元件的薄片電阻被製造 的離散之類降低,該正溫度特性電壓Vnu9G甚至在測試溫 度⑼C)也不會超過負溫度特性電壓Vnd,使得被檢測信 號T卿㈣輸出該高位準錢。然後若被修正信號fx<i> 至fz<l>被選擇以選擇接頭nu 1〇,則正溫度特性電壓⑽ =0上升’使得被檢測信號TD_ 9Q可被反相以檢測該測 試溫度。
此外’在薄片電阻為高的情形中,被檢測信號TD〇UT ==(9n:)心為低”錢。在此情形中,該 …喊透過被選擇信號〜2>與匕2>由被修正信號砂 35 1244545 10 15 20 五、發明說明(33 ) 與fz<l〉被切換為被修正信號fx<3>與fz<3>,使得被檢測 信號可採取被反相為低位準之信號所選擇的電阻元件群組 73之接頭位置的被修正位置。 預設溫度tx0(50°C )之檢測為如測試溫度(90°C )之檢測 者由相同電阻元件群組73之電阻分割所構成,使得被檢測 信號TDOUT 50亦可被就被檢測信號TDOUT 90被完成之 類似修正所輸出。所以,正溫度特性電壓Vnu 50利用相同 的修正信號fx<3>與fz<3>被設定為接頭nu4之電壓。在沒 有於預設溫度tx0(5(TC)之任何測試下,在該預設溫度(50 °C )之溫度檢測可同步地被在測試溫度(90 °C )之溫度檢測 的修正加以修正。 在第二種方法中,測試溫度(90°C)不僅用被檢測信號 TDOUT 90,亦用被檢測信號TDOUT 87與TDOUT 93被 檢測。這些被檢測信號TDOUT 87與TDOUT 93在靠近測 試溫度(90°C )之高、低溫侧邏輯地被反相。藉由進行被檢 測信號TDOUT 87與TDOUT 93之輸出邏輯位準可為相反 的邏輯位準之修正下,由87°C至93°C之被檢測溫度的誤差 針對測試溫度(90°C)被調整。此外,修正被進行以使被檢 測信號TDOUT 90之輸出邏輯位準反相,且調整就測試溫 度之溫度檢測以較高精確度被完成。 這些修正亦類似地在預設溫度tx0(50°C )之檢測側被 完成以輸出被檢測信號TDOUT 50,使得在預設溫度(50°C) 之溫度檢測的修正可以不需在預設溫度(50°C )之任何測試 地以在測試溫度(90°C )之溫度檢測的修正同步地被完成。
36 1244545 10 15 20 五、發明說明(34 ) 此外,高精準度的修正可用附近溫度間之小溫度差的 調整及在高、低溫侧附近的溫度修正後用測試溫度之二階 段修正被做成。 亦為較佳的是適當地掌握在測試溫度檢測時間,該被 檢測結果針對測試溫度被移向高或低溫度側之溫度方向。 此處,測試溫度之被檢測部分在若僅於溫度特性測試 時間被啟動時在普通工作時間為沒有電源的,故耗用電流 IDD不會增加。 第25與26圖顯示在溫度檢測單元3之溫度特性的特 定例。第25圖顯示在正溫度特性單元UP2中電阻元件群 組73之各別電阻為該等設定值的情形。負預設溫度單元 DN1之輸出接頭展現固定的負溫度特性電壓Vnd。在回應 於被傳送閘T2至T4、T10至T12、T6至T8與T14至T16 之選擇下,正溫度特性單元U2之輸出接頭nu輸出電阻元 件群組73之各別接頭nu2至nu4、nulO至nul2、nu6至 nu8及nu 14至nu 16的電壓。第2 5圖顯示三種正溫度特性 電壓Vnu。若被選擇之信號,\<2>與fz<2>被選擇,接頭 nu3,nul 1,nu7與nul 5被選擇,且與負溫度特性電壓Vnd 之相交處被設定為預設檢測點。在各別相交處,被檢測信 號 TDOUT 50,TDOUT 90,TDOUT 87 與 TDOUT 93 之邏 輯位準被反相,使得溫度50°C,90°C,87t與93°C被檢測。 第26圖顯示組成電阻元件群組73之電阻元件的薄片 電阻針對設定值上升的情形。當各別電阻器之電阻上升 時,電阻元件群組73之各別接頭nu2至nu4、nu 10至nu 1 2、
37 1244545 五、發明說明(35) 5 15 仙6至nu8及nul4至均一地上升。在這些電壓上升 下’各別接頭之正溫度特性電壓Vnu與負溫度特性電壓 Vnd間之相交處均一地平移至低溫側。所以將用各別被檢 測信號被檢測之溫度會被移向比預設溫度低之低溫侧。為 了消除這些誤差’修正信號fx<3>與&<3>被選擇而取代選 擇心2>與fz<2>。接頭_,_,仙8與—透過傳送 閘丁4,。丁12,T8與Tl6被選擇,使得所有的溫度檢測⑼ C ’ 90。(:,87t:與93。〇可同步地被修正。 依據至目前描述之第三實施例,習知技藝與實際測試 溫度之溫度特性賴的被檢測結果間之誤差被測量,使得 溫度檢測單元可以該等誤差之數量為基礎相對地被修正。 該溫度檢測單元可不需在預設溫度⑽之溫度檢測測試下 相對地被修正。所以,在預設溢度㈣之動作測試不需在 新近被完成,而是可在習知技藝中就整個工作溫度範圍(由 tmm至tmax)保證動作特性已在工作溫度範圍之最大值 tmax或最小值tmm的測試之時間被完成。該測試時間可 被縮短以壓縮測試成本。 此外,如由測試溫度或其附近溫度被選擇之具有小溫 度差的至少二溫度被檢測,使得測試溫度在二被檢測結果 彼此相反的狀態中小的溫度差内。藉由調整此小溫度差, 測試溫度之檢測精確度可被調整,以調整被檢測結果之有 誤差的數量而以相對地高精確度修正溫度檢測單元3。 此外,如由測試溫度或其附近溫度被選擇之具有小溫 度差的至少二溫度被檢測。所以,判斷被檢測結果是被移 20 1244545 五、發明說明(36 向實際測試溫度之高/低溫度側為可能的而有效率地執行 修正程序。 此外’在此構造中,直至被檢測信號TD〇ut 87與 TDOUT 93之被檢測結果變成相反之差已被修正後,直至 被檢測k號TDOUT 90之被檢測結果被反相的差進一步被 修正。結果為,測試溫度之檢測精確度可被改進,以相對 地高精確度來修正溫度檢測單元3。 此外,溫度檢測單元3可被給予在溫度特性測試時間 之測试溫度的被檢測誤差相同的修正量。 此外,將選擇性地為溫度檢測與正溫度特性電壓乂加5〇, Vnu 90 ’ Vnu 87與Vnu 93被連接之各別接頭仙2至⑽*、 nulO至nul2'nu6至nu8與仙14至叫16被電阻元件群組 73用電阻分割使得其相互成比例的。所以,預設溫度㈣ 之修正可被等化為在測試溫度中之誤差量。 此外,測試溫度之檢測部位僅在溫度特性測試時間被 啟動且在普通工作時間被留為無源的,使得無電流被耗用 而不會增加耗用電流IDD。 此處,本發明應不受限於前面第—至第三實施例,而 自然地可在不會偏離其要旨的領域内以各種方式被改良及 修改。 例如,本貫施例已藉由檢測一或二點之溫度被描述。 然而:本發明應不限於此而可檢測三點以上之溫度。在回 應於二點以上的溫度檢測下,半導 干冷版衣置等之動作狀態可 被切換。 39 1244545
40 1244545 五、發明說明(38) 溫度下使其動作狀態最佳化 ,用於具有該溫度檢測功能之 半導體儲存裝置之測試方法與再生控制方法。 元件標 號對照 表 元件編號 譯 名 元件編號 譯 名 1 半導體裝置 25A 記憶體胞元 2 半導體儲存裝置 25B 記憶體胞元 3 溫度檢測單元 25C 記憶體胞元 11 偏壓單元 25D 記憶體胞元 12A 溫度檢測單元 26 記憶體胞元 12B 溫度檢測早元 35 再生控制電路 13 基準單元 36 内部電路,記憶體胞元 13B 基準單元 41 偏壓單元 14 調節器單元 42 調節器單元 15 切換控制電路 43 調節器單元 16 内部電路 51 電阻元件列 21 偏壓單元 52 選擇器 22 溫度檢測單元 53 選擇器 23 基準單元 54 選擇器 24A 調節器單元 55 選擇器 24L 調節器單元 56 選擇器 24U 調節器單元 61 P型井層 25 再生控制電路 62 P型井層 元件標 號對照 表 元件編號 譯 名 元件編號 譯 名
41 1244545 10 五、發明說明(39) 63 N型擴散層 64 N型擴散層 65 P型擴散層 66 P型擴散層 67 N+-型擴散層 71 虛線部位 72 虛線部位 73 電阻元件群組 100 半導體記憶體 101 再生控制電路 102 記憶體胞元 42

Claims (1)

1244545 10 15 20 t、申請專利範圍 1. 一種具有溫度檢測功能之半導體裝置,包含: 一溫度檢測單元用於檢測一預設溫度;以及 一偏壓單元被輸出具有輕微溫度相依性之預設電壓 或具有預設溫度相依性之預設電壓以使該溫度檢測單元 偏壓。 2. 如申請專利範圍第1項所述之具有溫度檢測功能之半導 體裝置, 其中該溫度檢測單元包括: 一電壓下降單元與預設電壓側被連接且具有負溫度 特性之電壓下降特性; 其中當溫度檢測將以透過該電壓下降單元被產生且 具有正溫度特性之輸出電壓為基礎時, 於該動作特性將在等於或高於被檢測預設溫度被改 變的情形中,該預設電壓具有負溫度特性用於設定高溫 側之電壓值為一設定值,或正溫度特性用於設定低溫側 之電壓值為一設定值,以及 於該動作特性將在等於或低於被檢測預設溫度被改 變的情形中,該預設電壓具有正溫度特性用於設定高溫 側之電壓值為一設定值,或負溫度特性用於設定低温側 之電壓值為一設定值。 3. 如申請專利範圍第2項所述之具有溫度檢測功能之半導 體裝置, 其中該電壓下降單元包括一個二極體元件。 4. 如申請專利範圍第1項所述之具有溫度檢測功能之半導
-43 1244545 10 15 20 六、申請專利範圍 體裝置, 其中該溫度檢測單元包括: 一電壓下降單元與預設電壓側被連接且具有負溫度 特性之電壓下降特性; 其中當溫度檢測將以透過該電壓下降單元被產生且 具有負溫度特性之輸出電壓為基礎時, 在該動作特性將在等於或高於被檢測預設溫度被改 變的情形中,該預設電壓具有正溫度特性用於設定高溫 側之電壓值為一設定值,或負溫度特性用於設定低溫側 之電壓值為一設定值,以及 於該動作特性將在等於或低於被檢測預設溫度被改 變的情形中,該預設電壓具有負溫度特性用於設定高溫 側之電壓值為一設定值,或正溫度特性用於設定低溫側 之電壓值為一設定值。 5. 如申請專利範圍第4項所述之具有溫度檢測功能之半導 體裝置, 其中該電壓下降單元包括一有源負載之MOS(金屬 氧化物半導體)電晶體。 6. —種具有溫度檢測功能之半導體裝置,包含: 一溫度檢測單元用於檢測一預設溫度; 一第一偏壓單元用於輸出一第一電壓將該溫度檢測 單元之正電源側偏壓;以及 一第二偏壓單元用於輸出由該第一偏壓單元下降一 預設電壓的一第二電壓將該溫度檢測單元之負電源側偏
44 144545 六、 申請專利範圍 壓, 其中該溫度檢測單元以該預設電壓被偏壓。 ::專利範圍第6項所述之具有溫度檢測功能之半導 其中與第二偏壓單元具有Dc輸出特性用 表維持該預設電壓為該等第一與第二電壓間之電壓差並 具有等值的同相位暫態性回應輸出特性。
8·如申請專利範圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中該預設電壓小於外部電源電壓與接地電位間之 電壓差。 9·如申6月專利冑圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中該等第一與第二偏壓單元至少之一包括·· 基準單元用於輸出一基準電壓;以及
一調節器單元用於以該基準電壓為基礎輸出該預設 電壓。 、 10·如申μ專利範圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中該等第一與第二偏壓單元至少之一包括: 一第一傳導型MOS電晶體; 一電阻元件與該第一傳導型M0S電晶體之源極接頭 被連接;以及 一電流鏡電路含有一第二傳導型MOS電晶體,並具 -45 1244545 六、申請專利範圍 有一電流輸入接頭與該第_ 瓸油a 4 傳¥型M〇s電晶體之汲極接 、被連接與一電流輸出接盘 ^ ee ^ ^ ^ 、”忒弟一傳導型MOS電晶體 問極接頭破連接而構建—回饋迴圈,以及 :由設置具有該預設電阻之電阻元件,該等第一與 壓至少之一被調整以具有-輕微溫度相依性或一 預故溫度相依性。 比如申請專利範圍第9項所述 體參置, ,、有▲度檢測功能之半導 其中該基準單元包括: 一第一傳導型MOS電晶體; -電阻元件與該第—傳導龍〇s電晶體之源極 被連接;以及 一電流鏡電路含有—第二傳導型刪電晶體,並且 有一電流輸人接頭與該第—傳導型則S電晶體之沒極接 頭被連接與-電流輸出接頭與該第—傳導龍〇s電晶體 之閘極接頭被連接而構建一回饋迴圈,以及 藉由設置具有該預設電阻之電阻元#,該基準電壓 被凋整以具有一輕微溫度相依性或一預設溫度相依性。 12·如申請專利範圍第6項所述之具有溫度檢測功能之半導 體裝置, * 其中由該等第一與第二偏壓單元至少之一至該溫度 檢測單元的-第一與第二電壓至少之一的供應路徑包括 一低通濾波器或一電容元件。 13.如申請專利範圍第6項所述之具有溫度檢測功能之半導 -46 1244545 六、申請專利範圍 體裝置, 其中該溫度檢測單元包括: 一預設溫度檢測單元用於檢測該預設溫度; -基準電壓溫度檢測單元用於在溫度2測試時間 檢測該測試溫度;以及 -修正單元用於以在該測試溫度中之測試溫度檢測 單元的檢測結果之誤差量為基礎修正該預設溫度檢測單 元。 10 15 20 14·如申請專利範圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中該溫度檢測單元包括: 一預設溫度檢測單元用於檢測該預設溫度; 至少任何二個溫度檢測單元在一溫度特性測試時間 具有一檢測溫度被設定為該測試溫度,一第一附近溫度 檢測單元被設定為在高溫側具有輕微檢測溫度差之一第 一附近溫度,及一第二附近溫度檢測單元被設定為在低 溫側具有輕微檢測溫度差之一第二附近溫度;以及 一修正單元用於以等值的修正為基礎各別地在至少 一檢測單元上修正該溫度檢測單元,具有在至少任何二 檢測單元間被設定的二端點被檢測溫度可能在檢測該測 試溫度時彼此相反。 15·如申請專利範圍第14項所述之具有溫度檢測功能之半導 體裝置,進一步包含: 該測試溫度檢測單元、該第一附近溫度檢測單元與 47 1244545 10 15 六、申請專利範圍 該第二附近溫度檢測單元,及 其中藉由檢測該測試溫度將在該測試溫度檢測單元 與該等第一及第二附近溫度檢測單元上被完成之等值的 修正包括: 一第一修正以修正差異至由該等第一與第二附近溫 度檢測單元來之被檢測結果彼此相反為止;以及 弟一修正以修正差異至由該等第一與第二附近溫 度檢測單元來之被檢測結果彼此相反後,來自該測試溫 度/IDL度檢測皁元之被檢測結果被反相為止。 16·如申請專利範圍第14項所述之具有溫度檢測功能之半導 體裝置, 其中該修正單元使該預設溫度檢測單元受到的修正 量等值於至少二檢測單元之誤差量。 17·如申請專利範圍第14項所述之具有溫度檢測功能之半導 體裝置, 其中该預設溫度檢測單元、該測試溫度檢測單元、 该第一附近溫度檢測單元與該第二附近溫度檢測單元包 括· 一電阻元件群組,具有一溫度相依性之電壓被施用 於;以及 遥擇單元用於選擇將被該電阻元件群組分割之該 預設電壓分割位置。 18·如申請專利範圍第17項所述之具有溫度檢測功能之半導 體裝置, 48 1244545 六、申請專利範圍 其中該修正單元包括: 一修正選擇單元用於單元鄰近於該預設電壓分割位 置的相鄰電壓分割位置。 19·如申凊專利範圍第14項所述之具有溫度檢測功能之半導 5| 體裝置, 其中該測試溫度檢測單元、該第一附近溫度檢測單 元/、4第一附近/JBL度檢測單元僅在溫度特性測試時間被 啟動。 20·如申晴專利範圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中5亥溫度檢測单兀包括·· 第一與第二電路被連接於該第一電壓與該第二電壓 間且具有輸出特性以溫度相依性彼此被逆轉之溫度被改 變;以及 一比較器用於該等第—與第二電路之輸出值。 21·如申請專利範圍第2G項所述之具有溫度檢測功能之半導 體裝置, 其中該第一電路包括·· 一第一電路單元與該第一 相依性;以及 電塵被連接並具有一溫度
1244545 範圍 申請專利 雷敗Γ第二電路單元與該第二電屢被連接並在與該第- =㈣的方向具有—溫度相依性;以及 第一電阻單元與該第_電壓被連接, 其中_二電路單元與該第二電阻單元間之節點或 4了電阻單元之—預設位置被構建為-輸出接頭。 申明專利靶圍第21項戶斤述之具有溫度檢 體裝置, 刀此炙千V 或 ^其中至少一該等第一與第二電阻單元具有一第 第二電阻元件群組,且 /、中將被w亥第一或第二電阻元件群組分割電壓之一 預設電壓分割位置為該預設位置。 23.如申μ專利乾圍第22項所述之具有溫度檢測功能之半 體裝置,進一步包含: 一預設溫度檢測單元用於藉由使用至少一該等第一 與第二電阻元件群組作為第一輸出接頭來檢測一預設溫 度;以及 至少任何二測試溫度檢測單元使用至少一該等第一 與第二電阻元件群組之第二㈣位置作為第二輸出接頭 並使在-溫度特性測料間之檢測溫度被設定為該測試 溫度,一第一附近溫度檢測單元使用該等第一與第二電 阻元件群組之第三預設位置作為第三輸出接頭並使= 檢測溫度被設定為在高溫側具有一輕微檢測溫度差之一 第一附近溫度,及一第二附近溫度檢測單元使用該等第 一與第三電阻元件群組之第四預設位置作I第四輪出接 -50 - 1244545 5 10 15 六、申請專利範圍 頭並使該被檢測溫度被設定為在低溫側具有一輕微檢測 溫度差之一第二附近溫度。 24. 如申請專利範圍第21項所述之具有溫度檢測功能之半導 體裝置, 其中該等第一與第二電路單元為二極體元件、二極 體連接雙極元件或二極體連接MOS電晶體元件。 25. 如申請專利範圍第24項所述之具有溫度檢測功能之半導 體裝置, 其中該二極體元件被設於該M〇s電晶體之井擴散層 與源極/汲極擴散層間,且其中該井擴散層與其中有該 MOS電晶體被配置之井擴散層分離及獨立。 26·如申請專利範圍第24項所述之具有溫度檢測功能之半導 體裝置, 其中該二極體元件被設於該MOS電晶體之基體層與 源極Λ及極擴政層間,且其中用於抑制由外側來的基體雜 訊之影響的#蔽構造繞著該源極/沒極擴散層被形成。 27·如申請專利g圍第6項所述之具有溫度檢測功能之半導 體裝置, 其中該半導體裝置為一半導體儲存裝置,且 進一步包含一再生期間控制單元用於依照該溫度檢 測單元所檢測的預設溫度切換一再生動作的期間。 28·如申請專利範圍第27項所述之具有溫度檢測功能之半導 體裝置, 其中该再生期間控制單元在該預設溫度或更高的溫
51 1244545 六、申請專利範圍 又又定4再生動作之期間為短的,及在該預設溫度或更 低的溫度設定該再生動作之期間為長的。 29. -種用於測試具有溫度檢測功能之半導體裝置的方法, 包含: 測试溫度檢測步驟在一預設溫度測試時間檢測一 測試溫度; η吳差測里步驟測置該測試溫度之被檢測結果的誤 差量;以及 一修正步驟以被測量之誤差量為基礎來修正用於檢 測一預設溫度之溫度檢測單元。 3〇·—種用於測試具有溫度檢測功能之半導體裝置的方法, 包含: 進行至少二種測試溫度之檢測的測試溫度檢測步 驟,在溫度特性測試時間一第一近溫度之檢測在較高溫 度側針對測試溫度具有輕微的檢測溫度差及一第二近溫 度之檢測在較低溫度側針對測試溫度具有輕微的檢測溫 度差; 一誤差測量步驟測量該差異作為一檢測誤差至該等 至y 一種檢測之兩端溫度被檢測之結果彼此相反為止; 以及 一修正步驟以被測量之誤差品質為基礎修正用於檢 測一預設溫度之一溫度檢測單元。 31.如申請專利範圍第3〇項所述之用於測試具有溫度檢測功 能之半導體裝置的方法, 52 1244545 六、申請專利範圍 其中該測試溫度檢測步驟實施該測試溫度之檢測、 該第一附近溫度之檢測與該第二附近溫度之檢測,且 其中該誤差測量步驟包括: 一第一誤差測量步驟測量至該等第一與第二附近溫 5 度之被檢測結果彼此相反為止之差作為一檢測誤差;以 及 一弟一誤差測量步驟測量在該等第一與第二附近溫 度之被檢測結果彼此相反為止後,該測試溫度之被檢測 結果被反相為止之差作為一檢測誤差。 10 32如申請專利範圍第30項所述之用於測試具有溫度檢測功 能之半導體裝置的方法, 其中該修正步驟在該溫度檢測單元上實施一修正,其 等值於被該測量步驟所測量之誤差差異。 33·如申請專利範圍第3〇項所述之用於測試具有溫度檢測功 15 能之半導體裝置的方法, 其中在該修正步驟之修正係藉由自一電阻元件群組 延擇適當的電壓分割位置被實施,該電阻元件選擇被包 含於該溫度檢測單元内,且具有一溫度相依性之電壓被 施用於此。 20 34·一種具有溫度檢測功能之半導體儲存裝置的再生控制方 法, 中再生動作之期間依據被該偏壓單元檢測之溫 度被切換。 申月專利範圍第3 4項所述之具有溫度檢測功能之半導 53 1244545 t、申請專利範圍 體儲存裝置的再生控制方法, 其中該再生動作之期間在該檢測溫度為一預設溫度 或更南時被設定為短的’且 其中該再生動作之期間在該檢測溫度為一預設溫度 或更低時被設定為長的。
54
TW091103336A 2001-10-29 2002-02-25 Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function TWI244545B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331304A JP4021643B2 (ja) 2001-10-29 2001-10-29 温度検出機能を備えた半導体装置

Publications (1)

Publication Number Publication Date
TWI244545B true TWI244545B (en) 2005-12-01

Family

ID=19146907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091103336A TWI244545B (en) 2001-10-29 2002-02-25 Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function

Country Status (4)

Country Link
US (1) US6667925B2 (zh)
JP (1) JP4021643B2 (zh)
KR (1) KR100766347B1 (zh)
TW (1) TWI244545B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908178A (zh) * 2017-12-06 2018-04-13 湖南航天远望科技有限公司 一种温度自动控制装置测试系统及测试方法
TWI809193B (zh) * 2018-09-21 2023-07-21 台灣積體電路製造股份有限公司 提升記憶體效率的電路與方法
TWI861852B (zh) * 2023-05-02 2024-11-11 力晶積成電子製造股份有限公司 堆疊式記憶體用的記憶體晶片以及堆疊記憶體

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504780B2 (en) 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
US6898140B2 (en) * 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
KR100740931B1 (ko) * 2000-12-07 2007-07-19 삼성전자주식회사 액정 표시 패널과 이를 포함하는 액정 표시 장치와 이의구동 방법
KR100440262B1 (ko) * 2002-07-18 2004-07-15 주식회사 하이닉스반도체 온도 감지 회로
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
KR100502971B1 (ko) * 2002-12-04 2005-07-22 주식회사 코아매직 온도 센서를 구비한 리프레쉬 동작용 클럭발생기
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
JP4211922B2 (ja) * 2003-06-13 2009-01-21 パナソニック株式会社 半導体装置
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100566302B1 (ko) * 2003-10-31 2006-03-30 주식회사 하이닉스반도체 파워업 신호 발생 장치
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100576480B1 (ko) * 2003-12-26 2006-05-10 주식회사 하이닉스반도체 온도 센서용 오실레이터 회로
JP2005347377A (ja) * 2004-06-01 2005-12-15 Ricoh Co Ltd 過熱保護回路を備えた半導体集積回路
KR100699826B1 (ko) 2004-06-14 2007-03-27 삼성전자주식회사 하나의 브랜치를 이용하여 다수개의 검출 온도 포인트를제공하는 온도 감지기 및 편이 온도 검출 방법
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
CN1954389B (zh) * 2004-06-22 2012-10-03 富士通半导体股份有限公司 半导体存储器
KR100546416B1 (ko) 2004-07-08 2006-01-26 삼성전자주식회사 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법
DE102004041908A1 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung
KR100559731B1 (ko) * 2004-10-11 2006-03-15 삼성전자주식회사 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
KR100618876B1 (ko) * 2004-11-10 2006-09-04 삼성전자주식회사 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
JP4511377B2 (ja) * 2005-01-28 2010-07-28 パナソニック株式会社 強誘電体記憶装置
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
WO2006118184A1 (ja) 2005-04-28 2006-11-09 Nec Corporation 半導体装置
US7274618B2 (en) * 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
KR100714308B1 (ko) 2005-08-10 2007-05-02 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 클럭신호발생기
KR100652422B1 (ko) 2005-08-10 2006-12-01 삼성전자주식회사 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
KR100799102B1 (ko) 2005-09-29 2008-01-29 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100691374B1 (ko) 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
US7936203B2 (en) * 2006-02-08 2011-05-03 Micron Technology, Inc. Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
US7383144B2 (en) * 2006-02-16 2008-06-03 Infineon Technologies Ag Method and apparatus for calibration of an on-chip temperature sensor within a memory device
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
US7272063B1 (en) * 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100846387B1 (ko) 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100810612B1 (ko) 2006-06-16 2008-03-06 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
KR100832006B1 (ko) * 2006-09-29 2008-05-26 주식회사 하이닉스반도체 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
KR100834402B1 (ko) 2007-01-03 2008-06-04 주식회사 하이닉스반도체 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치
JP4524688B2 (ja) 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100900266B1 (ko) 2007-06-26 2009-05-29 (주)태진기술 과열방지회로
JP5212370B2 (ja) * 2007-07-12 2013-06-19 富士通セミコンダクター株式会社 半導体装置
US7859931B2 (en) 2007-12-14 2010-12-28 Hynix Semiconductor Inc. Refresh period signal generator with digital temperature information generation function
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
KR200449539Y1 (ko) * 2008-05-14 2010-07-20 (주)홀랜드코리아 투광판이 부설된 매입형 천정등
KR200449518Y1 (ko) * 2008-05-14 2010-07-15 (주)홀랜드코리아 거실 및 방 겸용 조명등
JP5599984B2 (ja) * 2009-04-06 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
CN104135236B (zh) * 2009-07-28 2017-08-08 天工方案公司 半导体加工工艺传感器及表征半导体加工工艺的方法
KR200458200Y1 (ko) * 2010-04-06 2012-01-30 오길식 분해가 어려운 커버 유동식 엘이디 천정등
US8598941B2 (en) * 2011-06-21 2013-12-03 Lsi Corporation Hybrid impedance compensation in a buffer circuit
KR20140100855A (ko) * 2013-02-07 2014-08-18 에스케이하이닉스 주식회사 주기신호생성회로
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102389820B1 (ko) 2015-09-22 2022-04-22 삼성전자주식회사 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
CN108133977B (zh) * 2017-11-15 2019-08-16 上海微波技术研究所(中国电子科技集团公司第五十研究所) 优化阻挡杂质带探测器工作温度的方法
TWI646316B (zh) * 2017-12-28 2019-01-01 新唐科技股份有限公司 溫度感測電路
IT201800001115A1 (it) * 2018-01-16 2019-07-16 St Microelectronics Srl Un circuito oscillatore, e relativo circuito integrato
US11798613B2 (en) 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
US11755475B2 (en) * 2020-01-31 2023-09-12 Dell Products L.P. System and method for utilizing enhanced thermal telemetry for differential storage of data on a memory module
JP6854942B2 (ja) * 2020-04-03 2021-04-07 エイブリック株式会社 電流検出回路
EP4080511A3 (en) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamic memory with long retention time
CN117767923A (zh) * 2022-09-16 2024-03-26 长鑫存储技术有限公司 延时电路与半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347337A (ja) 1993-06-08 1994-12-22 Nec Corp 温度検出回路
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JPH07122064A (ja) * 1993-10-22 1995-05-12 Toshiba Corp 半導体装置
KR0121780B1 (ko) * 1994-07-18 1997-12-05 김영환 셀프 리프레쉬용 링 오실레이터 회로
KR0169596B1 (ko) * 1994-07-18 1999-02-01 김주용 메모리 소자의 셀프 리프레쉬 주기변환 장치
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908178A (zh) * 2017-12-06 2018-04-13 湖南航天远望科技有限公司 一种温度自动控制装置测试系统及测试方法
TWI809193B (zh) * 2018-09-21 2023-07-21 台灣積體電路製造股份有限公司 提升記憶體效率的電路與方法
TWI861852B (zh) * 2023-05-02 2024-11-11 力晶積成電子製造股份有限公司 堆疊式記憶體用的記憶體晶片以及堆疊記憶體

Also Published As

Publication number Publication date
US6667925B2 (en) 2003-12-23
KR100766347B1 (ko) 2007-10-15
JP2003132678A (ja) 2003-05-09
US20030081484A1 (en) 2003-05-01
JP4021643B2 (ja) 2007-12-12
KR20030035767A (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
TWI244545B (en) Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function
US6351179B1 (en) Semiconductor integrated circuit having active mode and standby mode converters
JP3780030B2 (ja) 発振回路およびdram
US7554869B2 (en) Semiconductor memory device having internal circuits responsive to temperature data and method thereof
US8208317B2 (en) Semiconductor memory device
US20070241736A1 (en) Reference voltage generator circuit
US20140003164A1 (en) Memory array with on and off-state wordline voltages having different temperature coefficients
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
EP2912662A1 (en) Low voltage current reference generator for a sensing amplifier
CN101169968A (zh) 半导体存储装置
US7034605B2 (en) Internal step-down power supply circuit
US8581560B2 (en) Voltage regulator circuit for generating a supply voltage in different modes
US8773920B2 (en) Reference generator with programmable M and B parameters and methods of use
US8710916B2 (en) Electronic circuit having shared leakage current reduction circuits
JP3868131B2 (ja) バックバイアス回路
JP4753818B2 (ja) 半導体装置の試験方法および半導体装置
US20090046532A1 (en) Supply Voltage for Memory Device
JP6703058B2 (ja) 低電圧基準電流発生器、及びそれを用いたメモリ装置
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
US5982676A (en) Low voltage generator for bitlines
US10007287B2 (en) Voltage generation circuit
JP2812074B2 (ja) 半導体装置
US20100246307A1 (en) Internal power supply control circuit of semiconductor memory
JP3932576B2 (ja) 電流センスアンプ
JP5632064B2 (ja) 電源制御回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees