[go: up one dir, main page]

KR0172234B1 - 셀프 리프레쉬 주기 조절장치 - Google Patents

셀프 리프레쉬 주기 조절장치 Download PDF

Info

Publication number
KR0172234B1
KR0172234B1 KR1019950006320A KR19950006320A KR0172234B1 KR 0172234 B1 KR0172234 B1 KR 0172234B1 KR 1019950006320 A KR1019950006320 A KR 1019950006320A KR 19950006320 A KR19950006320 A KR 19950006320A KR 0172234 B1 KR0172234 B1 KR 0172234B1
Authority
KR
South Korea
Prior art keywords
leakage current
temperature
node
type
output
Prior art date
Application number
KR1019950006320A
Other languages
English (en)
Other versions
KR960035634A (ko
Inventor
정동식
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950006320A priority Critical patent/KR0172234B1/ko
Priority to US08/619,221 priority patent/US5680359A/en
Publication of KR960035634A publication Critical patent/KR960035634A/ko
Application granted granted Critical
Publication of KR0172234B1 publication Critical patent/KR0172234B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 셀프 리프레쉬 주기 조절장치에 관한 것으로, 셀의 누설전류로 온도 변화를 감지하는 온도 검출기의 출력을 이용하여 온도에 따른 데이타 유지시간의 변화를 고려하여 셀프 리프레쉬 주기를 조절할 수 있도록 함으로써, 불필요한 전력소비를 억제한 저소비 전력의 칩을 구현할 수 있는 효과가 있다.

Description

셀프 리프레쉬 주기 조절장치
제1도는 종래의 셀프 리프레쉬 주기 조절장치의 블럭도.
제2도는 제1도에 도시된 온도 검출기의 회로도.
제3도는 본 발명의 실시예에 따른 셀프 리프레쉬 주기 조절장치의 블럭도.
제4a도 ∼ 제4c도는 제3도에 도시된 누설전류 발진기의 회로도 및 단면도.
제5도는 제3도에 도시된 온도 검출기의 회로도.
제6도는 제3도에 도시된 셀프 리프레쉬 주기 발진기의 상세도.
제7도는 제6도에 도시된 주파수 드라이버의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10, 21 : 온도 검출기 11 : 제1 링 오실레이터
12 : 제2 링 오실레이터 13,22 : 셀프 리프레쉬 주기 발진기
20 : 누설 전류 발진기 30 : 링 오실레이터
31∼33 : 주파수 드라이버
본 발명은 반도체 장치의 셀프 리프레쉬 주기조절장치에 관한 것으로, 보다 상세하게는 셀의 누설 전류량에 따라 셀프 리프레쉬 주기를 조절할 수 있도록 함으로써 전류 소모를 줄인 셀프 리프레쉬 주기 조절장치에 관한 것이다.
반도체 기억소자인 디램(DRAM)은 하나의 캐패시터(capacitor)와 하나의 트랜지스터로 셀이 구성되어 있기 때문에, 소자가 데이타 리드/라이트(read/write) 동작을 수행하지 않는 스탠바이 상태로 칩을 일정시간 이상 방치하게 되면 셀에 저장된 전하가 셀 플레이트(cell plate) 등으로 방전되어 셀 데이타가 파괴되는 단점이 있으므로, 디램 셀의 데이타를 보존하기 위해서는 일정 시간마다 셀 데이타를 재저장하는 리프레쉬 동작을 하게 된다.
그러나, 상기 리프레쉬 동작시는 많은 양의 전력이 소모되므로 이를 감소시키기 위하여, 통상적인 씨비알 모드(CBR mode)에서 수십 ㎲가 경과하면 칩 내부의 카운터가 동작하여 칩의 모든 셀들을 순차적으로 리프레쉬하는 셀프 리프레쉬 기능이 점차 디램 칩에 탑재되고 있다.
하지만, 상기 셀프 리프레쉬의 경우라 하더라도 리프레쉬 한 주기당 많은 셀의 데이타가 재증폭되기 때문에 많은 양의 전력 소모가 발생하게 되며, 리프레쉬 동작을 수행하는 주기에 따라 그 전력 소모가 결정된다.
일반적으로 상기 전력 소모에 영향을 미치는 리프레쉬 주기는 셀 데이타 유지시간에 의해 결정되며, 셀의 데이타 유지시간은 칩의 온도 변화에 밀접한 연관이 있고 보통 고온에서 데이타 유지시간이 가장 짧다.
이에 따라, 기존의 셀프 리프레쉬의 동작 주기는 고온에서의 셀의 데이타 유지시간을 고려하여 짧게 구현되므로, 칩이 저온으로 동작하는 경우에는 셀 데이타 유지시간이 길어지는데도 불구하고 셀프 리프레쉬 주기는 여전히 짧아서 필요 이상의 전력 소모를 유발하는 문제가 있었다.
상기 문제점을 해결하기위해 종래의 셀프 리프레쉬 주기 조절장치에서는 온도에 따라 저항성분이 다른 소자를 사용하여 온도를 검출한 다음 셀프 리프레쉬 주기를 조절하도록 하였다.
제1도는 종래의 셀프 리프레쉬 주기 조절장치의 블럭도로서, 칩의 온도 변화를 감지하여 일정신호를 출력하는 온도 검출기(10)와, 상기 온도 검출기(10)로부터의 출력신호에 의해 제어되고 각각 주기가 다른 펄스신호를 일정하게 출력하는 제1, 제2 링 오실레이터(11,12)와, 상기 제1 및 제2 링 오실레이터(11,12)로부터 출력된 신호에 의해 셀프 리프레쉬 주기를 발생시키는 셀프 리프레쉬 주기 발진기(13)로 구성된다.
제2도는 제1도에 도시된 온도 검출기(10)의 회로도를 도시한 것으로, 온도변화에 따라 저항의 변화가 적은 폴리(poly) 저항(R1,R4)과, 온도변화에 따라 저항의 변화가 큰 액티브(active) 저항(R2,R3)을 이용하여 분압된 노드(N1,N2)의 전압을 차동증폭함으로써, 온도를 감지하는 구조로 되어있다.
상기 온도 검출기(10)의 출력신호로 동작하는 상기 제1 및 제2 링 오실레이터(11,12)는 서로 다른 주기를 갖고 있으며, 적어도 두 개 이상으로 구성되어 온도가 일정 이하의 경우에는 상기 제1 링 오실레이터(11)를 동작하여 리프레쉬 신호를 발생시키고, 온도가 일정 이상의 경우에는 상기 제1 링 오실레이터(11) 및 제2 링 오실레이터(12)를 차례로 동작시킴으로써 온도변화에 따라 리프레쉬 주기를 조절할 수가 있다.
상기와 같이 온도의 변화에 따라 리프레쉬 주기를 조절하는 방법으로 종래의 경우에서는 온도에 따라 저항 성분이 다른 두 저항소자를 이용하여 구현하였으나, 본 발명에서는 셀에서 생기는 누설 전류량을 검출하고 이에 따른 온도의 변화에 따라 리프레쉬 주기를 조절할 수 있도록 하고자 한다.
따라서, 본 발명에서는 셀의 누설 전류량에 따라 셀프 리프레쉬 주기를 조절할 수 있도록 한 셀프 리프레쉬 주기 조절장치를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 셀프 리프레쉬 주기 조절장치는 셀프 리프레쉬 동작을 위해 일정한 주기를 갖는 펄스신호를 출력하는 링 발진기와, 셀에 저장된 전하가 셀 플레이터등으로 방전되어 셀 데이타가 파괴될때 생기는 누설전류를 감지한 신호를 출력하기 위한 누설전류 감지 수단과, 상기 누설전류 감지 수단으로부터의 출력과 온도에 따라 각각 저항성분이 다른 두 저항소자로부터 분주된 기준전압을 비교·증폭하여 칩의 온도 변화를 감지하는 온도 검출수단과, 상기 온도 검출수단으로부터 출력된 신호에 의해 상기 링 오실레이터의 출력을 적정 비율로 분주하여 리프레쉬 주기를 변화시키는 주파수 드라이버 수단을 구현하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
제3도는 본 발명의 실시예에 따른 셀프 리프레쉬 주기 조절장치의 블럭도로서, 셀에 저장된 전하가 셀 플레이트등으로 방전되어 셀 데이타가 파괴될 때 생기는 누설 전류량을 검출하는 누설전류 발진기(20)와, 상기 누설전류 발진기로부터의 출력된 출력신호와, 온도에 따라 각각 저항성분이 다른 두 저항소자로부터 분주되어 출력된 기준전압을 비교·증폭하여 칩의 온도 변화를 감지하는 온도 검출기(21)와, 상기 온도 검출기로부터의 출력된 신호를 이용하여 셀프 리프레쉬 주기를 조절하는 셀프 리프레쉬 주기 발진기(22)를 구비한다.
제4a도 내지 제4c도는 제3도에 도시된 누설전류 발진기(20)의 회로도 및 단면도를 나타낸 것으로, 디램 셀에서의 누설 전류량을 감지할 수 있도록 구현하였다.
상기 제4a도는 누설전류 발진기(20)의 회로도로서, 전원전압(Vcc) 및 노드(N3) 사이에 접속된 저항(R5)과, 상기 노드(N3) 및 기판전위(Vbb) 사이에 접속된 다이오드(D1)로 구성되어, 상기 노드(N3)에서의 분압된 전위를 출력한다. 상기 다이오드(D1)가 역바이어스 상태에서 누설전류를 만들어낼 수 있다. 상기 출력전위(N3)로 발생하는 전위는 누설전류에 비례하는, 즉 V = IR에 해당하는 전위차를 유발하는데 여기서는 전류가 누설에 의한 전류이므로 이 값이 온도에 따라 변하게 되므로, 출력전위는 온도에 따라 변하게 된다.(즉, 상기 누설전류는 온도와 밀접한 관련을 갖고 있어서 온도가 10도 증가하면 상기 누설 전류는 두 배로 증가하는 특징을 가지고 있다.)
상기 제4b도는 누설전류 발진기(20)의 단면도로서, 셀에서의 누설전류에 비례하는 값을 얻도록 P형 기판에 N-웰(Well)로 구성되며, 상기 P형 기판 및 N-웰 상에 도우핑된 P+형 불순물 확산 영역에 기판전위(Vbb)가 인가되고 상기 N-웰 상에 도우핑된 N+형 불순물 확산 영역으로는 저항(R5)을 통하여 전원전위(Vcc)가 인가되는 구조이다.
그리고, 상기 제4c도는 P형 기판위에 N-웰을 도우핑하고, 상기 N-웰 상에 다시 P-웰을 도우핑한 다음, 상기 P-웰 상에 N+형 불순물 확산 영역과 P+형 불순물 확산 영역을 도우핑하고 상기 N+형 불순물 확산 영역으로 전원전압(Vcc)이 인가되고 상기 P+형 불순물 확산 영역으로는 저항(R5)을 통하여 기판 전위(Vbb)가 인가되는 구조이다.
제5도는 제3도에 도시된 온도 검출기의 회로도로서, 전원전압(Vcc) 및 노드(N4) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS트랜지스터(Q7)와, 전원전압(Vcc) 및 노드(N5) 사이에 접속되며 게이트가 상기 노드(N4)에 연결된 PMOS트랜지스터(Q8)와, 상기 노드(N4) 및 노드(N6) 사이에 접속되며 게이트가 상기 누설전류 발진기(21)의 출력노드(N3)에 연결된 NMOS트랜지스터(Q9)와, 상기 노드(N5) 및 상기 노드(N6) 사이에 접속되며 게이트가 노드(N7)에 연결된 NMOS트랜지스터(Q10)와, 상기 노드(N6) 및 접지 전압(Vss) 사이에 접속되며 게이트에 인에이블 신호(en)가 인가되는 NMOS트랜지스터(Q11)와, 전원전압(Vcc) 및 상기 노드(N7) 사이에 접속된 저항(R6)과, 상기 노드(N7) 및 접지전압(Vss) 사이에 접속된 저항(R7)과, 상기 노드(N5)의 신호를 출력하는 출력단자(S1)로 구성된다.
상기 누설전류 발진기(20)의 출력노드에는 다수개의 온도 검출기(21)가 설치되어 상기 누설전류 발진기(20)에서 발생한 누설전류를 이용하여 온도를 감지할 수 있다.
상기 누설전류 발진기(20)의 출력노드(N3)의 전위가 온도의 변화에 따라 저항성분이 다른 두 개의 저항소자(R6, R7)로 이루어진 분압기로부터 분압된 노드(N7)의 전위보다 크게 되면, 상기 출력노드(N3)가 게이트에 연결된 상기 NMOS트랜지스터(Q9)를 크게 턴-온시킴으로써 PMOS트랜지스터(Q7 및 Q8)을 턴-온시킨다. 따라서 상기 노드(N5)의 출력단의 전위는 높아지게 된다. 반대로 상기 누설전류 발진기(20)의 출력노드(N3)의 전위가 상기 분압기의 출력노드(N7)의 전위보다 작으면, 상기 NMOS트랜지스터(Q10)가 크게 턴-온되어 상기 출력단(N5)의 전위를 낮추게 된다.
제6도는 제3도에 도시된 셀프 리프레쉬 주기 발진기의 상세도로서, 일정한 주기의 펄스신호를 발생시키는 링 오실레이터(30)와, 상기 링 오실레이터(30)로부터의 출력 신호의 주기를 n배 늘린 신호를 발생시키는 다수의 주파수 드라이버 회로(31∼33)로 구성된다.
그 동작은 고온에서는 상기 링 오실레이터(30)의 출력 신호가 직접 리프레쉬 주기가 되고, 상온 또는 상대적인 저온에서는 상기 링 오실레이터(30)의 n배 주기를 갖는 신호가 상기 주파수 드라이버 회로(31∼33)에서 만들어져서 리프레쉬 주기가 된다.
제7도는 제6도에 도시된 주파수 드라이버들 중 하나의 주파수 드라이버(31)의 회로를 나타낸 것으로, 상기 링 오실레이터(30)의 출력신호(r.o) 및 입력신호(fn)(첫번째 입력신호는 Vcc)를 입력하여 논리조합된 신호를 노드(N9)로 출력하는 NAND게이트(G1)와, 상기 노드(N9) 및 온도 검출기의 출력신호(Sn)를 입력하여 논리조합된 신호를 노드(N10)으로 출력하는 NAND게이트(G2)와, 상기 노드(N10) 및 노드(N11) 사이에 접속된 인버터(G5)와, 상기 노드(N10)에 NMOS의 게이트가, 상기 노드(N11)에 PMOS의 게이트가 접속되며 노드(N12)의 신호를 노드(N13)으로 전달하는 전달트랜지스터(Q12)와, 상기 노드(N13) 및 노드(N14) 사이에 병렬접속된 인버터(G6,G7)와, 상기 노드(N10)에 PMOS의 게이트가, 상기 노드(N11)에 NMOS의 게이트가 접속되며 상기 노드(N14)의 신호를 노드(N15)로 전달하는 전달트랜지스터(Q13)와, 상기 노드(N15) 및 노드(N16) 사이에 병렬접속된 인버터(G8,G9)와, 상기 노드(N16) 및 상기 노드(N12) 사이에 접속된 인버터(G10)와, 상기 노드(N16)로 부터 리프레쉬 주기를 출력하는 출력단자와, 상기 노드(N13)의 신호와 입력신호(fn)를 입력하여 논리조합된 신호를 노드(N17)로 출력하는 NAND게이트(G3)와, 상기 노드(N17) 및 노드(N18) 사이에 접속된 인버터(G4)와, 상기 노드(N18)로부터 카운터된 입력신호를 출력하는 단자로 구성된다.
상기 셀프 리프레쉬 주기 발진기(22)는 상기 각각의 주파수 드라이버 회로(31∼33)로 들어오는 온도 검출기(21)의 출력신호(Sn)에 의해 제어되어 자기 자신으로 들어오는 입력신호(fn)의 반주기의 신호를 출력하게 된다. 따라서 상기 주파수 드라이버 회로(31)로 입력되는 상기 온도 검출기(21)의 출력신호(Sn)에 의해 리프레쉬 주기가 조절되는데, 고온일 경우에는 상기 링 오실레이터(30)의 출력신호(r.o)가 직접 리프레쉬 주기가 되어 상기 리프레쉬 주기가 빨라지게 되고, 상온 또는 상대적인 저온에서는 상기 온도 검출기(21)의 출력신호(Sn)에 의해 선택된 주파수 드라이버 회로에 의해 리프레쉬 주기가 늦어지게 된다.
이상에서 설명한 바와 같이, 누설전류로 칩의 온도 변화를 감지하여 일정한 신호를 출력하는 온도 검출기를 포함하는 본 발명의 셀프 리프레쉬 주기 조절장치를 디램소자의 내부에 구현하게 되면 온도 변화에 따른 데이타 유지시간의 변화를 고려하여 리프레쉬의 주기를 적절히 조절할 수 있으므로 불필요한 전력소비를 억제한 저소비 전력의 칩을 구현할 수 있는 효과가 있다.

Claims (4)

  1. 셀프 리프레쉬 동작을 위해 일정한 주기를 갖는 펄스신호를 출력하는 링 발진기와, 셀에 저장된 전하가 방전되어 셀 데이타가 파괴될때 생기는 누설전류를 감지한 신호를 출력하기 위한 누설전류 감지 수단과, 상기 누설전류 감지 수단으로부터의 출력과 온도에 따라 각각 저항성분이 다른 두 저항소자로부터 분주된 기준전압을 비교·증폭하여 칩의 온도 변화를 감지하는 온도 검출수단과, 상기 온도 검출수단으로부터 출력된 신호에 의해 상기 링 발진기의 출력을 적정 비율로 분주하여 리프레쉬 주기를 변화시키는 주파수 드라이버 수단을 구비하는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
  2. 제1항에 있어서, 상기 온도 검출수단 및 주파수 드라이버 수단은 두개 이상으로 구성되어 칩의 온도 변화에 따라 각기 다른 주기의 펄스신호를 출력하는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
  3. 제1항에 있어서, 상기 누설전류 감지 수단은 셀에서의 누설전류에 비례하는 값을 얻도록 P형 기판에 N-웰로 구성되며, 상기 P형 기판 및 N-웰 상에 도우핑된 P+형 불순물 확산 영역에 기판전위가 인가되고 상기 N-웰 상에 도우핑된 N+형 불순물 확산 영역으로는 저항을 통하여 전원전위가 인가되는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
  4. 제1항에 있어서, 상기 누설전류 감지 수단은 P형 기판위에 N-웰을 도우핑하고, 상기 N-웰상에 다시 P-웰을 도우핑한 다음, 상기 P-웰 상에 N+형 불순물 확산 영역과 P+형 불순물 확산 영역을 도우핑하고 상기 N+형 불순물 확산 영역으로 전원전압이 인가되고 상기 P+형 불순물 확산 영역으로는 저항을 통하여 기판전위가 인가되는 것을 특징으로 하는 셀프 리프레쉬 주기 조절장치.
KR1019950006320A 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치 KR0172234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치
US08/619,221 US5680359A (en) 1995-03-24 1996-03-21 Self-refresh period adjustment circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치

Publications (2)

Publication Number Publication Date
KR960035634A KR960035634A (ko) 1996-10-24
KR0172234B1 true KR0172234B1 (ko) 1999-03-30

Family

ID=19410483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006320A KR0172234B1 (ko) 1995-03-24 1995-03-24 셀프 리프레쉬 주기 조절장치

Country Status (2)

Country Link
US (1) US5680359A (ko)
KR (1) KR0172234B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
US11868153B2 (en) 2021-09-07 2024-01-09 SK Hynix Inc. Semiconductor integrated circuit device capable of compensating for current leakage and method of operating the same

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
KR100490297B1 (ko) * 1997-12-29 2005-08-18 주식회사 하이닉스반도체 기준전압발생회로
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
KR100363105B1 (ko) * 1998-12-23 2003-02-19 주식회사 하이닉스반도체 셀 리키지 커런트 보상용 셀프 리프레쉬 장치
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100631935B1 (ko) * 2000-06-30 2006-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레시 회로
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
US6714473B1 (en) 2001-11-30 2004-03-30 Cypress Semiconductor Corp. Method and architecture for refreshing a 1T memory proportional to temperature
DE10214103A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Oszillator mit einstellbaren Temparturgradienten der Referenzspannung und virtuellem Ground
US6882172B1 (en) * 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US6898138B2 (en) * 2002-08-29 2005-05-24 Micron Technology, Inc. Method of reducing variable retention characteristics in DRAM cells
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
DE10302292B3 (de) * 2003-01-22 2004-04-29 Infineon Technologies Ag Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen
US6778457B1 (en) * 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
US7034507B2 (en) * 2003-07-03 2006-04-25 Micron Technology, Inc. Temperature sensing device in an integrated circuit
KR100546347B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置
US7158422B2 (en) * 2004-02-27 2007-01-02 Micron Technology, Inc. System and method for communicating information to a memory device using a reconfigured device pin
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7336103B1 (en) 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7142018B2 (en) 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7405597B1 (en) 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7635992B1 (en) 2004-06-08 2009-12-22 Robert Paul Masleid Configurable tapered delay chain with multiple sizes of delay elements
US7173455B2 (en) 2004-06-08 2007-02-06 Transmeta Corporation Repeater circuit having different operating and reset voltage ranges, and methods thereof
US7304503B2 (en) 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7656212B1 (en) 2004-06-08 2010-02-02 Robert Paul Masleid Configurable delay chain with switching control for tail delay elements
US7071747B1 (en) * 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
US7592842B2 (en) * 2004-12-23 2009-09-22 Robert Paul Masleid Configurable delay chain with stacked inverter delay elements
KR100631167B1 (ko) * 2004-12-30 2006-10-02 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생장치 및 그 오실레이션 신호발생방법
KR100610024B1 (ko) * 2005-01-27 2006-08-08 삼성전자주식회사 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
KR100733471B1 (ko) * 2005-02-28 2007-06-28 주식회사 하이닉스반도체 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US7663408B2 (en) * 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
US20070013425A1 (en) * 2005-06-30 2007-01-18 Burr James B Lower minimum retention voltage storage elements
KR100656430B1 (ko) * 2005-11-09 2006-12-11 주식회사 하이닉스반도체 온도 검출 장치
US7394681B1 (en) 2005-11-14 2008-07-01 Transmeta Corporation Column select multiplexer circuit for a domino random access memory array
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
US7414485B1 (en) * 2005-12-30 2008-08-19 Transmeta Corporation Circuits, systems and methods relating to dynamic ring oscillators
US7642866B1 (en) 2005-12-30 2010-01-05 Robert Masleid Circuits, systems and methods relating to a dynamic dual domino ring oscillator
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7495466B1 (en) 2006-06-30 2009-02-24 Transmeta Corporation Triple latch flip flop system and method
US7710153B1 (en) * 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US20140244548A1 (en) * 2013-02-22 2014-08-28 Nvidia Corporation System, method, and computer program product for classification of silicon wafers using radial support vector machines to process ring oscillator parametric data
KR20160095468A (ko) * 2015-02-03 2016-08-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR0179097B1 (ko) * 1995-04-07 1999-04-15 김주용 데이타 리드/라이트 방법 및 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
US7474580B2 (en) 2006-06-12 2009-01-06 Hynix Semiconductor Inc. Apparatus and method for controlling refresh operation of semiconductor integrated circuit
KR100834404B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 리프레쉬신호 생성수단을 포함하는 반도체메모리소자와그의 구동방법
US7672184B2 (en) 2007-01-03 2010-03-02 Hynix Semiconductor Inc. Semiconductor memory device with refresh signal generator and its driving method
US11868153B2 (en) 2021-09-07 2024-01-09 SK Hynix Inc. Semiconductor integrated circuit device capable of compensating for current leakage and method of operating the same

Also Published As

Publication number Publication date
US5680359A (en) 1997-10-21
KR960035634A (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
KR0172234B1 (ko) 셀프 리프레쉬 주기 조절장치
JP3780030B2 (ja) 発振回路およびｄｒａｍ
US5805508A (en) Semiconductor memory device with reduced leak current
US7489184B2 (en) Device and method for generating a low-voltage reference
KR0129197B1 (ko) 메모리셀어레이의 리플레쉬 제어회로
US6731558B2 (en) Semiconductor device
US6201437B1 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
US6809576B1 (en) Semiconductor integrated circuit device having two types of internal power supply circuits
US5097303A (en) On-chip voltage regulator and semiconductor memory device using the same
KR0158478B1 (ko) 반도체 메모리장치의 기판전압 조절회로
US5545977A (en) Reference potential generating circuit and semiconductor integrated circuit arrangement using the same
KR940009250B1 (ko) 복수개의 동작전압에 대응하는 리프레쉬 타이머
US20030189859A1 (en) Timer circuit and semiconductor memory incorporating the timer circuit
JPH0660648A (ja) パルス信号発生回路および半導体記憶装置
US20030218931A1 (en) Semiconductor memory device requiring refresh operation
US6690226B2 (en) Substrate electric potential sense circuit and substrate electric potential generator circuit
US6967877B2 (en) Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
US4905199A (en) Method of and apparatus for reducing current of semiconductor memory device
KR0140175B1 (ko) 반도체 메모리 장치의 센스앰프 회로
US5313435A (en) Semiconductor memory device having address transition detector
US7977966B2 (en) Internal voltage generating circuit for preventing voltage drop of internal voltage
JP4330585B2 (ja) 温度依存性を有する電流発生回路
JP3359618B2 (ja) 遅延時間補正機能を備えた半導体集積回路及び電源回路
US20060229839A1 (en) Temperature sensing and monitoring technique for integrated circuit devices
JP3098808B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950324

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950324

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981023

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981023

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100920

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20110923

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120921

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140909