[go: up one dir, main page]

KR0129197B1 - 메모리셀어레이의 리플레쉬 제어회로 - Google Patents

메모리셀어레이의 리플레쉬 제어회로

Info

Publication number
KR0129197B1
KR0129197B1 KR1019940008459A KR19940008459A KR0129197B1 KR 0129197 B1 KR0129197 B1 KR 0129197B1 KR 1019940008459 A KR1019940008459 A KR 1019940008459A KR 19940008459 A KR19940008459 A KR 19940008459A KR 0129197 B1 KR0129197 B1 KR 0129197B1
Authority
KR
South Korea
Prior art keywords
temperature
memory cell
refresh
control circuit
cell array
Prior art date
Application number
KR1019940008459A
Other languages
English (en)
Other versions
KR950030155A (ko
Inventor
이재식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940008459A priority Critical patent/KR0129197B1/ko
Priority to DE19502557A priority patent/DE19502557C2/de
Priority to JP7019414A priority patent/JPH07296582A/ja
Priority to US08/392,444 priority patent/US5532968A/en
Publication of KR950030155A publication Critical patent/KR950030155A/ko
Application granted granted Critical
Publication of KR0129197B1 publication Critical patent/KR0129197B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명의 메모리장치의 데이타 보존전류를 절감하는 기술에 관한 것으로, 다수의 메모리셀과 그의 어드레스에 대한 버퍼들 및 디코더로 구성되어 있는 메모리셀어레이의 제어회로에 있어서, 온도특성이 좋은 물질을 이용하여 기준전압을 생성하고, 온도특성이 좋은 물질과 온도의 변화에 대해 그의 특성이 두드러지게 변하는 물질의 접속점 전위를 상기 기준전압과 비교하여 메모리셀 내부의 온도를 추적하고, 상기 추적온도의 영역에 따라 셀프리플레쉬 주기를 설정하는 타이머의 기본주기를 바이너리관계에 의해 분주하여 셀프리플레쉬의 주기를 결정하도록 한 것이다.

Description

메모리셀어레이의 리플레쉬 제어회로
제1도는 본 발명의 리플레쉬 제어회로가 적용되는 메모리장치의 블록도.
제2도는 제1도에서 온도추적부에 대한 상세 블록도.
제3도는 제1도에서 TIM과 TVM을 이용한 온도감지기의 일실시 예시회로도.
제4도는 제1도에서 폴리저항과 n-웰저항을 이용한 온도감지기의 다른 실시예시회로도.
제5도는 제1도의 온도감지기에 적용된 전압비교기의 일실시 예시회로도.
제6도는 온도추적용 시분주기가 포함된 온도추적 조절회로도.
제7도는 메모리셀과 리플레쉬 주기와의 관계 그래프.
제8도는 온도변화에 대해 이상적인 보상이 이루어진 경우 메모리셀의 데이타 보존시간과 온도추적 리플레쉬 주기와의 관계그래프.
제9도는 온도에 대한 TIM과 TVM의 저항값 차이를 보인 그래프.
제10도는 온도에 대한 TIM과 TVM 사이에 걸리는 전압의 차이를 보인 그래프.
제11도는 온도감지기에서 얻은 온도영역의 그래프.
제12도는 본 발명의 온도추적회로로부터 얻을 수 있는 온도보상효과 그래프.
제13도는 온도감지기에서 비교된 결과에 따른 온도영역의 구분표.
* 도면의 주요부분에 대한 부호의 설명
1 : X어드레스버터 2 : Y어드레스버퍼
3 : CBR디코더 4 : 리플레쉬카운터
5 : 멀리플렉서 6 : X어드레스디코더
7 : 로우디코더 8 : 칼럼제어부
9 : 칼럼디코더 10 : 메모리셀어레이
11 : SR모드제어부 12 : 기준전압 발생기
13 : 온도추적부 13A : 온도감지기
13B : 온도제어부
본 발명의 메모리장치의 데이타 보존전류를 절감하는 기술에 관한 것으로, 특히 데이타 보존전류를 절감하기 위하여 셀프리플레쉬 동작을 수행할 때 온도의 변화에 대해 많이 변화되는 메모리셀어레이의 데이타 보존시간을 추적하여 보다 효과적인 리플레쉬 주기를 설정하는데 적당하도록 세미콘덕터 메모리셀어레이의 리플레쉬 제어회로에 관한 것이다.
일반적으로, 메모리셀의 데이타를 보존하기 위해 타이머를 이용하여 소정의 주기로 리플레쉬 동작을 수행하게 되는데, 안정된 리플레쉬 동작을 위해서는 온도의 최악조건에서 셀의 보존시간과 리플레쉬 주기 사이에 충분한 마진을 주고 타이머의 기본주기를 결정하여야 한다.
그러나, 주위의 온도가 높을수록 데이타 보존시간이 짧아지고, 이와는 반대로 타이머의 주기는 길어진다. 실제로 동작온도가 낮아서 그들 사이의 마진이 지나치게 큰 경우 필요이상으로 리플레쉬 동작을 수행하게 되어 데이타를 보존하는데 많은 전력을 낭비하게 되는 문제점이 있다.
이를 해결하기 위하여 일반적인 기술에 있어서는 온도보상용 회로를 기존의 셀프리플레쉬부에 부가하여 고온에서는 보다 짧은 주기의 리플레쉬 요구신호를 생성하고, 낮은 온도에서는 보다 긴 주기의 리플레쉬 요구신호를 생성함으로써 셀프 리플레쉬 모드의 낮은 온도에서 전력소비를 줄이도록 하였다.
그러나, 이와 같은 종래의 리플레쉬 장치에 있어서는 온도감지기를 메모리장치의 외부에 설치하여 내부 셀의 온도 특성을 보다 정확하게 보상할 수 없게 되는 문제점이 있고, 단지 온도영역을 고온과 저온의 두개 영역으로 나누어 리플레쉬 주기를 조정함으로써 셀의 온도 특성을 보다 정확하게 보상할 수 없게 되는 문제점이 있으며, 온도영역에 따라 서로 다른 주기의 타이머를 사용하여 해당 주기를 설정하는 것은 전력소비 및 레이아웃 면적에 대한 불이익을 감수해야 되는 문제점이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위하여 온도특성이 좋은 물질과 온도의 변화에 대해 그의 특성이 두드러지게 변하는 물질의 차이를 이용하여 온도변화를 감지하고, 이를 이용하여 리플레쉬 주기를 적당하게 조절할 수 있게 창안한 것으로, 이를 첨부한 도면에 의하여 상세히 설명한다.
제1도는 본 발명 메모리셀어레이의 리플레쉬 제어회로에 대한 블록도로서 이에 도시한 바와 같이, 로우어드레스트로브신호의 제어를 받아 로우어드레스를 받아들이는 X어드레스버퍼(1)와, 컬럼어드레스스트로브신호의 제어를 받아 컬럼어드레스를 받아들이는 Y어드레스버퍼(2)와, 입력어드레스를 디코딩하여 CBR(CAS BEFORE RAS)신호가 인지될 때 메모리셀어레이(10)를 리플레쉬시키기 위해 소정의 제어신호를 출력하는 CBR디코더(3)와, 상기 메모리셀어레이(10)에 저장된 데이타를 보존하기 위하여 SR모드제어부(11)의 제어를 받아 소정주기의 리플레쉬신호를 출력하는 리플레쉬카운터(4)와 상기 CBR디코더(3)의 제어를 받아 억세스모드에서는 상기 X어드레스버퍼(1)에서 출력되는 로우어드레스를 선택출력하고, 리플레쉬모드에서는 상기 리플레쉬카운터(4)의 출력신호를 선택출력하는 멀티플렉서(5)와, 상기 멀티플렉서(5)에서 출력되는 로우어드레스신호를 디코딩하여 메모리셀어레이(10)의 워드라인을 선택하고, 리플레쉬신호를 이용하여 그 메모리셀어레이(10)를 리플레쉬시키는 X어드레스디코더(6) 및 로우디코더(7)와, 상기 CBR디코더(3)의 제어를 받아 상기 메모리셀어레이(10)의 데이타 입출력 경로를 선택하기 위한 컬럼제어부(8) 및 컬럼디코더(9)와, 상기 CBR디코더(3)의 제어를 받아 기동되고, 온도추적부(13)의 제어를 받아 온도변화에 따른 리플레쉬분주신호를 출력하는 SR모드제어부(11)와, 상기 SR모드제어부(11)의 제어를 받아 리플레쉬에 사용되는 기준전압을 생성하는 기준전압 발생기(12)와, 온도특성이 좋은 물질을 이용하여 다단의 기준전위를 생성함과 아울러, 온도의 특성이 좋은 물질과 특성이 크게 변하는 물질을 이용하여 온도에 따른 전위를 변화시키고, 이들을 이용하여 셀프리플레쉬 동작을 수행할때 온도의 변화에 대해 많이 변화되는 메모리셀어레이의 데이타 보존시간을 추적하여 상기 SR모드제어부(11)의 분주를 제어하는 온도추적부(13)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제2도내지 제13도를 참조하여 설명하면 다음과 같다.
셀프리플레쉬모드(Self Reflash Mode, 이하 SR모드로 칭함)에서의 액티브 전류는 리플레쉬 주기에 따라 결정되는 것으로, 원칩 타이머와 그의 분주기를 이용하여 리플레쉬 주기를 결정하고, 타이머는 온도특성이 양호한 폴리저항(Poly Resistor)을 사용하여 온도변화에 대해 일정한 특성을 갖도록 하며, 분주기의 분주 횟수는 측정한 전류량을 근거로하여 결정하게 되는데, CBR셀프리플레쉬 전류를 측정하여 스펙-인(Spec-in)하는 리플레쉬 주기를 설정함으로써 커팅할 퓨즈의 수와 순서가 결정된다.
메모리셀어레이(10)의 데이타 보존시간은 온도에 따라 크게 변화되는데, 룸온도(Room Temperature)와 고온(Hot Temperature)에서의 누설전류의 변화량으로 인하여 메모리셀어레이(10)의 데이타 보존시간은 제7도에서와 같이 온도에 따라 수십배로 변화된다. SR모드에서 리플레쉬 주기는 최악조건(Ta=85℃)에서 결정되며, 이때 데이타 보존시간(Thold,W)은 하기와 같이 표현된다.
상기 최악조건에서 결정된 리플레쉬 주기는 하기의 식과 같이 데이타 보존시간이 결정되어 주위온도가 노멀조건(Ta = 25℃)일때는 오버로드가 되므로 SR모드에서 리플레쉬 전류의 손실을 보게 된다.
기존의 방식에서와 같이 온도의 변화에 대해 일정한 리플레쉬 주기를 갖게 되면 낮은 온도조건에서도 빈번하게 리플레쉬 동작을 수행하게 되므로 SR모드에서 DC전류에 대한 리플레쉬 액티브 전류의 비중이 커지게 된다. 따라서, 온도에 따른 리플레쉬 동작의 횟수를 조절하기 위해서는 메모리셀어레이(10)의 데이타 보존시간 변화에 따르는 리플레쉬 콘트롤러를 필요로하게 되며, 제8도는 온도에 대해 메모리셀어레이(10)의 데이타 보존시간과 리플레쉬 주기사이의 이상적인 관계를 보여주고 있다.
상기에서 제기된 문제점을 해결하기 위하여 제1도에서 기존의 셀프리플레쉬 블록에 온도추적부(13)를 부가시켜 구성하였으며, 여기서, 온도감지기(13A)는 온도특성이 아주 좋은 물질(TIM:Temperature-Invariant Material)과 온도에 대해 그의 특성이 크게 변하는 물질(TVM:Temperature-Varying Material) 사이의 저항비를 이용하여 적절한 온도구간을 감지하도록 하였다.
제3도는 TIM과 TVM을 이용하여 구성한 온도감지기(13A)의 회로도이고, 제4도는 폴리저항과 n-Well 저항을 이용하여 구성한 온도감지기(13A)의 회로도이다.
온도감지기(13A)의 동작원리를 살펴보면, 제9도는 TIM과 TVM사이의 온도에 대한 저항값의 특성을 보여준다. TIM이 온도에 대해 거의 일정한 저항값을 갖는데 비하여 TVM은 거의 선형적인 저항의 변화를 갖는다. 이에 따라 각 물질에 걸리는 전압의 차이도 제10도에서와 같이 온도에 대해 단적인 변화특성을 갖게 되는데, 상기 TIM에는 폴리실리콘 저항을, TVM에는 n-Well저항을 사용하였다.
제3도에서와 같이, 직렬접속된 폴리실리콘 저항(TIM1-TVM4)의 접속점에서 온도특성이 양호한 기준전압(Vrefi)을 발생시키고, 폴리실리콘 저항(TIM)과 n-Well 저항(TVM)이 직렬접속점에서는 온도에 따라 변화되는 전압(Vtv)을 발생시킨다.
제4도에서는 4개의 폴리실리콘 저항(R1-R4)을 이용하여 3개의 기준전압(Vref1-Vref3)을 생성하고, 온도에 따라 변화되는 전압(Vtv)과 각각의 전압을 비교한다. 비교기(CP1-CP3)를 통한 출력값(TC1-TC3)에 의해 주위온도의 영역이 결정된다. 제13도는 상기 TCi의 값에 대한 온도영역을 나타낸다. 상기 기준전압(Vrefi)과 온도에 따라 변화되는 전압(Vtv)간의 전위를 비교하기 위하여 사용하는 비교기는 제5도에서와 같이 일반 커렌트미러형 2스탭비교기이다.
기준전압(Vrefi)을 발생시키는 기준전압발생부와 온도에 따라 변화되는 전압(Vtv)을 발생시키는 변위전압발생부는 온도에 대해 일정한 전류가 흐르도록 설계되어야 하며, 사용하는 저항의 값을 적절히 조절하여 온도에 따라 변화되는 전압(Vtv)의 차가 너무 작지 않도록 한다.
온도감지기(13A)의 정적 전류를 줄이기 위하여 상기 기준전압발생부와 변위전압발생부의 직렬저항값을 조절하며, 제어신호(SREQ)를 이용하여 온도감지기(13A)가 일정한 주기로 동작되도록한다. 그리고, 상기 온도감지기(13A)의 설계에 있어서 사용하는 저항값의 크기는 다음의 사항을 감안하여야 한다.
온도감지기(13A)의 결과를 처리하는 온도제어부(13B)는 제6도와 같이 구성되어 다음과 같이 동작한다.
상기 온도감지기(13A)의 비교기(CP1-CP3)에서 출력되는 신호(TC1-TC3)는 온도추적제어부(23)에 공급되어 제13도의 표에 따라 각 결과에 앤드조합되고, 그 앤드조합된 신호가 전송게이트(TR1-TR4)의 스위칭 제어신호(SC1-SC4)로 공급된다.
SR모드에서 사용되는 타이머(21)의 출력신호는 직접 분주기(11D)로 입력되는 것이 아니라 온도추적시간분주기(22)를 거치게 되는데, 이 온도추적시간분주기(22)는 n단의 카운터(TTTD1-TTTDn)로 구성되며, 타이머(21)의 기본주기에 대해 바이너리관계(binary relation)의 주기를 갖는 신호를 생성한다.
그리고, 상기 온도추적시간분주기(22)의 출력신호는 상기 전송게이트(TR1-TR4)에 공급되고, 이때, 상기 스위칭 제어신호(SC1-SC4)에 의해 그 온도추적시간분주기(22)의 출력신호 중에서 적합한 기본주기의 신호가 선택되어 SR모드용 타임분주기(24)에 공급되어 적절한 리플레쉬 주기의 신호가 생성되며, 이렇게 생성된 리플레쉬용 시분주타이밍신호(ΦT)에 의하여 리플레쉬카운터(4)가 구동되어 이로부터 출력되는 리플레쉬용 어드레스신호가 X어드레스디코더(6)를 통해 메모리셀어레이(10)에 공급되어 여기에 저장된 데이타가 해당 주기로 리플레쉬되며, 이때, SR모드제어부(11B)에서 출력되는 제어신호에 X어드레스버퍼(1)가 디스에이블되어 로우어드레스스트로브신호가 차단된다.
제11도에서와 같이 기준전압(Vref1-Vref3)의 전위와 온도에 따라 변화되는 전압(Vtv)의 특성으로 서로 만나게 되는 점에서 온도의 영역이 정해지며, 제12도는 이 온도의 영역에 따라 리플레쉬 주기를 변경하는 온도추적부의 특성을 나타내고 있다.
상기 온도추적시간분주기(22)의 출력으로 제8도의 이상적인 온도보상의 특성을 나타내기 보다는 바이너리 계단적인 온도보상 특성을 나타낸다. 이러한 온도보상 결과는 더 낮은 온도의 SR모드에서 리플레쉬 동작 전류를 크게 줄일수 있으므로 디램의 데이타 보존전류를 감소시켜 바이너리로 동작하거나 배터리전압으로 백업되는 시스템에서 양호한 전기적 특성을 나타낸다.
메모리셀어레이(10)의 특성이 변하여 타이머(11C)의 기본주기로 부터 생성되는 리플레쉬의 기본주기가 메모리셀어레이(10)의 특성변화를 충분히 보상하지 못할 경우, 온도추적시간분주기(22)에서 직접 리플레쉬의 기본주기를 생성하지 않고 약간의 조절회로와 외부 조절이 가능한 퓨즈를 이용하여 보다 정확한 리플레쉬의 기본주기를 생성할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 온도특성이 좋은 물질을 직렬로 접속하여 다단의 기준전위를 생성하고, 온도의 특성이 좋은 물질과 특성이 크게 변하는 물질을 직렬로 접속하고 그 중간의 위치의 전위를 사용하여 온도에 따른 전위의 변화시키고, 이들을 이용하여 셀프리플레쉬 동작을 수행할때 온도의 변화에 대해 많이 변화되는 메모리셀어레이의 데이타 보존시간을 추적하여 리플레쉬 주기를 설정함으로써 최소한의 전류를 이용하여 메모리셀의 데이터를 보존할 수 있는 효과가 있다.

Claims (8)

  1. 다수의 메모리셀과 그의 어드레스에 대한 버퍼들 및 디코더로 구성되어 있는 메모리셀 어레이의 제어회로에 있어서, 직렬접속되어 온도특성이 양호한 기준전압(Vref1-Vref3)을 발생시키는 폴리실리콘 저항(TIM1-TIM3), 직렬접속되어 온도에 따라 변화되는 전압(Vtv)을 발생시키는 폴리실리콘 저항(TIM) 및 n-WelL 저항(TVM), 온도에 따라 변화되는 전압(Vtv)과 기준전압(Vref1-Vref3)을 각기 비교하여 그에따른 신호(TC1-TC3)를 출력하는 비교기(CP1-CP3)로 구성되어 메모리셀 내부의 온도를 추적하는 온도감지기(13A)와; 소정주기의 타임펄스를 생성하는 타이머(21), 다단의 분주기로 구성되어 상기 타이머(21)의 출력신호를 순차적으로 분주출력하는 온도추적시간분주기(22), 상기 비교기(CP1-CP3)의 출력신호를 논리조합하여 그에 따라 상기 온도추적시간분주기(22)의 분주출력중에서 해당 분주출력을 선택출력하는 온도추적제어부(23), 상기 온도추적제어부(23)의 출력신호를 공급받아 셀프플레쉬모드용 타임신호를 출력하는 타임분주기(24)로 구성되어 상기 메모리셀의 셀프리플레쉬의 주기를 결정하는 온도제어부(13B)를 포함하여 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  2. 제1항에 있어서, 온도감지기(13A)는 메모리셀 내부의 여러곳에 설치하고, 그들을 통해 감지된 값의 평균치를 출력하도록 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  3. 제1항에 있어서, 온도감지기(13A)는 소오스단자가 전원단자(Vcc)에 접속된 피모스(PM1)의 드레인을 게이트에 접속함과 아울러 그 접속점을 폴리실리콘 저항(R1-R4)을 순차적으로 통하고, 다시 엔모스(NM1)를 통해 엔모스(NM2)의 드레인에 접속한 후 전원단자(Va)를 n-웰저항(Rnw) 및 폴리실리콘저항(Rp)을 통해 엔모스(NM3)의 드레인에 접속하여 그 접속점을 상기 엔모스(NM1)의 드레인 및 게이트에 공통접속하고, 소오스접지된 상기 엔모드(NM2), (NM3)의 게이트에 선택단자(SREQ)를 공통접속한 다음 상기 폴리실리콘저항(R1-R4)의 접속점에서 기준전압단자(Vref1-Vref3)를 각기 인출하고, 상기 n-웰저항(Rnw) 및 폴리실리콘저항(Rp)의 접속점에서 변위전압단자(Vtv)을 인출하여 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  4. 제1항에 있어서, 온도감지기(13A)는 상기 기준전압(Vrefi)과 온도에 따라 변화되는 전압(Vtv)간의 전위를 비교하기 위하여 커렌트미러형 2스텝 비교기를 포함하여 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  5. 제1항에 있어서, 온도제어부(13B)는 온도영역에 의해 결정된 타이머의 기본주기로 부터 바이너리관계의 셀프리플레쉬의 기본주기를 생성하도록 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  6. 제5항에 있어서, 셀프리플레쉬의 기본주기는 온도추적용 시분주기로 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  7. 제6항에 있어서, 시분주기의 단수는 온도영역의 개수에 의해 결정되도록 구성한 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
  8. 제1항에 있어서, 온도제어부(13B)는 타이머의 기본주기에서 셀프리플레쉬 기본주기를 생성할때, 온도에 따른 메모리셀의 데이타 보존시간과 필요한 리플레쉬 주기를 측정하여 온도변화에 대해 보다 정확한 리플레쉬주기를 생성하기 위하여 그 셀프리플레쉬의 기본주기를 추적용 시분주기의 각단에서 출력하지 않고 조절회로를 통해 정수배의 셀프리플레쉬 주기로 출력하도록 구성하는 것을 특징으로 하는 메모리셀어레이의 리플레쉬 제어회로.
KR1019940008459A 1994-04-21 1994-04-21 메모리셀어레이의 리플레쉬 제어회로 KR0129197B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940008459A KR0129197B1 (ko) 1994-04-21 1994-04-21 메모리셀어레이의 리플레쉬 제어회로
DE19502557A DE19502557C2 (de) 1994-04-21 1995-01-27 Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld
JP7019414A JPH07296582A (ja) 1994-04-21 1995-02-07 メモリセルアレイのセルフリフレッシュ制御回路
US08/392,444 US5532968A (en) 1994-04-21 1995-02-22 Self refresh control circuit for memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008459A KR0129197B1 (ko) 1994-04-21 1994-04-21 메모리셀어레이의 리플레쉬 제어회로

Publications (2)

Publication Number Publication Date
KR950030155A KR950030155A (ko) 1995-11-24
KR0129197B1 true KR0129197B1 (ko) 1998-10-01

Family

ID=19381474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008459A KR0129197B1 (ko) 1994-04-21 1994-04-21 메모리셀어레이의 리플레쉬 제어회로

Country Status (4)

Country Link
US (1) US5532968A (ko)
JP (1) JPH07296582A (ko)
KR (1) KR0129197B1 (ko)
DE (1) DE19502557C2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
KR100799102B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100865203B1 (ko) * 2002-03-28 2008-10-23 인피네온 테크놀로지스 아게 리프레시 신호 출력 디바이스 및 방법
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
JP3311260B2 (ja) * 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
KR100248355B1 (ko) * 1997-04-09 2000-03-15 김영환 반도체 메모리 소자의 가변 비교전압 발생장치
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
KR100490297B1 (ko) * 1997-12-29 2005-08-18 주식회사 하이닉스반도체 기준전압발생회로
KR100313495B1 (ko) * 1998-05-13 2001-12-12 김영환 반도체메모리장치의동작모드결정회로
KR100298432B1 (ko) * 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ
KR100378690B1 (ko) 1998-07-21 2003-06-12 주식회사 하이닉스반도체 대기전류를감소시킨반도체메모리용고전원발생장치
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
DE10206367C2 (de) 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP2004294117A (ja) * 2003-03-25 2004-10-21 Sony Corp 温度検出回路および記憶装置
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
WO2004095465A1 (ja) 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
KR100532448B1 (ko) 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100611775B1 (ko) 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
DE102004005667B4 (de) * 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
DE102004041908A1 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100665883B1 (ko) * 2005-01-10 2007-01-09 한국전기연구원 자체 신호를 이용한 전력반도체의 온도검지회로
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
KR100691489B1 (ko) * 2005-03-31 2007-03-09 주식회사 하이닉스반도체 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100806608B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
KR100810061B1 (ko) * 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
DE102006056560A1 (de) * 2006-11-30 2008-06-05 Qimonda Ag Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
US7975170B2 (en) * 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
KR101504341B1 (ko) 2008-07-18 2015-03-24 삼성전자주식회사 온도 감지 장치 및 그것을 포함하는 전자 장치
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． Ｄｒａｍ及びその操作方法
US11435811B2 (en) * 2019-12-09 2022-09-06 Micron Technology, Inc. Memory device sensors
EP4080511A3 (en) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamic memory with long retention time

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120552A (ko) * 1973-03-16 1974-11-18
JPS6157097A (ja) * 1984-08-27 1986-03-22 Nec Corp ダイナミツク半導体メモリ
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
JPH03207084A (ja) * 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
JP3225533B2 (ja) * 1991-04-11 2001-11-05 日本電気株式会社 ダイナミック型半導体メモリ装置
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
US5375093A (en) * 1992-01-21 1994-12-20 Matsushita Electric Industrial Co., Ltd. Temperature detecting circuit and dynamic random access memory device
US5406522A (en) * 1992-01-31 1995-04-11 Hirano; Hiroshige Dynamic random access memory device and inspection method thereof
JP2787639B2 (ja) * 1992-08-07 1998-08-20 三菱電機株式会社 パルス信号発生回路および半導体記憶装置
JPH07153266A (ja) * 1993-11-26 1995-06-16 Mitsubishi Electric Corp Ｄｒａｍ制御回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR100865203B1 (ko) * 2002-03-28 2008-10-23 인피네온 테크놀로지스 아게 리프레시 신호 출력 디바이스 및 방법
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100799102B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7701796B2 (en) 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Memory device with self refresh cycle control function
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법

Also Published As

Publication number Publication date
US5532968A (en) 1996-07-02
JPH07296582A (ja) 1995-11-10
DE19502557C2 (de) 2001-10-11
DE19502557A1 (de) 1995-10-26
KR950030155A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
KR0129197B1 (ko) 메모리셀어레이의 리플레쉬 제어회로
US5680359A (en) Self-refresh period adjustment circuit for semiconductor memory device
US5726946A (en) Semiconductor integrated circuit device having hierarchical power source arrangement
US6856566B2 (en) Timer circuit and semiconductor memory incorporating the timer circuit
US6281760B1 (en) On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
KR0165755B1 (ko) 펄스신호 발생회로 및 그것을 구비한 반도체 기억장치와 동적 기억장치의 동작방법
US5065091A (en) Semiconductor integrated circuit device testing
US6624685B2 (en) Level detection by voltage addition/subtraction
US7177220B2 (en) Refresh counter with dynamic tracking of process, voltage and temperature variation for semiconductor memory
US4961167A (en) Substrate bias generator in a dynamic random access memory with auto/self refresh functions and a method of generating a substrate bias therein
GB2280525A (en) Self-refresh period control circuit for memory devices
KR20050050206A (ko) 셀프 리프래쉬용 오실레이터
US6967877B2 (en) Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
JPH04344387A (ja) 素子温度に応じたリフレッシュ動作を実行するためのリフレッシュ要請信号発生装置を用いた半導体メモリー装置
US4578776A (en) Dynamic semiconductor memory device
US6628162B2 (en) Semiconductor integrated circuit
US6862239B1 (en) Circuit and method for self-refresh of DRAM cells through monitoring of cell leakage currents
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US5260901A (en) Output circuit of semiconductor memory device
US5771198A (en) Source voltage generating circuit in semiconductor memory
JP2680278B2 (ja) 半導体装置
JP3098808B2 (ja) 半導体装置
KR0177743B1 (ko) 펄스폭 지연회로를 사용한 어드레스 천이 검출 회로
JPH02156498A (ja) リフレッシュ機能内蔵ダイナミック型半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940421

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940421

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970910

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20111024

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20141009