DE19502557A1 - Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld - Google Patents
Selbstrefresh-Steuerschaltung für ein SpeicherzellenfeldInfo
- Publication number
- DE19502557A1 DE19502557A1 DE19502557A DE19502557A DE19502557A1 DE 19502557 A1 DE19502557 A1 DE 19502557A1 DE 19502557 A DE19502557 A DE 19502557A DE 19502557 A DE19502557 A DE 19502557A DE 19502557 A1 DE19502557 A1 DE 19502557A1
- Authority
- DE
- Germany
- Prior art keywords
- self
- refresh
- cell array
- memory cell
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims description 26
- 239000000872 buffer Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 238000012806 monitoring device Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 102100034458 Hepatitis A virus cellular receptor 2 Human genes 0.000 description 2
- 101001068133 Homo sapiens Hepatitis A virus cellular receptor 2 Proteins 0.000 description 2
- 101150074789 Timd2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100034459 Hepatitis A virus cellular receptor 1 Human genes 0.000 description 1
- 101001068136 Homo sapiens Hepatitis A virus cellular receptor 1 Proteins 0.000 description 1
- 101000831286 Homo sapiens Protein timeless homolog Proteins 0.000 description 1
- 101000752245 Homo sapiens Rho guanine nucleotide exchange factor 5 Proteins 0.000 description 1
- 101000669511 Homo sapiens T-cell immunoglobulin and mucin domain-containing protein 4 Proteins 0.000 description 1
- 241000158147 Sator Species 0.000 description 1
- 102100039367 T-cell immunoglobulin and mucin domain-containing protein 4 Human genes 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 210000002105 tongue Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung bezieht sich im allgemeinen
auf eine Schaltung zur Steuerung eines Selbstrefreshvor
gangs eines Speicherzellenfeldes und besonders auf eine
Selbstrefresh-Steuerschaltung für das Speicherzellenfeld,
die fähig ist, eine Selbstrefreshperiode des Speicherzel
lenfeldes gemäß einer Temperaturvariation in einem Chip
variabel einzustellen, um eine Menge von zum Halten von im
Speicherzellenfeld gespeicherten Daten erforderlichem Strom
zu verringern.
Eine dynamische Speichervorrichtung umfaßt allgemein
eine Vielzahl von Speicherzellen und eine auf einem Konden
sator jeder Speicherzelle gespeicherte Ladungsmenge wird im
Lauf der Zeit wegen einer Leckage verringert. Aus diesem
Grund wird ein Refreshvorgang periodisch ausgeführt, um die
Leck-Ladungsmenge auf dem Kondensator wiederherzustellen.
Falls eine Refreshperiode zu lang ist, wird die Leck-
Ladungsmenge auf dem Kondensator groß, was es unmöglich
macht, zu unterscheiden, ob in der Speicherzelle gespei
cherte Daten logisch "1" oder "0" sind. Eine zum Halten der
in der Speicherzelle gespeicherten Daten während des
Refreshintervalls erforderliche kritische Zeit wird hier
als Datenhaltezeit bezeichnet. Der Refreshvorgang wird mit
einer gewünschten Periode ausgeführt, um die in der Spei
cherzelle gespeicherten Daten zu halten, was als Selbst
refreshvorgang (SR) bezeichnet wird. Der Selbstrefreshvor
gang wird in einem Selbstrefreshmodus ausgeführt. Eine
Selbstrefreshperiode muß klarerweise so eingestellt werden,
daß alle Speicherzellen in der dynamischen Speichervorrich
tung wenigstens einmal während der Datenhaltezeit aufge
frischt werden.
Fig. 1 ist eine Grafik, die basierend auf einer Tempe
raturvariation einen allgemeinen Zusammenhang zwischen der
Datenhaltezeit und der Selbstrefreshperiode darstellt. Wenn
eine Umgebungstemperatur ansteigt, wird die Leck-Ladungs
menge auf dem Kondensator erhöht, was bewirkt, daß die
Datenhaltezeit verkürzt wird. Die Selbstrefreshperiode ist
nämlich wie in Fig. 1 gezeigt ungeachtet der Variation der
Umgebungstemperatur konstant, wohingegen die Datenhaltezeit
nach und nach kurz wird, wenn die Umgebungstemperatur
ansteigt. Aus diesem Grund muß die Selbstrefreshperiode auf
dem Weg der Vorsorge gegenüber der schlechtesten Bedingung
oder der sehr hohen Temperatur bestimmt werden.
In dem Fall, in dem die Selbstrefreshperiode auf dem
Weg der Vorsorge gegenüber der schlechtesten Bedingung ein
gestellt wird, wird der Selbstrefreshvorgang jedoch über
mäßig oft ausgeführt, wenn die Umgebungstemperatur normal
ist, was zu einem unnötigen Verlust an einer Strommenge
führt. Um den unnötigen Stromverlust der Strommenge wegen
des Selbstrefreshvorgangs zu verhindern, ist es aus diesem
Grund nötig, die Selbstrefreshperiode gemäß einer Variation
der Datenhaltezeit mit der Temperaturvariation einzustel
len.
Fig. 2 ist eine Grafik, welche basierend auf einer
Temperaturvariation einen ideales Verhältnis zwischen der
Datenhaltezeit und der Selbstrefreshperiode darstellt. Aus
dieser Zeichnung ist ersichtlich, daß die Selbstrefresh
periode in einem Fall, in dem die Datenhaltezeit bei nied
riger Temperatur lang ist, so eingestellt werden muß, daß
sie lang ist. In dem Fall, in dem die Datenhaltezeit bei
hoher Temperatur kurz ist, muß auch die Selbstrefreshpe
riode so eingestellt werden, daß sie kurz ist. In Fig. 2
bezeichnen die Bezugszeichen M und M′ jeweils Spannen zwi
schen der Datenhaltezeit und der Selbstrefreshperiode bei
den hohen und niedrigen Temperaturen. Wie aus Fig. 2 er
sichtlich, sind die Spannen M und M′ bei hohen und niedri
gen Temperaturen im wesentlichen dieselben, nämlich M ≈ M′.
Um das obige Problem zu lösen, umfaßt eine herkömmli
che Selbstrefresh-Steuerschaltung eine Temperatur-Kompensa
tionsschaltung, um ein Selbstrefresh-Anforderungssignal bei
der hohen Temperatur mit einer kürzeren Periode zu erzeu
gen, dagegen mit einer längeren Periode bei der niedrigen
Temperatur, um so den Stromverbrauch im Selbstrefreshmodus
zu verringern.
Eine derartige herkömmliche Selbstrefreshschaltung hat
jedoch darin einen Nachteil, daß eine Temperaturvariation
eines Speicherzellenfeldes in der Speichervorrichtung nicht
genau kompensiert werden kann, weil ein Temperaturfühler
außerhalb der Speichervorrichtung angeordnet ist. Die Tem
peraturvariation des Speicherzellenfeldes kann auch nicht
genau kompensiert werden, da die durch den Temperaturfühler
aufgenommenen Temperaturen nur in zwei Bereiche, hohe und
niedrige Temperaturen klassifiziert werden. Desweiteren
werden Zeitgeber mit Perioden betrieben, die gemäß den
Temperaturbereichen unterschiedlich sind, was zu einem
Anstieg des Leistungsverbrauchs und einer Erhöhung einer
Layoutfläche führt.
Angesichts der obigen Probleme wurde deshalb die vor
liegende Erfindung gemacht und es ist ein Ziel der vorlie
genden Erfindung eine Selbstrefresh-Steuerschaltung für ein
Speicherzellenfeld bereitzustellen, in der ein Temperatur
fühler in einer Speichervorrichtung angeordnet ist und die
vom Temperaturfühler aufgenommenen Temperaturen in eine
Vielzahl von Bereichen klassifiziert werden, so daß eine
Temperaturvariation des Speicherzellenfeldes genau aufge
nommen werden kann und eine Selbstrefreshperiode gemäß der
genau aufgenommenen Temperaturvariation des Speicherzellen
feldes eingestellt werden kann, und in der ein einzelner
Zeitgeber dazu verwendet wird, eine Vielzahl von Selbst
refreshperioden zu erzeugen, so daß eine Chipfläche verrin
gert werden kann.
Gemäß der vorliegenden Erfindung können die obigen und
andere Ziele durch Bereitstellen einer Selbstrefresh-Steu
erschaltung für ein Speicherzellenfeld erreicht werden, die
eine Vielzahl von Adreßpuffern zum Eingeben von Adressen
des Speicherzellenfeldes und eine Vielzahl von Decodern zum
Decodieren der Adressen von den Adreßpuffern umfaßt, in
welcher die Verbesserung eine Selbstrefreshmodus-Steuer
einrichtung zum Steuern eines Selbstrefreshvorgangs des
Speicherzellenfeldes als Reaktion auf ein Zeilenadreß-
Strobesignal und ein Spaltenadreß-Strobesignal; eine Refe
renzspannungs-Erzeugungseinrichtung zum Erzeugen einer
Vielzahl von Referenzspannungen, wobei jede der Referenz
spannungen ungeachtet einer Temperaturvariation in einem
Chip dem Pegel nach annähernd konstant ist; und eine Tempe
ratur-Überwachungseinrichtung zum Erzeugen einer mit der
Temperaturvariation im Chip variablen Spannung, zum jewei
ligen Vergleichen der erzeugten variablen Spannung mit den
Referenzspannungen von der Referenzspannungs-Erzeugungs
einrichtung, zum Auswählen einer Gewünschten aus einer
Vielzahl von Selbstrefreshperioden von der Selbstrefresh
modus-Steuereinrichtung gemäß den verglichenen Ergebnissen
und zum Ausgeben der ausgewählten Selbstrefreshperiode an
die Selbstrefreshmodus-Steuereinrichtung umfaßt.
Die obigen und andere Ziele, Eigenschaften und Vortei
le der vorliegenden Erfindung werden aus der folgenden aus
führlichen Beschreibung in Verbindung mit den beigefügten
Zeichnungen besser verständlich, worin:
Fig. 1 eine Grafik ist, welche basierend auf einer
Temperaturvariation einen allgemeinen Zusammenhang zwischen
einer Datenhaltezeit und einer Selbstrefreshperiode dar
stellt;
Fig. 2 eine Grafik ist, welche basierend auf einer
Temperaturvariation einen idealen Zusammenhang zwischen der
Datenhaltezeit und der Selbstrefreshperiode darstellt;
Fig. 3 eine Grafik ist, welche auf der Temperatur
variation basierende Eigenschaften von Widerständen dar
stellt;
Fig. 4 ein Blockdiagramm einer Selbstrefresh-Steuer
schaltung für ein Speicherzellenfeld gemäß der vorliegenden
Erfindung ist;
Fig. 5 ein ausführliches Schaltungsdiagramm einer
Ausführungsform eines Referenzspannungserzeugers und eines
Temperaturfühlers in Fig. 4 ist;
Fig. 6 ein ausführliches Schaltungsdiagramm einer
alternativen Ausführungsform des Referenzspannungserzeugers
und des Temperaturfühlers in Fig. 4 ist;
Fig. 7 eine Grafik ist, welche basierend auf der
Temperaturvariation das Verhältnis zwischen einer Vielzahl
von Referenzspannungen vom Referenzspannungserzeuger und
einer variablen Spannung vom Temperaturfühler in Fig. 5 und
6 darstellt;
Fig. 8 eine Tabelle ist, welche basierend auf der
Temperaturvariation das Verhältnis zwischen Ausgangssigna
len von einer Vielzahl von Komparatoren in Fig. 5 und einer
Vielzahl von Temperaturbereichen in Fig. 7 darstellt;
Fig. 9 ein ausführliches Schaltungsdiagramm einer
Ausführungsform eines Zeitgebers, einer Temperatursteuerung
und eines Frequenzteilers in Fig. 4 ist;
Fig. 10 eine Grafik ist, welche basierend auf der
Temperaturvariation das Verhältnis zwischen einer Daten
haltezeit und einer Vielzahl von Selbstrefreshperioden
gemäß der vorliegenden Erfindung zeigt; und
Fig. 11 ein ausführliches Schaltungsdiagramm einer
alternativen Ausführungsform des Zeitgebers in Fig. 4 ist.
In Fig. 4 ist ein Blockdiagramm einer Selbstrefresh
steuerschaltung für ein Speicherzellenfeld gemäß der vor
liegenden Erfindung gezeigt, in welcher das Speicherzellen
feld durch die Bezugsziffer 10 bezeichnet ist. Das Spei
cherzellenfeld 10 ist darauf ausgelegt, Daten darin zu
speichern.
Wie in Fig. 4 gezeigt, umfaßt die Selbstrefresh-Steuer
schaltung einen X-Adreßpuffer 1 zum Eingeben einer Zeilen
adresse als Reaktion auf ein Zeilenadreß-Strobesignal RAS,
einen Y-Adreßpuffer 2 zum Eingeben einer Spaltenadresse als
Reaktion auf ein Spaltenadreß-Strobesignal CAS, einen CBR-
Decoder 3 zum Erzeugen eines gewünschten Steuersignals als
Reaktion auf die Zeilen- und Spaltenadreß-Strobesignale RAS
und CAS, einen Refreshzähler 4 zum Erzeugen eines Selbst
refresh-Betriebssignals mit einer gewünschten Periode, um
die im Speicherzellenfeld 10 gespeicherten Daten zu halten,
einen Multiplexer 5 zum Auswählen der Zeilenadresse aus dem
X-Adreßpuffer 1 in einem normalen Modus und eines Ausgangs
signals vom Refreshzähler 4 in einem Selbstrefreshmodus
unter der Kontrolle des CBR-Decoders 3, einen X-Adreßdeco
der 6 zum Decodieren eines Ausgangssignals vom Multiplexer
5 und einen Zeilendecoder 7 zum Auswählen einer Wortzeile
des Speicherzellenfeldes 10 als Reaktion auf ein Ausgangs
signal vom X-Adreßdecoder 6.
Die Selbstrefreshschaltung umfaßt auch eine Spalten
steuerung 8 zum Decodieren der Spaltenadresse vom Y-Adreß
puffer 2 unter der Kontrolle des CBR-Decoders 3, einen
Spaltendecoder 9 zum Auswählen von Dateneingabe/ausgabe
pfaden des Speicherzellenfeldes 10 als Reaktion auf ein
Ausgangssignal von der Spaltensteuerung 8, eine SR-Modus-
Steuerschaltung 20 zum Erzeugen einer Vielzahl von mit
einer Temperaturvariation variablen Selbstrefreshperioden
unter der Kontrolle des CBR-Decoders 3, einen Referenz
spannungserzeuger 40 zum Erzeugen einer Vielzahl von
Referenzspannungen als Reaktion auf ein Ausgangssignal von
der SR-Modus-Steuerschaltung 20 und eine Temperatur-Über
wachungsschaltung 30 zum Auswählen einer Gewünschten aus
der Vielzahl von Selbstrefreshperioden von der SR-Modus-
Steuerschaltung 20 gemäß der Temperaturvariation als Reak
tion auf Ausgangssignale von der SR-Modus-Steuerschaltung
20 und vom Referenzspannungserzeuger 40 und zum Ausgeben
der ausgewählten Selbstrefreshperiode an die SR-Modus-
Steuerschaltung 20.
Die SR-Modus-Steuerschaltung 20 enthält eine Ausgabe
einheit für SR-Modus-Startsignale 21 zum Ausgeben eines SR-
Modus-Startsignals unter der Kontrolle des CBR-Decoders 3,
einen Zeitgeber 23 zum Erzeugen der Vielzahl von Selbst
refreshperioden als Reaktion auf das SR-Modus-Startsignal
von der Ausgabeeinheit für SR-Modus-Startsignale 21 und zum
Ausgeben der erzeugten Selbstrefreshperioden an die Tempe
ratur-Überwachungsschaltung 30, eine Refreshsteuerung 22
zum Ausgeben eines Selbstrefresh-Anforderungssignals als
Reaktion auf das SR-Modus-Startsignal von der Ausgabe
einheit für SR-Modus-Startsignale 21 und einen Frequenztei
ler 24 zum Eingeben der ausgewählten Selbstrefreshperiode
von der Temperatur-Überwachungsschaltung 30 und zum Ausge
ben eines zeitlich geteilten Zeitablaufssignals ΦT.
Die Temperatur-Überwachungsschaltung 30 enthält einen
Temperaturfühler 31 zum Erzeugen einer mit der Temperatur
variation variablen Spannung und zum jeweiligen Vergleichen
der erzeugten variablen Spannung mit der Vielzahl von Refe
renzspannungen vom Referenzspannungserzeuger 40 und eine
Temperatursteuerung 32 zum Auswählen der Gewünschten aus
der Vielzahl von Selbstrefreshperioden von der Selbst
refreshmodus-Steuerschaltung 20 als Reaktion auf eine Viel
zahl von Ausgangssignalen vom Temperaturfühler 31 und zum
Ausgeben der ausgewählten Selbstrefreshperiode an die
Selbstrefreshmodus-Steuerschaltung 20.
Die Arbeitsweise der Selbstrefresh-Steuerschaltung mit
dem oben beschriebenen Aufbau wird im folgenden ausführlich
beschrieben.
Zunächst wird im normalen Modus das Zeilenadreß-
Strobesignal RAS an den X-Adreßpuffer 1 angelegt und das
Spaltenadreß-Strobesignal CAS wird an den Y-Adreßpuffer 2
angelegt. Die Zeilen- und Spaltenadreß-Strobesignale RAS
und CAS werden auch an den CBR-Decoder 3 angelegt. Der X-
Adreßpuffer 1 übernimmt die Zeilenadresse als Reaktion auf
das Zeilenadreß-Strobesignal RAS und der Y-Adreßpuffer 2
übernimmt die Spaltenadresse als Reaktion auf das Spalten
adreß-Strobesignal CAS. Der CBR-Decoder 3 steuert den
Multiplexer 5 und die Spaltensteuerung 8 als Reaktion auf
die Zeilen- und Spaltenadreß-Strobesignale RAS und CAS, so
daß die Ausgangssignale von den X- und Y-Adreßpuffern 1 und
2 jeweils zum X-Adreßdecoder 6 und zum Spaltendecoder 9
übertragen werden können. Dann decodiert der X-Adreßdecoder
6 die durch den Multiplexer 5 übertragene X-Adresse vom X-
Adreßpuffer 1 und gibt das decodierte Signal an den Zeilen
decoder 7 aus. Der Zeilendecoder 7 decodiert das Ausgangs
signal vom X-Adreßdecoder 6 und gibt das decodierte Signal
an das Speicherzellenfeld 10 aus, um dessen Zeilenadresse
zu bezeichnen. Der Spaltendecoder 9 decodiert ebenfalls das
Ausgangssignal von der Spaltensteuerung 8 und gibt das
decodierte Signal an das Speicherzellenfeld 10 aus, um
dessen Spaltenadresse zu bestimmen. Als Ergebnis werden an
einer Stelle des Speicherzellenfeldes 10, welche den
Zeilen- und Spaltenadressen von den Zeilen- und Spalten
decodern 7 und 9 entspricht, die Daten geschrieben oder
ausgelesen.
In einem Fall, in dem die Zeilen- und Spaltenadressen
andererseits nicht innerhalb einer vorherbestimmten Zeit
spanne nach der Eingabe der Zeilen- und Spaltenadreß-
Strobesignale RAS und CAS an die X- und Y-Adreßpuffer 1 und
2 angelegt werden, erkennt der CBR-Decoder 3 den gegenwär
tigen Modus als den Selbstrefreshmodus und steuert die SR-
Modus-Steuerschaltung 20, um den Selbstrefreshvorgang zu
starten. Der CBR-Decoder 3 steuert auch den Multiplexer 5
so, daß er das Ausgangssignal vom X-Adreßpuffer 1 an den X-
Adreßdecoder 6 blockiert und das Ausgangssignal vom Re
freshzähler 4 auswählt. Desweiteren steuert der CBR-Decoder
3 die Spaltensteuerung 8 so, daß sie das Ausgangssignal vom
Y-Adreßpuffer 2 an den Spaltendecoder 9 blockiert.
In der SR-Modus-Steuerung 20 betreibt die Ausgabe
einheit für SR-Modus-Startsignale 21 die Refreshsteuerung
22 und den Zeitgeber 23 als Reaktion auf das Steuersignal
vom CBR-Decoder 3. Im Betrieb gibt die Refreshsteuerung 22
das Selbstrefresh-Anforderungssignal SREQ an den Referenz
spannungserzeuger 40 und die Temperatur-Überwachungsschal
tung 30 aus. Wenn das Selbstrefresh-Anforderungssignal SREQ
von der Refreshsteuerung 22 logisch high ist, erzeugt der
Referenzspannungserzeuger 40 die Referenzspannungen. Dann
werden das Selbstrefresh-Anforderungssignal SREQ von der
Refreshsteuerung 22 und die Referenzspannungen vom Refe
renzspannungserzeuger 40 an den Temperaturfühler 31 in der
Temperatur-Überwachungsschaltung 30 angelegt.
Fig. 5 ist ein ausführliches Schaltungsdiagramm einer
Ausführungsform des Referenzspannungserzeugers 40 und des
Temperaturfühlers 31. In dieser Zeichnung enthält der
Referenzspannungserzeuger 40 Komponenten zum Ausgeben der
Referenzspannungen Vref1-Vref3 und der Temperaturfühler 31
enthält die übrigen Komponenten. Der Referenzspannungs
erzeuger 40 enthält eine Vielzahl von Widerständen TIM1-
TIM4, die zwischen zwei Spannungsquellen Vc und Vd in Reihe
geschaltet sind. Jeder der Widerstände TIM1-TIM4 enthält
ein temperaturinvariantes Material (TIM), das wie in Fig. 3
gezeigt ungeachtet der Temperaturvariation einen Widerstand
mit kleiner Variation besitzt. Die Widerstände TIM1-TIM4
sind darauf ausgelegt, eine Spannungsdifferenz zwischen den
beiden Spannungsquellen Vc und Vd zu teilen, um die Refe
renzspannungen Vref1-Vref3 zu erzeugen. Die Referenzspan
nung Vref1 wird von einem Knoten zwischen den Widerständen
TIM1 und TIM2 ausgegeben, die Referenzspannung Vref2 wird
von einem Knoten zwischen den Widerständen TIM2 und TIM3
ausgegeben und die Referenzspannung Vref3 wird von einem
Knoten zwischen den Widerständen TIM3 und TIM4 ausgegeben.
Der Temperaturfühler 31 enthält zwei Widerstände TVM
und TIM, die zwischen zwei Spannungsquellen Va und Vb in
Reihe geschaltet sind. Die beiden Widerstände TVM und TIM
bilden eine Schaltung zur Erzeugung variabler Spannung. Der
Widerstand TVM enthält ein mit der Temperatur variierendes
Material (TVM), das wie in Fig. 3 gezeigt einen Widerstand
mit einer großen Variation mit der Temperaturvariation
besitzt. Die Widerstände TVM und TIM sind darauf ausgelegt,
eine Spannungsdifferenz zwischen den beiden Spannungsquel
len Va und Vb zu teilen, um die mit der Temperaturvariation
variable Spannung Vtv zu erzeugen. Die variable Spannung
Vtv wird von einem Knoten zwischen den Widerständen TVM und
TIM ausgegeben. Der Temperaturfühler 31 enthält auch drei
Komparatoren CP1-CP3, bei denen jeweils der eine Eingangs
anschluß zum Eingeben einer Entsprechenden der Referenz
spannungen Vref1-Vref3 vom Referenzspannungserzeuger 40 und
der andere Eingangsanschluß zum Eingeben der variablen
Spannung Vtv dient. Die Komparatoren CP1-CP3 vergleichen
die variable Spannung Vtv mit den Referenzspannungen Vref1-
Vref3 vom Referenzspannungserzeuger 40 und geben jeweils
die Vergleichsergebnisse TC1-TC3 an die Temperatursteue
rung 32 aus.
In Fig. 6 ist ein ausführliches Schaltungsdiagramm
einer alternativen Ausführungsform des Referenzspannungs
erzeugers 40 und des Temperaturfühlers 31 gezeigt. Wie in
dieser Zeichnung gezeigt, enthält der Referenzspannungs
erzeuger 40 statt der Widerstände TIM1-TIM4 in Fig. 5 eine
Vielzahl von Widerständen R1-R4 aus polykristallinem Sili
zium, die zwischen einer Versorgungsspannungsquelle Vcc und
einem Masseanschluß in Reihe geschaltet sind. Der Referenz
spannungserzeuger 40 enthält auch einen zwischen die Ver
sorgungsspannungsquelle Vcc und den Widerstand R1 geschal
teten PMOS-Transistor PM1 und zwischen den Widerstand R4
und den Masseanschluß in Reihe geschaltete NMOS-Transi
storen NM1 und NM2. Der PMOS-Transistor PM1 besitzt eine
mit der Versorgungsspannungsquelle Vcc verbundene Source
und gemeinsam mit dem Widerstand R1 verbundenes Drain und
Gate. Der NMOS-Transistor NM1 besitzt gemeinsam mit dem
Widerstand R4 verbundenes Drain und Gate und eine mit einer
Drain des NMOS-Transistors NM2 verbundene Source. Der NMOS-
Transistor NM2 besitzt eine mit dem Masseanschluß verbun
dene Source und ein Gate zum Eingeben des Selbstrefresh-
Anforderungssignals SREQ von der Refreshsteuerung 22.
Die Erzeugungsschaltung für variable Spannung im
Temperaturfühler 31 enthält statt des Widerstands TVM in
Fig. 5 einen n-well Widerstand Rnw und statt des Wider
stands TIM in Fig. 5 einen Widerstand RP aus polykristal
linem Silizium. Der n-well Widerstand Rnw und der Wider
stand RP aus polykristallinem Silizium sind zwischen den
beiden Spannungsquellen Va und Vb in Reihe geschaltet. Die
Erzeugungsschaltung für variable Spannung enthält auch
einen NMOS-Transistor NM3, der einen mit der Spannungsquel
le Vb verbundenen Drain, eine mit dem Masseanschluß verbun
dene Source und ein Gate zum Eingeben des Selbstrefresh-
Anforderungssignals SREQ von der Refreshsteuerung 22 be
sitzt. Die Spannungsquelle Vb bildet einen Knoten zwischen
dem Widerstand RP aus polykristallinem Silizium und dem
Drain des NMOS-Transistors NM3, der gemeinsam mit dem Drain
und dem Gate des NMOS-Transistors NM1 verbunden ist.
Die Referenzspannung Vref1 wird von einem Knoten zwi
schen den Widerständen R1 und R2 ausgegeben, die Referenz
spannung Vref2 wird von einem Knoten zwischen den Wider
ständen R2 und R3 ausgegeben und die Referenzspannung Vref3
wird von einem Knoten zwischen den Widerständen R3 und R4
ausgegeben. Die variable Spannung Vtv wird von einem Knoten
zwischen dem n-well Widerstand Rnw und dem Widerstand RP
aus polykristallinem Silizium ausgegeben. Die PMOS- und
NMOS-Transistoren PM1 und NM1 arbeiten so, daß sie eine
Spannung über eine Kette aus den Widerständen R1-R4 stabi
lisieren. Wenn das Selbstrefresh-Anforderungssignal SREQ
von der Refreshsteuerung 22 logisch high ist, wird der
NMOS-Transistor NM2 angeschaltet und bewirkt dadurch, daß
Strom durch die Widerstandskette fließt. Als Ergebnis hat
die Verwendung des NMOS-Transistors NM2 den Effekt der Ver
meidung eines unnötigen Stromverbrauchs.
Beim Entwurf des Referenzspannungserzeugers 40 und des
Temperaturfühlers 31 muß die zu verwendende Anzahl von Wi
derständen übrigens in Anbetracht der folgenden Bedingungen
bestimmt werden. Die variable Spannung Vtv in Fig. 6 kann
nämlich durch die folgende Gleichung ausgedrückt werden:
Vtv = (Va - Vb) × RP/(RP + Rnw).
Da der n-well-Widerstand Rnw einen mit der Temperatur
variation variierenden Widerstand besitzt, kann dieser
folgendermaßen ausgedrückt werden.
Rnw′ = Rnw + D(Rnw)
wobei D(Rnw) eine Variation des Widerstands des n-well-
Widerstands Rnw mit der Temperaturvariation ist.
Die auf der Temperaturvariation basierende Spannung
Vtv′ kann folgendermaßen ausgedrückt werden:
Vtv′ = (Va - Vb) × RP/(RP + Rnw′)
= Vtv × (RP + Rnw)/(RP + Rnw + D(Rnw)).
= Vtv × (RP + Rnw)/(RP + Rnw + D(Rnw)).
Dann kann eine Variation D(Vtv) der variablen Spannung
Vtv folgendermaßen ausgedrückt werden:
D(Vtv) = Vtv - Vtv′
= Vtv × D(Rnw)/(RP + Rnw + D(Rnw)).
= Vtv × D(Rnw)/(RP + Rnw + D(Rnw)).
Der Zusammenhang zwischen einer Variation D(Vref) der
Referenzspannung Vref und der Variation D(Vtv) der variab
len Spannung Vtv ist:
D(Vref) = D(Vtv)/n
wobei n 2, 3, usw. ist.
In der obigen Gleichung ist n die Anzahl der in der
Widerstandskette des Referenzspannungserzeugers 40 zu
verwendenden Widerstände. Deshalb muß die Anzahl der
Widerstände so bestimmt werden, daß sie in einem Bereich
liegt, der die Variation D(Vref) der Referenzspannung Vref
im Bauteil umfaßt.
Fig. 7 ist eine Grafik, welche basierend auf der Tem
peraturvariation den Zusammenhang zwischen den Referenz
spannungen Vref1-Vref 3 vom Referenzspannungserzeuger 40 und
der variablen Spannung Vtv vom Temperaturfühler 31 dar
stellt. In dieser Zeichnung bezeichnet das Bezugszeichen AA
einen Temperaturbereich bis zu einem Punkt, an dem die
variable Spannung Vtv die Referenzspannung Vref 1 schneidet,
wenn die Temperatur ansteigt. Das Bezugszeichen BB bezeich
net einen Temperaturbereich zwischen Punkten, an denen die
variable Spannung Vtv die Referenzspannungen Vref1 und
Vref2 schneidet, wenn die Temperatur ansteigt. Das Bezugs
zeichen CC bezeichnet einen Temperaturbereich zwischen
Punkten, an denen die variable Spannung Vtv die Referenz
spannungen Vref2 und Vref3 schneidet, wenn die Temperatur
ansteigt. Das Bezugszeichen DD bezeichnet einen Temperatur
bereich zwischen Punkten, an denen die variable Spannung
Vtv die Referenzspannungen Vref3 und Vref4 schneidet, wenn
die Temperatur ansteigt. Obwohl die Temperaturbereiche in
der bevorzugten Ausführungsform der vorliegenden Erfindung
in vier klassifiziert werden, können sie in eine größere
Anzahl unterteilt werden, wenn die Anzahl der Referenz
spannungen vom Referenzspannungserzeuger 40 erhöht wird.
Fig. 8 ist eine Tabelle, welche basierend auf der
Temperaturvariation den Zusammenhang zwischen den Ausgangs
signalen TC1-TC3 von den Komparatoren CP1-CP3 in Fig. 5 und
den Temperaturbereichen AA, BB, CC und DD in Fig. 7 zeigt.
Die Komparatoren CP1-CP3 sind darauf ausgelegt, die variab
le Spannung Vtv mit den Referenzspannungen Vref1-Vref3 vom
Referenzspannungserzeuger 40 zu vergleichen und die Ver
gleichsergebnisse TC1-TC3 jeweils an die Temperatursteue
rung 32 auszugeben. Wenn die variable Spannung Vtv höher
als alle Referenzspannungen Vref1-Vref3 vom Referenzspan
nungserzeuger 40 ist, werden die Ausgangssignale TC1-TC3
von den Komparatoren CP1-CP3 alle logisch high (H). Falls
die variable Spannung Vtv im Gegensatz dazu niedriger als
alle Referenzspannungen Vref1-Vref3 vom Referenzspannungs
erzeuger 40 ist, werden die Ausgangssignale TC1-TC3 von den
Komparatoren CP1-CP3 alle logisch low (L). Im Temperatur
bereich AA ist die variable Spannung Vtv wie in Fig. 7
gezeigt höher als alle Referenzspannungen Vref1-Vref3. Als
Ergebnis werden die Ausgangssignale TC1-TC3 von den
Komparatoren CP1-CP3 wie in Fig. 8 gezeigt alle logisch
high. Im Temperaturbereich BB ist die variable Spannung Vtv
niedriger als die Referenzspannung Vref 1 und höher als die
Referenzspannungen Vref2 und Vref3. Als Ergebnis wird das
Ausgangssignal TC1 vom Komparator CP1 logisch low, während
die Ausgangssignale TC2 und TC3 von den Komparatoren CP2
und CP3 logisch high werden. Dann werden die Ausgangs
signale TC1-TC3 vom Temperaturfühler 31 an die Temperatur
steuerung 32 angelegt.
In Fig. 9 ist ein ausführliches Schaltungsdiagramm
einer Ausführungsform des Zeitgebers 23, der Temperatur
steuerung 32 und des Frequenzteilers 24 in Fig. 4 gezeigt.
Wie in dieser Zeichnung gezeigt, enthält die Temperatur
steuerung 32 drei Inverter I1-I3 zum jeweiligen Invertieren
der Ausgangssignale TC1-TC3 vom Temperaturfühler 31, ein
UND-Gatter AD1 zum VerUNDen der Ausgangssignale TC1-TC3 vom
Temperaturfühler 31 und zum Ausgeben des resultierenden
Signals SW1, ein UND-Gatter AD2 zum VerUNDen eines Aus
gangssignals vom Inverter 11 und der Ausgangssignale TC2
und TC3 vom Temperaturfühler 31 und zum Ausgeben des resul
tierenden Signals SW2, ein UND-Gatter AD3 zum VerUNDen des
Ausgangssignals vom Inverter 11, eines Ausgangssignals vom
Inverter 12 und des Ausgangssignals TC3 vom Temperatur
fühler 31 und zum Ausgeben des resultierenden Signals SW3
und ein UND-Gatter AD4 zum VerUNDen des Ausgangssignals vom
Inverter I1, des Ausgangssignals vom Inverter I2 und eines
Ausgangssignals vom Inverter I3 und zum Ausgeben des resul
tierenden Signals SW4. Die Ausgangssignale SW1-SW4 von den
UND-Gattern AD1-AD4 werden jeweils direkt an einen Ein
gangsanschluß der Durchlaßgatter TR1-TR4 angelegt. Die
Ausgangssignale SW1-SW4 von den UND-Gattern AD1-AD4 werden
auch jeweils durch Inverter I4-I7 invertiert und dann
jeweils an die anderen Eingangsanschlüsse der Durchlaß
gatter TR1-TR4 angelegt. Als Ergebnis werden die Durchlaß
gatter TR1-TR4 jeweils als Reaktion auf die Ausgangssignale
SW1-SW4 von den UND-Gattern AD1-AD4 und deren invertierte
Ausgangssignale umgeschaltet.
Der Zeitgeber 23 in der SR-Modus-Steuerschaltung 20
enthält einen Basisperiodenerzeuger 25 zum Erzeugen einer
Basisperiode als Reaktion auf das SR-Modus-Startsignal von
der Ausgabeeinheit für SR-Modus-Startsignale 21 und eine
Zählschaltung 26 zum Zählen der Basisperiode vom Basis
periodenerzeuger 25. Die Zählschaltung 26 enthält eine
Vielzahl von Zählern TD1-TD3 zum jeweiligen Zählen der
Basisperiode vom Basisperiodenerzeuger 25. Die Zählschal
tung 26 nimmt die Basisperiode vom Basisperiodenerzeuger 25
auf und gibt sie direkt als ein Signal T1 aus. In der Zähl
schaltung 26 zählt der Zähler TD1 auch die Basisperiode vom
Basisperiodenerzeuger 25 und gibt das resultierende Signal
T2 (T1 × 2¹) aus. Der Zähler TD2 zählt das Ausgangssignal
T2 vom Zähler TD1 und gibt das resultierende Signal T3 (T2
× 2¹ = T1 × 2²) aus. Der Zähler TD3 zählt das Ausgangssi
gnal T3 vom Zähler TD2 und gibt das resultierende Signal T4
aus. Als Ergebnis teilen die Zähler TD1-TD3 in der Zähl
schaltung 26 aufeinanderfolgend die Frequenz der Basis
periode von Basisperiodenerzeuger 26 durch ein Quadrat von
2. Dann werden die Ausgangssignale T1-T4 von der Zählschal
tung 26 jeweils an die Durchlaßgatter TR1-TR4 angelegt. Die
Durchlaßgatter TR1-TR4 werden als Reaktion auf die
Umschalt-Steuersignale SW1-SW4 von den UND-Gattern AD1-AD4
umgeschaltet, um ein Gewünschtes aus den Ausgangssignalen
T1-T4 von der Zählschaltung 26 auszuwählen und das ausge
wählte Signal an den Frequenzteiler 24 auszugeben.
Da die Ausgangssignale TC1-TC3 von den Komparatoren
CP1-CP3 im Temperaturbereich AA alle logisch high sind,
wird das Ausgangssignal SW1 vom UND-Gatter AD1 in der
Temperatursteuerung 32 logisch high, während die übrigen
UND-Gatter AD2-AD4 alle logisch low werden. Als Ergebnis
wird das Durchlaßgatter TR4 angeschaltet, um so das Aus
gangssignal T4 vom Zähler TD3 in der Zählschaltung 26 zum
Frequenzteiler 24 zu übertragen. Als Ergebnis hat das fre
quenzgeteilte Signal im Temperaturbereich AA einen Pegel in
einem Intervall Ta von Fig. 10. Da die Ausgangssignale TC1-
TC3 von den Komparatoren CP1-CP3 im Temperaturbereich DD
alle logisch low sind, wird das Ausgangssignal SW4 vom UND-
Gatter AD4 in der Temperatursteuerung 32 logisch high,
während die übrigen UND-Gatter AD1-AD3 alle logisch low
werden. Als Ergebnis wird das Durchlaßgatter TRI angeschal
tet, um so das Ausgangssignal T1 von der Zählschaltung 26
zum Frequenzteiler 24 zu übertragen. Als Ergebnis hat das
frequenzgeteilte Signal im Temperaturbereich DD einen Pegel
in einem Intervall Td von Fig. 10.
Nachfolgend erzeugt der Frequenzteiler 24 als Reaktion
auf das Ausgangssignal von jedem der Durchlaßgatter TR1-TR4
das zeitlich geteilte Zeitablaufssignal ΦT und gibt das
erzeugte zeitlich geteilte Signal ΦT an den Refreshzähler
4 aus. Dann zählt der Refreshzähler 4 das zeitlich geteilte
Zeitablaufssignal ΦT vom Frequenzteiler 24 und gibt gemäß
dem Zählergebnis das Selbstrefresh-Betriebssignal aus. Als
Ergebnis wird als Reaktion auf das Selbstrefresh-Betriebs
signal vom Refreshzähler 4 der Selbstrefreshvorgang des
Speicherzellenfeldes 10 ausgeführt.
In Fig. 11 ist ein ausführliches Schaltungsdiagramm
einer alternativen Ausführungsform des Zeitgebers 23
gezeigt. Der Aufbau in dieser Zeichnung ist derselbe wie
der von Fig. 9, mit der Ausnahme, daß der Zeitgeber 23
außerdem einen Konverter 27 enthält. Die Ausgangssignale
T1-T4 von der Zählschaltung 26 werden durch Teilen der
Frequenz der Basisperiode vom Basisperiodenerzeuger 25
durch das Quadrat von 2 erhalten. Dann wandelt der Konver
ter 27 die Ausgangssignale T1-T4 von der Zählschaltung 26
in n mal 2 oder lineare Mehrfachsignale T1′-T4′ um. Deshalb
werden die Selbstrefreshperioden basierend auf den Tempera
turbereichen in ihrer Variation konstanter als die in Fig.
10.
Wie aus der obigen Beschreibung ersichtlich ist, ist
der Temperaturfühler gemäß der vorliegenden Erfindung in
der Speichervorrichtung angeordnet und die durch den
Temperaturfühler aufgenommenen Temperaturen werden in die
Vielzahl von Bereichen klassifiziert. Deshalb kann die
Temperaturvariation des Speicherzellenfeldes genau aufge
nommen werden und die Selbstrefreshperiode kann gemäß der
genau aufgenommenen Temperaturvariation des Speicherzellen
feldes eingestellt werden. Zur Erzeugung der Vielzahl von
Selbstrefreshperioden wird auch ein einzelner Zeitgeber
verwendet. Deshalb hat die Selbstrefresh-Steuerschaltung
für das Speicherzellenfeld den Effekt der Verringerung der
Chipfläche.
Obwohl die bevorzugten Ausführungsformen der vorlie
genden Erfindung zu beispielhaften Zwecken beschrieben
wurden, werden Fachleute für den Stand der Technik erken
nen, daß verschiedene Modifikationen, Zusätze und Erset
zungen möglich sind, ohne vom Bereich und vom Geist der
Erfindung abzuweichen, wie sie in den beigefügten Patent
ansprüchen beschrieben ist.
Claims (17)
1. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld (10), die eine Vielzahl von Adreßpuffern (1, 2)
zum Eingeben von Adressen des Speicherzellenfeldes und eine
Vielzahl von Decodern (6, 7, 8, 9) zum Decodieren der Adres
sen von den Adreßpuffern umfaßt, in welcher die Verbesse
rung folgendes umfaßt:
eine Selbstrefreshmodus-Steuereinrichtung (20) zum Steu ern eines Selbstrefreshvorgangs des Speicherzellenfeldes (10) als Reaktion auf ein Zeilenadreß-Strobesignal und ein Spal tenadressen-Strobesignal;
eine Referenzspannungs-Erzeugungseinrichtung (40) zum Erzeugen einer Vielzahl von Referenzspannungen, wobei jede der Referenzspannungen ungeachtet einer Temperaturvariation in einem Chip dem Pegel nach annähernd konstant ist; und
eine Temperatur-Überwachungseinrichtung (30) zum Erzeu gen einer mit der Temperaturvariation im Chip variablen Spannung, zum jeweiligen Vergleichen der erzeugten variab len Spannung mit den Referenzspannungen von der Referenz spannungs-Erzeugungseinrichtung (40), zum Auswählen einer Gewünschten aus einer Vielzahl von Selbstrefreshperioden von der Selbstrefreshmodus-Steuereinrichtung (20) gemäß den verglichenen Ergebnissen und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuerein richtung (20).
eine Selbstrefreshmodus-Steuereinrichtung (20) zum Steu ern eines Selbstrefreshvorgangs des Speicherzellenfeldes (10) als Reaktion auf ein Zeilenadreß-Strobesignal und ein Spal tenadressen-Strobesignal;
eine Referenzspannungs-Erzeugungseinrichtung (40) zum Erzeugen einer Vielzahl von Referenzspannungen, wobei jede der Referenzspannungen ungeachtet einer Temperaturvariation in einem Chip dem Pegel nach annähernd konstant ist; und
eine Temperatur-Überwachungseinrichtung (30) zum Erzeu gen einer mit der Temperaturvariation im Chip variablen Spannung, zum jeweiligen Vergleichen der erzeugten variab len Spannung mit den Referenzspannungen von der Referenz spannungs-Erzeugungseinrichtung (40), zum Auswählen einer Gewünschten aus einer Vielzahl von Selbstrefreshperioden von der Selbstrefreshmodus-Steuereinrichtung (20) gemäß den verglichenen Ergebnissen und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuerein richtung (20).
2. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 1, in welcher die Selbst
refreshmodus-Steuereinrichtung folgendes enthält:
eine Ausgabeeinheit für Selbstrefreshmodus-Start signale (21) zum Starten des Selbstrefreshvorgangs des Speicherzellenfeldes (10), falls die Zeilen- und Spalten adreß-Strobesignale für eine vorherbestimmte Zeitspanne in einem spezifizierten logischen Zustand bleiben;
einen Zeitgeber (23) zum Erzeugen der Vielzahl von Selbstrefreshperioden als Reaktion auf ein Startsignal von der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) und zum Ausgeben der erzeugten Selbstrefreshperioden an die Temperatur-Überwachungseinrichtung (30);
eine Refresh-Steuerung (22), die auf das Startsignal von der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) reagiert, zum Ausgeben eines Selbstrefresh-Anforderungs signals und um die Adreßpuffer (1, 2) so zu steuern, daß sie die Adressen daraus an das Speicherzellenfeld blockieren; und
einen Frequenzteiler (24) zum Ausgeben eines Selbst refresh-Betriebssignals als Reaktion auf die ausgewählte Selbstrefreshperiode von der Temperatur -Überwachungsein richtung (30).
eine Ausgabeeinheit für Selbstrefreshmodus-Start signale (21) zum Starten des Selbstrefreshvorgangs des Speicherzellenfeldes (10), falls die Zeilen- und Spalten adreß-Strobesignale für eine vorherbestimmte Zeitspanne in einem spezifizierten logischen Zustand bleiben;
einen Zeitgeber (23) zum Erzeugen der Vielzahl von Selbstrefreshperioden als Reaktion auf ein Startsignal von der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) und zum Ausgeben der erzeugten Selbstrefreshperioden an die Temperatur-Überwachungseinrichtung (30);
eine Refresh-Steuerung (22), die auf das Startsignal von der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) reagiert, zum Ausgeben eines Selbstrefresh-Anforderungs signals und um die Adreßpuffer (1, 2) so zu steuern, daß sie die Adressen daraus an das Speicherzellenfeld blockieren; und
einen Frequenzteiler (24) zum Ausgeben eines Selbst refresh-Betriebssignals als Reaktion auf die ausgewählte Selbstrefreshperiode von der Temperatur -Überwachungsein richtung (30).
3. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 2, in welcher der Zeitgeber
(23) folgendes enthält:
einen Basisperiodenerzeuger (25) zum Erzeugen einer Basisperiode als Reaktion auf das Startsignal von der Aus gabeeinheit für Selbstrefreshmodus-Startsignale (21); und
eine Zähleinrichtung (26) zum Teilen der Frequenz der Basisperiode vom Basisperiodenerzeuger (25), um die Vielzahl der Selbstrefreshperioden zu erzeugen und zum Ausgeben der erzeugten Selbstrefreshperioden an die Temperatur-Über wachungseinrichtung (30).
einen Basisperiodenerzeuger (25) zum Erzeugen einer Basisperiode als Reaktion auf das Startsignal von der Aus gabeeinheit für Selbstrefreshmodus-Startsignale (21); und
eine Zähleinrichtung (26) zum Teilen der Frequenz der Basisperiode vom Basisperiodenerzeuger (25), um die Vielzahl der Selbstrefreshperioden zu erzeugen und zum Ausgeben der erzeugten Selbstrefreshperioden an die Temperatur-Über wachungseinrichtung (30).
4. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 3, in welcher die Zählein
richtung (26) eine Vielzahl von in Reihe mit dem Basis
periodenerzeuger (25) geschalteten Zählern enthält, um die
Frequenz der Basisperiode vom Basisperiodenerzeuger (25)
durch ein Quadrat von 2 zu teilen, wobei die Zähleinrich
tung die Basisperiode vom Basisperiodenerzeuger (25) und Aus
gangssignale von der Vielzahl von Zählern als die Selbst
refreshperioden an die Temperatur - Überwachungseinrichtung
(30) ausgibt.
5. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 3, in welcher der Zeitgeber
(23) desweiteren einen Konverter (27) zum Umwandeln einer Viel
zahl von Ausgangssignalen von der Zähleinrichtung (26) in
lineare Mehrfachsignale enthält.
6. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 1, in welcher die Tempera
tur-Überwachungseinrichtung (30) folgendes enthält:
einen Temperaturfühler (31) zum Erzeugen der mit der Temperaturvariation variablen Spannung;
eine Vielzahl von Komparatoren zum jeweiligen Verglei chen der erzeugten variablen Spannung vom Temperaturfühler (31) mit den Referenzspannungen von der Referenzspannungs- Erzeugungseinrichtung (40); und
eine Temperatursteuerung (32) zum Auswählen der Ge wünschten aus der Vielzahl von Selbstrefreshperioden von der Selbstrefreshmodus-Steuereinrichtung (20) als Reaktion auf Ausgangssignale von der Vielzahl von Komparatoren und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuereinrichtung (20).
einen Temperaturfühler (31) zum Erzeugen der mit der Temperaturvariation variablen Spannung;
eine Vielzahl von Komparatoren zum jeweiligen Verglei chen der erzeugten variablen Spannung vom Temperaturfühler (31) mit den Referenzspannungen von der Referenzspannungs- Erzeugungseinrichtung (40); und
eine Temperatursteuerung (32) zum Auswählen der Ge wünschten aus der Vielzahl von Selbstrefreshperioden von der Selbstrefreshmodus-Steuereinrichtung (20) als Reaktion auf Ausgangssignale von der Vielzahl von Komparatoren und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuereinrichtung (20).
7. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 6, in welcher der Tempera
turfühler (31) an einer Vielzahl von Stellen im Speicher
zellenfeld angeordnet ist, um das Mittel der aufgenommenen
Temperaturen auszugeben.
8. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 1, in welcher die Referenz
spannungs-Erzeugungseinrichtung (40) eine Vielzahl von zwi
schen ersten und zweiten Spannungsquellen in Reihe geschal
teten Widerständen enthält, um eine Spannungsdifferenz
zwischen der ersten und zweiten Spannungsquelle zu teilen
und die geteilten Spannungen an jeweiligen Knoten zwischen
angrenzenden von diesen als die Referenzspannungen aus zu
geben, wobei jeder aus der Vielzahl von Widerständen ein
temperaturinvariantes Material enthält, das ungeachtet der
Temperaturvariation einen Widerstand mit geringer Variation
besitzt.
9. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 8, in welcher das tempera
turinvariante Material polykristallines Silizium ist.
10. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 8, in welcher die erste
Spannungsquelle eine Versorgungsspannungsquelle ist und die
zweite Spannungsquelle eine Massespannungsquelle ist und in
welcher die Referenzspannungs-Erzeugungseinrichtung deswei
teren folgendes enthält:
einen zwischen der Versorgungsspannungsquelle und einer Seite einer Kette aus der Vielzahl von Widerständen angeschlossenen PMOS-Transistor; und
einen zwischen der anderen Seite der Kette aus Wider ständen und der Massespannungsquelle angeschlossenen ersten NMOS-Transistor;
wobei der PMOS-Transistor und der erste NMOS-Transi stor eine Spannung über der Widerstandskette stabilisieren.
einen zwischen der Versorgungsspannungsquelle und einer Seite einer Kette aus der Vielzahl von Widerständen angeschlossenen PMOS-Transistor; und
einen zwischen der anderen Seite der Kette aus Wider ständen und der Massespannungsquelle angeschlossenen ersten NMOS-Transistor;
wobei der PMOS-Transistor und der erste NMOS-Transi stor eine Spannung über der Widerstandskette stabilisieren.
11. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 10, in welcher die Referenz
spannungs-Erzeugungseinrichtung desweiteren einen zweiten
NMOS-Transistor enthält, bei dem ein Drain mit einer Source
des ersten NMOS-Transistors verbunden ist, eine Source mit
der Massespannungsquelle und einem Gate zum Eingeben eines
Selbstrefresh-Anforderungssignals von der Selbstrefresh
modus-Steuereinrichtung verbunden ist, wobei der zweite
NMOS-Transistor erlaubt, daß die Referenzspannungen von den
Knoten der Widerstände ausgegeben werden, wenn das Selbst
refresh-Anforderungssignal von der Selbstrefreshmodus-
Steuereinrichtung (20) logisch high ist, um so den Stromver
brauch zu verringern.
12. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 6, in welcher der Tempera
turfühler (31) erste und zweite zwischen ersten und zweiten
Spannungsquellen in Reihe geschaltete Widerstände enthält,
um eine Spannungsdifferenz zwischen den ersten und zweiten
Spannungsquellen zu teilen und die geteilte Spannung an
einem Knoten dazwischen als die variable Spannung aus zu
geben, wobei der erste Widerstand ein mit der Temperatur
variierendes Material enthält, welches einen Widerstand mit
einer großen Variation mit der Temperaturvariation besitzt,
der zweite Widerstand ein temperaturinvariantes Material
enthält, welches ungeachtet der Temperaturvariation einen
Widerstand mit geringer Variation besitzt.
13. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 12, in welcher der erste
Widerstand ein n-well-Widerstand ist.
14. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 12, in welcher das tempera
turinvariante Material polykristallines Silizium ist.
15. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 12, in welcher der Tempera
turfühler (31) desweiteren einen NMOS-Transistor mit einem
über die zweite Spannungsquelle mit dem zweiten Widerstand
verbundenen Drain, eine mit einem Masseanschluß und einem
Gate zum Eingeben eines Selbstrefresh-Anforderungssignal
von der Selbstrefreshmodus-Steuereinrichtung (20) verbundenen
Source besitzt, wobei der NMOS-Transistor erlaubt, daß die
variable Spannung vom Knoten der ersten und zweiten Wider
stände ausgegeben wird, wenn das Selbstrefresh-Anforde
rungssignal von der Selbstrefreshmodus-Steuereinrichtung
logisch high ist, um so den Stromverbrauch zu verringern.
16. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 6, in welcher die Vielzahl
von Komparatoren eine Anzahl von n haben und die Tempera
tursteuerung (32) folgendes beinhaltet:
erste bis n-te Inverter zum jeweiligen Invertieren der Ausgangssignale von den ersten bis n-ten Komparatoren;
ein erstes UND-Gatter zum VerUNDen der Ausgangssignale von den ersten bis n-ten Komparatoren;
ein zweites UND-Gatter zum VerUNDen der Ausgangssi gnale von den zweiten bis n-ten Komparatoren und eines Ausgangssignal vom ersten Inverter;
ein drittes UND-Gatter zum VerUNDen der Ausgangs signale von den dritten bis n-ten Komparatoren, des Aus gangssignals vom ersten Inverter und eines Ausgangssignals vom zweiten Inverter;
vierte bis n-te UND-Gatter zum VerUNDen der Ausgangs signale von den vierten bis n-ten Komparatoren, der Aus gangssignale von den ersten und zweiten Invertern und von Ausgangssignalen von den dritten bis n-1-ten Invertern auf dieselbe Art und Weise wie das dritte UND-Gatter;
ein n+1-tes UND-Gatter zum VerUNDen der Ausgangs signale von den ersten bis n-ten Invertern; und
n+1 Übertragungsgatter zum Auswählen der Gewünschten aus der Vielzahl von Selbstrefreshperioden von der Selbst refreshmodus-Steuereinrichtung als Reaktion auf Ausgangs signale von den ersten bis n+1-ten UND-Gattern und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuereinrichtung.
erste bis n-te Inverter zum jeweiligen Invertieren der Ausgangssignale von den ersten bis n-ten Komparatoren;
ein erstes UND-Gatter zum VerUNDen der Ausgangssignale von den ersten bis n-ten Komparatoren;
ein zweites UND-Gatter zum VerUNDen der Ausgangssi gnale von den zweiten bis n-ten Komparatoren und eines Ausgangssignal vom ersten Inverter;
ein drittes UND-Gatter zum VerUNDen der Ausgangs signale von den dritten bis n-ten Komparatoren, des Aus gangssignals vom ersten Inverter und eines Ausgangssignals vom zweiten Inverter;
vierte bis n-te UND-Gatter zum VerUNDen der Ausgangs signale von den vierten bis n-ten Komparatoren, der Aus gangssignale von den ersten und zweiten Invertern und von Ausgangssignalen von den dritten bis n-1-ten Invertern auf dieselbe Art und Weise wie das dritte UND-Gatter;
ein n+1-tes UND-Gatter zum VerUNDen der Ausgangs signale von den ersten bis n-ten Invertern; und
n+1 Übertragungsgatter zum Auswählen der Gewünschten aus der Vielzahl von Selbstrefreshperioden von der Selbst refreshmodus-Steuereinrichtung als Reaktion auf Ausgangs signale von den ersten bis n+1-ten UND-Gattern und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuereinrichtung.
17. Eine Selbstrefresh-Steuerschaltung für ein Spei
cherzellenfeld wie in Anspruch 4, in welcher die Anzahl der
Vielzahl von Zählern gemäß der Anzahl der klassifizierten
Temperaturbereiche bestimmt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940008459A KR0129197B1 (ko) | 1994-04-21 | 1994-04-21 | 메모리셀어레이의 리플레쉬 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19502557A1 true DE19502557A1 (de) | 1995-10-26 |
DE19502557C2 DE19502557C2 (de) | 2001-10-11 |
Family
ID=19381474
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19502557A Expired - Fee Related DE19502557C2 (de) | 1994-04-21 | 1995-01-27 | Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld |
Country Status (4)
Country | Link |
---|---|
US (1) | US5532968A (de) |
JP (1) | JPH07296582A (de) |
KR (1) | KR0129197B1 (de) |
DE (1) | DE19502557C2 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10214102A1 (de) * | 2002-03-28 | 2003-10-23 | Infineon Technologies Ag | Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren |
DE10317364A1 (de) * | 2003-04-15 | 2004-11-18 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen |
DE102004005667B4 (de) * | 2004-02-05 | 2006-02-09 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb |
DE102006056560A1 (de) * | 2006-11-30 | 2008-06-05 | Qimonda Ag | Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement |
US7395176B2 (en) | 2003-07-12 | 2008-07-01 | Samsung Electronics Co., Ltd. | Memory controller for controlling a refresh cycle of a memory and a method thereof |
DE10220328B4 (de) * | 2001-05-31 | 2009-12-10 | Samsung Electronics Co., Ltd., Suwon | Schaltung zur Taktsignalerzeugung, zugehörige integrierte Schaltkreisbauelemente und Auffrischtaktsteuerverfahren |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172234B1 (ko) * | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
JP3311260B2 (ja) * | 1996-12-17 | 2002-08-05 | 富士通株式会社 | 半導体装置及び半導体記憶装置 |
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
US6216233B1 (en) * | 1997-02-12 | 2001-04-10 | Intel Corporation | Maintaining a memory while in a power management mode |
US6260149B1 (en) | 1997-02-12 | 2001-07-10 | Intel Corporation | Method and apparatus for logic and power isolation during power management |
KR100248355B1 (ko) * | 1997-04-09 | 2000-03-15 | 김영환 | 반도체 메모리 소자의 가변 비교전압 발생장치 |
US6075744A (en) * | 1997-10-10 | 2000-06-13 | Rambus Inc. | Dram core refresh with reduced spike current |
KR100490297B1 (ko) * | 1997-12-29 | 2005-08-18 | 주식회사 하이닉스반도체 | 기준전압발생회로 |
KR100313495B1 (ko) * | 1998-05-13 | 2001-12-12 | 김영환 | 반도체메모리장치의동작모드결정회로 |
KR100298432B1 (ko) * | 1998-05-19 | 2001-08-07 | 김영환 | 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법 |
JPH11345486A (ja) * | 1998-06-01 | 1999-12-14 | Mitsubishi Electric Corp | セルフ・リフレッシュ制御回路を備えたdramおよびシステムlsi |
KR100378690B1 (ko) | 1998-07-21 | 2003-06-12 | 주식회사 하이닉스반도체 | 대기전류를감소시킨반도체메모리용고전원발생장치 |
JP3871853B2 (ja) * | 2000-05-26 | 2007-01-24 | 株式会社ルネサステクノロジ | 半導体装置及びその動作方法 |
US6438057B1 (en) * | 2001-07-06 | 2002-08-20 | Infineon Technologies Ag | DRAM refresh timing adjustment device, system and method |
JP4392740B2 (ja) * | 2001-08-30 | 2010-01-06 | 株式会社ルネサステクノロジ | 半導体記憶回路 |
JP2003132676A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE10163306A1 (de) * | 2001-12-21 | 2003-04-03 | Infineon Technologies Ag | Dynamischer Speicher mit programmierbarer Auffrischfrequenz |
DE10206367C2 (de) | 2002-02-15 | 2003-12-11 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers |
KR100520580B1 (ko) * | 2002-07-16 | 2005-10-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100475736B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법 |
JP2004294117A (ja) * | 2003-03-25 | 2004-10-21 | Sony Corp | 温度検出回路および記憶装置 |
WO2004095465A1 (ja) | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
US7027343B2 (en) * | 2003-09-22 | 2006-04-11 | Micron Technology | Method and apparatus for controlling refresh operations in a dynamic memory device |
KR100541824B1 (ko) * | 2003-10-06 | 2006-01-10 | 삼성전자주식회사 | 반도체 집적회로에 채용하기 적합한 온도감지 회로 |
KR100611775B1 (ko) | 2003-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
KR100610011B1 (ko) * | 2004-07-29 | 2006-08-09 | 삼성전자주식회사 | 셀프 리프레쉬 주기 제어회로 |
DE102004041908A1 (de) * | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung |
US7127368B2 (en) * | 2004-11-19 | 2006-10-24 | Stmicroelectronics Asia Pacific Pte. Ltd. | On-chip temperature sensor for low voltage operation |
US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
KR100665883B1 (ko) * | 2005-01-10 | 2007-01-09 | 한국전기연구원 | 자체 신호를 이용한 전력반도체의 온도검지회로 |
JP4838518B2 (ja) * | 2005-02-22 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR100691489B1 (ko) * | 2005-03-31 | 2007-03-09 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법 |
KR100702124B1 (ko) * | 2005-04-01 | 2007-03-30 | 주식회사 하이닉스반도체 | 내부전압 공급회로 |
US7471583B2 (en) | 2005-09-29 | 2008-12-30 | Hynix Semiconductor Inc. | Memory device with self refresh cycle control function |
KR100799102B1 (ko) * | 2005-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치 |
KR100654003B1 (ko) * | 2005-11-29 | 2006-12-06 | 주식회사 하이닉스반도체 | 반도체 장치의 셀프 리프레쉬 주기 측정회로 |
JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
KR100791918B1 (ko) * | 2006-05-08 | 2008-01-04 | 삼성전자주식회사 | 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법 |
KR100803352B1 (ko) * | 2006-06-12 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 메모리의 리프레쉬 제어장치 및 방법 |
KR100832029B1 (ko) * | 2006-09-28 | 2008-05-26 | 주식회사 하이닉스반도체 | 온도 정보 출력 장치 및 그를 갖는 반도체 소자 |
KR100806608B1 (ko) * | 2006-11-02 | 2008-02-25 | 주식회사 하이닉스반도체 | 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치 |
KR100810061B1 (ko) * | 2006-11-02 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 |
KR100856060B1 (ko) * | 2007-04-06 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체메모리소자의 내부리프레쉬신호 생성장치 |
US7975170B2 (en) * | 2007-06-15 | 2011-07-05 | Qimonda Ag | Memory refresh system and method |
KR101504341B1 (ko) | 2008-07-18 | 2015-03-24 | 삼성전자주식회사 | 온도 감지 장치 및 그것을 포함하는 전자 장치 |
KR101541706B1 (ko) * | 2009-01-19 | 2015-08-05 | 삼성전자주식회사 | 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치 |
JP2015032325A (ja) | 2013-07-31 | 2015-02-16 | マイクロン テクノロジー, インク. | 半導体装置 |
JP6709825B2 (ja) | 2018-06-14 | 2020-06-17 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | Dram及びその操作方法 |
US11435811B2 (en) * | 2019-12-09 | 2022-09-06 | Micron Technology, Inc. | Memory device sensors |
EP4080511A3 (de) * | 2021-02-04 | 2022-12-28 | Etron Technology, Inc. | Dynamischer speicher mit langer haltezeit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278796A (en) * | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
DE4314321A1 (de) * | 1992-08-07 | 1994-02-10 | Mitsubishi Electric Corp | Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49120552A (de) * | 1973-03-16 | 1974-11-18 | ||
JPS6157097A (ja) * | 1984-08-27 | 1986-03-22 | Nec Corp | ダイナミツク半導体メモリ |
JPS63121197A (ja) * | 1986-11-07 | 1988-05-25 | Fujitsu Ltd | 半導体記憶装置 |
JPH01267896A (ja) * | 1988-04-19 | 1989-10-25 | Toshiba Corp | 半導体メモリ |
JP2617779B2 (ja) * | 1988-08-31 | 1997-06-04 | 三菱電機株式会社 | 半導体メモリ装置 |
JPH03207084A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | ダイナミック型半導体メモリ |
JP3225533B2 (ja) * | 1991-04-11 | 2001-11-05 | 日本電気株式会社 | ダイナミック型半導体メモリ装置 |
US5375093A (en) * | 1992-01-21 | 1994-12-20 | Matsushita Electric Industrial Co., Ltd. | Temperature detecting circuit and dynamic random access memory device |
US5406522A (en) * | 1992-01-31 | 1995-04-11 | Hirano; Hiroshige | Dynamic random access memory device and inspection method thereof |
JPH07153266A (ja) * | 1993-11-26 | 1995-06-16 | Mitsubishi Electric Corp | Dram制御回路 |
-
1994
- 1994-04-21 KR KR1019940008459A patent/KR0129197B1/ko not_active IP Right Cessation
-
1995
- 1995-01-27 DE DE19502557A patent/DE19502557C2/de not_active Expired - Fee Related
- 1995-02-07 JP JP7019414A patent/JPH07296582A/ja active Pending
- 1995-02-22 US US08/392,444 patent/US5532968A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278796A (en) * | 1991-04-12 | 1994-01-11 | Micron Technology, Inc. | Temperature-dependent DRAM refresh circuit |
DE4314321A1 (de) * | 1992-08-07 | 1994-02-10 | Mitsubishi Electric Corp | Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung |
Non-Patent Citations (1)
Title |
---|
Symposium on VLSI Circuits, Digest of Technical Papers, Mai 1993, S. 43, 44 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10220328B4 (de) * | 2001-05-31 | 2009-12-10 | Samsung Electronics Co., Ltd., Suwon | Schaltung zur Taktsignalerzeugung, zugehörige integrierte Schaltkreisbauelemente und Auffrischtaktsteuerverfahren |
DE10214102A1 (de) * | 2002-03-28 | 2003-10-23 | Infineon Technologies Ag | Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren |
US6809980B2 (en) | 2002-03-28 | 2004-10-26 | Infineon Technologies Ag | Limiter for refresh signal period in DRAM |
DE10214102B4 (de) * | 2002-03-28 | 2007-08-09 | Infineon Technologies Ag | Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren |
DE10317364A1 (de) * | 2003-04-15 | 2004-11-18 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen |
DE10317364B4 (de) * | 2003-04-15 | 2005-04-21 | Infineon Technologies Ag | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen |
US7395176B2 (en) | 2003-07-12 | 2008-07-01 | Samsung Electronics Co., Ltd. | Memory controller for controlling a refresh cycle of a memory and a method thereof |
DE102004034760B4 (de) * | 2003-07-12 | 2010-04-01 | Samsung Electronics Co., Ltd., Suwon | Auffrischsteuerverfahren, Speichersteuerschaltung und Chipprodukt |
DE102004005667B4 (de) * | 2004-02-05 | 2006-02-09 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb |
DE102006056560A1 (de) * | 2006-11-30 | 2008-06-05 | Qimonda Ag | Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement |
Also Published As
Publication number | Publication date |
---|---|
US5532968A (en) | 1996-07-02 |
JPH07296582A (ja) | 1995-11-10 |
DE19502557C2 (de) | 2001-10-11 |
KR950030155A (ko) | 1995-11-24 |
KR0129197B1 (ko) | 1998-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19502557A1 (de) | Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld | |
DE19655033B4 (de) | Halbleitereinrichtung | |
DE4424952C2 (de) | Steuerschaltung für die Periodendauer einer Selbstauffrischoperation einer Halbleiterspeichereinrichtung | |
DE602004007865T2 (de) | Integrierte Halbleiterschaltung mit Temperaturdetektor | |
DE4314321C2 (de) | Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung | |
DE60033873T2 (de) | Ein DRAM fähig zur selektiven Ausführung eines Selbstauffrischungsvorgangs | |
DE3924952C2 (de) | Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung | |
DE69117784T2 (de) | On-Chip-Spannungsregler und Halbleiterspeichervorrichtung mit Verwendung desgleichen | |
DE102007038615B4 (de) | Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers | |
DE69126420T2 (de) | Eine Halbleiterspeicheranordnung mit einer internen Spannungsgeneratorschaltung | |
DE69126382T2 (de) | Dynamischer Typ-Halbleiterspeicher mit einer Auffrischungsfunktion und Verfahren zu seiner Auffrischung | |
DE4205040A1 (de) | Halbleitervorrichtung mit interner spannungsabsenkungsschaltung | |
DE10234142A1 (de) | Halbleitervorrichtung | |
DE202007019569U1 (de) | Speichervorrichtung und System mit einer Speichervorrichtung | |
DE10206367C2 (de) | Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers | |
US4112513A (en) | Method for refreshing storage contents of MOS memories | |
DE10300948A1 (de) | Auffrischbetrieb benötigende Halbleiterspeicher-Vorrichtung | |
DE4333765C2 (de) | Halbleiterspeichervorrichtung | |
DE4317887A1 (de) | Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion | |
DE19629735C2 (de) | Halbleiterspeichereinrichtung die eine Selbstauffrischungs-Vorrichtung aufweist | |
DE4231355C2 (de) | Statische Schreib/Lesespeicheranordnung | |
DE102004016148A1 (de) | Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung | |
US5337282A (en) | Dynamic random access memory device with refreshing system powered with external power source in trimming stage instead of built-in step-down circuit | |
DE19910899A1 (de) | Dynamische Halbleiterspeichervorrichtung mit niedrigem Stromverbrauchsmodus | |
DE4124904A1 (de) | Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140801 |