[go: up one dir, main page]

DE19502557C2 - Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld - Google Patents

Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld

Info

Publication number
DE19502557C2
DE19502557C2 DE19502557A DE19502557A DE19502557C2 DE 19502557 C2 DE19502557 C2 DE 19502557C2 DE 19502557 A DE19502557 A DE 19502557A DE 19502557 A DE19502557 A DE 19502557A DE 19502557 C2 DE19502557 C2 DE 19502557C2
Authority
DE
Germany
Prior art keywords
self
refresh
temperature
control circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19502557A
Other languages
English (en)
Other versions
DE19502557A1 (de
Inventor
Jae Sik Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE19502557A1 publication Critical patent/DE19502557A1/de
Application granted granted Critical
Publication of DE19502557C2 publication Critical patent/DE19502557C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

Technisches Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld, die fähig ist, eine Selbstrefreshperiode des Speicherzel­ lenfeldes gemäß einer Temperaturvariation in dem Spei­ cherchip variabel einzustellen, um den Strombedarf zum Halten von im Speicherzellenfeld gespeicherten Daten zu verringern.
Beschreibung des Stands der Technik
Eine dynamische Speichervorrichtung umfaßt allgemein eine Vielzahl von Speicherzellen und eine auf einem Kon­ densator jeder Speicherzelle gespeicherte Ladungsmenge wird im Lauf der Zeit wegen einer Leckage verringert. Aus diesem Grund wird ein Refreshvorgang periodisch ausge­ führt, um die Leck-Ladungsmenge auf dem Kondensator wie­ derherzustellen. Falls eine Refreshperiode zu lang ist, wird die Leck-Ladungsmenge auf dem Kondensator groß, was es unmöglich macht, zu unterscheiden, ob in der Speicher­ zelle gespeicherte Daten logisch "1" oder "0" sind. Eine zum Halten der in der Speicherzelle gespeicherten Daten während des Refreshintervalls erforderliche kritische Zeit wird hier als Datenhaltezeit bezeichnet. Der Re­ freshvorgang wird mit einer gewünschten Periode ausge­ führt, um die in der Speicherzelle gespeicherten Daten zu halten, was als Selbstrefreshvorgang (SR) bezeichnet wird. Der Selbstrefreshvorgang wird in einem Selbstre­ freshmodus ausgeführt. Eine Selbstrefreshperiode muß kla­ rerweise so eingestellt werden, daß alle Speicherzellen in der dynamischen Speichervorrichtung wenigstens einmal während der Datenhaltezeit aufgefrischt werden.
Fig. 1 ist eine Grafik, die basierend auf einer Tem­ peraturvariation einen allgemeinen Zusammenhang zwischen der Datenhaltezeit und der Selbstrefreshperiode dar­ stellt. Wenn eine Umgebungstemperatur ansteigt, wird die Leck-Ladungsmenge auf dem Kondensator erhöht, was be­ wirkt, daß die Datenhaltezeit verkürzt wird. Die Selbstrefreshperiode ist nämlich wie in Fig. 1 gezeigt ungeachtet der Variation der Umgebungstemperatur kon­ stant, wohingegen die Datenhaltezeit nach und nach kurz wird, wenn die Umgebungstemperatur ansteigt. Aus diesem Grund muß die Selbstrefreshperiode auf dem Weg der Vor­ sorge gegenüber der schlechtesten Bedingung oder der sehr hohen Temperatur bestimmt werden.
In dem Fall, in dem die Selbstrefreshperiode auf dem Weg der Vorsorge gegenüber der schlechtesten Bedingung eingestellt wird, wird der Selbstrefreshvorgang jedoch übermäßig oft ausgeführt, wenn die Temperatur normal ist, was zu einem unnötig hohen Stromverbrauch führt. Um den unnötig hohen Stromverbrauch wegen des Selbstrefreshvor­ gangs zu verhindern, ist es aus diesem Grund nötig, die Selbstrefreshperiode gemäß einer Variation der Datenhal­ tezeit mit der Temperaturvariation einzustellen.
Fig. 2 ist eine Grafik, welche basierend auf einer Temperaturvariation ein ideales Verhältnis zwischen der Datenhaltezeit und der Selbstrefreshperiode darstellt. Aus dieser Zeichnung ist ersichtlich, daß die Selbstre­ freshperiode in einem Fall, in dem die Datenhaltezeit bei niedriger Temperatur lang ist, so eingestellt werden muß, daß sie lang ist. In dem Fall, in dem die Datenhaltezeit bei hoher Temperatur kurz ist, muß auch die Selbstre­ freshperiode so eingestellt werden, daß sie kurz ist. In Fig. 2 bezeichnen die Bezugszeichen M und M' jeweils Spannen zwischen der Datenhaltezeit und der Selbstre­ freshperiode bei den hohen und niedrigen Temperaturen. Wie aus Fig. 2 ersichtlich, sind die Spannen M und M' bei hohen und niedrigen Temperaturen im wesentlichen diesel­ ben, nämlich M ≈ M'.
Um das obige Problem zu lösen, umfaßt eine herkömm­ liche Selbstrefresh-Steuerschaltung eine Temperatur- Kompensationsschaltung, um ein Selbstrefresh- Anforderungssignal bei der hohen Temperatur mit einer kürzeren Periode zu erzeugen, dagegen mit einer längeren Periode bei der niedrigen Temperatur, um so den Stromver­ brauch im Selbstrefreshmodus zu verringern.
Eine derartige herkömmliche Selbstrefreshschaltung hat jedoch darin einen Nachteil, daß eine Temperaturva­ riation eines Speicherzellenfeldes in der Speichervor­ richtung nicht genau kompensiert werden kann, weil ein Temperaturfühler außerhalb der Speichervorrichtung ange­ ordnet ist. Die Temperaturvariation des Speicherzellen­ feldes kann auch nicht genau kompensiert werden, da die durch den Temperaturfühler aufgenommenen Temperaturen nur in zwei Bereiche, hohe und niedrige Temperaturen klassi­ fiziert werden. Desweiteren werden Zeitgeber mit Perioden betrieben, die gemäß den Temperaturbereichen unterschied­ lich sind, was zu einem Anstieg des Leistungsverbrauchs und einer Erhöhung einer Layoutfläche führt.
Aus der DE 43 14 321 A1 ist eine Selbstrefresh- Steuerschaltung für ein Speicherzellenfeld bekannt, das eine Selbstrefresh-Steuereinrichtung und eine Referenz­ spannungs-Erzeugungseinrichtung aufweist, die eine Tempe­ ratur-Überwachungseinrichtung zum Erzeugen einer mit der Temperaturvariation im das Speicherzellenfeld tragenden Chip variablen Spannung aufweist. In Abhängigkeit vom Ausgangssignal der Temperatur-Überwachungseinrichtung wird ein Selbstrefresh-Taktsignal ausgegeben, das varia­ bel ist.
Aus der US-5,278,796 ist eine temperaturabhängige Refresh-Steuerschaltung bekannt, die eine Referenzspan­ nungs-Erzeugungseinrichtung zum Erzeugen mehrerer tempe­ raturabhängiger Referenzspannungen und eine Temperatur- Überwachungseinrichtung zum Erzeugen einer temperaturab­ hängigen Spannung aufweist. Die temperaturabhängige Span­ nung wird mit den Referenzspannungen verglichen und in Abhängigkeit vom Ergebnis dieses Vergleiches eine von mehreren Refreshperioden ausgewählt.
Aus "Symposium on VLSI Circuits, Digest of Technical Papers, Kyoto, Japan, Mai 1993, S. 43/44" ist eine Schal­ tung bekannt, die der aus der DE 43 14 321 A1 ähnelt.
Die obigen Probleme löst die vorliegende Erfindung durch eine Selbstrefresh-Steuerschaltung für ein Spei­ cherzellenfeld mit den Merkmalen des Patentanspruches 1. Diese Schaltung ermöglicht es, daß eine Temperaturvaria­ tion des Speicherzellenfeldes genau aufgenommen werden kann und eine Selbstrefreshperiode gemäß der genau aufge­ nommenen Temperaturvariation des Speicherzellenfeldes eingestellt werden kann, und in der ein einzelner Zeitge­ ber dazu verwendet wird, eine Vielzahl von Selbstre­ freshperioden zu erzeugen, kann die Chipfläche verringert werden.
Die Eigenschaften und Vorteile der vorliegenden Er­ findung werden aus der folgenden ausführlichen Beschrei­ bung in Verbindung mit den beigefügten Zeichnungen besser verständlich, worin:
Fig. 1 eine Grafik ist, welche basierend auf einer Temperaturvariation einen allgemeinen Zusammenhang zwi­ schen einer Datenhaltezeit und einer Selbstrefreshperiode darstellt;
Fig. 2 eine Grafik ist, welche basierend auf einer Temperaturvariation einen idealen Zusammenhang zwischen der Datenhaltezeit und der Selbstrefreshperiode dar­ stellt;
Fig. 3 eine Grafik ist, welche auf der Temperatur­ variation basierende Eigenschaften von Widerständen dar­ stellt;
Fig. 4 ein Blockdiagramm einer Selbstrefresh-Steuer­ schaltung für ein Speicherzellenfeld gemäß der vorliegen­ den Erfindung ist;
Fig. 5 ein ausführliches Schaltungsdiagramm einer Ausführungsform eines Referenzspannungserzeugers und ei­ nes Temperaturfühlers in Fig. 4 ist;
Fig. 6 ein ausführliches Schaltungsdiagramm einer alternativen Ausführungsform des Referenzspannungserzeu­ gers und des Temperaturfühlers in Fig. 4 ist;
Fig. 7 eine Grafik ist, welche basierend auf der Temperaturvariation das Verhältnis zwischen einer Viel­ zahl von Referenzspannungen vom Referenzspannungserzeuger und einer variablen Spannung vom Temperaturfühler in Fig. 5 und 6 darstellt;
Fig. 8 eine Tabelle ist, welche basierend auf der Temperaturvariation das Verhältnis zwischen Ausgangs­ signalen von einer Vielzahl von Komparatoren in Fig. 5 und einer Vielzahl von Temperaturbereichen in Fig. 7 dar­ stellt;
Fig. 9 ein ausführliches Schaltungsdiagramm einer Ausführungsform eines Zeitgebers, einer Temperatursteue­ rung und eines Frequenzteilers in Fig. 4 ist; und
Fig. 10 eine Grafik ist, welche basierend auf der Temperaturvariation das Verhältnis zwischen einer Daten­ haltezeit und einer Vielzahl von Selbstrefreshperioden gemäß der vorliegenden Erfindung zeigt.
In Fig. 4 ist ein Blockdiagramm einer Selbstrefresh- Steuerschaltung für ein Speicherzellenfeld gemäß der vor­ liegenden Erfindung gezeigt, in welcher das Speicherzel­ lenfeld durch die Bezugsziffer 10 bezeichnet ist. Das Speicherzellenfeld 10 ist darauf ausgelegt, Daten darin zu speichern.
Wie in Fig. 4 gezeigt umfaßt die Selbstrefresh- Steuerschaltung einen X-Adreßpuffer 1 zum Eingeben einer Zeilenadresse als Reaktion auf ein Zeilenadreß-Strobesignal RAS, einen Y-Adreßpuffer 2 zum Eingeben einer Spaltenadresse als Reaktion auf ein Spaltenadreß-Strobe­ signal CAS, einen CBR-Decoder 3 zum Erzeugen eines ge­ wünschten Steuersignals als Reaktion auf die Zeilen- und Spaltenadreß-Strobesignale RAS und CAS, einen Refreshzäh­ ler 4 zum Erzeugen eines Selbstrefresh-Betriebssignals mit einer gewünschten Periode, um die im Speicherzellen­ feld 10 gespeicherten Daten zu halten, einen Multiplexer 5 zum Auswählen der Zeilenadresse aus dem X-Adreßpuffer 1 in einem normalen Modus und eines Ausgangssignals vom Re­ freshzähler 4 in einem Selbstrefreshmodus unter der Kon­ trolle des CBR-Decoders 3, einen X-Adreßdecoder 6 zum De­ codieren eines Ausgangssignals vom Multiplexer 5 und ei­ nen Zeilendecoder 7 zum Auswählen einer Wortzeile des Speicherzellenfeldes 10 als Reaktion auf ein Ausgangs­ signal vom X-Adreßdecoder 6.
Die Selbstrefreshschaltung umfaßt auch eine Spalten­ steuerung 8 zum Decodieren der Spaltenadresse vom Y- Adreßpuffer 2 unter der Kontrolle des CBR-Decoders 3, ei­ nen Spaltendecoder 9 zum Auswählen von Dateneingabe/aus­ gabepfaden des Speicherzellenfeldes 10 als Reaktion auf ein Ausgangssignal von der Spaltensteuerung 8, eine SR- (Selbstrefresh-)Modus-Steuerschaltung 20 zum Erzeugen ei­ ner Vielzahl von mit einer Temperaturvariation variablen Selbstrefreshperioden unter der Kontrolle des CBR-Deco­ ders 3, einen Referenzspannungserzeuger 40 zum Erzeugen einer Vielzahl von Referenzspannungen als Reaktion auf ein Ausgangssignal von der SR-Modus-Steuerschaltung 20 und eine Temperatur-Überwachungsschaltung 30 zum Auswäh­ len einer Gewünschten aus der Vielzahl von Selbstre­ freshperioden von der SR-Modus-Steuerschaltung 20 gemäß der Temperaturvariation als Reaktion auf Ausgangssignale von der SR-Modus-Steuerschaltung 20 und vom Referenzspan­ nungserzeuger 40 und zum Ausgeben der ausgewählten Selbstrefreshperiode an die SR-Modus-Steuerschaltung 20.
Die SR-Modus-Steuerschaltung 20 enthält eine Ausga­ beeinheit für SR-Modus-Startsignale 21 zum Ausgeben eines SR-Modus-Startsignals unter der Kontrolle des CBR-Deco­ ders 3, einen Zeitgeber 23 zum Erzeugen der Vielzahl von Selbstrefreshperioden als Reaktion auf das SR-Modus- Startsignal von der Ausgabeeinheit für SR-Modus-Start­ signale 21 und zum Ausgeben der erzeugten Selbstrefresh­ perioden an die Temperatur-Überwachungsschaltung 30, eine Refreshsteuerung 22 zum Ausgeben eines Selbstrefresh-An­ forderungssignals als Reaktion auf das SR-Modus-Start­ signal von der Ausgabeeinheit für SR-Modus-Startsignale 21 und einen Frequenzteiler 24 zum Eingeben der ausge­ wählten Selbstrefreshperiode von der Temperatur-Überwa­ chungsschaltung 30 und zum Ausgeben eines zeitlich ge­ teilten Zeitablaufssignals ΦT.
Die Temperatur-Überwachungsschaltung 30 enthält ei­ nen Temperaturfühler 31 zum Erzeugen einer mit der Tempe­ raturvariation variablen Spannung und zum jeweiligen Ver­ gleichen der erzeugten variablen Spannung mit der Viel­ zahl von Referenzspannungen vom Referenzspannungserzeuger 40 und eine Temperatursteuerung 32 zum Auswählen der Ge­ wünschten aus der Vielzahl von Selbstrefreshperioden von der Selbstrefreshmodus-Steuerschaltung, 20 als Reaktion auf eine Vielzahl von Ausgangssignalen vom Temperaturfüh­ ler 31 und zum Ausgeben der ausgewählten Selbstrefreshpe­ riode an die Selbstrefreshmodus-Steuerschaltung 20.
Die Arbeitsweise der Selbstrefresh-Steuerschaltung mit dem oben beschriebenen Aufbau wird im folgenden aus­ führlich beschrieben.
Zunächst wird im normalen Modus das Zeilenadreß- Strobesignal RAS an den X-Adreßpuffer 1 angelegt und das Spaltenadreß-Strobesignal CAS wird an den Y-Adreßpuffer 2 angelegt. Die Zeilen- und Spaltenadreß-Strobesignale RAS und CAS werden auch an den CBR-Decoder 3 angelegt. Der X- Adreßpuffer 1 übernimmt die Zeilenadresse als Reaktion auf das Zeilenadreß-Strobesignal RAS und der Y-Adreßpuffer 2 übernimmt die Spaltenadresse als Reaktion auf das Spaltenadreß-Strobesignal CAS. Der CBR-Decoder 3 steuert den Multiplexer 5 und die Spaltensteuerung 8 als Reaktion auf die Zeilen- und Spaltenadreß-Strobesignale RAS und CAS, so daß die Ausgangssignale von den X- und Y- Adreßpuffern 1 und 2 jeweils zum X-Adreßdecoder 6 und zum Spaltendecoder 9 übertragen werden können. Dann decodiert der X-Adreßdecoder 6 die durch den Multiplexer S übertra­ gene X-Adresse vom X-Adreßpuffer 1 und gibt das decodier­ te Signal an den Zeilendecoder 7 aus. Der Zeilendecoder 7 decodiert das Ausgangssignal vom X-Adreßdecoder 6 und gibt das decodierte Signal an das Speicherzellenfeld 10 aus, um dessen Zeilenadresse zu bezeichnen. Der Spalten­ decoder 9 decodiert ebenfalls das Ausgangssignal von der Spaltensteuerung 8 und gibt das decodierte Signal an das Speicherzellenfeld 10 aus, um dessen Spaltenadresse zu bestimmen. Als Ergebnis werden an einer Stelle des Spei­ cherzellenfeldes 10, welche den Zeilen- und Spaltenadres­ sen von den Zeilen- und Spaltendecodern 7 und 9 ent­ spricht, die Daten geschrieben oder ausgelesen.
In einem Fall, in dem die Zeilen- und Spaltenadres­ sen andererseits nicht innerhalb einer vorherbestimmten Zeitspanne nach der Eingabe der Zeilen- und Spaltenadreß- Strobesignale RAS und CAS an die X- und Y-Adreßpuffer 1 und 2 angelegt werden, erkennt der CBR-Decoder 3 den ge­ genwärtigen Modus als den Selbstrefreshmodus und steuert die SR-Modus-Steuerschaltung 20, um den Selbstrefreshvor­ gang zu starten. Der CBR-Decoder 3 steuert auch den Mul­ tiplexer 5 so, daß er das Ausgangssignal vom X-Adreß­ puffer 1 an den X-Adreßdecoder 6 blockiert und das Aus­ gangssignal vom Refreshzähler 4 auswählt. Desweiteren steuert der CBR-Decoder 3 die Spaltensteuerung 8 so, daß sie das Ausgangssignal vom Y-Adreßpuffer 2 an den Spal­ tendecoder 9 blockiert.
In der SR-Modus-Steuerung 20 betreibt die Ausgabe­ einheit für SR-Modus-Startsignale 21 die Refreshsteuerung 22 und den Zeitgeber 23 als Reaktion auf das Steuersignal vom CBR-Decoder 3. Im Betrieb gibt die Refreshsteuerung 22 das Selbstrefresh-Anforderungssignal SREQ an den Refe­ renzspannungserzeuger 40 und die Temperatur-Überwachungs­ schaltung 30 aus. Wenn das Selbstrefresh-Anforderungs­ signal SREQ von der Refreshsteuerung 22 logisch high ist, erzeugt der Referenzspannungserzeuger 40 die Referenz­ spannungen. Dann werden das Selbstrefresh-Anforderungs­ signal SREQ von der Refreshsteuerung 22 und die Referenz­ spannungen vom Referenzspannungserzeuger 40 an den Tempe­ raturfühler 31 in der Temperatur-Überwachungsschaltung 30 angelegt.
Fig. 5 ist ein ausführliches Schaltungsdiagramm ei­ ner Ausführungsform des Referenzspannungserzeugers 40 und des Temperaturfühlers 31. In dieser Zeichnung enthält der Referenzspannungserzeuger 40 Komponenten zum Ausgeben der Referenzspannungen Vref1-Vref3 und der Temperaturfühler 31 enthält die übrigen Komponenten. Der Referenzspan­ nungserzeuger 40 enthält eine Vielzahl von Widerständen TIM1-TIM4, die zwischen zwei Spannungsquellen Vc und Vd in Reihe geschaltet sind. Jeder der Widerstände TIM1-TIM4 enthält ein temperaturinvariantes Material (TIM), das wie in Fig. 3 gezeigt ungeachtet der Temperaturvariation ei­ nen Widerstand mit kleiner Variation besitzt. Die Wider­ stände TIM1-TIM4 sind darauf ausgelegt, eine Spannungs­ differenz zwischen den beiden Spannungsquellen Vc und Vd zu teilen, um die Referenzspannungen Vref1-Vref3 zu er­ zeugen. Die Referenzspannung Vref1 wird von einem Knoten zwischen den Widerständen TIM1 und TIM2 ausgegeben, die Referenzspannung Vref2 wird von einem Knoten zwischen den Widerständen TIM2 und TIM3 ausgegeben und die Referenz­ spannung Vref3 wird von einem Knoten zwischen den Wider­ ständen TIM3 und TIM4 ausgegeben.
Der Temperaturfühler 31 enthält zwei Widerstände TVM und TIM, die zwischen zwei Spannungsquellen Va und Vb in Reihe geschaltet sind. Die beiden Widerstände TVM und TIM bilden eine Schaltung zur Erzeugung variabler Spannung. Der Widerstand TVM enthält ein mit der Temperatur variie­ rendes Material (TVM), das wie in Fig. 3 gezeigt einen Widerstand mit einer großen Variation mit der Temperatur­ variation besitzt. Die Widerstände TVM und TIM sind dar­ auf ausgelegt, eine Spannungsdifferenz zwischen den bei­ den Spannungsquellen Va und Vb zu teilen, um die mit der Temperaturvariation variable Spannung Vtv zu erzeugen. Die variable Spannung Vtv wird von einem Knoten zwischen den Widerständen TVM und TIM ausgegeben. Der Temperatur­ fühler 31 enthält auch drei Komparatoren CP1-CP3, bei de­ nen jeweils der eine Eingangsanschluß zum Eingeben einer Entsprechenden der Referenzspannungen Vref1-Vref3 vom Re­ ferenzspannungserzeuger 40 und der andere Eingangsan­ schluß zum Eingeben der variablen Spannung Vtv dient. Die Komparatoren CP1-CP3 vergleichen die variable Spannung Vtv mit den Referenzspannungen Vref1-Vref3 vom Referenz­ spannungserzeuger 40 und geben jeweils die Vergleichser­ gebnissse TC1-TC3 an die Temperatursteuerung 32 aus.
In Fig. 6 ist ein ausführliches Schaltungsdiagramm einer alternativen Ausführungsform des Referenzspannungs­ erzeugers 40 und des Temperaturfühlers 31 gezeigt. Wie in dieser Zeichnung gezeigt, enthält der Referenzspannungs­ erzeuger 40 statt der Widerstände TIM1-TIM4 in Fig. 5 ei­ ne Vielzahl von Widerständen R1-R4 aus polykristallinem Silizium, die zwischen einer Versorgungsspannungsquelle Vcc und einem Masseanschluß in Reihe geschaltet sind. Der Referenzspannungserzeuger 40 enthält auch einen zwischen die Versorgungsspannungsquelle Vcc und den Widerstand R1 geschalteten PMOS-Transistor PM1 und zwischen den Wider­ stand R4 und den Masseanschluß in Reihe geschaltete NMOS- Transistoren NM1 und NM2. Der PMOS-Transistor PM1 besitzt eine mit der Versorgungsspannungsquelle Vcc verbundene Source und gemeinsam mit dem Widerstand R1 verbundenes Drain und Gate. Der NMOS-Transistor NM1 besitzt gemeinsam mit dem Widerstand R4 verbundenes Drain und Gate und eine mit einer Drain des NMOS-Transistors NM2 verbundene Sour­ ce. Der NMOS-Transistor NM2 besitzt eine mit dem Massean­ schluß verbundene Source und ein Gate zum Eingeben des Selbstrefresh-Anforderungssignals SREQ von der Refresh­ steuerung 22.
Die Erzeugungsschaltung für variable Spannung im Temperaturfühler 31 enthält statt des Widerstands TVM in Fig. 5 einen n-well Widerstand Rnw und statt des Wider­ stands TIM in Fig. 5 einen Widerstand RP aus polykristal­ linem Silizium. Der n-well Widerstand Rnw und der Wider­ stand RP aus polykristallinem Silizium sind zwischen den beiden Spannungsquellen Va und Vb in Reihe geschaltet. Die Erzeugungsschaltung für variable Spannung enthält auch einen NMOS-Transistor NM3, der einen mit der Span­ nungsquelle Vb verbundenen Drain, eine mit dem Massean­ schluß verbundene Source und ein Gate zum Eingeben des Selbstrefresh-Anforderungssignals SREQ von der Refresh­ steuerung 22 besitzt. Die Spannungsquelle Vb bildet einen Knoten zwischen dem Widerstand RP aus polykristallinem Silizium und dem Drain des NMOS-Transistors NM3, der ge­ meinsam mit dem Drain und dem Gate des NMOS-Transistors NM1 verbunden ist.
Die Referenzspannung Vref1 wird von einem Knoten zwischen den Widerständen R1 und R2 ausgegeben, die Refe­ renzspannung Vref2 wird von einem Knoten zwischen den Wi­ derständen R2 und R3 ausgegeben und die Referenzspannung Vref3 wird von einem Knoten zwischen den Widerständen R3 und R4 ausgegeben. Die variable Spannung Vtv wird von ei­ nem Knoten zwischen dem n-well Widerstand Rnw und dem Wi­ derstand RP aus polykristallinem Silizium ausgegeben. Die PMOS- und NMOS-Transistoren PM1 und NM1 arbeiten so, daß sie eine Spannung über eine Kette aus den Widerständen R1-R4 stabilisieren. Wenn das Selbstrefresh-Anforderungs­ signal SREQ von der Refreshsteuerung 22 logisch high ist, wird der NMOS-Transistor NM2 angeschaltet und bewirkt da­ durch, daß Strom durch die Widerstandskette fließt. Als Ergebnis hat die Verwendung des NMOS-Transistors NM2 den Effekt der Vermeidung eines unnötigen Stromverbrauchs.
Beim Entwurf des Referenzspannungserzeugers 40 und des Temperaturfühlers 31 muß die zu verwendende Anzahl von Widerständen übrigens in Anbetracht der folgenden Be­ dingungen bestimmt werden. Die variable Spannung Vtv in Fig. 6 kann nämlich durch die folgende Gleichung ausge­ drückt werden:
Vtv = (Va - Vb) × RP/(RP + Rnw)
Da der n-well Widerstand Rnw einen mit der Tempera­ turvariation variierenden Widerstand besitzt, kann dieser folgendermaßen ausgedrückt werden.
Rnw' = Rnw + D(Rnw)
wobei D(Rnw) eine Variation des Widerstands des n- well Widerstands Rnw mit der Temperaturvariation ist.
Die auf der Temperaturvariation basierende Spannung Vtv' kann folgendermaßen ausgedrückt werden:
Vtv' = (Va - Vb) × RP/(RP + Rnw')
= Vtv × (RP + Rnw)/(RP + Rnw + D(Rnw))
Dann kann eine Variation D(Vtv) der variablen Span­ nung Vtv folgendermaßen ausgedrückt werden:
D(Vtv) = Vtv - Vtv'
= Vtv × D(Rnw)/(RP + Rnw + D(Rnw))
Der Zusammenhang zwischen einer Variation D(Vref) der Referenzspannung Vref und der Variation D(Vtv) der variablen Spannung Vtv ist:
D(Vref) = D(Vtv)/n
wobei n 2, 3, usw. ist.
In der obigen Gleichung ist n die Anzahl der in der Widerstandskette des Referenzspannungserzeugers 40 zu verwendenden Widerstände. Deshalb muß die Anzahl der Wi­ derstände so bestimmt werden, daß sie in einem Bereich liegt, der die Variation D(Vref) der Referenzspannung Vref im Bauteil umfaßt.
Fig. 7 ist eine Grafik, welche basierend auf der Temperaturvariation den Zusammenhang zwischen den Referenzspannungen Vref1-Vref3 vom Referenzspannungserzeuger 40 und der variablen Spannung Vtv vom Temperaturfühler 31 darstellt. In dieser Zeichnung bezeichnet das Bezugszei­ chen AA einen Temperaturbereich bis, zu einem Punkt, an dem die variable Spannung Vtv die Referenzspannung Vref1 schneidet, wenn die Temperatur ansteigt. Das Bezugszei­ chen BB bezeichnet einen Temperaturbereich zwischen Punk­ ten, an denen die variable Spannung Vtv die Referenzspan­ nungen Vref1 und Vref2 schneidet, wenn die Temperatur an­ steigt. Das Bezugszeichen CC bezeichnet einen Temperatur­ bereich zwischen Punkten, an denen die variable Spannung Vtv die Referenzspannungen Vref2 und Vref3 schneidet, wenn die Temperatur ansteigt. Das Bezugszeichen DD be­ zeichnet einen Temperaturbereich zwischen Punkten, an de­ nen die variable Spannung Vtv die Referenzspannungen Vref3 und Vref4 schneidet, wenn die Temperatur ansteigt. Obwohl die Temperaturbereiche in der bevorzugten Ausfüh­ rungsform der vorliegenden Erfindung in vier klassifi­ ziert werden, können sie in eine größere Anzahl unter­ teilt werden, wenn die Anzahl der Referenzspannungen vom Referenzspannungserzeuger 40 erhöht wird.
Fig. 8 ist eine Tabelle, welche basierend auf der Temperaturvariation den Zusammenhang zwischen den Aus­ gangssignalen TC1-TC3 von den Komparatoren CP1-CP3 in Fig. 5 und den Temperaturbereichen AA, BB, CC und DD in Fig. 7 zeigt. Die Komparatoren CP1-CP3 sind darauf ausge­ legt, die variable Spannung Vtv mit den Referenzspannun­ gen Vref1-Vref3 vom Referenzspannungserzeuger 40 zu ver­ gleichen und die Vergleichsergebnisse TC1-TC3 jeweils an die Temperatursteuerung 32 auszugeben. Wenn die variable Spannung Vtv höher als alle Referenzspannungen Vref1-­ Vref3 vom Referenzspannungserzeuger 40 ist, werden die Ausgangssignale TC1-TC3 von den Komparatoren CP1-CP3 alle logisch high (H). Falls die variable Spannung Vtv im Ge­ gensatz dazu niedriger als alle Referenzspannungen Vref1-­ Vref3 vom Referenzspannungserzeuger 40 ist, werden die Ausgangssignale TC1-TC3 von den Komparatoren CP1-CP3 alle logisch low (L). Im Temperaturbereich AA ist die variable Spannung Vtv wie in Fig. 7 gezeigt höher als alle Refe­ renzspannungen Vref1-Vref3. Als Ergebnis werden die Aus­ gangssignale TC1-TC3 von den Komparatoren CP1-CP3 wie in Fig. 8 gezeigt alle logisch high. Im Temperaturbereich BB ist die variable Spannung Vtv niedriger als die Referenz­ spannung Vref1 und höher als die Referenzspannungen Vref2 und Vref3. Als Ergebnis wird das Ausgangssignal TC1 vom Komparator CP1 logisch low, während die Ausgangssignale TC2 und TC3 von den Komparatoren CP2 und CP3 logisch high werden. Dann werden die Ausgangssignale TC1-TC3 vom Tem­ peraturfühler 31 an die Temperatursteuerung 32 angelegt.
In Fig. 9 ist ein ausführliches Schaltungsdiagramm einer Ausführungsform des Zeitgebers 23, der Temperatur­ steuerung 32 und des Frequenzteilers 24 in Fig. 4 ge­ zeigt. Wie in dieser Zeichnung gezeigt, enthält die Tem­ peratursteuerung 32 drei Inverter I1-I3 zum jeweiligen Invertieren der Ausgangssignale TC1-TC3 vom Temperatur­ fühler 31, ein UND-Gatter AD1 zum VerUNDen der Ausgangs­ signale TC1-TC3 vom Temperaturfühler 31 und zum Ausgeben des resultierenden Signals SW1, ein UND-Gatter AD2 zum VerUNDen eines Ausgangssignals vom Inverter I1 und der Ausgangssignale TC2 und TC3 vom Temperaturfühler 31 und zum Ausgeben des resultierenden Signals SW2, ein UND- Gatter AD3 zum VerUNDen des Ausgangssignals vom Inverter I1, eines Ausgangssignals vom Inverter I2 und des Aus­ gangssignals TC3 vom Temperaturfühler 31 und zum Ausgeben des resultierenden Signals SW3 und ein UND-Gatter AD4 zum VerUNDen des Ausgangssignals vom Inverter I1, des Aus­ gangssignals vom Inverter I2 und eines Ausgangssignals vom Inverter I3 und zum Ausgeben des resultierenden Si­ gnals SW4. Die Ausgangssignale SW1-SW4 von den UND-Gat­ tern AD1-AD4 werden jeweils direkt an einen Eingangsan­ schluß der Durchlaßgatter TR1-TR4 angelegt. Die Ausgangs­ signale SW1-SW4 von den UND-Gattern AD1-AD4 werden auch jeweils durch Inverter I4-I7 invertiert und dann jeweils an die anderen Eingangsanschlüsse der Durchlaßgatter TR1-­ TR4 angelegt. Als Ergebnis werden die Durchlaßgatter TR1-­ TR4 jeweils als Reaktion auf die Ausgangssignale SW1-SW4 von den UND-Gattern AD1-AD4 und deren invertierte Aus­ gangssignale umgeschaltet.
Der Zeitgeber 23 in der SR-Modus-Steuerschaltung 20 enthält einen Basisperiodenerzeuger 25 zum Erzeugen einer Basisperiode als Reaktion auf das SR-Modus-Startsignal von der Ausgabeeinheit für SR-Modus-Startsignale 21 und eine Zählschaltung 26 zum Zählen der Basisperiode vom Ba­ sisperiodenerzeuger 25. Die Zählschaltung 26 enthält eine Vielzahl von Zählern TD1-TD3 zum jeweiligen Zählen der Basisperiode vom Basisperiodenerzeuger 25. Die Zählschal­ tung 26 nimmt die Basisperiode vom Basisperiodenerzeuger 25 auf und gibt sie direkt als ein Signal T1 aus. In der Zählschaltung 26 zählt der Zähler TD1 auch die Basisperi­ ode vom Basisperiodenerzeuger 25 und gibt das resultie­ rende Signal T2 (T1 × 21) aus. Der Zähler TD2 zählt das Ausgangssignal T2 vom Zähler TD1 und gibt das resultie­ rende Signal T3 (T2 × 21 = T1 × 22) aus. Der Zähler TD3 zählt das Ausgangssignal T3 vom Zähler TD2 und gibt das resultierende Signal T4 aus. Als Ergebnis teilen die Zäh­ ler TD1-TD3 in der Zählschaltung 26 aufeinanderfolgend die Frequenz der Basisperiode von Basisperiodenerzeuger 26 durch eine Potenz von 2. Dann werden die Ausgangs­ signale T1-T4 von der Zählschaltung 26 jeweils an die Durchlaßgatter TR1-TR4 angelegt. Die Durchlaßgatter TR1-­ TR4 werden als Reaktion auf die Umschalt-Steuersignale SW1-SW4 von den UND-Gattern AD1-AD4 umgeschaltet, um ein Gewünschtes aus den Ausgangssignalen T1-T4 von der Zähl­ schaltung 26 auszuwählen und das ausgewählte Signal an den Frequenzteiler 24 auszugeben.
Da die Ausgangssignale TC1-TC3 von den Komparatoren CP1-CP3 im Temperaturbereich AA alle logisch high sind, wird das Ausgangssignal SW1 vom UND-Gatter AD1 in der Temperatursteuerung 32 logisch high, während die übrigen UND-Gatter AD2-AD4 alle logisch low werden. Als Ergebnis wird das Durchlaßgatter TR4 angeschaltet, um so das Aus­ gangssignal T4 vom Zähler TD3 in der Zählschaltung 26 zum Frequenzteiler 24 zu übertragen. Als Ergebnis hat das frequenzgeteilte Signal im Temperaturbereich AA einen Pe­ gel in einem Intervall Ta von Fig. 10. Da die Ausgangs­ signale TC1-TC3 von den Komparatoren CP1-CP3 im Tempera­ turbereich DD alle logisch low sind, wird das Ausgangs­ signal SW4 vom UND-Gatter AD4 in der Temperatursteuerung 32 logisch high, während die übrigen UND-Gatter AD1-AD3 alle logisch low werden. Als Ergebnis wird das Durchlaß­ gatter TR1 angeschaltet, um so das Ausgangssignal T1 von der Zählschaltung 26 zum Frequenzteiler 24 zu übertragen. Als Ergebnis hat das frequenzgeteilte Signal im Tempera­ turbereich DD einen Pegel in einem Intervall Td von Fig. 10.
Nachfolgend erzeugt der Frequenzteiler 24 als Reak­ tion auf das Ausgangssignal von jedem der Durchlaßgatter TR1-TR4 das zeitlich geteilte Zeitablaufssignal ΦT und gibt das erzeugte zeitlich geteilte Signal ΦT an den Re­ freshzähler 4 aus. Dann zählt der Refreshzähler 4 das zeitlich geteilte Zeitablaufssignal ΦT vom Frequenztei­ ler 24 und gibt gemäß dem Zählergebnis das Selbstrefresh- Betriebssignal aus. Als Ergebnis wird als Reaktion auf das Selbstrefresh-Betriebssignal vom Refreshzähler 4 der Selbstrefreshvorgang des Speicherzellenfeldes 10 ausge­ führt.
Wie aus der obigen Beschreibung ersichtlich ist, ist der Temperaturfühler gemäß der vorliegenden Erfindung in der Speichervorrichtung angeordnet und die durch den Tem­ peraturfühler aufgenommenen Temperaturen werden in die Vielzahl von Bereichen klassifiziert. Deshalb kann die Temperaturvariation des Speicherzellenfeldes genau aufge­ nommen werden und die Selbstrefreshperiode kann gemäß der genau aufgenommenen Temperaturvariation des Speicherzel­ lenfeldes eingestellt werden. Zur Erzeugung der Vielzahl von Selbstrefreshperioden wird auch ein einzelner Zeitge­ ber verwendet. Deshalb hat die Selbstrefresh-Steuerschal­ tung für das Speicherzellenfeld den Effekt der Verringe­ rung der Chipfläche.

Claims (15)

1. Eine Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld (10), die mehrere Adreßpuf­ fer (1, 2) zum Eingeben von Adressen des Speicherzellenfeldes und mehrere Decoder (6, 7, 8, 9) zum Decodieren der Adressen von den Adreßpuffern umfaßt, mit:
einer Selbstrefreshmodus-Steuereinrichtung (20) zum Steuern eines Selbstrefreshvorgangs des Speicherzellenfeldes (10) als Reaktion auf ein Zeilenadreß-Strobesignal und ein Spal­ tenadressen-Strobesignal, wobei die Selbstrefreshmodus-Steuereinrichtung (20),
eine Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) zum Starten des Selbstre­ freshvorgangs des Speicherzellenfeldes (10), falls die Zeilen- und Spaltenadreß-Strobesignale für eine vorherbestimmte Zeitspanne in einem spezifizierten logischen Zustand bleiben,
einen Zeitgeber (23), der mehrere Selbstrefreshperioden (T1, T2, T3, T4) erzeugt und diese parallel ausgibt, und
einen Frequenzteiler (24) aufweist,
einer Refresh-Steuerung (22), die in Anwort auf das Startsignal der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21) ein Selbstrefresh-Anforderungssignales (SREQ) ausgibt,
einer Referenzspannungs-Erzeugungseinrichtung (40) zum Erzeugen mehrerer Referenz­ spannungen (Vref1, Vref2, Vref3), die jeweils nur eine geringe Temperaturabhängigkeit aufweisen, und
einer Temperatur-Überwachungseinrichtung (30) zum Erzeugen einer mit der Temperaturva­ riation im Chip variablen Spannung (VTV) und zum jeweiligen Vergleichen der erzeugten va­ riablen Spannung (VTV) mit den Referenzspannungen (Vref1, Vref2, Vref3), wobei die Tempera­ tur-Überwachungseinrichtung (30)
eine Temperatursteuerung (32), die die Selbstrefreshperioden (T1, T2, T3, T4) empfängt, und
eine Auswahleinrichtung (AD1, AD2, AD3, AD4, I1, I2, I3, TR1, TR2, TR3, TR4, 14, 15, 16, 17) aufweist, die eine der Selbstrefreshperioden (T1, T2, T3, T4) gemäß den vergliche­ nen Ergebnissen auswählt und die ausgewählte Selbstrefreshperiode ausgibt,
wobei der Frequenzteiler (24) in Antwort auf die von der Temperatursteuerung (32) ausge­ gebene Selbstrefreshperiode ein Selbstrefresh-Betriebssignal ausgibt.
2. Selbstrefresh-Steuerschaltung nach Anspruch 1, bei der der Zeitgeber (23) aufweist:
  • - einen Basisperiodenerzeuger (25) zum Erzeugen einer Basisperiode (T1) als Reaktion auf das Startsignal von der Ausgabeeinheit für Selbstrefreshmodus-Startsignale (21), und
  • - eine Zähleinrichtung (26) zum Teilen der Frequenz der Basisperiode vom Basisperiodener­ zeuger (25), um die Selbstrefreshperioden zu erzeugen und zum Ausgeben der erzeugten Selbstrefreshperioden an die Temperatur-Überwachungseinrichtung (30).
3. Selbstrefresh-Steuerschaltung nach Anspruch 2, bei der die Zähleinrichtung (26) mehrere in Reihe mit dem Basisperiodenerzeuger (25) geschaltete Zähler (TD1, TD2, TD3) enthält, um die Frequenz der Basisperiode (T1) durch eine Potenz von 2 zu teilen, wobei die Zähleinrich­ tung (26) die Basisperiode (T1) und Ausgangssignale von den Zählern (TD1, TD2, TD3) als die Selbstrefreshperioden (T1, T2, T3, T4) an die Temperatur-Überwachungseinrichtung (30) ausgibt.
4. Selbstrefresh-Steuerschaltung nach Anspruch 1, bei der die Temperatur-Überwachungsein­ richtung (30) aufweist:
  • - einen Temperaturfühler (31) zum Erzeugen der mit der Temperaturvariation variablen Span­ nung (VTV), und
  • - mehrere Komparatoren (CP1, CP2, CP3) zum jeweiligen Vergleichen der erzeugten varia­ blen Spannung (VTV) mit den Referenzspannungen (Vref1, Vref2, Vref3), wobei
  • - die Temperatursteuerung (32) die eine der Selbstrefreshperioden (T1, T2, T3, T4) als Reaktion auf Ausgangssignale von den Komparatoren (CP1, CP2, CP3) auswählt.
5. Selbstrefresh-Steuerschaltung nach Anspruch 4, bei der der Temperaturfühler (31) an meh­ reren Stellen im Speicherzellenfeld angeordnet ist, um das Mittel der aufgenommenen Tempe­ raturen auszugeben.
6. Selbstrefresh-Steuerschaltung nach Anspruch 1, bei der die Referenzspannungs- Erzeugungseinrichtung (40) mehrere zwischen ersten und zweiten Spannungsquellen (Vc, Vcc; Vd) in Reihe geschaltete Widerstände (TIM1, TIM2, TIM3; R1, R2, R3, R4) enthält, um eine Spannungsdifferenz zwischen der ersten und zweiten Spannungsquelle (Vc, Vcc; Vd) zu teilen und die geteilten Spannungen an jeweiligen Knoten zwischen angrenzenden der Widerstände (TIM1, TIM2, TIM3; R1, R2, R3, R4) als die Referenzspannungen (Vref1, Vref2, Vref3) auszugeben, wobei jeder der Widerstände (TIM1, TIM2, TIM3; R1, R2, R3, R4) ein Material enthält, dessen Widerstand nur eine geringe Temperaturabhängigkeit aufweist.
7. Selbstrefresh-Steuerschaltung nach Anspruch 6, bei der das Material mit geringer Tempe­ raturabhängigkeit seines Widerstandes polykristallines Silizium ist.
8. Selbstrefresh-Steuerschaltung nach Anspruch 6, bei der
  • - die erste Spannungsquelle (Vc) eine Versorgungsspannungsquelle ist und die zweite Span­ nungsquelle eine Massespannungsquelle ist, und
  • - die Referenzspannungs-Erzeugungseinrichtung (40) aufweist:
  • - einen zwischen der Versorgungsspannungsquelle (Vc) und einer Seite in Reihe geschalteter Widerstände (R1, R2, R3, R4) angeschlossenen PMOS-Transistor (PM1), und
  • - einen zwischen der anderen Seite der in Reihe geschalteten Widerstände (R1, R2, R3, R4) und der Massespannungsquelle angeschlossenen ersten NMOS-Transistor (NM1),
  • - wobei der PMOS-Transistor (PM1) und der erste NMOS-Transistor (NM1) eine Spannung über den in Reihe geschalteten Widerständen (R1, R2, R3, R4) stabilisieren.
9. Selbstrefresh-Steuerschaltung nach Anspruch 8, bei der die Referenzspannungs- Erzeugungseinrichtung (40) einen zweiten NMOS-Transistor (NM2) aufweist, bei dem ein Drain mit einer Source des ersten NMOS-Transistors (NM1) verbunden ist, eine Source mit der Massespannungsquelle und einem Gate zum Eingeben des Selbstrefresh-Anforderungs­ signals (SREQ) verbunden ist, wobei der zweite NMOS-Transistor (NM2) erlaubt, daß die Referenzspannungen (Vref1, Vref2, Vref3) von den Knoten der Widerstände (R1, R2, R3, R4) ausgegeben werden, wenn das Selbstrefresh-Anforderungssignal (SREQ) logisch high ist, um so den Stromverbrauch zu verringern.
10. Selbstrefresh-Steuerschaltung nach Anspruch 4, bei der der Temperaturfühler (31) erste und zweite zwischen ersten und zweiten Spannungsquellen (Va, Vb) in Reihe geschaltete Wi­ derstände (TVM, TIM; Rnw, RP) aufweist, um eine Spannungsdifferenz zwischen den ersten und zweiten Spannungsquellen (Va, Vb) zu teilen und die geteilte Spannung an einem Knoten dazwischen als die variable Spannung (VTV) auszugeben, wobei der erste Widerstand (TVM; Rnw) ein mit der Temperatur variierendes Material enthält, welches einen Widerstand mit einer großen Variation mit der Temperaturvariation besitzt, und der zweite Widerstand (TIM; RP) ein Material enthält, welches ungeachtet der Temperaturvariation einen Widerstand mit geringer Variation besitzt.
11. Selbstrefresh-Steuerschaltung nach Anspruch 10, bei der der erste Widerstand (TVM; RP) ein n-well-Widerstand ist.
12. Selbstrefresh-Steuerschaltung nach Anspruch 10, bei der das Material des zweiten Wider­ standes (TIM; RP) polykristallines Silizium ist.
13. Selbstrefresh-Steuerschaltung nach Anspruch 10, bei der der Temperaturfühler (31) einen dritten NMOS-Transistor (NM3) mit einem über die zweite Spannungsquelle (Vb) mit dem zweiten Widerstand (RP) verbundenen Drain, einer mit einem Masseanschluß und einem Gate zum Eingeben des Selbstrefresh-Anforderungssignal (SREQ) verbundenen Source besitzt, wobei der dritte NMOS-Transistor (NM3) erlaubt, daß die variable Spannung (VTV) vom Knoten zwischen den ersten und zweiten Widerständen (TVM, TIM; Rnw, RP) ausgegeben wird, wenn das Selbstrefresh-Anforderungssignal (SREQ) von der Selbstrefreshmodus- Steuereinrichtung (20) logisch high ist, um so den Stromverbrauch zu verringern.
14. Selbstrefresh-Steuerschaltung nach Anspruch 4, bei der Komparatoren (CP1, CP2, CP3) eine Anzahl von n haben und die Temperatursteuerung (32) aufweist:
  • - erste bis n-te Inverter (I1, I2, I3) zum jeweiligen Invertieren der Ausgangssignale (TC1, TC2, TC3) von den ersten bis n-ten Komparatoren (CP1, CP2, CP3),
  • - ein erstes UND-Gatter (AD1) zum VerUNDen der Ausgangssignale (TC1, TC2, TC3) von den ersten bis n-ten Komparatoren (CP1, CP2, CP3),
  • - ein zweites UND-Gatter (AD2) zum VerUNDen der Ausgangssignale (TC2, TC3) von den zweiten bis n-ten Komparatoren (CP2, CP3) und eines Ausgangssignal vom ersten Inverter (I1),
  • - ein drittes UND-Gatter (AD3) zum VerUNDen der Ausgangssignale (TC3) von den dritten bis n-ten Komparatoren (CP3), des Ausgangssignals (TC1) vom ersten Inverter (I1) und des Ausgangssignals (TC2) vom zweiten Inverter (I2),
  • - vierte bis n-te UND-Gatter zum VerUNDen der Ausgangssignale von den vierten bis n-ten Komparatoren, der Ausgangssignale von den ersten und zweiten Invertern (I1, I2) und von Ausgangssignalen von den dritten bis n - 1-ten Invertern (I3) auf dieselbe Art und Weise wie das dritte UND-Gatter (AD3),
  • - ein n + 1-tes UND-Gatter (AD4) zum VerUNDen der Ausgangssignale von den ersten bis n- ten Invertern (I1, I2, I3), und
  • - n + 1 Übertragungsgatter (TR1, TR2, TR3, TR4) zum Auswählen der Gewünschten der Selbstrefreshperioden (T1, T2, T3, T4) als Reaktion auf Ausgangssignale (SW1, SW2, SW3, SW4) von den ersten bis n + 1-ten UND-Gattern (AD1, AD2, AD3, AD4) und zum Ausgeben der ausgewählten Selbstrefreshperiode an die Selbstrefreshmodus-Steuereinrichtung (20).
15. Selbstrefresh-Steuerschaltung nach Anspruch 3, bei der die Anzahl der Zählern (TD1, TD2, TD3) gemäß der Anzahl der klassifizierten Temperaturbereiche bestimmt wird.
DE19502557A 1994-04-21 1995-01-27 Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld Expired - Fee Related DE19502557C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008459A KR0129197B1 (ko) 1994-04-21 1994-04-21 메모리셀어레이의 리플레쉬 제어회로

Publications (2)

Publication Number Publication Date
DE19502557A1 DE19502557A1 (de) 1995-10-26
DE19502557C2 true DE19502557C2 (de) 2001-10-11

Family

ID=19381474

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19502557A Expired - Fee Related DE19502557C2 (de) 1994-04-21 1995-01-27 Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld

Country Status (4)

Country Link
US (1) US5532968A (de)
JP (1) JPH07296582A (de)
KR (1) KR0129197B1 (de)
DE (1) DE19502557C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
DE10206367A1 (de) * 2002-02-15 2003-09-04 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
JP3311260B2 (ja) * 1996-12-17 2002-08-05 富士通株式会社 半導体装置及び半導体記憶装置
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
KR100248355B1 (ko) * 1997-04-09 2000-03-15 김영환 반도체 메모리 소자의 가변 비교전압 발생장치
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
KR100490297B1 (ko) * 1997-12-29 2005-08-18 주식회사 하이닉스반도체 기준전압발생회로
KR100313495B1 (ko) * 1998-05-13 2001-12-12 김영환 반도체메모리장치의동작모드결정회로
KR100298432B1 (ko) * 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたdramおよびシステムlsi
KR100378690B1 (ko) 1998-07-21 2003-06-12 주식회사 하이닉스반도체 대기전류를감소시킨반도체메모리용고전원발생장치
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
JP4392740B2 (ja) * 2001-08-30 2010-01-06 株式会社ルネサステクノロジ 半導体記憶回路
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
DE10214102B4 (de) * 2002-03-28 2007-08-09 Infineon Technologies Ag Digitale Begrenzung der Selfrefreshfrequenz für temperaturabhängige Selfrefreshoszillatoren
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP2004294117A (ja) * 2003-03-25 2004-10-21 Sony Corp 温度検出回路および記憶装置
DE10317364B4 (de) * 2003-04-15 2005-04-21 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen
WO2004095465A1 (ja) 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
KR100532448B1 (ko) 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100611775B1 (ko) 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
DE102004005667B4 (de) * 2004-02-05 2006-02-09 Infineon Technologies Ag Integrierter Halbleiterspeicher mit temperaturabhängiger Spannungserzeugung und Verfahren zum Betrieb
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
DE102004041908A1 (de) * 2004-08-30 2006-03-09 Infineon Technologies Ag Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
KR100665883B1 (ko) * 2005-01-10 2007-01-09 한국전기연구원 자체 신호를 이용한 전력반도체의 온도검지회로
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
KR100691489B1 (ko) * 2005-03-31 2007-03-09 주식회사 하이닉스반도체 반도체 기억 소자의 테스트용 셀프 리프레쉬 주기 선택회로 및 방법
KR100702124B1 (ko) * 2005-04-01 2007-03-30 주식회사 하이닉스반도체 내부전압 공급회로
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
KR100799102B1 (ko) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
KR100803352B1 (ko) * 2006-06-12 2008-02-14 주식회사 하이닉스반도체 반도체 메모리의 리프레쉬 제어장치 및 방법
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100806608B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
KR100810061B1 (ko) * 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
DE102006056560A1 (de) * 2006-11-30 2008-06-05 Qimonda Ag Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
US7975170B2 (en) * 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
KR101504341B1 (ko) 2008-07-18 2015-03-24 삼성전자주식회사 온도 감지 장치 및 그것을 포함하는 전자 장치
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー, インク. 半導体装置
JP6709825B2 (ja) 2018-06-14 2020-06-17 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. Dram及びその操作方法
US11435811B2 (en) * 2019-12-09 2022-09-06 Micron Technology, Inc. Memory device sensors
EP4080511A3 (de) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamischer speicher mit langer haltezeit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
DE4314321A1 (de) * 1992-08-07 1994-02-10 Mitsubishi Electric Corp Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49120552A (de) * 1973-03-16 1974-11-18
JPS6157097A (ja) * 1984-08-27 1986-03-22 Nec Corp ダイナミツク半導体メモリ
JPS63121197A (ja) * 1986-11-07 1988-05-25 Fujitsu Ltd 半導体記憶装置
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
JPH03207084A (ja) * 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
JP3225533B2 (ja) * 1991-04-11 2001-11-05 日本電気株式会社 ダイナミック型半導体メモリ装置
US5375093A (en) * 1992-01-21 1994-12-20 Matsushita Electric Industrial Co., Ltd. Temperature detecting circuit and dynamic random access memory device
US5406522A (en) * 1992-01-31 1995-04-11 Hirano; Hiroshige Dynamic random access memory device and inspection method thereof
JPH07153266A (ja) * 1993-11-26 1995-06-16 Mitsubishi Electric Corp Dram制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
DE4314321A1 (de) * 1992-08-07 1994-02-10 Mitsubishi Electric Corp Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Symposium on VLSI Circuits, Digest of Technical Papers, Mai 1993, S. 43, 44 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
DE10206367A1 (de) * 2002-02-15 2003-09-04 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
DE10206367C2 (de) * 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
US6768693B2 (en) 2002-02-15 2004-07-27 Infineon Technologies Ag Integrated dynamic memory with control circuit for controlling a refresh mode of memory cells, and method for driving the memory

Also Published As

Publication number Publication date
US5532968A (en) 1996-07-02
JPH07296582A (ja) 1995-11-10
DE19502557A1 (de) 1995-10-26
KR950030155A (ko) 1995-11-24
KR0129197B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
DE19502557C2 (de) Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld
DE19655034B4 (de) Testvorrichtung einer Halbleitereinrichtung
KR100207344B1 (ko) 자체-재생 기능을 갖는 반도체 메모리
KR950010624B1 (ko) 반도체 메모리장치의 셀프리프레시 주기조절회로
DE69126420T2 (de) Eine Halbleiterspeicheranordnung mit einer internen Spannungsgeneratorschaltung
DE60033873T2 (de) Ein DRAM fähig zur selektiven Ausführung eines Selbstauffrischungsvorgangs
US5867438A (en) DRAM with reduced electric power consumption
US5544120A (en) Semiconductor integrated circuit including ring oscillator of low current consumption
US4809233A (en) Pseudo-static memory device having internal self-refresh circuit
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
US4112513A (en) Method for refreshing storage contents of MOS memories
DE10206367C2 (de) Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
DE102006031346A1 (de) Temperaturabhängiges Selbstauffrischmodul für einen Speicherbaustein
US5337282A (en) Dynamic random access memory device with refreshing system powered with external power source in trimming stage instead of built-in step-down circuit
DE4333765C2 (de) Halbleiterspeichervorrichtung
DE10300948A1 (de) Auffrischbetrieb benötigende Halbleiterspeicher-Vorrichtung
DE4317887A1 (de) Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion
DE69319273T2 (de) Testverfahren für integrierte Halbleiter-Schaltung
DE102004016148A1 (de) Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung
DE10326774A1 (de) Auf-Chip Erfassung der Systemoperationsfrequenz in einem DRAM, um DRAM-Operationen einzustellen
DE4124904A1 (de) Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren
DE19753496A1 (de) Halbleiterspeichereinrichtung
US5940320A (en) Voltage compensating output driver circuit
US12154611B2 (en) Apparatuses and methods for sample rate adjustment
DE10326088B4 (de) Autoeinstellung einer Selbstauffrischfrequenz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801