KR100654003B1 - 반도체 장치의 셀프 리프레쉬 주기 측정회로 - Google Patents
반도체 장치의 셀프 리프레쉬 주기 측정회로 Download PDFInfo
- Publication number
- KR100654003B1 KR100654003B1 KR1020050115131A KR20050115131A KR100654003B1 KR 100654003 B1 KR100654003 B1 KR 100654003B1 KR 1020050115131 A KR1020050115131 A KR 1020050115131A KR 20050115131 A KR20050115131 A KR 20050115131A KR 100654003 B1 KR100654003 B1 KR 100654003B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- period
- refresh
- self
- enabled
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000005259 measurement Methods 0.000 claims abstract description 169
- 230000010355 oscillation Effects 0.000 claims abstract description 165
- 230000003111 delayed effect Effects 0.000 claims abstract description 55
- 230000000737 periodic effect Effects 0.000 claims abstract description 55
- 230000001934 delay Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 15
- 230000003139 buffering effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 240000007320 Pinus strobus Species 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시켜 지연 발진신호를 출력하는 지연부와; 상기 셀프 리프레쉬 신호와 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와; 상기 주기측정 시작신호와 상기 지연부로부터 출력되는 지연 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로에 관한 것이다.
셀프 리프레쉬 주기
Description
도 1은 종래 기술에 의한 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도이다.
도 2a는 본 발명에 의한 제 1 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을 도시한 것이다.
도 2b는 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 주기측정 시작신호 생성부의 구성을 도시한 것이다.
도 2c는 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 리프레쉬 주기 출력부의 구성을 도시한 것이다.
도 2d는 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도이다.
도 3a는 본 발명에 의한 제 2 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을 도시한 것이다.
도 3b는 제 2 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 쉬프트 레지스터 블럭의 구성을 도시한 것이다.
도 4a는 본 발명에 의한 제 3 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을 도시한 것이다.
도 4b는 제 3 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 쉬프트 레지스터 블럭의 구성을 도시한 것이다.
도 4c는 제 3 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 신호결합부의 구성을 도시한 것이다.
도 5a는 본 발명에 의한 제 4 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을 도시한 것이다.
도 5b는 제 4 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 리프레쉬 주기 출력부의 구성을 도시한 것이다.
도 5c는 제 4 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도이다.
본 발명은 반도체 장치의 셀프 리프레쉬 주기측정회로에 관한 것으로, 더욱 구체적으로는 반도체 장치의 셀프 리프레쉬 주기를 측정함에 있어 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 하는 반도체 장치의 셀프 리프레쉬 주기측정회로에 관한 것이다.
핸드폰이나 노트북 등의 모바일 제품에서 가장 중요한 사항 중 하나는 주어진 배터리로 얼마나 오랫동안 연속해서 제품을 동작시킬 수 있느냐 하는 것이다. 따라서, 이러한 제품들에 탑재되는 모바일 디램에서는 디램의 대기 상태에서 발생하는 셀프 리프레쉬 전류를 줄이는 것이 매우 중요하다.
셀프 리프레쉬 전류를 줄이는 방법으로, PASR(Partial Array Self Refresh), TCSR(Temperature Compensated Self Refresh), DPD(Deep Power Down mode) 등의 기능을 탑재하여 전력 소모를 줄이는 방법들이 사용되고 있다. 이 중, PASR과 TCSR은 사용자가 프로그램화(EMRS : Extended Mode Register Set)하여 사용하고 있다.
저온에서의 소자의 데이터 보존 시간은 고온보다 증가하므로, 온도 보상 셀프 리프레쉬(TCSR) 회로는 온도에 따라 셀프 리프레쉬 주기를 변화시켜 디램을 고온에서 사용하는 경우에는 셀프 리프레쉬 주기를 짧게 하되 저온에서 사용하는 경우에는 셀프 리프레쉬 주기를 길게 설정함으로써, 전력 소모를 감소시킬 수 있도록 한다. 특히, 자동 온도 보상 셀프 리프레쉬(Auto TCSR) 회로는 사용자가 온도를 설정하는 것이 아니라 칩의 온도를 감지하여 온도에 따라 리프레쉬 동작용 발진 신호(Oscillation Signal)의 발생 주기를 자동으로 조절한다.
이와 같이 모바일 디램 등의 반도체 장치의 전류 소모를 감소시키기 위하여 온도에 따라 리프레쉬 주기를 자동으로 조절하기 위해서는 실제 셀프 리프레쉬 주기가 얼마인지를 측정하는 것은 매우 중요하다. 그런데, 종래의 셀프 리프레쉬 주기 측정회로는 셀프 리프레쉬 주기를 측정함에 있어 그 동작 특성이 불안정한 문제 점이 있었다. 이를 도 1을 참조하여 구체적으로 설명하면 다음과 같다.
도 1은 종래 기술에 의한 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도이다. 여기서, 제어신호(TM_REF)는 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드를 인에이블시키는 테스트 모드 신호이다. 제어신호(OSC_MEAS_ON)는 셀프 리프레쉬 동작 모드에 진입할 때 하이레벨로 인에이블되는 펄스로서 반도체 장치가 셀프 리프레쉬 모드에 진입하였음을 알리는 신호이고, 반도체 장치는 제어신호(OSC_MEAS_ON)가 인에이블 되는 시점(t2)에서 첫번째 주기의 셀프 리프레쉬 동작을 수행하게 된다. 그리고, 제어신호(OSC)는 셀프 리프레쉬 모드에 진입한 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 주기적으로 수행될 수 있도록 하는 신호로서, 반도체 장치는 제어신호(OSC)가 하이레벨로 천이될 때마다 셀프 리프레쉬 동작을 수행하게 된다. 여기서, 제어신호(OSC)는 두번째 주기의 셀프 리프레쉬 동작으로부터 시작하여 주기적으로 셀프 레프레쉬 동작이 수행될 수 있도록 한다.
종래에는 도 1에 도시된 바와 같이 첫번째 주기의 셀프 리프레쉬 동작에 해당하는 구간, 즉 제어신호(OSC_MEAS_ON)의 인에이블 시점(t2)과 발진신호(OSC)의 인에이블시점(t3) 간의 구간을 측정하여 리프레쉬 주기를 측정하였다. 즉, 종래의 셀프 리프레쉬 주기 측정회로는 제어신호(OSC_MEAS_ON)가 인에이블되는 시점(t2)으로부터 발진신호(OSC)가 처음 인에이블되는 시점(t3)까지의 구간 동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC)를 생성하였다. 그리고, 일정 주기를 가지는 클럭 등의 특정 신호가 상기 인에이블 구간(t2~t3) 동안 스트로브되는 개수를 카운 팅함으로써 셀프 리프레쉬 주기를 측정하였다.
그런데, 셀프 리프레쉬 모드 진입과 동시에 이루어지는 첫번째 셀프 리프레쉬 주기에서는 오토 TCSR회로의 오실레이터가 불안정한 동작을 하기가 쉽다. 따라서, 상기 첫번째 셀프 리프레쉬 주기를 측정한 결과값은 정확한 셀프 리프레쉬 주기를 나타낸다고 보기는 어렵다. 그럼에도 불구하고 종래에는 상기에서 본 바와 같이, 리프레쉬 주기 출력신호(REF_OSC)가 인에이블되는 구간, 즉 첫번째 셀프 리프레쉬 동작이 이루어지는 구간에 해당하는 시간을 셀프 리프레쉬 주기로 함으로써, 셀프 리프레쉬 동작에 대한 정확한 주기측정이 이루어지지 못하고 이로 인해 오토 TCSR 회로는 칩내의 온도에 따른 적합한 셀프 리프레쉬 동작을 수행하지 못하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 장치의 셀프 리프레쉬 주기를 측정함에 있어 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 두번째 이후의 셀프 리프레쉬 주기를 측정함으로써 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 하는 반도체 장치의 셀프 리프레쉬 주기측정회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 셀프 리프레쉬 신호가 인에 이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시켜 지연 발진신호를 출력하는 지연부와; 상기 셀프 리프레쉬 신호와 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와; 상기 주기측정 시작신호와 상기 지연부로부터 출력되는 지연 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로를 제공한다.
본 발명에서, 상기 지연부는 상기 발진신호를 단위 셀프 리프레쉬 주기만큼 이동시키는 쉬프트 레지스터인 것이 바람직하다.
본 발명에서, 상기 쉬프트 레지스터는 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호에 의해 인에이블되어 동작하는 것이 바람직하다.
본 발명에서, 상기 주기측정 시작신호 생성부는 상기 셀프 리프레쉬 신호에 응답하여 소정 노드를 풀-업구동하는 풀-업소자와; 상기 발진신호에 응답하여 상기 노드를 풀-다운구동하는 풀-다운소자와; 상기 노드의 신호를 래치하는 래치부와; 상기 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 펄스신호를 상기 주기측정 시작신호로서 출력하는 신호생성부를 포함하는 것이 바람직하다.
본 발명에서, 상기 신호생성부는 상기 래치부의 출력신호를 소정구간만큼 지연시키는 지연기와; 상기 래치부의 출력신호를 버퍼링하는 버퍼와; 상기 지연기의 출력신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 버퍼는 반전동작을 수행하는 인버터인 것이 바람직하다.
본 발명에서, 상기 논리부는 부정논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 리프레쉬 주기 출력부는 상기 주기측정 시작신호와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호를 논리연산하는 제 1 논리소자와; 상기 지연 발진신호와 테스트 모드 신호를 논리연산하는 제 2 논리소자와; 상기 제 1 논리소자의 출력신호를 일측단으로 입력받는 제 3 논리소자와 상기 제 2 논리소자의 출력신호를 일측단으로 입력받는 제 4 논리소자가 래치형태로 접속된 래치부를 포함하는 것이 바람직하다.
본 발명에서, 상기 제 1 내지 제 4 논리소자는 부정논리곱 연산을 수행하는 낸드게이트인 것이 바람직하다.
본 발명에서, 상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호의 인에이블에 응답하여 동작하는 것이 바람직하다.
본 발명에서, 상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호에 응답하여 상기 래치부의 출력단을 소정 전위로 유지시키는 전위유지수단을 더 포함하는 것이 바람직하다.
또한, 본 발명은 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기의 소정의 정수배만큼 지연시킨 제 1 지연 발진신호와, 상기 제 1 지연 발진신호보다도 단위 셀프 리프레쉬 주기만큼 더 지연시킨 제 2 지연 발진신호를 출력하는 지연부와; 상기 셀프 리프레쉬 신호와 제 1 지연 발진신호를 입력받아, 상기 제 1 지연 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와; 상기 주기측정 시작신호와 상기 제 2 지연 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 제 2 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로를 제공한다.
또한, 본 발명은 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시킨 제 1 지연 발진신호와, 단위 셀프 리프레쉬 주기의 소정의 정수배만큼 지연시킨 제 2 지연 발진신호, 및 상기 제 2 지연 발진신호보다도 단위 셀프 리프레쉬 주기만큼 더 지연시킨 제 3 지연 발진신호를 출력하는 지연부와; 상기 셀프 리프레쉬 신호와 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 제 1 주기측정 시작신호를 생성하는 제 1 주기측정 시작신호 생성부와; 상기 셀프 리프레쉬 신호와 제 2 지연 발진신호를 입력받아, 상기 제 2 지연 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 제 2 주기측정 시작신호를 생성하는 제 2 주기측정 시작신호 생성부와; 상기 제 1 주기측정 시작신호와 상기 제 1 지연 발진신호를 입력받아, 상기 제 1 주기측정 시작신호의 인에이블 시점부터 상기 제 1 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 제 1 리프레쉬 주기 출력신호를 생성하는 제 1 리프레쉬 주기 출력부와; 상기 제 2 주기측정 시작신호와 상기 제 3 지연 발진신호를 입력받아, 상기 제 2 주기측정 시작신호의 인에이블 시점부터 상기 제 3 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 제 2 리프레쉬 주기 출력신호를 생성하는 제 2 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로를 제공한다.
또한, 본 발명은 셀프 리프레쉬 신호와, 상기 셀프 리프레쉬 신호가 인에이블된 후 제 1 구간폭만큼 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점에서 제 2 구간폭만큼 인에이블되어 셀프 리프레쉬 주기 측정을 위한 시작시점을 설정하는 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와; 상기 주기측정 시작신호와 상기 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 발진신호가 두번째로 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2a는 본 발명에 의한 제 1 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을, 도 2b는 제 1 실시예에 사용되는 주기측정 시작신호 생성부의 구성을, 도 2c는 제 1 실시예에 사용되는 리프레쉬 주기 출력부의 구성을 도시한 것이고, 도 2d는 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도로서, 도 2a 내지 도 2d를 참조하여 제 1 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로를 설명하면 다음과 같다.
제 1 실시예에 따른 셀프 리프레쉬 주기측정회로는 셀프 리프레쉬 신호(SREF)가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호(OSC)를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시켜 지연 발진신호(OSC2)를 출력하는 쉬프트 레지스터(210)와; 상기 셀프 리프레쉬 신호(SREF)와 발진신호(OSC)를 입력받아, 상기 발진신호(OSC)가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호(RMS_PULSE2)를 생성하는 주기측정 시작신호 생성부(220)와; 상기 주기측정 시작신호(RMS_PULSE2)와 상기 쉬프트 레지스터(210)로부터 출력되는 지연 발진신호(OSC2)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점부터 상 기 지연 발진신호(OSC2)가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC2)를 생성하는 리프레쉬 주기 출력부(230)를 포함하여 구성된다.
주기측정 시작신호 생성부(220)는 상기 셀프 리프레쉬 신호(SREF)에 응답하여 노드(A)를 풀-업구동하는 PMOS(P21)와; 상기 발진신호(OSC)에 응답하여 노드(A)를 풀-다운구동하는 NMOS(N21)와; 노드(A)의 신호를 래치하는 래치부(211)와; 래치부(211)의 출력신호(REF_MEAS_START)의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 펄스신호를 상기 주기측정 시작신호(RMS_PULSE2)로서 출력하는 신호생성부(212)를 포함한다.
리프레쉬 주기 출력부(230)는 상기 주기측정 시작신호(RMS_PULSE2)와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호(TM_REF2)를 부정논리곱연산하는 낸드게이트(ND21)와; 지연 발진신호(OSC2)와 테스트 모드 신호(TM_REF2)를 부정논리곱연산하는 낸드게이트(ND22)와; 낸드게이트(ND21)의 출력신호를 일측단으로 입력받는 낸드게이트(ND23)와 낸드게이트(ND22)의 출력신호를 일측단으로 입력받는 낸드게이트(ND24)가 래치형태로 접속된 래치부(231)와; 테스트 모드 신호(TM_REF2)에 응답하여 상기 래치부(231)의 출력단(B)을 소정 전위로 유지시키는 전위유지수단인 NMOS(N22)을 포함한다.
이와 같이 구성된 제 1 실시예의 동작을 도 2a 내지 도 2d를 참조하여 구체적으로 설명한다.
먼저, 시점(t1)에서 테스트 모드 신호(TM_REF2)가 인에이블되면 셀프 리프레 쉬 주기를 측정하기 위한 테스트 모드에 진입하고, 셀프 리프레쉬 신호(SREF)가 인에이블되면 셀프 리프레쉬 모드에 진입한다. 그리고, 이어서 제어신호(OSC_MEAS_ON)가 하이레벨로 인에이블되면 반도체 장치는 셀프 리프레쉬 동작을 주기적으로 수행하게 된다. 여기서, 테스트 모드신호(TM_REF2)는 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드를 인에이블시키는 테스트 모드 신호이고, 셀프 리프레쉬 신호(SREF)는 셀프 리프레쉬 명령의 입력시 로우레벨에서 하이레벨로 인에이블되는 신호로서 셀프 리프레쉬 완료 후 로우레벨로 디스에이블된다. 제어신호(OSC_MEAS_ON)는 셀프 리프레쉬 동작 모드에 진입할 때 하이레벨로 인에이블되는 펄스로서 반도체 장치가 셀프 리프레쉬 모드에 진입하였음을 알리는 신호이고, 반도체 장치는 제어신호(OSC_MEAS_ON)가 인에이블 되는 시점(t2)에서 첫번째 주기의 셀프 리프레쉬 동작을 수행하게 된다.
이어서, 도 2a에 도시된 바와 같이, 쉬프트 레지스터(210)는 발진신호(OSC)와 테스트 모드 신호(TM_REF2)를 입력받는다. 여기서, 발진신호(OSC)는 셀프 리프레쉬 모드에 진입한 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 주기적으로 수행될 수 있도록 하는 신호로서, 반도체 장치는 제어신호(OSC)가 하이레벨로 천이될 때마다 셀프 리프레쉬 동작을 수행하게 된다. 본 실시예에서 발진신호(OSC)는 두번째 주기의 셀프 리프레쉬 동작으로부터 시작하여 주기적으로 셀프 레프레쉬 동작이 수행될 수 있도록 한다.
쉬프트 레지스터(210)는 테스트 모드 신호(TM_REF2)가 로우레벨에서 하이레벨로 천이하면 인에이블되어, 발진신호(OSC)를 단위 셀프 리프레쉬 주기만큼 이동 시켜 지연 발진신호(OSC2)를 출력한다. 따라서, 도 2d에 도시된 바와 같이, 쉬프트 레지스터(210)로부터 출력되는 지연 발진신호(OSC2)는 발진신호(OSC)가 두번째로 인에이블되는 시점(t4)에서 처음으로 인에이블되는 신호가 된다. 여기서, 쉬프트 레지스터(210)로는 소정 인에이블 신호에 의해 인에이블되어, 입력신호를 소정 구간만큼 이동시키는 어떠한 종류의 쉬프트 레지스터라도 사용 가능하다.
이와 함께, 주기측정 시작신호 생성부(220)는 셀프 리프레쉬 신호(SREF)와 발진신호(OSC)를 입력받아, 상기 발진신호(OSC)가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호(RMS_PULSE2)를 생성한다.
그 동작을 도 2b를 참조하여 구체적으로 살펴 보면, 먼저 셀프 리프레쉬 신호(SREF)가 인에이블되기 전, 즉 로우레벨인 경우에는 PMOS(P21)가 턴-온되어 노드(A)를 하이레벨로 구동한다. 래치부(211)는 노드(A)의 상태를 유지시킴과 동시에 신호생성부(212)에 로우레벨의 신호(REF_MEAS_START)를 출력한다. 그리고, 인버터(IV23)는 로우레벨의 신호를 입력받아 하이레벨의 신호를 출력하고, 노어게이트(NR21)는 지연기(213)으로부터의 신호에 상관없이 로우레벨의 신호(RMS_PULSE2)를 출력한다. 따라서, 셀프 리프레쉬 신호(SREF)가 인에이블되기 전에는 주기측정 시작신호(RMS_PULSE2)는 로우레벨의 상태에 있다.
이어서, 반도체 장치가 셀프 리프레쉬 모드에 진입하면서 셀프 리프레쉬 신호(SREF)가 하이레벨로 인에이블되면, PMOS(P21)는 턴-오프된다. 그리고, 이어서 제어신호(OSC_MEAS_ON)가 하이레벨로 인에이블되어 반도체 장치는 셀프 리프레쉬 모드에 진입하여 첫번째 주기의 셀프 리프레쉬 동작을 수행하지만, 발진신호(OSC)가 여전히 로우레벨의 상태에 있는 구간에서는 NMOS(N21)는 계속 턴-오프상태에 있다. 한편, 래치부(211)는 노드(A)의 이전 상태, 즉 하이레벨의 상태를 계속 유지시킨다. 따라서, 셀프 리프레쉬 신호(SREF)가 인에이블된 후 발진 신호(OSC)가 인에에블되기 전 구간에서는 주기측정 시작신호(RMS_PULSE2)는 계속 로우레벨의 상태를 유지한다.
다음으로, 도 2d에 도시된 바와 같이, 시점(t3)에서 발진신호(OSC)가 하이레벨로 인에이블되면 NMOS(N21)가 턴-온되어 노드(A)를 로우레벨로 구동한다. 래치부(211)는 노드(A)의 상태를 유지시킴과 동시에 신호생성부(212)에 하이레벨의 신호(REF_MEAS_START)를 출력한다. 그리고, 인버터(IV23)는 하이레벨의 신호를 입력받아 로우레벨의 신호를 노어게이트(NR21)에 출력한다. 그러나, 지연기(213)에 의한 소정 지연구간 동안에는 지연기(213)는 이전 레벨인 로우레벨을 계속 출력하므로, 시점(t3)으로부터 상기 지연구간 동안에는 노어게이트(NR21)는 양측단으로 로우레벨의 신호를 입력받아 하이레벨의 신호(RMS_PULSE2)를 출력한다. 이어서, 상기 지연구간이 경과하면 지연기(213)의 출력은 하이레벨로 천이되므로, 노어게이트(NR21)는 지연기(213)로부터의 하이레벨의 신호에 응답하여 로우레벨의 신호(RMS_PULSE2)를 출력하며, 주기측정 시작신호(RMS_PULSE2)는 이후 로우레벨의 상태를 유지한다.
이와 같이, 주기측정 시작신호 생성부(220)로부터 출력되는 주기측정 시작신호(RMS_PULSE2)는 발진신호(OSC)가 처음 인에이블되는 시점(t3)에서 하이레벨로 인 에이블되어 지연기(213)에 의한 소정 지연구간이 경과하면 로우레벨로 디스에이블된다. 그리고, 주기측정 시작신호(RMS_PULSE2)가 인에이블되는 시점(t3)은 셀프 리프레쉬 주기 측정을 위한 시작시점이 된다.
마지막으로, 리프레쉬 주기 출력부(230)는 주기측정 시작신호(RMS_PULSE2)와 쉬프트 레지스터(210)로부터 출력되는 지연 발진신호(OSC2)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점부터 상기 지연 발진신호(OSC2)가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC2)를 생성한다. 이를 도 2c를 참조하여 구체적으로 설명한다.
먼저, 테스트 모드 신호(TM_REF2)가 인에이블되기 전, 즉 로우레벨인 상태에서는 낸드게이트(ND21)와 낸드게이트(ND22)는 하이레벨의 신호를 출력한다. 그리고, NMOS(N22)는 턴-온되어 노드(B)를 로우레벨로 구동한다. 이에 따라서, 래치부(231)에서 낸드게이트(ND24)의 출력은 하이레벨이 되고 낸드게이트(ND23)의 출력은 로우레벨이 되어 노드(B)의 상태를 유지시킨다. 이어서, 테스트 모드 신호(TM_REF2)가 하이레벨이 된 시점(t1) 이후부터 시점(t3)이 되기 이전 구간에서는, 테스트 모드신호(TM_REF2)는 인에이블이 되지만 주기측정 시작신호(RMS_PULSE2)와 지연 발진신호(OSC2)는 모두 로우레벨의 상태에 있다. 따라서, 낸드게이트(ND21)와 낸드게이트(ND22)는 하이레벨의 신호를 출력한다. 그리고, NMOS(N22)는 턴-오프되더라도 래치부(231)가 노드(B)의 상태를 로우레벨로 유지시킨다. 따라서, 주기측정 시작신호(RMS_PULSE2)가 인에이블되기 이전, 즉 시점(t3) 이전 구간에서는 리프레쉬 주기 출력신호(REF_OSC2)는 로우레벨의 상태에 있다.
이어서, 시점(t3)에 이르러 주기측정 시작신호(RMS_PULSE2)가 하이레벨로 인에이블되면, 낸드게이트(ND21)는 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND23)는 낸드게이트(ND24)의 출력신호에 상관없이 하이레벨의 신호를 출력한다. 따라서, 주기측정 시작신호(RMS_PULSE2)가 인에이블되면 리프레쉬 주기 출력신호(REF_OSC2)는 하이레벨로 인에이블된다. 한편, 이 때 낸드게이트(ND24)는 낸드게이트(ND22)와 노드(B)로부터 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND24)로부터 출력되어 낸드게이트(ND23)로 입력되는 신호는 로우레벨이 되므로, 이후 주기측정 시작신호(RMS_PULSE2)가 로우레벨로 디스에이블되어 낸드게이트(ND21)로부터 출력되는 신호가 하이레벨이 되더라도 낸드게이트(ND23)는 여전히 하이레벨의 신호를 출력한다. 따라서, 리프레쉬 주기 출력신호(REF_OSC2)는 시점(t3)으로부터 시점(t4)까지 하이레벨을 유지한다.
다음으로, 시점(t4)에 이르러 지연 발진신호(OSC2)가 하이레벨로 인에이블되면, 낸드게이트(ND22)는 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND24)는 노드(B)로부터의 신호에 상관없이 하이레벨의 신호를 출력한다. 그리고, 상기에서 본 바와 같이 이 때에는 낸드게이트(ND21)는 하이레벨의 신호를 출력하므로, 낸드게이트(ND23)는 하이레벨의 두 신호를 부정논리곱 연산하여 로우레벨의 신호를 출력한다. 따라서, 시점(t4)에서 지연 발진신호(OSC2)가 하이레벨로 인에이블되면 리프레쉬 주기 출력신호(REF_OSC2)는 로우레벨로 디스에이블된다.
이와 같이, 리프레쉬 주기 출력부(230)는 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점(t3)부터 지연 발진신호(OSC2)가 처음 인에이블되는 시점(t4)까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC2)를 생성한다. 도 2d에서 볼 수 있는 바와 같이, 시점(t3)는 발진신호(OSC)가 처음 인에이블되는 시점, 즉 두번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다, 그리고, 시점(t4)는 발진신호(OSC)가 두번째로 인에이블되는 시점, 즉 세번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다, 따라서, 시점(t3)~시점(t4)의 구간에 해당하는 구간 동안의 인에이블 폭을 갖는 리프레쉬 주기 출력신호(REF_OSC2)는 두번째 주기의 셀프 리프레쉬 동작 구간을 출력하는 신호가 되며, 일정 주기를 가지는 클럭 등의 특정 신호가 상기 인에이블 구간(t3~t4) 동안 스트로브되는 개수를 카운팅하면 셀프 리프레쉬 주기를 측정할 수 있게 된다. 결국, 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로는 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 두번째 셀프 리프레쉬 주기를 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 한다.
도 3a는 본 발명에 의한 제 2 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을 도시한 것이고, 도 3b는 제 2 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 쉬프트 레지스터 블럭의 구성을 도시한 것으로서, 이를 참조하여 제 2 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로를 설명하면 다음과 같다.
제 2 실시예에 따른 셀프 리프레쉬 주기측정회로는 셀프 리프레쉬 신호(SREF)가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호(OSC)를 입력받아, 이를 (n×셀프 리프레쉬 주기)만큼 지연시킨 제 1 지연 발진신호(OSC_n+1)와 ((n+1)×셀프 리프레쉬 주기)만큼 지연시킨 제 2 지연 발진신호(OSC_n+2)를 출력하는 쉬프트 레지스터 블럭(310)과(n은 임의의 자연수); 셀프 리프레쉬 신호(SREF)와 제 1 지연 발진신호(OSC_n+1)를 입력받아, 상기 제 1 지연 발진신호(OSC_n+1)가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호(RMS_PULSE_n+2)를 생성하는 주기측정 시작신호 생성부(320)와; 상기 주기측정 시작신호(RMS_PULSE_n+2)와 상기 제 2 지연 발진신호(OSC_n+2)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE_n+2)의 인에이블 시점부터 상기 제 2 지연 발진신호(OSC_n+2)가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC_n+2)를 생성하는 리프레쉬 주기 출력부(330)를 포함하여 구성된다.
쉬프트 레지스터 블럭(310)은 임의의 입력신호를 각각 단위 셀프 리프레쉬 주기만큼 이동시키는 복수의 쉬프트 레지스터(310_1~310_n+1)를 포함하고, 상기 복수의 쉬프트 레지스터(310_1~310_n+1)는 직렬로 연결되어 구성된다.
이와 같이 구성된 제 2 실시예의 동작을 도 3a 내지 도 3b를 참조하여 구체적으로 설명한다.
먼저, 상기 제 1 실시예에서와 마찬가지로 테스트 모드 신호(TM_REF_n+2)가 인에이블되면 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드에 진입하고, 셀프 리프레쉬 신호(SREF)가 인에이블되면 셀프 리프레쉬 모드에 진입한다. 그리고, 이어서 제어신호(OSC_MEAS_ON)가 하이레벨로 인에이블되면 반도체 장치는 셀프 리프레쉬 동작을 주기적으로 수행하게 된다. 여기서, 테스트 모드신호(TM_REF_n+2)는 (n+2)번째 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드를 인에이블시키는 테스트 모드 신호이고, 셀프 리프레쉬 신호(SREF)와 제어신호(OSC_MEAS_ON)는 제 1 실시예에서와 동일하다.
이어서, 도 3a에 도시된 바와 같이, 쉬프트 레지스터 블럭(310)은 발진신호(OSC)와 테스트 모드 신호(TM_REF_n+2)를 입력받는다. 제 1 실시예에서와 마찬가지로, 제어신호(OSC)는 셀프 리프레쉬 모드에 진입한 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 주기적으로 수행될 수 있도록 하는 신호로서, 본 실시예에서 제어신호(OSC)는 두번째 주기의 셀프 리프레쉬 동작으로부터 시작하여 주기적으로 셀프 레프레쉬 동작이 수행될 수 있도록 한다.
쉬프트 레지스터 블럭(310)은 직렬로 연결된 (n+1)개의 쉬프트 레지스터(310_1~310_n+1)를 포함하고 있으며, 각각의 쉬프트 레지스터는 임의의 입력신호를 각각 단위 셀프 리프레쉬 주기만큼 이동시킨다. 이에 따라, 쉬프트 레지스터 블럭(310)은 테스트 모드 신호(TM_REF_n+2)가 로우레벨에서 하이레벨로 천이하면 인에이블되어, 발진신호(OSC)를 (n×셀프 리프레쉬 주기)만큼 지연시킨 제 1 지연 발진신호(OSC_n+1)와 ((n+1)×셀프 리프레쉬 주기)만큼 지연시킨 제 2 지연 발진신호(OSC_n+2)를 출력한다. 따라서, 제 1 지연 발진신호(OSC_n+1)는 발진신호(OSC)가 (n+1)번째 인에이블되는 시점에서 처음으로 인에이블되는 신호가 되고, 제 2 지연 발진신호(OSC_n+2)는 발진신호(OSC)가 (n+2)번째 인에이블되는 시점에서 처음으로 인에이블되는 신호가 된다. 여기서, 쉬프트 레지스터(310_1~310_n+1)로는 소정 인에이블 신호에 의해 인에이블되어, 입력신호를 소정 구간만큼 이동시키는 어떠한 종류의 쉬프트 레지스터라도 사용 가능하며, 특히 본 실시예에서는 쉬프트 레지스터(310_1)는 테스트 모드 신호(TM_REF_n+2)에 응답하여 동작한다.
다음으로, 주기측정 시작신호 생성부(320)는 셀프 리프레쉬 신호(SREF)와 제 1 지연 발진신호(OSC_n+1)를 입력받아, 상기 발진신호(OSC_n+1)가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호(RMS_PULSE_n+2)를 생성한다. 여기서, 주기측정 시작신호 생성부(320)는 제 1 실시예에서 사용된 주기측정 시작신호 생성부(220)와 동일한 구성을 이루고 있으며, 다만 발진신호(OSC) 대신에 제 1 지연 발진신호(OSC_n+1)가 입력된다. 따라서, 구체적인 동작에 있어서는 제 1 실시예의 주기측정 시작신호 생성부(220)와 동일하므로, 주기측정 시작신호 생성부(320)로부터 출력되는 주기측정 시작신호(RMS_PULSE_n+2)는 제 1 지연 발진신호(OSC_n+1)가 처음 인에이블되는 시점에서 하이레벨로 인에이블되어 주기측정 시작신호 생성부(320)에 포함된 지연기(미도시)에 의한 소정 지연구간이 경과하면 로우레벨로 디스에이블된다. 주기측정 시작신호(RMS_PULSE_n+2)가 인에이블되는 시점은 셀프 리프레쉬 주기 측정을 위한 시작시점이 된다.
마지막으로, 리프레쉬 주기 출력부(330)는 주기측정 시작신호(RMS_PULSE_n+2)와 쉬프트 레지스터 블럭(310)로부터 출력되는 제 2 지연 발진신호 (OSC_n+2)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE_n+2)의 인에이블 시점부터 상기 제 2 지연 발진신호(OSC_n+2)가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC_n+2)를 생성한다. 여기서, 리프레쉬 주기출력부(330)는 제 1 실시예에서 사용된 리프레쉬 주기출력부(230)와 동일한 구성을 이루고 있으며, 다만 주기측정 시작신호(RMS_PULSE2) 대신에 주기측정 시작신호(RMS_PULSE_n+2)가 입력되고, 테스트 모드신호(TM_REF2) 대신에 테스트 모드신호(TM_REF_n+2)가 입력되며, 지연 발진신호(OSC2) 대신에 제 2 지연 발진신호(OSC_n+2)가 입력된다.
따라서, 구체적인 동작에 있어서는 제 1 실시예의 리프레쉬 주기출력부(230)와 동일하므로, 리프레쉬 주기 출력부(330)로부터 출력되는 리프레쉬 주기 출력신호(REF_OSC_n+2)는 주기측정 시작신호(RMS_PULSE_n+2)의 인에이블 시점부터 제 2 지연 발진신호(OSC_n+2)가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 신호가 된다. 주기측정 시작신호(RMS_PULSE_n+2)의 인에이블 시점은 (n+2)번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다, 그리고, 제 2 지연 발진신호(OSC_n+2)가 처음 인에이블되는 시점은 (n+3)번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다. 따라서, 상기와 같은 인에이블 구간 폭을 갖는 리프레쉬 주기 출력신호(REF_OSC_n+2)는 (n+2)번째 주기의 셀프 리프레쉬 동작 구간을 출력하는 신호가 되며, 일정 주기를 가지는 클럭 등의 특정 신호가 상기 인에이블 구간 동안 스트로브되는 개수를 카운팅하면 셀프 리프레쉬 주기를 측정할 수 있게 된다. 제 2 실시예에 따르면, 가령 n=10일 경우에는 12번째의 셀프 리프레쉬 주기를 측정할 수 있다. 결국, 제 2 실시예에 따른 셀프 리프레쉬 주기 측정회로는 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 임의의 제 n번째 셀프 리프레쉬 주기를 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 한다.
도 4a는 본 발명에 의한 제 3 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을, 도 4b는 제 3 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 쉬프트 레지스터 블럭의 구성을, 도 4c는 제 3 실시예에 따른 셀프 리프레쉬 주기측정회로에 사용되는 신호결합부의 구성을 도시한 것이다.
도 4a에 도시된 바와 같이, 제 3 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로는 제 1 실시예에 따른 셀프리프레쉬 주기 측정회로와 제 2 실시예에 따른 주기측정회로가 결합된 구성을 이루고 있다. 즉, 쉬프트 레지스터 블럭(410)에 포함되어 지연 발진신호(OSC2)를 출력하는 쉬프트 레지스터(411)는 제 1 실시예의 쉬프트 레지스터(210)와 동일하고, 주기측정 시작신호 생성부(421)는 제 1 실시예의 주기측정 시작신호 생성부(220)와 동일하며, 리프레쉬 주기 출력부(431)는 제 1 실시예의 리프레쉬 주기 출력부(230)와 동일하다.
또한, 쉬프트 레지스터 블럭(410)와 제 2 실시예의 쉬프트 레지스터 블럭(310)은 복수의 쉬프트 레지스터를 포함하고 있어 복수의 지연 발진신호를 출력한다는 점에서 동일하다. 그리고, 주기측정 시작신호 생성부(422, 423,...)는 제 2 실시예에서 자연수 n 값이 증가함에 따라 구성되는 복수의 주기측정 시작신호 생성 부(320)와 동일하다. 또한, 리프레쉬 주기 출력부(432, 433,...)는 제 2 실시예에서 자연수 n 값이 증가함에 따라 구성되는 복수의 리프레쉬 주기출력부(330)와 동일하다.
다만, 제 1 실시예와 제 2 실시예를 구성함에 따라 추가되는 구성이 있는데, 이를 설명하면 다음과 같다. 우선, 도 4a와 도 4b에 도시된 바와 같이, 제 3 실시예의 쉬프트 레지스터 블럭(410)은 복수의 테스트 모드 신호(TM_REF_OSC2, TM_REF_OSC3,...)를 부정논리합 연산한 결과신호에 의하여 인에이블되도록 구성된다. 여기서, 각각의 테스트 모드 신호(TM_REF_OSC2, TM_REF_OSC3,...)는 각각 2번째, 3번째,... 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드를 인에이블시키는 신호이다. 가령, 테스트 모드 신호(TM_REF5)는 5번째 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드 신호이다. 따라서, 쉬프트 레지스터 블럭(410)은 테스트 모드 신호(TM_REF_OSC2, TM_REF_OSC3,...) 중 어느 하나의 신호라도 인에이블되면 동작을 수행하게 된다.
또한, 도 4a와 도 4c에 도시된 바와 같이, 제 3 실시예에 따른 셀프 리프레쉬 주기측정회로는 신호결합부(440)를 더 포함한다. 신호결합부(440)는 각각의 리프레쉬 주기출력부(431, 432,...)로부터 리프레쉬 주기출력신호(REF_OSC2, REF_OSC3,...)를 입력받아 이를 논리합 연산하여 최종적인 리프레쉬 주기출력신호(REF_OSC)를 출력한다. 즉, 복수의 테스트 모드 신호(TM_REF_OSC2, TM_REF_OSC3,...) 중 어느 하나의 테스트 모드 신호가 인에이블되면, 그 테스트 모드 신호에 대응하는 리프레쉬 주기 출력신호가 소정 시점에서 인에이블될 것이므 로, 신호결합부(440)는 리프레쉬 주기출력신호(REF_OSC2, REF_OSC3,...)를 논리합 연산함으로써 원하는 리프레쉬 주기 출력신호가 신호(REF_OSC)로서 출력되도록 한다. 가령, 제 10번째 셀프 리프레쉬 주기를 알고자 하는 경우에는 테스트 모드신호(TM_REF10)를 인에이블시킴으로써, 리프레쉬 주기출력신호(REF_OSC10)가 최종 리프레쉬 주기 출력신호(REF_OSC)의 형태로 출력되도록 하여 셀프 리프레쉬 주기를 측정할 수 있다. 결국, 제 3 실시예에 따른 셀프 리프레쉬 주기 측정회로는 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 임의의 제 n번째 셀프 리프레쉬 주기를 선택적으로 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 한다.
도 5a는 본 발명에 의한 제 4 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로의 구성을, 도 5b는 제 4 실시예에 사용되는 리프레쉬 주기 출력부의 구성을 도시한 것이고, 도 5c는 제 4 실시예에 따른 셀프 리프레쉬 주기 측정회로에 사용되는 각 신호의 파형을 나타낸 타이밍도로서, 도 5a 내지 도 5c를 참조하여 제 4 실시예에 따른 반도체 장치의 셀프 리프레쉬 주기측정회로를 설명한다.
제 4 실시예에 따른 셀프 리프레쉬 주기측정회로는 셀프 리프레쉬 신호(SREF)와, 상기 셀프 리프레쉬 신호(SREF)가 인에이블된 후 제 1 구간폭(T1)만큼 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호(OSC)를 입력받아, 상기 발진신호(OSC)가 처음 인에이블되는 시점(t1)에서 제 2 구간폭(T2)만큼 인에이블되어 셀프 리프레쉬 주기 측정을 위한 시작시점을 설정하는 주기측정 시작신호(RMS_PULSE2)를 생성하는 주기측정 시작신호 생성부(510)와; 상기 주기측정 시작신호(RMS_PULSE2)와 상기 발진신호(OSC)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점(t1)부터 상기 발진신호(OSC)가 두번째로 인에이블되는 시점(t2)까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC2)를 생성하는 리프레쉬 주기 출력부(520)를 포함하여 구성된다.
리프레쉬 주기 출력부(520)는 상기 주기측정 시작신호(RMS_PULSE2)와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호(TM_REF2)를 부정논리곱연산하는 낸드게이트(ND51)와; 발진신호(OSC)와 테스트 모드 신호(TM_REF2)를 부정논리곱연산하는 낸드게이트(ND52)와; 낸드게이트(ND51)의 출력신호를 일측단으로 입력받는 낸드게이트(ND53)와 낸드게이트(ND52)의 출력신호를 일측단으로 입력받는 낸드게이트(ND54)가 래치형태로 접속된 래치부(521)와; 테스트 모드 신호(TM_REF2)에 응답하여 상기 래치부(521)의 출력단(C)을 소정 전위로 유지시키는 전위유지수단인 NMOS(N51)을 포함한다.
이와 같이 구성된 제 4 실시예의 동작을 도 5a 내지 도 5c를 참조하여 구체적으로 설명한다.
먼저, 테스트 모드 신호(TM_REF2)가 인에이블되면 셀프 리프레쉬 주기를 측정하기 위한 테스트 모드에 진입하고, 셀프 리프레쉬 신호가 인에이블되면 셀프 리프레쉬 모드에 진입한다. 그리고, 이어서 제어신호(OSC_MEAS_ON)가 하이레벨로 인에이블되면 반도체 장치는 셀프 리프레쉬 동작을 주기적으로 수행하게 된다. 여기서, 테스트 모드신호(TM_REF2), 셀프 리프레쉬 신호(SREF) 및 제어신호 (OSC_MEAS_ON)는 제 1 실시예에서 설명된 바와 같다.
이어서, 도 2a에 도시된 바와 같이, 주기측정 시작신호 생성부(510)는 셀프 리프레쉬 신호(SREF)와 발진신호(OSC)를 입력받아, 상기 발진신호(OSC)가 처음 인에이블되는 시점(t1)을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호(RMS_PULSE2)를 생성한다. 여기서, 발진신호(OSC)는 셀프 리프레쉬 모드에 진입한 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 주기적으로 수행될 수 있도록 하는 신호로서, 제 1 실시예에 설명된 바와 동일하며 도 5c에 도시된 바와 같이 인에이블 구간폭(T1)을 갖는다.
또한, 주기측정 시작신호 생성부(510)의 구성도 제 1 실시예에서의 주기측정 시작신호 생성부(220)와 동일하므로, 그 기본적인 동작에 있어서는 제 1 실시예와 동일하다. 다만, 제 4 실시예에서는, 주기측정 시작신호 생성부(510)에 포함된 지연기(미도시)에 의한 지연시간을 상기 구간폭(T1)보다 더 크게 함으로써, 주기측정 시작신호 생성부(510)는 발진신호(OSC)의 인에이블 구간폭(T1)보다 더 큰 인에이블 구간폭(T2)를 갖는 주기측정 시작신호(RMS_PULSE2)를 생성하도록 설계된다. 즉, 주기측정 시작신호 생성부(510)로부터 출력되는 주기측정 시작신호(RMS_PULSE2)는 발진신호(OSC)가 처음 인에이블되는 시점(t1)에서 하이레벨로 인에이블되어 구간폭(T2)만큼 인에이블된다.
이어서, 리프레쉬 주기 출력부(520)는 주기측정 시작신호(RMS_PULSE2)와 발진신호(OSC)를 입력받아, 상기 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점부터 발진신호(OSC)가 두번째로 인에이블되는 시점까지의 구간동안 인에이블되는 리 프레쉬 주기 출력신호(REF_OSC2)를 생성한다. 이를 도 5b를 참조하여 구체적으로 설명한다.
먼저, 테스트 모드 신호(TM_REF2)가 인에이블된 후, 주기측정 시작신호(RMS_PULSE2)와 발진신호(OSC)가 인에이블되기 이전, 즉 시점(t1) 이전 구간에서는 상기 제 1 실시예에서 살펴 본 바와 동일한 동작에 의하여 리프레쉬 주기 출력신호(REF_OSC2)는 로우레벨의 상태에 있다.
이어서, 시점(t1)에 이르면 주기측정 시작신호(RMS_PULSE2)와 발진신호(OSC)가 하이레벨로 인에이블된다. 그러면, 낸드게이트(ND51)는 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND53)는 낸드게이트(ND54)의 출력신호에 상관없이 하이레벨의 신호를 출력한다. 또한, 낸드게이트(ND52)도 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND54)는 노드(C)로부터의 신호에 상관없이 하이레벨의 신호를 출력한다. 따라서, 주기측정 시작신호(RMS_PULSE2)와 발진신호(OSC)가 인에이블되면 리프레쉬 주기 출력신호(REF_OSC2)는 하이레벨로 인에이블된다.
이어서, 발진신호(OSC)가 로우레벨로 먼저 천이하면 낸드게이트(ND52)는 로우레벨의 발진신호(OSC)에 응답하여 하이레벨의 신호를 출력한다. 이 때, 노드(C)는 하이레벨이므로, 낸드게이트(ND54)는 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 따라서, 낸드게이트(ND53)는 로우레벨의 두 신호를 입력받아 계속하여 하이레벨의 신호를 출력한다.
다음으로, 주기측정 시작신호(RMS_PULSE2)도 로우레벨로 천이하면 낸드게이 트(ND51)는 이에 응답하여 하이레벨의 신호를 출력한다. 이 때, 낸드게이트(ND54)로부터 출력되는 신호는 로우레벨이므로, 낸드게이트(ND53)는 낸드게이트(ND51)로부터의 출력신호에 상관없이 계속하여 하이레벨의 신호를 출력한다.
이어서, 시점(t2)에 이르러 발진신호(OSC)가 하이레벨로 인에이블되면, 낸드게이트(ND52)는 하이레벨의 두 신호를 입력받아 로우레벨의 신호를 출력한다. 이에 따라 낸드게이트(ND54)는 노드(C)로부터의 신호에 상관없이 하이레벨의 신호를 출력한다. 그리고, 상기에서 본 바와 같이 이 때에는 낸드게이트(ND51)로부터 출력되는 신호는 하이레벨이므로, 낸드게이트(ND53)는 하이레벨의 두 신호를 부정논리곱 연산하여 로우레벨의 신호를 출력한다. 따라서, 시점(t2)에서 발진신호(OSC)가 하이레벨로 인에이블되면 리프레쉬 주기 출력신호(REF_OSC2)는 로우레벨로 디스에이블된다.
이와 같이, 리프레쉬 주기 출력부(520)는 주기측정 시작신호(RMS_PULSE2)의 인에이블 시점(t1)부터 발진신호(OSC)가 두번째로 인에이블되는 시점(t2)까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호(REF_OSC2)를 생성한다. 도 5c에서 볼 수 있는 바와 같이, 시점(t1)는 발진신호(OSC)가 처음 인에이블되는 시점, 즉 두번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다, 그리고, 시점(t2)는 발진신호(OSC)가 두번째로 인에이블되는 시점, 즉 세번째 주기의 셀프 리프레쉬 동작이 시작되는 시점이다, 따라서, 시점(t1)~시점(t2)의 구간에 해당하는 인에이블 폭을 갖는 리프레쉬 주기 출력신호(REF_OSC2)는 두번째 주기의 셀프 리프레쉬 동작 구간을 출력하는 신호가 되며, 일정 주기를 가지는 클럭 등의 특정 신호가 상기 인에이블 구간(t1~t2) 동안 스트로브되는 개수를 카운팅하면 셀프 리프레쉬 주기를 측정할 수 있게 된다. 결국, 제 4 실시예에 따른 셀프 리프레쉬 주기 측정회로도 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 두번째 셀프 리프레쉬 주기를 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 한다.
제 4 실시예에 따른 셀프 리프레쉬 주기 측정회로는 제 1 실시예에 따른 셀프 리프레쉬 주기 측정회로와 그 구성에 있어서는 다소 상이한 점이 있으나, 주기측정 시작신호 생성부(510)로부터 출력되는 주기측정 시작신호(RMS_PULSE2)의 인에이블 구간폭(T2)을 발진신호(OSC)의 인에이블 구간폭(T1)보다 충분히 크게 해 줌으로써, 제 1 실시예에서와 마찬가지로 두번째 셀프 리프레쉬 주기를 측정할 수 있다.
이와 같이, 제 1 내지 제 4실시예에 따른 셀프 리프레쉬 주기측정회로는 상대적으로 안정적이고 정상적인 특성을 나타내는 두번째 이후의 셀프 리프레쉬 주기를 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 하고, 더 나아가 모바일 장치 등에 사용되는 자동 온도 보상 셀프 리프레쉬 회로(auto TCSR, auto temperature compensated self refresh)에서 온도변화에 따른 셀프 리프레쉬 주기를 정확하게 측정할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 셀프 리프레쉬 주기 측정회로는 셀프 리프레쉬 주기를 측정함에 있어 첫번째 셀프 리프레쉬 주기에 비하여 상대적으로 안정적이고 정상적인 특성을 나타내는 두번째 이후의 셀프 리프레쉬 주기를 측정함으로써, 보다 정확한 셀프 리프레쉬 주기를 측정할 수 있도록 하고, 더 나아가 모바일 장치 등에 사용되는 자동 온도 보상 셀프 리프레쉬 회로에서 온도변화에 따른 셀프 리프레쉬 주기를 정확하게 측정할 수 있는 효과가 있다.
Claims (42)
- 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시켜 지연 발진신호를 출력하는 지연부와;상기 셀프 리프레쉬 신호와 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와;상기 주기측정 시작신호와 상기 지연부로부터 출력되는 지연 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 1항에 있어서,상기 지연부는 상기 발진신호를 단위 셀프 리프레쉬 주기만큼 이동시키는 쉬프트 레지스터인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 2항에 있어서,상기 쉬프트 레지스터는 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호에 의해 인에이블되어 동작하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 1항에 있어서,상기 주기측정 시작신호 생성부는상기 셀프 리프레쉬 신호에 응답하여 소정 노드를 풀-업구동하는 풀-업소자와;상기 발진신호에 응답하여 상기 노드를 풀-다운구동하는 풀-다운소자와;상기 노드의 신호를 래치하는 래치부와;상기 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 펄스신호를 상기 주기측정 시작신호로서 출력하는 신호생성부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 4항에 있어서,상기 신호생성부는상기 래치부의 출력신호를 소정구간만큼 지연시키는 지연기와;상기 래치부의 출력신호를 버퍼링하는 버퍼와;상기 지연기의 출력신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 5항에 있어서,상기 버퍼는 반전동작을 수행하는 인버터인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 5항에 있어서,상기 논리부는 부정논리합 연산을 수행하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 1항에 있어서,상기 리프레쉬 주기 출력부는상기 주기측정 시작신호와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호를 논리연산하는 제 1 논리소자와;상기 지연 발진신호와 테스트 모드 신호를 논리연산하는 제 2 논리소자와;상기 제 1 논리소자의 출력신호를 일측단으로 입력받는 제 3 논리소자와 상 기 제 2 논리소자의 출력신호를 일측단으로 입력받는 제 4 논리소자가 래치형태로 접속된 래치부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 8항에 있어서,상기 제 1 내지 제 4 논리소자는 부정논리곱 연산을 수행하는 낸드게이트인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 8항에 있어서,상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호의 인에이블에 응답하여 동작하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 10항에 있어서,상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호에 응답하여 상기 래치부의 출력단을 소정 전위로 유지시키는 전위유지수단을 더 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기의 소정의 정수배만큼 지연시킨 제 1 지연 발진신호와, 상기 제 1 지연 발진신호보다도 단위 셀프 리프레쉬 주기만큼 더 지연시킨 제 2 지연 발진신호를 출력하는 지연부와;상기 셀프 리프레쉬 신호와 제 1 지연 발진신호를 입력받아, 상기 제 1 지연 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와;상기 주기측정 시작신호와 상기 제 2 지연 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 제 2 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 12항에 있어서,상기 지연부는 복수개의 쉬프트 레지스터를 포함하는 쉬프트 레지스터 블럭인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 13항에 있어서,상기 쉬프트 레지스터 블럭은 임의의 입력신호를 각각 단위 셀프 리프레쉬 주기만큼 이동시키는 복수의 쉬프트 레지스터를 포함하고, 상기 복수의 쉬프트 레지스터는 직렬로 연결되어 구성된 것을 특징으로 하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 13항에 있어서,상기 쉬프트 레지스터 블럭은 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호에 의해 인에이블되어 동작하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 12항에 있어서,상기 주기측정 시작신호 생성부는상기 셀프 리프레쉬 신호에 응답하여 소정 노드를 풀-업구동하는 풀-업소자와;상기 제 1 지연 발진신호에 응답하여 상기 노드를 풀-다운구동하는 풀-다운소자와;상기 노드의 신호를 래치하는 래치부와;상기 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 펄스신호를 상기 주기측정 시작신호로서 출력하는 신호생성 부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 16항에 있어서,상기 신호생성부는상기 래치부의 출력신호를 소정구간만큼 지연시키는 지연기와;상기 래치부의 출력신호를 버퍼링하는 버퍼와;상기 지연기의 출력신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 17항에 있어서,상기 버퍼는 반전동작을 수행하는 인버터인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 17항에 있어서,상기 논리부는 부정논리합 연산을 수행하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 12항에 있어서,상기 리프레쉬 주기 출력부는상기 주기측정 시작신호와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호를 논리연산하는 제 1 논리소자와;상기 제 2 지연 발진신호와 테스트 모드 신호를 논리연산하는 제 2 논리소자와;상기 제 1 논리소자의 출력신호를 일측단으로 입력받는 제 3 논리소자와 상기 제 2 논리소자의 출력신호를 일측단으로 입력받는 제 4 논리소자가 래치형태로 접속된 래치부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 20항에 있어서,상기 제 1 내지 제 4 논리소자는 부정논리곱 연산을 수행하는 낸드게이트인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 20항에 있어서,상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호에 응답하여 상기 래치부의 출력단을 소정 전위로 유지시키는 전위유지수단을 더 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 셀프 리프레쉬 신호가 인에이블된 후 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 이를 단위 셀프 리프레쉬 주기만큼 지연시킨 제 1 지연 발진신호와, 단위 셀프 리프레쉬 주기의 소정의 정수배만큼 지연시킨 제 2 지연 발진신호, 및 상기 제 2 지연 발진신호보다도 단위 셀프 리프레쉬 주기만큼 더 지연시킨 제 3 지연 발진신호를 출력하는 지연부와;상기 셀프 리프레쉬 신호와 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 제 1 주기측정 시작신호를 생성하는 제 1 주기측정 시작신호 생성부와;상기 셀프 리프레쉬 신호와 제 2 지연 발진신호를 입력받아, 상기 제 2 지연 발진신호가 처음 인에이블되는 시점을 셀프 리프레쉬 주기 측정을 위한 시작시점으로 설정하기 위한 제 2 주기측정 시작신호를 생성하는 제 2 주기측정 시작신호 생성부와;상기 제 1 주기측정 시작신호와 상기 제 1 지연 발진신호를 입력받아, 상기 제 1 주기측정 시작신호의 인에이블 시점부터 상기 제 1 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 제 1 리프레쉬 주기 출력신호를 생성하는 제 1 리프레쉬 주기 출력부와;상기 제 2 주기측정 시작신호와 상기 제 3 지연 발진신호를 입력받아, 상기 제 2 주기측정 시작신호의 인에이블 시점부터 상기 제 3 지연 발진신호가 처음 인에이블되는 시점까지의 구간동안 인에이블되는 제 2 리프레쉬 주기 출력신호를 생성하는 제 2 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 23항에 있어서,상기 제 1 리프레쉬 주기 출력신호와 제 2 리프레쉬 주기 출력신호를 결합하여 최종 리프레쉬 주기출력신호를 출력하는 신호결합부를 더 포함하는 반도체 장치의 셀프 리프레쉬 주기측정회로.
- 제 24항에 있어서,상기 신호결합부는 논리합 연산을 수행하는 것을 특징으로 하는 반도체 장치의 셀프 리프레쉬 주기측정회로.
- 제 23항에 있어서,상기 지연부는 임의의 입력신호를 각각 단위 셀프 리프레쉬 주기만큼 이동시키는 복수의 쉬프트 레지스터를 포함하고, 상기 복수의 쉬프트 레지스터는 직렬로 연결되어 구성된 것을 특징으로 하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 23항에 있어서,상기 지연부는 셀프 리프레쉬 주기측정을 위한 복수의 테스트 모드 신호의 논리연산에 의한 결과에 응답하여 동작하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 23항에 있어서,상기 제 1 주기측정 시작신호 생성부는 상기 셀프 리프레쉬 신호에 응답하여 제 1 노드를 풀-업구동하는 제 1 풀-업소자와; 상기 발진신호에 응답하여 상기 제 1 노드를 풀-다운구동하는 제 1 풀-다운소자와; 상기 제 1 노드의 신호를 래치하는 제 1 래치부와; 상기 제 1 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 제 1 펄스신호를 상기 제 1 주기측정 시작신호로서 출력하는 제 1 신호생성부를 포함하고,상기 제 2 주기측정 시작신호 생성부는 상기 셀프 리프레쉬 신호에 응답하여 제 2 노드를 풀-업구동하는 제 2 풀-업소자와; 상기 제 2 지연 발진신호에 응답하여 상기 제 2 노드를 풀-다운구동하는 제 2 풀-다운소자와; 상기 제 2 노드의 신호를 래치하는 제 2 래치부와; 상기 제 2 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 소정구간 인에이블되는 제 2 펄스신호를 상기 제 2 주기측정 시작신호로서 출력하는 제 2 신호생성부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 28항에 있어서,상기 제 1 신호생성부 또는 제 2 신호생성부는입력되는 신호를 소정구간만큼 지연시키는 지연기와;상기 입력되는 신호를 버퍼링하는 버퍼와;상기 지연기의 출력신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 29항에 있어서,상기 버퍼는 반전동작을 수행하는 인버터이고, 상기 논리부는 부정논리합 연산을 수행하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 23항에 있어서,상기 제 1 리프레쉬 주기 출력부는 상기 제 1 주기측정 시작신호와 셀프 리 프레쉬 주기측정을 위한 제 1 테스트 모드 신호를 논리연산하는 제 1 논리소자와; 상기 제 1 지연 발진신호와 제 1 테스트 모드 신호를 논리연산하는 제 2 논리소자와; 상기 제 1 논리소자의 출력신호를 일측단으로 입력받는 제 3 논리소자와 상기 제 2 논리소자의 출력신호를 일측단으로 입력받는 제 4 논리소자가 래치형태로 접속된 제 2 래치부를 포함하고,상기 제 2 리프레쉬 주기 출력부는 상기 제 2 주기측정 시작신호와 셀프 리프레쉬 주기측정을 위한 제 2 테스트 모드 신호를 논리연산하는 제 5 논리소자와; 상기 제 3 지연 발진신호와 제 2 테스트 모드 신호를 논리연산하는 제 6 논리소자와; 상기 제 5 논리소자의 출력신호를 일측단으로 입력받는 제 7 논리소자와 상기 제 6 논리소자의 출력신호를 일측단으로 입력받는 제 8 논리소자가 래치형태로 접속된 제 2 래치부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 31항에 있어서,상기 제 1 내지 제 8 논리소자는 부정논리곱 연산을 수행하는 낸드게이트인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 31항에 있어서,상기 제 1 리프레쉬 주기 출력부는 상기 제 1 테스트 모드 신호에 응답하여 상기 제 1 래치부의 출력단을 소정 전위로 유지시키는 제 1 전위유지수단을 더 포함하고,상기 제 2 리프레쉬 주기 출력부는 상기 제 2 테스트 모드 신호에 응답하여 상기 제 2 래치부의 출력단을 소정 전위로 유지시키는 제 2 전위유지수단을 더 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 셀프 리프레쉬 신호와, 상기 셀프 리프레쉬 신호가 인에이블된 후 제 1 구간폭만큼 주기적으로 인에이블되어 셀프 리프레쉬 동작이 수행될 수 있도록 하는 발진신호를 입력받아, 상기 발진신호가 처음 인에이블되는 시점에서 제 2 구간폭만큼 인에이블되어 셀프 리프레쉬 주기 측정을 위한 시작시점을 설정하는 주기측정 시작신호를 생성하는 주기측정 시작신호 생성부와;상기 주기측정 시작신호와 상기 발진신호를 입력받아, 상기 주기측정 시작신호의 인에이블 시점부터 상기 발진신호가 두번째로 인에이블되는 시점까지의 구간동안 인에이블되는 리프레쉬 주기 출력신호를 생성하는 리프레쉬 주기 출력부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 34항에 있어서,상기 제 2 구간폭은 상기 제 1 구간폭보다 더 큰 것을 특징으로 하는 반도체 장치의 셀프 리프레쉬 주기측정회로.
- 제 35항에 있어서,상기 주기측정 시작신호 생성부는상기 셀프 리프레쉬 신호에 응답하여 소정 노드를 풀-업구동하는 풀-업소자와;상기 발진신호에 응답하여 상기 노드를 풀-다운구동하는 풀-다운소자와;상기 노드의 신호를 래치하는 래치부와;상기 래치부의 출력신호의 레벨천이에 응답하여 상기 레벨천이 시점으로부터 상기 제 2 구간폭만큼 인에이블되는 펄스신호를 상기 주기측정 시작신호로서 출력하는 신호생성부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 36항에 있어서,상기 신호생성부는상기 래치부의 출력신호를 상기 제 2 구간폭만큼 지연시키는 지연기와;상기 래치부의 출력신호를 버퍼링하는 버퍼와;상기 지연기의 출력신호와 상기 버퍼의 출력신호를 논리연산하는 논리부를 포함하여 구성되는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 37항에 있어서,상기 버퍼는 반전동작을 수행하는 인버터인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 37항에 있어서,상기 논리부는 부정논리합 연산을 수행하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 34항에 있어서,상기 리프레쉬 주기 출력부는상기 주기측정 시작신호와 셀프 리프레쉬 주기측정을 위한 테스트 모드 신호를 논리연산하는 제 1 논리소자와;상기 발진신호와 테스트 모드 신호를 논리연산하는 제 2 논리소자와;상기 제 1 논리소자의 출력신호를 일측단으로 입력받는 제 3 논리소자와 상기 제 2 논리소자의 출력신호를 일측단으로 입력받는 제 4 논리소자가 래치형태로 접속된 래치부를 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 40항에 있어서,상기 제 1 내지 제 4 논리소자는 부정논리곱 연산을 수행하는 낸드게이트인 반도체 장치의 셀프 리프레쉬 주기 측정회로.
- 제 40항에 있어서,상기 리프레쉬 주기 출력부는 상기 테스트 모드 신호에 응답하여 상기 래치부의 출력단을 소정 전위로 유지시키는 전위유지수단을 더 포함하는 반도체 장치의 셀프 리프레쉬 주기 측정회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050115131A KR100654003B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 장치의 셀프 리프레쉬 주기 측정회로 |
| US11/497,899 US7486583B2 (en) | 2005-11-29 | 2006-08-01 | Self-refresh period measurement circuit of semiconductor device |
| US12/319,879 US7764561B2 (en) | 2005-11-29 | 2009-01-13 | Self-refresh period measurement circuit of semiconductor device |
| US12/319,877 US7911868B2 (en) | 2005-11-29 | 2009-01-13 | Self-refresh period measurement circuit of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050115131A KR100654003B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 장치의 셀프 리프레쉬 주기 측정회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100654003B1 true KR100654003B1 (ko) | 2006-12-06 |
Family
ID=37732108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050115131A KR100654003B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 장치의 셀프 리프레쉬 주기 측정회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7486583B2 (ko) |
| KR (1) | KR100654003B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100832029B1 (ko) * | 2006-09-28 | 2008-05-26 | 주식회사 하이닉스반도체 | 온도 정보 출력 장치 및 그를 갖는 반도체 소자 |
| KR101046241B1 (ko) * | 2009-05-22 | 2011-07-04 | 주식회사 하이닉스반도체 | 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로 |
| KR101096258B1 (ko) * | 2009-08-28 | 2011-12-22 | 주식회사 하이닉스반도체 | 플래그신호 생성회로 및 반도체 장치 |
| US8799566B2 (en) * | 2010-12-09 | 2014-08-05 | International Business Machines Corporation | Memory system with a programmable refresh cycle |
| KR20130049656A (ko) * | 2011-11-04 | 2013-05-14 | 에스케이하이닉스 주식회사 | 셀프리프레쉬펄스 생성회로 |
| US8498167B1 (en) * | 2012-01-20 | 2013-07-30 | Elite Semiconductor Memory Technology, Inc. | Temperature-dependent self-refresh timing circuit for semiconductor memory device |
| KR102075665B1 (ko) * | 2013-06-17 | 2020-02-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템 |
| US9165668B1 (en) * | 2013-07-29 | 2015-10-20 | Western Digital Technologies, Inc. | Data retention monitoring using temperature history in solid state drives |
| KR20160074210A (ko) * | 2014-12-18 | 2016-06-28 | 에스케이하이닉스 주식회사 | 멀티 채널 셀프 리프레쉬 장치 |
| KR20170008083A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템 |
| KR102354987B1 (ko) | 2015-10-22 | 2022-01-24 | 삼성전자주식회사 | 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법 |
| KR20180028783A (ko) | 2016-09-09 | 2018-03-19 | 삼성전자주식회사 | 커맨드 컨트롤러를 포함하는 메모리 장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2928263B2 (ja) * | 1989-03-20 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
| US5499213A (en) * | 1992-06-29 | 1996-03-12 | Fujitsu Limited | Semiconductor memory device having self-refresh function |
| KR950010624B1 (ko) * | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
| JP3759758B2 (ja) * | 1994-02-03 | 2006-03-29 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| KR0129197B1 (ko) * | 1994-04-21 | 1998-10-01 | 문정환 | 메모리셀어레이의 리플레쉬 제어회로 |
| KR0172234B1 (ko) * | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
| JP2002008370A (ja) * | 2000-06-21 | 2002-01-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6999368B2 (en) * | 2003-05-27 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and semiconductor integrated circuit device |
| US6967877B2 (en) * | 2003-09-09 | 2005-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device |
| KR100668822B1 (ko) * | 2004-04-28 | 2007-01-16 | 주식회사 하이닉스반도체 | 메모리 장치의 셀프 리프레쉬 주기 제어 장치 |
| KR100610011B1 (ko) * | 2004-07-29 | 2006-08-09 | 삼성전자주식회사 | 셀프 리프레쉬 주기 제어회로 |
| JP2006048845A (ja) | 2004-08-05 | 2006-02-16 | Renesas Technology Corp | セルフリフレッシュ制御回路 |
| KR100626915B1 (ko) * | 2004-10-21 | 2006-09-20 | 주식회사 하이닉스반도체 | 온도 보상 셀프 리프레쉬 주기 제어 장치 |
-
2005
- 2005-11-29 KR KR1020050115131A patent/KR100654003B1/ko active IP Right Grant
-
2006
- 2006-08-01 US US11/497,899 patent/US7486583B2/en active Active
-
2009
- 2009-01-13 US US12/319,877 patent/US7911868B2/en active Active
- 2009-01-13 US US12/319,879 patent/US7764561B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070121407A1 (en) | 2007-05-31 |
| US7911868B2 (en) | 2011-03-22 |
| US20090180344A1 (en) | 2009-07-16 |
| US7486583B2 (en) | 2009-02-03 |
| US20090180336A1 (en) | 2009-07-16 |
| US7764561B2 (en) | 2010-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486583B2 (en) | Self-refresh period measurement circuit of semiconductor device | |
| US20040145423A1 (en) | Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals | |
| KR100945899B1 (ko) | 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법 | |
| JPH10255498A (ja) | アクセスタイムの測定回路及び方法 | |
| US7863955B2 (en) | Semiconductor device and operation method thereof | |
| KR100880925B1 (ko) | 반도체 집적 회로의 주기 신호 발생 장치 | |
| JP4712183B2 (ja) | 同期型半導体装置、及び試験システム | |
| JP2010171793A (ja) | 半導体装置 | |
| US6990032B2 (en) | Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof | |
| JP3751594B2 (ja) | 半導体記憶装置 | |
| KR100624624B1 (ko) | 반도체 기억 장치 | |
| US6349071B1 (en) | Synchronous semiconductor storage device | |
| US7634746B1 (en) | Process corner estimation circuit with temperature compensation | |
| US7619937B2 (en) | Semiconductor memory device with reset during a test mode | |
| KR100799038B1 (ko) | 안정적인 내부 전압을 발생하는 내부 전압 발생기와 이를포함하는 반도체 메모리 장치 및 그 내부 전압 발생 방법 | |
| KR100259336B1 (ko) | 반도체 소자의 오토 리프레쉬 제어회로 | |
| KR20130050853A (ko) | 초기화신호 생성회로를 포함하는 반도체 메모리 장치 | |
| KR20240128127A (ko) | 임계 경로 듀티 사이클 및 지연 열화를 위한 동적 에이징 모니터 및 정정 | |
| KR101094915B1 (ko) | 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로 | |
| US7262669B2 (en) | Control circuit for refresh oscillator | |
| US6643217B2 (en) | Semiconductor memory device permitting early detection of defective test data | |
| KR100422961B1 (ko) | 주파수변환기 | |
| US20030128613A1 (en) | Semiconductor memory device capable of measuring a period of an internally produced periodic signal | |
| US7551504B2 (en) | Apparatus and method of detecting refresh cycle of semiconductor memory | |
| KR101022667B1 (ko) | 오버드라이빙 구조를 갖는 반도체메모리소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051129 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061012 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061128 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061129 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091028 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101025 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111024 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121022 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131023 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141021 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151020 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161024 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171025 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181022 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181022 Start annual number: 13 End annual number: 13 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200909 |