[go: up one dir, main page]

KR100810061B1 - 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 - Google Patents

반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 Download PDF

Info

Publication number
KR100810061B1
KR100810061B1 KR1020060107889A KR20060107889A KR100810061B1 KR 100810061 B1 KR100810061 B1 KR 100810061B1 KR 1020060107889 A KR1020060107889 A KR 1020060107889A KR 20060107889 A KR20060107889 A KR 20060107889A KR 100810061 B1 KR100810061 B1 KR 100810061B1
Authority
KR
South Korea
Prior art keywords
temperature
temperature information
signal
semiconductor memory
periodic
Prior art date
Application number
KR1020060107889A
Other languages
English (en)
Inventor
정춘석
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060107889A priority Critical patent/KR100810061B1/ko
Priority to US11/819,790 priority patent/US7610165B2/en
Priority to JP2007183149A priority patent/JP2008117507A/ja
Application granted granted Critical
Publication of KR100810061B1 publication Critical patent/KR100810061B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도 정보 출력장치(ODTS)의 동작시점을 정의하기 위해 제덱(JEDEC)의 온도 정보 출력장치 테스트 그룹(ODTS TG)에서 논의중인 모든 스펙(spec)에 대응가능하도록 동작시점을 정의한 온도 정보 출력장치에 관한 것으로서, 반도체 메모리 소자의 내부온도를 측정하며, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호를 출력하기 위한 내부 온도 감지수단과, 상기 복수의 온도정보 신호에 응답하여 상기 측정된 온도에 대응하는 리프레쉬 주기를 제공하기 위한 셀프 리프레쉬 발진수단, 및 온도 감지 인에이블 신호 및 상기 복수의 온도정보 신호에 응답하여 상기 내부 온도 감지수단의 감지 주기를 결정하기 위한 온도정보신호 발진수단을 구비하는 반도체 메모리 소자를 제공한다.
온도 정보 출력장치, 온도정보 신호

Description

반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법{ON DIE THERMAL SENSOR AND METHOD FOR MEASURING INTERNAL TEMPERATURE OF SEMICONDUCTOR MEMORY DEVICE}
도 1은 종래 기술에 따른 반도체 메모리 소자의 온도 정보 출력장치를 도시한 블록도.
도 2는 본 발명의 실시예에 따라 온도 정보 출력장치를 구비한 반도체 메모리 소자를 도시한 블록도.
도 3은 도 2에 도시된 본 발명의 실시예에 따른 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 온도정보신호 발진부를 상세히 도시한 회로도.
도 4는 도 2에 도시된 본 발명의 실시예에 따른 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 내부온도 감지부에서 출력되는 복수의 온도정보 신호와 반도체 메모리 소자 내부의 온도에 대한 관계를 도시한 타이밍 다이어그램.
* 도면의 주요부분에 대한 부호의 설명.
10 : 내부 온도 감지부 11 : 온도측정부
12 : 온도전압 생성부 13 : 아날로그-디지털 컨버터
14 : 코드 변환부 15 : 온도 측정 동작 제어부
20 : 온도정보신호 발진부 22 : 주기신호 생성부
221 : 발진부 222 : 복수의 디바이더
24 : 주기신호 선택부 25 : 활성화 구간 유지부
30 : 셀프 리프레쉬 발진부 40 : 다목적 레지스터
본 발명은 온도 정보 출력장치를 구비한 반도체 메모리 소자에 관한 것으로서, 온도 정보 출력장치(ODTS)의 동작시점을 정의하기 위해 제덱(Joint Electron Device Engineering Council : 이하 JEDEC)의 온도 정보 출력장치 테스트 그룹(ODTS TG)에서 논의중인 모든 스펙(spec)에 대응가능하도록 동작시점을 정의한 온도 정보 출력장치에 관한 것이다.
디램 셀(DRAM cell)은 스위치 역할을 하는 트랜지스터와 전하(데이터)를 저장하는 커패시터로 구성되어 있다. 디램 셀 내의 커패시터에 전하가 있는가 없는가에 따라, 즉 커패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이', '로우'를 구분한다.
디램에서 데이터의 저장은 커패시터에 전하가 축적된 형태로 되어 있는 것이므로, 원리적으로는 전력의 소비가 없다. 그러나 MOS 트랜지스터의 PN 결합 등에 의한 누설전류가 있어서 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 디램 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량으로 재충전해 주어야 한다.
이 동작을 주기적으로 반복해야만 데이터의 기억이 유지된다. 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 부르며, 리프레쉬 제어는 일반적으로 디램 제어기(DRAM controller)에서 이루어진다. 그러한 리프레쉬(refresh) 동작의 필요에 기인하여 디램에서는 리프레쉬 전력이 소모된다. 보다 저전력을 요구하는 배터리 동작 시스템(battery operated system)에서 전력 소모를 줄이는 것은 매우 중요하며 긴급한(critical) 이슈이다.
리프레쉬(refresh)에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬(refresh) 주기를 온도에 따라 변화시키는 것이다. 통상적으로 디램(DRAM)에서의 데이터 보유 타임(Data retention time)은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도 영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어 주면 전력의 소모는 줄어들 것임에 틀림없다. 이를 위해서는, 디램(DRAM) 내부에 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요하다.
또한, 반도체 메모리 소자는 그 집적 레벨 및 동작 속도가 증가함에 따라 반도체 메모리 소자 자체에서 많은 열을 발생한다. 이렇게 발생한 열은 반도체 메모 리 소자의 내부 온도를 상승시켜 정상적인 동작을 방해하고, 자칫 반도체 메모리 소자의 불량을 초래한다. 이 또한, 반도체 메모리 소자의 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치가 필요한 이유이다.
도 1은 종래기술에 따른 반도체 메모리 소자의 온도 정보 출력장치를 도시한 블록도이다.
도 1을 참조하면, 종래기술에 따른 반도체 메모리 소자의 온도 정보 출력장치(1)의 구성요소는 다음과 같다.
먼저, 온도정보전압 생성부(2)는 반도체 메모리 소자의 내부온도(정확하게는 접합(juntion) 온도)를 감지하고, 감지한 온도에 대응하여 전위레벨이 변동하는 온도정보전압(VTEMP)을 생성한다.
이때, 반도체 소자의 내부온도가 변동함에 따라 아날로그 디지털 컨버터(3)에서 생성되는 디지털 코드(DIGITAL CODE)가 변동가능한 최대값을 정의하는 최대변동전압(VULIMIT)과 변동가능한 최소값을 정의하는 최소변동전압(VLLIMIT)을 같이 생성한다.
여기서, 최대변동전압(VULIMIT)과 최소변동전압(VLLIMIT)은, 밴드-갭(Band-gap)에서 생성되는 전압으로서 PVT(Process, Voltage, Temperature)변동에 전위레벨이 변동하지 않는 전압이며, 입력되는 가상 퓨즈 코드(VIRTUAL FUSE CODE) 및 조정코드(TRIM CODE)를 사용하여 사용자가 원하는 전위레벨로 설정하는 것이 가능하다.
그리고, 아날로그-디지털 컨버터(3)는 아날로그 값인 온도전압(VTEMP)을 디 지털 코드(DIGITAL CODE)로 변환하여 출력한다. 이때, 반도체 메모리 소자의 내부온도가 변동함에 따라 디지털 코드(DIGITAL CODE)의 값이 갱신되면 디지털 코드(DIGITAL CODE)의 갱신을 알리는 제1갱신신호(UPDATE1)를 함께 출력한다.
여기서, 디지털 코드(DIGITAL CODE)는 온도정보전압 생성부(12)에 조정코드(TRIM CODE)로서 입력되는데, 이는 반도체 메모리 소자의 내부온도의 변동에 따라 디지털 코드(DIGITAL CODE)가 변동가능한 최대값과 최소값을 제어하는 최대변동전압(VULIMIT) 및 최소변동전압(VLLIMIT)의 전위레벨을 변동하기 위함이다.
또한, 코드 변환부(4)는 디지털 코드(DIGITAL CODE)를 온도정보코드(TEMP CODE) 및 복수 개의 플래그신호(TRIP POINT FLAG)로 변환하는 설정된 연산동작을 수행한다.
이때, 반도체 메모리 소자의 내부온도가 변동함에 따라 온도정보코드(TEMP CODE)의 값이 갱신되면 온도정보코드(TEMP CODE)의 갱신을 알리는 제2갱신신호(UPDATE2)를 함께 출력한다.
여기서, 온도정보코드(TEMP CODE)와 복수 개의 플래그신호(TRIP POINT FLAG)는 사용되는 용도에 따라 이름을 다르게 붙였을 뿐, 반도체 메모리 소자의 내부온도가 변동하는 것에 따라 복수의 신호가 각각 다른 논리레벨을 갖고 연속적으로 출력된다는 점에서는 같다.
그리고, 온도 측정 동작제어부(5)는 인에이블 신호(ENABLE)를 입력받아 노멀모드 동작시 온도 정보 출력장치(1)의 동작을 제어하고, 셀프 리프레쉬 신호(SREF)를 입력받아 셀프 리프레쉬 모드 동작시 온도 정보 출력장치(1)의 동작을 제어하 며, 테스트 인에이블 신호(TEST_ENABLE)를 입력받아 테스트 모드 동작시 온도 정보 출력장치(1)의 동작을 제어한다.
여기서, 온도 측정 동작제어부(5)는 온도정보전압 생성부(12)의 동작을 제어하는 신호(BGR_ON)와 아날로그-디지털 컨버터(13)의 동작을 제어하는 신호(ADC_ON) 및 테스트 모드 동작을 제어하는 신호(TEST_MODE)의 논리레벨을 결정함으로써 온도 정보 출력장치(1)의 동작을 제어한다.
그리고, 온도 정보 출력장치(1) 외부의 다목적 레지스터(6)는, 제2갱신신호(UPDATE2)에 응답하여 온도 정보 코드(TEMP CODE)를 저장한다. 저장된 온도 정보 코드(TEMP CODE)는 DQ패드를 통해 외부로 출력하거나, 메모리 제어기에서 리드(read) 하여 리프레쉬(refresh) 주기를 변화시키는 등의 동작에 사용된다.
또한, 온도 정보 출력장치(1) 외부의 셀프 리프레쉬 발진부(7)는, 셀프 리프레쉬 모드에서 동작하며, 온도 정보 변환부(4)에서 출력된 복수 개의 플래그신호(TRIP POINT FLAG)에 응답하여 셀프 리프레쉬 주기의 변동을 제어한다.
전술한 바와 같이 온도 정보 출력장치(1)는, 인에이블 신호(ENABLE) 또는 셀프 리프레쉬 신호(SREF) 또는 테스트 인에이블 신호(TEST_ENABLE)가 외부에서 입력되어야 동작을 수행하게 된다.
때문에, 이러한 신호가 입력되는 시점, 즉, 온도 정보 출력장치(1)가 동작하는 시점을 정의하기 위해 합동 전자 장치 엔지니어링 협의회(Joint Electron Device Engineering Council : JEDEC)에서는 임피던스 매칭 명령(ZQcal CMD)을 사용하는 방법에 대해 논의중이다.
하지만, 임피던스 매칭 명령(ZQcal CMD)을 사용하지 않더라도 반도체 메모리 소자에서 사용되는 여러 가지 명령들이 온도 정보 출력장치(1)가 동작하는 시점을 정의하기 위해 사용될 수 있고, 이는 반도체 메모리를 생산하여 판매하는 여러 벤더(vendor)의 상황이나 이해관계에 따라 여러 주장이 제시된다.
이러한 반도체 메모리를 생산하여 판매하는 여러 벤더(vendor)들의 다양한 주장에 대해 일일이 대응하여 온도 정보 출력장치(1)의 스펙(spec)을 정의한다는 것이 사실상 불가능하다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 정보 출력장치(ODTS)의 동작시점을 정의하기 위해 제덱(JEDEC)의 온도 정보 출력장치 테스트 그룹(ODTS TG)에서 논의중인 모든 스펙(spec)에 대응가능하도록 동작시점을 정의한 온도 정보 출력장치를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 메모리 소자의 내부온도를 측정하며, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호를 출력하기 위한 내부 온도 감지수단; 상기 복수의 온도정보 신호에 응답하여 상기 측정된 온도에 대응하는 리프레쉬 주기를 제공하기 위한 셀프 리프레쉬 발진수단; 및 온도 감지 인에이블 신호 및 상기 복수의 온도정보 신호 에 응답하여 상기 내부 온도 감지수단의 감지 주기를 결정하기 위한 온도정보신호 발진수단을 구비하는 반도체 메모리 소자를 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 반도체 메모리 소자의 내부온도를 측정하고, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호를 생성하는 단계; 상기 복수의 온도정보 신호에 응답하여 상기 측정된 온도에 대응하는 리프레쉬 주기를 제공하는 단계; 및 온도 감지 인에이블 신호 및 상기 복수의 온도정보 신호에 응답하여 상기 반도체 메모리 소자의 내부온도 측정 주기를 결정하는 단계를 포함하는 반도체 메모리 소자의 내부온도 측정방법을 제공한다.
전술한 바와 같이, 반도체 메모리 소자의 내부온도를 측정하기 위한 온도 정보 출력장치(ODTS)가 필요하다. 또한, 온도 정보 출력장치(ODTS)를 동작시키는 시점을 정의하기 위해 제덱(JEDEC)에서 논의 중이다.
하지만, 제덱(JEDEC)에서 온도 정보 출력장치(ODTS)를 동작시키는 시점을 정의하기 위해 논의 중인 임피던스 매칭 명령(ZQcal CMD) 또는 반도체 메모리 소자에서 사용되는 여러 가지 명령들은 온도 정보 출력장치(ODTS) 외부에서 온도 정보 출력장치(ODTS)의 동작을 제어하는 신호를 발생하는 방법으로서 반도체 메모리 소자의 내부온도에 응답하여 온도 정보 출력장치(ODTS) 자체적으로 동작시점을 정의하는 회로 및 방법은 제안되어 있지 않다.
이에 따라, 본 발명에서는 반도체 메모리 소자의 내부온도에 따라 온도 정보 출력장치(ODTS) 자체적으로 동작시점을 정의하는 회로 및 방법을 제공한다. 그 구 현수단으로는 온도 정보 출력장치(ODTS)에서 측정한 반도체 메모리 소자의 내부온도에 대한 정보를 피드백 받아 온도 정보 출력장치(ODTS)의 동작 주기를 제어하는 신호를 발진하는 발진수단을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시예에 따라 온도 정보 출력장치를 구비한 반도체 메모리 소자를 도시한 블록도이다.
도 2를 참조하면, 본 발명의 실시예에 따라 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소는 다음과 같다.
반도체 메모리 소자의 내부온도를 측정하며, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호(TRIP POINT FLAG)를 출력하기 위한 내부 온도 감지부(10)와, 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 측정된 반도체 소자의 내부온도에 대응하는 셀프 리프레쉬 주기를 제공하기 위한 셀프 리프레쉬 발진부(30) 및 온도 감지 인에이블 신호(ODTS_EN) 및 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 내부 온도 감지부(10)의 감지 주기를 결정하기 위한 온도정보신호 발진부(20)를 구비한다.
여기서, 내부 온도 감지부(10)는, 반도체 메모리 소자의 내부온도를 측정하 고, 측정된 온도 정보에 대응하는 디지털 코드(DIGITAL CODE)를 생성하는 온도측정부(11)와, 설정된 연산을 수행하여 디지털 코드(DIGITAL CODE)를 복수의 온도정보 신호(TRIP POINT FLAG)로서 변환하는 코드 변환부(14), 및 온도정보신호 발진부(20)의 출력신호(ENABLE)에 응답하여 온도측정부(11)의 동작을 온/오프(On/Off) 제어하는 온도측정동작 제어부(15)를 포함한다.
또한, 내부 온도 감지부(10)의 구성요소 중 온도측정부(11)는, 반도체 메모리 소자의 내부온도 증가에 대응하여 부(-) 특성을 갖는 온도전압(VTEMP)을 생성하는 온도전압 생성부(12), 및 아날로그 값인 온도전압(VTEMP)을 디지털 코드(DIGITAL CODE)로 변환하는 아날로그 디지털 컨버터(13)를 포함한다.
내부온도 감지부(10)의 구성요소 중 온도측정부(11), 코드 변환부(14)는 종래기술에 대한 설명에서 언급한바 있으므로 여기서는 특별히 설명하지 않도록 하겠다.
하지만, 온도측정동작 제어부(15)는 종래기술에서 노멀모드와 셀프 리프레쉬 모드에 따라 각기 다른 제어신호를 입력받아 반도체 소자의 내부온도를 측정하는 동작을 제어했던 것과는 다르게 온도정보신호 발진부(20)의 출력에 응답하여 반도체 소자의 내부온도를 측정하는 동작을 제어한다.
그리고, 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 다목적 레지스터(40) 역시 종래기술에 대한 설명에서 언급한바 있으므로 여기서 특별히 설명하지 않도록 하겠다.
도 3은 도 2에 도시된 본 발명의 실시예에 따른 온도 정보 출력장치를 구비 한 반도체 메모리 소자의 구성요소 중 온도정보신호 발진부를 상세히 도시한 회로도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 온도정보신호 발진부(20)는, 온도 감지 인에이블 신호(ODTS_EN)에 응답하여 각각 다른 주기를 갖는 복수의 주기신호(CIR_1, CIR_2, CIR_3)를 생성하는 주기신호 생성부(22), 및 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어느 하나의 신호를 선택하여 출력하는 주기신호 선택부(24)를 포함하고, 주기신호 선택부(24)에서 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어떠한 주기신호가 선택되더라도 항상 일정시간의 활성화 구간을 유지하도록 조절하는 활성구간 유지부(26)를 더 포함한다.
여기서, 온도 감지 인에이블 신호(ODTS_EN)는, MRS(Memory Register Set)에서 출력되는 신호로서 반도체 메모리 소자의 내부온도를 측정하고자 할 때 활성화되는 신호이다.
또한, 주기신호 생성부(22)는, 온도 감지 인에이블 신호(ODTS_EN)에 응답하여 설정된 주기를 갖는 초기주파수를 갖는 주기신호(CIR_3)를 발진하는 발진부(221), 및 초기주파수를 갖는 주기신호(CIR_3)의 주기를 서로 다른 분주율로 분주하여 복수의 주기신호(CIR_1, CIR_2, CIR_3)로서 출력하는 복수의 디바이더(222)를 구비한다.
또한, 주기신호 생성부(22)의 구성요소 중 발진부(221)는, 온도 감지 인에이블 신호(ODTS_EN)를 일 입력으로 입력받고, 초기주파수를 갖는 주기신호(CIR_3)를 이 입력으로 입력받아 출력하는 낸드게이트(NAND), 및 낸드게이트(NAND)의 출력신호를 입력받아 위상을 유지하고, 일정시간 지연하여 초기주파수를 갖는 주기신호(CIR_3)로서 출력하는 복수의 인버터(INV1,…,INV2N-1,INV2N)를 구비한다.
그리고, 활성구간 유지부(26)는, 주기신호 선택부(24)의 출력신호를 일정시간 지연하여 출력하는 지연소자(Delay)와, 주기신호 선택부(24)의 출력신호를 입력받아 출력하는 인버터(INV), 및 지연소자(Delay)의 출력신호를 일 입력으로 입력받고, 인버터(INV)의 출력신호를 이 입력으로 입력받아 출력하는 앤드게이트(AND)를 구비한다.
도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 온도 정보 출력장치를 구비한 반도체 메모리 소자의 동작방법을 설명하면 다음과 같다.
첫번째, MRS(Memory Register Set)에 의해 온도 감지 인에이블 신호(ODTS_EN)가 활성화되면, 온도정보신호 발진부(20)는 복수의 온도정보 신호(TRIP POINT FLAG)의 초기값에 응답하여 출력신호(ENABLE)를 토글링(toggling) 한다.
두 번째, 온도정보신호 발진부(20)의 출력신호(ENABLE)에 응답하여 반도체 메모리 소자의 내부온도를 측정하고, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호(TRIP POINT FLAG)를 생성한다.
세 번째, 셀프 리프레쉬 발진부는, 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 측정된 반도체 메모리 소자의 내부온도에 대응하는 셀프 리프레쉬 주기(self refresh)를 제공한다.
온도정보신호 발진부(20)는, 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 출력신호(ENABLE)의 토글링(toggling) 주기를 결정함으로써 반도체 메모리 소 자의 내부온도 측정 주기를 결정한다.
여기서, 첫번째 방법은 반도체 소자의 내부온도에 대한 정보가 없는 초기단계에서만 사용되는 방법이다.
또한, 두 번째와 세 번째 방법은 MRS(Memory Register Set)에 의해 온도 감지 인에이블 신호(ODTS_EN)가 활성화되어 있는 동안에는 계속 반복된다.
여기서, 세 번째 방법 중 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 출력신호(ENABLE)의 토글링(toggling) 주기를 결정하는 방법은, 온도 감지 인에이블 신호(ODTS_EN)에 응답하여 각각 다른 주기를 갖는 복수의 주기신호(CIR_1, CIR_2, CIR_3)를 생성하는 단계와, 복수의 온도정보 신호(TRIP POINT FLAG)에 응답하여 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어느 하나의 신호를 선택하여 출력하는 단계, 및 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어떠한 주기신호가 선택되더라도 항상 일정시간의 활성화 구간을 유지하도록 조절하는 단계가 포함된다.
또한, 복수의 주기신호(CIR_1, CIR_2, CIR_3)를 생성하는 단계는, 온도 감지 인에이블 신호(ODTS_EN)에 응답하여 설정된 주기를 갖는 초기주파수를 갖는 주기신호(CIR_3)를 발진하는 단계, 및 초기주파수를 갖는 주기신호(CIR_3)의 주기를 서로 다른 분주율로 분주하여 복수의 주기신호(CIR_1, CIR_2, CIR_3)로서 출력하는 단계를 포함한다.
또한, 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어느 하나의 신호를 선택하여 출력하는 단계는, 복수의 온도정보 신호(TRIP POINT FLAG) 중 활성화되는 신호의 개수에 따라 복수의 주기신호(CIR_1, CIR_2, CIR_3) 중 어느 하나의 신호를 선택하는 단계를 포함한다.
도 4는 도 2에 도시된 본 발명의 실시예에 따른 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 내부온도 감지부에서 출력되는 복수의 온도정보 신호와 반도체 메모리 소자 내부의 온도에 대한 관계를 도시한 타이밍 다이어그램이다.
도 4를 참조하면, 도 2에서 도시된 온도 정보 출력장치를 구비한 반도체 메모리 소자의 구성요소 중 내부온도 감지부(10)에서 출력되는 복수의 온도정보 신호(TRIP POINT FLAG) - TEMP A, TEMP B, TEMP C -의 논리레벨이 온도변화에 따라 변동하는 것을 알 수 있다.
즉, 온도가 저온에서 고온으로 증가할수록 상대적으로 많은 개수의 온도정보 신호가 로직'로우'(Low)에서 로직'하이'(High)로 변동하는 것을 알 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 반도체 메모리 소자의 내부온도를 측정하기 위해서 온도 정보 출력장치(ODTS)를 사용하는 경우에, 반도체 메모리 소자의 내부온도에 따라 온도 정보 출력장치(ODTS)가 자체적으로 동작시점을 정의하여 반도체 메모리 소자의 내부온도를 측정한다.
즉, 초기에 반도체 메모리 소자의 내부온도를 감지할 때에는 설정된 주기로 동작하고, 온도 정보 출력장치(ODTS)에 의해서 반도체 메모리 소자의 내부온도에 대한 정보가 생성된 후에는 그 정보를 피드백 받아서 온도 정보 출력장치(ODTS)의 동작주기를 결정한다.
때문에, 반도체 소자 내부에서 온도 정보 출력장치(ODTS)를 동작시키기 위한 신호를 생성할 필요가 없다.
따라서, 본 발명에 따른 온도 정보 출력장치(ODTS)는 반도체 메모리 소자의 내부명령이나 동작 상태에 관계없이 독립적으로 동작하는 것이 가능하다.
또한, 온도 정보 출력장치(ODTS)가 독립적으로 동작하기 때문에 반도체 메모리를 생산하여 판매하는 여러 벤더(vendor)들이 주장하는 온도 정보 출력장치의 가능한 모든 스펙(spec)에 대해서 영향을 덜 받을 수 있다.
전술한 본 발명은 반도체 메모리 소자의 내부온도를 측정하기 위해서 온도 정보 출력장치(ODTS)를 사용하는 경우에, 반도체 메모리 소자의 내부온도에 따라 온도 정보 출력장치(ODTS)가 자체적으로 동작시점을 정의하여 반도체 메모리 소자의 내부온도를 측정한다.
때문에, 반도체 소자 내부에서 온도 정보 출력장치(ODTS)를 동작시키기 위한 신호를 생성할 필요가 없다.
따라서, 본 발명에 따른 온도 정보 출력장치(ODTS)는 반도체 메모리 소자의 내부명령이나 동작 상태에 관계없이 독립적으로 동작하는 것이 가능하다.
또한, 온도 정보 출력장치(ODTS)가 독립적으로 동작하기 때문에 반도체 메모리를 생산하여 판매하는 여러 벤더(vendor)들이 주장하는 온도 정보 출력장치의 가능한 모든 스펙(spec)에 대해서 영향을 덜 받을 수 있다.

Claims (11)

  1. 반도체 메모리 소자의 내부온도를 측정하며, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호를 출력하기 위한 내부 온도 감지수단;
    상기 복수의 온도정보 신호에 응답하여 상기 측정된 온도에 대응하는 셀프 리프레쉬 주기를 제공하기 위한 셀프 리프레쉬 발진수단; 및
    온도 감지 인에이블 신호 및 상기 복수의 온도정보 신호에 응답하여 상기 내부 온도 감지수단의 감지 주기를 결정하기 위한 온도정보신호 발진수단
    을 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 온도정보신호 발진수단은,
    상기 온도 감지 인에이블 신호에 응답하여 각각 다른 주기를 갖는 복수의 주기신호를 생성하는 주기신호 생성수단; 및
    상기 복수의 온도정보 신호에 응답하여 상기 복수의 주기신호 중 어느 하나의 신호를 선택하여 출력하는 주기신호 선택수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 주기신호 생성수단은,
    상기 온도 감지 인에이블 신호에 응답하여 설정된 주기를 갖는 초기주파수를 갖는 주기신호를 발진하는 발진부;및
    상기 초기주파수를 갖는 주기신호의 주기를 서로 다른 분주율로 분주하여 상기 복수의 주기신호로서 출력하는 복수의 디바이더를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 발진부는,
    상기 온도 감지 인에이블 신호를 일 입력으로 입력받고, 상기 초기주파수를 갖는 주기신호를 이 입력으로 입력받아 출력하는 낸드게이트; 및
    상기 낸드게이트의 출력신호를 입력받아 위상을 유지하고, 일정시간 지연하여 상기 초기주파수를 갖는 주기신호로서 출력하는 복수의 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제2항에 있어서,
    상기 온도정보신호 발진수단은,
    상기 주기신호 선택수단에서 상기 복수의 주기신호 중 어떠한 주기신호가 선택되더라도 항상 일정시간의 활성화 구간을 유지하도록 조절하는 활성구간 유지부를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제5항에 있어서,
    상기 활성구간 유지부는,
    상기 주기신호 선택수단의 출력신호를 일정시간 지연하여 출력하는 지연소자;
    상기 주기신호 선택수단의 출력신호를 입력받아 출력하는 인버터; 및
    상기 지연소자의 출력신호를 일 입력으로 입력받고, 상기 인버터의 출력신호를 이 입력으로 입력받아 출력하는 앤드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    상기 내부온도 감지수단은,
    반도체 메모리 소자의 내부온도를 측정하고, 측정된 온도 정보에 대응하는 디지털 코드를 생성하는 온도측정부;
    설정된 연산을 수행하여 상기 디지털 코드를 상기 복수의 온도정보 신호로서 변환하는 코드 변환부; 및
    상기 온도정보신호 발진수단의 출력신호에 응답하여 상기 온도측정부의 동작을 온/오프(On/Off) 제어하는 온도측정동작 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제7항에 있어서,
    상기 온도측정부는,
    반도체 메모리 소자의 내부온도 증가에 대응하여 부(-) 특성을 갖는 온도정보전압을 생성하는 온도정보전압 생성부; 및
    아날로그 값인 상기 온도정보전압을 상기 디지털 코드로 변환하는 아날로그 디지털 컨버터를 포함하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 반도체 메모리 소자의 내부온도를 측정하고, 측정된 온도에 대응하는 논리레벨을 갖는 복수의 온도정보 신호를 생성하는 단계;
    상기 복수의 온도정보 신호에 응답하여 상기 측정된 온도에 대응하는 리프레쉬 주기를 제공하는 단계; 및
    온도 감지 인에이블 신호 및 상기 복수의 온도정보 신호에 응답하여 상기 반도체 메모리 소자의 내부온도 측정 주기를 결정하는 단계를 포함하는 반도체 메모 리 소자의 내부온도 측정방법.
  10. 제9항에 있어서,
    상기 내부온도 측정 주기를 결정하는 단계는,
    상기 온도 감지 인에이블 신호에 응답하여 각각 다른 주기를 갖는 복수의 주기신호를 생성하는 단계; 및
    상기 복수의 온도정보 신호에 응답하여 상기 복수의 주기신호 중 어느 하나의 신호를 선택하여 출력하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 내부온도 측정방법.
  11. 제10항에 있어서,
    상기 복수의 주기신호를 생성하는 단계는,
    상기 온도 감지 인에이블 신호에 응답하여 설정된 주기를 갖는 초기주파수를 갖는 주기신호를 발진하는 단계;및
    상기 초기주파수를 갖는 주기신호의 주기를 서로 다른 분주율로 분주하여 상기 복수의 주기신호로서 출력하는 단계
    를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 내부온도 측정방법.
KR1020060107889A 2006-11-02 2006-11-02 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 KR100810061B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060107889A KR100810061B1 (ko) 2006-11-02 2006-11-02 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
US11/819,790 US7610165B2 (en) 2006-11-02 2007-06-29 Semiconductor memory device having on die thermal sensor
JP2007183149A JP2008117507A (ja) 2006-11-02 2007-07-12 半導体メモリ素子の温度情報出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107889A KR100810061B1 (ko) 2006-11-02 2006-11-02 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법

Publications (1)

Publication Number Publication Date
KR100810061B1 true KR100810061B1 (ko) 2008-03-05

Family

ID=39359223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107889A KR100810061B1 (ko) 2006-11-02 2006-11-02 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법

Country Status (3)

Country Link
US (1) US7610165B2 (ko)
JP (1) JP2008117507A (ko)
KR (1) KR100810061B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100880835B1 (ko) * 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
US8437973B2 (en) * 2007-07-25 2013-05-07 John Martin Horan Boosted cable for carrying high speed channels and methods for calibrating the same
KR101885857B1 (ko) * 2012-01-04 2018-08-06 삼성전자주식회사 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
KR102372888B1 (ko) * 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
KR20180130872A (ko) * 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091657A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR20050033123A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR20050067520A (ko) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100553831B1 (ko) 2004-09-01 2006-02-24 삼성전자주식회사 반도체 메모리 장치의 온도감지출력회로
KR20060084572A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
JPH08294229A (ja) * 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
US5784328A (en) 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
US7127368B2 (en) * 2004-11-19 2006-10-24 Stmicroelectronics Asia Pacific Pte. Ltd. On-chip temperature sensor for low voltage operation
US7138823B2 (en) * 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091657A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
KR20050033123A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR20050067520A (ko) * 2003-12-29 2005-07-05 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR20050082579A (ko) * 2004-02-19 2005-08-24 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100553831B1 (ko) 2004-09-01 2006-02-24 삼성전자주식회사 반도체 메모리 장치의 온도감지출력회로
KR20060084572A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로

Also Published As

Publication number Publication date
US20080106321A1 (en) 2008-05-08
US7610165B2 (en) 2009-10-27
JP2008117507A (ja) 2008-05-22

Similar Documents

Publication Publication Date Title
JP4982677B2 (ja) 温度情報出力装置
US8233333B2 (en) On die thermal sensor suitable for auto self refresh, integrated circuit with the same and method for on die thermal sensor suitable for auto self refresh
EP3152538B1 (en) Low power low cost temperature sensor
KR100238997B1 (ko) 반도체장치 및 그 시험장치
JP4018907B2 (ja) セル・リーク・モニタにもとづき、ｄｒａｍリフレッシュ・レートを動的に調整する方法
US8140293B2 (en) On die thermal sensor
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
KR100810061B1 (ko) 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
JP5591294B2 (ja) 温度情報出力装置及びこれを含むメモリ装置
US20080106322A1 (en) On die thermal sensor in semiconductor memory device
KR100880925B1 (ko) 반도체 집적 회로의 주기 신호 발생 장치
US20100164608A1 (en) Bandgap circuit and temperature sensing circuit including the same
KR100834403B1 (ko) 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US7646661B2 (en) Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same
US20020051396A1 (en) Synchronous semiconductor memory device and refresh method thereof
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
JP2007052898A (ja) 最大クロック周波数を用いたクロックト待機モード
KR100799102B1 (ko) 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
US20140218101A1 (en) Period signal generation circuits
KR100808054B1 (ko) 저전력 온도정보 출력장치
KR100832006B1 (ko) 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법
KR20050072840A (ko) 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
KR20230035185A (ko) 열화 측정 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061102

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120126

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120126

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee