TWI861852B - 堆疊式記憶體用的記憶體晶片以及堆疊記憶體 - Google Patents

Abstract

一種堆疊式記憶體用的記憶體晶片以及堆疊記憶體。記憶體晶片包括：多個記憶體區域，其根據堆疊式記憶體的邏輯晶片的工作溫度分布來進行畫分；多個溫度感測器，分別對應多個記憶體區域的近旁而設置，用以分別檢測各記憶體區域的溫度；以及多個電源電路，分別對應多個記憶體區域的近旁而設置，用以分別提供內部電壓給各記憶體區域，提供給各記憶體區域的內部電壓是依據各溫度感測器所檢測到對應的各記憶體區域的溫度來進行調整。

Description

堆疊式記憶體用的記憶體晶片以及堆疊記憶體

本發明是有關於一種記憶體結構，且特別是有關於一種堆疊式記憶體用的記憶體晶片以及堆疊記憶體。

記憶體這些年的發展走向高積體化、高速化等，如動態隨機存取記憶體(dynamic random access memory，DRAM)之記憶體的操作環境也趨於嚴格。作為一個解決方案，進行了內部電壓的調整或進行利用溫度感測器的電壓補正，藉此確保記憶體的品質。但是，這類的補正是對記憶體整個面來做均勻化的處理，並沒有考慮到記憶體內的各區域的差異性。

另一方面，通過系統封裝(system in package，SIP)等方式，將如DRAM之記憶體晶片以及控制記憶體晶片的邏輯晶片以面對面的方式加以貼合的情況也逐漸趨增。但是，來自邏輯晶片的熱與雜訊等會對如DRAM之記憶體晶片的特性造成影響。這些影響會與邏輯晶片內部的布局有關，使得影響是針對局部區域發生的。因此，習知技術對於DRAM記憶體採取面上的均勻補正方式是無法迴避來自邏輯晶片的局部影響。

例如，如果對於DRAM記憶體是採取根據溫度感測器的結果來進行電壓補正時，由於只有參考溫度感測器設置的場所所檢測到的溫度來進行電壓補正，但是當DRAM記憶體在面上是存在溫度梯度的場合，溫度比溫度感測器設置位置的溫度還高的地方或者還低的地方，電壓就會偏離最適合的值。如此，便會造成記憶體的誤動作。

圖1A是說明堆疊式記憶體中邏輯晶片與記憶體晶片的溫度分布示意圖。如圖1A所示，堆疊式記憶體10例如是堆疊式DRAM記憶體，其包括邏輯晶片11和記憶體晶片12。邏輯晶片11和記憶體晶片12彼此以面對面的方式堆疊在一起。邏輯晶片11內包括多個不同的功能區塊，例如處理單元、脈波寬度調解(PWM)單元、A/D轉換器、邏輯用記憶體、計算器(Calculator)、暫存器和DTFM(dual tone multi frequency，雙音多頻)單元等。當然，不同的邏輯晶片11有不同的功能區塊的設計方式，其具體結構本發明並沒有特別限制。

此外，記憶體晶片12例如可以包括多個記憶體塊元12a、12b。基本上，記憶體塊元12a、12b具有相同的結構。此外，記憶體晶片12可以包含電源電路13和溫度感測器14，溫度感測器14用以感測記憶體晶片12內的溫度。

從圖1A可以看出，邏輯晶片11內部各部分的工作溫度並不完全相同。例如，在處理單元的區域，溫度約為200˚C，但是也有像配置A/D轉換器的位置，其溫度只有45˚C。如此，當將記憶體晶片12與邏輯晶片11堆疊貼附在一起，則記憶體晶片12的內部溫度也如圖1A所示，與邏輯晶片11相對應的位置，其溫度也與邏輯晶片的溫度大致相同。因此，在此情況下，導致記憶體晶片12的面內各處溫度並不一致。圖1A所示的習知方式只使用一個溫度感測器14來測量記憶體晶片12內的溫度，此會造成測量不正確，進而導致電壓補正不正確。圖1B例示記憶體的溫度與電壓VPP和更新週期的關係示意圖。由此可以知道記憶體晶片在與邏輯晶片貼合後，會受到邏輯晶片的溫度分布不均造成影響，進而影響記憶體的運作。

因此，有必要找出一解決方案來消弭邏輯晶片的溫度分布對記憶體晶片造成的影響。

基於上述說明，本發明提供一種堆疊式記憶體用的記憶體晶片以及堆疊式記憶體，記憶體晶片可以抑制邏輯晶片的溫度分布不均對記憶體晶片造成的影響。

根據本發明的一實施例，提供一種堆疊式記憶體用的記憶體晶片。記憶體晶片包括：多個記憶體區域，其中所述記憶體區域是根據所述堆疊式記憶體的邏輯晶片的工作溫度分布來進行畫分；多個溫度感測器，分別對應所述多個記憶體區域的近旁而設置，用以分別檢測各所述多個記憶體區域的溫度；以及多個電源電路，分別對應所述多個記憶體區域的近旁而設置，用以分別提供內部電壓給各所述多個記憶體區域，提供給各所述多個記憶體區域的所述內部電壓是依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度來進行調整。

根據本發明的一實施例，提供一種堆疊式記憶體，其包括：記憶體晶片以及邏輯晶片，用以控制所述記憶體晶片，以面對面方式與所述記憶體晶片的正面貼合。所述記憶體晶片更包括：多個記憶體區域，其中所述記憶體區域是根據所述邏輯晶片的工作溫度分布來進行畫分；多個溫度感測器，分別對應所述多個記憶體區域的近旁而設置，用以分別檢測各所述多個記憶體區域的溫度；以及多個電源電路，分別對應所述多個記憶體區域的近旁而設置，用以分別提供內部電壓給各所述多個記憶體區域，提供給各所述多個記憶體區域的所述內部電壓是依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度來進行調整。

根據本發明實施方式，各所述電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收參考電壓，所述第二輸入端耦接到接地，所述輸出端輸出所述內部電壓；以及可變電阻，耦接於所述放大器的所述輸出端與所述接地之間，用以依據所述多個調整碼之一改變所述可變電阻的電阻值，以改變所述內部電壓。

根據本發明實施方式，各所述內部電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生；選擇器，用以根據所述暫存器提供的所述多個調整碼之一，從多個輸入電壓擇一輸出；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收所述選擇器輸出的所述多個輸入電壓之一，所述第二輸入端經由電阻耦接到接地，所述輸出端輸出所述內部電壓；以及分壓電路，一端耦接參考電壓，另一端接地，用以將所述參考電壓分壓產生所述多個輸入電壓。

根據本發明實施方式，記憶體晶片更包括多個更新周期調整電路，分別對應所述多個記憶體區域的近旁而設置，用以依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度，來調整各所述多個記憶體區域的更新週期。

根據本發明實施方式，各所述多個更新周期調整電路還包括暫存器。所述暫存器儲存多個更新調整碼，所述多個更新調整碼是根據與所述更新周期調整電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生。所述記憶體區域的所述更新週期依據所述多個更新調整碼之一來調整。

根據本發明實施方式，所述多個記憶體區域的每一個的背面配置有多個測試接墊，用以對各所述多個記憶體區域獨立地進行測試。

根據本發明實施方式，各所述多個記憶體區域內更包括內部電源配線組。所述內部電源配線組包括內部電源主線以及與所述內部電源主線耦接的多個分支電源線，所述內部電源主線用以接收所述內部電壓。所述內部電源主線以及所述多個分支電源線上設置至少一監控點。

根據本發明實施方式，晶片所述多個記憶體區域分別設置監控接墊。所述監控接墊耦接所述至少一監控點，用以監控各所述多個記憶體區域的電壓。

根據本發明實施方式，所述多個記憶體區域之一或一部分還可以包括多個次記憶體區域。所述多個次記憶體區域的每一個包括電源電路與溫度感測器，各所述次記憶體區域的所述電源電路耦接在一起。

根據本發明實施方式，各所述次記憶體區域的所述電源電路共用補正資訊。

基於上述，根據本發明實施方式，在堆疊式記憶體中，基於邏輯晶片內的工作溫度分布，將記憶體晶片對應該工作溫度分布劃分成多個記憶體區域。在每個記憶體區域均設置電源電路與溫度感測器。如此，可以依據每個記憶體區域的溫度感測器所感測到的溫度，調整該記憶體區域的電壓，以減少誤動作。如此，因為邏輯晶片的溫度分布造成記憶體晶片各區域的溫度差異所造成的特性不均，便可以被補償，以減少記憶體的誤動作。

如果記憶體晶片整個面都處於相同的溫度，其內部電壓與更新週期如果需要調整，也能夠整體地調整。但是，如果記憶體晶片面內的各處溫度並不均勻，那就有必要根據記憶體內的各區域的溫度來對應地調整該區域的內部電壓和更新週期，使記憶體可以正常地工作。

圖2A是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片的架構示意圖。如圖2A所示，堆疊式記憶體100包括邏輯晶片110與記憶體晶片120，兩者以面對面的方式貼合在一起。邏輯晶片110的大小基本上大致與記憶體晶片120的大小相同。圖中為了區分，邏輯晶片110顯示略小於記憶體晶片120。

根據本發明實施例，記憶體晶片120劃分為多個記憶體區域120a、120b、120c、120d。此多個記憶體區域120a、120b、120c、120d可以根據邏輯晶片110的工作溫度分布來劃分的。此多個記憶體區域120a、120b、120c、120d的大小可以都一樣，都不同，也可以有其中一部分相同。亦即，多個記憶體區域120a、120b、120c、120d是根據記憶體區域的特性(溫度接近的區域具有相同或類似的特性)來進行劃分。

根據本發明實施方式，在記憶體晶片120內，對於多個記憶體區域120a、120b、120c、120d的每一個均對應地設置電源電路130a、130b、130c、130d以及溫度感測器(溫度感測點)140a、140b、140c、140d。由此，每一個記憶體區域120a、120b、120c、120d都可以通過各自的溫度感測器140a、140b、140c、140d來感測該區域的溫度。此外，每一個記憶體區域120a、120b、120c、120d根據各自的溫度感測器140a、140b、140c、140d所感測出的各區域的溫度，使每一個記憶體區域120a、120b、120c、120d各自的電源電路130a、130b、130c、130d產生相應的電壓，由此對記憶體晶片120內部各記憶體區域120a、120b、120c、120d獨立地進行電壓補正。

如前所述，邏輯晶片110每個區域的工作溫度不完全相同(參考圖1A)，故在與記憶體晶片120貼合後，記憶體晶片120在對應邏輯晶片110的各不同工作溫度的區域，也會有相應的不同溫度區域。根據本發明實施方式，每一個記憶體區域120a、120b、120c、120d可以對應不同的邏輯晶片110的各個不同工作溫度的區域來進行劃分。如此，可以通過針對各記憶體區域120a、120b、120c、120d所檢測到的溫度，來進行各記憶體區域120a、120b、120c、120d的電壓或更新周期的補正與調整。

此外，即使是具有大致相同溫度的各記憶體區域120a、120b、120c、120d，在每個記憶體區域120a、120b、120c、120d也可以更進一步劃分成各多區域，以對記憶體針對溫度變化進行細微的電壓或更新周期的補正或調整。

電壓的補正例如可以根據類似圖1B所示的電壓VPP與溫度Ta之間的關係圖來進行補正。當然，圖1B所示的僅為一個例子，記憶體的溫度電壓關係圖可依記憶體種類、架構、內部佈局等而有所不同。例如，從電壓溫度關係圖，根據檢測出各記憶體區域120a、120b、120c、120d的溫度，找出相應的電壓。此外，圖2A所示的各記憶體區域120a、120b、120c、120d可以根據類似圖1B所示的更新週期與溫度Ta之間的關係圖來進行各記憶體區域120a、120b、120c、120d之更新週期的補正。例如，從更新週期溫度關係圖，根據檢測出個記憶體區域120a、120b、120c、120d的溫度，找出相應的更新週期。

圖2B是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片的架構的另一示意圖。記憶體晶片120依據邏輯晶片110的工作溫度分布來劃分成多個記憶體區域122a~122g。同樣地，每個記憶體區域122a~122g都設置有電源電路和溫度感測器(未繪出)。例如，記憶體區域122a是對應邏輯晶片110的處理單元部分，其溫度較高，如200˚C。又例如，記憶體區域122d是對應邏輯晶片110的記憶體部分，其溫度較低，如60˚C。如此，記憶體晶片120的記憶體區域122a~122g可以根據邏輯晶片110的工作溫度分布來加以劃分。

此外，各記憶體區域122a~122g也可以更進一步地劃分成多個次區域(次記憶體區域)，圖中以方框表示。這些次區域也可以分別設置電源電路和溫度感測器(未繪出)。如此，可以根據溫度的細微變化，對各記憶體區域122a~122g的電壓與更新週期進行更精準的調整。還有，因為每個記憶體區域122a~122g內的多個次記憶體區域基本上具備相同或類似的特徵，故每個記憶體區域122a~122g內的各多個次記憶體區域可以共享補正資訊(如電壓、更新周期的調整碼，見下文說明)，由此可以進一步簡化補正程序。亦即，對同一個記憶體區域內的各多個次記憶體區域可以一次性地進行補正。此外，每個記憶體區域122a~122g內的各多個次記憶體區域的各電源電路也可以連接在一起，以簡化補正程序。

圖3是根據本發明實施例的堆疊式記憶體的剖面示意圖。圖3的剖面圖僅例示其中一個記憶體區域120a作為說明電源電路的例子，其他各記憶體區域120b、120c、120d也具備相同與類似的結構。此外，此剖面圖僅例示與本發明實施內容相關的構件的簡化概念示意圖，其他的構件對於本技術領域者可以適當地改變或修改。如圖3所示，邏輯晶片110與記憶體晶片之間可以通過連接結構C1、C2來連接兩者之間的電源線(如VSS、VDD)，也可以通過連接結構C3、C4，使控制訊號經由記憶體晶片120a背面的焊墊126來連接到邏輯晶片110的控制電路114。記憶體區域120a內的電源電路130a也可以通過連接結構C5與邏輯晶片110的參考電壓產生器112相連接。連接結構C1~C5例如可以通過矽穿孔(through silicon via)來實施連接用的貫通路徑(through path)。

記憶體區域120a內的電源電路130a可以基於參考電壓產生器112的參考電壓以及記憶體區域120a內的溫度感測器140a所感測到的該區域的溫度，產生該記憶體區域120a所需的電壓。由此，該記憶體區域120a所需的電壓可以基於記憶體區域120a內所感測到的溫度進行電壓補正。

圖4是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片內部的架構示意圖。以下將以記憶體區域120a作為說明，但是記憶體區域120b~120d也具備相同的架構。

記憶體區域120a(120b~120d)還包括內部電源配線組150a，內部電源配線組150a(150b~150d)包括內部電源主線152a(152b~152d)以及與內部電源主線152a耦接的多個分支電源線154a(154b~154d)。內部電源主線152a耦接到配置在記憶體區域120a近旁的電源電路130a(130b~130d)，基於該記憶體區域120a的溫度而調整的電壓經由內部電源主線152a輸入到記憶體區域120a，並且再經由多個分支電源線154a傳送到記憶體區域120a內需要電源的區域。

此外，記憶體區域120a內還可以設置多個內部監控點156a。內部監控點156a可以設置在記憶體區域120a內的元件附近，以監控該元件的電壓。此外，在圖4雖然各監控點156a是例示在內部電源主線152a和分支電源線154a的端部，但是也可以設置在中途的位置，其端視要監控的位置而可以做適當地調整。

此外，各記憶體區域120a~120d也可以分別設置監控接墊(monitor pad)160a~160d，其可以設置成連接到各記憶體120a~120d內的監控點156a~156d，用以監控各記憶體區域120a~120d內的電壓。

圖5A與圖5B是根據本發明實施例的記憶體晶片內部各記憶體區域的內部電源電路的電路示意圖。

圖5A例示設置各記憶體區域120a~120d的電源電路的例子，在此以電源電路130a和記憶體區域120a作為說明例，其他的電源電路130b~130d也具有相同的結構。如圖5A所示，電源電路130a可以包括但不限於放大器131、暫存器132、電阻133及可變電阻134。此外，圖5A一併例示電源電路130a與記憶體區域120a的連接示意圖。

放大器131具有第一輸入端、第二輸入端和輸出端。第一輸入端，例如是正端，其耦接到參考電壓Vref，第二輸入端，例如是負端，第二輸入端經由電阻133再耦接到接地GND。放大器131的輸出端則輸出內部電壓Vint，供記憶體區域120a的電源之用。可變電阻134的一端耦接到放大器131的輸出端。可變電阻134的另一端擇耦接到接地GND，或者也可再經由電阻133而耦接到接地GND。

此外，作為一個例子，放大器131所接收的參考電壓Vref例如可以從如圖3所示的設置在邏輯晶片110中的參考電壓產生器112所產生。

此外，暫存器132儲存有調整碼(adjustment code)，調整碼可以對應溫度感測器140a所感測到的溫度而設定。暫存器132可以根據溫度感測器140a所檢測到的記憶體區域120a的溫度而輸出相應的調整碼，由此調整可變電阻134的大小。結果，輸出的內部電壓Vint便可以根據可變電阻134的大小而改變，也就是說可以根據記憶體區域120a的溫度而對應地調整。作為一個例子，可以採用調整碼產生器138，調整碼產生器138可以根據溫度感測器140a所感測到的記憶體區域120a的溫度，並且基於電壓溫度關係圖找出相應的電壓，再產生與此電壓相應的調整碼。之後，可變電阻134可基於暫存器132所輸出的調整碼，調整可變電阻134的電阻值，進而調整放大器131所輸出的內部電壓Vint。

可變電阻134也可以由分壓電路來替代。可變電阻134可調整的段數可以對應到調整碼的數量。調整碼的數量可以根據想要調整電壓的精確度來設計。

此外，作為一個例子，放大器131所接收的參考電壓Vref例如可以從如圖3所示的設置在邏輯晶片110中的參考電壓產生器112所產生。

圖5B例示設置各記憶體區域120a~120d的電源電路的另一個例子，在此以電源電路130a作為說明例，其他的電源電路130b~130d也具有相同的結構。此外，在此僅例示電源電路130a的部分，電源電路130a與記憶體區域120a內的連接可以參考圖5A。如圖5B所示，電源電路130a可以包括但不限於放大器131、電阻電路135、暫存器137、及選擇器136。

電阻電路135例如是分壓電路，可由多個電阻串聯而成，用以在各個節點輸出不同的多個輸入電壓。電阻電路135的一端是施加參考電壓Vref，另一端可以接地GND或經由另外的電阻接地。電阻電路135輸出的多個輸入電壓則提供至選擇器136，用以從多個輸入電壓擇一輸出。選擇器136基於來自暫存器137所提供的調整碼，從上述的多個輸入電壓擇一輸出。暫存器137所提供的調整碼的產生可以參考圖5A的說明，在此不重複敘述。

同樣地，放大器131具有第一輸入端、第二輸入端和輸出端。第一輸入端，例如是正端，其耦接選擇器136的輸出，用以接收選擇器136所選擇的電壓。放大器131的第二輸入端，例如是負端，其耦接到接地GND。放大器131的輸出端則輸出內部電壓Vint，經由內部電源主線152a輸入到記憶體區域120a，供記憶體區域120a的電源之用。

圖6A是根據本發明另一實施例所繪示的堆疊式記憶體的記憶體晶片的架構示意圖。如圖6A所示，此處所例示的記憶體晶片120與前面所說明的差異在於記憶體晶片120的各記憶體區域120a~120d的背面分別還設置多個測試接墊170a~170d。

根據本發明實施方式，由於憶體晶片120的各記憶體區域120a~120d的背面都分別設置測試接墊170a~170d，故可以針對各記憶體區域120a~120d一同或獨立地進行測試內部狀態。此處背面是指記憶體晶片120不是與邏輯晶片110貼合的表面。相較於習知技術，由於只在記憶體晶片120的背面設置測試接墊，其無法監控本發明之將記憶體晶片120劃分成多個區域的各區域進行內部狀態的監控。故，藉由各記憶體區域120a~120d均設置多個測試接墊170a~170d，本發明可以更有效且更精確地對記憶體晶片120的各記憶體區域120a~120d的內部狀態進行測試。

如圖6B所示，測試人員可以使用測試探針來接觸測試接墊170a，以對記憶體區域120a的內部狀態進行測試。如此可以對記憶體區域120a的內部狀態進行測試，並達到監控與調整的功效。其他記憶體區域120b~120d也以相同的方式進行測試。

此外，圖6C繪示邏輯晶片110與記憶體晶片貼合後的狀態，在此僅例示出記憶體區域120a、120b。此時，記憶體區域120a、120b各自的測試接墊170a、170b可以分別通過矽穿孔(多個)TSV1、TSV2來連接邏輯晶片110。同樣地，測試人員可以使用測試探針172a來接觸測試接墊170a以對記憶體區域120a的內部狀態進行測試，還可以使用測試探針172b來接觸測試接墊170b以對記憶體區域120b的內部狀態進行測試。

圖7是根據本發明實施例所繪示的更新週期調整電路的示意圖。圖8是根據本發明實施例所繪示的調整時脈訊號來調整更新週期的示意圖。如上述所說明一般，溫度對於記憶體的更新週期也是會有影響。本發明是將記憶體晶片120依據邏輯晶片110的各區域的工作溫度來進行劃分，以調整記憶體晶片120內各記憶體區域120a~120d之電壓。同樣地，也可以針對各記憶體區域120a~120d所檢測到的溫度進行獨立地更新周期的調整。以下的說明將針對記憶體區域120a，其他記憶體區域120b~120d也具有相同的架構，故省略其說明。

記憶體區域120a更可以包括更新週期調整電路180，用以對各記憶體區域120a~120d獨立地進行更新周期的調整。如圖7所示，更新週期調整電路180可以包括暫存器182，此暫存器182儲存多個更新調整碼(refresh adjustment code)，而此更新調整碼可以依據溫度感測器140a所感測到的記憶體區域120a的溫度來產生。更新週期調整電路180基於該更新調整碼來調整時序訊號，以調整更新週期。

更新週期調整電路180可以包括更新間隔計數器184，用以計數更新周期的間隔，並輸出更新觸發訊號REF_TRIG。基於此更新觸發訊號REF_TRIG，改變記憶體區域120a的更新週期。如圖8所示，時脈訊號的上升緣a可以根據暫存器182所輸出的調整碼給各延遲單元D來調整。各延遲單元D有不同的延遲量，由此可以調整時脈訊號的上升緣a至b、c、d、r、f等。通過調整時脈訊號，進而調整各記憶體區域120a~120d的更新週期。還有，調整更新週期的方式有很多種，在此僅作為一個說明例，本發明並未特別限定。任何調整更新週期的方式都可以應用於本發明的更新週期調整電路180。

綜上所述，根據本發明實施方式，在堆疊式記憶體中，基於邏輯晶片內的工作溫度分布，將記憶體晶片對應該工作溫度分布劃分成多個記憶體區域。在每個記憶體區域均設置電源電路與溫度感測器。如此，可以依據每個記憶體區域的溫度感測器所感測到的溫度，調整該記憶體區域的電壓，以減少誤動作。此外，每個記憶體區域也可以進一步設置更新週期調整電路，以依據每個記憶體區域的溫度感測器所感測到的溫度，調整該記憶體區域的更新週期調整電路，以減少誤動作。

10:堆疊式記憶體 11:邏輯晶片 12:記憶體晶片 12a、12b:記憶體塊元 13:電源電路 14:溫度感測器 100:堆疊式記憶體 110:邏輯晶片 112:參考電壓產生器 114:控制電路 120:記憶體晶片 120a~120d、122a~122g:記憶體區域 126:焊墊 130a~130d:電源電路 131:放大器 132、137、182:暫存器 133:電阻 134:可變電阻 135:電阻電路 136:選擇器 138:調整碼產生器 140a~140d:溫度感測器 150a~150d:內部電源配線組 152a~152d:內部電源主線 154a~154d:分支電源線 156a~156d:監控點 160a~160d:監控接墊 170a~170d:多個測試接墊 172a~172b:測試探針 180:更新週期調整電路 184:更新間隔計數器 TSV1、TSV2:矽穿孔 D:延遲單元 C1~C5:連接結構

圖1A是說明堆疊式記憶體中邏輯晶片與記憶體晶片的溫度分布示意圖。 圖1B例示記憶體的溫度與電壓VPP和更新週期的關係示意圖。 圖2A是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片的架構示意圖。 圖2B是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片的架構的另一示意圖。 圖3是根據本發明實施例的堆疊式記憶體的剖面示意圖。 圖4是根據本發明實施例所繪示的堆疊式記憶體的記憶體晶片內部的架構示意圖。 圖5A與圖5B是根據本發明實施例的記憶體晶片內部各記憶體區域的電源電路的電路示意圖。 圖6A是根據本發明另一實施例所繪示的堆疊式記憶體的記憶體晶片的架構示意圖。 圖6B例示根據本發明實施例對記憶體晶片的各記憶體區域進行測試的示意圖。 圖6C例示根據本發明實施例對已與邏輯晶片貼合之記憶體晶片的各記憶體區域進行測試的示意圖。 圖7是根據本發明實施例所繪示的更新週期調整電路的示意圖。 圖8是根據本發明實施例所繪示的調整時脈訊號來調整更新週期的示意圖。

100:堆疊式記憶體

110:邏輯晶片

120:記憶體晶片

120a~120d:記憶體區域

130a~130d:電源電路

140a~140d:溫度感測器

Claims (20)

1. 一種堆疊式記憶體用的記憶體晶片，所述堆疊式記憶體是將所述記憶體晶片與邏輯晶片以面對面的方式堆疊在一起，所述記憶體晶片包括：多個記憶體區域，其中所述多個記憶體區域的每一者還包括多個塊元，所述多個記憶體區域是根據所述堆疊式記憶體的所述邏輯晶片的多個工作溫度分布來對應地進行畫分；多個溫度感測器，分別對應所述多個記憶體區域的近旁而設置，用以分別檢測各所述多個記憶體區域的溫度；以及多個電源電路，分別對應所述多個記憶體區域的近旁而設置，用以分別提供內部電壓給各所述多個記憶體區域，提供給各所述多個記憶體區域的所述內部電壓是依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度來進行調整。
2. 如請求項1所述的堆疊式記憶體用的記憶體晶片，其中各所述電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收參考電壓，所述第二輸入端經由電阻耦接到接地，所述輸出端輸出所述內部電壓；以及可變電阻，耦接於所述放大器的所述輸出端與所述接地之間， 用以依據所述多個調整碼之一改變所述可變電阻的電阻值，以改變所述內部電壓。
3. 如請求項1所述的堆疊式記憶體用的記憶體晶片，其中各所述內部電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生；選擇器，用以根據所述暫存器提供的所述多個調整碼之一，從多個輸入電壓擇一輸出；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收所述選擇器輸出的所述多個輸入電壓之一，所述第二輸入端耦接到接地，所述輸出端輸出所述內部電壓；以及分壓電路，一端耦接參考電壓，另一端接地，用以將所述參考電壓分壓產生所述多個輸入電壓。
4. 如請求項1所述的堆疊式記憶體用的記憶體晶片，更包括多個更新周期調整電路，分別對應所述多個記憶體區域的近旁而設置，用以依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度，來調整各所述多個記憶體區域的更新週期。
5. 如請求項4所述的堆疊式記憶體用的記憶體晶片，其中各所述多個更新周期調整電路還包括暫存器，所述暫存器儲存多個更新調整碼，所述多個更新調整碼是根 據與所述更新周期調整電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生，所述記憶體區域的所述更新週期依據所述多個更新調整碼之一來調整。
6. 如請求項1所述的堆疊式記憶體用的記憶體晶片，其中所述多個記憶體區域的每一個的背面配置有多個測試接墊，用以對各所述多個記憶體區域獨立地進行測試。
7. 如請求項1所述的堆疊式記憶體用的記憶體晶片，其中各所述多個記憶體區域內更包括內部電源配線組，所述內部電源配線組包括內部電源主線以及與所述內部電源主線耦接的多個分支電源線，所述內部電源主線用以接收所述內部電壓，所述內部電源主線以及所述多個分支電源線上設置至少一監控點。
8. 如請求項7所述的堆疊式記憶體用的記憶體晶片，其中所述多個記憶體區域分別設置監控接墊，所述監控接墊耦接所述至少一監控點，用以監控各所述多個記憶體區域的電壓。
9. 如請求項1所述的堆疊式記憶體用的記憶體晶片，其中，所述多個記憶體區域之一或一部分還可以包括多個次記憶體區域， 所述多個次記憶體區域的每一個包括電源電路與溫度感測器，各所述次記憶體區域的所述電源電路耦接在一起。
10. 如請求項9所述的堆疊式記憶體用的記憶體晶片，其中，各所述次記憶體區域的所述電源電路共用補正資訊。
11. 一種堆疊式記憶體，包括：記憶體晶片；邏輯晶片，用以控制所述記憶體晶片，以面對面方式與所述記憶體晶片的正面貼合，其中所述記憶體晶片更包括：多個記憶體區域，其中所述多個記憶體區域的每一者還包括多個塊元，所述多個記憶體區域是根據所述堆疊式記憶體的所述邏輯晶片的多個工作溫度分布來對應地進行畫分；多個溫度感測器，分別對應所述多個記憶體區域的近旁而設置，用以分別檢測各所述多個記憶體區域的溫度；以及多個電源電路，分別對應所述多個記憶體區域的近旁而設置，用以分別提供內部電壓給各所述多個記憶體區域，提供給各所述多個記憶體區域的所述內部電壓是依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區域的溫度來進行調整。
12. 如請求項11所述的堆疊式記憶體，其中各所述電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的 溫度而產生；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收參考電壓，所述第二輸入端經由電阻耦接到接地，所述輸出端輸出所述內部電壓；以及可變電阻，耦接於所述放大器的所述輸出端與所述接地之間，用以依據所述多個調整碼之一改變所述可變電阻的電阻值，以改變所述內部電壓。
13. 如請求項11所述的堆疊式記憶體，其中各所述內部電源電路包括：暫存器，儲存多個調整碼，所述多個調整碼是根據與所述電源電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生；選擇器，用以根據所述暫存器提供的所述多個調整碼之一，從多個輸入電壓擇一輸出；放大器，具有第一輸入端、第二輸入端和輸出端，其中所述第一輸入端接收所述選擇器輸出的所述多個輸入電壓之一，所述第二輸入端耦接到接地，所述輸出端輸出所述內部電壓；以及分壓電路，一端耦接參考電壓，另一端接地，用以將所述參考電壓分壓產生所述多個輸入電壓。
14. 如請求項11所述的堆疊式記憶體，更包括多個更新周期調整電路，分別對應所述多個記憶體區域的近旁而設置，用以依據各所述多個溫度感測點所檢測到對應的各所述多個記憶體區 域的溫度，來調整各所述多個記憶體區域的更新週期。
15. 如請求項14所述的堆疊式記憶體，其中各所述多個更新周期調整電路還包括暫存器，所述暫存器儲存多個更新調整碼，所述多個更新調整碼是根據與所述更新周期調整電路相應的所述溫度感測器所感測到的相應的所述記憶體區域的溫度而產生，所述記憶體區域的所述更新週期依據所述多個更新調整碼之一來調整。
16. 如請求項11所述的堆疊式記憶體，其中所述多個記憶體區域的每一個的背面配置有多個測試接墊，用以對各所述多個記憶體區域獨立地進行測試。
17. 如請求項11所述的堆疊式記憶體，其中各所述多個記憶體區域內更包括內部電源配線組，所述內部電源配線組包括內部電源主線以及與所述內部電源主線耦接的多個分支電源線，所述內部電源主線用以接收所述內部電壓，所述內部電源主線以及所述多個分支電源線上設置至少一監控點。
18. 如請求項17所述的堆疊式記憶體，其中所述多個記憶體區域分別設置監控接墊，所述監控接墊耦接所述至少一監控點，用以監控各所述多個記憶體區域的電壓。
19. 如請求項11所述的堆疊式記憶體，其中所述多個記憶體區域之一或一部分還可以包括多個次記憶體區域，所述多個次記憶體區域的每一個包括電源電路與溫度感測器，各所述次記憶體區域的所述電源電路耦接在一起。
20. 如請求項19所述的堆疊式記憶體，其中各所述次記憶體區域的所述電源電路共用補正資訊。

Images