JP2003132678A - 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法 - Google Patents
温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法Info
- Publication number
- JP2003132678A JP2003132678A JP2001331304A JP2001331304A JP2003132678A JP 2003132678 A JP2003132678 A JP 2003132678A JP 2001331304 A JP2001331304 A JP 2001331304A JP 2001331304 A JP2001331304 A JP 2001331304A JP 2003132678 A JP2003132678 A JP 2003132678A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- voltage
- detection
- predetermined
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 336
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000010998 test method Methods 0.000 title claims abstract description 14
- 238000012360 testing method Methods 0.000 claims description 139
- 238000012937 correction Methods 0.000 claims description 68
- 230000008859 change Effects 0.000 claims description 14
- 230000006870 function Effects 0.000 abstract description 83
- 230000015654 memory Effects 0.000 abstract description 25
- 230000014759 maintenance of location Effects 0.000 abstract description 16
- 230000002829 reductive effect Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 52
- 238000009792 diffusion process Methods 0.000 description 32
- 230000001052 transient effect Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 14
- 230000004044 response Effects 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 206010037660 Pyrexia Diseases 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000008094 contradictory effect Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 102200091804 rs104894738 Human genes 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 所定温度をばらつき少なく検出し、検出され
た所定温度に応じて動作状態を最適化する温度検出機能
を備えた半導体装置、試験方法、及びリフレッシュ制御
方法を提供することを目的とすること 【解決手段】 メモリセル２６と、そのリフレッシュ周
期ｔＲＥＦを切り替えるリフレッシュ制御回路２５とを
備え、リファレンス部１３とレギュレータ部１４とを備
える電圧バイアス部１１からのバイアス電圧ＶＢ＋によ
りバイアスされる温度検出部１２Ａとを備える。温度検
出部１２Ａによる所定温度ｔｘ０の検出によりリフレッ
シュ制御回路２５の制御が切り替わり、高温領域におい
て短周期で、低温領域において長周期をリフレッシュ動
作を行わせることにより、全温度範囲でのメモリセル２
６のデータ保持特性を維持しながら低温領域における消
費電流ＩＤＤを低減することができる。
た所定温度に応じて動作状態を最適化する温度検出機能
を備えた半導体装置、試験方法、及びリフレッシュ制御
方法を提供することを目的とすること 【解決手段】 メモリセル２６と、そのリフレッシュ周
期ｔＲＥＦを切り替えるリフレッシュ制御回路２５とを
備え、リファレンス部１３とレギュレータ部１４とを備
える電圧バイアス部１１からのバイアス電圧ＶＢ＋によ
りバイアスされる温度検出部１２Ａとを備える。温度検
出部１２Ａによる所定温度ｔｘ０の検出によりリフレッ
シュ制御回路２５の制御が切り替わり、高温領域におい
て短周期で、低温領域において長周期をリフレッシュ動
作を行わせることにより、全温度範囲でのメモリセル２
６のデータ保持特性を維持しながら低温領域における消
費電流ＩＤＤを低減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、低温領域及び高温
領域を含めた全使用温度範囲において充分な動作性能を
得るために、ばらつき少なく検出された検出温度に応じ
て動作状態を最適化する温度検出機能を備えた半導体装
置に関するものであり、特に、半導体記憶装置における
動作性能の向上に関するものである。
領域を含めた全使用温度範囲において充分な動作性能を
得るために、ばらつき少なく検出された検出温度に応じ
て動作状態を最適化する温度検出機能を備えた半導体装
置に関するものであり、特に、半導体記憶装置における
動作性能の向上に関するものである。
【０００２】
【従来の技術】一般に、半導体装置を構成する半導体デ
バイスは温度特性を有しており、この半導体デバイスが
集積されて構成されている半導体装置は、その動作特性
上、温度特性を有している。また、半導体装置は、所定
の温度範囲において使用されることが一般的であり、全
使用温度範囲に対して所定の温度特性を有していること
が要請される。
バイスは温度特性を有しており、この半導体デバイスが
集積されて構成されている半導体装置は、その動作特性
上、温度特性を有している。また、半導体装置は、所定
の温度範囲において使用されることが一般的であり、全
使用温度範囲に対して所定の温度特性を有していること
が要請される。
【０００３】図２７には、代表的な動作特性である消費
電流ＩＤＤと各種の動作速度ｔＡＣＣＥＳＳについて、
ＣＭＯＳデバイスで構成された半導体装置を例にとり、
その温度特性を示している。図２７に示すように、ＣＭ
ＯＳデバイスで構成された半導体装置では一般的に、高
温になるほど動作速度ｔＡＣＣＥＳＳが低下し低温にな
るほど消費電流ＩＤＤが増加する傾向にある。各動作特
性は最悪条件において保証するので、使用温度範囲にお
ける最大値ｔｍａｘで各種の動作速度ｔＡＣＣＥＳＳを
保証し（図２７中、（Ａ））、使用温度範囲における最
小値ｔｍｉｎで消費電流ＩＤＤを保証する（図２７中、
（Ｂ））。これにより、全使用温度範囲（ｔｍｉｎ乃至
ｔｍａｘ）における動作特性上の仕様を保証している。
電流ＩＤＤと各種の動作速度ｔＡＣＣＥＳＳについて、
ＣＭＯＳデバイスで構成された半導体装置を例にとり、
その温度特性を示している。図２７に示すように、ＣＭ
ＯＳデバイスで構成された半導体装置では一般的に、高
温になるほど動作速度ｔＡＣＣＥＳＳが低下し低温にな
るほど消費電流ＩＤＤが増加する傾向にある。各動作特
性は最悪条件において保証するので、使用温度範囲にお
ける最大値ｔｍａｘで各種の動作速度ｔＡＣＣＥＳＳを
保証し（図２７中、（Ａ））、使用温度範囲における最
小値ｔｍｉｎで消費電流ＩＤＤを保証する（図２７中、
（Ｂ））。これにより、全使用温度範囲（ｔｍｉｎ乃至
ｔｍａｘ）における動作特性上の仕様を保証している。
【０００４】図２８、２９には、ＣＭＯＳデバイス構成
の半導体装置の代表例として半導体メモリについて、内
部構成（図２８）及びそれに係る動作の温度特性（図２
９）を示している。ここでは、半導体メモリのうちダイ
ナミックランダムアクセスメモリ（以下、ＤＲＡＭと略
記する）等のリフレッシュ動作を必要とする半導体メモ
リ１００におけるリフレッシュ制御に関する温度特性を
示している。
の半導体装置の代表例として半導体メモリについて、内
部構成（図２８）及びそれに係る動作の温度特性（図２
９）を示している。ここでは、半導体メモリのうちダイ
ナミックランダムアクセスメモリ（以下、ＤＲＡＭと略
記する）等のリフレッシュ動作を必要とする半導体メモ
リ１００におけるリフレッシュ制御に関する温度特性を
示している。
【０００５】従来より、図２８に示すように、半導体メ
モリ１００はリフレッシュ制御回路１０１によりメモリ
セル１０２のリフレッシュ周期ｔＲＥＦを制御されてい
る。図２９に示すように、メモリセル１０２において
は、温度上昇と共にリーク電流が増加すること等から電
荷等によるデータの保持特性は悪化し、データ保持時間
ｔＳＴは短くなる負の温度特性を示す。
モリ１００はリフレッシュ制御回路１０１によりメモリ
セル１０２のリフレッシュ周期ｔＲＥＦを制御されてい
る。図２９に示すように、メモリセル１０２において
は、温度上昇と共にリーク電流が増加すること等から電
荷等によるデータの保持特性は悪化し、データ保持時間
ｔＳＴは短くなる負の温度特性を示す。
【０００６】一方、リフレッシュ制御回路１０１により
設定されるリフレッシュ周期ｔＲＥＦは、リングオシレ
ータ等の発振回路等により設定されるが、ＣＭＯＳデバ
イスの各種動作速度ｔＡＣＣＥＳＳの温度特性により低
温ほど動作速度ｔＡＣＣＥＳＳが高速となる結果、使用
温度に対して正の温度特性を有する傾向にある（図２９
中、（II））。ここで、使用温度範囲内においてデータ
保持時間ｔＳＴと交差するようなリフレッシュ周期ｔＲ
ＥＦの設定では（図２９中、（Ｉ））、データ保持時間
ｔＳＴに比してリフレッシュ周期ｔＲＥＦが長い温度領
域が存在し（図２９中、（Ｃ））、メモリセル１０２内
のデータが消失してしまうため好ましくない。
設定されるリフレッシュ周期ｔＲＥＦは、リングオシレ
ータ等の発振回路等により設定されるが、ＣＭＯＳデバ
イスの各種動作速度ｔＡＣＣＥＳＳの温度特性により低
温ほど動作速度ｔＡＣＣＥＳＳが高速となる結果、使用
温度に対して正の温度特性を有する傾向にある（図２９
中、（II））。ここで、使用温度範囲内においてデータ
保持時間ｔＳＴと交差するようなリフレッシュ周期ｔＲ
ＥＦの設定では（図２９中、（Ｉ））、データ保持時間
ｔＳＴに比してリフレッシュ周期ｔＲＥＦが長い温度領
域が存在し（図２９中、（Ｃ））、メモリセル１０２内
のデータが消失してしまうため好ましくない。
【０００７】そこで、使用温度範囲における最大値ｔｍ
ａｘを越えた温度で、データ保持時間ｔＳＴと交差する
ようにリフレッシュ周期ｔＲＥＦを設定することが一般
的である（図２９中、（ＩＩ））。これにより、全使用
温度範囲（ｔｍｉｎ乃至ｔｍａｘ）において、データ保
持時間ｔＳＴより短いリフレッシュ周期ｔＲＥＦでリフ
レッシュ動作を行うこととなり、メモリセル１０２に記
憶されているデータは消失することはない。
ａｘを越えた温度で、データ保持時間ｔＳＴと交差する
ようにリフレッシュ周期ｔＲＥＦを設定することが一般
的である（図２９中、（ＩＩ））。これにより、全使用
温度範囲（ｔｍｉｎ乃至ｔｍａｘ）において、データ保
持時間ｔＳＴより短いリフレッシュ周期ｔＲＥＦでリフ
レッシュ動作を行うこととなり、メモリセル１０２に記
憶されているデータは消失することはない。
【０００８】
【発明が解決しようとする課題】しかしながら、例えば
ＣＭＯＳデバイスで構成された半導体装置では、消費電
流ＩＤＤ及び各種の動作速度ｔＡＣＣＥＳＳの動作保証
が、通常の使用温度領域ではない使用温度範囲における
最小値ｔｍｉｎ及び最大値ｔｍａｘで規定されてしま
い、この保証値に基づき半導体装置を使用したシステム
が設計・製造されてしまう。そのため、通常使用温度領
域での半導体装置の動作性能を充分に利用したシステム
を構成できない虞があり問題である。
ＣＭＯＳデバイスで構成された半導体装置では、消費電
流ＩＤＤ及び各種の動作速度ｔＡＣＣＥＳＳの動作保証
が、通常の使用温度領域ではない使用温度範囲における
最小値ｔｍｉｎ及び最大値ｔｍａｘで規定されてしま
い、この保証値に基づき半導体装置を使用したシステム
が設計・製造されてしまう。そのため、通常使用温度領
域での半導体装置の動作性能を充分に利用したシステム
を構成できない虞があり問題である。
【０００９】また、半導体メモリ１００においては、デ
ータ保持時間ｔＳＴの負の温度特性に加えてリフレッシ
ュ周期ｔＲＥＦの正の温度特性傾向により、使用温度範
囲の低温領域で設定されるリフレッシュ周期ｔＲＥＦは
データ保持時間ｔＳＴに比して過度に短く設定されるこ
ととなる（図２９中、（Ｄ））。このため、リフレッシ
ュ制御回路１０１は、メモリセル１０２のデータ保持時
間ｔＳＴに比して充分に短時間となり必要以上に過度な
頻度でリフレッシュ動作を行うこととなる。過度なリフ
レッシュ動作に伴う電流消費が余分となり低温領域での
消費電流ＩＤＤを充分に低減することができず、使用温
度範囲における最小値ｔｍｉｎで保証される消費電流Ｉ
ＤＤの動作特性を改善できないという問題がある。
ータ保持時間ｔＳＴの負の温度特性に加えてリフレッシ
ュ周期ｔＲＥＦの正の温度特性傾向により、使用温度範
囲の低温領域で設定されるリフレッシュ周期ｔＲＥＦは
データ保持時間ｔＳＴに比して過度に短く設定されるこ
ととなる（図２９中、（Ｄ））。このため、リフレッシ
ュ制御回路１０１は、メモリセル１０２のデータ保持時
間ｔＳＴに比して充分に短時間となり必要以上に過度な
頻度でリフレッシュ動作を行うこととなる。過度なリフ
レッシュ動作に伴う電流消費が余分となり低温領域での
消費電流ＩＤＤを充分に低減することができず、使用温
度範囲における最小値ｔｍｉｎで保証される消費電流Ｉ
ＤＤの動作特性を改善できないという問題がある。
【００１０】特に、上記半導体メモリ１００が常温以下
の温度で通常使用される携帯用機器等においては、常温
以下の低温領域で過度なリフレッシュ動作に伴う消費電
流ＩＤＤにより、バッテリー駆動による連続使用時間が
制限されてしまい問題である。
の温度で通常使用される携帯用機器等においては、常温
以下の低温領域で過度なリフレッシュ動作に伴う消費電
流ＩＤＤにより、バッテリー駆動による連続使用時間が
制限されてしまい問題である。
【００１１】本発明は前記従来技術の問題点を解消する
ためになされたものであり、所定温度をばらつき少なく
検出し、検出された所定温度に応じて動作状態を最適化
する温度検出機能を備えた半導体装置、試験方法、及び
温度検出機能を備えた半導体記憶装置のリフレッシュ制
御方法を提供することを目的とする。
ためになされたものであり、所定温度をばらつき少なく
検出し、検出された所定温度に応じて動作状態を最適化
する温度検出機能を備えた半導体装置、試験方法、及び
温度検出機能を備えた半導体記憶装置のリフレッシュ制
御方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る温度検出機能を備えた半導体装置
は、所定温度を検出する温度検出部と、温度検出部の正
電源側をバイアスする第１電圧を出力する第１電圧バイ
アス部と、第１電圧バイアス部から所定電圧降圧された
第２電圧を出力し、温度検出部の負電源側をバイアスす
る第２電圧バイアス部とを備え、温度検出部を、所定電
圧でバイアスすることを特徴とする。
に、請求項１に係る温度検出機能を備えた半導体装置
は、所定温度を検出する温度検出部と、温度検出部の正
電源側をバイアスする第１電圧を出力する第１電圧バイ
アス部と、第１電圧バイアス部から所定電圧降圧された
第２電圧を出力し、温度検出部の負電源側をバイアスす
る第２電圧バイアス部とを備え、温度検出部を、所定電
圧でバイアスすることを特徴とする。
【００１３】請求項１の温度検出機能を備えた半導体装
置では、温度検出部の正電源側に第１電圧が印加され、
負電源側に第２電圧が印加され、正電源側と負電源側と
の電圧差は所定電圧に維持される。
置では、温度検出部の正電源側に第１電圧が印加され、
負電源側に第２電圧が印加され、正電源側と負電源側と
の電圧差は所定電圧に維持される。
【００１４】この時、第１及び第２電圧間の電圧差とし
て所定電圧を維持する直流出力特性と共に、同等かつ同
位相の過渡応答出力特性を具備するようにしてもよい。
て所定電圧を維持する直流出力特性と共に、同等かつ同
位相の過渡応答出力特性を具備するようにしてもよい。
【００１５】これにより、温度検出部の正電源側に印加
される第１電圧と、負電源側に印加される第２電圧と
は、所定電圧の電圧差を維持しているので、温度検出部
の正／負電源間は、直流特性として所定電圧がバイアス
されると共に、過渡応答特性として所定電圧の電圧差に
維持することができる。温度検出部の正／負電源間には
常に所定電圧がバイアスされることとなり、バイアス電
圧の変動により、検出されるべき所定温度が変動するこ
となく安定した温度の検出をすることができる。
される第１電圧と、負電源側に印加される第２電圧と
は、所定電圧の電圧差を維持しているので、温度検出部
の正／負電源間は、直流特性として所定電圧がバイアス
されると共に、過渡応答特性として所定電圧の電圧差に
維持することができる。温度検出部の正／負電源間には
常に所定電圧がバイアスされることとなり、バイアス電
圧の変動により、検出されるべき所定温度が変動するこ
となく安定した温度の検出をすることができる。
【００１６】また、所定電圧は、外部電源電圧と接地電
圧との間の電圧差に比して小さいことが好ましい。これ
により、外部電源電圧に関する仕様上の許容電圧変動幅
に比して、電圧変動幅が抑制された所定電圧で温度検出
部をバイアスすることができる。検出されるべき所定温
度の変動を更に抑制することができる。
圧との間の電圧差に比して小さいことが好ましい。これ
により、外部電源電圧に関する仕様上の許容電圧変動幅
に比して、電圧変動幅が抑制された所定電圧で温度検出
部をバイアスすることができる。検出されるべき所定温
度の変動を更に抑制することができる。
【００１７】また、この他の手段として、温度検出機能
を備えた半導体装置は、所定温度を検出する温度検出部
と、温度検出部をバイアスするために、温度依存性が僅
少な所定電圧、あるいは所定の温度依存性を有する所定
電圧を出力する電圧バイアス部とを備える構成としても
良い。これにより、温度検出部をバイアスする所定電圧
の温度依存性を規定することにより、温度検出部の検出
精度を向上させることができる。
を備えた半導体装置は、所定温度を検出する温度検出部
と、温度検出部をバイアスするために、温度依存性が僅
少な所定電圧、あるいは所定の温度依存性を有する所定
電圧を出力する電圧バイアス部とを備える構成としても
良い。これにより、温度検出部をバイアスする所定電圧
の温度依存性を規定することにより、温度検出部の検出
精度を向上させることができる。
【００１８】また、加えて、温度検出部は、所定電圧側
に接続され、負の温度特性の降圧特性を有する降圧部を
備え、降圧部を介して生成される正の温度特性を有する
出力電圧に基づき温度検出を行う際、検出すべき温度以
上で動作状態を変化させるべき場合には、所定電圧は、
高温側における電圧値を設定値とする負の温度特性、又
は低温側における電圧値を設定値とする正の温度特性を
有し、検出すべき温度以下で動作状態を変化させるべき
場合には、所定電圧は、高温側における電圧値を設定値
とする正の温度特性、又は低温側における電圧値を設定
値とする負の温度特性を有する構成としてもよい。ここ
で、降圧部はダイオード素子を含む構成が好ましい。
に接続され、負の温度特性の降圧特性を有する降圧部を
備え、降圧部を介して生成される正の温度特性を有する
出力電圧に基づき温度検出を行う際、検出すべき温度以
上で動作状態を変化させるべき場合には、所定電圧は、
高温側における電圧値を設定値とする負の温度特性、又
は低温側における電圧値を設定値とする正の温度特性を
有し、検出すべき温度以下で動作状態を変化させるべき
場合には、所定電圧は、高温側における電圧値を設定値
とする正の温度特性、又は低温側における電圧値を設定
値とする負の温度特性を有する構成としてもよい。ここ
で、降圧部はダイオード素子を含む構成が好ましい。
【００１９】更に、温度検出部は、所定電圧側に接続さ
れ、正の温度特性の降圧特性を有する降圧部を備え、降
圧部を介して生成される負の温度特性を有する出力電圧
に基づき温度検出を行う際、検出すべき温度以上で動作
状態を変化させるべき場合には、所定電圧は、高温側に
おける電圧値を設定値とする正の温度特性、又は低温側
における電圧値を設定値とする負の温度特性を有し、検
出すべき温度以下で動作状態を変化させるべき場合に
は、所定電圧は、高温側における電圧値を設定値とする
負の温度特性、又は低温側における電圧値を設定値とす
る正の温度特性を有する構成としてもよい。ここで、降
圧部はＭＯＳトランジスタによる能動負荷を含むことが
好ましい。
れ、正の温度特性の降圧特性を有する降圧部を備え、降
圧部を介して生成される負の温度特性を有する出力電圧
に基づき温度検出を行う際、検出すべき温度以上で動作
状態を変化させるべき場合には、所定電圧は、高温側に
おける電圧値を設定値とする正の温度特性、又は低温側
における電圧値を設定値とする負の温度特性を有し、検
出すべき温度以下で動作状態を変化させるべき場合に
は、所定電圧は、高温側における電圧値を設定値とする
負の温度特性、又は低温側における電圧値を設定値とす
る正の温度特性を有する構成としてもよい。ここで、降
圧部はＭＯＳトランジスタによる能動負荷を含むことが
好ましい。
【００２０】これにより、電圧バイアス部と温度検出部
における降圧部の温度特性に応じて、所定温度の設定
を、検出すべき温度に対して余裕のある温度方向に設定
することができ、検出すべき温度を閾値とする動作状態
の変化を確実に行わせることができる。
における降圧部の温度特性に応じて、所定温度の設定
を、検出すべき温度に対して余裕のある温度方向に設定
することができ、検出すべき温度を閾値とする動作状態
の変化を確実に行わせることができる。
【００２１】また、電圧バイアス部、又は第１あるいは
第２電圧バイアス部のうち少なくとも何れか一方は、基
準電圧を出力するリファレンス部と、基準電圧に基づ
き、所定電圧、又は第１あるいは第２電圧を出力するレ
ギュレータ部とを備える構成とすることもできる。これ
により、所定電圧、又は第１あるいは第２電圧は基準電
圧から生成されるので、同等な直流特性、及び同等且つ
同相な過渡応答特性を有する電圧バイアス部、又は第１
あるいは第２電圧バイアス部を構成することができる。
第２電圧バイアス部のうち少なくとも何れか一方は、基
準電圧を出力するリファレンス部と、基準電圧に基づ
き、所定電圧、又は第１あるいは第２電圧を出力するレ
ギュレータ部とを備える構成とすることもできる。これ
により、所定電圧、又は第１あるいは第２電圧は基準電
圧から生成されるので、同等な直流特性、及び同等且つ
同相な過渡応答特性を有する電圧バイアス部、又は第１
あるいは第２電圧バイアス部を構成することができる。
【００２２】また、電圧バイアス部あるいはリファレン
ス部のうち少なくとも何れか一方、又は第１電圧バイア
ス部、第２電圧バイアス部、あるいはリファレンス部の
うち少なくとも何れか１つは、第１導電型ＭＯＳトラン
ジスタと、第１導電型ＭＯＳトランジスタのソース端子
に接続される抵抗素子と、第２導電型ＭＯＳトランジス
タで構成され、電流入力端子が第１導電型ＭＯＳトラン
ジスタのドレイン端子に接続されると共に、電流出力端
子が第１導電型ＭＯＳトランジスタのゲート端子に接続
されてフィードバックループを構成するカレントミラー
回路とを備えて構成されている。抵抗素子の抵抗値に応
じて、出力電圧及びその温度特性が変化するので、適宜
な抵抗値の抵抗素子を設定してやれば、所定電圧あるい
は基準電圧のうち少なくとも何れか一方、又は第１電
圧、第２電圧、あるいは基準電圧のうち少なくとも何れ
か１つを、僅少な温度依存性、あるいは所定の温度依存
性を有するように調整することができる。
ス部のうち少なくとも何れか一方、又は第１電圧バイア
ス部、第２電圧バイアス部、あるいはリファレンス部の
うち少なくとも何れか１つは、第１導電型ＭＯＳトラン
ジスタと、第１導電型ＭＯＳトランジスタのソース端子
に接続される抵抗素子と、第２導電型ＭＯＳトランジス
タで構成され、電流入力端子が第１導電型ＭＯＳトラン
ジスタのドレイン端子に接続されると共に、電流出力端
子が第１導電型ＭＯＳトランジスタのゲート端子に接続
されてフィードバックループを構成するカレントミラー
回路とを備えて構成されている。抵抗素子の抵抗値に応
じて、出力電圧及びその温度特性が変化するので、適宜
な抵抗値の抵抗素子を設定してやれば、所定電圧あるい
は基準電圧のうち少なくとも何れか一方、又は第１電
圧、第２電圧、あるいは基準電圧のうち少なくとも何れ
か１つを、僅少な温度依存性、あるいは所定の温度依存
性を有するように調整することができる。
【００２３】また、電圧バイアス部、又は第１あるいは
第２電圧バイアス部から温度検出部への所定電圧の供給
経路、又は第１あるいは第２電圧の供給経路のうち少な
くとも何れか一方は、ローパスフィルタ、あるいは容量
素子を備えることが好ましい。これにより、所定電圧、
又は第１あるいは第２電圧の何れの供給経路から電圧変
動が入力されても、直接にあるいは温度検出部を介して
電圧変動を抑制することができ、温度検出部へのバイア
ス電圧を安定化させることができる。
第２電圧バイアス部から温度検出部への所定電圧の供給
経路、又は第１あるいは第２電圧の供給経路のうち少な
くとも何れか一方は、ローパスフィルタ、あるいは容量
素子を備えることが好ましい。これにより、所定電圧、
又は第１あるいは第２電圧の何れの供給経路から電圧変
動が入力されても、直接にあるいは温度検出部を介して
電圧変動を抑制することができ、温度検出部へのバイア
ス電圧を安定化させることができる。
【００２４】また、請求項２に係る温度検出機能を備え
た半導体装置は、請求項１に記載の温度検出機能を備え
た半導体装置において、温度検出部は、所定温度の検出
を行なう所定温度検出部と、温度特性試験時の試験温度
を検出する試験温度検出部と、試験温度における試験温
度検出部の検出結果の誤差量に基づき、所定温度検出部
を補正する補正部とを備えることを特徴とする。
た半導体装置は、請求項１に記載の温度検出機能を備え
た半導体装置において、温度検出部は、所定温度の検出
を行なう所定温度検出部と、温度特性試験時の試験温度
を検出する試験温度検出部と、試験温度における試験温
度検出部の検出結果の誤差量に基づき、所定温度検出部
を補正する補正部とを備えることを特徴とする。
【００２５】また、請求項７に係る温度検出機能を備え
た半導体装置の試験方法は、温度特性試験時に、試験温
度の検出を行なう試験温度検出工程と、試験温度に対す
る検出結果の誤差量を測定する誤差測定工程と、測定さ
れた誤差量に基づき、所定温度を検出する温度検出部の
補正を行なう補正工程とを含むことを特徴とする。
た半導体装置の試験方法は、温度特性試験時に、試験温
度の検出を行なう試験温度検出工程と、試験温度に対す
る検出結果の誤差量を測定する誤差測定工程と、測定さ
れた誤差量に基づき、所定温度を検出する温度検出部の
補正を行なう補正工程とを含むことを特徴とする。
【００２６】請求項２の温度検出機能を備えた半導体装
置、また請求項７に係る温度検出機能を備えた半導体装
置の試験方法では、温度特性試験時の試験温度に対する
検出結果の誤差量を測定し、この誤差量に基づいて所定
温度を検出する温度検出部の補正を行なう。
置、また請求項７に係る温度検出機能を備えた半導体装
置の試験方法では、温度特性試験時の試験温度に対する
検出結果の誤差量を測定し、この誤差量に基づいて所定
温度を検出する温度検出部の補正を行なう。
【００２７】請求項３に係る温度検出機能を備えた半導
体装置は、請求項１に記載の温度検出機能を備えた半導
体装置において、温度検出部は、所定温度の検出を行な
う所定温度検出部と、温度特性試験時の検出温度が、試
験温度に設定されている試験温度検出部、高温側に微小
な検出温度差を有する第１近傍温度に設定されている第
１近傍温度検出部、及び低温側に微小な検出温度差を有
する第２近傍温度に設定されている第２近傍温度検出部
のうちの少なくとも何れか２つの検出部とを備え、試験
温度の検出の際、少なくとも何れか２つの検出部のう
ち、両端の検出温度が設定されている２つの検出部から
の検出結果が相反するように、少なくとも何れか２つの
検出部の各々に対する同等量の補正に基づき、所定温度
検出部を補正する補正部とを備えることを特徴とする。
体装置は、請求項１に記載の温度検出機能を備えた半導
体装置において、温度検出部は、所定温度の検出を行な
う所定温度検出部と、温度特性試験時の検出温度が、試
験温度に設定されている試験温度検出部、高温側に微小
な検出温度差を有する第１近傍温度に設定されている第
１近傍温度検出部、及び低温側に微小な検出温度差を有
する第２近傍温度に設定されている第２近傍温度検出部
のうちの少なくとも何れか２つの検出部とを備え、試験
温度の検出の際、少なくとも何れか２つの検出部のう
ち、両端の検出温度が設定されている２つの検出部から
の検出結果が相反するように、少なくとも何れか２つの
検出部の各々に対する同等量の補正に基づき、所定温度
検出部を補正する補正部とを備えることを特徴とする。
【００２８】また、請求項８に係る温度検出機能を備え
た半導体装置の試験方法は、温度特性試験時に、試験温
度の検出、試験温度に対して高温側に微小な検出温度差
を有する第１近傍温度の検出、及び低温側に微小な検出
温度差を有する第２近傍温度の検出のうち、少なくとも
何れか２種類の検出を行なう試験温度検出工程と、少な
くとも何れか２種類の検出のうち両端温度の検出結果が
相反するまでの差異を検出誤差として測定する誤差測定
工程と、測定された誤差量に基づき、所定温度を検出す
る温度検出部の補正を行なう補正工程とを含むことを特
徴とする。
た半導体装置の試験方法は、温度特性試験時に、試験温
度の検出、試験温度に対して高温側に微小な検出温度差
を有する第１近傍温度の検出、及び低温側に微小な検出
温度差を有する第２近傍温度の検出のうち、少なくとも
何れか２種類の検出を行なう試験温度検出工程と、少な
くとも何れか２種類の検出のうち両端温度の検出結果が
相反するまでの差異を検出誤差として測定する誤差測定
工程と、測定された誤差量に基づき、所定温度を検出す
る温度検出部の補正を行なう補正工程とを含むことを特
徴とする。
【００２９】請求項３の温度検出機能を備えた半導体装
置、また請求項８に係る温度検出機能を備えた半導体装
置の試験方法では、温度特性試験時の試験温度の検出に
当って、試験温度、試験温度を挟んだ第１及び第２近傍
温度から選択される少なくとも２つの温度検出結果を得
る。そして両端温度の検出結果が相反するまでの差異を
検出誤差として測定し、この誤差量に基づいて所定温度
を検出する温度検出部の補正を行なう。
置、また請求項８に係る温度検出機能を備えた半導体装
置の試験方法では、温度特性試験時の試験温度の検出に
当って、試験温度、試験温度を挟んだ第１及び第２近傍
温度から選択される少なくとも２つの温度検出結果を得
る。そして両端温度の検出結果が相反するまでの差異を
検出誤差として測定し、この誤差量に基づいて所定温度
を検出する温度検出部の補正を行なう。
【００３０】これにより、従来より行なわれている温度
特性試験で試験温度の検出を行い、実際の試験温度との
誤差量を測定して、この誤差量に基づいて、所定温度を
検出する温度検出部を相対的に補正することができる。
所定温度検出部あるいは温度検出部で検出すべき所定温
度での温度検出試験を行なうことなく、相対的に温度検
出部を補正することができ、試験時間の短縮化を図っ
て、試験コストを圧縮することができる。
特性試験で試験温度の検出を行い、実際の試験温度との
誤差量を測定して、この誤差量に基づいて、所定温度を
検出する温度検出部を相対的に補正することができる。
所定温度検出部あるいは温度検出部で検出すべき所定温
度での温度検出試験を行なうことなく、相対的に温度検
出部を補正することができ、試験時間の短縮化を図っ
て、試験コストを圧縮することができる。
【００３１】また、請求項３の温度検出機能を備えた半
導体装置、また請求項８に係る温度検出機能を備えた半
導体装置の試験方法では、試験温度あるいはその近傍温
度から選択される微小温度差を有する少なくとも２つの
温度を検出するので、２つの検出結果が相互に相反する
状態で試験温度は微小温度差内にあることとなる。微小
温度差を調製することにより、試験温度の検出精度を調
整することができるので、検出結果の誤差量の精度を調
整することができ、温度検出部を精度良く相対補正する
ことができる。
導体装置、また請求項８に係る温度検出機能を備えた半
導体装置の試験方法では、試験温度あるいはその近傍温
度から選択される微小温度差を有する少なくとも２つの
温度を検出するので、２つの検出結果が相互に相反する
状態で試験温度は微小温度差内にあることとなる。微小
温度差を調製することにより、試験温度の検出精度を調
整することができるので、検出結果の誤差量の精度を調
整することができ、温度検出部を精度良く相対補正する
ことができる。
【００３２】また、請求項３の温度検出機能を備えた半
導体装置、また請求項８に係る温度検出機能を備えた半
導体装置の試験方法においては、試験温度あるいはその
近傍温度から選択される微小温度差を有する少なくとも
２つの温度を検出するので、検出結果が実際の試験温度
に対して高温側／低温側の何れの側にずれているかの判
断をすることができ、補正手続きを効率よく実施するこ
とができる。
導体装置、また請求項８に係る温度検出機能を備えた半
導体装置の試験方法においては、試験温度あるいはその
近傍温度から選択される微小温度差を有する少なくとも
２つの温度を検出するので、検出結果が実際の試験温度
に対して高温側／低温側の何れの側にずれているかの判
断をすることができ、補正手続きを効率よく実施するこ
とができる。
【００３３】また、試験温度検出部と、前記第１近傍温
度検出部と、前記第２近傍温度検出部とを備えて、試験
温度の検出により、第１及び第２近傍温度検出部からの
検出結果が相反するまでの差異を補正した後、試験温度
検出部からの検出結果が反転までの差異を更に補正する
構成としてもよい。
度検出部と、前記第２近傍温度検出部とを備えて、試験
温度の検出により、第１及び第２近傍温度検出部からの
検出結果が相反するまでの差異を補正した後、試験温度
検出部からの検出結果が反転までの差異を更に補正する
構成としてもよい。
【００３４】また、試験温度検出工程で、試験温度、第
１近傍温度、及び第２近傍温度の検出を行い、誤差測定
工程で、第１及び第２近傍温度の検出結果が相反するま
での差異を検出誤差として測定した後、試験温度の検出
結果が反転するまでの差異を検出誤差として測定するよ
うにしてもよい。
１近傍温度、及び第２近傍温度の検出を行い、誤差測定
工程で、第１及び第２近傍温度の検出結果が相反するま
での差異を検出誤差として測定した後、試験温度の検出
結果が反転するまでの差異を検出誤差として測定するよ
うにしてもよい。
【００３５】これにより、第１及び第２近傍温度におけ
る検出結果が相反する補正を行なった後、更に試験温度
結果が反転する位置までの補正をすることができる。試
験温度の検出精度を向上させることができ、温度検出部
を精度良く相対補正することができる。
る検出結果が相反する補正を行なった後、更に試験温度
結果が反転する位置までの補正をすることができる。試
験温度の検出精度を向上させることができ、温度検出部
を精度良く相対補正することができる。
【００３６】また、補正部は、試験温度検出部、又は少
なくとも何れか２つの検出部に対する誤差量と同等量の
補正量を、所定温度検出部に施すことが好ましい。ま
た、補正工程では、誤差測定工程により測定された誤差
量と同等量の補正を、温度検出部に行なうことが好まし
い。これにより、温度特性試験時における試験温度の検
出誤差量に対する補正量と同じ補正量を、所定温度検出
部あるいは温度検出部の補正量として補正を行なうこと
ができる。
なくとも何れか２つの検出部に対する誤差量と同等量の
補正量を、所定温度検出部に施すことが好ましい。ま
た、補正工程では、誤差測定工程により測定された誤差
量と同等量の補正を、温度検出部に行なうことが好まし
い。これにより、温度特性試験時における試験温度の検
出誤差量に対する補正量と同じ補正量を、所定温度検出
部あるいは温度検出部の補正量として補正を行なうこと
ができる。
【００３７】また、所定温度検出部、試験温度検出部、
第１近傍温度検出部、及び第２近傍温度検出部は、温度
依存性を有する電圧が印加される抵抗素子群と、抵抗素
子群により分圧される適宜な分圧位置を選択する選択部
とを備えることが好ましい。また、補正部は、適宜な分
圧位置に隣接する隣接分圧位置を選択する補正選択部を
備えることが好ましい。これにより、検出すべき温度が
温度依存性を有する電圧値に変換されて検出される際、
各検出部の検出電圧は、抵抗素子群により抵抗分圧され
て相互に比例按分されるので、所定温度検出部の補正量
を、試験温度における各検出部の誤差量と同等量とする
ことができる。
第１近傍温度検出部、及び第２近傍温度検出部は、温度
依存性を有する電圧が印加される抵抗素子群と、抵抗素
子群により分圧される適宜な分圧位置を選択する選択部
とを備えることが好ましい。また、補正部は、適宜な分
圧位置に隣接する隣接分圧位置を選択する補正選択部を
備えることが好ましい。これにより、検出すべき温度が
温度依存性を有する電圧値に変換されて検出される際、
各検出部の検出電圧は、抵抗素子群により抵抗分圧され
て相互に比例按分されるので、所定温度検出部の補正量
を、試験温度における各検出部の誤差量と同等量とする
ことができる。
【００３８】また、試験温度検出部、第１近傍温度検出
部、及び第２近傍温度検出部は、温度特性試験時にのみ
活性化されることが好ましい。これにより、通常使用時
には非活性となり電流消費がなくなるので、消費電流が
増大することはない。
部、及び第２近傍温度検出部は、温度特性試験時にのみ
活性化されることが好ましい。これにより、通常使用時
には非活性となり電流消費がなくなるので、消費電流が
増大することはない。
【００３９】また、請求項４に係る温度検出機能を備え
た半導体装置は、請求項１乃至３の少なくとも何れか１
項に記載の温度検出機能を備えた半導体装置において、
温度検出部は、所定電圧と接地電圧との間、又は第１電
圧と第２電圧との間に接続され、温度により変化する出
力特性が相互に逆の温度依存性を有する第１及び第２回
路と、第１及び第２回路の出力値を比較する比較器とを
備えることが好ましい。これにより、相互に逆特性の出
力信号が交差することで所定温度を検出することができ
る。
た半導体装置は、請求項１乃至３の少なくとも何れか１
項に記載の温度検出機能を備えた半導体装置において、
温度検出部は、所定電圧と接地電圧との間、又は第１電
圧と第２電圧との間に接続され、温度により変化する出
力特性が相互に逆の温度依存性を有する第１及び第２回
路と、第１及び第２回路の出力値を比較する比較器とを
備えることが好ましい。これにより、相互に逆特性の出
力信号が交差することで所定温度を検出することができ
る。
【００４０】また、第１回路は、所定電圧、又は第１電
圧に接続され、温度依存性を有する第１回路ユニット
と、接地電圧、又は第２電圧に接続される第１抵抗素子
群とを備え、第１回路ユニットと第１抵抗素子群との接
続点を出力端子として構成されており、第２回路は、接
地電圧、又は第２電圧に接続され、第１回路ユニットと
同方向の温度依存性を有する第２回路ユニットと、所定
電圧、又は第１電圧に接続される第２抵抗素子群とを備
え、第２回路ユニットと第２抵抗素子群との接続点を出
力端子として構成されていることが好ましい。これによ
り、同方向の温度依存性を有する第１及び第２回路ユニ
ットと、第１及び第２抵抗素子群で温度検出部を構成す
ることができる。
圧に接続され、温度依存性を有する第１回路ユニット
と、接地電圧、又は第２電圧に接続される第１抵抗素子
群とを備え、第１回路ユニットと第１抵抗素子群との接
続点を出力端子として構成されており、第２回路は、接
地電圧、又は第２電圧に接続され、第１回路ユニットと
同方向の温度依存性を有する第２回路ユニットと、所定
電圧、又は第１電圧に接続される第２抵抗素子群とを備
え、第２回路ユニットと第２抵抗素子群との接続点を出
力端子として構成されていることが好ましい。これによ
り、同方向の温度依存性を有する第１及び第２回路ユニ
ットと、第１及び第２抵抗素子群で温度検出部を構成す
ることができる。
【００４１】また、所定温度検出部、試験温度検出部、
第１近傍温度検出部、及び第２近傍温度検出部に備えら
れる温度依存性を有する電圧が印加される抵抗素子群
は、第１あるいは第２抵抗素子群のうち少なくとも何れ
か一方であることが好ましい。これにより、第１あるい
は第２抵抗素子群の適宜な分圧位置から複数の出力端子
を取り出せば、複数の温度を検出することができる。
第１近傍温度検出部、及び第２近傍温度検出部に備えら
れる温度依存性を有する電圧が印加される抵抗素子群
は、第１あるいは第２抵抗素子群のうち少なくとも何れ
か一方であることが好ましい。これにより、第１あるい
は第２抵抗素子群の適宜な分圧位置から複数の出力端子
を取り出せば、複数の温度を検出することができる。
【００４２】また、接地電圧は、温度検出部への専用の
供給経路により供給されていることが好ましい。これに
より、周辺回路からのノイズの回り込みを防止すること
ができる。
供給経路により供給されていることが好ましい。これに
より、周辺回路からのノイズの回り込みを防止すること
ができる。
【００４３】また、第１及び第２回路ユニットは、ダイ
オード素子、ダイオード接続されたバイポーラ素子、あ
るいはダイオード接続されたＭＯＳトランジスタ素子で
構成することができる。
オード素子、ダイオード接続されたバイポーラ素子、あ
るいはダイオード接続されたＭＯＳトランジスタ素子で
構成することができる。
【００４４】また、ダイオード素子は、ウェル拡散層と
ＭＯＳトランジスタのソース・ドレイン用拡散層との間
で構成され、ウェル拡散層は、ＭＯＳトランジスタが配
置されるウェル拡散層とは分離独立して構成されること
が好ましい。また、基板層とＭＯＳトランジスタのソー
ス・ドレイン用拡散層との間で構成され、ソース・ドレ
イン用拡散層の周囲には、外部からの基板ノイズの影響
を抑止するためのシールド構造を有する構成としてもよ
い。これにより、従来のＭＯＳトランジスタ用プロセス
を使用してダイオード素子を構成することができる。更
に、分離独立したウェル拡散層やシールド構造により、
周辺回路からのノイズの回り込みを防止することができ
る。
ＭＯＳトランジスタのソース・ドレイン用拡散層との間
で構成され、ウェル拡散層は、ＭＯＳトランジスタが配
置されるウェル拡散層とは分離独立して構成されること
が好ましい。また、基板層とＭＯＳトランジスタのソー
ス・ドレイン用拡散層との間で構成され、ソース・ドレ
イン用拡散層の周囲には、外部からの基板ノイズの影響
を抑止するためのシールド構造を有する構成としてもよ
い。これにより、従来のＭＯＳトランジスタ用プロセス
を使用してダイオード素子を構成することができる。更
に、分離独立したウェル拡散層やシールド構造により、
周辺回路からのノイズの回り込みを防止することができ
る。
【００４５】また、請求項５に係る温度検出機能を備え
た半導体装置は、請求項１乃至４の少なくとも何れか１
項に記載の温度検出機能を備えた半導体装置において、
半導体装置は、半導体記憶装置であり、温度検出部によ
り検出される所定温度に応じて、リフレッシュ動作の周
期を切り替えるリフレッシュ周期制御部を備えることを
特徴とする。また、請求項９に係る温度検出機能を備え
た半導体記憶装置のリフレッシュ制御方法は、温度検出
部により検出される検出温度に応じて、リフレッシュ動
作の周期を切り替えることを特徴とする。
た半導体装置は、請求項１乃至４の少なくとも何れか１
項に記載の温度検出機能を備えた半導体装置において、
半導体装置は、半導体記憶装置であり、温度検出部によ
り検出される所定温度に応じて、リフレッシュ動作の周
期を切り替えるリフレッシュ周期制御部を備えることを
特徴とする。また、請求項９に係る温度検出機能を備え
た半導体記憶装置のリフレッシュ制御方法は、温度検出
部により検出される検出温度に応じて、リフレッシュ動
作の周期を切り替えることを特徴とする。
【００４６】請求項５の温度検出機能を備えた半導体装
置、また請求項９の温度検出機能を備えた半導体記憶装
置のリフレッシュ制御方法では、温度検出部により検出
される温度に応じて、リフレッシュ動作の周期を切り替
える。
置、また請求項９の温度検出機能を備えた半導体記憶装
置のリフレッシュ制御方法では、温度検出部により検出
される温度に応じて、リフレッシュ動作の周期を切り替
える。
【００４７】これにより、温度依存性を有するメモリセ
ルの蓄積電荷の保持特性に適合した周期でリフレッシュ
動作を行うことができ、広い温度範囲でデータの保持が
できると共に、必要以上のリフレッシュ動作を抑制し
て、リフレッシュ動作に伴う消費電流を低減することが
できる。
ルの蓄積電荷の保持特性に適合した周期でリフレッシュ
動作を行うことができ、広い温度範囲でデータの保持が
できると共に、必要以上のリフレッシュ動作を抑制し
て、リフレッシュ動作に伴う消費電流を低減することが
できる。
【００４８】また、請求項６に係る温度検出機能を備え
た半導体装置は、請求項５に記載の温度検出機能を備え
た半導体装置において、リフレッシュ周期制御部は、所
定温度以上あるいは所定温度より高温時にはリフレッシ
ュ動作の周期を短く設定し、所定温度より低温あるいは
所定温度以下の時には、リフレッシュ動作の周期を長く
設定することを特徴とする。
た半導体装置は、請求項５に記載の温度検出機能を備え
た半導体装置において、リフレッシュ周期制御部は、所
定温度以上あるいは所定温度より高温時にはリフレッシ
ュ動作の周期を短く設定し、所定温度より低温あるいは
所定温度以下の時には、リフレッシュ動作の周期を長く
設定することを特徴とする。
【００４９】また、請求項１０に係る温度検出機能を備
えた半導体記憶装置のリフレッシュ制御方法は、請求項
９に記載の温度検出機能を備えた半導体記憶装置のリフ
レッシュ制御方法において、検出温度が、所定温度以上
あるいは所定温度より高温である場合には、リフレッシ
ュ動作の周期を短く設定し、検出温度が、所定温度より
低温あるいは所定温度以下である場合には、リフレッシ
ュ動作の周期を長く設定することことを特徴とする。
えた半導体記憶装置のリフレッシュ制御方法は、請求項
９に記載の温度検出機能を備えた半導体記憶装置のリフ
レッシュ制御方法において、検出温度が、所定温度以上
あるいは所定温度より高温である場合には、リフレッシ
ュ動作の周期を短く設定し、検出温度が、所定温度より
低温あるいは所定温度以下である場合には、リフレッシ
ュ動作の周期を長く設定することことを特徴とする。
【００５０】請求項６の温度検出機能を備えた半導体装
置、また請求項１０の温度検出機能を備えた半導体記憶
装置のリフレッシュ制御方法では、所定温度以上あるい
は所定温度より高温時にはリフレッシュ動作の周期を短
く設定し、所定温度より低温あるいは所定温度以下の時
には、リフレッシュ動作の周期を長く設定する。
置、また請求項１０の温度検出機能を備えた半導体記憶
装置のリフレッシュ制御方法では、所定温度以上あるい
は所定温度より高温時にはリフレッシュ動作の周期を短
く設定し、所定温度より低温あるいは所定温度以下の時
には、リフレッシュ動作の周期を長く設定する。
【００５１】これにより、高温になるに従ってメモリセ
ルの蓄積電荷の保持時間が短くなるデータ保持特性に対
応して、データ保持時間が短くなる高温領域でリフレッ
シュ動作の周期を短く設定し、データ保持時間が長くな
る低温領域でリフレッシュ動作の周期を長く設定するこ
とができる。高温領域でのデータの保持ができると共
に、低温領域での必要以上のリフレッシュ動作を抑制し
て、リフレッシュ動作に伴う消費電流を低減することが
できる。特に、リフレッシュ周期を切り替える所定温度
を通常使用温度より高温側に設定しておけば、通常使用
温度ではリフレッシュ周期が長く設定されることとな
り、通常使用状態での低消費電流化を図ることができ
る。
ルの蓄積電荷の保持時間が短くなるデータ保持特性に対
応して、データ保持時間が短くなる高温領域でリフレッ
シュ動作の周期を短く設定し、データ保持時間が長くな
る低温領域でリフレッシュ動作の周期を長く設定するこ
とができる。高温領域でのデータの保持ができると共
に、低温領域での必要以上のリフレッシュ動作を抑制し
て、リフレッシュ動作に伴う消費電流を低減することが
できる。特に、リフレッシュ周期を切り替える所定温度
を通常使用温度より高温側に設定しておけば、通常使用
温度ではリフレッシュ周期が長く設定されることとな
り、通常使用状態での低消費電流化を図ることができ
る。
【００５２】
【発明の実施の形態】以下、本発明の温度検出機能を備
えた半導体装置、試験方法、及び温度検出機能を備えた
半導体記憶装置のリフレッシュ制御方法について具体化
した第１乃至第３実施形態を図１乃至図２６に基づき図
面を参照しつつ詳細に説明する。
えた半導体装置、試験方法、及び温度検出機能を備えた
半導体記憶装置のリフレッシュ制御方法について具体化
した第１乃至第３実施形態を図１乃至図２６に基づき図
面を参照しつつ詳細に説明する。
【００５３】図１は、第１実施形態の温度検出機能を備
えた半導体装置を示す回路ブロック図である。図２は、
第１実施形態の半導体装置における温度特性を示す特性
図である。図３は、第２実施形態の温度検出機能を備え
た半導体メモリを示す回路ブロック図である。図４は、
第２実施形態の半導体メモリのリフレッシュ制御特性に
おける温度依存性を示す特性図である。図５は、第１及
び第２実施形態の第１変形例を示す回路ブロック図であ
る。図６は、第１及び第２実施形態の第２変形例を示す
回路ブロック図である。図７は、リファレンス部の具体
例を示す回路図である。図８は、リファレンス部の具体
例の出力特性を示す特性図である。図９は、第１変形例
における電圧バイアス部の具体例を示す回路ブロック図
である。図１０は、第１変形例におけるリファレンス部
の具体例を示す回路図である。図１１は、レギュレータ
部のうちバイアス電圧ＶＢ＋を出力する具体例を示す回
路図である。図１２は、レギュレータ部のうちバイアス
電圧ＶＢ−を出力する具体例を示す回路図である。図１
３は、図１１のレギュレータ部の具体例をトランジスタ
レベルで示す回路図である。図１４は、温度検出部の具
体例を示す回路図である。図１５は、温度検出部の具体
例における温度特性を示す特性図である。図１６は、温
度検出部のダイオード構造の第１具体例を示す構造図で
ある。図１７は、温度検出部のダイオード構造の第２具
体例を示す構造図である。図１８は、温度検出部に印加
されるバイアス電圧における所定の温度依存性を示す特
性図である（検出される温度に対して高温側で状態変化
を生ずる場合）。図１９は、温度検出部に印加されるバ
イアス電圧における所定の温度依存性を示す特性図であ
る（検出される温度に対して低温側で状態変化を生ずる
場合）。図２０は、リフレッシュ制御回路の第１具体例
を示す回路図である。図２１は、リフレッシュ制御回路
の第２具体例を示す回路図である。図２２は、リフレッ
シュ制御回路の第３具体例を示す回路図である。図２３
は、リフレッシュ制御回路の第４具体例を示す回路図で
ある。図２４は、第３実施形態における温度検出部を示
す回路図である。図２５は、第３実施形態の温度検出部
における温度特性を示す特性図である。図２６は、第３
実施形態の温度検出部における温度特性を示す特性図で
ある（抵抗値が設定値に対して大きくなった場合）。
えた半導体装置を示す回路ブロック図である。図２は、
第１実施形態の半導体装置における温度特性を示す特性
図である。図３は、第２実施形態の温度検出機能を備え
た半導体メモリを示す回路ブロック図である。図４は、
第２実施形態の半導体メモリのリフレッシュ制御特性に
おける温度依存性を示す特性図である。図５は、第１及
び第２実施形態の第１変形例を示す回路ブロック図であ
る。図６は、第１及び第２実施形態の第２変形例を示す
回路ブロック図である。図７は、リファレンス部の具体
例を示す回路図である。図８は、リファレンス部の具体
例の出力特性を示す特性図である。図９は、第１変形例
における電圧バイアス部の具体例を示す回路ブロック図
である。図１０は、第１変形例におけるリファレンス部
の具体例を示す回路図である。図１１は、レギュレータ
部のうちバイアス電圧ＶＢ＋を出力する具体例を示す回
路図である。図１２は、レギュレータ部のうちバイアス
電圧ＶＢ−を出力する具体例を示す回路図である。図１
３は、図１１のレギュレータ部の具体例をトランジスタ
レベルで示す回路図である。図１４は、温度検出部の具
体例を示す回路図である。図１５は、温度検出部の具体
例における温度特性を示す特性図である。図１６は、温
度検出部のダイオード構造の第１具体例を示す構造図で
ある。図１７は、温度検出部のダイオード構造の第２具
体例を示す構造図である。図１８は、温度検出部に印加
されるバイアス電圧における所定の温度依存性を示す特
性図である（検出される温度に対して高温側で状態変化
を生ずる場合）。図１９は、温度検出部に印加されるバ
イアス電圧における所定の温度依存性を示す特性図であ
る（検出される温度に対して低温側で状態変化を生ずる
場合）。図２０は、リフレッシュ制御回路の第１具体例
を示す回路図である。図２１は、リフレッシュ制御回路
の第２具体例を示す回路図である。図２２は、リフレッ
シュ制御回路の第３具体例を示す回路図である。図２３
は、リフレッシュ制御回路の第４具体例を示す回路図で
ある。図２４は、第３実施形態における温度検出部を示
す回路図である。図２５は、第３実施形態の温度検出部
における温度特性を示す特性図である。図２６は、第３
実施形態の温度検出部における温度特性を示す特性図で
ある（抵抗値が設定値に対して大きくなった場合）。
【００５４】図１に示す第１実施形態の温度検出機能を
備えた半導体装置１では、内部回路１６と、内部回路１
６の動作状態を切り替える切り替え制御回路１５とを備
えている。更に、リファレンス部１３とレギュレータ部
１４とを備える電圧バイアス部１１と、レギュレータ部
１４からのバイアス電圧ＶＢ＋によりバイアスされる温
度検出部１２Ｂとを備えている。
備えた半導体装置１では、内部回路１６と、内部回路１
６の動作状態を切り替える切り替え制御回路１５とを備
えている。更に、リファレンス部１３とレギュレータ部
１４とを備える電圧バイアス部１１と、レギュレータ部
１４からのバイアス電圧ＶＢ＋によりバイアスされる温
度検出部１２Ｂとを備えている。
【００５５】リファレンス部１３は、外部から供給され
る外部電源電圧、あるいは内部にて外部電源電圧から降
圧された内部降圧電源により電源供給されており、リフ
ァレンス電圧ｖｒｅｆを出力する構成部である。出力さ
れるリファレンス電圧ｖｒｅｆは、電源電圧変動に対し
て安定して出力されると共に、温度依存性が僅少な、あ
るいは所定の温度依存性を有する電圧として出力され
る。
る外部電源電圧、あるいは内部にて外部電源電圧から降
圧された内部降圧電源により電源供給されており、リフ
ァレンス電圧ｖｒｅｆを出力する構成部である。出力さ
れるリファレンス電圧ｖｒｅｆは、電源電圧変動に対し
て安定して出力されると共に、温度依存性が僅少な、あ
るいは所定の温度依存性を有する電圧として出力され
る。
【００５６】また、レギュレータ部１４は、入力される
リファレンス電圧ｖｒｅｆに対してバイアス電圧ＶＢ＋
を出力する構成部である。リファレンス部１３からのリ
ファレンス電圧ｖｒｅｆでは後段の温度検出部１２Ｂを
駆動するのに不十分な場合に、充分な駆動能力を確保す
るために備えられるものである。バイアス電圧ＶＢ＋が
リファレンス電圧ｖｒｅｆと同一電圧で出力されるバッ
ファタイプ構成の他、リファレンス電圧ｖｒｅｆから抵
抗分圧等で電圧レベルを変換して出力するレベルシフト
タイプ構成とすることもできる。リファレンス電圧ｖｒ
ｅｆが安定した電圧であることに基づき、バイアス電圧
ＶＢ＋も安定した所定電圧として出力される。
リファレンス電圧ｖｒｅｆに対してバイアス電圧ＶＢ＋
を出力する構成部である。リファレンス部１３からのリ
ファレンス電圧ｖｒｅｆでは後段の温度検出部１２Ｂを
駆動するのに不十分な場合に、充分な駆動能力を確保す
るために備えられるものである。バイアス電圧ＶＢ＋が
リファレンス電圧ｖｒｅｆと同一電圧で出力されるバッ
ファタイプ構成の他、リファレンス電圧ｖｒｅｆから抵
抗分圧等で電圧レベルを変換して出力するレベルシフト
タイプ構成とすることもできる。リファレンス電圧ｖｒ
ｅｆが安定した電圧であることに基づき、バイアス電圧
ＶＢ＋も安定した所定電圧として出力される。
【００５７】温度検出部１２Ｂは、半導体装置１の使用
温度範囲内の所定温度を検出する構成部である。安定し
た所定電圧を有するバイアス電圧ＶＢ＋によりバイアス
されることにより、安定して所定温度を検出することが
できる。所定温度の検出結果は検出信号ＴＤＯＵＴ１、
ＴＤＯＵＴ２として切り替え制御回路１５に出力され
る。尚、温度検出部１２Ｂでは、後述するように２点の
温度を検出するため、各々の温度の検出結果として２種
類の検出信号ＴＤＯＵＴ１、ＴＤＯＵＴ２が出力され
る。
温度範囲内の所定温度を検出する構成部である。安定し
た所定電圧を有するバイアス電圧ＶＢ＋によりバイアス
されることにより、安定して所定温度を検出することが
できる。所定温度の検出結果は検出信号ＴＤＯＵＴ１、
ＴＤＯＵＴ２として切り替え制御回路１５に出力され
る。尚、温度検出部１２Ｂでは、後述するように２点の
温度を検出するため、各々の温度の検出結果として２種
類の検出信号ＴＤＯＵＴ１、ＴＤＯＵＴ２が出力され
る。
【００５８】ここで、安定した所定温度の検出をするた
め温度検出部１２Ｂへのバイアス電圧ＶＢ＋は安定した
所定電圧を維持することが好ましい。即ち、直流特性が
所定電圧に安定していることの他、半導体装置１内の回
路動作等に伴う過渡的な電源変動あるいは接地電圧変動
に対しても、電圧変動を招来することなく所定電圧に安
定していることが好ましい。そのため、バイアス電圧Ｖ
Ｂ＋やリファレンス電圧ｖｒｅｆの供給経路上の適宜な
位置にローパスフィルタや容量素子を備えておき、内部
回路の過渡応答に起因する過渡的なノイズを吸収するよ
うにすることが有効である。
め温度検出部１２Ｂへのバイアス電圧ＶＢ＋は安定した
所定電圧を維持することが好ましい。即ち、直流特性が
所定電圧に安定していることの他、半導体装置１内の回
路動作等に伴う過渡的な電源変動あるいは接地電圧変動
に対しても、電圧変動を招来することなく所定電圧に安
定していることが好ましい。そのため、バイアス電圧Ｖ
Ｂ＋やリファレンス電圧ｖｒｅｆの供給経路上の適宜な
位置にローパスフィルタや容量素子を備えておき、内部
回路の過渡応答に起因する過渡的なノイズを吸収するよ
うにすることが有効である。
【００５９】過渡ノイズを抑制する他の方法として、温
度検出部１２Ｂへのバイアス電圧ＶＢ＋や接地電圧を、
他の内部回路への供給経路とは分離して設けることも有
効である。この時、供給経路の分岐点にローパスフィル
タや容量素子を接続しておけば、他の内部回路で発生し
た過渡ノイズは分岐点で吸収されるため、温度検出部１
２Ｂに過渡ノイズが回り込む虞がなく好適である。
度検出部１２Ｂへのバイアス電圧ＶＢ＋や接地電圧を、
他の内部回路への供給経路とは分離して設けることも有
効である。この時、供給経路の分岐点にローパスフィル
タや容量素子を接続しておけば、他の内部回路で発生し
た過渡ノイズは分岐点で吸収されるため、温度検出部１
２Ｂに過渡ノイズが回り込む虞がなく好適である。
【００６０】温度検出部１２Ｂからの検出信号ＴＤＯＵ
Ｔ１、ＴＤＯＵＴ２を受けた切り替え制御回路１５は、
各々の検出信号ＴＤＯＵＴ１、ＴＤＯＵＴ２に応じて内
部回路１６の動作状態を切り替えるための制御信号を出
力する。ここで、内部回路１６における動作状態の切り
替えとしては、例えば、高温領域においては、内部回路
１６内のクリティカルパスの駆動能力を強化するために
駆動回路の構成トランジスタの数やサイズを増加させて
駆動能力を強化すること等が考えられる。これにより、
クリティカルパスの動作速度ｔＡＣＣＥＳＳを改善する
ことができる。また、低温領域においては、逆にクリテ
ィカルパスの駆動能力を制限すること等が考えられる。
これにより、内部回路１６における消費電流ＩＤＤを低
減することができる。
Ｔ１、ＴＤＯＵＴ２を受けた切り替え制御回路１５は、
各々の検出信号ＴＤＯＵＴ１、ＴＤＯＵＴ２に応じて内
部回路１６の動作状態を切り替えるための制御信号を出
力する。ここで、内部回路１６における動作状態の切り
替えとしては、例えば、高温領域においては、内部回路
１６内のクリティカルパスの駆動能力を強化するために
駆動回路の構成トランジスタの数やサイズを増加させて
駆動能力を強化すること等が考えられる。これにより、
クリティカルパスの動作速度ｔＡＣＣＥＳＳを改善する
ことができる。また、低温領域においては、逆にクリテ
ィカルパスの駆動能力を制限すること等が考えられる。
これにより、内部回路１６における消費電流ＩＤＤを低
減することができる。
【００６１】図２に示す第１実施形態の半導体装置１に
おける動作特性の温度による最適化例では、動作特性の
代表例として、消費電流ＩＤＤと動作速度ｔＡＣＣＥＳ
Ｓとの温度特性を例示している。図２では、温度検出部
１２Ｂにより、２点の所定温度ｔｘ１、ｔｘ２が検出さ
れ、それぞれの温度ｔｘ１、ｔｘ２において内部回路１
６の動作状態が切り替えられる。
おける動作特性の温度による最適化例では、動作特性の
代表例として、消費電流ＩＤＤと動作速度ｔＡＣＣＥＳ
Ｓとの温度特性を例示している。図２では、温度検出部
１２Ｂにより、２点の所定温度ｔｘ１、ｔｘ２が検出さ
れ、それぞれの温度ｔｘ１、ｔｘ２において内部回路１
６の動作状態が切り替えられる。
【００６２】第１の所定温度ｔｘ１では、使用温度範囲
における最小値ｔｍｉｎで保証される消費電流ＩＤＤを
改善するための設定である。検出温度が第１の所定温度
ｔｘ１以下であることを検出する検出信号ＴＤＯＵＴ１
により、切り替え制御回路１５が内部回路１６における
クリティカルパスの駆動能力を制限するように制御信号
を出力する。第１の所定温度ｔｘ１以下では駆動能力が
制限されるため、消費電流ＩＤＤが低減され特性保証値
は改善される。尚、駆動能力を制限することにより動作
速度ｔＡＣＣＥＳＳは悪化の方向にシフトするが、この
シフト量が特性保証値の範囲内に収まっていれば問題と
はならない。
における最小値ｔｍｉｎで保証される消費電流ＩＤＤを
改善するための設定である。検出温度が第１の所定温度
ｔｘ１以下であることを検出する検出信号ＴＤＯＵＴ１
により、切り替え制御回路１５が内部回路１６における
クリティカルパスの駆動能力を制限するように制御信号
を出力する。第１の所定温度ｔｘ１以下では駆動能力が
制限されるため、消費電流ＩＤＤが低減され特性保証値
は改善される。尚、駆動能力を制限することにより動作
速度ｔＡＣＣＥＳＳは悪化の方向にシフトするが、この
シフト量が特性保証値の範囲内に収まっていれば問題と
はならない。
【００６３】また、第２の所定温度ｔｘ２では、使用温
度範囲における最大値ｔｍａｘで保証される動作速度ｔ
ＡＣＣＥＳＳを改善するための設定である。検出温度が
第２の所定温度ｔｘ２以上であることを検出する検出信
号ＴＤＯＵＴ２により、切り替え制御回路１５が内部回
路１６におけるクリティカルパスの駆動能力を強化する
ように制御信号を出力する。第２の所定温度ｔｘ２以上
では、駆動能力が強化されるため動作速度ｔＡＣＣＥＳ
Ｓが高速となり特性保証値は改善される。尚、駆動能力
を強化することにより消費電流ＩＤＤは増加の方向にシ
フトするが、このシフト量が特性保証値の範囲内に収ま
っていれば問題とはならない。
度範囲における最大値ｔｍａｘで保証される動作速度ｔ
ＡＣＣＥＳＳを改善するための設定である。検出温度が
第２の所定温度ｔｘ２以上であることを検出する検出信
号ＴＤＯＵＴ２により、切り替え制御回路１５が内部回
路１６におけるクリティカルパスの駆動能力を強化する
ように制御信号を出力する。第２の所定温度ｔｘ２以上
では、駆動能力が強化されるため動作速度ｔＡＣＣＥＳ
Ｓが高速となり特性保証値は改善される。尚、駆動能力
を強化することにより消費電流ＩＤＤは増加の方向にシ
フトするが、このシフト量が特性保証値の範囲内に収ま
っていれば問題とはならない。
【００６４】図３に示す第２実施形態の温度検出機能を
備えた半導体メモリ２では、第１実施形態の半導体装置
１における切り替え制御回路１５及び内部回路１６に代
えて、半導体記憶装置２に特有な構成として、リフレッ
シュ制御回路２５及びメモリセル２６を備えている。更
に温度検出部１２Ｂに代えて、温度検出部１２Ａを備え
ている。尚、第１実施形態における構成要素と同一の構
成要素については、同一の符号を付しており同一の作用
・効果を奏するものであり、ここでの説明は省略する。
備えた半導体メモリ２では、第１実施形態の半導体装置
１における切り替え制御回路１５及び内部回路１６に代
えて、半導体記憶装置２に特有な構成として、リフレッ
シュ制御回路２５及びメモリセル２６を備えている。更
に温度検出部１２Ｂに代えて、温度検出部１２Ａを備え
ている。尚、第１実施形態における構成要素と同一の構
成要素については、同一の符号を付しており同一の作用
・効果を奏するものであり、ここでの説明は省略する。
【００６５】温度検出部１２Ａは温度検出部１２Ｂと同
様に、半導体記憶装置２の使用温度範囲内の所定温度を
検出する構成部である。安定した所定電圧を有するバイ
アス電圧ＶＢ＋によりバイアスされることにより、安定
して所定温度を検出することができる。所定温度の検出
結果は検出信号ＴＤＯＵＴとして切り替え制御回路１５
に出力される。尚、温度検出部１２Ａでは、後述するよ
うに１点の温度を検出する。
様に、半導体記憶装置２の使用温度範囲内の所定温度を
検出する構成部である。安定した所定電圧を有するバイ
アス電圧ＶＢ＋によりバイアスされることにより、安定
して所定温度を検出することができる。所定温度の検出
結果は検出信号ＴＤＯＵＴとして切り替え制御回路１５
に出力される。尚、温度検出部１２Ａでは、後述するよ
うに１点の温度を検出する。
【００６６】温度検出部１２Ａからの検出信号ＴＤＯＵ
Ｔを受けたリフレッシュ制御回路２５は、メモリセル２
６における負の温度特性を示すデータ保持時間ｔＳＴに
対して安定したデータ保持特性を得るために、検出信号
ＴＤＯＵＴによりリフレッシュ周期ｔＲＥＦを切り替え
るための制御信号を出力する。
Ｔを受けたリフレッシュ制御回路２５は、メモリセル２
６における負の温度特性を示すデータ保持時間ｔＳＴに
対して安定したデータ保持特性を得るために、検出信号
ＴＤＯＵＴによりリフレッシュ周期ｔＲＥＦを切り替え
るための制御信号を出力する。
【００６７】図４には、第２実施形態の半導体記憶装置
２におけるリフレッシュ周期ｔＲＥＦの温度による最適
化例を示している。図４では、使用温度範囲内の所定温
度ｔｘ０においてリフレッシュ周期ｔＲＥＦをディジタ
ル的に切り替える。これにより、所定温度ｔｘ０以上の
使用温度範囲でフレッシュ周期ｔＲＥＦを短い周期に維
持したまま（図４中、（ＩＩ））、所定温度ｔｘ０以下
の使用温度範囲ではリフレッシュ周期ｔＲＥＦを長く設
定することができる（図４中、（Ｉ））。
２におけるリフレッシュ周期ｔＲＥＦの温度による最適
化例を示している。図４では、使用温度範囲内の所定温
度ｔｘ０においてリフレッシュ周期ｔＲＥＦをディジタ
ル的に切り替える。これにより、所定温度ｔｘ０以上の
使用温度範囲でフレッシュ周期ｔＲＥＦを短い周期に維
持したまま（図４中、（ＩＩ））、所定温度ｔｘ０以下
の使用温度範囲ではリフレッシュ周期ｔＲＥＦを長く設
定することができる（図４中、（Ｉ））。
【００６８】このリフレッシュ周期ｔＲＥＦの切り替え
は、温度検出部１２Ａからの検出信号ＴＤＯＵＴにより
リフレッシュ制御回路２５に備えられているリングオシ
レータ等の発振回路等の発振周期を切り替えること等に
より行なわれる。低温領域で長くなるメモリセル２６の
データ保持時間ｔＳＴに応じて、リフレッシュ周期ｔＲ
ＥＦを長く設定することができ、低温領域での消費電流
ＩＤＤの低減を図り、使用温度範囲における最小値ｔｍ
ｉｎで保証される消費電流ＩＤＤを改善することができ
る。
は、温度検出部１２Ａからの検出信号ＴＤＯＵＴにより
リフレッシュ制御回路２５に備えられているリングオシ
レータ等の発振回路等の発振周期を切り替えること等に
より行なわれる。低温領域で長くなるメモリセル２６の
データ保持時間ｔＳＴに応じて、リフレッシュ周期ｔＲ
ＥＦを長く設定することができ、低温領域での消費電流
ＩＤＤの低減を図り、使用温度範囲における最小値ｔｍ
ｉｎで保証される消費電流ＩＤＤを改善することができ
る。
【００６９】尚、温度切り替えの具体例として、使用温
度範囲が０℃〜９０℃（ｔｍｉｎ＝０℃、ｔｍａｘ＝９
０℃）である半導体メモリ２を考える。リフレッシュ周
期ｔＲＥＦを切り替える所定温度ｔｘ０として、例えば
５０℃を設定すれば（ｔｘ０＝５０℃）、半導体メモリ
２を組み込んだ携帯機器等のシステムにおける通常使用
温度である４０℃程度以下の温度においては、リフレッ
シュ周期ｔＲＥＦは長周期に設定されている。これによ
り、使用温度範囲の最小値ｔｍｉｎ（＝０℃）に加えて
通常使用温度域においても消費電流ＩＤＤを低減するこ
とができる。通常使用温度範囲での低消費電流化を図る
ことができ、バッテリー駆動の携帯機器等における長時
間の連続使用時間に資するところ大である。
度範囲が０℃〜９０℃（ｔｍｉｎ＝０℃、ｔｍａｘ＝９
０℃）である半導体メモリ２を考える。リフレッシュ周
期ｔＲＥＦを切り替える所定温度ｔｘ０として、例えば
５０℃を設定すれば（ｔｘ０＝５０℃）、半導体メモリ
２を組み込んだ携帯機器等のシステムにおける通常使用
温度である４０℃程度以下の温度においては、リフレッ
シュ周期ｔＲＥＦは長周期に設定されている。これによ
り、使用温度範囲の最小値ｔｍｉｎ（＝０℃）に加えて
通常使用温度域においても消費電流ＩＤＤを低減するこ
とができる。通常使用温度範囲での低消費電流化を図る
ことができ、バッテリー駆動の携帯機器等における長時
間の連続使用時間に資するところ大である。
【００７０】図５には、第１及び第２実施形態の第１変
形例Ａを示している。第１及び第２実施形態の温度検出
部１２Ａ、１２Ｂでは、印加される電圧バイアスＶＢ＋
は接地電圧との間で印加されることにより温度検出部１
２Ａ、１２Ｂを動作させる構成であった。そのため、電
圧バイアスＶＢ＋に対しては電源電圧変動や過渡ノイズ
に対して安定した電圧出力が要求されると共に、僅少な
温度依存性あるいは所定の温度依存性を有する必要があ
った。これに対して第１変形例Ａの温度検出部２２で
は、正電源側へのバイアス電圧ＶＢ＋に加えて、負電源
側にも接地電圧に代えてバイアス電圧ＶＢ−を供給する
構成である。
形例Ａを示している。第１及び第２実施形態の温度検出
部１２Ａ、１２Ｂでは、印加される電圧バイアスＶＢ＋
は接地電圧との間で印加されることにより温度検出部１
２Ａ、１２Ｂを動作させる構成であった。そのため、電
圧バイアスＶＢ＋に対しては電源電圧変動や過渡ノイズ
に対して安定した電圧出力が要求されると共に、僅少な
温度依存性あるいは所定の温度依存性を有する必要があ
った。これに対して第１変形例Ａの温度検出部２２で
は、正電源側へのバイアス電圧ＶＢ＋に加えて、負電源
側にも接地電圧に代えてバイアス電圧ＶＢ−を供給する
構成である。
【００７１】第１変形例Ａでは、第１及び第２実施形態
におけるリファレンス部１３とレギュレータ部１４とを
備える電圧バイアス部１１に代えて、リファレンス部２
３と２セットのレギュレータ部２４Ｕ、２４Ｌとを備え
る電圧バイアス部２１を備えている。更に、温度検出部
１２Ａ、１２Ｂに代えて温度検出部２２を備えている。
第１変形例Ａは第１及び第２実施形態の何れにも適用で
きる構成であり、切り替え制御回路１５あるいはリフレ
ッシュ制御回路２５を代表して（リフレッシュ又は切り
替え）制御回路３５として、内部回路１６あるいはメモ
リセル２６を代表してメモリセル又は内部回路３６を備
えている。尚、切り替え制御回路３５による内部回路３
６の切り替え制御、及びリフレッシュ制御回路３５によ
るメモリセル３６のリフレッシュ制御は、第１及び第２
実施形態と同様の作用・効果を奏するものであり、ここ
での説明は省略する。
におけるリファレンス部１３とレギュレータ部１４とを
備える電圧バイアス部１１に代えて、リファレンス部２
３と２セットのレギュレータ部２４Ｕ、２４Ｌとを備え
る電圧バイアス部２１を備えている。更に、温度検出部
１２Ａ、１２Ｂに代えて温度検出部２２を備えている。
第１変形例Ａは第１及び第２実施形態の何れにも適用で
きる構成であり、切り替え制御回路１５あるいはリフレ
ッシュ制御回路２５を代表して（リフレッシュ又は切り
替え）制御回路３５として、内部回路１６あるいはメモ
リセル２６を代表してメモリセル又は内部回路３６を備
えている。尚、切り替え制御回路３５による内部回路３
６の切り替え制御、及びリフレッシュ制御回路３５によ
るメモリセル３６のリフレッシュ制御は、第１及び第２
実施形態と同様の作用・効果を奏するものであり、ここ
での説明は省略する。
【００７２】リファレンス部２３は、外部から供給され
る外部電源電圧、あるいは内部にて外部電源電圧から降
圧された内部降圧電源により電源供給されており、２種
類のリファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５を出
力している。後述するように２種類のリファレンス電圧
ｖｒｅｆ２０、ｖｒｅｆ０５は１つの基準電圧ｖｒｅｆ
に対して抵抗分圧等で生成することができる。従って、
リファレンス電圧間の差電圧は、直流的に一定の電圧差
を有すると共に、各々のリファレンス電圧ｖｒｅｆ２
０、ｖｒｅｆ０５は過渡的な電圧変動に対して同相特性
を有するため過渡応答的にも一定の電圧差を維持するこ
とができる。また、温度依存性も同等である。
る外部電源電圧、あるいは内部にて外部電源電圧から降
圧された内部降圧電源により電源供給されており、２種
類のリファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５を出
力している。後述するように２種類のリファレンス電圧
ｖｒｅｆ２０、ｖｒｅｆ０５は１つの基準電圧ｖｒｅｆ
に対して抵抗分圧等で生成することができる。従って、
リファレンス電圧間の差電圧は、直流的に一定の電圧差
を有すると共に、各々のリファレンス電圧ｖｒｅｆ２
０、ｖｒｅｆ０５は過渡的な電圧変動に対して同相特性
を有するため過渡応答的にも一定の電圧差を維持するこ
とができる。また、温度依存性も同等である。
【００７３】また、レギュレータ部２４Ｕ、２４Ｌは、
入力される２種類のリファレンス電圧ｖｒｅｆ２０、ｖ
ｒｅｆ０５の各々に対して正電源側のバイアス電圧ＶＢ
＋及び負電源側のバイアス電圧ＶＢ−を出力する。
入力される２種類のリファレンス電圧ｖｒｅｆ２０、ｖ
ｒｅｆ０５の各々に対して正電源側のバイアス電圧ＶＢ
＋及び負電源側のバイアス電圧ＶＢ−を出力する。
【００７４】尚、レギュレータ部２４Ｕ、２４Ｌによる
駆動能力の確保、及び駆動能力確保のための構成、ま
た、リファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５、及
びバイアス電圧ＶＢ＋、ＶＢ−の電圧安定性について
は、第１及び第２実施形態における場合と同様であり、
ここでの説明は省略する。
駆動能力の確保、及び駆動能力確保のための構成、ま
た、リファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５、及
びバイアス電圧ＶＢ＋、ＶＢ−の電圧安定性について
は、第１及び第２実施形態における場合と同様であり、
ここでの説明は省略する。
【００７５】温度検出部２２では、正電源側にバイアス
電圧ＶＢ＋が供給されると共に、負電源側にバイアス電
圧ＶＢ−が供給される。リファレンス電圧ｖｒｅｆ２
０、ｖｒｅｆ０５の差電圧は直流的にも過渡応答的にも
一定の電圧差を有するので、リファレンス電圧ｖｒｅｆ
２０、ｖｒｅｆ０５から生成されるバイアス電圧ＶＢ
＋、ＶＢ−の差電圧を、直流的かつ過渡応答的に、しか
も温度に拠らず一定の電圧差を有する所定電圧とするこ
とができる。従って、温度検出部２２には常に一定の安
定した所定電圧が印加されることとなり、安定して所定
温度を検出することができる。所定温度の検出結果は検
出信号ＴＤＯＵＴとして（リフレッシュ又は切り替え）
制御回路３５に出力される。第１及び第２実施形態にお
ける電圧バイアス部１１で必要であった、僅少あるいは
所定の温度依存性は必要ではなくなり、バイアス電圧Ｖ
Ｂ＋、ＶＢ−をより簡便に生成することができる。
電圧ＶＢ＋が供給されると共に、負電源側にバイアス電
圧ＶＢ−が供給される。リファレンス電圧ｖｒｅｆ２
０、ｖｒｅｆ０５の差電圧は直流的にも過渡応答的にも
一定の電圧差を有するので、リファレンス電圧ｖｒｅｆ
２０、ｖｒｅｆ０５から生成されるバイアス電圧ＶＢ
＋、ＶＢ−の差電圧を、直流的かつ過渡応答的に、しか
も温度に拠らず一定の電圧差を有する所定電圧とするこ
とができる。従って、温度検出部２２には常に一定の安
定した所定電圧が印加されることとなり、安定して所定
温度を検出することができる。所定温度の検出結果は検
出信号ＴＤＯＵＴとして（リフレッシュ又は切り替え）
制御回路３５に出力される。第１及び第２実施形態にお
ける電圧バイアス部１１で必要であった、僅少あるいは
所定の温度依存性は必要ではなくなり、バイアス電圧Ｖ
Ｂ＋、ＶＢ−をより簡便に生成することができる。
【００７６】尚、バイアス電圧ＶＢ＋、ＶＢ−の安定化
のために、ローパスフィルタや容量素子を備えたり、バ
イアス電圧ＶＢ＋、ＶＢ−を温度検出部２２にのみ供給
する供給経路を設ける等の方策は、第１及び第２実施形
態の場合と同様に適用することができる。
のために、ローパスフィルタや容量素子を備えたり、バ
イアス電圧ＶＢ＋、ＶＢ−を温度検出部２２にのみ供給
する供給経路を設ける等の方策は、第１及び第２実施形
態の場合と同様に適用することができる。
【００７７】図６には、第１及び第２実施形態の第２変
形例Ｂを示している。第２変形例Ｂでは、第１及び第２
実施形態におけるリファレンス部１３とレギュレータ部
１４とを備える電圧バイアス部１１に代えて、リファレ
ンス部１３と２組のレギュレータ部４２、４３とを備え
る電圧バイアス部４１を備えている。
形例Ｂを示している。第２変形例Ｂでは、第１及び第２
実施形態におけるリファレンス部１３とレギュレータ部
１４とを備える電圧バイアス部１１に代えて、リファレ
ンス部１３と２組のレギュレータ部４２、４３とを備え
る電圧バイアス部４１を備えている。
【００７８】第２変形例Ｂでは、２組のレギュレータ部
４２、４３のうち、メモリセル又は内部回路３６にバイ
アス電圧を供給するレギュレータ部４３とは別に分離独
立したレギュレータ部４２を備えており、温度検出部１
２Ａ又は１２Ｂにのみ専用にバイアス電圧ＶＢ＋を供給
している。これにより、メモリセル又は内部回路３６の
動作による過渡的なノイズが温度検出部１２Ａ又は１２
Ｂへのバイアス電圧ＶＢ＋に混入する虞がなくなり、安
定したバイアス電圧ＶＢ＋を印加することができる。
尚、レギュレータ部４２はレギュレータ部１４と同様の
構成ある。また、レギュレータ部４２及び温度検出部１
２Ａ、１２Ｂに代えて、レギュレータ部２４Ｕ、２４Ｌ
及び温度検出部２２を備える構成とすることもできる。
４２、４３のうち、メモリセル又は内部回路３６にバイ
アス電圧を供給するレギュレータ部４３とは別に分離独
立したレギュレータ部４２を備えており、温度検出部１
２Ａ又は１２Ｂにのみ専用にバイアス電圧ＶＢ＋を供給
している。これにより、メモリセル又は内部回路３６の
動作による過渡的なノイズが温度検出部１２Ａ又は１２
Ｂへのバイアス電圧ＶＢ＋に混入する虞がなくなり、安
定したバイアス電圧ＶＢ＋を印加することができる。
尚、レギュレータ部４２はレギュレータ部１４と同様の
構成ある。また、レギュレータ部４２及び温度検出部１
２Ａ、１２Ｂに代えて、レギュレータ部２４Ｕ、２４Ｌ
及び温度検出部２２を備える構成とすることもできる。
【００７９】尚、その他の構成、及び作用・効果に関し
ては、第１及び第２実施形態における場合と同様であ
り、ここでの説明は省略する。
ては、第１及び第２実施形態における場合と同様であ
り、ここでの説明は省略する。
【００８０】次に、第１及び第２実施形態、第１及び第
２変形例における各構成要素に対する具体例を示す。
２変形例における各構成要素に対する具体例を示す。
【００８１】図７に示すリファレンス部１３の具体例で
は、電流調整用の抵抗素子Ｒ１が接地電圧とソース端子
との間に接続されたＮＭＯＳトランジスタＭＮ１と、ダ
イオード接続されたＮＭＯＳトランジスタＭＮ２とによ
り構成される第１のカレントミラー回路に対して、電流
のフィードバックがかかるように接続されたＰＭＯＳト
ランジスタＭＰ１、ＭＰ２による第２のカレントミラー
回路が接続されている。このフィードバック系により決
定されるバイアス電流が、第２のカレントミラー回路を
構成するもうひとつのＰＭＯＳトランジスタＭＰ３から
ダイオード接続のＰＭＯＳトランジスタＭＰ４に流れ、
その接続点からリファレンス電圧ｖｒｅｆが出力され
る。
は、電流調整用の抵抗素子Ｒ１が接地電圧とソース端子
との間に接続されたＮＭＯＳトランジスタＭＮ１と、ダ
イオード接続されたＮＭＯＳトランジスタＭＮ２とによ
り構成される第１のカレントミラー回路に対して、電流
のフィードバックがかかるように接続されたＰＭＯＳト
ランジスタＭＰ１、ＭＰ２による第２のカレントミラー
回路が接続されている。このフィードバック系により決
定されるバイアス電流が、第２のカレントミラー回路を
構成するもうひとつのＰＭＯＳトランジスタＭＰ３から
ダイオード接続のＰＭＯＳトランジスタＭＰ４に流れ、
その接続点からリファレンス電圧ｖｒｅｆが出力され
る。
【００８２】図７のリファレンス部１３では、抵抗素子
Ｒ１の抵抗値に応じて第１のカレントミラー回路の電流
ミラー比が変化してバイアス電流値が調整されることに
より、リファレンス電圧ｖｒｅｆが変化する。更にＰＭ
ＯＳ／ＮＭＯＳトランジスタのデバイス特性等における
温度依存性の違いにより、バイアス電流値に応じて異な
る温度依存性を示す。この特性を図８に示す。デバイス
間の温度依存性がバランスしてリファレンス電圧ｖｒｅ
ｆの温度依存性が相殺されるバイアス電流値が存在し、
このときの抵抗素子Ｒ１の抵抗値はＲ１＝Ｒｘである。
Ｒ１の抵抗値に応じて第１のカレントミラー回路の電流
ミラー比が変化してバイアス電流値が調整されることに
より、リファレンス電圧ｖｒｅｆが変化する。更にＰＭ
ＯＳ／ＮＭＯＳトランジスタのデバイス特性等における
温度依存性の違いにより、バイアス電流値に応じて異な
る温度依存性を示す。この特性を図８に示す。デバイス
間の温度依存性がバランスしてリファレンス電圧ｖｒｅ
ｆの温度依存性が相殺されるバイアス電流値が存在し、
このときの抵抗素子Ｒ１の抵抗値はＲ１＝Ｒｘである。
【００８３】Ｒ１＝Ｒｘから低抵抗側（より大きなバイ
アス電流が流れる側）では、抵抗値Ｒ１に対するリファ
レンス電圧ｖｒｅｆの依存性は比較的大きくなるが、温
度に対しては正の依存性を有しており、使用温度範囲の
端（最小値：ｔｍｉｎ、最大値：ｔｍａｘ）での動作特
性の保証には好ましい。即ち、半導体装置１や半導体メ
モリ２等ではリファレンス電圧ｖｒｅｆに基づいて各種
内部回路のバイアス電圧を構成しており、低温領域でリ
ファレンス電圧ｖｒｅｆが降圧することにより消費電流
ＩＤＤを低減する効果を有し、高温領域でリファレンス
電圧ｖｒｅｆが昇圧することにより動作速度ｔＡＣＣＥ
ＳＳを改善することができるからである。従って、通常
のバイアス電圧としてはこの温度特性領域を使用するこ
とが一般的である。
アス電流が流れる側）では、抵抗値Ｒ１に対するリファ
レンス電圧ｖｒｅｆの依存性は比較的大きくなるが、温
度に対しては正の依存性を有しており、使用温度範囲の
端（最小値：ｔｍｉｎ、最大値：ｔｍａｘ）での動作特
性の保証には好ましい。即ち、半導体装置１や半導体メ
モリ２等ではリファレンス電圧ｖｒｅｆに基づいて各種
内部回路のバイアス電圧を構成しており、低温領域でリ
ファレンス電圧ｖｒｅｆが降圧することにより消費電流
ＩＤＤを低減する効果を有し、高温領域でリファレンス
電圧ｖｒｅｆが昇圧することにより動作速度ｔＡＣＣＥ
ＳＳを改善することができるからである。従って、通常
のバイアス電圧としてはこの温度特性領域を使用するこ
とが一般的である。
【００８４】これに対して、Ｒ１＝Ｒｘから高抵抗側
（より小さなバイアス電流が流れる側）では、温度に対
するリファレンス電圧ｖｒｅｆの温度依存性は逆転する
ものの抵抗値Ｒ１に対する依存性は小さくなり抵抗素子
Ｒ１のばらつきに対して比較的一定の電圧を得ることが
できる。ＰＭＯＳ／ＮＭＯＳトランジスタのデバイス特
性における温度依存性等を適宜に調整してこのバイアス
電流領域での温度依存性を抑制することにより、温度依
存性が僅少な一定のリファレンス電圧ｖｒｅｆを出力す
ることができる。
（より小さなバイアス電流が流れる側）では、温度に対
するリファレンス電圧ｖｒｅｆの温度依存性は逆転する
ものの抵抗値Ｒ１に対する依存性は小さくなり抵抗素子
Ｒ１のばらつきに対して比較的一定の電圧を得ることが
できる。ＰＭＯＳ／ＮＭＯＳトランジスタのデバイス特
性における温度依存性等を適宜に調整してこのバイアス
電流領域での温度依存性を抑制することにより、温度依
存性が僅少な一定のリファレンス電圧ｖｒｅｆを出力す
ることができる。
【００８５】また、Ｒ１＝Ｒｘから低抵抗側、高抵抗側
の何れの領域における温度依存性においても 検出すべ
き所定温度のずれが、動作状態やリフレッシュ周期を切
り替えるべき温度領域に対して余裕のある温度方向への
ずれに当たる場合には、リファレンス電圧ｖｒｅｆとし
て所定の温度依存性を有した電圧として出力することが
できる。具体例として、高温側でのデータ保持特性が律
速となるリフレッシュ周期の切り替えにおいては、切り
替えるべき温度が低温側へずれる場合は余裕のある温度
方向へのずれに当たる（図４、参照）。温度検出部１２
Ａ、１２Ｂの回路構成との組合せにより、Ｒ１＝Ｒｘか
ら低抵抗側あるいは高抵抗側の何れかの領域を選択して
やれば温度特性のばらつきに対して安定した切り替え動
作を実現することができる。
の何れの領域における温度依存性においても 検出すべ
き所定温度のずれが、動作状態やリフレッシュ周期を切
り替えるべき温度領域に対して余裕のある温度方向への
ずれに当たる場合には、リファレンス電圧ｖｒｅｆとし
て所定の温度依存性を有した電圧として出力することが
できる。具体例として、高温側でのデータ保持特性が律
速となるリフレッシュ周期の切り替えにおいては、切り
替えるべき温度が低温側へずれる場合は余裕のある温度
方向へのずれに当たる（図４、参照）。温度検出部１２
Ａ、１２Ｂの回路構成との組合せにより、Ｒ１＝Ｒｘか
ら低抵抗側あるいは高抵抗側の何れかの領域を選択して
やれば温度特性のばらつきに対して安定した切り替え動
作を実現することができる。
【００８６】図９に示す電圧バイアス部２１の具体例で
は、図７における具体例をリファレンス部Ａ（１３）と
し、更にリファレンス部Ｂ（１３Ｂ）を備えてリファレ
ンス部Ａ（１３）からのリファレンス電圧ｖｒｅｆから
２種類のリファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５
を生成するリファレンス部２３を構成している。リファ
レンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５は、各々、レギ
ュレータ部Ｕ／Ｌ（２４Ｕ／２４Ｌ）を介して２種類の
バイアス電圧ＶＢ＋、ＶＢ−を生成する。
は、図７における具体例をリファレンス部Ａ（１３）と
し、更にリファレンス部Ｂ（１３Ｂ）を備えてリファレ
ンス部Ａ（１３）からのリファレンス電圧ｖｒｅｆから
２種類のリファレンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５
を生成するリファレンス部２３を構成している。リファ
レンス電圧ｖｒｅｆ２０、ｖｒｅｆ０５は、各々、レギ
ュレータ部Ｕ／Ｌ（２４Ｕ／２４Ｌ）を介して２種類の
バイアス電圧ＶＢ＋、ＶＢ−を生成する。
【００８７】図１０に示すリファレンス部Ｂ（１３Ｂ）
の具体例では、電圧源からＰＭＯＳトランジスタＭＰ５
を介して、複数の抵抗素子を有する抵抗素子列５１が接
続されている。抵抗素子列５１の所定位置をリファレン
ス電圧ｖｒｅｆに制御するように、増幅器Ａ１によりＰ
ＭＯＳトランジスタＭＰ５のゲート端子が制御される構
成である。抵抗素子列５１の所定位置をリファレンス電
圧ｖｒｅｆに制御することにより、抵抗素子列５１の適
宜の位置から２種類のリファレンス電圧ｖｒｅｆ２０、
ｖｒｅｆ０５を出力することができる。
の具体例では、電圧源からＰＭＯＳトランジスタＭＰ５
を介して、複数の抵抗素子を有する抵抗素子列５１が接
続されている。抵抗素子列５１の所定位置をリファレン
ス電圧ｖｒｅｆに制御するように、増幅器Ａ１によりＰ
ＭＯＳトランジスタＭＰ５のゲート端子が制御される構
成である。抵抗素子列５１の所定位置をリファレンス電
圧ｖｒｅｆに制御することにより、抵抗素子列５１の適
宜の位置から２種類のリファレンス電圧ｖｒｅｆ２０、
ｖｒｅｆ０５を出力することができる。
【００８８】図１１及び図１２は、各々、レギュレータ
部Ｕ（２４Ｕ）及びレギュレータ部Ｌ（２４Ｌ）の具体
例である。また、図１１は、レギュレータ部１４の具体
例でもある。図１１では、電圧源に接続されたＰＭＯＳ
トランジスタＭＰ６を増幅器Ａ２で制御しながらリファ
レンス電圧ｖｒｅｆ２０と同電圧のバイアス電圧ＶＢ＋
を出力する。図１２では、抵抗素子Ｒ２を介して電圧源
に接続されたＮＭＯＳトランジスタＭＮ３を増幅器Ａ３
で制御しながらリファレンス電圧ｖｒｅｆ０５と同電圧
のバイアス電圧ＶＢ−を出力する。共にリファレンス電
圧ｖｒｅｆ２０、ｖｒｅｆ０５の電圧値を維持したまま
駆動能力を強化するバッファ回路である。
部Ｕ（２４Ｕ）及びレギュレータ部Ｌ（２４Ｌ）の具体
例である。また、図１１は、レギュレータ部１４の具体
例でもある。図１１では、電圧源に接続されたＰＭＯＳ
トランジスタＭＰ６を増幅器Ａ２で制御しながらリファ
レンス電圧ｖｒｅｆ２０と同電圧のバイアス電圧ＶＢ＋
を出力する。図１２では、抵抗素子Ｒ２を介して電圧源
に接続されたＮＭＯＳトランジスタＭＮ３を増幅器Ａ３
で制御しながらリファレンス電圧ｖｒｅｆ０５と同電圧
のバイアス電圧ＶＢ−を出力する。共にリファレンス電
圧ｖｒｅｆ２０、ｖｒｅｆ０５の電圧値を維持したまま
駆動能力を強化するバッファ回路である。
【００８９】図１３には、図１１のレギュレータ部１
４、２４Ｕについて増幅器Ａ２の回路構成を具体的に示
している。ＰＭＯＳトランジスタＭＰ７、ＭＰ８で構成
された能動負荷を備えてＮＭＯＳトランジスタＭＮ４、
ＭＮ５の差動入力段が構成されている。また、リファレ
ンス電圧ｖｒｅｆでゲート端子がバイアスされたＮＭＯ
ＳトランジスタＭＮ６によりバイアス電流が供給されて
いる。
４、２４Ｕについて増幅器Ａ２の回路構成を具体的に示
している。ＰＭＯＳトランジスタＭＰ７、ＭＰ８で構成
された能動負荷を備えてＮＭＯＳトランジスタＭＮ４、
ＭＮ５の差動入力段が構成されている。また、リファレ
ンス電圧ｖｒｅｆでゲート端子がバイアスされたＮＭＯ
ＳトランジスタＭＮ６によりバイアス電流が供給されて
いる。
【００９０】図１４には、温度検出部１２Ａ、２２の具
体例を示す。正電源側のバイアス電圧ＶＢ＋から負電源
側のバイアス電圧ＶＢ−に向けて、ダイオード素子Ｄ１
及び抵抗素子ＲＡ、ＲＢを接続する正の温度特性部ＵＰ
１と、抵抗素子Ｒ３及びダイオード素子Ｄ２とを接続す
る負の温度特性部ＤＮ１とを備えている。正の温度特性
部ＵＰ１の抵抗素子ＲＡ及びＲＢ間、負の温度特性部Ｄ
Ｎ１の抵抗素子Ｒ３及びダイオード素子Ｄ２間の各々か
ら、正の温度特性電圧Ｖｎｕ及び負の温度特性電圧Ｖｎ
ｄを有する端子ｎｕ及びｎｄが、比較器Ａ４の入力端子
に接続されている。そして比較器Ａ４から温度の検出信
号ＴＤＯＵＴが出力されている。ここで、温度検出部１
２Ａについてはバイアス電圧ＶＢ−は接地電圧であり、
温度検出部２２についてはレギュレータ部２４Ｌからの
バイアス電圧ＶＢ−である。いずれの場合も正の温度特
性部ＵＰ１及び負の温度特性部ＤＮ１の出力電圧には電
圧差ＶＢが印加される。
体例を示す。正電源側のバイアス電圧ＶＢ＋から負電源
側のバイアス電圧ＶＢ−に向けて、ダイオード素子Ｄ１
及び抵抗素子ＲＡ、ＲＢを接続する正の温度特性部ＵＰ
１と、抵抗素子Ｒ３及びダイオード素子Ｄ２とを接続す
る負の温度特性部ＤＮ１とを備えている。正の温度特性
部ＵＰ１の抵抗素子ＲＡ及びＲＢ間、負の温度特性部Ｄ
Ｎ１の抵抗素子Ｒ３及びダイオード素子Ｄ２間の各々か
ら、正の温度特性電圧Ｖｎｕ及び負の温度特性電圧Ｖｎ
ｄを有する端子ｎｕ及びｎｄが、比較器Ａ４の入力端子
に接続されている。そして比較器Ａ４から温度の検出信
号ＴＤＯＵＴが出力されている。ここで、温度検出部１
２Ａについてはバイアス電圧ＶＢ−は接地電圧であり、
温度検出部２２についてはレギュレータ部２４Ｌからの
バイアス電圧ＶＢ−である。いずれの場合も正の温度特
性部ＵＰ１及び負の温度特性部ＤＮ１の出力電圧には電
圧差ＶＢが印加される。
【００９１】尚、温度検出部１２Ｂ等の２種類以上の温
度検出を行う温度検出部については、抵抗素子ＲＡ、Ｒ
Ｂを更に分割して得られる適宜な分圧位置からの出力を
有する正の温度特性部と比較器とを検出温度数に応じて
更に備えることにより構成することができる。
度検出を行う温度検出部については、抵抗素子ＲＡ、Ｒ
Ｂを更に分割して得られる適宜な分圧位置からの出力を
有する正の温度特性部と比較器とを検出温度数に応じて
更に備えることにより構成することができる。
【００９２】図１５に示すように、正の温度特性電圧Ｖ
ｎｕは、正電源のバイアス電圧ＶＢ＋からダイオードＤ
１の順方向電圧ＶＦ分降圧した電圧を抵抗素子ＲＡとＲ
Ｂとで分圧した電圧である。負の温度特性電圧Ｖｎｄ
は、負電源のバイアス電圧ＶＢ−からダイオードＤ２の
順方向電圧ＶＦ分昇圧した電圧である。ここで、順方向
電圧ＶＦは−２ｍＶ／℃の温度特性を有する。
ｎｕは、正電源のバイアス電圧ＶＢ＋からダイオードＤ
１の順方向電圧ＶＦ分降圧した電圧を抵抗素子ＲＡとＲ
Ｂとで分圧した電圧である。負の温度特性電圧Ｖｎｄ
は、負電源のバイアス電圧ＶＢ−からダイオードＤ２の
順方向電圧ＶＦ分昇圧した電圧である。ここで、順方向
電圧ＶＦは−２ｍＶ／℃の温度特性を有する。
【００９３】バイアス電圧ＶＢ＋からの順方向電圧ＶＦ
の降圧により設定される正の温度特性電圧Ｖｎｕは、２
ｍＶ／℃の温度特性を抵抗素子ＲＡとＲＢとで分圧した
正の温度特性を示す。これに対してバイアス電圧ＶＢ−
からの順方向電圧ＶＦの昇圧により設定される負の温度
特性電圧Ｖｎｄは、−２ｍＶ／℃の負の温度特性を有す
ることとなる。抵抗素子ＲＡとＲＢとの抵抗比を適宜に
調整すれば、所定の温度において電圧Ｖｎｕ、Ｖｎｄを
交差させることができる。数値例として、（ＶＢ＋）−
（ＶＢ−）＝２Ｖ、所定温度ｔｘ０においてＶＦ＝０．
７Ｖであるとすると、抵抗素子ＲＡ、ＲＢの抵抗比をＲ
Ａ：ＲＢ＝６：７に設定してやればよい。
の降圧により設定される正の温度特性電圧Ｖｎｕは、２
ｍＶ／℃の温度特性を抵抗素子ＲＡとＲＢとで分圧した
正の温度特性を示す。これに対してバイアス電圧ＶＢ−
からの順方向電圧ＶＦの昇圧により設定される負の温度
特性電圧Ｖｎｄは、−２ｍＶ／℃の負の温度特性を有す
ることとなる。抵抗素子ＲＡとＲＢとの抵抗比を適宜に
調整すれば、所定の温度において電圧Ｖｎｕ、Ｖｎｄを
交差させることができる。数値例として、（ＶＢ＋）−
（ＶＢ−）＝２Ｖ、所定温度ｔｘ０においてＶＦ＝０．
７Ｖであるとすると、抵抗素子ＲＡ、ＲＢの抵抗比をＲ
Ａ：ＲＢ＝６：７に設定してやればよい。
【００９４】ここで、第１変形例Ａでは、バイアス電圧
ＶＢ＋、ＶＢ−が同相の信号として供給されるので、電
圧値のばらつきに対して図１５の特性が影響を受けるこ
とは少ない。また、バイアス電圧ＶＢ−が接地電圧であ
る場合（第１実施形態の半導体装置１、第２実施形態の
半導体メモリ２の場合）には、負の温度特性電圧Ｖｎｄ
は、ダイオードＤ２の順方向電圧ＶＦによる昇圧により
設定されるため、電圧バイアス部１１からのバイアス電
圧ＶＢ＋のばらつきの影響を受けることはない。これに
対して、正の温度特性電圧Ｖｎｕは、バイアス電圧ＶＢ
＋からの順方向電圧ＶＦの降圧により設定されるので、
電圧バイアス部１１、４１からバイアス電圧ＶＢ＋が僅
少のあるいは所定の温度依存性を有して安定して供給さ
れることが必要となる。
ＶＢ＋、ＶＢ−が同相の信号として供給されるので、電
圧値のばらつきに対して図１５の特性が影響を受けるこ
とは少ない。また、バイアス電圧ＶＢ−が接地電圧であ
る場合（第１実施形態の半導体装置１、第２実施形態の
半導体メモリ２の場合）には、負の温度特性電圧Ｖｎｄ
は、ダイオードＤ２の順方向電圧ＶＦによる昇圧により
設定されるため、電圧バイアス部１１からのバイアス電
圧ＶＢ＋のばらつきの影響を受けることはない。これに
対して、正の温度特性電圧Ｖｎｕは、バイアス電圧ＶＢ
＋からの順方向電圧ＶＦの降圧により設定されるので、
電圧バイアス部１１、４１からバイアス電圧ＶＢ＋が僅
少のあるいは所定の温度依存性を有して安定して供給さ
れることが必要となる。
【００９５】仮に、バイアス電圧ＶＢ＋がばらついてし
まう場合を考える。バイアス電圧ＶＢ−を接地電圧であ
ると仮定しばらつきはないものとすると、バイアス電圧
ＶＢ＋のばらつきは、正／負の温度特性部ＵＰ１／ＤＮ
１間の電圧差ＶＢのばらつきとなる。バイアス電圧ＶＢ
＋の負電圧側へのばらつきに応じて電圧差ＶＢも負電圧
側にばらつき、正の温度特性電圧Ｖｎｕも負電圧側にば
らつく（図１５中、（Ｆ））。また、バイアス電圧ＶＢ
＋が正の温度特性を有していればそれに応じて電圧差Ｖ
Ｂも正の温度特性を有し、電圧Ｖｎｕにも同様な温度特
性が現れる（図１５中、（Ｇ））。高温領域を基準とし
た温度特性であると考えると低温側においてばらつきの
大きな特性となる。
まう場合を考える。バイアス電圧ＶＢ−を接地電圧であ
ると仮定しばらつきはないものとすると、バイアス電圧
ＶＢ＋のばらつきは、正／負の温度特性部ＵＰ１／ＤＮ
１間の電圧差ＶＢのばらつきとなる。バイアス電圧ＶＢ
＋の負電圧側へのばらつきに応じて電圧差ＶＢも負電圧
側にばらつき、正の温度特性電圧Ｖｎｕも負電圧側にば
らつく（図１５中、（Ｆ））。また、バイアス電圧ＶＢ
＋が正の温度特性を有していればそれに応じて電圧差Ｖ
Ｂも正の温度特性を有し、電圧Ｖｎｕにも同様な温度特
性が現れる（図１５中、（Ｇ））。高温領域を基準とし
た温度特性であると考えると低温側においてばらつきの
大きな特性となる。
【００９６】このばらつきにより、電圧Ｖｎｕ、Ｖｎｄ
が交差する温度ｔｘは、所定温度ｔｘ０から高温側にシ
フトしてしまう。半導体メモリ２のリフレッシュ周期ｔ
ＲＥＦの切り替え制御においては、長周期のリフレッシ
ュ周期ｔＲＥＦを高温側に拡大することになり、メモリ
セル２６のデータ保持特性を悪化させることとなる。設
定条件によってはリフレッシュ周期ｔＲＥＦがデータ保
持時間ｔＳＴより長くなってしまい、データが消失して
しまう虞もある（図４中、（Ｅ））。
が交差する温度ｔｘは、所定温度ｔｘ０から高温側にシ
フトしてしまう。半導体メモリ２のリフレッシュ周期ｔ
ＲＥＦの切り替え制御においては、長周期のリフレッシ
ュ周期ｔＲＥＦを高温側に拡大することになり、メモリ
セル２６のデータ保持特性を悪化させることとなる。設
定条件によってはリフレッシュ周期ｔＲＥＦがデータ保
持時間ｔＳＴより長くなってしまい、データが消失して
しまう虞もある（図４中、（Ｅ））。
【００９７】このばらつきを具体的な数値例に基づき例
示する。図１４より電圧Ｖｎｕ、Ｖｎｄは、ＲＡ：ＲＢ
＝６：７であることより、 Ｖｎｕ＝（ＲＢ／（ＲＡ＋ＲＢ））×（ＶＢ−ＶＦ） ＝（７／１３）×（ＶＢ−ＶＦ）・・・・・・・・（１） Ｖｎｄ＝ＶＦ・・・・・・・・・・・・・・・・・・・・（２） ＶＢ＝２Ｖに対して−０．２Ｖのばらつきが生ずるとす
ると、式（１）より、 Ｖｎｕ'＝（７／１３）×（２−０．２−ＶＦ）・・・・・（３） となる。電圧Ｖｎｕ、Ｖｎｄの交差電圧は、式（２）、
（３）より、 （７／１３）×（２−０．２−ＶＦ）＝ＶＦ ＶＦ＝（１．８×７）／２０＝０．６３・・・・・・・・（４） となる。所定温度ｔｘ０においてはＶＦ＝０．７Ｖであ
ると仮定しているので、ＶＦの温度特性（−２ｍＶ／
℃）より、所定温度ｔｘのばらつきは、 Δｔｘ＝ｔｘ−ｔｘ０＝（６３０−７００）／（−２）
＝３５℃ と求められる。図４において例示したｔｘ０＝５０℃の
設定に対し、ｔｘ＝８５℃となり、ｔｍａｘ＝９０℃に
対して設定余裕がなくなってしまう。
示する。図１４より電圧Ｖｎｕ、Ｖｎｄは、ＲＡ：ＲＢ
＝６：７であることより、 Ｖｎｕ＝（ＲＢ／（ＲＡ＋ＲＢ））×（ＶＢ−ＶＦ） ＝（７／１３）×（ＶＢ−ＶＦ）・・・・・・・・（１） Ｖｎｄ＝ＶＦ・・・・・・・・・・・・・・・・・・・・（２） ＶＢ＝２Ｖに対して−０．２Ｖのばらつきが生ずるとす
ると、式（１）より、 Ｖｎｕ'＝（７／１３）×（２−０．２−ＶＦ）・・・・・（３） となる。電圧Ｖｎｕ、Ｖｎｄの交差電圧は、式（２）、
（３）より、 （７／１３）×（２−０．２−ＶＦ）＝ＶＦ ＶＦ＝（１．８×７）／２０＝０．６３・・・・・・・・（４） となる。所定温度ｔｘ０においてはＶＦ＝０．７Ｖであ
ると仮定しているので、ＶＦの温度特性（−２ｍＶ／
℃）より、所定温度ｔｘのばらつきは、 Δｔｘ＝ｔｘ−ｔｘ０＝（６３０−７００）／（−２）
＝３５℃ と求められる。図４において例示したｔｘ０＝５０℃の
設定に対し、ｔｘ＝８５℃となり、ｔｍａｘ＝９０℃に
対して設定余裕がなくなってしまう。
【００９８】以上のような検出すべき所定温度のばらつ
きを抑制し、あるいは内部動作等の切り替え余裕のある
温度方向にばらつきを制御するため、図７のリファレン
ス部１３における抵抗素子Ｒ１の抵抗値を適宜に設定し
て、温度依存性の僅少な、あるいは所定の温度依存性を
有する特性領域（図８、参照）を設定することにより、
温度検出を確実に行うことができる。
きを抑制し、あるいは内部動作等の切り替え余裕のある
温度方向にばらつきを制御するため、図７のリファレン
ス部１３における抵抗素子Ｒ１の抵抗値を適宜に設定し
て、温度依存性の僅少な、あるいは所定の温度依存性を
有する特性領域（図８、参照）を設定することにより、
温度検出を確実に行うことができる。
【００９９】ここで、図１４の温度検出部１２Ａ、２２
におけるダイオード素子Ｄ１、Ｄ２を半導体装置１、半
導体メモリ２等で構成する場合の第１及び第２具体例を
図１６、１７に示す。第１及び第２具体例では、Ｎ型基
板上に構成する場合を例示している。
におけるダイオード素子Ｄ１、Ｄ２を半導体装置１、半
導体メモリ２等で構成する場合の第１及び第２具体例を
図１６、１７に示す。第１及び第２具体例では、Ｎ型基
板上に構成する場合を例示している。
【０１００】図１６の第１具体例では、ダイオード素子
Ｄ１、Ｄ２は深い拡散層と浅い拡散層とにより構成され
る。アノード端子を構成する深い拡散層は、ＣＭＯＳデ
バイス等に使用するＰ型ウェル層６１、６２等のうち、
内部回路が配置されるＰ型ウェル層６２と分離されたＰ
型ウェル層６１を使用している。カソード端子は、Ｐ型
ウェル層６１内に形成されるＣＭＯＳデバイスのソース
・ドレイン層のＮ型拡散層６３等を使用する。内部回路
を構成するＰ型ウェル層６２とは分離独立したＰ型ウェ
ル層６１を使用するので、内部回路からのノイズの回り
込みを抑止して安定した正の温度特性部ＵＰ１、負の温
度特性部ＤＮ１を構成することができる。尚、各半導体
層の導電型が逆の場合にも同様にダイオード素子Ｄ１、
Ｄ２を構成することができる。
Ｄ１、Ｄ２は深い拡散層と浅い拡散層とにより構成され
る。アノード端子を構成する深い拡散層は、ＣＭＯＳデ
バイス等に使用するＰ型ウェル層６１、６２等のうち、
内部回路が配置されるＰ型ウェル層６２と分離されたＰ
型ウェル層６１を使用している。カソード端子は、Ｐ型
ウェル層６１内に形成されるＣＭＯＳデバイスのソース
・ドレイン層のＮ型拡散層６３等を使用する。内部回路
を構成するＰ型ウェル層６２とは分離独立したＰ型ウェ
ル層６１を使用するので、内部回路からのノイズの回り
込みを抑止して安定した正の温度特性部ＵＰ１、負の温
度特性部ＤＮ１を構成することができる。尚、各半導体
層の導電型が逆の場合にも同様にダイオード素子Ｄ１、
Ｄ２を構成することができる。
【０１０１】図１７の第２具体例では、Ｎ型基板上に構
成する場合を例示している。ダイオード素子Ｄ１、Ｄ２
はＮ型基板とＰ型拡散層とにより構成される。Ｎ型基板
をカソード端子とし、アノード端子は、ＣＭＯＳデバイ
スのソース・ドレイン層を構成するＰ型拡散層６５等を
使用することができる。隣接する内部回路を構成するＰ
型拡散層６６からのノイズの影響を抑止するために、Ｐ
型拡散層６５を取り囲むようにＰ型拡散層６６との間に
Ｎ＋型拡散層６７を配置する。このＮ＋型拡散層６７
は、Ｎ型基板のバイアス用端子として接地電圧等でバイ
アスされている。周辺回路からの基板電流を吸収するこ
とによりダイオード素子のカソード端子へ安定したバイ
アスを供給する機能を有しており、周辺回路からのシー
ルド構造を提供するものである。尚、各半導体層の導電
型が逆の場合にも同様にダイオード素子を構成すること
ができる。
成する場合を例示している。ダイオード素子Ｄ１、Ｄ２
はＮ型基板とＰ型拡散層とにより構成される。Ｎ型基板
をカソード端子とし、アノード端子は、ＣＭＯＳデバイ
スのソース・ドレイン層を構成するＰ型拡散層６５等を
使用することができる。隣接する内部回路を構成するＰ
型拡散層６６からのノイズの影響を抑止するために、Ｐ
型拡散層６５を取り囲むようにＰ型拡散層６６との間に
Ｎ＋型拡散層６７を配置する。このＮ＋型拡散層６７
は、Ｎ型基板のバイアス用端子として接地電圧等でバイ
アスされている。周辺回路からの基板電流を吸収するこ
とによりダイオード素子のカソード端子へ安定したバイ
アスを供給する機能を有しており、周辺回路からのシー
ルド構造を提供するものである。尚、各半導体層の導電
型が逆の場合にも同様にダイオード素子を構成すること
ができる。
【０１０２】尚、ダイオード素子Ｄ１、Ｄ２に代えて、
ダイオード接続されたバイポーラ素子、あるいはダイオ
ード接続されたＭＯＳトランジスタ素子で構成すること
もできる。
ダイオード接続されたバイポーラ素子、あるいはダイオ
ード接続されたＭＯＳトランジスタ素子で構成すること
もできる。
【０１０３】次に、電圧バイアス部１１、２１、４１か
ら出力される所定電圧ＶＢに所定の温度依存性がある場
合に、温度検出部１２Ａ、２２に及ぼす効果について図
１８、１９に基づき説明する。
ら出力される所定電圧ＶＢに所定の温度依存性がある場
合に、温度検出部１２Ａ、２２に及ぼす効果について図
１８、１９に基づき説明する。
【０１０４】図１８では、検出すべき所定温度ｔｘ０よ
り高温領域において半導体装置１、半導体メモリ２等の
動作状態を変化させるべき場合を示す（図１８中、
（Ｘ））。例えば、半導体メモリ２においては、リフレ
ッシュ周期ｔＲＥＦを短く設定すべき温度領域である。
り高温領域において半導体装置１、半導体メモリ２等の
動作状態を変化させるべき場合を示す（図１８中、
（Ｘ））。例えば、半導体メモリ２においては、リフレ
ッシュ周期ｔＲＥＦを短く設定すべき温度領域である。
【０１０５】この場合の所定の温度依存性としては２通
りが考えられる。第１は、高温領域における所定電圧Ｖ
Ｂの電圧値を設定値として、この設定電圧を基準にした
負の温度特性を所定の温度依存性とする場合である。こ
の温度依存性により温度検出部１２Ａ、２２の正の温度
特性電圧Ｖｎｕは、高温領域を基準として低温領域でよ
り高い電圧値を有する特性となる（図１８中、
（１））。これにより、検出される温度ｔｘ（１）が所
定温度ｔｘ０に比して低温側にシフトし動作状態を変化
させるべき領域（Ｘ）に対して余裕のある温度方向にず
れることとなる。
りが考えられる。第１は、高温領域における所定電圧Ｖ
Ｂの電圧値を設定値として、この設定電圧を基準にした
負の温度特性を所定の温度依存性とする場合である。こ
の温度依存性により温度検出部１２Ａ、２２の正の温度
特性電圧Ｖｎｕは、高温領域を基準として低温領域でよ
り高い電圧値を有する特性となる（図１８中、
（１））。これにより、検出される温度ｔｘ（１）が所
定温度ｔｘ０に比して低温側にシフトし動作状態を変化
させるべき領域（Ｘ）に対して余裕のある温度方向にず
れることとなる。
【０１０６】第２は、低温領域における所定電圧ＶＢの
電圧値を設定値として、この設定電圧を基準にした正の
温度特性を所定の温度依存性とする場合である。この場
合、正の温度特性電圧Ｖｎｕは、低温領域を基準として
高温領域でより高い電圧値を有する特性となる（図１８
中、（２））。これにより、検出される温度ｔｘ（２）
が所定温度ｔｘ０に比して低温側にシフトし領域（Ｘ）
に対して余裕のある温度方向にずれることとなる。
電圧値を設定値として、この設定電圧を基準にした正の
温度特性を所定の温度依存性とする場合である。この場
合、正の温度特性電圧Ｖｎｕは、低温領域を基準として
高温領域でより高い電圧値を有する特性となる（図１８
中、（２））。これにより、検出される温度ｔｘ（２）
が所定温度ｔｘ０に比して低温側にシフトし領域（Ｘ）
に対して余裕のある温度方向にずれることとなる。
【０１０７】従って、電圧バイアス部１１、２１、４１
から出力される所定電圧ＶＢにおける温度依存のばらつ
きが、上記の所定の温度依存性の範囲内にあれば、検出
される温度が動作状態を変化させるべき領域（Ｘ）に食
い込んでしまうことはなく、温度検出による切り替え動
作を安定して行なうことができる。
から出力される所定電圧ＶＢにおける温度依存のばらつ
きが、上記の所定の温度依存性の範囲内にあれば、検出
される温度が動作状態を変化させるべき領域（Ｘ）に食
い込んでしまうことはなく、温度検出による切り替え動
作を安定して行なうことができる。
【０１０８】図１９は、動作状態を変化させるべき領域
（Ｘ）が、検出すべき所定温度ｔｘ０より低温領域にあ
る場合を示す（図１９中、（Ｘ））。この場合は、低温
領域における所定電圧ＶＢの電圧値を設定値として負の
温度特性を所定の温度依存性とすることにより（図１９
中、（３））、あるいは高温領域における所定電圧ＶＢ
の電圧値を設定値として正の温度特性を所定の温度依存
性とすることにより（図１９中、（４））、図１８の場
合と同様な作用・効果を奏することとなる。
（Ｘ）が、検出すべき所定温度ｔｘ０より低温領域にあ
る場合を示す（図１９中、（Ｘ））。この場合は、低温
領域における所定電圧ＶＢの電圧値を設定値として負の
温度特性を所定の温度依存性とすることにより（図１９
中、（３））、あるいは高温領域における所定電圧ＶＢ
の電圧値を設定値として正の温度特性を所定の温度依存
性とすることにより（図１９中、（４））、図１８の場
合と同様な作用・効果を奏することとなる。
【０１０９】また、図１４における負の温度特性を有す
るダイオードＤ１、Ｄ２に代えて、正の温度特性を有す
る降圧部を備える構成とすることもできる。この場合
も、図１８、１９と同様な所定の温度依存性を所定電圧
ＶＢに持たせてやれば、同様の作用・効果を得ることが
できる。ここで、正の温度特性を有する降圧部の例とし
ては、ＭＯＳトランジスタによる能動負荷等が考えられ
る。
るダイオードＤ１、Ｄ２に代えて、正の温度特性を有す
る降圧部を備える構成とすることもできる。この場合
も、図１８、１９と同様な所定の温度依存性を所定電圧
ＶＢに持たせてやれば、同様の作用・効果を得ることが
できる。ここで、正の温度特性を有する降圧部の例とし
ては、ＭＯＳトランジスタによる能動負荷等が考えられ
る。
【０１１０】次に、図２０乃至２３によりリフレッシュ
制御回路２５の具体例を示す。図２０は第１具体例であ
る。インバータ論理ゲートを奇数段ループ状に接続した
発振回路部分ＲＯより制御信号ＲＥＦＣをメモリセル２
６に出力する構成である。
制御回路２５の具体例を示す。図２０は第１具体例であ
る。インバータ論理ゲートを奇数段ループ状に接続した
発振回路部分ＲＯより制御信号ＲＥＦＣをメモリセル２
６に出力する構成である。
【０１１１】発振回路部分ＲＯの各インバータ論理ゲー
トのＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの
ソース端子には、各々、ＰＭＯＳトランジスタ（ＭＰの
構成トランジスタ）及びＮＭＯＳトランジスタ（ＭＮの
構成トランジスタ）を介して電源電圧及び接地電圧に接
続されており、発振回路部分ＲＯの各インバータ論理ゲ
ートの駆動電流を規定している。駆動電流は温度検出部
１２Ａ、２２からの検出信号ＴＤＯＵＴに応じて制御さ
れるセレクタ５２、５３により、各々電流値の異なる電
流源ＩＵ１とＩＵ２、ＩＬ１とＩＬ２を選択することに
より行われる。インバータ論理ゲートは駆動電流に応じ
て伝播遅延時間が制御されてリフレッシュ周期ｔＲＥＦ
の切り替わりが制御される。
トのＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの
ソース端子には、各々、ＰＭＯＳトランジスタ（ＭＰの
構成トランジスタ）及びＮＭＯＳトランジスタ（ＭＮの
構成トランジスタ）を介して電源電圧及び接地電圧に接
続されており、発振回路部分ＲＯの各インバータ論理ゲ
ートの駆動電流を規定している。駆動電流は温度検出部
１２Ａ、２２からの検出信号ＴＤＯＵＴに応じて制御さ
れるセレクタ５２、５３により、各々電流値の異なる電
流源ＩＵ１とＩＵ２、ＩＬ１とＩＬ２を選択することに
より行われる。インバータ論理ゲートは駆動電流に応じ
て伝播遅延時間が制御されてリフレッシュ周期ｔＲＥＦ
の切り替わりが制御される。
【０１１２】図２１は第２具体例である。発振回路部分
ＲＯについては図２０の第１具体例と同一の構成を有し
ている。第２具体例では、発振周期を制御する駆動能力
の制御を、電源電圧を制御することにより実現してい
る。温度検出部１２Ａ、２２からの検出信号ＴＤＯＵＴ
に応じて制御されるセレクタ５４によりコントロール電
圧Ｖｃが選択され、バッファ回路Ａ５を介して発振回路
部分ＲＯの低電圧側端子に接続される。発振回路部分Ｒ
Ｏの低電圧側端子の電圧値を制御して駆動電源電圧を可
変とすることによりリフレッシュ周期ｔＲＥＦを制御す
る。
ＲＯについては図２０の第１具体例と同一の構成を有し
ている。第２具体例では、発振周期を制御する駆動能力
の制御を、電源電圧を制御することにより実現してい
る。温度検出部１２Ａ、２２からの検出信号ＴＤＯＵＴ
に応じて制御されるセレクタ５４によりコントロール電
圧Ｖｃが選択され、バッファ回路Ａ５を介して発振回路
部分ＲＯの低電圧側端子に接続される。発振回路部分Ｒ
Ｏの低電圧側端子の電圧値を制御して駆動電源電圧を可
変とすることによりリフレッシュ周期ｔＲＥＦを制御す
る。
【０１１３】図２２は第３具体例である。第１及び第２
具体例の発振回路部分ＲＯと同一の構成を備えている。
第３具体例では、セレクタ５５により発振回路部分ＲＯ
のループ段数を切り替えることにより発振周期を可変と
してリフレッシュ周期ｔＲＥＦを切り替える構成であ
る。切り替えはセレクタ５５に入力される温度検出部１
２Ａ、２２からの検出信号ＴＤＯＵＴにより行なわれ
る。
具体例の発振回路部分ＲＯと同一の構成を備えている。
第３具体例では、セレクタ５５により発振回路部分ＲＯ
のループ段数を切り替えることにより発振周期を可変と
してリフレッシュ周期ｔＲＥＦを切り替える構成であ
る。切り替えはセレクタ５５に入力される温度検出部１
２Ａ、２２からの検出信号ＴＤＯＵＴにより行なわれ
る。
【０１１４】図２３は第４具体例である。Ｄ型フリップ
フロップを直列に接続した分周回路を構成しており、初
段の入力信号φ１として図示しない発振回路からの発振
信号を入力している。所定分周比の発振信号をセレクタ
５６により適宜選択する構成である。選択はセレクタ５
６に入力される温度検出部１２Ａ、２２からの検出信号
ＴＤＯＵＴにより行なわれる。
フロップを直列に接続した分周回路を構成しており、初
段の入力信号φ１として図示しない発振回路からの発振
信号を入力している。所定分周比の発振信号をセレクタ
５６により適宜選択する構成である。選択はセレクタ５
６に入力される温度検出部１２Ａ、２２からの検出信号
ＴＤＯＵＴにより行なわれる。
【０１１５】以上に説明した第１及び第２実施形態、ま
た、これらの変形例によれば、温度検出機能を備えた半
導体装置１等の動作特性における温度依存性に応じて、
また温度検出機能を備えた半導体メモリ２等のメモリセ
ル２６等の電荷保持特性における温度依存性に応じて、
温度検出部１２Ａ、１２Ｂ等により検出される所定温度
ｔｘ０で、内部動作あるいはリフレッシュ周期ｔＲＥＦ
の切り替え動作を行うことができる。これにより、広い
使用温度範囲（ｔｍｉｎ乃至ｔｍａｘ）で内部動作ある
いはメモリセル２６等のデータの保持ができる。
た、これらの変形例によれば、温度検出機能を備えた半
導体装置１等の動作特性における温度依存性に応じて、
また温度検出機能を備えた半導体メモリ２等のメモリセ
ル２６等の電荷保持特性における温度依存性に応じて、
温度検出部１２Ａ、１２Ｂ等により検出される所定温度
ｔｘ０で、内部動作あるいはリフレッシュ周期ｔＲＥＦ
の切り替え動作を行うことができる。これにより、広い
使用温度範囲（ｔｍｉｎ乃至ｔｍａｘ）で内部動作ある
いはメモリセル２６等のデータの保持ができる。
【０１１６】特に、半導体メモリ２等では、高温領域で
のメモリセル２６等のデータ保持時間ｔＳＴに応じてリ
フレッシュ周期ｔＲＥＦを短く設定し、データ保持時間
ｔＳＴが長くなる低温領域ではリフレッシュ周期ｔＲＥ
Ｆを長く設定することができる。高温領域でのデータの
保持ができると共に、低温領域での必要以上のリフレッ
シュ動作を抑制して、リフレッシュ動作に伴う消費電流
ＩＤＤを低減することができる。特に、リフレッシュ周
期ｔＲＥＦを切り替える所定温度ｔｘ０を通常使用温度
より高温側に設定しておけば、通常使用温度ではリフレ
ッシュ周期ｔＲＥＦが長く設定されることとなり、通常
使用状態での低消費電流化を図ることができる。
のメモリセル２６等のデータ保持時間ｔＳＴに応じてリ
フレッシュ周期ｔＲＥＦを短く設定し、データ保持時間
ｔＳＴが長くなる低温領域ではリフレッシュ周期ｔＲＥ
Ｆを長く設定することができる。高温領域でのデータの
保持ができると共に、低温領域での必要以上のリフレッ
シュ動作を抑制して、リフレッシュ動作に伴う消費電流
ＩＤＤを低減することができる。特に、リフレッシュ周
期ｔＲＥＦを切り替える所定温度ｔｘ０を通常使用温度
より高温側に設定しておけば、通常使用温度ではリフレ
ッシュ周期ｔＲＥＦが長く設定されることとなり、通常
使用状態での低消費電流化を図ることができる。
【０１１７】また、第１変形例Ａの温度検出部２２で
は、正電源側に電圧バイアスＶＢ＋が印加され、負電源
側に電圧バイアスＶＢ−が印加され、正電源側と負電源
側との電圧差は所定電圧ＶＢに維持される。電圧バイア
スＶＢ＋、ＶＢ−は、所定の電圧差を維持する直流出力
特性と共に、同等かつ同相の過渡応答出力特性を具備す
るので、温度検出部２２の正／負電源間は、直流特性と
して所定電圧ＶＢがバイアスされると共に、過渡応答的
にも電圧差を所定電圧ＶＢに維持することができる。バ
イアス電圧ＶＢ＋、ＶＢ−の変動しても検出されるべき
所定温度ｔｘ０が変動することなく、安定した温度の検
出をすることができる。
は、正電源側に電圧バイアスＶＢ＋が印加され、負電源
側に電圧バイアスＶＢ−が印加され、正電源側と負電源
側との電圧差は所定電圧ＶＢに維持される。電圧バイア
スＶＢ＋、ＶＢ−は、所定の電圧差を維持する直流出力
特性と共に、同等かつ同相の過渡応答出力特性を具備す
るので、温度検出部２２の正／負電源間は、直流特性と
して所定電圧ＶＢがバイアスされると共に、過渡応答的
にも電圧差を所定電圧ＶＢに維持することができる。バ
イアス電圧ＶＢ＋、ＶＢ−の変動しても検出されるべき
所定温度ｔｘ０が変動することなく、安定した温度の検
出をすることができる。
【０１１８】また、所定電圧ＶＢは、図９乃至１２より
外部電源電圧と接地電圧との間の電圧差に比して小さい
ので、外部電源電圧に関する仕様上の許容電圧変動幅に
比して小さな電圧変動幅を有する所定電圧ＶＢで温度検
出部２２をバイアスすることができ、検出されるべき所
定温度ｔｘ０の変動を更に抑制することができる。
外部電源電圧と接地電圧との間の電圧差に比して小さい
ので、外部電源電圧に関する仕様上の許容電圧変動幅に
比して小さな電圧変動幅を有する所定電圧ＶＢで温度検
出部２２をバイアスすることができ、検出されるべき所
定温度ｔｘ０の変動を更に抑制することができる。
【０１１９】また、図１４に示す温度検出部１２Ａ、１
２Ｂをバイアスするバイアス電圧ＶＢ＋は、温度依存性
が僅少な所定電圧、あるいは所定の温度依存性を有する
所定電圧を出力する構成としても良い。これにより、温
度検出部１２Ａ、１２Ｂをバイアスするバイアス電圧Ｖ
Ｂ＋の温度依存性を規定することにより、温度検出部１
２Ａ、１２Ｂの検出精度を向上させることができる。
２Ｂをバイアスするバイアス電圧ＶＢ＋は、温度依存性
が僅少な所定電圧、あるいは所定の温度依存性を有する
所定電圧を出力する構成としても良い。これにより、温
度検出部１２Ａ、１２Ｂをバイアスするバイアス電圧Ｖ
Ｂ＋の温度依存性を規定することにより、温度検出部１
２Ａ、１２Ｂの検出精度を向上させることができる。
【０１２０】所定電圧ＶＢを所定の温度依存性を有する
ように構成してやれば、検出すべき温度に対して余裕の
ある方向に設定することができ、検出すべき温度を閾値
とする動作状態の変化を確実に行わせることができる。
ように構成してやれば、検出すべき温度に対して余裕の
ある方向に設定することができ、検出すべき温度を閾値
とする動作状態の変化を確実に行わせることができる。
【０１２１】また、リファレンス電圧ｖｒｅｆ、ｖｒｅ
ｆ２０、ｖｒｅｆ０５を出力するリファレンス部１３、
２３と、リファレンス電圧ｖｒｅｆ、ｖｒｅｆ２０、ｖ
ｒｅｆ０５から生成されるバイアス電圧ＶＢ＋、ＶＢ−
を出力するレギュレータ部１４、２４Ｕ、２４Ｌ、４２
とを備える構成であれば、バイアス電圧ＶＢ＋、ＶＢ−
は、同等な直流特性、及び同等且つ同相の過渡応答特性
を有することができる。
ｆ２０、ｖｒｅｆ０５を出力するリファレンス部１３、
２３と、リファレンス電圧ｖｒｅｆ、ｖｒｅｆ２０、ｖ
ｒｅｆ０５から生成されるバイアス電圧ＶＢ＋、ＶＢ−
を出力するレギュレータ部１４、２４Ｕ、２４Ｌ、４２
とを備える構成であれば、バイアス電圧ＶＢ＋、ＶＢ−
は、同等な直流特性、及び同等且つ同相の過渡応答特性
を有することができる。
【０１２２】また、図７に示すリファレンス部１３の具
体例よれば、抵抗素子Ｒ１の抵抗値に応じて、出力電圧
ｖｒｅｆ及びその温度特性が変化するので、抵抗素子Ｒ
１を調整してやれば、所定電圧ＶＢを、僅少な温度依存
性、あるいは所定の温度依存性を有するように調整する
ことができる。
体例よれば、抵抗素子Ｒ１の抵抗値に応じて、出力電圧
ｖｒｅｆ及びその温度特性が変化するので、抵抗素子Ｒ
１を調整してやれば、所定電圧ＶＢを、僅少な温度依存
性、あるいは所定の温度依存性を有するように調整する
ことができる。
【０１２３】また、バイアス電圧ＶＢ＋、ＶＢ−の供給
経路のうち少なくとも何れか一方に、ローパスフィル
タ、あるいは容量素子を備えてやれば、電圧変動に対し
ても、直接にあるいは温度検出部１２Ａ、１２Ｂ、２２
を介して変動を抑制することができ、温度検出部２２へ
のバイアス電圧ＶＢを安定化させることができる。
経路のうち少なくとも何れか一方に、ローパスフィル
タ、あるいは容量素子を備えてやれば、電圧変動に対し
ても、直接にあるいは温度検出部１２Ａ、１２Ｂ、２２
を介して変動を抑制することができ、温度検出部２２へ
のバイアス電圧ＶＢを安定化させることができる。
【０１２４】尚、図１４に示すように、温度検出部１４
は、温度により変化する出力特性が相互に逆の温度依存
性を有する正の温度特性部ＵＰ１と負の温度特性部ＤＮ
１とを備え、両者の出力値を比較する比較器Ａ４を備え
る構成することにより、相互に逆特性の出力信号が交差
することで所定温度ｔｘ０を検出することができる。
は、温度により変化する出力特性が相互に逆の温度依存
性を有する正の温度特性部ＵＰ１と負の温度特性部ＤＮ
１とを備え、両者の出力値を比較する比較器Ａ４を備え
る構成することにより、相互に逆特性の出力信号が交差
することで所定温度ｔｘ０を検出することができる。
【０１２５】また、正の温度特性部ＵＰ１、及び負の温
度特性部ＤＮ１は、ダイオード素子Ｄ１と抵抗素子Ｒ
Ａ、ＲＢ、及び抵抗素子Ｒ３とダイオード素子Ｄ２で構
成されており、ダイオード素子Ｄ１、Ｄ２は各々同等な
温度特性を有すると共に、抵抗素子ＲＡとＲＢ、及びＲ
３を更に分割して、適宜な分圧位置から複数の出力端子
を取り出せば、複数の温度を検出することができる。
度特性部ＤＮ１は、ダイオード素子Ｄ１と抵抗素子Ｒ
Ａ、ＲＢ、及び抵抗素子Ｒ３とダイオード素子Ｄ２で構
成されており、ダイオード素子Ｄ１、Ｄ２は各々同等な
温度特性を有すると共に、抵抗素子ＲＡとＲＢ、及びＲ
３を更に分割して、適宜な分圧位置から複数の出力端子
を取り出せば、複数の温度を検出することができる。
【０１２６】また、ダイオード素子Ｄ１、Ｄ２は、ウェ
ル拡散層６１とＭＯＳトランジスタのソース・ドレイン
用拡散層６３との間で構成し、ウェル拡散層６１につい
てはＭＯＳトランジスタが配置されるウェル拡散層６２
とは分離独立して構成することができる。また、基板層
とＭＯＳトランジスタのソース・ドレイン用拡散層６５
との間で構成し、ソース・ドレイン用拡散層６５の周囲
に外部からの基板ノイズを低減するためのシールド構造
となるＮ＋型拡散層６７を有する構成とすることもでき
る。これにより、周辺回路からのノイズの回り込みが防
止されたダイオード素子Ｄ１、Ｄ２を構成することがで
きる。また、ダイオード素子Ｄ１、Ｄ２に代えて、ダイ
オード接続されたバイポーラ素子、あるいはダイオード
接続されたＭＯＳトランジスタ素子で構成することもで
きる。
ル拡散層６１とＭＯＳトランジスタのソース・ドレイン
用拡散層６３との間で構成し、ウェル拡散層６１につい
てはＭＯＳトランジスタが配置されるウェル拡散層６２
とは分離独立して構成することができる。また、基板層
とＭＯＳトランジスタのソース・ドレイン用拡散層６５
との間で構成し、ソース・ドレイン用拡散層６５の周囲
に外部からの基板ノイズを低減するためのシールド構造
となるＮ＋型拡散層６７を有する構成とすることもでき
る。これにより、周辺回路からのノイズの回り込みが防
止されたダイオード素子Ｄ１、Ｄ２を構成することがで
きる。また、ダイオード素子Ｄ１、Ｄ２に代えて、ダイ
オード接続されたバイポーラ素子、あるいはダイオード
接続されたＭＯＳトランジスタ素子で構成することもで
きる。
【０１２７】温度検出部１２Ａ、１２Ｂについては、負
電源側を接地電圧とした構成であり、温度検出部２２と
同様の作用・効果を奏するものである。この時、接地電
圧は温度検出部１２Ａ、１２Ｂへの専用の供給経路によ
り供給されていれば、周辺回路からのノイズの回り込み
を防止することができる。
電源側を接地電圧とした構成であり、温度検出部２２と
同様の作用・効果を奏するものである。この時、接地電
圧は温度検出部１２Ａ、１２Ｂへの専用の供給経路によ
り供給されていれば、周辺回路からのノイズの回り込み
を防止することができる。
【０１２８】図２４に示す第３実施形態では、温度検出
機能を備えた半導体装置あるいは半導体メモリにおける
温度検出部３を示す。試験時に温度検出部３の検出結果
の補正を容易にする構成である。図２４中、検出信号Ｔ
ＤＯＵＴ５０は、実動作時に検出したい所定温度ｔｘ０
（例えば、５０℃）の検出信号である。検出信号ＴＤＯ
ＵＴ９０は、温度特性試験時の試験温度（例えば、９０
℃）の検出信号である。また、点線部７１、７２は、温
度特性試験時の試験温度の近傍温度（例えば、８７℃、
９３℃）の検出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３で
ある。
機能を備えた半導体装置あるいは半導体メモリにおける
温度検出部３を示す。試験時に温度検出部３の検出結果
の補正を容易にする構成である。図２４中、検出信号Ｔ
ＤＯＵＴ５０は、実動作時に検出したい所定温度ｔｘ０
（例えば、５０℃）の検出信号である。検出信号ＴＤＯ
ＵＴ９０は、温度特性試験時の試験温度（例えば、９０
℃）の検出信号である。また、点線部７１、７２は、温
度特性試験時の試験温度の近傍温度（例えば、８７℃、
９３℃）の検出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３で
ある。
【０１２９】正の温度特性部ＵＰ２では、正の温度特性
部ＵＰ１における抵抗素子ＲＡ、ＲＢに代えて複数の抵
抗素子を備える抵抗素子群７３を備えている。この抵抗
素子群７３のうち各所定端子の電圧が正の温度特性電圧
Ｖｎｕ５０、Ｖｎｕ９０、Ｖｎｕ８７、Ｖｎｕ９３とし
て比較器群Ｃ１の各比較器に入力される。このとき、抵
抗素子群７３の各端子ｎｕ２乃至４、ｎｕ１０乃至１
２、ｎｕ６乃至８、ｎｕ１４乃至１６から所定の端子を
選択するのが選択群Ｓ１である。選択群Ｓ１は、ＭＯＳ
デバイスで構成されるトランスファゲートＴ２乃至４、
Ｔ１０乃至１２、Ｔ６乃至８、Ｔ１４乃至１６で構成さ
れている。抵抗素子群７３における所定温度検出の設定
値を選択するトランスファゲートＴ３、Ｔ１１、Ｔ７、
Ｔ１５に対しては選択信号ｆｘ＜２＞、ｆｚ＜２＞が選
択され、設定値に対して正の補正を選択するトランスフ
ァゲートＴ２、Ｔ１０、Ｔ６、Ｔ１４に対しては補正信
号ｆｘ＜１＞、ｆｚ＜１＞が選択され、負の補正を選択
するトランスファゲートＴ４、Ｔ１２、Ｔ８、Ｔ１６に
対しては補正信号ｆｘ＜３＞、ｆｚ＜３＞が選択され
る。尚、比較器群Ｃ１にて比較された比較結果は、反転
バッファ群Ｂ１により論理信号の反転、波形整形、駆動
能力の付与等を施され、検出信号ＴＤＯＵＴ５０、ＴＤ
ＯＵＴ９０、ＴＤＯＵＴ８７、ＴＤＯＵＴ９３として出
力される。ここで、選択／補正信号ｆｘ＜１＞乃至＜３
＞は、ＰＭＯＳトランジスタの駆動信号でローアクティ
ブの信号であり、選択／補正信号ｆｚ＜１＞乃至＜３＞
は、ＮＭＯＳトランジスタの駆動信号でハイアクティブ
の信号である。
部ＵＰ１における抵抗素子ＲＡ、ＲＢに代えて複数の抵
抗素子を備える抵抗素子群７３を備えている。この抵抗
素子群７３のうち各所定端子の電圧が正の温度特性電圧
Ｖｎｕ５０、Ｖｎｕ９０、Ｖｎｕ８７、Ｖｎｕ９３とし
て比較器群Ｃ１の各比較器に入力される。このとき、抵
抗素子群７３の各端子ｎｕ２乃至４、ｎｕ１０乃至１
２、ｎｕ６乃至８、ｎｕ１４乃至１６から所定の端子を
選択するのが選択群Ｓ１である。選択群Ｓ１は、ＭＯＳ
デバイスで構成されるトランスファゲートＴ２乃至４、
Ｔ１０乃至１２、Ｔ６乃至８、Ｔ１４乃至１６で構成さ
れている。抵抗素子群７３における所定温度検出の設定
値を選択するトランスファゲートＴ３、Ｔ１１、Ｔ７、
Ｔ１５に対しては選択信号ｆｘ＜２＞、ｆｚ＜２＞が選
択され、設定値に対して正の補正を選択するトランスフ
ァゲートＴ２、Ｔ１０、Ｔ６、Ｔ１４に対しては補正信
号ｆｘ＜１＞、ｆｚ＜１＞が選択され、負の補正を選択
するトランスファゲートＴ４、Ｔ１２、Ｔ８、Ｔ１６に
対しては補正信号ｆｘ＜３＞、ｆｚ＜３＞が選択され
る。尚、比較器群Ｃ１にて比較された比較結果は、反転
バッファ群Ｂ１により論理信号の反転、波形整形、駆動
能力の付与等を施され、検出信号ＴＤＯＵＴ５０、ＴＤ
ＯＵＴ９０、ＴＤＯＵＴ８７、ＴＤＯＵＴ９３として出
力される。ここで、選択／補正信号ｆｘ＜１＞乃至＜３
＞は、ＰＭＯＳトランジスタの駆動信号でローアクティ
ブの信号であり、選択／補正信号ｆｚ＜１＞乃至＜３＞
は、ＮＭＯＳトランジスタの駆動信号でハイアクティブ
の信号である。
【０１３０】以下、温度検出部３の検出すべき所定温度
ｔｘ０（例えば、５０℃）の２種類の補正方法について
説明する。第１の方法は、温度特性試験時の試験温度
（例えば、９０℃）を検出することにより得られる検出
信号ＴＤＯＵＴ９０を補正する方法である。正常な動作
状態においては、試験温度（例えば、９０℃）で正の温
度特性電圧Ｖｎｕ９０が負の温度特性電圧Ｖｎｄを上回
り、検出信号ＴＤＯＵＴ９０は論理反転してローレベル
信号を出力する。しかしながら、製造上のばらつき等に
より抵抗素子群７３を構成する抵抗素子のシート抵抗値
が小さくなっていると、試験温度（９０℃）においても
正の温度特性電圧Ｖｎｕ９０が負の温度特性電圧Ｖｎｄ
を上回らず、検出信号ＴＤＯＵＴ９０はハイレベル信号
を出力する。このとき、補正信号ｆｘ＜３＞、ｆｚ＜３
＞を選択して端子ｎｕ１２を選択する補正をすれば、正
の温度特性電圧Ｖｎｕ９０が上昇して検出信号ＴＤＯＵ
Ｔ９０が反転し試験温度の検出ができるようになる。
ｔｘ０（例えば、５０℃）の２種類の補正方法について
説明する。第１の方法は、温度特性試験時の試験温度
（例えば、９０℃）を検出することにより得られる検出
信号ＴＤＯＵＴ９０を補正する方法である。正常な動作
状態においては、試験温度（例えば、９０℃）で正の温
度特性電圧Ｖｎｕ９０が負の温度特性電圧Ｖｎｄを上回
り、検出信号ＴＤＯＵＴ９０は論理反転してローレベル
信号を出力する。しかしながら、製造上のばらつき等に
より抵抗素子群７３を構成する抵抗素子のシート抵抗値
が小さくなっていると、試験温度（９０℃）においても
正の温度特性電圧Ｖｎｕ９０が負の温度特性電圧Ｖｎｄ
を上回らず、検出信号ＴＤＯＵＴ９０はハイレベル信号
を出力する。このとき、補正信号ｆｘ＜３＞、ｆｚ＜３
＞を選択して端子ｎｕ１２を選択する補正をすれば、正
の温度特性電圧Ｖｎｕ９０が上昇して検出信号ＴＤＯＵ
Ｔ９０が反転し試験温度の検出ができるようになる。
【０１３１】また、シート抵抗値が大きくなっている場
合には、試験温度（９０℃）に至る前に検出信号ＴＤＯ
ＵＴ９０が既にローレベル信号となっている。この場合
には、補正信号ｆｘ＜１＞、ｆｚ＜１＞から選択信号ｆ
ｘ＜２＞、ｆｚ＜２＞を介して補正信号ｆｘ＜３＞、ｆ
ｚ＜３＞に至るまで順次、信号を切り替えていき、検出
信号ＴＤＯＵＴ９０がローレベルに反転する信号により
選択される抵抗素子群７３の端子位置を補正位置とする
ことができる。
合には、試験温度（９０℃）に至る前に検出信号ＴＤＯ
ＵＴ９０が既にローレベル信号となっている。この場合
には、補正信号ｆｘ＜１＞、ｆｚ＜１＞から選択信号ｆ
ｘ＜２＞、ｆｚ＜２＞を介して補正信号ｆｘ＜３＞、ｆ
ｚ＜３＞に至るまで順次、信号を切り替えていき、検出
信号ＴＤＯＵＴ９０がローレベルに反転する信号により
選択される抵抗素子群７３の端子位置を補正位置とする
ことができる。
【０１３２】所定温度ｔｘ０（５０℃）の検出は、試験
温度（９０℃）の検出と同じ抵抗素子群７３の抵抗分圧
により構成されているので、検出信号ＴＤＯＵＴ９０に
行った補正と同様の補正をすれば検出信号５０も正しく
出力されるようになる。従って、同一補正信号ｆｘ＜３
＞、ｆｚ＜３＞により、正の温度特性電圧Ｖｎｕ５０は
端子ｎｕ４の電圧に設定される。所定温度ｔｘ０（５０
℃）での試験を行なうことなく、試験温度（９０℃）で
の温度検出による補正で、同時に所定温度（５０℃）の
温度検出の補正をすることができる。
温度（９０℃）の検出と同じ抵抗素子群７３の抵抗分圧
により構成されているので、検出信号ＴＤＯＵＴ９０に
行った補正と同様の補正をすれば検出信号５０も正しく
出力されるようになる。従って、同一補正信号ｆｘ＜３
＞、ｆｚ＜３＞により、正の温度特性電圧Ｖｎｕ５０は
端子ｎｕ４の電圧に設定される。所定温度ｔｘ０（５０
℃）での試験を行なうことなく、試験温度（９０℃）で
の温度検出による補正で、同時に所定温度（５０℃）の
温度検出の補正をすることができる。
【０１３３】第２の方法では、検出信号ＴＤＯＵＴ９０
に加えて、検出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３も
合せて試験温度（９０℃）の検出を行なう。ここで、検
出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３は、試験温度
（９０℃）に対して高温側及び低温側の両側の近傍温度
で論理反転する信号である。検出信号ＴＤＯＵＴ８７、
ＴＤＯＵＴ９３の出力論理レベルが相反する論理レベル
となるような補正をすることにより、試験温度（９０
℃）に対して８７℃から９３℃までの検出温度の誤差に
調整する。更に、検出信号ＴＤＯＵＴ９０の出力論理レ
ベルが反転するように補正を行い、精度のよい試験温度
の温度検出が行なえるように調整する。
に加えて、検出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３も
合せて試験温度（９０℃）の検出を行なう。ここで、検
出信号ＴＤＯＵＴ８７、ＴＤＯＵＴ９３は、試験温度
（９０℃）に対して高温側及び低温側の両側の近傍温度
で論理反転する信号である。検出信号ＴＤＯＵＴ８７、
ＴＤＯＵＴ９３の出力論理レベルが相反する論理レベル
となるような補正をすることにより、試験温度（９０
℃）に対して８７℃から９３℃までの検出温度の誤差に
調整する。更に、検出信号ＴＤＯＵＴ９０の出力論理レ
ベルが反転するように補正を行い、精度のよい試験温度
の温度検出が行なえるように調整する。
【０１３４】これらの補正が検出信号ＴＤＯＵＴ５０を
出力する所定温度ｔｘ０（５０℃）の検出側にも同様に
施され、所定温度ｔｘ０（５０℃）での試験を行なうこ
となく、試験温度（９０℃）での温度検出による補正
で、同時に所定温度（５０℃）の温度検出の補正をする
ことができる。
出力する所定温度ｔｘ０（５０℃）の検出側にも同様に
施され、所定温度ｔｘ０（５０℃）での試験を行なうこ
となく、試験温度（９０℃）での温度検出による補正
で、同時に所定温度（５０℃）の温度検出の補正をする
ことができる。
【０１３５】また、高温側及び低温側の近傍温度間に補
正した上で試験温度への補正を行なうという２段階の補
正により、また、近傍温度間の微小温度差を調整するこ
とにより、精度のよい補正を行なうことができる。更
に、試験温度検出時の検出結果が、試験温度に対して高
温側あるいは低温側の何れの温度方向にずれているかを
的確に把握することができる。
正した上で試験温度への補正を行なうという２段階の補
正により、また、近傍温度間の微小温度差を調整するこ
とにより、精度のよい補正を行なうことができる。更
に、試験温度検出時の検出結果が、試験温度に対して高
温側あるいは低温側の何れの温度方向にずれているかを
的確に把握することができる。
【０１３６】尚、試験温度の検出部分は、温度特性試験
時にのみ活性化されることとすれば、通常使用時には非
活性となり、消費電流ＩＤＤが増大するおそれはない。
時にのみ活性化されることとすれば、通常使用時には非
活性となり、消費電流ＩＤＤが増大するおそれはない。
【０１３７】図２５、２６に温度検出部３における温度
特性の具体例を示す。図２５は、正の温度特性部ＵＰ２
における抵抗素子群７３の各抵抗値が設定値にある場合
を示す。負の温度特性部ＤＮ１の出力端子ｎｄは固定し
た負の温度特性電圧Ｖｎｄを示す。正の温度特性部Ｕ２
の出力端子ｎｕは、トランスファゲートＴ２乃至４、Ｔ
１０乃至１２、Ｔ６乃至８、Ｔ１４乃至１６による選択
に応じて、抵抗素子群７３の各端子ｎｕ２乃至４、ｎｕ
１０乃至１２、ｎｕ６乃至８、ｎｕ１４乃至１６の電圧
が出力される。図２５には３種類の正の温度特性電圧Ｖ
ｎｕを示している。選択信号ｆｘ＜２＞、ｆｚ＜２＞を
選択すれば端子ｎｕ３、ｎｕ１１、ｎｕ７、ｎｕ１５が
選択され、負の温度特性電圧Ｖｎｄとの交点が温度検出
点として設定される。各々の交点で検出信号ＴＤＯＵＴ
５０、ＴＤＯＵＴ９０、ＴＤＯＵＴ８７、ＴＤＯＵＴ９
３の論理レベルが反転して、温度として５０℃、９０
℃、８７℃、９３℃が検出される。
特性の具体例を示す。図２５は、正の温度特性部ＵＰ２
における抵抗素子群７３の各抵抗値が設定値にある場合
を示す。負の温度特性部ＤＮ１の出力端子ｎｄは固定し
た負の温度特性電圧Ｖｎｄを示す。正の温度特性部Ｕ２
の出力端子ｎｕは、トランスファゲートＴ２乃至４、Ｔ
１０乃至１２、Ｔ６乃至８、Ｔ１４乃至１６による選択
に応じて、抵抗素子群７３の各端子ｎｕ２乃至４、ｎｕ
１０乃至１２、ｎｕ６乃至８、ｎｕ１４乃至１６の電圧
が出力される。図２５には３種類の正の温度特性電圧Ｖ
ｎｕを示している。選択信号ｆｘ＜２＞、ｆｚ＜２＞を
選択すれば端子ｎｕ３、ｎｕ１１、ｎｕ７、ｎｕ１５が
選択され、負の温度特性電圧Ｖｎｄとの交点が温度検出
点として設定される。各々の交点で検出信号ＴＤＯＵＴ
５０、ＴＤＯＵＴ９０、ＴＤＯＵＴ８７、ＴＤＯＵＴ９
３の論理レベルが反転して、温度として５０℃、９０
℃、８７℃、９３℃が検出される。
【０１３８】図２６は、抵抗素子群７３を構成する抵抗
素子のシート抵抗が設定値に対して大きくなった場合を
示す。各抵抗の抵抗値が大きくなるため、抵抗素子群７
３の各端子ｎｕ２乃至４、ｎｕ１０乃至１２、ｎｕ６乃
至８、ｎｕ１４乃至１６の電圧は一律に上昇する。この
電圧上昇により、各端子による正の温度特性電圧Ｖｎｕ
と負の温度特性電圧Ｖｎｄとの交点は一律に低温側にシ
フトする。このため、各検出信号により検出される温度
は所定の温度より低温側にシフトしてしまう。この誤差
を解消するため、選択信号ｆｘ＜２＞、ｆｚ＜２＞に代
えて補正信号ｆｘ＜３＞、ｆｚ＜３＞を選択する。トラ
ンスファゲートＴ４、Ｔ１２、Ｔ８、Ｔ１６を介して端
子ｎｕ４、ｎｕ１２、ｎｕ８、ｎｕ１６が選択され、全
ての温度検出（５０℃、９０℃、８７℃、９３℃）に対
して同時に補正を施すことができる。
素子のシート抵抗が設定値に対して大きくなった場合を
示す。各抵抗の抵抗値が大きくなるため、抵抗素子群７
３の各端子ｎｕ２乃至４、ｎｕ１０乃至１２、ｎｕ６乃
至８、ｎｕ１４乃至１６の電圧は一律に上昇する。この
電圧上昇により、各端子による正の温度特性電圧Ｖｎｕ
と負の温度特性電圧Ｖｎｄとの交点は一律に低温側にシ
フトする。このため、各検出信号により検出される温度
は所定の温度より低温側にシフトしてしまう。この誤差
を解消するため、選択信号ｆｘ＜２＞、ｆｚ＜２＞に代
えて補正信号ｆｘ＜３＞、ｆｚ＜３＞を選択する。トラ
ンスファゲートＴ４、Ｔ１２、Ｔ８、Ｔ１６を介して端
子ｎｕ４、ｎｕ１２、ｎｕ８、ｎｕ１６が選択され、全
ての温度検出（５０℃、９０℃、８７℃、９３℃）に対
して同時に補正を施すことができる。
【０１３９】以上に説明した第３実施形態によれば、温
度特性試験時に、試験温度と検出結果との誤差を測定
し、このときの誤差量に基づいて温度検出部を相対的に
補正することができる。所定温度ｔｘ０での温度検出試
験を行なうことなく相対的に温度検出部を補正すること
ができる。従って、新たに所定温度ｔｘ０での動作試験
を行なう必要がなくなり、従来より全使用温度範囲（ｔ
ｍｉｎ乃至ｔｍａｘ）における動作特性を保証するため
使用温度範囲の最大値ｔｍａｘあるいは最小値ｔｍｉｎ
で行なっていた試験時に合せて行なうことができる。試
験時間の短縮化を図って、試験コストを圧縮することが
できる。
度特性試験時に、試験温度と検出結果との誤差を測定
し、このときの誤差量に基づいて温度検出部を相対的に
補正することができる。所定温度ｔｘ０での温度検出試
験を行なうことなく相対的に温度検出部を補正すること
ができる。従って、新たに所定温度ｔｘ０での動作試験
を行なう必要がなくなり、従来より全使用温度範囲（ｔ
ｍｉｎ乃至ｔｍａｘ）における動作特性を保証するため
使用温度範囲の最大値ｔｍａｘあるいは最小値ｔｍｉｎ
で行なっていた試験時に合せて行なうことができる。試
験時間の短縮化を図って、試験コストを圧縮することが
できる。
【０１４０】また、試験温度あるいはその近傍温度から
選択される微小温度差を有する少なくとも２つの温度を
検出するので、２つの検出結果が相互に相反する状態で
試験温度は微小温度差内にあることとなる。微小温度差
を調製することにより、試験温度の検出精度を調整する
ことができるので、検出結果の誤差量の精度を調整する
ことができ、温度検出部３を精度良く相対補正すること
ができる。
選択される微小温度差を有する少なくとも２つの温度を
検出するので、２つの検出結果が相互に相反する状態で
試験温度は微小温度差内にあることとなる。微小温度差
を調製することにより、試験温度の検出精度を調整する
ことができるので、検出結果の誤差量の精度を調整する
ことができ、温度検出部３を精度良く相対補正すること
ができる。
【０１４１】また、試験温度あるいはその近傍温度から
選択される微小温度差を有する少なくとも２つの温度を
検出するので、検出結果が実際の試験温度に対して高温
側／低温側の何れの側にずれているかの判断をすること
ができ、補正手続きを効率よく実施することができる。
選択される微小温度差を有する少なくとも２つの温度を
検出するので、検出結果が実際の試験温度に対して高温
側／低温側の何れの側にずれているかの判断をすること
ができ、補正手続きを効率よく実施することができる。
【０１４２】また、検出信号ＴＤＯＵＴ８７、ＴＤＯＵ
Ｔ９３の検出結果が相反するまでの差異を補正した後、
検出信号ＴＤＯＵＴ９０の検出結果が反転までの差異を
更に補正する構成とすることにより、試験温度の検出精
度を向上させることができ、温度検出部３を精度良く相
対補正することができる。
Ｔ９３の検出結果が相反するまでの差異を補正した後、
検出信号ＴＤＯＵＴ９０の検出結果が反転までの差異を
更に補正する構成とすることにより、試験温度の検出精
度を向上させることができ、温度検出部３を精度良く相
対補正することができる。
【０１４３】また、温度特性試験時における試験温度の
検出誤差量に対する補正量と同じ補正量を温度検出部３
の補正量として補正を行なうことができる。
検出誤差量に対する補正量と同じ補正量を温度検出部３
の補正量として補正を行なうことができる。
【０１４４】また、温度検出を行なう正の温度特性電圧
Ｖｎｕ５０、Ｖｎｕ９０、Ｖｎｕ８７、Ｖｎｕ９３に選
択接続される各端子ｎｕ２乃至４、ｎｕ１０乃至１２、
ｎｕ６乃至８、ｎｕ１４乃至１６が、抵抗素子群７３に
より抵抗分圧されて相互に比例按分されるので、所定温
度ｔｘ０の補正量を、試験温度における誤差量と同等量
とすることができる。
Ｖｎｕ５０、Ｖｎｕ９０、Ｖｎｕ８７、Ｖｎｕ９３に選
択接続される各端子ｎｕ２乃至４、ｎｕ１０乃至１２、
ｎｕ６乃至８、ｎｕ１４乃至１６が、抵抗素子群７３に
より抵抗分圧されて相互に比例按分されるので、所定温
度ｔｘ０の補正量を、試験温度における誤差量と同等量
とすることができる。
【０１４５】また、試験温度の検出部分は、温度特性試
験時にのみ活性化されることとするので、通常使用時に
は非活性となり電流消費がなくなり、消費電流ＩＤＤが
増大することはない。
験時にのみ活性化されることとするので、通常使用時に
は非活性となり電流消費がなくなり、消費電流ＩＤＤが
増大することはない。
【０１４６】尚、本発明は前記第１乃至第３実施形態に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲内で種々の改良、変形が可能であることは言うまでも
ない。例えば、本実施形態においては、温度の検出を１
点、あるいは２点として説明したが本発明はこれに限定
されるものではなく、３点以上の温度検出を行なうこと
もできる。３点以上の温度検出に応じて半導体装置等の
動作状態を切り替えることが可能である。
限定されるものではなく、本発明の趣旨を逸脱しない範
囲内で種々の改良、変形が可能であることは言うまでも
ない。例えば、本実施形態においては、温度の検出を１
点、あるいは２点として説明したが本発明はこれに限定
されるものではなく、３点以上の温度検出を行なうこと
もできる。３点以上の温度検出に応じて半導体装置等の
動作状態を切り替えることが可能である。
【０１４７】また、温度検出に応じてリフレッシュ周期
をディジタル的に切り替える場合について説明したが、
検出温度の前後でバイアス電流値やバイアス電圧値を変
化させることによりリフレッシュ周期をアナログ的に可
変とすることも可能である。
をディジタル的に切り替える場合について説明したが、
検出温度の前後でバイアス電流値やバイアス電圧値を変
化させることによりリフレッシュ周期をアナログ的に可
変とすることも可能である。
【０１４８】また、所定電圧は一定値であるとしたが、
これに限定されるものではなく、回路構成が許せば一定
の許容電圧幅でばらついていてもよいことは言うまでも
ない。
これに限定されるものではなく、回路構成が許せば一定
の許容電圧幅でばらついていてもよいことは言うまでも
ない。
【０１４９】また、第３実施形態では、各温度の検出に
対して抵抗素子群７３の各端子における中心位置を設定
値とし、その前後に正／負の補正端子を設定する場合に
ついて示したが、補正方向が予め分っていれば補正方向
をいずれかの方向に大きく配置することもできる。ま
た、補正端子の数を必要に応じて増減することができる
ことは言うまでもない。
対して抵抗素子群７３の各端子における中心位置を設定
値とし、その前後に正／負の補正端子を設定する場合に
ついて示したが、補正方向が予め分っていれば補正方向
をいずれかの方向に大きく配置することもできる。ま
た、補正端子の数を必要に応じて増減することができる
ことは言うまでもない。
【０１５０】また、第３実施形態の第２の方法では、試
験温度（９０℃）の設定端子に加えて両側の端子を含め
て試験温度の検出を行なう場合を示したが、これに限定
されるものではなく、試験温度の検出信号ＴＤＯＵＴ９
０と、低温側近傍温度（８７℃）の検出信号ＴＤＯＵＴ
８７あるいは高温側近傍温度（９３℃）の検出信号ＴＤ
ＯＵＴ９３との組合せ、又は検出信号ＴＤＯＵＴ８７と
ＴＤＯＵＴ９３との２つの温度ポイントの組合せでも同
様の効果を奏することができる。逆に、４つ以上の温度
ポイントを使用すれば、試験温度の検出初期時に検出結
果と実際の試験温度とのずれ量やずれ方向を的確に把握
することができる。
験温度（９０℃）の設定端子に加えて両側の端子を含め
て試験温度の検出を行なう場合を示したが、これに限定
されるものではなく、試験温度の検出信号ＴＤＯＵＴ９
０と、低温側近傍温度（８７℃）の検出信号ＴＤＯＵＴ
８７あるいは高温側近傍温度（９３℃）の検出信号ＴＤ
ＯＵＴ９３との組合せ、又は検出信号ＴＤＯＵＴ８７と
ＴＤＯＵＴ９３との２つの温度ポイントの組合せでも同
様の効果を奏することができる。逆に、４つ以上の温度
ポイントを使用すれば、試験温度の検出初期時に検出結
果と実際の試験温度とのずれ量やずれ方向を的確に把握
することができる。
【０１５１】（付記１） 所定温度を検出する温度検出
部と、前記温度検出部をバイアスするために、温度依存
性が僅少な所定電圧、あるいは所定の温度依存性を有す
る所定電圧を出力する電圧バイアス部とを備えることを
特徴とする温度検出機能を備えた半導体装置。 （付記２） 前記温度検出部は、前記所定電圧側に接続
され、負の温度特性の降圧特性を有する降圧部を備え、
前記降圧部を介して生成される正の温度特性を有する出
力電圧に基づき温度検出を行う際、前記検出すべき温度
以上で動作状態を変化させるべき場合には、前記所定電
圧は、高温側における電圧値を設定値とする負の温度特
性、又は低温側における電圧値を設定値とする正の温度
特性を有し、前記検出すべき温度以下で動作状態を変化
させるべき場合には、前記所定電圧は、高温側における
電圧値を設定値とする正の温度特性、又は低温側におけ
る電圧値を設定値とする負の温度特性を有することを特
徴とする付記１に記載の温度検出機能を備えた半導体装
置。 （付記３） 前記降圧部は、ダイオード素子を含むこと
を特徴とする付記２に記載の温度検出機能を備えた半導
体装置。 （付記４） 前記温度検出部は、前記所定電圧側に接続
され、正の温度特性の降圧特性を有する降圧部を備え、
前記降圧部を介して生成される負の温度特性を有する出
力電圧に基づき温度検出を行う際、前記検出すべき温度
以上で動作状態を変化させるべき場合には、前記所定電
圧は、高温側における電圧値を設定値とする正の温度特
性、又は低温側における電圧値を設定値とする負の温度
特性を有し、前記検出すべき温度以下で動作状態を変化
させるべき場合には、前記所定電圧は、高温側における
電圧値を設定値とする負の温度特性、又は低温側におけ
る電圧値を設定値とする正の温度特性を有することを特
徴とする付記１に記載の温度検出機能を備えた半導体装
置。 （付記５） 前記降圧部は、ＭＯＳトランジスタによる
能動負荷を含むことを特徴とする付記４に記載の温度検
出機能を備えた半導体装置。 （付記６） 所定温度を検出する温度検出部と、前記温
度検出部の正電源側をバイアスする第１電圧を出力する
第１電圧バイアス部と、前記第１電圧バイアス部から所
定電圧降圧された第２電圧を出力し、前記温度検出部の
負電源側をバイアスする第２電圧バイアス部とを備え、
前記温度検出部を、前記所定電圧でバイアスすることを
特徴とする温度検出機能を備えた半導体装置。 （付記７） 前記第１及び第２電圧バイアス部は、前記
第１及び第２電圧間の電圧差として前記所定電圧を維持
する直流出力特性を有すると共に、同等かつ同位相の過
渡応答出力特性を具備することを特徴とする付記６に記
載の温度検出機能を備えた半導体装置。 （付記８） 前記所定電圧は、外部電源電圧と接地電圧
との間の電圧差に比して小さいことを特徴とする付記６
又は７に記載の温度検出機能を備えた半導体装置。 （付記９） 前記電圧バイアス部、又は前記第１あるい
は第２電圧バイアス部のうち少なくとも何れか一方は、
基準電圧を出力するリファレンス部と、前記基準電圧に
基づき、前記所定電圧、又は前記第１あるいは第２電圧
を出力するレギュレータ部とを備えることを特徴とする
付記１乃至８の少なくとも何れか１項に記載の温度検出
機能を備えた半導体装置。 （付記１０） 前記電圧バイアス部あるいは前記リファ
レンス部のうち少なくとも何れか一方、又は前記第１電
圧バイアス部、前記第２電圧バイアス部、あるいは前記
リファレンス部のうち少なくとも何れか１つは、第１導
電型ＭＯＳトランジスタと、該第１導電型ＭＯＳトラン
ジスタのソース端子に接続される抵抗素子と、第２導電
型ＭＯＳトランジスタで構成され、電流入力端子が前記
第１導電型ＭＯＳトランジスタのドレイン端子に接続さ
れると共に、電流出力端子が前記第１導電型ＭＯＳトラ
ンジスタのゲート端子に接続されてフィードバックルー
プを構成するカレントミラー回路とを備え、適宜な抵抗
値の前記抵抗素子を設定することにより、前記所定電圧
あるいは前記基準電圧のうち少なくとも何れか一方、又
は前記第１電圧、前記第２電圧、あるいは前記基準電圧
のうち少なくとも何れか１つが、僅少な温度依存性、あ
るいは所定の温度依存性を有するように調整されること
を特徴とする付記１乃至９の少なくとも何れか１項に記
載の温度検出機能を備えた半導体装置。 （付記１１） 前記電圧バイアス部、又は前記第１ある
いは第２電圧バイアス部から前記温度検出部への前記所
定電圧の供給経路、又は前記第１あるいは第２電圧の供
給経路のうち少なくとも何れか一方は、ローパスフィル
タ、あるいは容量素子を備えることを特徴とする付記１
又は１０の少なくとも何れか１項に記載の温度検出機能
を備えた半導体装置。 （付記１２） 前記温度検出部は、前記所定温度の検出
を行なう所定温度検出部と、温度特性試験時の試験温度
を検出する試験温度検出部と、前記試験温度における前
記試験温度検出部の検出結果の誤差量に基づき、前記所
定温度検出部を補正する補正部とを備えることを特徴と
する付記１乃至１１の少なくとも何れか１項に記載の温
度検出機能を備えた半導体装置。 （付記１３） 前記温度検出部は、前記所定温度の検出
を行なう所定温度検出部と、温度特性試験時の検出温度
が、前記試験温度に設定されている試験温度検出部、高
温側に微小な検出温度差を有する第１近傍温度に設定さ
れている第１近傍温度検出部、及び低温側に微小な検出
温度差を有する第２近傍温度に設定されている第２近傍
温度検出部のうちの少なくとも何れか２つの検出部とを
備え、前記試験温度の検出の際、前記少なくとも何れか
２つの検出部のうち、両端の検出温度が設定されている
２つの検出部からの検出結果が相反するように、前記少
なくとも何れか２つの検出部の各々に対する同等量の補
正に基づき、前記所定温度検出部を補正する補正部とを
備えることを特徴とする付記１乃至１１の少なくとも何
れか１項に記載の温度検出機能を備えた半導体装置。 （付記１４） 前記試験温度検出部と、前記第１近傍温
度検出部と、前記第２近傍温度検出部とを備えており、
前記試験温度の検出により、前記試験温度検出部、前記
第１及び第２近傍温度検出部に対して施す同等量の補正
は、前記第１及び第２近傍温度検出部からの検出結果が
相反するまでの差異を補正する第１補正と、前記第１及
び第２近傍温度検出部からの検出結果が相反した後、前
記試験温度検出部からの検出結果が反転までの差異を補
正する第２補正とを含むことを特徴とする付記１３に記
載の温度検出機能を備えた半導体装置。 （付記１５） 前記補正部は、前記試験温度検出部、又
は前記少なくとも何れか２つの検出部に対する誤差量と
同等量の補正量を、前記所定温度検出部に施すことを特
徴とする付記１２乃至１４の少なくとも何れか１項に記
載の温度検出機能を備えた半導体装置。 （付記１６） 前記所定温度検出部、前記試験温度検出
部、前記第１近傍温度検出部、及び前記第２近傍温度検
出部は、温度依存性を有する電圧が印加される抵抗素子
群と、前記抵抗素子群により分圧される適宜な分圧位置
を選択する選択部とを備えることを特徴とする付記１２
乃至１４の少なくとも何れか１項に記載の温度検出機能
を備えた半導体装置。 （付記１７） 前記補正部は、前記適宜な分圧位置に隣
接する隣接分圧位置を選択する補正選択部を備えること
を特徴とする付記１６に記載の温度検出機能を備えた半
導体装置。 （付記１８） 前記試験温度検出部、前記第１近傍温度
検出部、及び第２近傍温度検出部は、温度特性試験時に
のみ活性化されることを特徴とする付記１２乃至１４の
少なくとも何れか１項に記載の温度検出機能を備えた半
導体装置。 （付記１９） 前記温度検出部は、前記所定電圧と接地
電圧との間、又は前記第１電圧と前記第２電圧との間に
接続され、温度により変化する出力特性が相互に逆の温
度依存性を有する第１及び第２回路と、前記第１及び第
２回路の出力値を比較する比較器とを備えることを特徴
とする付記１乃至１８の少なくとも何れか１項に記載の
温度検出機能を備えた半導体装置。 （付記２０） 前記第１回路は、前記所定電圧、又は前
記第１電圧に接続され、温度依存性を有する第１回路ユ
ニットと、前記接地電圧、又は前記第２電圧に接続され
る第１抵抗素子群とを備え、前記第１回路ユニットと前
記第１抵抗素子群との接続点を出力端子として構成され
ており、前記第２回路は、前記接地電圧、又は前記第２
電圧に接続され、前記第１回路ユニットと同方向の温度
依存性を有する第２回路ユニットと、前記所定電圧、又
は前記第１電圧に接続される第２抵抗素子群とを備え、
前記第２回路ユニットと前記第２抵抗素子群との接続点
を出力端子として構成されていることを特徴とする付記
１９に記載の温度検出機能を備えた半導体装置。 （付記２１） 付記１６又は１７における前記抵抗素子
群は、前記第１あるいは第２抵抗素子群のうち少なくと
も何れか一方であることを特徴とする付記２０に記載の
温度検出機能を備えた半導体装置。 （付記２２） 前記接地電圧は、前記温度検出部への専
用の供給経路により供給されていることを特徴とする付
記１９又は２０に記載の温度検出機能を備えた半導体装
置。 （付記２３） 前記第１及び第２回路ユニットは、ダイ
オード素子、ダイオード接続されたバイポーラ素子、あ
るいはダイオード接続されたＭＯＳトランジスタ素子で
あることを特徴とする付記２０に記載の温度検出機能を
備えた半導体装置。 （付記２４） 前記ダイオード素子は、ウェル拡散層と
ＭＯＳトランジスタのソース・ドレイン用拡散層との間
で構成され、前記ウェル拡散層は、ＭＯＳトランジスタ
が配置されるウェル拡散層とは分離独立して構成される
ことを特徴とする付記２３に記載の温度検出機能を備え
た半導体装置。 （付記２５） 前記ダイオード素子は、基板層とＭＯＳ
トランジスタのソース・ドレイン用拡散層との間で構成
され、前記ソース・ドレイン用拡散層の周囲には、外部
からの基板ノイズの影響を抑止するためのシールド構造
を有することを特徴とする付記２３に記載の温度検出機
能を備えた半導体装置。 （付記２６） 前記半導体装置は、半導体記憶装置であ
り、前記温度検出部により検出される前記所定温度に応
じて、リフレッシュ動作の周期を切り替えるリフレッシ
ュ周期制御部を備えることを特徴とする付記１乃至２５
の少なくとも何れか１項に記載の温度検出機能を備えた
半導体装置。 （付記２７） 前記リフレッシュ周期制御部は、前記所
定温度以上あるいは前記所定温度より高温時にはリフレ
ッシュ動作の周期を短く設定し、前記所定温度より低温
あるいは前記所定温度以下の時には、前記リフレッシュ
動作の周期を長く設定することを特徴とする付記２６に
記載の温度検出機能を備えた半導体装置。 （付記２８） 温度特性試験時に、試験温度の検出を行
なう試験温度検出工程と、前記試験温度に対する前記検
出結果の誤差量を測定する誤差測定工程と、前記測定さ
れた誤差量に基づき、所定温度を検出する温度検出部の
補正を行なう補正工程とを含むことを特徴とする温度検
出機能を備えた半導体装置の試験方法。 （付記２９） 温度特性試験時に、試験温度の検出、前
記試験温度に対して高温側に微小な検出温度差を有する
第１近傍温度の検出、及び低温側に微小な検出温度差を
有する第２近傍温度の検出のうち、少なくとも何れか２
種類の検出を行なう試験温度検出工程と、前記少なくと
も何れか２種類の検出のうち両端温度の検出結果が相反
するまでの差異を検出誤差として測定する誤差測定工程
と、前記測定された誤差量に基づき、所定温度を検出す
る温度検出部の補正を行なう補正工程とを含むことを特
徴とする温度検出機能を備えた半導体装置の試験方法。 （付記３０） 前記試験温度検出工程では、前記試験温
度の検出、前記第１近傍温度の検出、及び前記第２近傍
温度の検出を行い、前記誤差測定工程は、前記第１及び
第２近傍温度の検出結果が相反するまでの差異を検出誤
差として測定する第１誤差測定工程と、前記第１及び第
２近傍温度の検出結果が相反した後、前記試験温度の検
出結果が反転するまでの差異を検出誤差として測定する
第２誤差測定工程とを含むことを特徴とする付記２９に
記載の温度検出機能を備えた半導体装置の試験方法。 （付記３１） 前記補正工程では、前記誤差測定工程に
より測定された誤差量と同等量の補正を、前記温度検出
部に行なうことを特徴とする付記２８乃至３０の少なく
とも何れか１項に記載の温度検出機能を備えた半導体装
置の試験方法。 （付記３２） 前記補正工程における補正は、前記温度
検出部に含まれ、温度依存性を有する電圧が印加される
抵抗素子群から、適宜な分圧位置を選択することにより
行なわれることを特徴とする付記２８乃至３０の少なく
とも何れか１項に記載の温度検出機能を備えた半導体装
置の試験方法。 （付記３３） 温度検出部により検出される検出温度に
応じて、リフレッシュ動作の周期を切り替えることを特
徴とする温度検出機能を備えた半導体記憶装置のリフレ
ッシュ制御方法。 （付記３４） 前記検出温度が、所定温度以上あるいは
所定温度より高温である場合には、前記リフレッシュ動
作の周期を短く設定し、前記検出温度が、前記所定温度
より低温あるいは前記所定温度以下である場合には、前
記リフレッシュ動作の周期を長く設定することことを特
徴とする付記３３に記載の温度検出機能を備えた半導体
記憶装置のリフレッシュ制御方法。
部と、前記温度検出部をバイアスするために、温度依存
性が僅少な所定電圧、あるいは所定の温度依存性を有す
る所定電圧を出力する電圧バイアス部とを備えることを
特徴とする温度検出機能を備えた半導体装置。 （付記２） 前記温度検出部は、前記所定電圧側に接続
され、負の温度特性の降圧特性を有する降圧部を備え、
前記降圧部を介して生成される正の温度特性を有する出
力電圧に基づき温度検出を行う際、前記検出すべき温度
以上で動作状態を変化させるべき場合には、前記所定電
圧は、高温側における電圧値を設定値とする負の温度特
性、又は低温側における電圧値を設定値とする正の温度
特性を有し、前記検出すべき温度以下で動作状態を変化
させるべき場合には、前記所定電圧は、高温側における
電圧値を設定値とする正の温度特性、又は低温側におけ
る電圧値を設定値とする負の温度特性を有することを特
徴とする付記１に記載の温度検出機能を備えた半導体装
置。 （付記３） 前記降圧部は、ダイオード素子を含むこと
を特徴とする付記２に記載の温度検出機能を備えた半導
体装置。 （付記４） 前記温度検出部は、前記所定電圧側に接続
され、正の温度特性の降圧特性を有する降圧部を備え、
前記降圧部を介して生成される負の温度特性を有する出
力電圧に基づき温度検出を行う際、前記検出すべき温度
以上で動作状態を変化させるべき場合には、前記所定電
圧は、高温側における電圧値を設定値とする正の温度特
性、又は低温側における電圧値を設定値とする負の温度
特性を有し、前記検出すべき温度以下で動作状態を変化
させるべき場合には、前記所定電圧は、高温側における
電圧値を設定値とする負の温度特性、又は低温側におけ
る電圧値を設定値とする正の温度特性を有することを特
徴とする付記１に記載の温度検出機能を備えた半導体装
置。 （付記５） 前記降圧部は、ＭＯＳトランジスタによる
能動負荷を含むことを特徴とする付記４に記載の温度検
出機能を備えた半導体装置。 （付記６） 所定温度を検出する温度検出部と、前記温
度検出部の正電源側をバイアスする第１電圧を出力する
第１電圧バイアス部と、前記第１電圧バイアス部から所
定電圧降圧された第２電圧を出力し、前記温度検出部の
負電源側をバイアスする第２電圧バイアス部とを備え、
前記温度検出部を、前記所定電圧でバイアスすることを
特徴とする温度検出機能を備えた半導体装置。 （付記７） 前記第１及び第２電圧バイアス部は、前記
第１及び第２電圧間の電圧差として前記所定電圧を維持
する直流出力特性を有すると共に、同等かつ同位相の過
渡応答出力特性を具備することを特徴とする付記６に記
載の温度検出機能を備えた半導体装置。 （付記８） 前記所定電圧は、外部電源電圧と接地電圧
との間の電圧差に比して小さいことを特徴とする付記６
又は７に記載の温度検出機能を備えた半導体装置。 （付記９） 前記電圧バイアス部、又は前記第１あるい
は第２電圧バイアス部のうち少なくとも何れか一方は、
基準電圧を出力するリファレンス部と、前記基準電圧に
基づき、前記所定電圧、又は前記第１あるいは第２電圧
を出力するレギュレータ部とを備えることを特徴とする
付記１乃至８の少なくとも何れか１項に記載の温度検出
機能を備えた半導体装置。 （付記１０） 前記電圧バイアス部あるいは前記リファ
レンス部のうち少なくとも何れか一方、又は前記第１電
圧バイアス部、前記第２電圧バイアス部、あるいは前記
リファレンス部のうち少なくとも何れか１つは、第１導
電型ＭＯＳトランジスタと、該第１導電型ＭＯＳトラン
ジスタのソース端子に接続される抵抗素子と、第２導電
型ＭＯＳトランジスタで構成され、電流入力端子が前記
第１導電型ＭＯＳトランジスタのドレイン端子に接続さ
れると共に、電流出力端子が前記第１導電型ＭＯＳトラ
ンジスタのゲート端子に接続されてフィードバックルー
プを構成するカレントミラー回路とを備え、適宜な抵抗
値の前記抵抗素子を設定することにより、前記所定電圧
あるいは前記基準電圧のうち少なくとも何れか一方、又
は前記第１電圧、前記第２電圧、あるいは前記基準電圧
のうち少なくとも何れか１つが、僅少な温度依存性、あ
るいは所定の温度依存性を有するように調整されること
を特徴とする付記１乃至９の少なくとも何れか１項に記
載の温度検出機能を備えた半導体装置。 （付記１１） 前記電圧バイアス部、又は前記第１ある
いは第２電圧バイアス部から前記温度検出部への前記所
定電圧の供給経路、又は前記第１あるいは第２電圧の供
給経路のうち少なくとも何れか一方は、ローパスフィル
タ、あるいは容量素子を備えることを特徴とする付記１
又は１０の少なくとも何れか１項に記載の温度検出機能
を備えた半導体装置。 （付記１２） 前記温度検出部は、前記所定温度の検出
を行なう所定温度検出部と、温度特性試験時の試験温度
を検出する試験温度検出部と、前記試験温度における前
記試験温度検出部の検出結果の誤差量に基づき、前記所
定温度検出部を補正する補正部とを備えることを特徴と
する付記１乃至１１の少なくとも何れか１項に記載の温
度検出機能を備えた半導体装置。 （付記１３） 前記温度検出部は、前記所定温度の検出
を行なう所定温度検出部と、温度特性試験時の検出温度
が、前記試験温度に設定されている試験温度検出部、高
温側に微小な検出温度差を有する第１近傍温度に設定さ
れている第１近傍温度検出部、及び低温側に微小な検出
温度差を有する第２近傍温度に設定されている第２近傍
温度検出部のうちの少なくとも何れか２つの検出部とを
備え、前記試験温度の検出の際、前記少なくとも何れか
２つの検出部のうち、両端の検出温度が設定されている
２つの検出部からの検出結果が相反するように、前記少
なくとも何れか２つの検出部の各々に対する同等量の補
正に基づき、前記所定温度検出部を補正する補正部とを
備えることを特徴とする付記１乃至１１の少なくとも何
れか１項に記載の温度検出機能を備えた半導体装置。 （付記１４） 前記試験温度検出部と、前記第１近傍温
度検出部と、前記第２近傍温度検出部とを備えており、
前記試験温度の検出により、前記試験温度検出部、前記
第１及び第２近傍温度検出部に対して施す同等量の補正
は、前記第１及び第２近傍温度検出部からの検出結果が
相反するまでの差異を補正する第１補正と、前記第１及
び第２近傍温度検出部からの検出結果が相反した後、前
記試験温度検出部からの検出結果が反転までの差異を補
正する第２補正とを含むことを特徴とする付記１３に記
載の温度検出機能を備えた半導体装置。 （付記１５） 前記補正部は、前記試験温度検出部、又
は前記少なくとも何れか２つの検出部に対する誤差量と
同等量の補正量を、前記所定温度検出部に施すことを特
徴とする付記１２乃至１４の少なくとも何れか１項に記
載の温度検出機能を備えた半導体装置。 （付記１６） 前記所定温度検出部、前記試験温度検出
部、前記第１近傍温度検出部、及び前記第２近傍温度検
出部は、温度依存性を有する電圧が印加される抵抗素子
群と、前記抵抗素子群により分圧される適宜な分圧位置
を選択する選択部とを備えることを特徴とする付記１２
乃至１４の少なくとも何れか１項に記載の温度検出機能
を備えた半導体装置。 （付記１７） 前記補正部は、前記適宜な分圧位置に隣
接する隣接分圧位置を選択する補正選択部を備えること
を特徴とする付記１６に記載の温度検出機能を備えた半
導体装置。 （付記１８） 前記試験温度検出部、前記第１近傍温度
検出部、及び第２近傍温度検出部は、温度特性試験時に
のみ活性化されることを特徴とする付記１２乃至１４の
少なくとも何れか１項に記載の温度検出機能を備えた半
導体装置。 （付記１９） 前記温度検出部は、前記所定電圧と接地
電圧との間、又は前記第１電圧と前記第２電圧との間に
接続され、温度により変化する出力特性が相互に逆の温
度依存性を有する第１及び第２回路と、前記第１及び第
２回路の出力値を比較する比較器とを備えることを特徴
とする付記１乃至１８の少なくとも何れか１項に記載の
温度検出機能を備えた半導体装置。 （付記２０） 前記第１回路は、前記所定電圧、又は前
記第１電圧に接続され、温度依存性を有する第１回路ユ
ニットと、前記接地電圧、又は前記第２電圧に接続され
る第１抵抗素子群とを備え、前記第１回路ユニットと前
記第１抵抗素子群との接続点を出力端子として構成され
ており、前記第２回路は、前記接地電圧、又は前記第２
電圧に接続され、前記第１回路ユニットと同方向の温度
依存性を有する第２回路ユニットと、前記所定電圧、又
は前記第１電圧に接続される第２抵抗素子群とを備え、
前記第２回路ユニットと前記第２抵抗素子群との接続点
を出力端子として構成されていることを特徴とする付記
１９に記載の温度検出機能を備えた半導体装置。 （付記２１） 付記１６又は１７における前記抵抗素子
群は、前記第１あるいは第２抵抗素子群のうち少なくと
も何れか一方であることを特徴とする付記２０に記載の
温度検出機能を備えた半導体装置。 （付記２２） 前記接地電圧は、前記温度検出部への専
用の供給経路により供給されていることを特徴とする付
記１９又は２０に記載の温度検出機能を備えた半導体装
置。 （付記２３） 前記第１及び第２回路ユニットは、ダイ
オード素子、ダイオード接続されたバイポーラ素子、あ
るいはダイオード接続されたＭＯＳトランジスタ素子で
あることを特徴とする付記２０に記載の温度検出機能を
備えた半導体装置。 （付記２４） 前記ダイオード素子は、ウェル拡散層と
ＭＯＳトランジスタのソース・ドレイン用拡散層との間
で構成され、前記ウェル拡散層は、ＭＯＳトランジスタ
が配置されるウェル拡散層とは分離独立して構成される
ことを特徴とする付記２３に記載の温度検出機能を備え
た半導体装置。 （付記２５） 前記ダイオード素子は、基板層とＭＯＳ
トランジスタのソース・ドレイン用拡散層との間で構成
され、前記ソース・ドレイン用拡散層の周囲には、外部
からの基板ノイズの影響を抑止するためのシールド構造
を有することを特徴とする付記２３に記載の温度検出機
能を備えた半導体装置。 （付記２６） 前記半導体装置は、半導体記憶装置であ
り、前記温度検出部により検出される前記所定温度に応
じて、リフレッシュ動作の周期を切り替えるリフレッシ
ュ周期制御部を備えることを特徴とする付記１乃至２５
の少なくとも何れか１項に記載の温度検出機能を備えた
半導体装置。 （付記２７） 前記リフレッシュ周期制御部は、前記所
定温度以上あるいは前記所定温度より高温時にはリフレ
ッシュ動作の周期を短く設定し、前記所定温度より低温
あるいは前記所定温度以下の時には、前記リフレッシュ
動作の周期を長く設定することを特徴とする付記２６に
記載の温度検出機能を備えた半導体装置。 （付記２８） 温度特性試験時に、試験温度の検出を行
なう試験温度検出工程と、前記試験温度に対する前記検
出結果の誤差量を測定する誤差測定工程と、前記測定さ
れた誤差量に基づき、所定温度を検出する温度検出部の
補正を行なう補正工程とを含むことを特徴とする温度検
出機能を備えた半導体装置の試験方法。 （付記２９） 温度特性試験時に、試験温度の検出、前
記試験温度に対して高温側に微小な検出温度差を有する
第１近傍温度の検出、及び低温側に微小な検出温度差を
有する第２近傍温度の検出のうち、少なくとも何れか２
種類の検出を行なう試験温度検出工程と、前記少なくと
も何れか２種類の検出のうち両端温度の検出結果が相反
するまでの差異を検出誤差として測定する誤差測定工程
と、前記測定された誤差量に基づき、所定温度を検出す
る温度検出部の補正を行なう補正工程とを含むことを特
徴とする温度検出機能を備えた半導体装置の試験方法。 （付記３０） 前記試験温度検出工程では、前記試験温
度の検出、前記第１近傍温度の検出、及び前記第２近傍
温度の検出を行い、前記誤差測定工程は、前記第１及び
第２近傍温度の検出結果が相反するまでの差異を検出誤
差として測定する第１誤差測定工程と、前記第１及び第
２近傍温度の検出結果が相反した後、前記試験温度の検
出結果が反転するまでの差異を検出誤差として測定する
第２誤差測定工程とを含むことを特徴とする付記２９に
記載の温度検出機能を備えた半導体装置の試験方法。 （付記３１） 前記補正工程では、前記誤差測定工程に
より測定された誤差量と同等量の補正を、前記温度検出
部に行なうことを特徴とする付記２８乃至３０の少なく
とも何れか１項に記載の温度検出機能を備えた半導体装
置の試験方法。 （付記３２） 前記補正工程における補正は、前記温度
検出部に含まれ、温度依存性を有する電圧が印加される
抵抗素子群から、適宜な分圧位置を選択することにより
行なわれることを特徴とする付記２８乃至３０の少なく
とも何れか１項に記載の温度検出機能を備えた半導体装
置の試験方法。 （付記３３） 温度検出部により検出される検出温度に
応じて、リフレッシュ動作の周期を切り替えることを特
徴とする温度検出機能を備えた半導体記憶装置のリフレ
ッシュ制御方法。 （付記３４） 前記検出温度が、所定温度以上あるいは
所定温度より高温である場合には、前記リフレッシュ動
作の周期を短く設定し、前記検出温度が、前記所定温度
より低温あるいは前記所定温度以下である場合には、前
記リフレッシュ動作の周期を長く設定することことを特
徴とする付記３３に記載の温度検出機能を備えた半導体
記憶装置のリフレッシュ制御方法。
【０１５２】
【発明の効果】本発明によれば、所定温度をばらつき少
なく検出し、検出された所定温度に応じて動作状態を最
適化する温度検出機能を備えた半導体装置、試験方法、
及び温度検出機能を備えた半導体記憶装置のリフレッシ
ュ制御方法を提供することが可能となる。
なく検出し、検出された所定温度に応じて動作状態を最
適化する温度検出機能を備えた半導体装置、試験方法、
及び温度検出機能を備えた半導体記憶装置のリフレッシ
ュ制御方法を提供することが可能となる。
【図１】第１実施形態の温度検出機能を備えた半導体装
置を示す回路ブロック図である。
置を示す回路ブロック図である。
【図２】第１実施形態の半導体装置における温度特性を
示す特性図である。
示す特性図である。
【図３】第２実施形態の温度検出機能を備えた半導体メ
モリを示す回路ブロック図である。
モリを示す回路ブロック図である。
【図４】第２実施形態の半導体メモリのリフレッシュ制
御特性における温度依存性を示す特性図である。
御特性における温度依存性を示す特性図である。
【図５】第１及び第２実施形態の第１変形例を示す回路
ブロック図である。
ブロック図である。
【図６】第１及び第２実施形態の第２変形例を示す回路
ブロック図である。
ブロック図である。
【図７】リファレンス部の具体例を示す回路図である。
【図８】リファレンス部の具体例の出力特性を示す特性
図である。
図である。
【図９】第１変形例における電圧バイアス部の具体例を
示す回路ブロック図である。
示す回路ブロック図である。
【図１０】第１変形例におけるリファレンス部の具体例
を示す回路図である。
を示す回路図である。
【図１１】レギュレータ部のうちバイアス電圧ＶＢ＋を
出力する具体例を示す回路図である。
出力する具体例を示す回路図である。
【図１２】レギュレータ部のうちバイアス電圧ＶＢ−を
出力する具体例を示す回路図である。
出力する具体例を示す回路図である。
【図１３】図１１のレギュレータ部の具体例をトランジ
スタレベルで示す回路図である。
スタレベルで示す回路図である。
【図１４】温度検出部の具体例を示す回路図である。
【図１５】温度検出部の具体例における温度特性を示す
特性図である。
特性図である。
【図１６】温度検出部のダイオード構造の第１具体例を
示す構造図である。
示す構造図である。
【図１７】温度検出部のダイオード構造の第２具体例を
示す構造図である。
示す構造図である。
【図１８】温度検出部に印加されるバイアス電圧におけ
る所定の温度依存性を示す特性図である（検出される温
度に対して高温側で状態変化を生ずる場合）。
る所定の温度依存性を示す特性図である（検出される温
度に対して高温側で状態変化を生ずる場合）。
【図１９】温度検出部に印加されるバイアス電圧におけ
る所定の温度依存性を示す特性図である（検出される温
度に対して低温側で状態変化を生ずる場合）。
る所定の温度依存性を示す特性図である（検出される温
度に対して低温側で状態変化を生ずる場合）。
【図２０】リフレッシュ制御回路の第１具体例を示す回
路図である。
路図である。
【図２１】リフレッシュ制御回路の第２具体例を示す回
路図である。
路図である。
【図２２】リフレッシュ制御回路の第３具体例を示す回
路図である。
路図である。
【図２３】リフレッシュ制御回路の第４具体例を示す回
路図である。
路図である。
【図２４】第３実施形態における温度検出部を示す回路
図である。
図である。
【図２５】第３実施形態の温度検出部における温度特性
を示す特性図である。
を示す特性図である。
【図２６】第３実施形態の温度検出部における温度特性
を示す特性図である（抵抗値が設定値に対して大きくな
った場合）。
を示す特性図である（抵抗値が設定値に対して大きくな
った場合）。
【図２７】ＣＭＯＳデバイスで構成された半導体装置の
温度特性を例示する特性図である。
温度特性を例示する特性図である。
【図２８】従来技術における半導体メモリのリフレッシ
ュ制御部を示す回路ブロック図である。
ュ制御部を示す回路ブロック図である。
【図２９】半導体メモリのリフレッシュ制御特性におけ
る温度依存性を示す特性図である。
る温度依存性を示す特性図である。
１ 温度検出機能を
備えた半導体装置 ２ 温度検出機能を
備えた半導体メモリ １１、２１、４１ 電圧バイアス部 １２Ａ、１２Ｂ、２２ 温度検出部 １３、２３ リファレンス部 １４、２４Ｕ、２４Ｌ、４２、４３ レギュレータ部 １５ 切り替え制御回
路 ２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ、１０１リフレ
ッシュ制御回路 ３５ （リフレッシュ
又は切り替え）制御回路 ７３ 抵抗素子群 Ａ 第１変形例 Ｂ 第２変形例 Ｄ１、Ｄ２ ダイオード素子 ＤＮ１ 負の温度特性部 Ｓ１ 選択群 ＵＰ１、ＵＰ２ 正の温度特性部 ＶＢ＋、ＶＢ− バイアス電圧 Ｖｎｄ 負の温度特性電
圧 Ｖｎｕ 正の温度特性電
圧 ｖｒｅｆ、ｖｒｅｆ０５、ｖｒｅｆ２０リファレンス電
圧
備えた半導体装置 ２ 温度検出機能を
備えた半導体メモリ １１、２１、４１ 電圧バイアス部 １２Ａ、１２Ｂ、２２ 温度検出部 １３、２３ リファレンス部 １４、２４Ｕ、２４Ｌ、４２、４３ レギュレータ部 １５ 切り替え制御回
路 ２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ、１０１リフレ
ッシュ制御回路 ３５ （リフレッシュ
又は切り替え）制御回路 ７３ 抵抗素子群 Ａ 第１変形例 Ｂ 第２変形例 Ｄ１、Ｄ２ ダイオード素子 ＤＮ１ 負の温度特性部 Ｓ１ 選択群 ＵＰ１、ＵＰ２ 正の温度特性部 ＶＢ＋、ＶＢ− バイアス電圧 Ｖｎｄ 負の温度特性電
圧 Ｖｎｕ 正の温度特性電
圧 ｖｒｅｆ、ｖｒｅｆ０５、ｖｒｅｆ２０リファレンス電
圧
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ１１Ｃ 29/00 ６７１ Ｇ１１Ｃ 11/34 ３７１Ａ
Ｇ０１Ｋ 7/00 ３９１Ｃ
(72)発明者 加藤 好治
愛知県春日井市高蔵寺町二丁目1844番２
富士通ヴィエルエスアイ株式会社内
Ｆターム(参考） 2F056 JT08 XA07
5L106 AA01 DD01 DD25 EE06 FF02
GG05
5M024 AA92 BB22 BB39 EE05 EE09
EE26 HH09 HH14 MM06 PP01
PP02 PP03 PP05 PP08 PP10
Claims (10)
- 【請求項１】 所定温度を検出する温度検出部と、 前記温度検出部の正電源側をバイアスする第１電圧を出
力する第１電圧バイアス部と、 前記第１電圧バイアス部から所定電圧降圧された第２電
圧を出力し、前記温度検出部の負電源側をバイアスする
第２電圧バイアス部とを備え、 前記温度検出部を、前記所定電圧でバイアスすることを
特徴とする温度検出機能を備えた半導体装置。 - 【請求項２】 前記温度検出部は、 前記所定温度の検出を行なう所定温度検出部と、 温度特性試験時の試験温度を検出する試験温度検出部
と、 前記試験温度における前記試験温度検出部の検出結果の
誤差量に基づき、前記所定温度検出部を補正する補正部
とを備えることを特徴とする請求項１に記載の温度検出
機能を備えた半導体装置。 - 【請求項３】 前記温度検出部は、 前記所定温度の検出を行なう所定温度検出部と、 温度特性試験時の検出温度が、前記試験温度に設定され
ている試験温度検出部、高温側に微小な検出温度差を有
する第１近傍温度に設定されている第１近傍温度検出
部、及び低温側に微小な検出温度差を有する第２近傍温
度に設定されている第２近傍温度検出部のうちの少なく
とも何れか２つの検出部とを備え、 前記試験温度の検出の際、前記少なくとも何れか２つの
検出部のうち、両端の検出温度が設定されている２つの
検出部からの検出結果が相反するように、前記少なくと
も何れか２つの検出部の各々に対する同等量の補正に基
づき、前記所定温度検出部を補正する補正部とを備える
ことを特徴とする請求項１に記載の温度検出機能を備え
た半導体装置。 - 【請求項４】 前記温度検出部は、 前記所定電圧と接地電圧との間、又は前記第１電圧と前
記第２電圧との間に接続され、温度により変化する出力
特性が相互に逆の温度依存性を有する第１及び第２回路
と、 前記第１及び第２回路の出力値を比較する比較器とを備
えることを特徴とする請求項１乃至３の少なくとも何れ
か１項に記載の温度検出機能を備えた半導体装置。 - 【請求項５】 前記半導体装置は、半導体記憶装置であ
り、 前記温度検出部により検出される前記所定温度に応じ
て、リフレッシュ動作の周期を切り替えるリフレッシュ
周期制御部を備えることを特徴とする請求項１乃至４の
少なくとも何れか１項に記載の温度検出機能を備えた半
導体装置。 - 【請求項６】 前記リフレッシュ周期制御部は、前記所
定温度以上あるいは前記所定温度より高温時にはリフレ
ッシュ動作の周期を短く設定し、前記所定温度より低温
あるいは前記所定温度以下の時には、前記リフレッシュ
動作の周期を長く設定することを特徴とする請求項５に
記載の温度検出機能を備えた半導体装置。 - 【請求項７】 温度特性試験時に、試験温度の検出を行
なう試験温度検出工程と、 前記試験温度に対する前記検出結果の誤差量を測定する
誤差測定工程と、 前記測定された誤差量に基づき、所定温度を検出する温
度検出部の補正を行なう補正工程とを含むことを特徴と
する温度検出機能を備えた半導体装置の試験方法。 - 【請求項８】 温度特性試験時に、試験温度の検出、前
記試験温度に対して高温側に微小な検出温度差を有する
第１近傍温度の検出、及び低温側に微小な検出温度差を
有する第２近傍温度の検出のうち、少なくとも何れか２
種類の検出を行なう試験温度検出工程と、 前記少なくとも何れか２種類の検出のうち両端温度の検
出結果が相反するまでの差異を検出誤差として測定する
誤差測定工程と、 前記測定された誤差量に基づき、所定温度を検出する温
度検出部の補正を行なう補正工程とを含むことを特徴と
する温度検出機能を備えた半導体装置の試験方法。 - 【請求項９】 温度検出部により検出される検出温度に
応じて、リフレッシュ動作の周期を切り替えることを特
徴とする温度検出機能を備えた半導体記憶装置のリフレ
ッシュ制御方法。 - 【請求項１０】 前記検出温度が、所定温度以上あるい
は所定温度より高温である場合には、前記リフレッシュ
動作の周期を短く設定し、 前記検出温度が、前記所定温度より低温あるいは前記所
定温度以下である場合には、前記リフレッシュ動作の周
期を長く設定することことを特徴とする請求項９に記載
の温度検出機能を備えた半導体記憶装置のリフレッシュ
制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331304A JP4021643B2 (ja) | 2001-10-29 | 2001-10-29 | 温度検出機能を備えた半導体装置 |
| TW091103336A TWI244545B (en) | 2001-10-29 | 2002-02-25 | Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function |
| US10/081,232 US6667925B2 (en) | 2001-10-29 | 2002-02-25 | Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function |
| KR1020020014920A KR100766347B1 (ko) | 2001-10-29 | 2002-03-20 | 온도 검출 기능을 갖춘 반도체 장치, 시험 방법 및 온도검출 기능을 갖춘 반도체 기억 장치의 리프레시 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001331304A JP4021643B2 (ja) | 2001-10-29 | 2001-10-29 | 温度検出機能を備えた半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006244704A Division JP4753818B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体装置の試験方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003132678A true JP2003132678A (ja) | 2003-05-09 |
| JP4021643B2 JP4021643B2 (ja) | 2007-12-12 |
Family
ID=19146907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001331304A Expired - Fee Related JP4021643B2 (ja) | 2001-10-29 | 2001-10-29 | 温度検出機能を備えた半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6667925B2 (ja) |
| JP (1) | JP4021643B2 (ja) |
| KR (1) | KR100766347B1 (ja) |
| TW (1) | TWI244545B (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214631A (ja) * | 2000-12-07 | 2002-07-31 | Samsung Electronics Co Ltd | 液晶表示パネルとこれを含む液晶表示装置及びその駆動方法 |
| JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
| KR100440262B1 (ko) * | 2002-07-18 | 2004-07-15 | 주식회사 하이닉스반도체 | 온도 감지 회로 |
| WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| KR100691374B1 (ko) | 2006-01-20 | 2007-03-12 | 삼성전자주식회사 | 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| JP2007310983A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 半導体記憶装置及びリフレッシュ周期制御方法 |
| KR100799102B1 (ko) | 2005-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치 |
| KR100810612B1 (ko) | 2006-06-16 | 2008-03-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 |
| JPWO2005124786A1 (ja) * | 2004-06-22 | 2008-04-17 | 富士通株式会社 | 半導体メモリ |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| US7471583B2 (en) | 2005-09-29 | 2008-12-30 | Hynix Semiconductor Inc. | Memory device with self refresh cycle control function |
| US7477562B2 (en) | 2005-08-10 | 2009-01-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device and a refresh clock signal generator thereof |
| US7532056B2 (en) | 2005-08-10 | 2009-05-12 | Samsung Electronics Co., Ltd. | On chip temperature detector, temperature detection method and refresh control method using the same |
| KR100900266B1 (ko) | 2007-06-26 | 2009-05-29 | (주)태진기술 | 과열방지회로 |
| US7816816B2 (en) | 2005-04-28 | 2010-10-19 | Nec Corporation | Semiconductor device |
| JP2010244616A (ja) * | 2009-04-06 | 2010-10-28 | Elpida Memory Inc | 半導体装置 |
| US7859931B2 (en) | 2007-12-14 | 2010-12-28 | Hynix Semiconductor Inc. | Refresh period signal generator with digital temperature information generation function |
| JP2020101572A (ja) * | 2020-04-03 | 2020-07-02 | エイブリック株式会社 | 電流検出回路 |
| JP2022119738A (ja) * | 2021-02-04 | 2022-08-17 | ▲ゆぃ▼創科技股▲ふん▼有限公司 | 長い保持時間を有する動的メモリ |
| US11798613B2 (en) | 2018-12-10 | 2023-10-24 | Etron Technology, Inc. | Dynamic memory with long retention time |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504780B2 (en) | 1998-10-01 | 2003-01-07 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a dram device using clock division |
| US6898140B2 (en) * | 1998-10-01 | 2005-05-24 | Monolithic System Technology, Inc. | Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors |
| KR100502971B1 (ko) * | 2002-12-04 | 2005-07-22 | 주식회사 코아매직 | 온도 센서를 구비한 리프레쉬 동작용 클럭발생기 |
| WO2004095465A1 (ja) * | 2003-04-23 | 2004-11-04 | Fujitsu Limited | 半導体記憶装置 |
| JP4211922B2 (ja) * | 2003-06-13 | 2009-01-21 | パナソニック株式会社 | 半導体装置 |
| KR100541824B1 (ko) * | 2003-10-06 | 2006-01-10 | 삼성전자주식회사 | 반도체 집적회로에 채용하기 적합한 온도감지 회로 |
| KR100566302B1 (ko) * | 2003-10-31 | 2006-03-30 | 주식회사 하이닉스반도체 | 파워업 신호 발생 장치 |
| JP4477429B2 (ja) * | 2003-11-05 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| KR100576480B1 (ko) * | 2003-12-26 | 2006-05-10 | 주식회사 하이닉스반도체 | 온도 센서용 오실레이터 회로 |
| JP2005347377A (ja) * | 2004-06-01 | 2005-12-15 | Ricoh Co Ltd | 過熱保護回路を備えた半導体集積回路 |
| KR100699826B1 (ko) | 2004-06-14 | 2007-03-27 | 삼성전자주식회사 | 하나의 브랜치를 이용하여 다수개의 검출 온도 포인트를제공하는 온도 감지기 및 편이 온도 검출 방법 |
| JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
| KR100546416B1 (ko) | 2004-07-08 | 2006-01-26 | 삼성전자주식회사 | 다수개의 온도 감지기들을 구비하는 반도체 장치 및 이를이용한 반도체 장치 제어방법 |
| DE102004041908A1 (de) * | 2004-08-30 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichervorrichtung |
| KR100559731B1 (ko) * | 2004-10-11 | 2006-03-15 | 삼성전자주식회사 | 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법 |
| KR100618876B1 (ko) * | 2004-11-10 | 2006-09-04 | 삼성전자주식회사 | 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법 |
| US7206244B2 (en) * | 2004-12-01 | 2007-04-17 | Freescale Semiconductor, Inc. | Temperature based DRAM refresh |
| JP4511377B2 (ja) * | 2005-01-28 | 2010-07-28 | パナソニック株式会社 | 強誘電体記憶装置 |
| US7274618B2 (en) * | 2005-06-24 | 2007-09-25 | Monolithic System Technology, Inc. | Word line driver for DRAM embedded in a logic process |
| US7936203B2 (en) * | 2006-02-08 | 2011-05-03 | Micron Technology, Inc. | Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit |
| US7383144B2 (en) * | 2006-02-16 | 2008-06-03 | Infineon Technologies Ag | Method and apparatus for calibration of an on-chip temperature sensor within a memory device |
| US7272063B1 (en) * | 2006-03-21 | 2007-09-18 | Infineon Technologies Ag | Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory |
| KR100846387B1 (ko) | 2006-05-31 | 2008-07-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 온도 정보 출력 장치 |
| KR100803352B1 (ko) * | 2006-06-12 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 메모리의 리프레쉬 제어장치 및 방법 |
| JP2008071440A (ja) * | 2006-09-14 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置及びその制御方法 |
| KR100832006B1 (ko) * | 2006-09-29 | 2008-05-26 | 주식회사 하이닉스반도체 | 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법 |
| US7539050B2 (en) * | 2006-11-22 | 2009-05-26 | Qimonda North America Corp. | Resistive memory including refresh operation |
| KR100834402B1 (ko) | 2007-01-03 | 2008-06-04 | 주식회사 하이닉스반도체 | 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치 |
| KR100856060B1 (ko) * | 2007-04-06 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체메모리소자의 내부리프레쉬신호 생성장치 |
| KR100854463B1 (ko) * | 2007-05-21 | 2008-08-27 | 주식회사 하이닉스반도체 | 온도센서회로 및 이를 이용한 반도체 메모리 장치 |
| JP5212370B2 (ja) * | 2007-07-12 | 2013-06-19 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7876135B2 (en) * | 2008-02-29 | 2011-01-25 | Spectra Linear, Inc. | Power-on reset circuit |
| KR200449539Y1 (ko) * | 2008-05-14 | 2010-07-20 | (주)홀랜드코리아 | 투광판이 부설된 매입형 천정등 |
| KR200449518Y1 (ko) * | 2008-05-14 | 2010-07-15 | (주)홀랜드코리아 | 거실 및 방 겸용 조명등 |
| CN104135236B (zh) * | 2009-07-28 | 2017-08-08 | 天工方案公司 | 半导体加工工艺传感器及表征半导体加工工艺的方法 |
| KR200458200Y1 (ko) * | 2010-04-06 | 2012-01-30 | 오길식 | 분해가 어려운 커버 유동식 엘이디 천정등 |
| US8598941B2 (en) * | 2011-06-21 | 2013-12-03 | Lsi Corporation | Hybrid impedance compensation in a buffer circuit |
| KR20140100855A (ko) * | 2013-02-07 | 2014-08-18 | 에스케이하이닉스 주식회사 | 주기신호생성회로 |
| KR102098248B1 (ko) * | 2013-06-03 | 2020-04-07 | 삼성전자 주식회사 | 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러 |
| KR102197137B1 (ko) * | 2014-05-29 | 2020-12-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 시스템 |
| KR102389820B1 (ko) | 2015-09-22 | 2022-04-22 | 삼성전자주식회사 | 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법 |
| CN108133977B (zh) * | 2017-11-15 | 2019-08-16 | 上海微波技术研究所（中国电子科技集团公司第五十研究所） | 优化阻挡杂质带探测器工作温度的方法 |
| CN107908178A (zh) * | 2017-12-06 | 2018-04-13 | 湖南航天远望科技有限公司 | 一种温度自动控制装置测试系统及测试方法 |
| TWI646316B (zh) * | 2017-12-28 | 2019-01-01 | 新唐科技股份有限公司 | 溫度感測電路 |
| IT201800001115A1 (it) * | 2018-01-16 | 2019-07-16 | St Microelectronics Srl | Un circuito oscillatore, e relativo circuito integrato |
| US10950658B2 (en) * | 2018-09-21 | 2021-03-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit and method to enhance efficiency of memory |
| US11755475B2 (en) * | 2020-01-31 | 2023-09-12 | Dell Products L.P. | System and method for utilizing enhanced thermal telemetry for differential storage of data on a memory module |
| CN117767923A (zh) * | 2022-09-16 | 2024-03-26 | 长鑫存储技术有限公司 | 延时电路与半导体器件 |
| TWI861852B (zh) * | 2023-05-02 | 2024-11-11 | 力晶積成電子製造股份有限公司 | 堆疊式記憶體用的記憶體晶片以及堆疊記憶體 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347337A (ja) | 1993-06-08 | 1994-12-22 | Nec Corp | 温度検出回路 |
| KR950010624B1 (ko) * | 1993-07-14 | 1995-09-20 | 삼성전자주식회사 | 반도체 메모리장치의 셀프리프레시 주기조절회로 |
| JPH07122064A (ja) * | 1993-10-22 | 1995-05-12 | Toshiba Corp | 半導体装置 |
| KR0121780B1 (ko) * | 1994-07-18 | 1997-12-05 | 김영환 | 셀프 리프레쉬용 링 오실레이터 회로 |
| KR0169596B1 (ko) * | 1994-07-18 | 1999-02-01 | 김주용 | 메모리 소자의 셀프 리프레쉬 주기변환 장치 |
| KR0172234B1 (ko) * | 1995-03-24 | 1999-03-30 | 김주용 | 셀프 리프레쉬 주기 조절장치 |
| US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
| KR100611775B1 (ko) * | 2003-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
-
2001
- 2001-10-29 JP JP2001331304A patent/JP4021643B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-25 US US10/081,232 patent/US6667925B2/en not_active Expired - Lifetime
- 2002-02-25 TW TW091103336A patent/TWI244545B/zh not_active IP Right Cessation
- 2002-03-20 KR KR1020020014920A patent/KR100766347B1/ko not_active IP Right Cessation
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214631A (ja) * | 2000-12-07 | 2002-07-31 | Samsung Electronics Co Ltd | 液晶表示パネルとこれを含む液晶表示装置及びその駆動方法 |
| KR100440262B1 (ko) * | 2002-07-18 | 2004-07-15 | 주식회사 하이닉스반도체 | 온도 감지 회로 |
| JP2004079158A (ja) * | 2002-08-09 | 2004-03-11 | Samsung Electronics Co Ltd | 温度感知器及び偏移温度検出方法 |
| JP4603537B2 (ja) * | 2004-06-18 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
| WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
| US7646659B2 (en) | 2004-06-18 | 2010-01-12 | Fujitsu Microelectronics Limited | Semiconductor device temperature sensor and semiconductor storage device |
| JPWO2005124785A1 (ja) * | 2004-06-18 | 2008-04-17 | 富士通株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
| US7492657B2 (en) | 2004-06-18 | 2009-02-17 | Fujitsu Limited | Semiconductor device temperature sensor and semiconductor storage device |
| JP4550053B2 (ja) * | 2004-06-22 | 2010-09-22 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| JPWO2005124786A1 (ja) * | 2004-06-22 | 2008-04-17 | 富士通株式会社 | 半導体メモリ |
| JP2006236398A (ja) * | 2005-02-22 | 2006-09-07 | Fujitsu Ltd | 半導体記憶装置 |
| US7184349B2 (en) | 2005-02-22 | 2007-02-27 | Fujitsu Limited | Semiconductor memory device |
| US7813205B2 (en) | 2005-02-22 | 2010-10-12 | Fujitsu Semiconductor Limited | Semiconductor memory device |
| US7443754B2 (en) | 2005-02-22 | 2008-10-28 | Fujitsu Limited | Semiconductor memory device |
| US7816816B2 (en) | 2005-04-28 | 2010-10-19 | Nec Corporation | Semiconductor device |
| US7477562B2 (en) | 2005-08-10 | 2009-01-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device and a refresh clock signal generator thereof |
| US7532056B2 (en) | 2005-08-10 | 2009-05-12 | Samsung Electronics Co., Ltd. | On chip temperature detector, temperature detection method and refresh control method using the same |
| US7701796B2 (en) | 2005-09-29 | 2010-04-20 | Hynix Semiconductor, Inc. | Memory device with self refresh cycle control function |
| US7471583B2 (en) | 2005-09-29 | 2008-12-30 | Hynix Semiconductor Inc. | Memory device with self refresh cycle control function |
| KR100799102B1 (ko) | 2005-09-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치 |
| KR100691374B1 (ko) | 2006-01-20 | 2007-03-12 | 삼성전자주식회사 | 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로 |
| JP2007225477A (ja) * | 2006-02-24 | 2007-09-06 | Elpida Memory Inc | 温度検出回路、及び、半導体装置 |
| JP2007310983A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 半導体記憶装置及びリフレッシュ周期制御方法 |
| KR100810612B1 (ko) | 2006-06-16 | 2008-03-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법 |
| US7642843B2 (en) | 2007-01-23 | 2010-01-05 | Elpida Memory Inc. | Reference voltage generating circuit and semiconductor integrated circuit device |
| JP4524688B2 (ja) * | 2007-01-23 | 2010-08-18 | エルピーダメモリ株式会社 | 基準電圧発生回路及び半導体集積回路装置 |
| JP2008181585A (ja) * | 2007-01-23 | 2008-08-07 | Elpida Memory Inc | 基準電圧発生回路及び半導体集積回路装置 |
| KR100900266B1 (ko) | 2007-06-26 | 2009-05-29 | (주)태진기술 | 과열방지회로 |
| US7859931B2 (en) | 2007-12-14 | 2010-12-28 | Hynix Semiconductor Inc. | Refresh period signal generator with digital temperature information generation function |
| JP2010244616A (ja) * | 2009-04-06 | 2010-10-28 | Elpida Memory Inc | 半導体装置 |
| US11798613B2 (en) | 2018-12-10 | 2023-10-24 | Etron Technology, Inc. | Dynamic memory with long retention time |
| JP2020101572A (ja) * | 2020-04-03 | 2020-07-02 | エイブリック株式会社 | 電流検出回路 |
| JP2022119738A (ja) * | 2021-02-04 | 2022-08-17 | ▲ゆぃ▼創科技股▲ふん▼有限公司 | 長い保持時間を有する動的メモリ |
| JP7551049B2 (ja) | 2021-02-04 | 2024-09-17 | 發明與合作實驗室有限公司 | 長い保持時間を有する動的メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6667925B2 (en) | 2003-12-23 |
| TWI244545B (en) | 2005-12-01 |
| KR100766347B1 (ko) | 2007-10-15 |
| US20030081484A1 (en) | 2003-05-01 |
| JP4021643B2 (ja) | 2007-12-12 |
| KR20030035767A (ko) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021643B2 (ja) | 温度検出機能を備えた半導体装置 | |
| US7646659B2 (en) | Semiconductor device temperature sensor and semiconductor storage device | |
| US6642757B2 (en) | Semiconductor memory device having a power-on reset circuit | |
| US6937087B2 (en) | Temperature sensor and method for detecting trip temperature of a temperature sensor | |
| US7589513B2 (en) | Reference voltage generator circuit | |
| JPH09204773A (ja) | 温度依存性回路およびそれを用いた電流発生回路とインバータと発振回路 | |
| US8208317B2 (en) | Semiconductor memory device | |
| US20080157860A1 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
| US6690226B2 (en) | Substrate electric potential sense circuit and substrate electric potential generator circuit | |
| US7453311B1 (en) | Method and apparatus for compensating for process variations | |
| JP2006039830A (ja) | 半導体集積回路 | |
| US20250069652A1 (en) | Circuitry for adjusting retention voltage of a static random access memory (sram) | |
| JP4753818B2 (ja) | 半導体装置の試験方法および半導体装置 | |
| JP2014147044A (ja) | 半導体集積回路 | |
| US7289380B2 (en) | Semiconductor memory devices incorporating voltage level shifters for controlling a VPP voltage level independently and methods of operating the same | |
| US9647613B2 (en) | Differential amplifier | |
| JP2023045472A (ja) | 電圧生成回路 | |
| JP4330585B2 (ja) | 温度依存性を有する電流発生回路 | |
| JP2001028194A (ja) | 内部電源回路及び不揮発性半導体記憶装置 | |
| US12153089B2 (en) | Electronic device for self-testing period of clock signal and monitoring method thereof | |
| US10007287B2 (en) | Voltage generation circuit | |
| KR100922885B1 (ko) | 내부전압 발생회로 | |
| KR20000045396A (ko) | 기판 바이어스전압 발생장치 | |
| US20050128820A1 (en) | Circuit for detecting negative word line voltage | |
| KR100909224B1 (ko) | 공정조건에 안정적인 온도 보상형 셀프 리프레쉬 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |