TW404047B - Semiconductor device having a protective circuit - Google Patents

Description

404C47 五、發明説明（） 在製作介電層之前，可以先形成一阻障層介於介電層與矽 層之間。因此本案具有阻障層位於 metal/high k insulator/Si (MIS)結構之中以防止內擴散之產生。舉例而 言，氮化矽可以作爲Ti02與矽之間的抗氧化阻障層。習知 之內擴散（inter diffusion)問題可能發生於矽與高介電常數 之間。又如，Ta205可以利用氮化物作爲抗氧化阻障層。 一導電層用來當作第二電極接著形成於上述之高介電常數 膜層之上。可以選用A卜Cu、TiN、WNx、TaN、 Ti、W、 Pt或上述之合金等材質做爲第二電極之材料。 本發明之第二實施將一半導體材質沈積於基板之上， 最佳實施例中，此半導體膜層沈積後具有一粗糙化之表面 (rugged surface)，一金屬或合金層均勻地沈積於具有起 伏表面之半導體膜層之上，使其亦具有起伏之表面以增加 表面積，上述之金屬或合金可以選自A卜Cu、TiN、WNx、 TaN、 Ti、W、Pt或上述之合金等材質。在金屬與矽之界 面最好也製作一阻障層以防止反應之問題，例如鋁金靥與 矽間最好具有Ti/TiN作爲阻障層。接著，爲沈積高介電常 數之介電層（high k dielectric layer)作爲電容間之介電 質。此高介電膜層爲介於後續之電容第二電極與先前之電 容第一電極之間。高介電膜層之材質矽選自下列所組成之 族群之一：丁丨02，丁3205,881'，88丁及？21'。一導電層用來 當作第二電極接著形成於上述之高介電常數膜層之上。上 述之金屬或合金可以選自A卜Cu、TiN、WNx、TaN、 Ti、 W、Pt或上述之合金等材質做爲第二電極之材料。 5 本紙張尺度適用中國國家標牟（CNS ) A4規格（210X297公嫠) (請先閱讀背面之注意事項再填寫本頁) -s δ- 經濟部智慧財產局員工消費合作社印製 A7404047 B7 五、發明説明（） 圖式簡單說明： 本·發明的較佳實施例將於往後之說明文字中輔以下 列圖形做更詳細的闡述： 第一圖爲本發明在基板上形成MIS結構的半導體基 板剖面圖； 第二圖爲本發明在基板上形成MIM結構的半導體基 板剖面圖； L----------Γ裝^-- (請先閲讀背面之注意ί項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 發明詳細說明： 本發明提供一個結構與新方法製造電容。本發明利用 一種金屬/介電層/金屬/半導體（metal-insulator-metal-semiconductor: MIMS) 結構做爲本發明電容之結構 ，採用 粗糙化之半導體材料製作粗糙化金屬之基礎可提高電容 儲存能力。詳細說明如下。 本發明將利用dram之製作當作一例子說明本發明電 容之製作與相關之製程，本發明之形成方法將於下述，請 依序參閱相關圖示。首先提供一半導體基板。如圖所示（以 下各圖中之基板均以2作爲參考號碼），在實施例中基板可 以爲任何適合之半導體材料組成，舉一例子爲利用結晶面 線 本紙張尺度適用中國國家標率（CNS )八4規格（210Χ297公；t ) 404047 at B7 五、發明説明（） 、 ------------ (請先聞讀背面之注意事項再填寫本頁) 向<100>的單晶矽。在基板上的各元件之間形成隔離區， 此隔離區的形成可以採場氧化隔離法或渠溝隔離法。例如 場氧化區可以採用微影與乾鈾刻製程對氮化矽與二氧化矽 組合層進行蝕刻而定義。在去光阻並實行濕式淸除之後， 於氧蒸氣中以熱氧化法長一層場氧化層。通常場氧化區域 利用熱氧化法於氧環境之下，溫度850至1050之間形成厚度 約爲4000至6000埃之氧化層，然後以熱磷酸去除上述之氮 化矽層，以氫氟酸去除二氧化矽層。也可以利用STI製程製 作，此技術利用微影蝕刻製程將矽基板蝕刻形成溝渠結 構，在塡入絕緣材質於其中。 經濟部智慧財產局員工消費合作社印製 接著於基板上形成由氧化矽所構成的薄閘極氧化 層，此閘極氧化層一般可以在攝氏溫度約70 0至11 00度 之下於氧環境中以熱氧化法長成。此外，也可以採用其他 方法如化學氣相沈積法（Chemical Vapor Deposition, CVD)形成此閘極氧化層。然後，一n +摻雜的多晶矽層沈 積於閘極氧化層之上。此多晶矽層的製作可以採用PH3 爲離子源，以摻雜法或是同步摻雜法將磷離子摻入而成。 接著，採用如低壓化學氣相沈積法（Low Pressure CVD, LPCVD)或是電漿增強式化學氣相沈積法（Plasma Enhanced CVD, PECVD)等任何適當的方法，沈積一氮化 矽（SiNx)層於多晶矽層之上作爲抗反射塗佈（Anti-Reflective Coating, ARC)層，以增進顯影時的解析度。 在最佳實施例中，此氮化矽層可選擇SiH4、NH3、N2、 N20或是SiH4CI2、NH3、N2、N20作爲反應氣體，於溫 本紙張尺度適用中國國家標率（CNS ) A4规格（210X297公兼） _4U4Q47___b7__ 五、發明説明（） 度攝氏300至800度之下形成。 (請先閲讀背面之注意事項再填寫本頁) 接著以標準的顯影與蝕刻製程蝕刻氮化矽層、多晶矽 層與閘極氧化層而形成閘極結構。在形成絕緣層於其上， 接下爲製作接觸窗（contact hole)於其中以利於後續之電 性接觸_。 接下之步驟爲本發明之重心，也就是電容之製作。以 下將利用三個實施例加以說明。 第一啻施仞丨 經濟部智慧財產局員工消費合作社印製 本實施例將用於製作MIMS結構之電容，參閱第一 圖，將一半導體材質4,較佳爲使用複晶矽，回塡於接觸 窗中並沈積於絕緣層之上。最佳實施例中，此半導體膜層 4沈積後具有一粗糙化之表面（rugged surface)，欲製作此 粗糙化之表面，複晶矽可以在溫度570至600度下沈積， 氣壓約爲2至10 tore (上述之參數茲用以舉以實施例非用 以限制本發明），粗糙化之複晶矽之製作方式可以先行沈積 一層摻雜複晶矽，在其上再形成一非摻雜複晶矽，接著， 形成一晶種層（seed layer)後，再執行一熱處理藉由熱擴散 便可以製作一摻雜之粗糙化複晶矽。另一實施例中，可以 採用半球形晶粒矽（HSG-Si)於半導體膜層之表面，使其具 有粗糙之表面以增加電容電極之有效表面積。此半球形矽 晶粒（HSG-silicon)是在攝氏550度時的低壓化學氣相沈積 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 404G47 A7 B7 五、發明説明（） 法（LPCVD)沈積而成。 (請先聞讀背面之注意事項再填寫本頁) 接著，爲沈積髙介電常數之介電層（high k dielectric layer) 8作爲電容間之介電質。此高介電膜層8爲介於後 續之電容第二電極與先前之電容第一電極之間》高介電膜 層8乏材質矽選自下列所組成之族群之一 ·· Ti02，Ta205, (Ba，Sr, Ti)0 ; BST，（Sr, Bi，Ti)0 ; SBT 及 PZT。在製作 介電層8之前，可以先形成一阻障層6介於介電層與矽層 4之間。主要因爲部份之高介電膜層會與矽起反應，舉例 而言，氮化矽可以作爲Ti02與矽之間的抗氧化阻障層。習 知之內擴散（inter diffusion)問題可能發生於矽與高介電常 數之間。又如，Ta205可以利用氮化物作爲抗氧化阻障層。 因此本案具有阻障層6位於metal/high k/Si (MIS)結構之 中以防止內擴散之產生。 —導電層10用來當作第二電極接著形成於上述之 高介電常數膜層8之上。可以選用Ai、Cu、TiN、WNx、 TaN、 Ti、W、Pt或上述之合金等材質做爲第二電極之 材料。TazOs/TiN之結構可以突破傳統氧化物/複晶矽結 構之限制。最後，利用微影飩刻製程定義電容圖案以形成 本發明之元件。 經濟部智慧財產局R工消費合作社印製 第二實施例 如第一圖所不，本實施例將用於MIM結構之電容。將 9 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 404047 A7 __B7___ 五、發明説明（) 、 一半導體材質14,較佳爲使用複晶矽，回塡於接觸窗中並 沈積於絕緣層之上。最佳實施例中，此半導體膜層14沈 積後具有一粗糙化之表面（rugged surface)，複晶矽可以 在溫度570至600度下沈積，氣壓約爲2至10 torr (上述 之參數茲用以舉以實施例非用以限制本發明），粗糙化之複 晶矽之製作方式可以先行沈積一層摻雜複晶矽，在其上再 形成一非摻雜複晶矽，接著，形成一晶種層（seed layer) 後，再執行一熱處理藉由熱擴散便可以製作一摻雜之粗糙 化複晶矽。同理，可以採用半球形晶粒矽（HSG-Si)於半導 體膜層之表面，使其具有粗糙之表面以增加電容電極之有 效表面積。一金屬或合金層15均勻地沈積於半導體膜層 之上，使其亦具有起伏之表面以增加表面積，上述之金屬 或合金最好選用與矽材質具有較接近功函數之材料（work function)，例如可以選自 Al、Cu、TiN、W、TaN、 Ti、 WNx、Pt或上述之合金等材質。在金靥15與矽之界面最 好也製作一阻障層以防止反應之問題，例如鋁金靥與矽間 最好具有Ti/TiN作爲阻障層。 接著，爲沈積高介電常數之介電層（high k dielectric layer) 18作爲電容間之介電質》此高介電膜層18爲介於 後續之電容第二電極與先前之電容第一電極之間。高介電 膜層18之材質矽選自下列所組成之族群之一：Ti02, Ta205, (Ba, Sr, Ti)0 ； BST, (Sr, Bi, Ti)0 ； SBT 及 PZT。一導電 層20用來當作第二電極接著形成於上述之高介電常數膜 層18之上。金屬或合金可以選自Al、Cu、TiN、WNx、 本紙張尺度適用争國國家揉準（〇阳）入4規格（2丨0/297公釐） ----------Γ-裝-------1 # -------線 *". (請先閱讀背面之注意事項再填寫本頁) 404047 A? B7 五、發明説明（） 、

TaN、 Ti、W、Pt或上述之合金等材質做爲第二電極之材 料。最後，利用微影蝕刻製程定義電容圖案以形成本發明 之元件。 以上所述僅爲本發明之較佳實施例而已，並非用以限 定本發明之申請專利範圍；凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾，均應包含在下述之申請 專利範圍內。 —.1 - uli— - 裝，-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 404G47申請專利範圍 A8 B8 C8 D8 經濟部智慧財產局負工消費合作社印製 1. 一種在一半導體基板上製作電容之方法，該方法至少 包含下列步驟·· 形成一具有粗糙表面之半導體膜層於一半導體基板 之上； 形成一阻障層於該粗糙表面之半導體膜層之上； 形成一介電層於該半導體膜層之上；及 形成一金屬或合金層於該介電層之上，以形成金屬/ 絕緣層/阻障層/半導體結構於該基板上。 2. 如申請專利範圍第1項之方法，其中上述之半導體膜層 包含矽組成》 3. 如申請專利範圍第1項之方法，其中上述之阻障層係包 含氮化矽組成。 4. 如申請專利範圍第1項之方法，其中上述之介電層係由 下列材質Ti02、Ta205、BST、SBT、PZT所組成之群集 之~。 5·如申請專利範圍第1項之方法，其中上述之金屬或合金 層係由下列材質A卜Cu、TiN、WNx、TaN、 Ti、W、Pt 或上述之合金所組成之群集之一。 6.—種在一半導體基板上製作電容之方法，該方法至少包 含下列步驟： 12 本紙張尺度遑用中國國家揉準（CNS ) A4規格（210X297公着） (請先聞讀背面之注意事項再填寫本頁) 訂 404047 A8 B8 C8 D8 經濟部智慧財產局貝工消費合作社印製 六、申請專利範圍 形成一具有粗糙表面之半導體膜層於一半導體基板 之上； 形成第一金靥或合金層於該半導體膜層之上； 形成一介電層於該第一金屬或合金層之上；及 形辟第二金屬或合金層於該介電層之上，以形成金屬 /絕緣層/金屬/半導體（MIMS)結構於該基板上。 7.如申請專利範圍第6項之方法，其中上述之半導體膜層 包含矽組成。 8·如申請專利範圍第6項之方法，其中上述之介電層係由 下列材質Ti02、Ta205、BST、SBT、PZT所組成之群集 之一 ’。 9. 如申請專利範圍第6項之方法，其中上述之第一金屬或 合金層係由下列材質A卜Cu、TiN、WNx、TaN、 Ti、 W、Pt或上述之合金所組成之群集之一。 10. 如申請專利範圍第6項之方法，其中上述之第二金屬 或合金層係由下列材質A卜Cu、TiN、WNx，TaN、 Ti、 w、Pt或上述之合金所組成之群集之一。 (請先閲讀背面之注意Ϋ項再填寫本頁) 谏 本紙張尺度適用中國國家揉準（CNS ) A4规格（210Χ297公釐）