[go: up one dir, main page]

TW307906B - - Google Patents

Download PDF

Info

Publication number
TW307906B
TW307906B TW085112546A TW85112546A TW307906B TW 307906 B TW307906 B TW 307906B TW 085112546 A TW085112546 A TW 085112546A TW 85112546 A TW85112546 A TW 85112546A TW 307906 B TW307906 B TW 307906B
Authority
TW
Taiwan
Prior art keywords
polysilicon
film
gate
electrode
extends
Prior art date
Application number
TW085112546A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW307906B publication Critical patent/TW307906B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/258Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

307906 A7 B7 經濟部中央樣率局貝工消费合作杜印*. 五、發明説明( 1 ) 1 1 發 明 甯 A 1 1 本 發 明 有 鼷 —* 嫌 價 半 m 黼 記 憧 元 件 且 較 特 別 地 有 1 1 一 種 動 態 随 櫬 存 取 記 馕 元 件 包 含 許 多 數 記 慵 單 元 各 <·***» 請 1 先 1 含 有 單 元 之 M0S (金騮氣化物半導體> 場 效 爾 晶 體 及 —. 閲 讀 1 電 容 器 用 Μ 改 菩 資 訊 儲 存 無 錯 譏 之 特 性 〇 背 Λ 1 I 之 1 參 照 第 1 Α及 1BHI * 將 «± 述 Ιϋΐ 興 m 之 舖 習 知 _ 態 W 櫬 存 注 | 1 1 取 記 憶 元 件 9 第 1 A teg 係 Η 段 平 面 tmt _ 式 描 鑰.習 知 m 態 隨 事 項 1 I 機 存 取 記 憶 元 件 I 第 1 B _ 係 取 沿 蕃 4ear m 1 A 圖 中 B ~ Β 鑲 之 ^. 再 填 寫 本 农 片 段 横 切 面 正 視 式 描 蝓 之 習 知 動 態 隨 通 髑 存 取 記 憶 元 件0 頁 1 I 如 第 1 A及 1B nan 9B 中 之 所 fro 鑰 習 知 動 鰾 _ m 存 取 記 憶 元 1 1 件 係 形 成 於 一 P 型 半 導 m 基 體 I 之 上 場 氧 化 物 臟 係 壤 1 I 擇 性 地 形 成 於 此 P 型 半 導 體 基 1 之 上 界 定 記 懷 體 1 訂 單 元 形 成 於 其 上 之 記 憶 MM IB 單 元 區 其 含 有 M0S 場 效 電 θ m 1 體 及 __. 儲 存 電 容 器 > 一 閛 極 氧 化 物 膜 4 被 形 成 於 此 Ρ 型 1 I 半 導 體 基 體 1 之 — 表 面 上 > 許 多 字 元 m 被 相 互 平 行 m 置 1 | f 其 中 字 元 線 延 伸 於 整 儷 記 憶 m 單 元 區 及 場 親 化 物 m 2 1 9 定 位 於 此 整 個 記 憶 體 騍 元 區 之 予 元 線 當 作 閘 極 電 極 3 I » η Η h型源極/汲極區1 S與1 D被龌揮性地Μ - -配向技術 1 使 用 閘 Her m 電 極 3 與 場 氣 化 物 膜 2 為 墟 單 而 形 成 在 Ρ 型 半 1 1 導 體 基 體 1 之 上 方 區 之 中 9 — 内 SS m 絕 緣 物 5 整 個 地 形 成 1 I 在 閘 極 £t=X m 化 物 膜 4 t 場 氧 化 物 膜 2 及 m 極 雷 權 3 上 方 » 1 1 f 一 接 觸 孔 9 形 成 於 内 蹰 絕 緣 物 5 内 且 被 置 於 η Η h型汲極 1 區 1 D上 方 1 一 儲 存 電 權 6 被 選 揮 性 地 形 成 其 延 伸 於 接 臟 脚 ί 1 孔 9 之 内 且 圃 繞 著 接 觸 孔 9 在 内 曆 絕 緣 物 5 上 方 使 得 儲 1 1 ~ 2 1 1 1 1 九張尺度逋用中國鬮家橾窣(CNS>A4規格(210X297公釐) \ \ \ 經濟部中央標準局負工消费合作社印袈 A7 __._B7 五、發明説明(2 ) 存,極6被作成接觸於η —型後極區1D, —電容性霜介 質膜7被選擇性地配置於儲存爾極6之頂部表面及側壁 上,一電容性電極8被整個地肜成在電容性電介質臢7 上方Μ及在内曆絕緣物5上方,接觸孔15形成於場氧化 物膜2上方,數位線14相互平行配置但垂廬於字元線3 ,此數位線14經由接觸孔15連接於ti+型源極區1S,_ 存霜容器包含儲存電極6 ,電容性電介質膜7及爾容性 電極8 。 數位信號傳輪於數位線14之上,此數位線14係連接於 n +型源極區1S,且此敝位信號然後被傳輸至n +型源極 區1S。若閘極電極3接收一高準位信號,則MOS場效電 晶體係於導通(Ο N )狀態,結果,此數位信號自η +型源 極區1S傅輸至η +型汲極區1D其係經由接觸孔9而壤接 於儲存電極6 ,然後,此數位信虢傅輸至儲存電槿,緒 此,.完成寫入作業。之後,一低準位信號施加閘槿電極 3 Μ闞閉(OFF) MOS場效電晶讎而_存餳壓於數位倍號 上之資訊於電容器上,儲存數位資料之儲存時間係由儲 存電容器之特性所界定,結果,需要每100ms (毫秒)執 行頻繁之寫人作業以保持資料。 \/ 此種賁料之短黼存時間之原因像儲存於鼸存電懾6中 之電荷經由n +型汲極S1D漏電至η型源極區或至半導 體基龌1 Κ及另一種之電荷經由電容性電介質膜7至電 容性電極8之漏電,上述漏電之原因像基於是否高準位 敝位信號被儲存於儲存電極6之中時,ρ型半導髅基體 紙張尺度適用中國國家標準(CNS ) Α4規惠(210 Χ297公釐) ----------1' '衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 307906 經濟部中央標準局貞工消費合作社印袈 A7 B7五、發明説明(5 ) 1與汲極區1D間之p-n接面被施加Μ肜,—電5 5 之反向偏壓,是 tt m I————1·1*1**——ww*l—>w—>Μ,"*ί*> ι*Ιι<ι>|ΒΙ|ΒΒΙ 1111IW>' 不良可由當場氧化物膜2形成峙所施加之應力所形成, 或是苔此空間電荷區擴大至界面狀戆。進一步地,若電 容性電介質膜7具有一薄的部分,一隧遒可經由電容性 電介質膜7之薄的部分流入於電容性爾極8之中。 如上述,資料之儲存時間係由漏電流及所黼存之電容 量而界定,此意謂大容量之儲存爾容器允許儲存電容器 擁有長的資料黼存時間,而為確保一大容最之儲存電容 器,大面積之電容性電介質膜7是必須的。 另一方面,降低動態嫌機存取記憶元件尺寸之需求與 日俱增,此意謂降低記憶體單元之尺寸亦係必要•即, 減少儲存電容器面積也是需要的,而酋考慮到減少餹存 電容器面横亦饜必要時,則存在有某種限_於儲存電容 器中儲存時間之增加,進一步地,降低記憶赖單元尺寸 會造成內部電場之增加*此缯加之電場會導致漏甯可能 性之增加,結果•降低尺寸會造成資料儲存時間縮短。 為解決上述爭議,提出有其他記憶醱單元結構設計用 以滅少漏電之或然率以保持足夠畏的資料齡存時間於記 憶髏單元中而使資料頻繁之再寫入作菜通期變掻。配置 於随機存取記憶元件中之其他記憶驩犟元结構將參照第 及2B圖說明於下文中,第2/\画像一片段平面圈|式描鑰 其他習知之配置於罐懺存取記馕元件之紀馏鱅單元结構 ,第2B_係一片段横切正面麵式描繪其他之配置於維櫬 一 5 — (請先閲讀背面之注$項再填寫本頁) .I ——— — — I γ 装— I 訂
J Λ 紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公t ) A7 B7 經濟部中央標準局貝工消费合作杜印製、/' 五、 發明説明 ) 1 1 存 取 記 德 元 件 之 IP 9u 餾 黼 單 元 m 構 9 取 沿 2 A 中 之 C- C 1 1 線 〇 1 1 此 其 他 之 習 知 記 镰 m 單 元 具 有 矽 於 絶 鏵 物 上 之 鍵 觀 構 > ^— 請 1 場 化 先 1 氧 物 腰 2 被 猜 XBS 揮 性 地 形 成 於 Ρ 型 半 導 讎 基 _ 1 之 閲 讀 1 表 面 上 以 界 定 一 由 場 氧 化 物 膜 2 所 圃 繞 之 記 嫌 龌 ear 單 元 區 背 ώ 1 | 之 1 域 » —. 絶 嫌 膜 10被 形 成 於 此 P 型 半 導 黼 基 醸 1 之 記 釁 龌 注 意 1 匾 域 之 上 9 多 晶 矽 瞻 11 形 成 於 絶 錄 膜 1 0上 方 « 閾 極 1 項 1 氣 化 物 膜 形 成 於 多 晶 矽 膜 1 1上 方 » - 闞 極 電 極 3 » 擇 性 再— % 本 裝 地 形 成 於 此 闞 極 氣 化 物 膜 上 方 • __* η 型 雜 霣 之 離 檀 入 頁 1 I 法 被 以 白 行 配 向 之 技 術 使 用 m 極 電 播 3 3& Ttw 露 單 而 麯 ΤΓ% 行 植 1 1 入 於 多 的 矽 膜 1 1 之 中 以 形 成 η " 型源榷與汲極區1 1 S 與 1 I 11 D f 結 果 1 此 多 晶 矽 膜 11 包 含 η Η 型源櫥輿汲極匾1 1 S 1 訂 與 1 1D 及 —** 通 道 疆 於 闞 極 氣 化 物 膜 下 方 且 於 η h型源極 1 與 汲 極 匾 11 S 與 11 D 之 間 —> 内 層 /Α 絶 線 物 5 被 整 鲴 地 形 1 | 成 於 η h型源極與汲極匾1 1 S 與1 1 D 閹極電極3 及場 1 I 氣 化 物 膜 2 上 方 9 —* 電 容 性 樓 觴 孔 9 形 成 於 内 層 絶 » 物 1 1 5 中 且 定 位 於 η Η h型汲極匾1 1 D 上方, -儲存電槿6 被 線 I 選 擇 '性 地 形 成 其 延 伸 於 接 觸 孔 9 之 中 且 在 内 層 絶 緣 物 5上 1 1 1 方 圈 繞 著 接 觸 孔 9 使 得 餹 存 電 媒 懦 6 被 作 成 輿 η Η ^型汲極 1 1 區 1 1 D 接 觴 9 一 霣 容 性 電 介 質 願 7 被 龌 揮 性 地 配 置 於 鑪 1 1 存 爾 極 6 之 頂 部 表 面 斑 侧 壁 上 * 電 容 性 電 極 8 被 整 館 1 1 地 形 成 在 霉 容 性 爾 介 質 膜 7 及 内 &BC πΛ 絶 絲 物 5 上 方 , 接 觸 1 1 孔 1 5形 成 於 塲 氣 化 物 鼸 07% 2 上 方 * 數 位 線 14被 相 互 平 行 配 1 I 置 但 垂 直 於 字 元 線 作 為 m 極 -6 霉 極 3 • 數 位 線 1 4透 過 接 觸 1 1 1 1 1 1 本紙張尺度逋用中躪國家標奉(CNS ) A4规格(2i〇X2t7公釐) 經濟部中央樣準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 孔15埋接於n+型頫極區11S ,儲存電容器包含脯存電 極6 ,電容性電介質膜7及電容性電極8 。 數位信號被傳_於數位線14之上,此黻位線係纏接於 n +型源極區US ,然後數位信號被傅_至11+型源極區1 1 S 。若閘極電極3接收一高準位信號,則場效電晶鼸於導 通(ON)狀態,結果,數位信號透過通道區自n +型源極 區11S傳輸至n +型汲極區11D ,此n +型汲極區11D係 透過接觸孔9缠接於儲存電極6 。然後,此敝位信虢被 傅輸至儲存電極6 ,藉此完成寫入作業。之後,一低準 位信號被施加於閘極電極3而鼷閉(OFF)場效電晶艘以 儲存偏壓於電容器中數位信號上之賁訊。儲存數位賁料 之儲存時間係由儲存罨容器之特性所界定•如上述,縮 短資料儲存時間之原因之一係漏罨流自汲極區11D至p 型半導髓基體1 ,於此矽於絕緣物上之記懞騸單元結構 中,薄氧化物膜1 〇隔離汲極區UD S$p型半 w·*··.,-:'. -. I I. ή|. Ί it ιίΙΜί I IT.r Ί 1ί.·|ιι-|| >.ιπηιΜπΓ>ΤΙ 'Ί ί~π"'' ιιι ι jiiilb ι ιιη - ,基於此因,此薄氧化物膜10肪止任何之漏電流自汲極 Ι·_·_(_«Ιί···Ι·βΜΜΜ·Ιβ·βΜΐί·ι«» 嫌 味 Λ«物肌 wl触办》‘㈣物珣 修 ㈣抓 .. 區1 ID至P型半導體基髏1 , 憶體單元之電容器具有一增大之賁料縣存時間。 進一步地,即使少數載雅由雜訊或轜射而注入於半導 髓基體1之中,此薄氧化物膜可防止儲存於汲極區1 1 D 中之多數載體由具有相反極性於此所黼存之多數載睡之 少數載體所中和,也就是說,防止多數載黼由少敝載髓 中和専致防止鼸存於儲存電容器中賁料之破壊,輻此, 可防止任何软體錯誤。 ~ 7 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ------:--^ ^------ΐτ------^ (請先聞讀背面之注意事項再填寫本頁) 307906 A7 B7 經濟部中央橾隼局貝工消费合作社印製 五、發明説明( b ) 1 1 然· 而 > 上 述 矽 於 絕 緣 物 上 之 紀 镛 AS 麗 單 元 結 m _ 係 著 下 1 1 列 問 題 〇 如 上 述, 騵 極 職 汲 極 匾 11 S 與 11 D 形 成 於 多 晶 1 1 矽 m 11之 上 • 基 於 此 因 » Μ 1.....Μ.....Μ......Μ......Φ 之特性會 〆—N 请 1 I 先 1 劣 化 » 也 躭 是 說 1 當 m 極 電 權 3 於 低 準 位 畤 9 —. its» m 電 之 閲 讀 1 1 汲 極 電 流 可 流 經 閘 極 電 極 3 下 方 之 通 遒 匾 至 源 極 區 » 此 背 面 1 I 之 1 I 漏 電 之 汲 極 電 流 使 游 頁 料 之 齡 存 StL· m 間 讎 短 • JUL 此 漏 電 之 汲 '/主 I 1 |· 欏 電 流 可 由 許 多 界 面 狀 戆 所 導 致 * 亦 即 » 多 _ m 矽 具 有 事 項 1 I 膜 間 界 與 再 ά 許 多 晶 粒 使 多 晶 矽 m 與 氧 化 物 之 面 少 化 » 此 係 5Γ 禽 本 政 I 笛 形 成 BB 晶 矽 膜 Μ 取 代 多 晶 矽 瞋 時 之 比 較 〇 含 於 多 晶 矽 賁 1 I 中 之 晶 粒 由 於 受 成 長 多 晶 矽 時 之 成 TK 溫 度 之 大 m 響 而 具 1 1 1 有 不 同 之 大 小 9 而 含 於 多 晶 矽 m «5*5 中 不 同 大 小 之 晶 粒 導 致 1 1 電 晶 體 特 性 中 相 眷 m 大 的 變 化 9 雖 被 提 出 有 fr 多 晶 矽 膜 成 1 訂 長 後 由 爾 射 退 火 予 Μ 執 行 多 晶 矽 之 再 結 晶 化 * 但 無 法 獲 1 得 滿 意 之 結 果 0 1 1 再 者 t 如 第 1 A與 1Β_中所描鎗 之 記 镛 龌 軍 元 中 » 該 半 1 I 導 臞 基 臞 被 偏 壓 使 得 半 導 黼 體 之 霉 位 呈 負 值 Μ 改 善 副 1 1 i 臨 限 值 之 特 性 及 抑 制 .♦iaa m 電 流 0 然 •-T-T 翻 f 如 第2A與2B_ 中 所 描 繪 之 記 憶 黼 單 元 中 9 該 半 嫌 鐮 基 體 係 由 氧 化 物 it m 雛 国 1 | 白 多 晶 矽 膜 之 汲 極 ΙΗΓ mm t 基 於 此 因 Ϊ 係 無 法 •tel»? 職 加 編 we 鼷 於 基 1 | 體 及 改 善 副 臨 限 值 之 jtgb TO 性 〇 1 I 假 設 U 存 電 容 器 之 容值為25 fF及賨料 Μ 3V之電壓寫 入 1 1 | 9 且 進 一 步 地 當 儲 存 載 體 被 減 半 時 y 錯 誤 會· 發 生 > 為 了 1 _丨 確 保 10秒 之 m 存 峙 間 » 最 大 之 漏 電 流 係 取 得 如 下 » I Ic r = (3 X 25/2)/10 =3 . 8fA «1 I "ί 一 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) Μ规格(2丨0X297公釐》 A?
BT 經濟部中央樣準局貝工消費合作社印製 五、發明说明( 7 ) 1 1 於 上 述 情 況 中 » 4^8 ΓΠΤ 要 礙 展 —* 種MOS 場效電晶黼 於 記 憶 1 1 體 單 元 之 结 構 中 用 於 m II 鳙 機 存 取 記 憶 元 件 > 其 中 MOS 1 1 場 效 電 晶 體 具 有 —. 纽 Τ5Ε 结 m 墉 用 於 ㈣ 少 凝 爾 爾 流 两 擁 有 長 的 請 ! 先 1 賣 料 儲 存 時 間 Μ 及 可 防 止 軟 髓 錯 誤 0 閲 讀 1 明 背 1 §L 概 ϋ_ 面 1 之 1 因 此 9 本 發 明 之 巨 的 在 於 提 供 · 種 改 良 之 MOS 場 效 箱 注 意 1 事 晶 體 包 含 於 動 態 随 m 存 取 記 愤 元 件 之 紀 惯 鰌 輩 元 中 1 其 項 1 再 >1 中 該MOS 場 效 晶 級 應 具 有 一 種 使 上 述 問 覼 雛 m 抑 制 之 结 寫 本 構 Ο 頁 1 1 本 發 明 之 另 . S 的 在 於 提 供 m T* 改 段 之 MOS 塌 效 電 晶 1 髓 包含於動態随櫬存 取 慷 元 件 之 記 憶 髑 雜 .稱 元 中 « 其 中 1 1 該 MOS 場 效 電 晶 體 具 有 一—4 进 TS 墉 用 於 減 少 漏 猶 流 之 結 構 0 1 訂 本 發 明 之 又 一 0 的 在 於 提 供 -*'* 棰 改 良 之 MOS 場 效 電 晶 1 體 包 含 於 動 態 隨 機 存 取 記 憶 元 件 之 記 Μ 懂 醴 犟 元 中 * 其 中 1 1 該 MOS 場 效 電 晶 體 具 有 进 1® 缠 用 於 使 癱 料 之 m 存 峙 間 變 1 1 長 之 结 構 0 1 1 本 發 明 之 再 —* 巨 的 在 於 提 供 m 裡 改 良 之 MOS 場 效 電 晶 Γ 體 包 含 於 動 態 随 機 存 取 記 憶 元 件 之 記 憶 觸 單 元 中 » 其 中 1 | 該 MOS 場 效 晶 體 具 有 裡 缠 用 於 防 止 软 覼 錯 誤 之 結 櫞。 1 1 本 發 明 之 又 再 —> 百 的 在 於 提 供 — 艟 银 改 良 之 SQL· m 態 鼸 雜 m 存 1 | 取 記 憶 元 件 中 之 記 憶 髄 犟 元 » 其 具 有 種 可 抑 制 上 述 問 1 1 題 之 结 構 〇 1 1 本 發 明 之 仍 . 百 的 在 於 提 供 * 雄 飄 改 良 之 _ 鐮 鳙 繼 存 取 I 記 憶 元 件 中 之 記 憧 體 單 元 t 其 具 有 -—. 種 labs 想 田 /tl 於 滅 少 漏 I -S - 1 1 1 1 本紙張尺度適用中國國家橾準(CNS > A4規格(2丨OX297公釐) A7 B7 經濟部中央揉準局貝工消费合作杜印氧 五、發明説明(8 ) 1 1 流 結 構 0 1 1 本 發 明 之 仍 再 S 的 在 於 ♦W 從 供 - 級 改 良 之 m m 維 饑 存 1 1 取 記 憶 元 件 中 之 記 Μ 18 艚 單 元 其 具 有 -一 雄 1S 遺 用 於 使 窗 興 料 -V 請 1 先 1 之 儲 存 時 間 變 畏 之 結 嫌 〇 閱 讀 1 本 發 明 之 又 再 -- 百 的 在 於 提 供 —» fas 權 改 良 之 SAI. m 態 鼸 繡 Jm 存 背 面 1 | 之 1 取 記 憶 元 件 中 之 記 慷 釅 單 元 • 其 目 有 jnj 種 壤 m rt$ 於 防 止 軟 >王 意 1 體 錯 誤 之 結 構 〇 事 項 1 I 本 發 明 之 另 一 百 的 在 於 提 供 ,.一 雄 饿 新 麵 網 方 法 » 用 Μ 製 作 再 填 寫 装 種 改 良 之 舍 於 動 態 随 櫬 存 取 記 Ι-Φτ- 憶 元 件 之 記 懂 體 軍 元 中 頁 s^· 1 I 之 MOS 場 效 電 晶 髓 » 其 中 該 MOS 壜 效 電 晶 || 1» 麗 Μ 有 種 可 1 1 抑 制 上 述 問 題 之 结 構 〇 1 1 本 發 明 之 又 另 一 百 的 在 於 提 供 黼 新 潁 方 法 * m Π1 Μ 製 1 訂 作 —. 種 改 良 之 含 於 動 態 随 機 存 取 (Mu 憶 元 件 之 記 懷 體 蘭 ^a. 元 1 中 之 MOS 場 效 電 晶 體 1 其 中 該 M0S 場 效 电 晶 «a 照 具 -^r 7¾ - 雄 徑 1 I 適 用 於 減 少 -»ϋ« m 曜 流 之 结 構 〇 1 本 發 明 之 又 另 一 目 的 在 於 提 供 …* 覆 新 SIS 網 方 法 t rr-ι 用 以 m 1 作 一 種 改 良 之 含 於 ffil. 動 態 鳙 機 存 取 記 憶 元 件 之 記 爝 腰 犟 元 % | 中 之 MOS 塲 效 電 晶 艚 ♦ 其 中 該 M0S 場 效 爾 晶 驩 具 有 ~~* 種 1 I 適 用 於 使 賁 料 之 黼 存 時 間 變 長 之 结 構 0 1 1 本 發 明 之 又 另 一 百 的 在 於 提 供 -一 補 種 新 m 方 法 » 用 Μ 製 1 I 作 一 種 改 良 之 含 於 _ 態 随 髑 存 取 記 憧 1羅 元 件 之 記 慵 髓 顆 單 元 1 I 中 之 MOS 場 效 晶 體 其 中 該 M0S m 效 電 晶 黼 具 有 —„. 種 1 1 缠 用 於 防 止 軟 體 錯 誤 之 結 構 0 1 I 本 發 明 之 再 — 巨 的 在 於 提 供 一 種 新 顥 方 法 > 用 Μ m 作 1 - 1 0- 1 1 1 1 本紙張尺度適用中國國家糠奉(CNS > A4规格< 210X297公釐) A7 B7 經濟部中央樣準局貝工消费合作社印製 五、發明説明(9 ) 1 1 一 種 改 良 之 動 態 随 櫬 存 取 記 憧 元 件 中 之 記 慵 鐮 軍 元 > 其 1 1 具 有 — 雄 T® 可 抑 制 上 述 問 鼸 之 结 嫌 〇 1 1 本 發 明 之 又 再 a 的 在 於 提 供 雄 懦 新 潁 方 法 1 爾 /TI 製 /-~N 請 1 先 1 作 . 裡 改 良 之 動 態 随 機 存 取 記 憶 元 件 中 之 記 憶 體 隳 元 * 閲 讀 1 其 具 有 一 種 遘 用 於 滅 少 漏 电 流 之 結 構 ΤΠΓ Ο 背 Λ 1 | 之 1 本 發 明 之 又 再 目 的 在 於 提 供 ’一 種 斬 穎 方 法 > 用 以 製 注 $ 1 I 作 . 種 改 良 之 動 態 嫌 機 存 取 記 AM m 元 件 中 之 紀 懺 體 犟 元 I ψ 項 1 I 其 具 有 一 種 適 用 於 使 賁 料 之 儲 存 時 間 變 畏 之 結 梅 0 再 填 寫 本 本 發 明 之 仍 再 — 巨 的 在 於 提 供 -一 種 新 穎 方 法 » 用 Μ 製 頁 Ν_ 1 I 作 一 種 改 良 之 動 態 m 機 存 取 記 慵 元 件 中 之 記 慵 體 顆 元 » 1 1 其 具 有 一 種 逋 用 於 防 止 軟 體 錯 誤 之 結 構 〇 1 | 本 發 明 之 上 述 及 其 他 目 的 特 點 及 優 黏 將 從 下 列 說 明 1 訂 而 呈 明 顯 〇 1 本 發 明 提 供 一 種 場 效 爾 晶 臞 S 包 括 下 列 元 件 : __ 絕 緣 1 I 膜 配 置 於 一 半 導 體 基 體 上 » 該 m 綠 勝 具 有 ―― 開 P 疋 位 於 1 | 半 m 體 基 體 之 —· 預 定 區 之 上 t —一 第 ——* 多 晶 矽 黼 m 置 於 m Jr 緣 膜 上 方 # 一 第 二 多 晶 矽 膜 配 » JSSL 接 觸 於 第 —-^ 多 晶 矽 膜 ♦ I 此 第 二 多 晶 矽 膜 延 伸 於 絕 緣 膜 關 □ 之 内 壁 上 且 在 半 導 髓 1 I 基 髖 之 預 定 區 之 週 邊 部 分 上 方 1 使 得 第 多 晶 矽 m 經 1 1 由 第 二 多 晶 矽 膜 連 接 於 半 導 體 基 mm 麗 之 預 定 區 中 之 遇 邊 部 1 I 分 —. 閘 極 絕 緣 m 被 選 m 性 地 配 置 延 伸 於 除 iflg m 邊 部 分 上 1 1 之 外 之 半 導 醱 基 體 之 預 定 區 之 ^上 且 進 步 地 延 伸 在 第 1 二 多 晶 矽 膜 之 上 及 ___· 部 分 圈 繞 第 ..一 多 晶 矽 m 之 第 多 晶 1 I 矽 膜 之 上 * __. 閘 極 電 極 配 BBA 罝 於 # Μ 極 麵 緣 膜 之 上 K 界 定 -· 1 1 -1 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明(1C ) 1 1 合 成. 通 埴 區 於 閘 極 絕 緣 _ 下 方 t 使 得 此 合 成 通 道 匾 經 由 1 1 第 一 與 第 二 多 晶 矽 膜 延 伸 於 W 極 緬 緣 臌 下 方 及 經 由 半 導 1 1 體 基 鱺 延 伸 於 m 極 絕 緣 m 下 方 源 極 臟 3* s 汲 槿 區 選 揮 性 地 請 1 先 1 配 置 於 第 多 晶 矽 膜 之 中 除 了 在 閑 極 m 緣 顏 下 方 之 外 » 閲 讀 1 使 得 源 極 與 汲 極 區 經 由 合 成 通 織 區 而 接 觸 〇 背 t6 1 I 之 1 本 發 明 亦 提 供 種 記 慷 髓 單 元 結 構 » 包 插 .下 列 元 件 : 注 | 1 __. 場 氣 化 物 膜 被 龌 擇 性 地 形 成 於 半 導 黼 基 m 上 Μ 界 定 半 举 項 1 I 導 體 基 臞 之 記 憶 腰 犟 元 區 $ 絕 緣 m 配 鞭 曜. 於 半 導 體 基 再 填 % 本 體 之 記 憶 體 單 元 區 之 上 » 其 中 該 絕 緣 臟 具 有 . 開 口 定 位 頁 1 I 於 半 導 體 基 體 之 記 憶 髓 單 元 區 中 之 -一 預 定 區 之 上 $ 第 1 1 一 多 晶 矽 膜 配 於 m 緣 m 上 方 1 -一 第 -一 多 晶 矽 膜 配 置 接 1 1 _ 於 第 __. 多 晶 矽 膜 , 而 延 伸 於 涵 緣 _ 關 P 之 内 壁 上 且 在 1 訂 半 導 體 基 體 之 預 定 區 之 通 邊 部 分 上 方 * 使 得 Μ —- 多 晶 1 矽 膜 經 由 第 二 多 晶 矽 膜 連 接 於 半 導 體 基 黼 之 預 定 區 中 之 1 | 週 邊 部 分 » -~* 閘 極 涵 緣 m 被 邐 揮 性 地 配 置 延 伸 於 除 4ΓΒ 週 邊 1 1 部 分 上 之 外 之 半 導 體 基 髓 之 « 定 區 之 上 t 且 進 步 地 延 1 伸 在 第 二 多 晶 矽 膜 之 上 及 — 部 分 園 繞 第 二 多 晶 矽 m 之 第 Sr 1 — 多 晶 矽 膜 之 上 » . 閘 極 電 m 配 置 於 m 極 m 緣 膜 之 上 Μ 1 1 界 定 一 合 成 通 道 區 於 m 極 絕 緣 膜 之 下 方 » 使 得 此 合 成 通 1 1 道 區 經 由 第 一 與 第 二 多 晶 矽 鼸 延 伸 於 m 極 絕 緣 膜 下 方 及 1 1 經 由 半 導 體 基 體 延 伸 於 閘 極 絕 緣 膜 下 方 源 極 與 汲 極 區 1 1 I 選 擇 性 配 置 於 第 - 多 晶 矽 膜 之 中 除 了 在 關 極 絕 緣 膜 下 1 1 方 之 外 $ 使 得 源 極 與 汲 極 區 經 由 合 成 通 道 區 而 接 觸 —„- Ί I 内 曆 絕 緣 物 配 置 於 場 氧 化 物 膜 源 極 與 汲 極 區 及 閛 極 電 1 -1 2 ~ 1 1 1 1 本紙張尺度逋用中國國家樣準(CNS ) A4规格(210X297*# ) ^07906 A7 B7 經濟部中央樣準局貝工消费合作社印製 五、發明説明( 11 ) 1 1 極 上 方 » 其 中 此 内 爾 m 緣 物 具 有 接 am HSB 孔 定 位 於 汲 極 區 1 1 上 方 1 一 儲 存 爾 極 被 壤 揮 性 地 配 置 » 其 延 伸 於 内 曆 函 緣 1 I 物 上 方 _ 繞 著 接 觸 孔 旦 延 伸 於 接 _ 孔 之 内 > 使 得 黼 存 電 請 1 極 被 作 成 接 觸 於 汲 極 區 t 電 容 性 電 介 質 膜 延 伸 於 餹 存 先 閲 1 I 讀 1 I 電 極 上 方 及 在 儲 存 電 極 之 側 壁 上 * — 電 容 性 電 極 被 m 置 背 $1 1 I 之 1 於 至 少 在 電 容 性 電 介 質 膜 之 整 m 區 之 上 〇 注 意 1 同 時 本 發 明 提 供 種 製 作 場 效 電 晶 髓 之 方 法 包 括 事 項 1 I 下 列 步 驟 * 一 絕 緣 膜 形 成 半 導 黼 基 髓 之 上 ί 第 —_- 多 再 填 寫 本 1 装 晶 矽 膜 形 成 於 絕 緣 膜 上 方 * —. 闢 D 形 成 於 Μ 緣 膜 與 第 —. 頁 1 I 多 晶 矽 膜 之 中 * 使 得 半 導 體 基 MM 賵 之 預 定 區 被 暴 鱈 於 此 1 1 開 □ * 一 第 二 多 晶 矽 膜 被 選 揮 «.1- 性 地 形 成 9 其 係 與 第 —- 多 1 I 晶 矽 膜 接 觸 且 延 伸 於 絕 緣 膜 開 P 之 内 壁 上 及 延 伸 於 半 導 1 訂 體 基 體 之 預 定 區 之 __- 通 邊 部 分 之 上 方 i 使 得 第 ―一 多 晶 矽 1 膜 經 由 第 二 多 晶 矽 膜 而 連 接 於 半 導 艚 基 體 之 預 定 區 中 之 1 1 通 邊 部 分 ___. 閘 極 絕 緣 膜 被 龌 擇 性 地 形 成 » 其 延 伸 於 半 1 1 I 導 體 基 體 之 預 定 區 > 上 除 了 週 逢 部 分 上 之 外 且 進 .一 步 1 延 伸 於 第 二 多 晶 矽 膜 之 上 及 _- 都 分 鼷 繞 第 多 晶 矽 膜 之 I 第 一 多 晶 矽 膜 之 上 » __. 閘 is: 播 電 極 形 成 於 m 極 絕 緣 _ 之 上 1 1 Μ 界 定 一 合 成 通 道 區 於 閛 極 絕 緣 顏 下 方 t 使 得 此 合 成 通 1 1 道 l^r 延 伸 經 由 第 —-- 與 第 :- 多 晶 矽 顏 於 蘭 極 鰯 緣 m 下 方 及 1 I 經 由 半 導 體 基 醴 在 m 極 絕 緣 膜 方 1 源 極 與 汲 is: 播 區 被 選 1 1 擇 性 地 形 成 於 第 一 多 晶 矽 膜 之 中 除 了 Μ 極 m 緣 膜 下 方 之 1 外 » 使 得 源 極 與 汲 極 區 經 由 此 C3 成 通 道 區 而 壤 接 〇 1 1 本 發 明 亦 提 供 __. 種 製 作 記 憶 mm 鱺 m 元 之 方 法 包 括 r 列 1 -1 3 ~ 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX 297公釐> ”晒丨·" **"**Γ*Τ¥1Π—————————I—1—·—·——mmi—mriiiT irTiiiininM~~'TiT~^rnjrii ·τπτππ'ηιιπιιΐΓΐι·η·ι·ΜηιιΐιιΐιιηιΐΒηιΐιιιι>ΐί·ι·ΐΜ··ι·ι·ιιιΐΜ··ΜΐΜΐιιιιΐιΐ·ι·ΐίΐ···ιιι·ιι···Μ····ιι··ι·ιι麵"min .......... A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明(I2 ) 1 1 步 m : 一 場 氧 化 物 黼 與 一 氧 化 物 m 儎 m 揮 性 地 形 成 在 半 1 1 導 體 基 黼 之 上 Μ 界 定 一 半 導 體 基 黼 之 記 憶 黼 軍 元 Εί CSK —* 1 1 第 一 多 晶 矽 膜 被 形 成 在 鰯 AM. 嫌 m 上 方 • —- 關 口 形 成 於 絕 AJL· 縑 請 先 1 1 瞋 與 第 -* 多 晶 矽 m 之 中 9 使 得 半 辱 黼 基 髑 之 預 定 匾 暴 閲 讀 1 露 於 此 開 Π S —- 第 二 多 晶 矽 m aCfK 被 環 揮 性 地 形 成 為 接 ium 觸 於 背 面 之 1 1 1 第 一 多 晶 矽 m 及 延 伸 於 此 絕 緣 顧 開 P 之 内 壁 上 與 延 伸 於 注 | 1 半 導 體 基 驩 之 預 定 區 之 - m 邊 部 分 上 方 i 使 得 第 多 晶 Ψ 項 再 1 1 矽 膜 經 由 爾 二 多 晶 矽 m 達 说 m 於 半 導 讎 基 讎 之 3M. m 定 騷 中 之 § % 本 :叫3 通 邊 部 分 __. 閘 極 絕 緣 膜 被 m 揮 性 地 形 成 » 其 延 伸 於 半 頁 1 I 導 體 基 體 之 預 定 區 上 除 了 通 邊 鄯 分 上 之 外 t 且 進 步 延 1 1 伸 於 第 二 多 晶 矽 之 上 及 延 伸 於 — 部 分 C3BI _ m 多 晶 矽 m 1 1 之 第 一 多 晶 矽 膜 之 上 ; 閘 極 m. 極 形 成 於 Μ 檷 絕 緣 膜 之 1 訂 上 Μ 界 定 ___‘ 合 成 通 遒 區 於 閘 極 緬 緣 H** 膜 下 方 * 使 得 此 成 1 通 道 IWW 經 由 第 —- 與 第 二 多 晶 矽 Μ*·* 顯 延 伸 於 m Μ 爾 m 緣 齡 _ 下 方 1 1 及 經 由 半 導 體 基 髑 延 伸 於 閛 4S: 讎 m 緣 m 下 方 » 源 極 與 汲 極 1 I 區 被 m 擇 性 地 形 成 於 第 —* 多 晶 矽 m WR 之 中 除 了 閛 極 讎 緣 膜 1 I 下 方 之 外 » 使 得 源 極 與 汲 極 匾 經 由 合 成 通 瓛 區 而 瓌 接 » 一 内層 絕 緣 物 形 成 於 場 氣 化 物 m 、 源 jSS IS 與 汲 極 區 及 W 極 1 1 電 *5: 懦 上 方 • 一 接 觸 孔 形 成 於 内 曆 鰯 緣 物 之 中 1 使 得 此 接 1 1 m 孔 被 定 位 於 汲 極 區 上 方 1 —. 儲 存 極 被 ^1 揮 性 地 形 成 1 I » 其 延 伸 在 内 S3 曆 絕 緣 物 上 方 tan _ 鐃 蕃 接 觸 孔 及 延 伸 於 接 _ 1 I 孔 之 内 使 得 儲 存 電 極 被 作 成 接 觸 於 汲 極 區 爾 容 性 1 1 電 介 質 膜 被 形 成 為 延 伸 在 鼸 存 霉 極 上 方 及 在 餹 存 電 極 之 I 側 壁 上 ! 電 容 性 電 4-C: 憧 被 形 * 1 成 4 ~ 至 少 在 此 爾 容 性 電 介 霣 豳 US"1? 1 1 1 1 1 本紙張尺度適用中國國家標率(CNS>A4规格(2丨OX297公釐> 經濟部中央梯準局貞工消费合作-J4. Α7 Β7 五、發明説明(135 ) 之一整個區之上。 _式篛诚 根據本發明之較佳實施例將參照附圈詳細說明。 圖係一片段平面画示,描繪習知動戆謹機存取記 憶元件; 麵係一片段横切面正面画示,取沿第1Α_中之B-B 鎳描繪習知動戆存取記憶元件; ν^2Α_係一片段平面圈示,描繪另一習知之配置於赌 機f取記憶元件中之記憶黼單元之结構; ^28圈係一片段横切面正面麵示,取第2A画中之C-C 線描繪另一習知之配置於随機存取記憶元件中之記憶髑 單元之結構; V^3A圖係一 Η段横切面正面_示,描繪椹據本發明一 較佳實施例中之一種改良之動戆醣機存取記憶元件; \<養3Β圖係—1片段平面圏示.描繪根據本發明一 較佳實例中之一種動態随機存取記懷元件;Μ及 y ^ 4 A至4 Η圖係片段横切面正面圈示,描繪有黼一種用 於製作根據本發明一較佳實腌例中之改良動態隴櫬存取 記憶元件之方法之改良動態随機存取記憶元件。 較侔窗_例 根據本發明一較佳實施例將參照第3 Α與3Β圈及第4Α至 4H圃予Μ詳述,-記憶雅單元形成於- p型半導靄基髓 1之上;場氧化物膜2破選擇性地形成在ρ型半導體基 體1之上Κ界定ρ型半導體基體1之一記憶艘頭元區; -15- 適用中國國家樣嗥(CNS > Α4規格(210X297公釐) \___ _ .· ................... 4 装 訂 | (請先閲讀背面之注意事項再填寫本頁) Λ7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明(14 ) 1 1 —_. mMMM_m m 半 導 髓 華 黼 1 之 紀 镏 黼 犟 元 rsr QBL 上 1 1 方 •· 一 開 P 形 成 於 P 型 半 導 體 :基 髓 1 之 IP 憶 鱺 翬 元 ! 溫 中 1 1 之 一 預 定 區 上 之 絕 緣 膜 1 0之 中 > .一 第 —* 多 晶 矽 配 置 於 -N 請 1 先 1 絕 緣 膜 10上 方 除 了 開 P 上 方 之 外 : — 菊 二 m 緣 臌 腾 12被 選 閲 1 擇 性 地 配 置 於 P 型 半 導 體 基 牖 1 之 損 定 區 之 週 鼉 部 分 背 1 | 之 1 上 方 > 其 中 第 二 絕 緣 膜 接 turn 觸 於 絕 緣 m 10與 第 —- 多 晶 矽 注 意 1 膜 11 之 側 壁 ; 閛 極 絕 緣 m 4 被 選 揮 性 地 m W 延 伸 於 半 事 項 1 I 導 體 基 體 1 之 預 定 區 之 上 lyyy 除 了 其 -VtM 珊 邊 部 分 之 外 t 且 進 — 再 填 寫 本 1 装 步 地 延 伸 於 第 二 多 晶 矽 膜 12 之 上 及 —· 部 分 tau 醑 _ 弟 二 多 晶 頁 V_ 1 I 矽 膀 1 2 之 第 — 多 晶 矽 膜 11 之 上 * 閘 極 電 極 3 配 蕾 JSL 於 閛 1 1 極 絕 緣 膜 4 之 上 Μ 界 定 —-- 合 成 通 道 區 閘 懷 涵 AM. 緣 膜 下 方 1 I » 使 得 合 成 通 道 區 經 由 第 ---- 與 第 — 多 晶 矽 顔 11 與 1 2 延 伸 1 訂 於 閘 極 絕 緣 膜 4 下 方 及 經 由 半 導 體 基 體 1 延 伸 於 閛 jSS 權 絕 1 緣 膜 4 下 方 源 極 與 汲 極 區 1 1 S 與 11 D 被 m 擇 性 地 配 m 1 | 於 第 — 多 晶 矽 膜 11 之 中 ffA. 除 了 閘 *Ttr 機 絕 緣 _ 4 下 方 之 外 t 使 1 1 得 源 極 與 汲 極 區 11 S 與 11 D 經 由 含 成 通 遒 區 而 連 接 一 1 内 層 絕 緣 物 5 配 置 於 場 氧 化 物 膜 2 、 源 £5: m 與 汲 極 區 11 S Λ I 與 1 1D 及 閘 1» 電 fig: m 3 9 其 中 内 曆 絕 緣 物 5 具 有 . 接 觴 孔 1 1 1 定 位 於 汲 極 區 11 D 上 方 » 一 儲 存 電 極 6 被 邏 擇 性 地 配 置 1 1 , 其 延 伸 於 内 層 絕 緣 物 5 上 方 画 繞 蕃 m 緣 孔 9 且 延 伸 於 1 I 絕 緣 孔 9 之 内 » 使 得 儲 存 電 極 被 作 成 接 m 於 汲 極 區 11 D 1 1 —- 電 容 性 電 介 霣 膜 7 延 伸 於 黼 存 電 極 8 上 方 且 延 rVSSm· 伸 在 1 1 儲 存 電 極 6 之 側 壁 上 1 —. 電 容 性 電 極 8 配 置 於 電 容 性 電 Ί I 介 質 膜 7 整 個 區 之 上 且 於 内 曆 絕 緣 物 5 上 方 接 觴 孔 15 1 -1 6 ~ 1 1 1 1 本紙張尺度適用中國翮家標準(CNS〉A4规格(210X297公着) \ 307906 A7 B7_ 五、發明説明(15 ) 被形成於場氧化物臢2上方;歟位線14被彼此平行配置 惟垂直於字元線作為閛極電極3 ;數位線14經由接觸孔 (請先閲讀背面之注$項再填寫本頁) 15而埋接於n +型源極匾US ;儲存電容器包含黼存電 極6 、電容性電介質膜7及電容性霄極8 。 一多晶矽膜11經由第二多晶矽膜12連接於p型半導 體基體1 ;而場效電晶體之通道區經由第一與第二多晶 矽膜11與12延伸於閘極絕緣膜4之下方及經由半導體基 體1延伸於閘極絕緣膜4之下方。此意謂上朮場效電晶 體可視為一合成電晶驩含有一多晶矽場效電晶體與一 M0S 場效電晶體之串聯連接,上述合成電晶臞具有多晶矽場 效電晶體與M0S場效罨晶體兩者之優點,而此多晶矽場 效電晶體與M0S場效電晶體之缺點則彼此相互補償,亦 即,汲極區11D係形成於定位在氧化物膜10上方之第一 多晶矽膜1 1之上方區之中,而汲極區H D則經由第二多 晶矽膜12連接於ρ型半導體基黼1 。只要Μ極電極3之 經濟部中央標準局貝工消費合作社印製 電位在低準位,則無電流之通道形成於汲極區UD與基 艚1之間,所Μ,當閘極電極3具有一低準位電位,則 沒有漏電流自汲極區11 D流經第二多晶矽_丨2至基體1 ,此意謂可防止儲存於汲極電極1 1 D之電荷經由第一與 第二多晶矽膜1 1與1 2漏電至基體1 ,此種防止漏電流自 汲極區11D至基體1允許黼存電容器擁有一足夠畏之資 料儲存時間。多晶矽膜11被分艫自毗邮之記憶體單元, 基於此因,沒有漏電流出現於毗鄰之兩記憶糴單元之間 ,而隔離第一多晶矽縝11與半導艚基艚1之氣化物膜之 -17- 本紙張尺度適用中國國家樣準(CNS ) Α4规格(2丨0X297公釐) Λ7 »7 經濟部中央標準局貝工消费合作社印製 五、發明説明(16 ) 1 1 存 可 防 止 軟 牖 鍇 誤 產 生 I 即 使 少 數 載 體 由 雑 訊 或 轜 射 1 1 而 被 注 入 於 半 導 鱅 基 體 1 之 中 〇 1 1 即 使 漏 流 由 於 多 晶 矽 場 效 電 显 纖 龌 區 之 少 化 之 豳 臨 限 請 1 先 1 特 性 而 流 經 第 與 第 二 多 晶 矽 鼸 ST< 11 與 12 > 此 m wm 電 流 可 因 閱 讀 1 沒 有 通 道 區 於 MOS 場 效 電 晶 髑 内 而 被 截 止 〇 源 極 繼 汲 極 背 ί} 1 之 1 區 11 S 與 11 D 經 由 第 — 與 第 二1 多 晶 矽 _ 11 齙 興 12 埋 接 於 半 注 $ 1 導 體 基 體 1 t 基 於 此 因 » 可 加 一 反 向 偏 艇 於 半 導 體 基 拳 項 1 I 體 1 I 此 反 向 偏 壓 之 豳 加 可 改 W M0S 場 效 電 晶 髑 匾 之 副 再 填 本 装 臨 限 特 性 1 但 仍 很 難 Μ 滅 少 多 晶 δ夕 場 效 電 晶 髏 區 之 副 臨 頁 1 I 限 特 性 中 之 變 化 > 因 為 MOS 場 效 電 晶 醴 可 視 為 被 串 聯 連 1 1 接 於 多 晶 矽 場 效 電 晶 體 區 > 若 臨 限 鼋 位 Vth 被 設 定 足 夠 1 I 低 於 MOS 場 效 電 晶 體 區 * 則 此 合 成 場 效 電 晶 髓 之 臨 限 電 1 訂 壓 係 實 貝 地 由 MOS 埸 效 電 晶 體 :區 之 臨 限 電 臛 所 確 定 > 此 1 Sfcc. 恩 謂 若 臨 限 壓 Vt h 被 設 定 足 夠 低 於 M0S 場 效 電 晶 驩 區 1 | 1 則 可 相 當 大 地 減 少 此 合 成 場 效 電 晶 體 之 臨 限 電 Brw 壓 中 之 1 | 變 化 〇 1 上 述 多 晶 矽 場 效 電 晶 體 及 串 m m 接 於此多晶 矽 場 效 電 晶 X | 體 之 MOS 場 效 電 晶 體 之 合 成 電 晶 黼 結 搆 可 應 用 於 不 僅 在 1 I 叠 面 曆 電 容 器 記 憶 體 單 元 而 且 在 其 他 不 同 形 式 之 記 慵 驩 單 1 1 元 〇 1 I 上 述 合 成 場 效 電 晶 體 可 被 製 作 如 下 〇 1 1 照 第 4A 圖 一 氧 化 物 勝 10 被 螫 個 地 形 成 於 · P 型 半 1 1 導 Μ 厢 基 髓 1 之 上 * 場 氧 化 物 膜 2 由 m 之 部 氣 化 m 擇 性 Ί 1 地 形 成 於 P 型 半 導 髓 基 黼 1 Μ 界 定 -一 記 憶 履 簞 元 區 〇 1 -1 8 ~ 1 1 1 1 本紙張尺度適用中國國家標牵(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央揉準局貝工消费合作社印褽 五、發明説明( 17 ) 1 1 v/參 照 第 4B 圈 » —- m 多 晶 矽 腰 11 被 整 個 地 長 成 , 然 後 1 1 使 用 照 相 石 販 印 廟 術 作 <031 揮 性 酴 刻 而 只 在 Κ 憧 糴 元 區 1 1 上 方 留 下 第 —. 多 晶 矽 瞬 11 0 /-—S 請 1 J 參 照 第 4C 圖 9 氧 化 物 膜 10與 第 —™. 多 晶 矽 脚 11 被 壩 擇 性 先 閲 讀 1 1 地 触 刻 Μ 形 成 開 〇 13於 -~~* 預 定 區 之 上 〇 背 面 1 I 之 1 參 照 第 4D圃 » . 第 二 多 晶 矽 m 1 2被 整 個 地 形 成 延 伸 於 注 意 -ir 1 其 餘 之 第 一 多 晶 矽 膜 11 及 場 化 物 _ 2 之 上 方 且 覆 蓋 關 Ψ 項 | 再 P 13 〇 寫 本 參 照 第 4E圖 9 第 —* 多 晶 矽 膜 1 2被 同 方 性 蝕 刻 而 只 在 關 頁 1 I □ 13之 内 壁 上 留 下 第 二 多 晶 矽 m 瞬 12 » 藉 此 9 第 二 多 晶 矽 1 1 膜 12 接 觸 於 第 '~~* 多 晶 矽 明^ 11 之 鯽 壁 及 在 P m 半 導 鼸 基 艘 1 1 1 之 上 9 —. 雜 質 離 子 植 入 於 P 蟹 半 導 鱅 基 =*!? 驩 1 所 示 之 表 1 訂 面 而 控 制 MOS 電 晶 m 區 之 臨 限 電 壓 » 此 某 ~:JKT 體 之 表 面 被 1 氧 化 而 形 成 閘 •trg: 權 化 物 齡 勝 4 〇 1 1 參 照 第 4F匾 » __. 第 多 晶 矽 _ 3 被 整 個 地 形 成 .於 基 鎇 1 I 上 方 使 得 第 三 多 晶 矽 m 3 延 伸 於 閛 懦 氣 化 物 膜 4 祖 3· n 場 氧 化 物 膜 2 上 方 0 I 參 照 第 4G 圖 9 第 二 多 晶 矽 m 3 與 閜 *sr fm 氣 化 物 膜 4 由 照 1 相 石 版 印 刷 術 予 Μ 選 擇 性 蝕 刻 -arr ffil 形 成 閘 極 電 極 3 與 —· 1 1 閘 極 氧 化 物 膜 4 0 1 I 照 第 4H 圖 » 離 子 植 入 諸 如 .£d) (A S ) 之 η 型 雑 m 於 第 1 1 多 晶 矽 擬 1 1 之 中 係 Μ 閘 is; 憔 電 極 3 為 遮 窗 jp. 用 於 其 後 之 熱 處 1 1 理 Μ 活 化 所 植 入 之 雜 9 藉 此 肜 成 源 極 與 汲 極 區 1 1 S 與 1 I 1 1 D 0 1 -1 9- 1 1 1 1 本紙張尺度逋用中國國家標隼(CNS ) A.4规格(210X 297公釐) 經濟部中央樣準局貝Μ消费合作社印製 Λ7 B7 五、發明説明(18 ) 接著,參照第3A圈,一内曆緬緣物5被形成且一接鼸 孔9由照相石販印刷術所形成,-第四多晶矽膜6被整 個形成於基體上方,使得此第四多晶矽膜6延伸於内層 絕緣物5上方及接觸孔9之内,此第四多晶矽膜6被定 圖案Μ形成一儲存電極6用於其後之第四多晶矽膜6之 氧化而形成一電容性電介質膜7 , —導電膜螫儷形成於 基體上方用於之後製作其圖案Μ形成一電容性電極8 , 藉此,完成此記憶醴單元之製作過程。 然而,本發明之修飾對於一般具有熟悉是項技術者將 呈明顯的,應理解的是所顯示及所描述之本發明實施例 僅為描繪用而絕非被認為係一棰限制,所Μ,本發明之 任何修飾均涵蓋於申講專利範圈中而包含於本發明之精 神與範_之内。 _ 2 0 - 本紙張尺度逋用中鬮國家棣率(CNS ) Μ规格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)

Claims (1)

  1. 307906 A% B8 C8 D8 經濟部中央標準局負工消费合作社印製 六、申請專利範圍 1 1 種 場 效 電 晶 鼸 > 包 括 • • 1 I 一 半 導 黼 基 體 * 1 1 一 絕 緣 臌 TCrK t 配 置 於 該 半 導 鎇 碁 黼 XIΜ 上 > 該 絕 緣 m 具 有 請 1 I 一 m iTfJ P 定 位 於 該 半 導 鼸 基 體 之 ―一 預 定 區 之 上 • 9 先 閱 讀 1 1 一 第 —* 多 晶 矽 臟 • 配 置 於 該 涵 緣 m 上 方 » 背 1 I 之 1 . 第 二 多 晶 矽 膜 t 配 置 接 ftm 圈 於 該 m — 多 晶 矽 ff** 瞬 • 該 注 意 1 I 第 二 多 晶 矽 膜 延 伸 於 該 絕 緣 膜 之 該 開 P 之 内 壁 上 及 該 事 項 1 I 再 1 半 導 體 基 臞 之 該 預 定 區 之 —. 通 瑾 部 分 上 方 霣 使 得 該 第 本 裝 —* 多 晶 矽 膜 經 由 該 第 --* 多 晶 矽 膜 嫌 接 於 該 半 導 髓 基 體 頁 1 I 之 該 預 定 區 中 之 該 遇 邊 部 分 t 1 1 一 閘 極 絕 緣 m > 選 揮 性 地 配 置 延 伸 於 該 半 専 am 麗 基 體 1 | 之 該 預 定 區 之 上 除 了 該 埋 瑾 部 分 上 之 外 » 且 進 —- 步 地 1 訂 延 伸 於 該 第 二 多 晶 5夕 m 之 上 及 部 分 QB 園 鑣 該 第 二 多 晶 1 矽 膜 之 該 第 . 多 晶 矽 膜 之 上 > 1 I 一 閘 極 電 極 9 配 置 於 該 閘 極 繊 緣 瞋 之 上 » 以 界 定 —- 1 1 合 成 通 道 區 於 該 閜 懷 m 緣 臛 下 方 * 使 得 該 α 成 通 遒 區 延 伸 經 由 該 第 - 與 flat m ~一 多 晶 矽 膜 於 該 m m 絕 緣 膜 下 方 I 及 經 由 該 半 導 體 基 體 於 該 閘 極 絕 緣 顏 下 方 ♦ Μ 及 1 1 源 極 與 汲 極 區 » m 擇 性 地 配 m 於 該 第 多 晶 矽 _ 之 1 1 中 除 了 該 閘 極 絕 緣 m 之 外 t 使 得 m 源 極 與 汲 極 區 經 由 1 I 該 合 成 通 道 區 而 連 接 0 1 1 V - 種 記 憶 體 單 元 結 構 » 包 括 : 1 一 半 導 體 基 體 • 1 | — 場 氧 化 物 膜 > 壤 揮 性 地 形 成 於 該 半 導 覼 基 臞 WBt 上 W «1^ 1 -2 1 ~ 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) A4规格(210X297公釐) 經濟部中央標準局負工消費合作社印製 Α8 Μ C8 D8 六、申請專利範面 界定該半導暖基黼之一紀镰鐮犟元區; 一絕緣膜,«置於該半導鱅基鱺之該紀憶髓犟元匾 之上,該絕緣膜具有一開口定位於該半辱體基黼之該 記憤體單元區中之一預定區之上; 一第一多晶矽鎮,配置於該絕緣膜上方; 一第二多晶矽膜,配置接觸於該第一多晶矽_,該 第二多晶矽膜延伸於該絕緣膜之該開口之内壁上及該 半導體基體之該預定區之一邐邊郁分上方,使得該第 一多晶矽瞋經由該第二多晶矽膜缠接於該半導騸基髓 之該預定區中之該«蠟郤分; 一閛極絕緣膜,選擇性地配置延伸於該半導钃基體 之該預定區之上除了該通邊部分上之外,且進-步地 延伸於該第二多晶矽膜之上及一部分_繞該第二多晶 矽膜之該第一多晶矽膜之上; 一閘極電極,配置於該蘭概絕緣膜之上,Μ界定一 合成通道區於該«極絕緣膜下方,使得該合成通遒區 延伸經由該第一與第二多晶矽膜於該閘極絕緣膜下方 及經由該半導驩基髓於該閛概鱷緣膜下方; 源極與汲極區,糴擇性地配置於該第一多晶矽膜之 中除了該閘極鱷緣膜之外,使得該灝極輿汲極區經由 該合成通道區而壤接; 一内曆絕緣物,配置於該場氣化物膜,該源極興汲 極,及該閛極電極上方,該内曆緬緣物具有一接觸孔 定位於該汲極區之上方; 一 2 2 - 本紙張尺度適用中國國家橾率(CNS ) Α4洗格(210X297公釐) (請先閲讀背面之注$項再填寫本頁) 訂 A8 Μ 經濟部中央標準局*c工消費合作社印製 六、申請專利範 園 1 1 一 齡 存 電 擁 f 邐 揮 性 地 配 章 延 伸 於 該 内 曆 m 緣 物 上 1 1 方 _ 繞 該 接 觸 孔 及 延 伸 於 該 擬 Μ 孔 之 内 » 使 得 該 臃 存 1 | 電 極 被 作 成 接 觸 於 該 汲 極 區 r /—S 請 1 | — 電 容 性 電 介 質 膜 « 延 伸 於 該 齡 存 霄 極 上 方 及 在 該 先 聞 讀 1 儲 存 電 極 之 側 壁 上 » 以 及 背 ιέ 1 I 之 1 電 容 性 電 極 配 置 至 少 於 該 電 容 性 介 質 m 之 整 注 意 1 I 個 區 之 上 0 事 項 1 | 描 惟 製 作 埸 效 電 晶 臞 之 方 法 包 括 下 列 步 糠 再 4 % 本 裝 形 成 —> 絕 緣 膜 於 —. 半 導 臞 基 鼸 上 * 頁 1 | 形 成 —. 第 多 晶 矽 膜 於 該 鰯 緣 m 上 方 * 1 I 形 成 一 開 □ 於 該 絶 緣 膜 與 該 m * 多 晶 矽 m 之 中 » 使 1 | 得 該 半 導 艘 基 體 之 一 預 定 區 暴 Μ 於 該 關 0 $ 1 訂 選 擇 性 地 形 成 —. 第 二 多 晶 矽 膜 接 Am 哪 於 該 第 —. 多 晶 矽 1 膜 且 延 伸 於 該 絕 緣 m 之 該 關 P 之 内 m 上 及 延 伸 於 該 半 1 I 導 艚 基 艚 之 該 預 定 區 之 一 邇 嫌 部 分 上 方 » 使 得 該 第 -一 I 1 I 多 晶 矽 膜 經 由 該 第 二 多 晶 矽 m 壤 接 於 該 半 導 體 基 體 之 1 Λ 該 預 定 區 中 之 該 通 邊 部 分 < I 選 擇 性 地 形 成 · m 極 絕 緣 m 延 伸 於 該 半 辱 體 綦 驩 之 1 1 該 預 定 區 之 上 除 了 該 週 邊 部 分 上 之 外 » 且 進 一 步 地 延 1 1 伸 於 該 第 二 多 晶 矽 膜 及 -* 部 分 圃 繞 該 第 二 多 晶 矽 膜 之 1 | 該 第 —. 多 晶 矽 膜 1 1 形 成 一 閘 槿 電 極 於 該 閘 極 繊 緣 _ 之 上 K 界 定 —-. 合 成 1 J 通 道 區 於 該 閘 極 絕 緣 議 下 方 使 ΛΒ1 得 該 合 成 通 道 區 經 由 1 I 第 一 與 第 二 多 晶 矽 m 延 伸 於 該 m 槿 絕 嫌 臑 r 方 及 經 由 1 1 -23- 1 1 1 1 本紙張尺度適用中國國家標準(CNS) A4规格(210X297公釐) A8B8C8D8 經濟部中央揉準局貝工消费合作社印裝 六、申請專利範 圍 1 1 m 半 導 體 基 鱷 延 伸 於 該 閛 概 鳐 緣 _ 下 方 : kk 及 1 1 選 揮 性 地 形 成 源 播 與 汲 播 m 於 該 第 -一 多 晶 矽 m 之 中 1 1 除 了 該 W 極 絕 緣 膜 下 方 之 外 使 得 該 源 4ggr 爾 與 汲 極 區 經 -S 請 1 I 由 該 合 成 通 道 匾 而 瑭 接 〇 先 閱 讀 1 1 〆一 種 製 作 記 憶 體 單 元 之 方 法 1 包 括 下 列 步 驟 ·· 背 面 1 | 之 1 選 擇 性 地 肜 成 . 場 氧 化 物 m 與 » 絕 緣 膜 於 該 半 導 體 注 意 1 基 體 上 Μ 界 定 該 半 導 黼 基 體 之 —. 記 憧 髓 單 元 區 ♦ 事 項 1 I 再 1 形 成 · 第 __. 多 晶 矽 膜 於 該 涵 緣 m 上 方 ♦ 填 寫 本 裝 形 成 . 開 Ρ 於 該 絕 緣 膜 興 該 链 形 —* 多 晶 矽 膜 之 中 • 使 頁 1 | 得 該 半 導 髓 基 黼 之 —* 預 定 區 暴 m 於 該 開 □ * « I 1 選 擇 性 地 形 成 -* 第 二 多 晶 矽 膜 接 觸 於 該 第 —- 多 晶 矽 1 1 膜 且 延 伸 於 該 絕 緣 膜 之 該 關 Ο 之 内 壁 上 及 延 伸 於 該 半 1 訂 導 體 基 钃 之 該 預 定 區 之 . 週 邊 部 分 上 方 » 使 得 m 第 ._» 1 多 晶 矽 膜 經 由 該 第 多 晶 矽 臟 埋 接 於 該 半 導 體 賊 基 體 之 1 1 該 預 定 區 中 之 該 通 邊 部 分 1 1 1 選 揮 性 地 形 成 W 極 絕 緣 膜 延 伸 於 該 半 導 髓 綦 髖 之 -ί 該 預 定 區 6!& 之 上 除 了 該 通 邊 部 分 上 之 外 » a 進 一 步 地 延 I 伸於 該 第 二 多 晶 矽 膜 及 一 郤 分 繞 該 第 一-一 多 晶 矽 臟 之 1 1 該 第 一 多 晶 矽 膜 f 1 1 形 成 一 閘 極 電 極 於 該 閘 極 m 緣 脇 瞬 之 上 以 界 定 -一 P 成 1 I 通 道 區 於 該 閘 極 緬 緣 膜 下 方 * 使 得 該 α 成 通 道 區 經 由 1 1 第 一 與 第 二 多 晶 矽 膜 延 伸 於 該 _ 極 m 緣 膜 下 方 及 經 由 1 1 該 半 導 髓 基 體 延 伸 於 該 閛 極 絕 緣 膜 下 方 * ·% I 選 擇 性 地 形 成 源 極 與 汲 極 區 tA 該 键 ___. 多 晶 矽 m 之 中 1 -24- 1 1 1 1 本紙張尺度逋用中國國家標率(CNS〉A4規格(210X297公釐) A8M0D8 六、申請專利範圍 除了該閘極絕緣膜下方之外,使得該源雛與汲極匾經 由該合成通道區而連接; 形成一内曆綑緣物於該場氣化物顏、該源概興汲極 區及該閘極電極上方; 形成一接觸孔於該内曆絕緣物之中,該接觸孔被定 位於該汲極區上方; 選擇性地形成一儲存電極延伸於該内靥絕緣物上方 圃鐃蕃該接觸孔且延伸於該撥蟵孔之内,使得該鋪存 漘極被作成接鼸於該汲極區; 形成一電容性電介質膜延伸於該_存電極上方及在 該黼存電極之側壁上;K及 形成一電容性電極至少在該電容性電介資膜之整個 區之上。 !|^_ 為 裝—— —II 訂 I _I- (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局貝工消費合作社印袈 -25- 本紙張尺廋適用中國國家標準(CNS ) A4规格(2丨OX297公m
TW085112546A 1995-10-14 1996-10-14 TW307906B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7292086A JP2820085B2 (ja) 1995-10-14 1995-10-14 半導体記憶装置とその製造方法

Publications (1)

Publication Number Publication Date
TW307906B true TW307906B (zh) 1997-06-11

Family

ID=17777375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085112546A TW307906B (zh) 1995-10-14 1996-10-14

Country Status (5)

Country Link
US (1) US5689120A (zh)
JP (1) JP2820085B2 (zh)
KR (1) KR100237120B1 (zh)
CN (2) CN1169200C (zh)
TW (1) TW307906B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144886A (ja) 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JPH1140811A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
JP6045176B2 (ja) * 2011-04-15 2016-12-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910709A (en) * 1988-08-10 1990-03-20 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell
US5181088A (en) * 1988-09-14 1993-01-19 Kabushiki Kaisha Toshiba Vertical field effect transistor with an extended polysilicon channel region
JPH04286128A (ja) * 1991-03-14 1992-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH04306875A (ja) * 1991-04-03 1992-10-29 Oki Electric Ind Co Ltd 半導体記憶装置の構造
JP3182860B2 (ja) * 1992-04-16 2001-07-03 関西日本電気株式会社 半導体装置
JPH07235612A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 半導体装置のメモリセル構造

Also Published As

Publication number Publication date
CN1084054C (zh) 2002-05-01
JPH09116112A (ja) 1997-05-02
CN1169200C (zh) 2004-09-29
KR100237120B1 (ko) 2000-01-15
KR970023383A (ko) 1997-05-30
CN1156906A (zh) 1997-08-13
JP2820085B2 (ja) 1998-11-05
US5689120A (en) 1997-11-18
CN1384536A (zh) 2002-12-11

Similar Documents

Publication Publication Date Title
Malhi et al. Characteristics and three-dimensional integration of MOSFET's in small-grain LPCVD polycrystalline silicon
US9837155B1 (en) Dual gate semiconductor memory device with vertical semiconductor column
TW212851B (zh)
TW201362B (zh)
US11569244B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
JPH01198065A (ja) 半導体記憶装置
JPS5919366A (ja) 半導体記憶装置
JPS60220958A (ja) 半導体集積回路装置
TWI770436B (zh) 包括記憶體單元之記憶體陣列
US11956940B2 (en) Vertical heterostructure semiconductor memory cell and methods for making the same
TW307906B (zh)
KR101448899B1 (ko) 커패시터리스 메모리
JPS62122268A (ja) 固体撮像素子
TW300334B (zh)
US20130341697A1 (en) Tunnel transistor structure integrated with a resistance random access memory (rram) and a manufacturing method thereof
JP2524002B2 (ja) 垂直構造を有するバイポ―ラ形ダイナミックramを製造する方法およびそのダイナミックramの構造
JPS62193273A (ja) 半導体記憶装置
JPH0738066A (ja) 接合電界型ダイナミックramおよびその製造方法
US9054303B2 (en) Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof
JPS5950102B2 (ja) 半導体メモリ装置
JPH02198170A (ja) 半導体集積回路装置及びその製造方法
TW540048B (en) Dynamic random access memory
JPH0277155A (ja) 半導体装置及びその製造方法
JPH01179443A (ja) 半導体装置
JPS6195563A (ja) 半導体記憶装置