[go: up one dir, main page]

KR970023383A - 반도체 기억 장치와 그 제조 방법 - Google Patents

반도체 기억 장치와 그 제조 방법 Download PDF

Info

Publication number
KR970023383A
KR970023383A KR1019960045644A KR19960045644A KR970023383A KR 970023383 A KR970023383 A KR 970023383A KR 1019960045644 A KR1019960045644 A KR 1019960045644A KR 19960045644 A KR19960045644 A KR 19960045644A KR 970023383 A KR970023383 A KR 970023383A
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
insulating film
silicon film
semiconductor substrate
forming
Prior art date
Application number
KR1019960045644A
Other languages
English (en)
Other versions
KR100237120B1 (ko
Inventor
가오루 나리따
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970023383A publication Critical patent/KR970023383A/ko
Application granted granted Critical
Publication of KR100237120B1 publication Critical patent/KR100237120B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

1트랜지스터 1용량 소자의 DRAM에서, 용량 소자의 미세화를 도모하면 리크전류에 의한 데이타의 유지 시간이 짧게 되어, 데이타 유지 특성이 열화된다.
일 도전형의 반도체 기판(1)의 표면 절연막(10)상에 다결정 실리콘막(11)을 형성하고, 또 이들 개구부(13)를 설치하여 반도체 기판(1)을 노출하고, 또 개구부(13)의 내벽에 설치한 측벽(12)에 의해 다결정 실리콘막(11)과 반도체 기판(1)을 접속한다. 개구부(13)에 게이트 절연막(4)과 게이트 전극(3)을 형성하고, 다결정 실리콘막(11)에 역도전형의 소스·드레인 영역(11D,11S)을 형성하여 다결정 실리콘 트랜지스터와 MOS 트랜지스터를 직렬 접속한 셀 트랜지스터를 구성한다. 축적 전극(6), 용량 절연막(7), 용량 전극(8)으로 구성되는 용량 소자에서의 데이타의 유지시에는 드레인 영역(11D)과 반도체 기판(1)과는 절연 상태에 있고, 데이타가 반도체 기판(1)에 리크되는 것이 방지되고, 유지 시간을 길게 하여 데이타 유지 특성을 개선한다.

Description

반도체 기억 장치와 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 DRAM의 일 실시 형태의 단면도로,
제2도의 AA선을 따른 확대 단면도,
제2도는 제1도의 DRAM의 평면도,
제3도는 제1도의 DRAM의 제조 방법을 공정순으로 나타내는 단면도,
제4도는 제1도의 DRAM의 제조 방법을 공정순으로 나타내는 단면도.

Claims (6)

  1. 하나의 셀 트랜지스터와, 데이타를 축적하는 하나의 용량 소자로 구성되는 반도체 기억 장치에 있어서, 상기 셀 트랜지스터는, 반도체 기판상에 절연 상태로 형성된 다결정 실리콘 트랜지스터와, 상기 반도체 기판에 형성되는 MOS 트랜지스터를 직렬 접속한 구성으로 한 것을 특징으로 하는 반도체 기억 장치.
  2. 하나의 셀 트랜지스터와, 데이타를 축적하는 하나의 용량 소자로 구성되는 반도체 기억 장치에 있어서, 상기 셀 트랜지스터는, 일 도전형(一導電型)의 반도체 기판의 표면 절연막상에 형성된 제1다결정 실리콘막과, 상기 제1다결정 실리콘막 및 표면 절연막에 개설되어 상기 반도체 기판의 표면을 노출시키는 개구부와, 상기 개구부의 내벽에서 상기 제1다결정 실리콘막과 반도체 기판을 접속하는 제2다결정 실리콘막으로 이루어진 측벽과, 상기 개구부에서 상기 반도체 기판, 제1 및 제2다결정 실리콘막상에 형성된 게이트 절연막과, 상기 게이트 절연막상에 형성된 게이트 전극과, 상기 개구부를 사이에 두고 상기 제1다결정 실리콘막에 형성된 역도전형 확산 영역으로 구성되는 것을 특징으로 하는 반도체 기억 장치.
  3. 제2항에 있어서, 상기 용량 소자는 축적 전극과, 그 표면에 형성된 용량 절연막과, 이 용량 절연막상에 형성된 용량 전극으로 구성되고, 상기 축적 전극은 상기 제1다결정 실리콘막에 형성된 역도전형의 확산 영역중 어느 한쪽에 접속되는 것을 특징으로 하는 반도체 기억 장치.
  4. 제3항에 있어서, 셀 트랜지스터의 게이트 전극은 워드선으로 구성되고, 역도전형 확산 영역의 다른쪽은 디지트선으로 구성되는 1소자 다이나믹 랜덤 억세스 메모리로 구성되는 것을 특징으로 하는 반도체 기억 장치.
  5. 하나의 도전형 반도체 기판상에 표면 절연막을 형성하고, 또한 상기 표면 절연막상의 메모리 셀 영역에 제1다결정 실리콘막을 형성하는 공정과, 상기 제1다결정 실리콘막과 표면 절연막에 상기 반도체 기판의 표면에 도달하는 개구부를 개설하는 공정과, 전면에 제2다결정 실리콘막을 형성하고, 또한 이것을 이방성 에칭하여 상기 개구부의 내벽에만 제2다결정 실리콘막을 남기고 상기 제1다결정 실리콘막과 반도체 기판을 접속하는 측벽을 형성 공정과, 적어도 상기 개구부내의 반도체 기판의 표면, 측벽 표면, 및 개구부 근방의 제1다결정 실리콘막의 표면을 피복하는 게이트 절연막을 형성하는 공정과, 상기 개구부 및 그 주변부를 피복하는 영역에 게이트 전극을 형성하는 공정과, 상기 제1다결정 실리콘막에 역도전형 불순물을 도입하여 역도전형 확산 영역을 형성하는 공정을 포함하여 1소자 다이나믹 랜덤 억세스 메모리의 셀 트랜지스터를 제조하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
  6. 제5항에 있어서, 상기 게이트 전극이나 제1다결정 실리콘막을 피복하는 층간 절연막을 형성하는 공정과, 상기 층간 절연막에 역도전형 확산 영역의 한쪽에 도달하는 콘택트홀을 개설하는 공정과, 이 콘택트홀을 포함하는 영역에 축적 전극을 형성하는 공정과, 상기 축적 전극의 표면에 용량 절연막을 형성하는 공정과, 이 용량 절연막의 표면에 용량 전극을 형성하는 공정을 포함하여 1소자 다이나믹 랜덤 억세스 메모리의 메모리 셀을 제조하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960045644A 1995-10-14 1996-10-14 반도체 기억 장치와 그 제조 방법 KR100237120B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7292086A JP2820085B2 (ja) 1995-10-14 1995-10-14 半導体記憶装置とその製造方法
JP95-292086 1995-10-14

Publications (2)

Publication Number Publication Date
KR970023383A true KR970023383A (ko) 1997-05-30
KR100237120B1 KR100237120B1 (ko) 2000-01-15

Family

ID=17777375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960045644A KR100237120B1 (ko) 1995-10-14 1996-10-14 반도체 기억 장치와 그 제조 방법

Country Status (5)

Country Link
US (1) US5689120A (ko)
JP (1) JP2820085B2 (ko)
KR (1) KR100237120B1 (ko)
CN (2) CN1169200C (ko)
TW (1) TW307906B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144886A (ja) * 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JPH1140811A (ja) 1997-07-22 1999-02-12 Hitachi Ltd 半導体装置およびその製造方法
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
JP6045176B2 (ja) * 2011-04-15 2016-12-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910709A (en) * 1988-08-10 1990-03-20 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell
US5181088A (en) * 1988-09-14 1993-01-19 Kabushiki Kaisha Toshiba Vertical field effect transistor with an extended polysilicon channel region
JPH04286128A (ja) * 1991-03-14 1992-10-12 Fujitsu Ltd 半導体装置及びその製造方法
JPH04306875A (ja) * 1991-04-03 1992-10-29 Oki Electric Ind Co Ltd 半導体記憶装置の構造
JP3182860B2 (ja) * 1992-04-16 2001-07-03 関西日本電気株式会社 半導体装置
JPH07235612A (ja) * 1994-02-23 1995-09-05 Mitsubishi Electric Corp 半導体装置のメモリセル構造

Also Published As

Publication number Publication date
JPH09116112A (ja) 1997-05-02
CN1384536A (zh) 2002-12-11
KR100237120B1 (ko) 2000-01-15
CN1156906A (zh) 1997-08-13
TW307906B (ko) 1997-06-11
US5689120A (en) 1997-11-18
JP2820085B2 (ja) 1998-11-05
CN1084054C (zh) 2002-05-01
CN1169200C (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
US4967248A (en) Structure of semiconductor memory cell with trench-type capacitor
KR970008611A (ko) 반도체 기억 장치 및 그 제조 방법
KR950034790A (ko) 반도체 장치와 그 제조방법
EP0337436A2 (en) Semiconductor memory device having improved dynamic memory cell structure
KR910019237A (ko) 커패시터 dram 셀의 제조방법
KR890013775A (ko) 반도체 메모리장치
KR970072409A (ko) 커패시터가 없는 디램 및 그의 제조방법
US5214296A (en) Thin-film semiconductor device and method of fabricating the same
KR940008099A (ko) 적층 캐패시터 셀을 갖는 반도체 메모리
US6251722B1 (en) Method of fabricating a trench capacitor
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
KR960019727A (ko) 반도체 메모리장치 및 그 제조방법
KR940022840A (ko) 반도체 장치의 메모리셀 제조방법 및 구조
KR960019728A (ko) 반도체 메모리장치 및 그 제조방법
KR970067851A (ko) 강자성체 비휘발성 메모리 셀 및 메모리 셀 형성 방법
KR900019141A (ko) 디램셀 및 그 제조방법
US6902982B2 (en) Trench capacitor and process for preventing parasitic leakage
KR970023383A (ko) 반도체 기억 장치와 그 제조 방법
KR960012495A (ko) 메모리 셀용 스위칭 트랜지스터 및 캐패시터
US20040129965A1 (en) Trench capacitor process for preventing parasitic leakage
JPH04287366A (ja) 半導体集積回路装置及びその製造方法
KR910013273A (ko) 초고집적 디램셀 및 그 제조방법
JP3354333B2 (ja) 半導体記憶装置
KR960015525B1 (ko) 반도체 소자의 제조방법
JPH0691216B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961014

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961014

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030924

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041004

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050926

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060925

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070920

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080925

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080925

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100910