TW294861B - - Google Patents

Description

在記億晶Η内個別的動態随機出入記億器（DRAM)儲存 格（Ce Π )選址，乃是向記億晶Η的輸入位址施加位元。 為確保在有效的位址己被應用後，在輸入位址的改變不 會做任何影鬱有關位址。對應位址之位元乃被鎖定（或 鎖定）。通常，此過程中信號被切換為COMS位準。 在施加的位元被鎖定之後，輸入位址就從其他信號路 徑拆接。 用於此種連接的電路配置（或設施）被指名為位址鎖存 器。 其用為列位址，行位址以及輸入數據的領域。 本發明基於為鎖定一位元所需詳細說明電路配置的問 題，此配置偽用可能最少的電晶體數來構造，且因此具 有比較小的空間需求。 根據本發明的申請專利範圍第1項，此問題已用電路 配置解決。本發明的進一步開發可在其他申請專利範圍 内發現。 經濟部中央樣準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 根據本發明的電路*配置中，輸入經由單一電晶體，例 如NMOS電晶體，連接到位元被鎖定的儲存元件。儲存元 件包含一種將儲存元件的輸出的輸出倍號拉到視該位元 相對的輸入信號位準而定的預定霣位的裝置。在此情形 ，當經由在第一電晶體切換邐輯1時輸入信號的信號波 幅的損失就被補償。 本紙張尺度適用中國國家標準（CNS ) Α4规格（210Χ 297公釐） 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（2 ) 儲存元件包含，例如，反相器和P Μ 0 S電晶體，其閘極 經被反相的信號本身作用，而且其在導通狀態，連接反 相器的輸入到供應相對應更高位準的電位的供應電壓源。 本發明的範圍之内提供更進一步的NMOS電晶體，其為 被反相的輸入信號而作用為導通狀態，連接儲存元件的 輸入到一供應相對低位準的電位的供應電壓源。在此情 形，當輸入信號假設為邏輯。值時在輸出信號的擾亂也 被補償。 本發明的範圍内由根據本發明的兩種電路配置來構成 位址鎖存器。一種電路配置偽提供為經過反相器的數位 輸入信號。兩種電路共同被第一控制信號作用，在位址 錤存器的输出，則有輸出信號和被反相的輸出信號。 根據本發明，用於位址輸出的Ν Μ 0 S電晶體和Ρ Μ 0 S電晶 體及反相器為儲存元件來構成此電路，只需要第一控制 信號來切換位元到儲存元件的輸入。 實施例中包含NMOS電晶體，用輸入信號和反相的信號 交互地作用於Ν Μ 0 S的,閘極為排除自位址鎖存器内的低位 準來的雜訊是其優點。此確保較高雜訊免疫力。 下文中，本發明將參考圖解的實施例和圖示更詳細說 明。 賁施例詳細說明 圖1所示為鎖定數位倍號的霣路配置。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） II— I I ^ —訂 I — I 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消費合作社印«. A7 B7 五、發明説明（3 ) 輸入E連接到第一 MOS電晶醱T1的第一端。第一 MOS電 晶體T 1為，例如，η型通道電晶體。第一 Μ 0 S電晶體T 1 的閘極為第一控制信號S 1作用。 提供之第二MOS電晶體Τ2之第一端接到第一供應電壓 源VDD。第二MOS電晶體Τ2的第二端接到第一 MOS電晶體 Τ 1的第二端。第二Μ 0 S電晶體Τ 2是Ρ型通道電晶體。 提供第一反相器II,其輸入接到第一MOS電晶體Τ1和 第二MOS電晶體Τ2的第二端。第一反相器II的輸出連接 到第二MOS電晶體Τ2的閘極。 因第二MOS電晶體Τ2是Ρ型通道電晶體，當在第一 MOS 電晶體Τ1的第二端的輸入信號有較高位準時，第二MOS 電晶體Τ2導通，其結果低位準出現在第一反相器II的輸 出。此情形，在第一反相器II的輸入的電位經由第二MOS 電晶體Τ 2被拉到供應電壓源V D D的電位。結果，假如1 ” 在輸入出現則跨於第一 MOS電晶醱Τ1的工作電壓損失就 被補償。 第一反相器II的_出連接到第二反相器12的輸入。第 二反相器12的輸出連接到輸出Α1。在輸出Α1,有一相對 應輸入信號的輸出信號。 提供有第三MOSie晶體Τ3,其為η型通道霣晶體，且 其第一端連接到第一 M0S«晶體的第二端而其第二端連 接到具有相對應輸出信號低位準霣位的第二供應霣壓源 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -----------社衣-----_ir^------線 (請先閱讀背面之注意事項再填寫本頁) A7

經濟部中央標準局負工消费合作社印製 五、發明説明（4 ) VSS,第三M〇S電晶鼸T3的關極被反相的輸入信號作用。 提供有第四MOS電晶體了4，例如，疋η型通道電晶體 。第四MOS電晶睡Τ4的第一網連接到第—M〇S電晶體了^ 第二端。第四M〇S電晶體了4的第二端連接到地電位。經 第四Μ 0 S電晶體T 4的閘極旅加第一控制彳§號S 2。 同第一MOS電晶體T1平行，輸入E連接到第二反相器 13。第三反相器13連接到第五M〇S電晶體T5的第一端。 第五MOS電晶體也是，例如，η型通道電晶體。第五M〇S 電晶體T5的閘極也被第一控制信號S1作用。 提供有第六MOS電晶體T6,亦為p型通道電晶體，第 六MOS電晶體T6的第一端連接到第一供應16歷源VDD。第 六MOS電晶體T6的第二端建接到第五M0S電晶體T5的第二 端。 提供有第四反相器14，其輸入連接到第五M0S電晶體 T5的第二端和第六MOS電晶髅的第二端。第四反相器14 的输出連接到第六MOS電晶體了6的閘極。 因第六MOS電晶體T6是P型通道霣晶體，當第四反相 器14的輸出出現低電壓位準時笫六MOS霄晶體T6導通而 因此具有高霣壓位準的倍號出現在第四反相器14的輸入 。當邏輯”1”被切換過時，因此經第六MOS電晶體T6其被 拉到供應flSSVDD的霣位。 提供有第五反相器15,其输入連接到第四反相器14的 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） I:---------參-----—IT·:------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 輸出。第五反相器15的輸出連接到被反相的輸出A 2。在 被反相的輸出A 2 ,被反相的輸出信號相關於輸出A 1而出 現。 提供有第t Μ 0 S電晶體T 7。該第t Μ 0 S電晶體是η型通 道電晶體。第五MOS電晶體Τ5的第二端連接到第tMOS電 晶體T7的第一端。第tMOS電晶體的第二端連接到第二 供應電壓源V S S。第t Μ 0 S電晶體的閘極被數位輸入信號 作用。第t M0S電晶體Τ7的閘極連接到第三電晶體的第 一端。第三M0S電晶體T3的閘極連接到第tMOS電晶體T7 的第一端。 因第三M0S電晶體T3和第t M0S電晶體T7的相互連接， 其部份電路中出現低電壓位準時其在每一情形下被拉到 第二供應電壓源VSS的電位。 提供有第8 M0S電晶體T8,例如，η型通道電晶體。 第八Μ 0 S電晶體Τ 8的第一端連接到第五Μ 0 S電晶體的第二 端和第六晶體Τ6的第二端。第八M0S電晶體Τ8的第 二端連接到地電位、經第八Μ 0 S電晶體T 8的閛極施加第 二控制倍號S 2。 以高位準施加第二控制信號S 2導通第四Μ 0 S電晶體Τ 4 和第八MOSiB晶體Τ8。结果，第一 MOS®晶體Τ1的第二端 和第五M0S霣晶體T5的第二端都被接到地電位。此使得 鎖定在電路配置内的資訊被淸除掉。 本紙張尺度遑用中國國家標準（CNS ) Α4規格（210Χ 297公釐> ----：------批衣------1T------# 一 - ί (請先閱讀背面之注意事項再填寫本頁) 294861_b7_ 五、發明説明（6 ) 當輸入信號假設為通輯1的值時，第二MOS電晶體T2 和第一反相器II做為儲存元件。如輸入信號段為邏輯〇 的值，則第六MOS電晶膿和第四反相器14做為儲存元件。 根據本發明的電路配置，對輸出信號和對反相的輸出 信號由相對連接到第二供應電壓源VSS提供低電壓位準 而由相對連接到第一供應電壓VDD提供高電壓位準。此 外，此兩互相反相的電路相互相關，被鎖定。 此電路配置適合為16M-DRAM記憶體的位址鎖存器。 — — — — — — — —裝 I 訂 I 線 ί . ί (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消費合作社印製 本紙張尺度適用中國國家橾準（CNS > Α4規格（210 X 297公釐）

Claims (1)

1. Λ8 B8 C8 D8 六、申請專利範圍 I -n In nn in· i mt n^— i^i) n Kn-1_ ^j 、V'B (請先閲讀背面之注意事項再填寫本頁) 第82 1 00226號『鎖定一位元之電路配置以及使用比種配置 作為位it鎖存器」專利案 （85年3月修正） 杰申諳專利範圍 1.—種鎖定一位元的電路配置， 其中設置具有共同輸入（E)的兩電路分支配置， 其中第一電路分支包含第一 M 0S電晶體（T1)及第一反 相器（II),串連連接於輸入（Ε)與第一输出（Α1)之間， 其中當出現第一控制信號（S1)時，第一 MOS電晶體 (Τ1)將一對醮於位元之輸入信號切換至第一反相器（II) 的输入， 其中一 Ρ通道之第二MOS電晶體（Τ2)由第一反相器（II) 的輸出作用，在第一反相器（II)的輸入及供應一相當於 高位準電位的第一供應電®源（VDD )之間切換， 其中一 η通道之第三MOS霣晶腥（T3)在第一反相器 (11)的輸入及供應一&當於低位準電位的第二供應電壓源 (V )之間切換， s s 經濟部中央揉準局貝工消费合作社印製 其中設置第四MOS電晶醱（Τ4),當第二控制信號 （S2 )出現時，淸除第一反相器（II)輸入端呈現的信號， 其中第二：路分支包含第三反相器（13)、第五M0S1I晶 醱（Τ5)及第四反相器（14),均串連連接於輸入（Ε)與第二 输出（A 2 )之間， 其中第五MOS霣晶醱（T5)由第一控制信號（S1)作用，當 本紙》尺度適用中國國家橾隼（CNS ) A4见格（210X297公釐〉 Α8 Β8 C8 D8 經濟部中央橾準局買工消f合作社印¾ 申請專利範圍 第一控制信號（S1)出現時，將第三反相器（13)的輸出連 至第四反相器U4)的輸入。 其中一P通道之第六MOS電晶醱（T6)由第四反相器（14) 的輸出作用，在第四反相器（14)的輸入與第一供應電壓 源（VDD )之間切換， 其中一 η通道之第tMOS電晶體（T7)在第四反相器 (14)的輸入及第二供應電壓源（Vss )之間切換， 其中設置第八M0S霣晶體（T8),由第二控制信號（S2) 作用，且當第二控制信號（S2)出現時，淸除出現在第四 反相器（14)輸入端之信號， 其中第三M0S«晶匾（T3)的閑極連至第四反相器（14)的 輸入及第六M0S電晶醱（T6)， 其中第tMOS電晶體（17)的閛極連至第一反相器（II)的 輸入及第二M0S霣晶謾（T2), 2. 如申請專利範圍第1項之霣路配置， 其中第二反相器（12)在第一反相器（II)的輸出與第一 输出（A 1)之間切換。‘ 其中第五反相器（15)在第四反相器（14)的輸出與第二 输出（A 2 )之間切換。 3. 如申請專利範圍第1項或第2項之霣路配置， 其中第一M0S«晶體（T1)、第四MOSig晶體（T4) 、_ 五MOSflS晶腰（T5)及第八M0SUS晶醱（T8)均為η通道霣晶 本紙張尺度適用中國國家梯準（CNS ) A4洗格（210X297公釐） n —^ϋ I. I - - HI - I - i J^- ..... m -- - — - In (請先閲讀背面之注意事項再填寫本頁) 294861 as C8 D8 六、申請專利範圍 腰 第 〇 圍器 範存 利鎖 專址 請位 申 一 如為 用作 使置 配 路 0& 之 項 - 中 其 項 3 第 至.. 項 m t^n ^ϋ· i u nn n (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央梂準局真工消費合作社印製 本紙張尺度遑用中國國家梯率（CNS ) Α4規格（210 X 297公釐〉