[go: up one dir, main page]

KR970008836A - 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자 - Google Patents

고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR970008836A
KR970008836A KR1019960030824A KR19960030824A KR970008836A KR 970008836 A KR970008836 A KR 970008836A KR 1019960030824 A KR1019960030824 A KR 1019960030824A KR 19960030824 A KR19960030824 A KR 19960030824A KR 970008836 A KR970008836 A KR 970008836A
Authority
KR
South Korea
Prior art keywords
mos transistor
node
circuit
mos
signal
Prior art date
Application number
KR1019960030824A
Other languages
English (en)
Other versions
KR100246164B1 (ko
Inventor
히로유끼 다까하시
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970008836A publication Critical patent/KR970008836A/ko
Application granted granted Critical
Publication of KR100246164B1 publication Critical patent/KR100246164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)

Abstract

반도체 소자는 입력 신호의 진폭의 제1중앙 전위를 제2중앙 전위로 시프트시키고, 상기 제2중앙 전위을 가지는 제1 및 제2상보 신호(P1),(P2)를 출력하기 위한 푸시풀 회로(1)와, 제1 및 제2상보 신호를 그 입력 신호로 수신하기 위한 바이폴라형 차동 증폭기(2)로 구성된다.

Description

고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예를 나타내는 회로도, 제5도는 본 발명의 제2실시예에 따른 푸시풀(제1) 회로부의 회로도.

Claims (19)

  1. 제1중앙 레벨에 대하여 레벨이 변하는 입력 신호를 수신하고 상기 제1중앙 레벨과 다른 제2중앙 레벨에 대하여 레벨이 변하는 중간을 신호를 출력하는 제1회로와, 상기 중간 신호를 수신하고 상기 중간 신호의 진폭을 확대하여 출력 신호를 생성하는 제2회로를 포함하는 것을 특징으로 하는 반도체 회로.
  2. 제1항에 있어서, 상기 제1회로는, 상기 제1중앙 레벨을 나타내는 기준 전압을 또한 수신하며, 제1전원선과 제1노드 사이에 접속되며 전면 게이트에 상기 입력 신호가 공급되는 제1채널형 제1MOS 트랜지스터와, 상기 제1노드와 제2전원선 사이에 접속되며 전면 게이트에 상기 기준 전압이 공급되는 상기 제1채널형 제2MOS트랜지스터와, 상기 제1전원선가 제2노드 사이에 접속되며 전면 게이트에 상기 기준 전압이 공급되는 상기 제1채널형 제3MOS 트랜지스터와, 상기 제2노드와 상기 제2전원선 사이에 접속되며 전면 게이트에 상기 입력 신호가 공급되는 상기 제1채널형 제4MOS 트랜지스터를 포함하고, 상기 중간 신호는 상기 제1 및 제2노드중 하나의 노드로부터 유도되는 것을 특징으로 하는 반도체 회로.
  3. 제2항에 있어서, 상기 제1, 제2, 제3 및 제4MOS 트랜지스터 각각은 상기 제1 및 제2전원선중 하나의 전원선에 접속된 후면 게이트를 더 가지는 것을 특징으로 하는 반도체 회로.
  4. 제3항에 있어서, 상기 제1 및 제2노드중 다른 노드로부터 부가의 중간 신호가 또한 유도되는 것을 특징으로 하는 반도체 회로.
  5. 제2항에 있어서, 상기 제2회로는 차동 형태로 접속된 제1 및 제2바이폴라 트랜지스터로 구성되는 차동증폭기 회로를 포함하고, 상기 제1바이폴라 트랜지스터는 그 베이스에서 상기 중간 신호를 수산하는 것을 특징으로 하는 반도체 회로.
  6. 제4항에 있어서, 상기 제2회로는 차동 회로를 형성하기 위해 접속된 제1 및 제2바이폴라 트랜지스터를 포함하고, 상기 제1바이폴라 트랜시스터는 그 베이스에서 상기 중간 신호를 수신하고 상기 제2바이폴라 트랜지스터는 그 베이스에서 상기 부가의 중간 신호를 수신하는 것을 특징으로 하는 반도체 회로.
  7. 제1항에 있어서, 상기 제1회로는 또한 상기 제1중앙 레벨을 나타내는 기준 전압을 수신하며, 제1전원선과 제1노드 사이에 접속되는 제1채널형 제1MOS 트랜지스터와, 상기 제1노드와 제2전원선 사이에 접속되는 제2채널형 제2MOS 트랜지스터와, 상기 제1전원선가 제2노드 사이에 접속되는 상기 제1채널형 제3MOS 트랜지스터와, 상기 제2노드와 상기 제2전원선 사이에 접속되는 상기 제2채널형 제4MOS 트랜지스터를 포함하고, 상기 입력 신호는 상기 제1 및 제2MOS 트랜지스터의 게이트에 공통으로 공급되고, 상기 기준 전압은 상기 제3 및 제4MOS 트랜지스터의 게이트에 공통으로 공급되고, 상기 중간 신호는 상기 제1노드로부터 유도되는 것을 특징으로 하는 반도체 회로.
  8. 제7항에 있어서, 상기 제1회로는 차동 회로를 위해 접속된 제1 및 제2바이폴라 트랜지스터를 포함하고, 상기 제1바이폴라 트랜지스터는 베이스가 상기 제1노드에 접속되어 있고, 상기 제2바이폴라 트랜지스터는 베이스가 상기 제2노드에 접속되어 있는 것을 특징으로 하는 반도체 회로.
  9. 소정 진폭의 제1중앙 전위를 가지는 입력 신호를 수신하기 위한 제1입력 단다, 상기 제1입력 단자에 접속되며 제2중앙 전위가 상기 제1중앙 전위로부터 시프트되는 반전 신호를 출력하는 인버터, 및 상기 제1입력 단자에 접속되며 상기 제1중앙 전위로부터 시프트된 상기 제2중앙 전위를 가지는 신호를 출력하는 버퍼를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
  10. 제9항에 있어서, 기준 신호를 수신하는 제2입력 단자를 더 포함하고, 상기 인버터는 제1전원과 제1출력 신호를 출력하는 제1노드 사이에 도전성 경로를 형성하기 위한 제1MOS 트랜지스터와, 상기 제1노드와 제2전원 사이에 도전성 경로를 형성하기 위한 제2MOS트랜지스터를 포함하고, 상기 버퍼는 상기 제1전원과 제2출력 신호를 출력하는 제2노드 사이에 도전성 경로를 형성하기 위한 제3MOS 트랜지스터와, 상기 제2노드와 상기 제2전원 사이에 도전성 경로를 형성하기 위한 제4MOS 트랜지스터를 포함하고, 상기 제1단자는 상기 제1MOS 트랜지스터의 게이트와 상기 제4MOS 트랜지스터의 게이트에 접속되고, 상기 제2단자는 상기 제2MOS 트랜지스터의 게이트와 상기 제3MOS 트랜지스터의 게이트에 접속되어 있는 것을 특징으로 하는 입력 버퍼 회로.
  11. 제10항에 있어서, 상기 제1, 제2, 제3, 및 4MOS 트랜지스터 각각은 N형인 것을 특징으로 하는 입력 버퍼 회로.
  12. 제10항에 있어서, 상기 제1, 제2, 제3, 및 4MOS 트랜지스터 각각은 P형인 것을 특징으로 하는 입력 버퍼 회로.
  13. 제9항에 있어서, 기준 신호를 수신하는 제2입력 단자를 더 포함하고, 상기 인버터는 제1전원과 제1출력 신호를 출력하는 제1노드 사이에 도전성 경로를 형성하기 위한 제1도전형 제1MOS 트랜지스터와, 상기 제1노드와 제2전원 사이에 도전성 경로를 형성하기 위한 제2도전형 제2MOS트랜지스터를 포함하고, 상기 버퍼는 상기 제1전원과 제2출력 신호를 출력하는 제2노드 사이에 도전성 경로를 형성하기 위한 상기 제1도전형 제3MOS 트랜지스터와, 상기 제2노드와 상기 제2전원 사이에 도전성 경로를 형성하기 위한 제4MOS 트랜지스터를 포함하고, 상기 제1단자에는 상기 제1MOS 트랜지스터의 게이트와 상기 제2MOS 트랜지스터의 게이트에 접속되고, 상기 제2단자는 상기 제3MOS 트랜지스터의 게이트와 상기 제4MOS 트랜지스터의 게이트에 접속되어 있는 것을 특징으로 하는 입력 버퍼 회로.
  14. 제13항에 있어서, 상기 제1도전형은 P형이고 상기 제2도전형은 N형인 것을 특징으로 하는 입력 버퍼 회로.
  15. 제13항에 있어서, 상기 제1도전형은 N형이고 상기 제2도전형은 P형인 것을 특징으로 하는 입력 버퍼 회로.
  16. 입력 데이타를 나타내는 한 쌍의 입력 신호를 수신하는 반도체 회로에 있어서, 제1 및 제2전위선 사이에 직렬 접속된 제1및 제2MOS 트랜지스터와, 상기 제1 및 제2전위선 사이에 직렬 접속된 제3 및 제4MOS 트랜지스터와, 제1 내지 제4MOS 트랜지스터중 두 트랜지스터의 게이트에 상기 한 쌍의 입력 신호중 하나의 신호를 공급하기 위한 제1수단과, 상기 제1 내지 제4MOS 트랜지스터중 나머지 두 트랜지스터의 게이트에 상기 한쌍의 입력 신호중 다른 신호를 공급하기 위한 제2수단을 포함하는 것을 특징으로 하는 반도체 회로.
  17. 제16항에 있어서, 상기 제1수단은 상기 제1및 제3MOS 트랜지스터의 상기 게이트에 상기 한 쌍의 입력 신호중 상기 하나의 신호를 공급하고, 상기 제2 수단은 상기 제2 및 제4트랜지스터의 상기 게이트에 상기 한쌍의 입력 신호중 상기 다른 신호를 공급하고, 상기 제1 내지 제4트랜지스터 각각은 동일한 채널형으로 되어 있는 것을 특징으로 하는 반도체 회로.
  18. 제17항에 있어서, 상기 제1 내지 제4트랜지스터는 각각의 후면 게이트가 상기 제1 및 제2전위선중 하나의 전위선에 공통 접속되어 있는 것을 특징으로 하는 반도체 회로.
  19. 제16항에 있어서, 상기 제1수단은 상기 제1및 제2MOS 트랜지스터의 상기 게이트에 상기 한 쌍의 입력 신호중 상기 하나의 신호를 공급하고, 상기 제2수단은 제3및 제4MOS 트랜지스터의 상기 게이트에 상기 한 쌍의 입력 신호중 상기 다른 신호를 공급하고, 상기 제1및 제3MOS 트랜지스터는 제1채널형으로 되어 있고, 상기 제2및 제4MOS 트랜지스터는 제2채널형으로 되어 있는 것을 특징으로 하는 반도체 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960030824A 1995-07-28 1996-07-27 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력버퍼 회로를 포함하는 반도체 소자 KR100246164B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-193554 1995-07-28
JP7193554A JP2773692B2 (ja) 1995-07-28 1995-07-28 入力バッファ回路

Publications (2)

Publication Number Publication Date
KR970008836A true KR970008836A (ko) 1997-02-24
KR100246164B1 KR100246164B1 (ko) 2000-03-15

Family

ID=16309984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030824A KR100246164B1 (ko) 1995-07-28 1996-07-27 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력버퍼 회로를 포함하는 반도체 소자

Country Status (4)

Country Link
US (1) US5900745A (ko)
JP (1) JP2773692B2 (ko)
KR (1) KR100246164B1 (ko)
TW (1) TW299498B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144218A (en) * 1998-01-23 2000-11-07 Intel Corporation High speed analog compensated input buffer
JP2000134085A (ja) * 1998-09-16 2000-05-12 Microchip Technol Inc 低電力デジタル入力回路
US6424177B1 (en) 1999-06-28 2002-07-23 Broadcom Corporation Universal single-ended parallel bus
US6483347B1 (en) 2001-07-11 2002-11-19 Micron Technology, Inc. High speed digital signal buffer and method
US6624999B1 (en) * 2001-11-20 2003-09-23 Intel Corporation Electrostatic discharge protection using inductors
KR100444179B1 (ko) * 2002-01-16 2004-08-09 한국전자통신연구원 반전 회로를 이용한 국부 발진기 발룬
EP1376867A1 (en) * 2002-06-19 2004-01-02 Alcatel Differential high speed cmos to ecl logic converter
DE60330836D1 (de) * 2003-02-05 2010-02-25 Alcatel Lucent ECL-Schaltung mit gesteuerter Stromquelle
JP4230881B2 (ja) 2003-10-23 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体集積回路、及びレベル変換回路
US7373090B2 (en) * 2004-03-26 2008-05-13 Intel Corporation Modulator driver circuit with selectable on-chip termination
JP4571431B2 (ja) * 2004-04-30 2010-10-27 ルネサスエレクトロニクス株式会社 信号増幅回路
US7327620B2 (en) * 2004-06-10 2008-02-05 Mircon Technology, Inc. Differential input buffer for receiving signals relevant to low power
KR100587689B1 (ko) * 2004-08-09 2006-06-08 삼성전자주식회사 반도체 장치에 적합한 레벨 시프트 회로
DE102005038001A1 (de) * 2004-08-09 2006-07-13 Samsung Electronics Co., Ltd., Suwon Spannungspegelwandlerschaltkreis und Verfahren zur Pegelwandlung
US7215173B2 (en) * 2005-01-31 2007-05-08 Intel Corporation Low-swing level shifter
WO2007019066A2 (en) * 2005-08-04 2007-02-15 Mau-Chung Frank Chang Phase coherent differential structures
JP5266156B2 (ja) * 2009-07-31 2013-08-21 ルネサスエレクトロニクス株式会社 差動増幅器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667165A (en) * 1986-02-19 1987-05-19 Advanced Micro Devices, Inc. High-speed full differential amplifier with common mode rejection
JPH0713857B2 (ja) * 1988-06-27 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH02246516A (ja) * 1989-03-20 1990-10-02 Hitachi Ltd 半導体装置
US5264743A (en) * 1989-12-08 1993-11-23 Hitachi, Ltd. Semiconductor memory operating with low supply voltage
JP2758259B2 (ja) * 1990-09-27 1998-05-28 株式会社東芝 バッファ回路
JP2666604B2 (ja) * 1991-05-31 1997-10-22 株式会社日立製作所 差動増幅器およびこれを用いたラッチ回路並びにラッチ回路を用いたメモリ装置及びその情報読み出し方法
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
TW299498B (ko) 1997-03-01
KR100246164B1 (ko) 2000-03-15
JP2773692B2 (ja) 1998-07-09
JPH0946209A (ja) 1997-02-14
US5900745A (en) 1999-05-04

Similar Documents

Publication Publication Date Title
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR970031344A (ko) 반도체 회로 및 래치 회로(Latch circuit for receiving small amplitude signals)
KR910017773A (ko) 버퍼 회로
KR890009003A (ko) 반도체 집적회로
KR950022053A (ko) 차동 입력 회로(differential input circuit)
KR900002566A (ko) 버퍼회로
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR890000959A (ko) 출력 인터페이스 회로
KR890004501A (ko) 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR910002127A (ko) 전원절환회로
EP0606766A1 (en) Logic amplifier
KR940024629A (ko) 통신회로시스템
KR970060218A (ko) 단일의 전하 인출 트랜지스터를 갖는 논리 회로 및 이를 사용한 반도체 집적 회로
US5122692A (en) High speed level conversion circuit including a switch circuit
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR890007503A (ko) 반도체집적회로
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR0153067B1 (ko) 단일 전원 차동 회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
JP3487631B2 (ja) ドライバ回路を具える電子回路
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치
US5218244A (en) Logic level converter circuit
KR920001521A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960727

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960727

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981104

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990520

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991124

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021122

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031120

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041124

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20051123

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20071210