[go: up one dir, main page]

KR920018929A - 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 - Google Patents

반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 Download PDF

Info

Publication number
KR920018929A
KR920018929A KR1019910004559A KR910004559A KR920018929A KR 920018929 A KR920018929 A KR 920018929A KR 1019910004559 A KR1019910004559 A KR 1019910004559A KR 910004559 A KR910004559 A KR 910004559A KR 920018929 A KR920018929 A KR 920018929A
Authority
KR
South Korea
Prior art keywords
film
barrier layer
gate electrode
electrode structure
titanium silicide
Prior art date
Application number
KR1019910004559A
Other languages
English (en)
Inventor
이내인
김일권
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910004559A priority Critical patent/KR920018929A/ko
Publication of KR920018929A publication Critical patent/KR920018929A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음

Description

반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 폴리사이드 게이트전극구조를 나타낸 도면.

Claims (7)

  1. 반도체기판상에 게이트산화막, 폴리실콘막 및 티타늄실리사이드막의 적층구조로 이루어진 폴리사이드 게이트전극구조에 있어서, 상기 폴리실리콘막과 티타늄실리사이드막 사이에 후속 고온 열처리시 티타늄의 폴리실리콘막의 그레인 경계를 따라 게이트산화막으로 확산되는 것을 방지하기 위한 장벽층을 개재하여서 된 것을 특징으로 하는 폴리사이드 게이트전극구조.
  2. 제1항에 있어서, 상기 장벽층은 W 또는 TiW등의 고융점금속으로 이루어진 것을 특징으로 하는 게이트 전극구조.
  3. 제1항에 있어서, 상기 장벽층은 WSi2, 또는 MoSi2등의 고융점금속 실리사이드로 이루어진 것을 특징으로 하는 게이트전극구조.
  4. 제1항에 있어서, 상기 장벽층은 TiN 또는 WN등의 고융점금속질화물로 이루어지는 것을 특징으로 하는 게이트전극구조.
  5. 반도체기판상에 TiSi2/poly-Si의 폴리사이드 게이트전극구조를 형성하는 방법에 있어서, 상기 반도체기판 상에 박막의 게이트산화막을 열적으로 성장시키는 공정 상기 게이트산화막의 표면에 불순물이 도우프된 폴리실리콘막을 침적하는 공정; 상기 폴리실리콘막의 표면에 고융점 금속계의 장벽층을 형성하는 공정; 상기 장벽층상에 티타늄실리사이드막을 침적하는 공정; 및 상기 타타늄 실리사이드막의 표면에 포토레지스트를 덮고 사진식각 공정에 의해 티타늄 실리사이드막, 장벽층 및 폴리실리콘막의 적층구조를 패너닝하는 공정을 구비하는 것을 특징으로 하는 폴리사이드 게이트전극 구조의 제조방법.
  6. 제5항에 있어서, 상기 장벽층은 티타늄 실리사이드 챔버내에서 N2스퍼터링에 의한 TixSiyNz의 층으로 형성하는 것을 특징으로 하는 폴리사이드 게이트전극구조의 제조방법.
  7. 제5항에 있어서, 상기 티타늄 실리사이드막은 스퍼터링 방법으로 침적하는 것을 특징으로 하는 폴리사이드 게이트전극구조의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910004559A 1991-03-22 1991-03-22 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 KR920018929A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004559A KR920018929A (ko) 1991-03-22 1991-03-22 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004559A KR920018929A (ko) 1991-03-22 1991-03-22 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR920018929A true KR920018929A (ko) 1992-10-22

Family

ID=67400725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004559A KR920018929A (ko) 1991-03-22 1991-03-22 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR920018929A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060660A (ko) * 2002-01-10 2003-07-16 손정일 앞/뒷면 구별 없는 양면 양말
KR100505449B1 (ko) * 1998-12-24 2005-10-14 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 게이트 전극 형성방법
KR100530149B1 (ko) * 1998-06-30 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530149B1 (ko) * 1998-06-30 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 제조 방법
KR100505449B1 (ko) * 1998-12-24 2005-10-14 주식회사 하이닉스반도체 반도체 소자의 폴리사이드 게이트 전극 형성방법
KR20030060660A (ko) * 2002-01-10 2003-07-16 손정일 앞/뒷면 구별 없는 양면 양말

Similar Documents

Publication Publication Date Title
KR960030443A (ko) 반도체 장치 제조 방법
KR900019264A (ko) 분리 금속 플레이트 캐패시터 및 이의 제조방법
KR950034811A (ko) 고체 상태 상 감지 장치 제조방법
KR960005801A (ko) 반도체 장치 제조방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR920018929A (ko) 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
KR920022401A (ko) 반도체장치의 제조방법
KR100313256B1 (ko) 반도체장치및그제조방법
JPS59200418A (ja) 半導体装置の製造方法
KR970003719A (ko) 반도체소자의 제조방법
JPH0687501B2 (ja) 半導体装置のゲート電極の製造方法
KR950021516A (ko) 반도체 집적회로 장치
JPS61224435A (ja) 半導体装置
KR960032643A (ko) 치밀한 티타늄 질화막 및 치밀한 티타늄 질화막/ 박막의 티타늄 실리사이드 형성방법 및 이를 이용한 반도체소자의 제조방법
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
JPS61174628A (ja) 半導体装置の製造方法
KR970077070A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR970013421A (ko) 박막트랜지스터 제조방법
JPH0669445A (ja) 半導体メモリ装置の製造方法
KR930024117A (ko) 반도체 장치의 다층배선 형성방법
KR950015651A (ko) 반도체 소자의 확산방지 금속층 형성방법
KR950009933A (ko) 반도체 소자의 금속배선 형성방법
KR980005444A (ko) 폴리사이드 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910322

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910322

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19930628

Patent event code: PE09021S01D

PC1202 Submission of document of withdrawal before decision of registration

Comment text: [Withdrawal of Procedure relating to Patent, etc.] Withdrawal (Abandonment)

Patent event code: PC12021R01D

Patent event date: 19930728

WITB Written withdrawal of application