KR0161380B1 - 반도체장치의 트랜지스터 및 그 제조방법 - Google Patents
반도체장치의 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR0161380B1 KR0161380B1 KR1019940038281A KR19940038281A KR0161380B1 KR 0161380 B1 KR0161380 B1 KR 0161380B1 KR 1019940038281 A KR1019940038281 A KR 1019940038281A KR 19940038281 A KR19940038281 A KR 19940038281A KR 0161380 B1 KR0161380 B1 KR 0161380B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- metal layer
- film
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 15
- 238000002844 melting Methods 0.000 claims description 15
- 229910016006 MoSi Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910008484 TiSi Inorganic materials 0.000 claims description 5
- 229910019001 CoSi Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 22
- 239000010936 titanium Substances 0.000 description 8
- 230000002776 aggregation Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005054 agglomeration Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- -1 and more preferably Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
3층구조의 게이트전극 및 그 형성방법에 관하여 기재되어 있다. 이는 반도체기판 상에 형성된 게이트산화막, 상기 게이트산화막 상에 형성된 다결정실리콘막, 상기 다결정실리콘막 상에 형성된 장벽금속층, 및 상기 장벽금속층 상에 형성된 저저항금속층을 포함하는 것을 특징으로 한다. 따라서 게이트전극의 전기적 특성 및 신뢰도를 향상시킬 수 있다.
Description
제1a도 내지 제1d도는 종래 일 방법에 의한 게이트전극 형성방법을 설명하기 위해 도시한 단면도들이다.
제2도는 본 발명의 일 방법에 의해 형성된 게이트전극을 도시한 단면도이다.
제3a도 내지 제3d도는 본 발명의 제1 실시예에 의한 게이트전극 형성방법을 설명하기 위해 도시한 단변도들이다.
제4a도 내지 제4e도는 본 발명의 제2 실시예에 의한 게이트전극 형성 방법을 설명하기 위해 도시한 단면도들이다.
제5a도 내지 제5c도는 종래 방법과 본 발명의 방법에 의해 형성된 게이트전극의 전압파괴 특성을 나타내는 그래프들이다.
본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 절연파괴 전압이 높고, 저항이 낮은 반도체장치의 게이트전극 및 그 형성방법에 관한 것이다.
반도체장치의 집적도가 증가함에 따라, 낮은 비저항을 갖는 게이트전극의 필요성은 점점 증가하고 있다. 최근 다결정실리콘 상에 TiSi2를 적층한 구조로(이하, 폴리사이드(polycide) 구조라 칭함) 게이트전극을 형성함으로써 게이트전극의 저항을 낮추는데 관한 연구가 진행되고 있다. 제1a도 내지 제1d도는 종래 일 방법에 의한 게이트전극 형성방법을 설명하기 위해 도시한 단면도들이다.
반도체기판(2) 상에 게이트산화막(4), 다결정실리콘층(6) 및 티타늄(Ti)(8)을 순차적으로 적층한 후(제1a도 및 제1b도), 질소(N2)(10) 분위기에서 결과물을 열처리하여 다결정실리콘층과 티타늄을 반응시킴으로써 (제1c도), 티타늄 실리사이드층(12)을 형성한다(제1d도).
이 후, 티타늄과 반응하지 않고 남은 다결정실리콘층(6)과 티타늄 실리사이드층(12)을 패터닝함으로써 게이트전극을 형성한다. (도시되지 않음)
상술한 종래 일 방법에 의한 게이트전극 형성방법에 의하면, 다결정 실리콘층 상에 비저항이 낮은 실리사이드층이 적층된 구조로 게이트전극을 형성하여 게이트전극의 저항을 낮춤으로써 반도체장치의 전기적 특성을 향상시켰다.
그러나, 첫째, 티타늄 실리사이드층(12)을 형성한 후, 결과물을 어닐링하기 위한 후속 열처리 시, 티타늄 실리사이드의 응집(agglomeration) 현상이 발생함으로써 게이트전극의 저항을 오히려 높인다는 문제점과,
둘째, 티타늄 실리사이드층에 존재하는 티타늄이 게이트산화막(4)으로 확산하는 현상이 발생하여 게이트전극의 신뢰성, 예컨대 절연파괴 정압에 악영향을 미친다는 문제점을 갖고 있다.
따라서, 실리사이드의 응집현상의 발생과 게이트산화막의 신뢰도 저하 문제를 일으키지 않는 게이트전극의 구조 및 그 형성방법이 필요하게 되었다.
본 발명의 목적은 실리사이드의 응집 현상 및 게이트산화막의 신뢰도 저하 문제가 발생하지 않는 반도체장치의 게이트전극을 제공하는데 있다.
본 발명의 다른 목적은 상기한 게이트전극을 형성하는데 있어서, 가장 적합한 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 반도체장치의 게이트전극은, 반도체기판 상에 형성된 게이트산화막; 상기 게이트산화막 상에 형성된 다결정실리콘막; 상기 다결정 실리콘막 상에 형성된 장벽금속층; 및 상기 장벽금속층 상에 형성된 저저항금속층을 포함하는 것을 특징으로 한다.
본 발명에 의한 반도체장치의 게이트전극에 있어서, 상기 장벽금속층은 WSiX, TaSi2및 MoSi2등의 고융점 금속실리사이드와 WN, TiN, TaN 및 MoN 등의 고융점 금속나이트라이드로 이루어진 군에서 선택된 하나로 형성되어 있는 것이 바람직하다.
본 발명에 의한 반도체장치의 게이트전극에 있어서, 상기 저저항금속층은 TiSi2, TaSi2, CoSi2및 MoSi2등으로 이루어진 군에서 선택된 하나로 형성되어 있는 것이 바람직하다.
상기 다른 목적을 달성하기 위한 본 발명에 의한 반도체장치의 게이트전극 형성방법은, 반도체기판 상에 게이트산화막을 형성하는 제1 공정; 상기 게이트산화막 상에 제1 다결정 실리콘막을 형성하는 제2 공정; 상기 제1 다결정 실리콘막 상에 장벽금속층을 형성하는 제3 공정; 상기 장벽금속층 상에 제2 다결정실리콘막을 형성하는 제4 공정; 상기 제2 다결정실리콘막 상에 실리사이드화 물질을 형성하는 제5 공정; 결과물을 열처리하여 상기 실리사이드 물질과 제2 다결정실리콘막을 반응시킴으로써 저저항금속층을 형성하는 제6 공정; 및 후속 열처리하는 제7 공정을 포함하는 것을 특징으로 한다.
본 발명에 의한 반도체장치의 게이트전극 형성방법에 있어서, 상기 장벽금속층은 상기 저저항금속층을 구성하는 입자가 제1 다결정실리콘막으로 확산되지 않도록 하는 물질을 사용하여 형성되고, 이때 상기 물질은 WSiX, TaSi2및 MoSi2등의 고융점 금속실리사이드와 WN, TiN, TaN 및 MoN 등의 고융점 금속나이트라이드로 이루어진 군에서 선택된 하나인 것이 바람직하다.
더욱 바람직하게는 상기 WSiX는WF6을 SiH4나 SiH2Cl2등과 반응시켜 형성한다.
본 발명에 의한 반도체장치의 게이트전극 형성방법에 있어서, 상기 실리사이드화 물질은 실리콘(Si) 원자와 결합하여 저저항의 금속물질을 형성하는 물질인 것이 바람직하며, 더욱 바람직하게는 상기 물질은 Ti, Co, Ta 및 Mo 등으로 이루어진 군에서 선택된 하나이다.
본 발명에 의한 반도체장치의 게이트전극 형성방법의 일 실시예에 있어서, 상기 제4 공정 이후에, 적층된 물질들을 패터닝하여 게이트전극의 패턴을 형성하는 공정 및 상기 패턴 측벽에 절연물질로 된 측벽 스페이서를 형성하는 공정을 더 포함하는 것이 바람직하다.
따라서, 본 발명에 의한 반도체장치의 게이트전극 및 그 형성방법에 의하면, 다결정실리콘막과 저저항금속층 상에 장벽금속층을 형성하여, 저저항금속층의 응집 현상 및 저저항금속층을 구성하는 입자가 게이트산화막으로 확산되는 현상을 방지함으로써 게이트전극의 신뢰도를 향상시킨다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 자세하게 설명하고자 한다.
제2도는 본 발명의 일 실시예에 의해 형성된 게이트전극을 도시한 단면도로서, 도면부호 20은 반도체기판을, 22는 게이트산화막을, 24는 다결정실리콘막을, 26은 장벽금속층을 그리고 34는 저저항금속층을 나타낸다.
상기 게이트전극에 있어서, 상기 장벽금속층(26)은 WSiX, TaSi2및 MoSi2등의 고융점 실리사이드와 WN, TiN, TaN 및 MoN 등의 고융점 금속나이트라이드로 이루어진 군에서 선택된 하나로 구성되어 있으며, 상기 저저항금속층(34)은 TiSi2, TaSi2, CoSi2및 MoSi2등으로 이루어진 군에서 선택된 하나로 구성되어 있다.
저저항금속층(34)은 비저항이 낮은 물질로 형성되어 있기 때문에 게이트전극의 저항을 낮추는 역할을 하고, 장벽금속층(26)은 상기 저저항금속층을 구성하는 입자(Ti, Ta, Co 및 Mo 등)가 게이트산화막으로 확산되는 것을 방지하고, 어닐링을 위한 열처리 공정시, 다결정실리콘막을 구성하는 실리콘 원자가 저저항금속층으로 확산되어 저저항금속층에 응집 현상이 발생하는 것을 방지한다.
[제1 실시예]
제3a도 내지 제3D 도는 본 발명의 제1 실시예에 의한 게이트전극 형성방법을 설명하기 위해 도시한 단면도들이다.
제3a도는 게이트산화막(22) 및 제1 다결정실리콘막(24)을 형성하는 공정을 도시한 것으로서, 이는 반도체기판(20) 상에, 예컨대 이산화실리콘과 같은 절연막을 형성하여 상기 게이트산화막(22)을 형성하는 제1 공정 및 상기 게이트산화막 상에, 예컨대 인 (P) 이온과 같은 불순물을 함유한 다결정실리콘을 증착하여 제1 다결정실리콘막(24)을 형성하는 제2 공정으로 진행된다.
제3b도는 장벽금속층(26), 제2 다결정실리콘막(28) 및 실리사이드화층(30)을 형성하는 공정을 도시한 것으로서, 이는 제1 다결정실리콘막(24) 상에, 예컨대 WSiX, TaSi2및 MoSi2등의 고융점 실리사이드와 WN, TiN, TaN 및 MoN 등의 고융점 나이트라이드로 이루어진 군에서 선택된 하나를 중착하여 상기 장벽금속층(26)을 형성하는 제1 공정, 상기 장벽금속층(26) 상에 다결정 실리콘을 증착하여 상기 제2 다결정실리콘막(28)을 형성하는 제2 공정 및 상기 제2 다결정 실리콘막상에 실리콘 원자와 결합하여 실리사이드를 형성하는 물질, 예컨대 Ti, Ta, Co 및 Mo 등으로 이루어진 군에서 선택된 하나를 증착하여 상기 실리사이드화층(30)을 형성하는 제3공정으로 진행된다.
이때, 상기 장벽금속층(26) 고융점물질이면서, 상기 실리사이드화층을 구성하는 입자가 상기 제1 다결정실리콘막으로 확산되지 않도록 하는 물질인 것이 바람직하다. 본 발명에서는 상기한 것과 같은 물질을 사용하였다.
또한, 상기 장벽금속층(26)은 제1 다결정실리콘막(24)을 구성하고 있는 실리콘 원자가, 저저항금속층 형성한 결과물을 어닐링하는 열처리 공정시. 저저항금속층(이후의 공정에서 형성됨)으로 확산되어, 이 저저항금속층을 응집시키는 현상을 방지한다.
제3c도는 저저항금속층 형성을 위한 열처리 공정을 도시한 것으로서, 이는 실리사이드화층이 형성되어 있는 결과물을 질소(N2) (32) 분위기에서 가열하여, 상기 실리사이드화층을 구성하는 입자와 상기 제2 다결정실리콘막을 구성하는 실리콘 입자를 결합시키는 공정으로 진행된다.
제3d도는 저저항금속층(34)가 형성되어 있는 것을 도시한 것으로서, 상기 제3c도에서 설명한 공정에 의해, 상기 장벽금속층(26) 상에는 저저항금속층(34)가 형성된다.
이 후, 적층된 상기 물질층(제1 다결정실리콘막(24), 장벽금속층(26) 및 저저항금속층(34)들을 패터닝하여 게이트전극을 완성한다.
따라서, 본 발명의 제1 실시예에 의한 반도체장치의 게이트전극 형성방법에 의하면,
첫째, 저저항금속층과 제1 다결정실리콘막 사이에 장벽금속층을 형성하여, 상기 제1 다결정실리콘막을 구성하는 실리콘 원자가 저저항금속층으로 확산되는 것을 방지함으로써, 게이트전극 형성 후의 후속 열처리에 의해, 저저항금속층이 응집되는 현상을 방지한다.
둘째, 저저항금속층을 구성하는 입자가, 상기 장벽금속층에 의해, 게이트산화막으로 확산되는 것이 저지되므로, 게이트산화막의 절연파괴 전압을 높일 수 있다.
[제2 실시예]
제4a도 내지 제4e도는 본 발명의 제2 실시예에 의한 게이트전극 형성방법을 설명하기 위해 도시한 단면도들로서, 상기 제1 실시예에서는, 게이트전극을 완성한 후에 게이트전극의 측벽에 스페이서를 형성하는 공정을 설명하고 있으나, 본 실시예에서는 측벽 스페이서를 먼저 형성한 후 저저항금속층을 형성하는 공정에 관한 것이다.
반도체기판(40)을 활성영역 및 비활성영역으로 구분하기 위한 필드산화막(42)을 부분적으로 형성한 후, 전면에 게이트산화막(44), 제1 다결정실리콘막(46), 장벽금속층(48) 및 제2 다결정실리콘막(50)을 형성한다(제4a도). 이어서 반도체기판 상에 적층되어 있는 물질들을 패터닝하여 패턴을 형성하고(제4b도). 결과물 전면에 예컨대 이산화실리콘과 같은 절연막을 증착/이방성식각하여 상기패턴의 측벽에 측벽스페이서(52)를 형성한다(제4c도). 이어서 결과물 전면에 상기 제1 실시예에서 설명한 바와 같은 물질을 증착하여 실리사이드화층(54)을 형성하고(제4d도), 결과물을 질소 분위기에서 열처리함으로써 저저항금속층(56)을 형성한다(제4e도).
이때, 상기 저저항금속층(56)은 게이트전극의 상부 뿐만 아니라 반도체기판의 표면, 즉 소오스/드레인이 형성될 부분에까지 형성된다.
제5a도 내지 제5c도는 종래 방법과 본 발명의 방법에 의해 형성된 게이트전극의 절연파괴 특성을 나타내는 그래프들로서, 제5a도는 게이트전극을 다결정실리콘으로만 형성하였을 경우이고, 제5b도는 다결정실리콘상에 TiSi2를 적층한 경우이며, 제5c도는 본 발명에 의한 경우이다.
실험은 게이트전극을 형성한 후, 850℃에서 120분 동안 결과물을 열처리하여 행해졌다.
전압파괴 전압(BV)은 제5a도와 제5c도의 경우 가장 높으며, 제5B의 경우에는 6V이하로 떨어짐을 알 수 있다. 즉, 제5a도와 제5C 도의 공정 조건으로 형성된 게이트전극의 경우는 제5b도의 공정 조건으로 형성된 게이트전극의 경우보다 신뢰도가 더 높다.
따라서, 본 발명에 의한 반도체장치의 게이트전극 및 그 형성방법에 의하면, 게이트전극의 전기적 특성 및 신뢰도를 향상시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함을 명백하다.
Claims (8)
- 반도체기판 상에 형성된 게이트산화막; 상기 게이트산화막 상에 형성된 다결정실리콘막; 상기 다결정실리콘막 상에 형성된 고융점 실리사이드막; 및 상기 고융점 실리사이드막 상에 형성된 저저항금속층을 포함하는 것을 특징으로 하는 반도체장치의 트랜지스터.
- 제1항에 있어서, 상기 고융점 실리사이드막은 WSiX, TaSi2및 MoSi2등으로 이루어진 군에서 선택된 하나로 형성되어 있는 것을 특징으로 하는 반도체장치의 트랜지스터.
- 제1항에 있어서, 상기 저저항금속층은 TiSi2, TaSi2, CoSi2및 MoSi2등으로 이루어진 군에서 선택된 하나로 형성되어 있는 것을 특징으로 하는 반도체장치의 트랜지스터.
- 반도체기판 상에 게이트산화막을 형성하는 제1 공정; 상기 게이트산화막 상에 제1 다결정실리콘막을 형성하는 제2 공정; 상기 제1 다결정실리콘막 상에 고융점 실리사이드막을 형성하는 제3 공정; 상기 고융점 실리사이드막 상에 제2 다결정실리콘막을 형성하는 제4공정; 상기 제2 다결정실리콘막층 상에 실리사이드화 물질을 형성하는 제5 공정; 결과물을 열처리하여 상기 실리사이드화 물질과 제2 다결정실리콘막을 반응시킴으로써 저저항금속층을 형성하는 제6 공정 ; 및 후속 열처리하는 제7 공정을 포함하는 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
- 제4항에 있어서, 상기 고융점 실리사이드막은 WSiX, TaSi2및 MoSi2등으로 이루어진 군에서 선택된 하나로 형성되는 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
- 제5항에 있어서, 상기 WSiX는WF6을 SiH4나 SiH2Cl2등과 반응시켜 형성하는 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
- 제4항에 있어서, 상기 실리사이드화 물질은 Ti, Co, Ta 및 Mo 등으로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
- 제4항에 있어서, 상기 제4공정 이후에, 반도체 기판 상에 적층된 물질들을 패터닝하여 게이트전극을 형성하는 공정; 상기 게이트전극 측벽에 절연물질로 된 측벽 스페이서를 형성하는 공정; 상기 게이트전극과 측벽 스페이서가 형성되어 있는 결과물 기판 전면 상에 실리사이드화 물질층을 형성하는 공정; 및 결과물을 열처리하여 상기 실리사이드화 물질층과 상기 제2 다결정실리콘막 및 상기 실리사이드화 물질층과 게이트전극 양측의 반도체 기판을 반응시킴으로써 게이트전극 상부 및 게이트전극 양측의 반도체 기판에 저저항금속층을 동시에 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 트랜지스터 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038281A KR0161380B1 (ko) | 1994-12-28 | 1994-12-28 | 반도체장치의 트랜지스터 및 그 제조방법 |
| JP7339693A JPH08236769A (ja) | 1994-12-28 | 1995-12-26 | 半導体素子のゲ−ト電極及びその製造方法 |
| US08/953,644 US5852319A (en) | 1994-12-28 | 1997-10-17 | Gate electrode for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038281A KR0161380B1 (ko) | 1994-12-28 | 1994-12-28 | 반도체장치의 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026953A KR960026953A (ko) | 1996-07-22 |
| KR0161380B1 true KR0161380B1 (ko) | 1998-12-01 |
Family
ID=19404548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038281A KR0161380B1 (ko) | 1994-12-28 | 1994-12-28 | 반도체장치의 트랜지스터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5852319A (ko) |
| JP (1) | JPH08236769A (ko) |
| KR (1) | KR0161380B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443352B1 (ko) * | 1996-12-30 | 2004-10-14 | 주식회사 하이닉스반도체 | 반도체장치의실리사이드막형성방법 |
| KR100234378B1 (ko) * | 1997-05-20 | 1999-12-15 | 윤종용 | 실리사이드를 이용한 스위칭 소자 및 그 제조방법 |
| US5854115A (en) * | 1997-11-26 | 1998-12-29 | Advanced Micro Devices, Inc. | Formation of an etch stop layer within a transistor gate conductor to provide for reduction of channel length |
| JPH11220112A (ja) * | 1998-01-30 | 1999-08-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6291868B1 (en) * | 1998-02-26 | 2001-09-18 | Micron Technology, Inc. | Forming a conductive structure in a semiconductor device |
| US5998847A (en) * | 1998-08-11 | 1999-12-07 | International Business Machines Corporation | Low voltage active body semiconductor device |
| US7282443B2 (en) * | 2003-06-26 | 2007-10-16 | Micron Technology, Inc. | Methods of forming metal silicide |
| US7348265B2 (en) * | 2004-03-01 | 2008-03-25 | Texas Instruments Incorporated | Semiconductor device having a silicided gate electrode and method of manufacture therefor |
| KR100553714B1 (ko) * | 2004-07-14 | 2006-02-24 | 삼성전자주식회사 | 자기정렬 실리사이드층을 가지는 반도체 소자 및 그제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3230077A1 (de) * | 1982-08-12 | 1984-02-16 | Siemens AG, 1000 Berlin und 8000 München | Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung |
| JPS61166075A (ja) * | 1985-01-17 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPS63284857A (ja) * | 1987-05-18 | 1988-11-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2753301B2 (ja) * | 1989-01-20 | 1998-05-20 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP2695014B2 (ja) * | 1989-09-06 | 1997-12-24 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| US5341016A (en) * | 1993-06-16 | 1994-08-23 | Micron Semiconductor, Inc. | Low resistance device element and interconnection structure |
-
1994
- 1994-12-28 KR KR1019940038281A patent/KR0161380B1/ko not_active IP Right Cessation
-
1995
- 1995-12-26 JP JP7339693A patent/JPH08236769A/ja active Pending
-
1997
- 1997-10-17 US US08/953,644 patent/US5852319A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5852319A (en) | 1998-12-22 |
| KR960026953A (ko) | 1996-07-22 |
| JPH08236769A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897368A (en) | Method of fabricating a polycidegate employing nitrogen/oxygen implantation | |
| KR100190757B1 (ko) | 모스 전계 효과 트랜지스터 형성방법 | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US6198143B1 (en) | Semiconductor device including a layer of thermally stable titanium silicide | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| EP0903776B1 (en) | Titanium polycide stabilization with a porous barrier | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2001156022A (ja) | 半導体装置の製造方法 | |
| JP3119190B2 (ja) | 半導体装置の製造方法 | |
| KR950009283B1 (ko) | 반도체장치의 제조방법 | |
| JP4347479B2 (ja) | 電界効果トランジスタ | |
| JP3033526B2 (ja) | 半導体装置の製造方法 | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| KR100456316B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR0151055B1 (ko) | 반도체 장치의 폴리사이드 간의 층간 접속방법 | |
| JP2827881B2 (ja) | 半導体装置の製造方法 | |
| KR100315037B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR950000657B1 (ko) | 반도체장치 및 제조방법 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JP2000156356A (ja) | 半導体装置の製造方法 | |
| CN1213184A (zh) | 金属氧化物半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19941228 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19941228 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19980319 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980716 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980824 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19980824 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010706 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020708 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030707 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040329 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050705 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060728 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070801 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080729 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090814 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100729 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20110729 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110729 Start annual number: 14 End annual number: 14 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20130709 |