[go: up one dir, main page]

JP4347479B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP4347479B2
JP4347479B2 JP35361499A JP35361499A JP4347479B2 JP 4347479 B2 JP4347479 B2 JP 4347479B2 JP 35361499 A JP35361499 A JP 35361499A JP 35361499 A JP35361499 A JP 35361499A JP 4347479 B2 JP4347479 B2 JP 4347479B2
Authority
JP
Japan
Prior art keywords
layer
effect transistor
tungsten silicide
field effect
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35361499A
Other languages
English (en)
Other versions
JP2000183349A (ja
Inventor
シー．キジルヤリー イジック
マンシン マーチャント セーレッシュ
クマー ロイ プラディップ
Original Assignee
アルカテル−ルーセント ユーエスエー インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント ユーエスエー インコーポレーテッド filed Critical アルカテル−ルーセント ユーエスエー インコーポレーテッド
Publication of JP2000183349A publication Critical patent/JP2000183349A/ja
Application granted granted Critical
Publication of JP4347479B2 publication Critical patent/JP4347479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0682—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴの製造方法に関し、特に、シリコンＭＯＳトランジスタのゲート電極を形成する方法に関する。
【０００２】
【従来の技術】
１９７０年代初頭にＦＥＴが市販されるにつれて、ゲート誘電体は二酸化シリコン、特に近年はシリコン酸素窒化物で構成されてきている。これらのデバイスの電極は、通常ポリシリコン製である。このポリシリコンは、公称上二重ドープで、窒化チタンのドーパント拡散バリア層でもって上部を覆っている。近年、誘電体材料として五酸化タンタルで二酸化シリコンを置換することが提案されている。これに関しては、See C.Hu, 著のElec.Dev.Letters,Sept.1998,p.341-42 を参照のこと。しかし、五酸化タンタルのリーク電流は、高温の熱処理の際、酸素欠損に応じて増加している。Ｏ2またはＮ2Ｏのような酸化ガス中でアニールすることは、この劣化をくい止めている。窒化チタンは、酸素欠損に対し、特に窒化チタンが分解を開始する６００℃以上の温度においては、効果的なバリアではない。
【０００３】
【発明が解決しようとする課題】
五酸化タンタルをゲート誘電体層として用いた場合に、高密度のシリコンＭＯＳトランジスタにおいて、ゲート電極材料を改善する必要がある。
【０００４】
【課題を解決するための手段】
本発明は、五酸化タンタル、あるいは五酸化タンタルを積層した誘電体層を具備するシリコンＭＯＳトランジスタＩＣデバイスのＭＯＳゲート構造を提供する。本発明の構造は、ＷＳｉ／ＷＳｉＮの２層の構造物と、ＷＳｉ／ＷＳｉＮ／ＷＳｉの３層の構造物を含む。珪化タングステン層がゲート構造に対し良好な導電性を与え、タングステン珪化窒化層が酸素の拡散に対し特に８００℃の高温においては有効なバリア層となる。このゲート構造体は、窒化チタンを用いた場合の高温における問題を回避できる。本発明の有益な特徴は、合成層のすべての層を従来のインシチュでの処理でもって１回の堆積ツール中で製造できる点である。
【０００５】
【発明の実施の形態】
図１において、シリコン基板１１の上にＭＯＣＶＤによりフィールド酸化物領域１２と五酸化タンタル製ゲート誘電体層１３が形成されている。本発明の一実施例においては、ゲート誘電体層１３の厚さは、１０ｎｍ以下で、好ましくは６ｎｍ以下である。これは、五酸化タンタル製誘電体層により、酸素欠損の問題がもっともシビアとなる寸法によるものである。酸素欠損は、化学量論的組成の酸化タンタル（ＴａＯ）を形成し、酸素欠損によりホールキャリアが残り、これが五酸化タンタルの絶縁性能を低下させリーク電流を増加させる。
【０００６】
好ましい例としては、積層した五酸化タンタルの誘電体系で、この系においては、二酸化シリコンがシリコン上に最初に形成され、その後、五酸化タンタル層が形成され、さらにその後、二酸化シリコンの別の層が形成される。それぞれの層の厚さは、二酸化シリコンが０．８〜２ｎｍで、五酸化タンタルで３〜３０ｎｍで、別の二酸化シリコンが、０．５〜２ｎｍである。積層した五酸化タンタル系は、P.K.Roy et al 著のAppl.Phys.Letts.,Vol.72,NO.22,June 1,1998,pp.2835-37, に記載されている。
【０００７】
製造シーケンスの次のステップは、合成（組合せ）ゲート電極１６の形成である。この合成（組合せ）ゲート電極１６は、本発明の積層構造においては、ある材料から別の材料に分離することなく、そして全体の合成ゲート電極が１回の処理プロセスで形成されることを表すために、１本の実線で示している。合成（組合せ）ゲート電極１６は、五酸化タンタル製ゲート誘電体層１３の上に堆積された酸素拡散バリア層としてのタングステン珪化窒化物層１７と、このタングステン珪化窒化物層１７上に堆積された珪化タングステン層１８とを有する。他の導電性材料、例えばアルミ、銅とをＷＳｉxの代わりに、あるいはそれに加えて堆積することもできる。合成（組合せ）ゲート電極１６の層を形成する際に、すべての層は１回の連続した製造ステップで堆積される。
【０００８】
本発明の他の実施例においては、ＷＳｉの接着層を積層した五酸化タンタル層の上に最初に堆積して、ＷＳｉ／ＷＳｉＮ／ＷＳｉの三層の合成層を形成する。その際、ＷＳｉの層の厚さは１〜２ｎｍで、ＷＳｉＮの厚さは５〜３０ｎｍで、ＷＳｉの厚さは１０〜１２０ｎｍである。
【０００９】
合成スタック層は、機能的に傾斜材料として堆積することもでき、この場合、窒素とシリコンの含有量をタングステンに対しスムーズに変化させる。これにより層間の境界をきっちりと決めないようにする。
【００１０】
その後、合成ゲート電極が、例えば従来のＲＩＥ（reactive ion etching）により形成される。五酸化タンタル製ゲート誘電体層１３は、ソース領域とドレイン領域上ではエッチング処理して除かれている（合成（組合せ）ゲート電極１６をマスクとして使用して）。ソース領域２１とドレイン領域２２は、従来のイオン注入によりその後形成される。別法として、誘電体層をそのまま残して、ソースとドレインのイオン注入は、合成（組合せ）ゲート電極１６をイオン注入マスクとして用いて、誘電体層を介して行うこともできる。ｐチャネル素子に対してはドーパントはボロンであり、ｎチャネル素子に対してはドーパントはヒ素である。ある従来プロセスにおいては、ゲート電極はイオン注入ステップの間露出しておき、そして不純物を露出したゲート電極に注入してゲート電極の導電性を向上させている。しかし、本発明の合成材料を用いると、ゲートのドーピングは必要ではなく、むしろ回避すべきである。
【００１１】
ソース／ドレインの形成後、レベル間誘電体層が堆積され、ソース／ドレイン接点用ウィンドウがリソグラフ技術を用いて、このレベル間誘電体層に開口され、ゲート電極とソース／ドレイン領域への接点がタングステンプラグあるいはアルミプラグあるいはスタッドを用いて形成される。その後、相互接続用金属レベルが堆積され（図示せず）、そしてパターン化され、さらに別のレベル間誘電体層が堆積される（図示せず）。選択的事項として、第３の相互接続レベル（図示せず）を形成することもできる。図１にソース接点２４とドレイン接点２５が示されている。この最後の一連のステップは、ＩＣ技術で標準的なもので、特にここでは示していない。
【００１２】
本発明におけるプロセスの重要な特徴点は、多層のゲート電極の形成である。これは、図２〜５を参照して詳述する。
【００１３】
多層ゲート電極を形成する、複数の層を堆積するプロセスは、ＰＶＤすなわちスパッタリングである。珪化タングステン層は、低圧で不活性ガス雰囲気中で、珪化タングステンのターゲットからスパッタリングで形成される。窒素とアルゴンガス中の反応性スパッタリングで、窒化物層が形成できる。窒素だけを用いることもできる。多層の堆積ステップは、同じ堆積装置内でＰＶＤ装置内の真空を破ることなく、連続的に行うことが好ましい。この堆積のために、このようにして形成された層は、“in situ”として定義される。
【００１４】
ＰＶＤプロセスは従来のものであり、多くのＰＶＤ装置で実行することができる。ＰＶＤ装置の代表例を図２に示す。真空チェンバ２１は、スパッタリングターゲット２９とコリメータ２２とウェハ２５をサポートする基板加熱装置２４を有する（ガスは上部あるいは底部のいずれかからチェンバー内に導入する）。ガス流は、図で示しており、金属層をスパッタリングするためのアルゴンを含有し、そして窒化物層を反応的にスパッタリングするためにアルゴンと窒素とを含有する。
【００１５】
次に、図３を参照すると、シリコン基板４１は、その上に五酸化タンタル製ゲート誘電体層４２が形成されている。抵抗加熱サセプタまたはヒータまたはアルゴンによる背面からの加熱を用いて、ウェハの温度を上昇させる。この図はＭＯＳデバイスのゲート／チャネル領域の図で、その結果、フィールド誘電体層はこれらの図には表れない。ゲート誘電体層を次に堆積する。
【００１６】
図４を参照すると、バリア層４３は五酸化タンタル製ゲート誘電体層４２の上にスパッタリングで堆積される、好ましくは、窒素を添加したＰＶＤ反応容器内でin situ で堆積される。このバリア層４３は、ＷＳｉxＮyであり、五酸化タンタルの領域から拡散により発生する酸素欠損を阻止するための、多層ゲート電極積層体における重要な構成要件である。好ましい窒素流は、５〜５５ｓｃｃｍで、アルゴンのキャリアガス流は４０〜６０ｓｃｃｍである。バリア層４３の珪化物／窒化物材料は、高抵抗材料である。窒素の流速を制御すること及びその結果得られた層の組成は、この材料のシート抵抗を制御することになる。ＷＳｉxＮy製のバリア層の好ましい組成範囲は、５〜３０％Ｎと、４０〜６０％Ｓｉと、残りがＷである。珪化タングステン層４４の好ましい厚さは、５０〜３００Åである。窒化物は、窒素の流速に依存して、窒化モードあるいは非窒化モードのいずれかで堆積される。これらの堆積モードは公知である。
【００１７】
図５の珪化タングステン層４４がＳｉ／Ｗの比率が２以上であるＷｓｉxターゲットを用いて、ＰＶＤ反応容器内で堆積される。好ましくは、Ｓｉ／Ｗの比率は２．５以上で、最も有効な範囲は２．５〜２．９である。珪化タングステン層４４は、圧力が２〜６ｍＴｏｒｒで、温度が２５〜４００℃の範囲のアルゴン噴域中で、珪化タングステン層４４の厚さは、１００〜１２００Åで、好ましくは６００〜８００Åである。
【００１８】
バリア層４３と珪化タングステン層４４は、他の技術例えばＣＶＤで堆積することもできる。例えば、珪化物はジクロロシラン、あるいは同様のプリカーサガスを用いて形成でき、そして珪化物−窒化物層は窒素ソースとなるガスを添加することにより形成できる。その後、上部の珪化物層を形成するために、窒素ソースをシャットオフする事により堆積を完了させる。
【００１９】
【発明の効果】
珪化物−窒化物から珪化物への多層構造は、ストレスを収納できる組成的に傾斜した積層体を構成する。このような構造体の製造は、ゲート電極積層体全体は、従来技術のようなポリ−Ｓｉを別のツールで堆積するようなコストを発生させることなく、１つのチェンバ内で堆積できる点により明らかである。さらにまた、ＷＳｉxＮyは、素子を熱処理するときに五酸化タンタルから酸素が拡散して放出するのを阻止する優れたバリア層として機能する。このようなバリア層は、従来技術で用いられたポリ−Ｓｉまたは窒化チタンの積層体では得られないものである。
【図面の簡単な説明】
【図１】本発明により形成された、合成（組合せ）ゲート電極を有するＦＥＴのゲート領域を示す断面図。
【図２】本発明の方法を実行する、ＰＶＤ装置のブロック図。
【図３】図１の合成ゲート電極を形成するプロセスの第１ステップを表す図。
【図４】図１の合成ゲート電極を形成するプロセスの第２ステップを表す図。
【図５】図１の合成ゲート電極を形成するプロセスの第３ステップを表す図。
【符号の説明】
１１、４１ シリコン基板
１２ フィールド酸化物領域
１３、４２ 五酸化タンタル製ゲート誘電体層
１６ 合成（組合せ）ゲート電極
１７ タングステン珪化窒化物（ＷＳｉxＮy）層
１８、４４ 珪化タングステン（ＷＳｉx）層
２１ ソース領域
２２ ドレイン領域
２４ ソース接点
２５ ドレイン接点
２７ 真空チェンバ
２９ スパッタリングターゲット
３１ コリメータ
３３ 基板加熱装置
３５ ウェハ
４３ バリア層

Claims (7)

  1. 誘電層及び多層ゲート構造を含む電界効果トランジスタであって、
    前記誘電層は、シリコン基板上に位置された五酸化タンタルを含み、
    前記多層ゲート構造は、前記誘電層上に位置され、１ｎｍから２ｎｍの厚さを有する珪化タングステン層、前記珪化タングステン層上に位置されたタングステン珪化窒化層、及び前記タングステン珪化窒化層上に位置された導電体を含むことを特徴とする電界効果トランジスタ。
  2. 前記導電体が、珪化タングステンであることを特徴とする請求項１記載の電界効果トランジスタ。
  3. 前記多層ゲート構造の厚さが、１６〜１５２ｎｍの範囲であることを特徴とする請求項２記載の電界効果トランジスタ。
  4. 前記タングステン珪化窒化層が、Ｎが５％〜３０％、Ｓｉが４０〜６０％、残りがＷの組成を有することを特徴とする請求項１記載の電界効果トランジスタ。
  5. 前記珪化タングステン層中のシリコン／タングステン比が、２．５以上であることを特徴とする請求項１記載の電界効果トランジスタ。
  6. 前記珪化タングステン層中のシリコン／タングステン比は、２．５〜２．９の範囲であることを特徴とする請求項１記載の電界効果トランジスタ。
  7. 前記誘電体の厚さが、１０ｎｍ以下であることを特徴とする請求項１記載の電界効果トランジスタ。
JP35361499A 1998-12-11 1999-12-13 電界効果トランジスタ Expired - Fee Related JP4347479B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/209787 1998-12-11
US09/209,787 US6339246B1 (en) 1998-12-11 1998-12-11 Tungsten silicide nitride as an electrode for tantalum pentoxide devices

Publications (2)

Publication Number Publication Date
JP2000183349A JP2000183349A (ja) 2000-06-30
JP4347479B2 true JP4347479B2 (ja) 2009-10-21

Family

ID=22780272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35361499A Expired - Fee Related JP4347479B2 (ja) 1998-12-11 1999-12-13 電界効果トランジスタ

Country Status (5)

Country Link
US (1) US6339246B1 (ja)
JP (1) JP4347479B2 (ja)
KR (1) KR100671722B1 (ja)
GB (1) GB2344693B (ja)
TW (1) TW442856B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0926739A1 (en) * 1997-12-24 1999-06-30 Texas Instruments Incorporated A structure of and method for forming a mis field effect transistor
US6493848B1 (en) * 1999-11-03 2002-12-10 Agere Systems Guardian Corp. Rate equation method and apparatus for simulation of current in a MOS device
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
US20040135218A1 (en) * 2003-01-13 2004-07-15 Zhizhang Chen MOS transistor with high k gate dielectric
US20060091483A1 (en) * 2004-11-02 2006-05-04 Doczy Mark L Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode
US20060267113A1 (en) * 2005-05-27 2006-11-30 Tobin Philip J Semiconductor device structure and method therefor
EP2750167A1 (en) * 2012-12-31 2014-07-02 Imec Method for tuning the effective work function of a gate structure in a semiconductor device
US10164044B2 (en) * 2015-04-16 2018-12-25 Micron Technology, Inc. Gate stacks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315608A (ja) * 1992-05-13 1993-11-26 Tadahiro Omi 半導体装置
JPH0786310A (ja) * 1993-09-20 1995-03-31 Mitsubishi Electric Corp 高融点金属ゲート電極の形成方法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
KR19980040125A (ko) * 1996-11-29 1998-08-17 문정환 반도체소자의 폴리사이드전극 형성방법

Also Published As

Publication number Publication date
JP2000183349A (ja) 2000-06-30
TW442856B (en) 2001-06-23
KR100671722B1 (ko) 2007-01-22
KR20000048093A (ko) 2000-07-25
GB2344693A (en) 2000-06-14
GB2344693B (en) 2001-09-12
GB9929374D0 (en) 2000-02-09
US6339246B1 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
US6930363B2 (en) Barrier in gate stack for improved gate dielectric integrity
US6362086B2 (en) Forming a conductive structure in a semiconductor device
US6872639B2 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
US5397744A (en) Aluminum metallization method
US20100052079A1 (en) Semiconductor devices and fabrication process thereof
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
JP3774088B2 (ja) Ｍｏｓデバイスの作製
JP4347479B2 (ja) 電界効果トランジスタ
JPH0794731A (ja) 半導体装置及びその製造方法
JP2001156022A (ja) 半導体装置の製造方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
KR20040074502A (ko) 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
JP2908774B2 (ja) 半導体素子のビットライン及びその製造方法
JPH07263674A (ja) 電界効果型半導体装置とその製造方法
US6919269B2 (en) Production method for a semiconductor component
KR100846391B1 (ko) 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법
KR100315037B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100321688B1 (ko) 캐패시터 형성 방법
JP2001024187A (ja) 半導体装置の製造方法
JPH04290425A (ja) 耐熱性配線の形成方法
JPH04249358A (ja) 半導体装置の製造方法
KR20040001931A (ko) 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법
KR20050067484A (ko) 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법
JP2003332564A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060919

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130724

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees