[go: up one dir, main page]

KR920010888A - 입력보호회로를 갖춘 반도체 장치 - Google Patents

입력보호회로를 갖춘 반도체 장치 Download PDF

Info

Publication number
KR920010888A
KR920010888A KR1019910020872A KR910020872A KR920010888A KR 920010888 A KR920010888 A KR 920010888A KR 1019910020872 A KR1019910020872 A KR 1019910020872A KR 910020872 A KR910020872 A KR 910020872A KR 920010888 A KR920010888 A KR 920010888A
Authority
KR
South Korea
Prior art keywords
semiconductor
region
semiconductor device
semiconductor region
ground potential
Prior art date
Application number
KR1019910020872A
Other languages
English (en)
Other versions
KR960002094B1 (ko
Inventor
미츠루 시미즈
슈소 후지이
겐지 누마타
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR920010888A publication Critical patent/KR920010888A/ko
Application granted granted Critical
Publication of KR960002094B1 publication Critical patent/KR960002094B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0156—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

입력보호회로를 갖춘 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예를 도시한 단면도, 제4도는 제3도에 도시된 입력보호회로부의 패턴 평면도, 제5도는 제3도에 도시된 입력보호회로부의 등가회로도.

Claims (13)

  1. 제1도전형의 반도체기판(11)과, 이 반도체기판(11)의 표면영역의 일부에 형성된 제2도전형의 웰영역(17), 이 웰영역(17)의 표면영역의 일부에 형성되어 외부신호가 입력되는 입력패드(18)에 접속된 제1도전형의 제1반도체영역(12) 및, 상기 웰영역(17)의 표면영역의 일부에 각각 형성되어 일정한 전위가 각각 인가되는 제1도전형의 제2반도체영역(13,14) 및 제2도전형의 제3반도체 영역(15)을 구비하고, 상기 웰영역(17)은 상기 제1과 제2 및 제3반도체영역(12,13,14,15)이외의 반도체 영역을 포함하지 않고 상기 반도체기판(11)내에 설치된 다른 반도체회로(MC)로부터 독립되어 있는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제2반도체영역(13,14) 및 제3반도체영역(15)에는 각각 접지전위(Vss)가 인가되고, 상기 입력패드(18)와 접지전위(Vss)의 상호간에 기생트랜지스터(19)와 기생다이오드(10)의 병렬회로가 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 제2반도체영역(13,14) 및 제3반도체영역(15)은 서로 접속되어 있는 것을 특징으로하는 반도체 장치.
  4. 제3항에 있어서, 상기 제2반도체영역(12)의 근방에 형성되고, 상기 제3반도체영역(15)은 상기 제2반도체영역(13,14)을 기준으로 상기 제1반도체영역(12)과는 반대측에 형성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 제1반도체영역(12)은 상기 입력패드(18)의 근방에 설치되어 있는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 웰영역(17)의 내부에서 상기 제1반도체영역(12)의 바로 밑에는 제1도전형의 웰영역(30)이 형성되어 있는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 제2반도체영역(13,14)과 제3반도체영역(15)의 상호간격(a)은 상기 제1반도체영역(12)과 제2반도체영역(13,14)의 상호 간격(b)보다 길게 되어 있고, 상기 입력패드(18)과 접지전위(Vss)의 상호간에 기생트랜지스터(19)의 전류통로가 형성됨과 더불어 기생다이오드(10)과 기생저항(20)의 직렬회로가 형성되는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 제2반도체영역(13,14)은 접지전위(Vss)에 접속되고, 상기 제3반도체영역(15)은 저항소자(31,32)를 매개하여 접지전위(Vss)에 접속되어 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서, 상기 제2반도체영역(13,14)은 접지전위(Vss)에 접속되고, 상기 제3반도체영역(15)은 접지전위(Vss)보다 낮은 백게이트바이어스전위(VBB)에 접속되어 있는 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 상기 백게이트바이어스전위(VBB)는 저항소자 (41,42)를 매개하여 상기 제3반도체영역(15)에 접속되어 있는 것을 특징으로 하는 반도체장치.
  11. 제1항에 있어서, 상기 제2반도체영역(13,14)은 접지전위(Vss)에 접속되고, 상기 제3반도체영역(15)은 접지전위(Vss)보다 낮은 제1의 백게이트바이어스전위(VBB1)에 접속되며, 상기 반도체기판(11)은 상기 제1의 백게이트바이어스전위(VBB1)와는 다른 제2의 백게이트바이어스전위(VBB2)에 접속되어 있는 것을 특징으로 하는 반도체장치.
  12. 제11항에 있어서, 상기 반도체기판(11)은 각각 상기 제1 및 제2의 백게이트전위(VBB1, VBB2)를 발생시키는 제1 및 제2의 전위발생회로(62,63)가 설치되어 있는 것을 특징으로 하는 반도체장치.
  13. 제1항에 있어서, 상기 제1도전형은 n형이고, 상기 제2도전형은 p형인 것을 특징으로 하는 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020872A 1990-11-30 1991-11-22 입력보호회로를 갖춘 반도체장치 KR960002094B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP90-340617 1990-11-30
JP34061890 1990-11-30
JP90-340618 1990-11-30
JP34061790 1990-11-30

Publications (2)

Publication Number Publication Date
KR920010888A true KR920010888A (ko) 1992-06-27
KR960002094B1 KR960002094B1 (ko) 1996-02-10

Family

ID=26576752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020872A KR960002094B1 (ko) 1990-11-30 1991-11-22 입력보호회로를 갖춘 반도체장치

Country Status (4)

Country Link
US (2) US5594265A (ko)
EP (1) EP0488340B1 (ko)
KR (1) KR960002094B1 (ko)
DE (1) DE69121845T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408796B1 (ko) * 1995-11-07 2004-03-20 텍트로닉스 인코포레이티드 고대역폭증폭기용입력보호장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232257T2 (de) * 1991-09-30 2002-08-08 Texas Industries, Inc. Durch Verarmung kontrollierte Isolationsstufe
US5485024A (en) * 1993-12-30 1996-01-16 Linear Technology Corporation Electrostatic discharge circuit
JPH07283405A (ja) * 1994-04-13 1995-10-27 Toshiba Corp 半導体装置の保護回路
JP2943738B2 (ja) * 1996-11-29 1999-08-30 日本電気株式会社 半導体装置における静電保護回路
KR100214566B1 (ko) * 1997-04-22 1999-08-02 구본준 입력 보호회로
US5896313A (en) * 1997-06-02 1999-04-20 Micron Technology, Inc. Vertical bipolar SRAM cell, array and system, and a method of making the cell and the array
KR100481836B1 (ko) * 1997-08-26 2006-05-29 삼성전자주식회사 이오에스 보호소자
US6002277A (en) * 1998-04-06 1999-12-14 Intersil Corporation Sample-and-hold circuit having reduced parasitic diode effects and related methods
US6016067A (en) * 1998-04-06 2000-01-18 Intersil Corporation Sample-and-hold circuit having reduced amplifier offset effects and related methods
US6069502A (en) * 1998-04-06 2000-05-30 Intersil Corporation Sample-and-hold circuit having reduced subthreshold conduction effects and related methods
JP4376348B2 (ja) * 1998-05-18 2009-12-02 パナソニック株式会社 半導体装置
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6304423B1 (en) * 1999-06-08 2001-10-16 Delphi Technologies, Inc. Input protection circuit for a semiconductor device
DE19944487B4 (de) * 1999-09-16 2005-04-28 Infineon Technologies Ag ESD-Schutzanordnung für eine Halbleitervorrichtung
US6914306B1 (en) * 2000-08-25 2005-07-05 Micron Technology, Inc. Electrostatic discharge protection device
US6455896B1 (en) * 2001-04-25 2002-09-24 Macronix International Co., Ltd. Protection circuit for a memory array
US7808047B1 (en) * 2002-11-14 2010-10-05 Altera Corporation I/O ESD protection device for high performance circuits
US6919603B2 (en) * 2003-04-30 2005-07-19 Texas Instruments Incorporated Efficient protection structure for reverse pin-to-pin electrostatic discharge
KR101024483B1 (ko) * 2004-05-14 2011-03-23 주식회사 하이닉스반도체 정전기 방전 보호 소자
DE102005027368A1 (de) * 2005-06-14 2006-12-28 Atmel Germany Gmbh Halbleiterschutzstruktur für eine elektrostatische Entladung
WO2010095003A1 (en) * 2009-02-23 2010-08-26 Freescale Semiconductor, Inc. Semiconductor device with appraisal circuitry
JP2010214724A (ja) * 2009-03-16 2010-09-30 Alps Electric Co Ltd サーマルヘッド
US10411086B2 (en) 2014-04-07 2019-09-10 Semiconductor Components Industries, Llc High voltage capacitor and method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3787717A (en) * 1971-12-09 1974-01-22 Ibm Over voltage protection circuit lateral bipolar transistor with gated collector junction
US4100561A (en) * 1976-05-24 1978-07-11 Rca Corp. Protective circuit for MOS devices
JPS53110382A (en) * 1977-03-08 1978-09-27 Nippon Telegr & Teleph Corp <Ntt> Overvoltage protective circuit for integrated circuit
JPS5414173A (en) * 1977-07-04 1979-02-02 Seiko Epson Corp Semiconductor device
JPS58121663A (ja) * 1982-01-13 1983-07-20 Nec Corp 半導体集積回路装置
JPS58161375A (ja) * 1982-03-19 1983-09-24 Toshiba Corp 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路
JPH061833B2 (ja) * 1982-11-11 1994-01-05 株式会社東芝 Ｍｏｓ形半導体装置
JPS59111351A (ja) * 1982-12-16 1984-06-27 Seiko Instr & Electronics Ltd 入力保護回路
JP2537161B2 (ja) * 1983-11-17 1996-09-25 株式会社東芝 Ｍｏｓ型半導体装置
US4757363A (en) * 1984-09-14 1988-07-12 Harris Corporation ESD protection network for IGFET circuits with SCR prevention guard rings
JPS62224057A (ja) * 1986-03-26 1987-10-02 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS63137478A (ja) * 1986-11-28 1988-06-09 Ricoh Co Ltd 保護回路をもつ半導体装置の製造方法
JPS63220564A (ja) * 1987-03-09 1988-09-13 Fujitsu Ltd Ｃ−ｍｏｓｌｓｉの保護回路
JPH07105446B2 (ja) * 1988-01-11 1995-11-13 株式会社東芝 Ｍｏｓ型半導体装置の入力保護回路
JPH01286354A (ja) * 1988-05-12 1989-11-17 Mitsubishi Electric Corp 入力保護手段を有する半導体装置
JPH02119262A (ja) * 1988-10-28 1990-05-07 Toshiba Corp 半導体装置
GB8911360D0 (en) * 1989-05-17 1989-07-05 Sarnoff David Res Center Electronic charge protection devices
FR2649830B1 (fr) * 1989-07-13 1994-05-27 Sgs Thomson Microelectronics Structure de circuit integre cmos protege contre les decharges electrostatiques
JP2644342B2 (ja) * 1989-09-01 1997-08-25 東芝マイクロエレクトロニクス株式会社 入力保護回路を備えた半導体装置
JPH05139065A (ja) * 1991-11-19 1993-06-08 Matsushita Electric Ind Co Ltd 印刷用凹版とそれを用いたオフセツト印刷方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408796B1 (ko) * 1995-11-07 2004-03-20 텍트로닉스 인코포레이티드 고대역폭증폭기용입력보호장치

Also Published As

Publication number Publication date
US5594265A (en) 1997-01-14
DE69121845D1 (de) 1996-10-10
US5949109A (en) 1999-09-07
KR960002094B1 (ko) 1996-02-10
DE69121845T2 (de) 1997-02-06
EP0488340A1 (en) 1992-06-03
EP0488340B1 (en) 1996-09-04

Similar Documents

Publication Publication Date Title
KR920010888A (ko) 입력보호회로를 갖춘 반도체 장치
US4876584A (en) Electrostatic discharge protection circuit
JP3075892B2 (ja) 半導体装置
US4300061A (en) CMOS Voltage regulator circuit
KR950004452A (ko) 반도체 집적회로장치
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
KR920015541A (ko) 아날로그 · 디지탈 혼합탑재 반도체 집적회로의 노이즈 절감방법
KR860002153A (ko) 반도체 장치
US4408245A (en) Protection and anti-floating network for insulated-gate field-effect circuitry
KR960009161A (ko) 반도체 집적회로
US4143391A (en) Integrated circuit device
KR950021502A (ko) 반도체 장치를 전압 서지(voltage surge)로부터 보호하는 보호 회로
KR970005947B1 (ko) 씨모스(cmos) 기술에 의한 모놀리식 집적 센서회로
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR930018718A (ko) Cmos 집적회로
JP3267479B2 (ja) 半導体集積回路装置
KR950020965A (ko) 반도체 장치
US3975718A (en) Semiconductor arrangement, particularly a storage arrangement with field effect transistors, and method of operating the same
GB1219660A (en) Integrated semiconductor circuits
KR900015308A (ko) 정전 보호회로
KR900019224A (ko) 집적 회로의 esd보호용 다이오드
KR960025772A (ko) 반도체 메모리장치의 리스토어 회로 및 그 구조
KR930011296A (ko) 전계효과형 트랜지스터
US7868392B2 (en) Integrated circuit tolerant to the locking phenomenon
KR890008977A (ko) 기판전위검출회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19911122

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19911122

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19950313

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19960117

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19960502

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19960802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19960802

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19990126

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20000127

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20010130

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20020129

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20030130

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20040130

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20050131

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20060131

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20070131

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20080128

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20080128

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee