[go: up one dir, main page]

JPH02119262A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02119262A
JPH02119262A JP63272586A JP27258688A JPH02119262A JP H02119262 A JPH02119262 A JP H02119262A JP 63272586 A JP63272586 A JP 63272586A JP 27258688 A JP27258688 A JP 27258688A JP H02119262 A JPH02119262 A JP H02119262A
Authority
JP
Japan
Prior art keywords
pad
region
wiring
type
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63272586A
Other languages
English (en)
Inventor
Mitsuru Shimizu
満 清水
Hidemasa Fujii
藤井　秀壮
Yoshio Okada
芳夫 岡田
Shozo Saito
斎藤　昇三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP63272586A priority Critical patent/JPH02119262A/ja
Priority to US07/425,950 priority patent/US4994874A/en
Priority to KR1019890015486A priority patent/KR920010845B1/ko
Publication of JPH02119262A publication Critical patent/JPH02119262A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は入力保護回路を内蔵した半導体装置に関する
。
（従来の技術） 人体等に帯電した静電気により、半導体装置が静電破壊
することが知られている。すなわち静電放電、いわゆる
Ｅ　Ｓ　Ｄ　（ｅｌｅｃｔｒｏ　ｓｔａｇｅｄｉｓｃｈ
ａｒｇｅ　）により、半導体装置の特性劣化、接合破壊
、酸化膜破壊等が引き起こされる。特に最近では素子の
微細化に伴い、集積回路（ＩＣ）の静電破壊耐量は低下
する傾向にある。
第３図は一般的なＩＣチップの平面図である。
チップ３１の表面の周辺には複数個のパッド３２〜３４
が配置されている。このうち、パッド３２は電源電圧Ｖ
ｃｃが印加される電源パッド、パッド３３は接地電圧Ｖ
ｓｓが印加される接地パッドであり、パッド３４は信号
入力用もしくは信号出力用の信号パッドである。上記電
源パッド３２にはＶｃｃ用の配線３５が、上記接地パッ
ド３３にはＶｓｓ用の配線３Ｂがそれぞれ接続されてお
り、両配線３５．　Ｈそれぞれはチップ表面の全域にわ
たって施されている。
また、一般にＩＣでは、入力信号用のパッドと人力バッ
ファとの間に入力保護回路を設けることにより、前記の
ＥＳＤによる内部素子の破壊を防止するようにしている
。第４図は従来の半導体装置に設けられる入力保護回路
の部分の等価回路図である。信号入力用のパッド４１は
、拡散層等による寄生抵抗４２及び配線層による寄生抵
抗４３を介して入力バッファ４４の入力端に接続されて
いる。上記両寄生抵抗４２と４３の接続点には寄生バイ
ポーラトランジスタ４５のエミッタが接続されている。
このトランジスタ４５のコレクタは接地電圧Ｖｓｓに接
続されている。また、入力バッファ４４の入力端と接地
電圧Ｖｓｓ間にはダイオード４６が接続されている。
第５図は上記第４図の入力保護回路における寄生バイポ
ーラトランジスタ部分の素子構造を示す断面図である。
Ｎ型基板５１にはＰウェル領域５２が、形成されており
、さらにＰウェル領域５２にはＮ＋型領領域５３〜５５
形成されている。上記Ｎ＋型領領域４の表面には前記抵
抗４２を介して前記パッド４１が接続されており、Ｎ十
型領５３及び５５はそれぞれ接地電圧Ｖｓｓに接続され
ている。ここで前記寄生バイポーラトランジスタ４５は
Ｎ＋型領領域５４エミッタ（もしくはコレクタ）、Ｎ十
型領５３及び５５をコレクタ（もしくはエミッタ）、Ｐ
ウェル領域５２に設けられた図示しないガードリング拡
散層等のＰ十領域をベースとして構成されている。
このような半導体装置をＭＩＬ規格の下でＥＳＤ試験す
る場合には、Ｖｓｓ基準によるものとＶｃｃ基準による
ものの二通りの試験がある。
Ｖｓｓ基準によるＥＳＤ試験は、通常、第３図中の接地
パッド３３をＯｖに設定して行われる。また、Ｖｃｃ基
準によるＥＳＤ試験は、通常、第３図中の電源パッド３
２をＯｖに設定して行われる。
第４図に示すような入力保護回路が設けられた従来の半
導体装置をＶｓｓ基準によりＥＳＤ試験する場合、パッ
ド４１に印加された過剰電圧は寄生バイポーラトランジ
スタ４５を介して第５図中の点線で示すように接地電圧
Ｖｓｓに吸収されるため、過剰電圧による破壊から防止
することができる。
しかし、電源パッドをＯｖに設定して行われるＶｃｃ基
準の試験の場合にはパッド４１に印加された過剰電圧が
逃げる経路が存在しないため、ＥＳＤに対する耐量がＶ
ｓｓ基準の場合よりも小さくなる。実際には、半導体装
置がどのような状態であってもＥＳＤが発生する可能性
がある。このため、従来ではＶｃｃ基準によるＥＳＤ耐
量が小さく、信頼性が低いという欠点がある。
（発明が解決しようとする課題） このように従来の半導体装置はＶｃｃ基準のＥＳＤ耐量
が小さく、信頼性が低いという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、Ｖｃｃ基準及びＶｓｓ基準の両方の
ＥＳＤ耐量が大きく、信頼性の高い半導体装置を提供す
ることにある。
［発明の構成コ （課題を解決するための手段） この発明の半導体装置は第１導電型の半導体基体と、こ
の基体内に形成され、信号入力用のパッドが接続される
第２導電型の第１半導体領域と、上記基体内に形成され
、第１電位の配線に接続される第２導電型の第２半導体
領域と、上記基体内に形成され、第２電位の配線に接続
される第２導電型の第３半導体領域とから構成されてい
る。
（作用） 入力保護回路で形成されている寄生バイポーラトランジ
スタの基準電圧側を一方は電源電圧用の配線、他方は接
地電圧ｅｐＩｉ線に接続する。これにより、両型圧基準
に対して静電破壊耐量が大きくなる。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はこの発明に係る半導体装置の入力保護回路にお
ける寄生バイポーラトランジスタ部分の素子構造を示す
断面図である。Ｎ型基板１１にはＰウェル領域１２が形
成されており、さらにＰウェル領域１２にはＮ＋型領領
域１３〜１５形成されている。
Ｎ十型領域１４の表面には図示しないポリシリコン、拡
散層等による抵抗を介して信号入力用のパッド１６が接
続されている。Ｎ生型領域１３は電源電圧Ｖｃｅ用の配
線、つまり前記第３図に示す配線３５に接続されている
。また、Ｎ＋型領領域１５接地端子Ｖｓｓ用の配線、つ
まり前記第３図に示す配線３Ｂに接続されている。この
結果、図中１７．１８で示すような寄生バイポーラトラ
ンジスタが存在する。
すなわち、Ｎ生型領域１４をエミッタ（もしくはコレク
タ）とし、Ｎ中型領域１３及び１５をコレクタ（もしく
はエミッタ）、Ｐウェル領域１２に設けられた図示しな
いガードリング拡散層等のＰ十領域をベースとして構成
されている。なお、Ｎ＋型頭領１３び１５はパッド１Ｂ
に接続されているＮ生型領域１４に対し、通常の入力電
圧では容易にＰＮ接合による電流が発生しないような距
離に形成されており、ＥＳＤのような過剰な電圧がパッ
ド１Ｂに入力されたときにのみ上記図示しないガードリ
ング拡散等のＰ十領域をベースとして導通し、電源電圧
Ｖｃｃまたは接地電圧Ｖｓｓいずれか吸収され易い方の
配線に過剰電圧が吸収される。
第２図は他の実施例を示す断面図であり、第１図の実施
例におけるＮ型半導体基板の代わりにＰ型半導体基板を
使用した場合の断面図である。Ｐ型基板２１上にＮ十型
領域２２〜２４が形成されている。
また、Ｐ型基板２１には他の回路のためのＮウェル領域
２５が形成されている。Ｎ中型領域２３の表面には図示
しないポリシリコン、拡散層等による抵抗を介して信号
入力用のパッド２Ｂが接続されている。
Ｎ＋型領領域２２電源電圧Ｖｃｅ用の配線、つまり前記
第３−に示す配線３５に接続されている。また、Ｎ＋型
領領域２４接地端子ＶＳＳ用の配線、つまり前記第３図
に示す配線３Ｂに接続されている。そして、上記と同様
にＮ＋型領領域２２び２４はパッド２６に接続されてい
るＮ中型領域２３に対し、通常の入力電圧では容易にＰ
Ｎ接合による電流が発生しないような距離に形成されて
いる。従って、上記第１図の構成と同様に、ＥＳＤのよ
うな過剰な電圧がパッド２６に印加された場合にのみ電
＃、電圧Ｖｃｃまたは接地電圧Ｖｓｓいずれか吸収され
易い方の配線に過剰電圧が吸収されるようになっている
。
［発明の効果］ 以上説明したようにこの発明によれば、静電破壊耐量が
増加し、信頼性の高い半導体装置を提供することができ
る。
【図面の簡単な説明】 第１図はこの発明の一実施例による構成の断面図、第２
図はこの発明の他の実施例による構成の断面図、第３図
はＩＣチップの平面図、第４図は従来の入力保護回路の
構成を示す等価回路図、第５図は第４図回路の一部構成
を示す断面図である。 １１・・・Ｎ型半導体基板、１２・・・Ｐつ土ル領域、
Ｈ，１４，１５・・・Ｎ生型領域、１６・・・パッド、
１７．１８・・・寄生バイポーラトランジスタ。 第１図 出願人代理人　弁理士　鈴江武彦 第２！！Ｉ 第４

Claims (1)

  1. 【特許請求の範囲】 第１導電型の半導体基体と、 上記基体内に形成され、信号入力用のパッドが接続され
    る第２導電型の第１半導体領域と、上記基体内に形成さ
    れ、第１電位の配線に接続される第２導電型の第２半導
    体領域と、 上記基体内に形成され、第２電位の配線に接続される第
    ２導電型の第３半導体領域と を具備したことを特徴とする半導体装置。
JP63272586A 1988-10-28 1988-10-28 半導体装置 Pending JPH02119262A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63272586A JPH02119262A (ja) 1988-10-28 1988-10-28 半導体装置
US07/425,950 US4994874A (en) 1988-10-28 1989-10-24 Input protection circuit for semiconductor integrated circuit device
KR1019890015486A KR920010845B1 (ko) 1988-10-28 1989-10-26 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63272586A JPH02119262A (ja) 1988-10-28 1988-10-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8943494A Division JPH07122715A (ja) 1994-04-27 1994-04-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH02119262A true JPH02119262A (ja) 1990-05-07

Family

ID=17515984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63272586A Pending JPH02119262A (ja) 1988-10-28 1988-10-28 半導体装置

Country Status (3)

Country Link
US (1) US4994874A (ja)
JP (1) JPH02119262A (ja)
KR (1) KR920010845B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056958A (ja) * 1990-11-30 1993-01-14 Toshiba Corp 半導体装置
US5594265A (en) * 1990-11-30 1997-01-14 Kabushiki Kaisha Toshiba Input protection circuit formed in a semiconductor substrate
KR100316502B1 (ko) * 1998-01-12 2002-02-19 다니구찌 이찌로오, 기타오카 다카시 정전 파괴 내성이 개선된 출력 회로를 포함하는 반도체 장치
US6411480B1 (en) 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
US6507067B1 (en) * 1995-08-02 2003-01-14 Stmicroelectronics S.R.L. Flash EEPROM with integrated device for limiting the erase source voltage
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置
KR100493006B1 (ko) * 1998-06-16 2005-08-04 삼성전자주식회사 정전기보호역할을겸하는블락가드링구조

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644342B2 (ja) * 1989-09-01 1997-08-25 東芝マイクロエレクトロニクス株式会社 入力保護回路を備えた半導体装置
DE3930697A1 (de) * 1989-09-14 1991-03-28 Bosch Gmbh Robert Steuerbare temperaturkompensierte spannungsbegrenzungseinrichtung
US5304839A (en) * 1990-12-04 1994-04-19 At&T Bell Laboratories Bipolar ESD protection for integrated circuits
US5514893A (en) * 1992-01-05 1996-05-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device for protecting an internal circuit from electrostatic damage
US5293057A (en) * 1992-08-14 1994-03-08 Micron Technology, Inc. Electrostatic discharge protection circuit for semiconductor device
WO1994005042A1 (en) * 1992-08-14 1994-03-03 International Business Machines Corporation Mos device having protection against electrostatic discharge
US5268588A (en) * 1992-09-30 1993-12-07 Texas Instruments Incorporated Semiconductor structure for electrostatic discharge protection
US5365103A (en) * 1993-02-25 1994-11-15 Hewlett-Packard Company Punchthru ESD device along centerline of power pad
JPH07283405A (ja) * 1994-04-13 1995-10-27 Toshiba Corp 半導体装置の保護回路
US5528064A (en) * 1994-08-17 1996-06-18 Texas Instruments Inc. Structure for protecting integrated circuits from electro-static discharge
KR100372905B1 (ko) * 1994-09-13 2003-05-01 애질런트 테크놀로지스, 인크. 산화물영역보호장치
JP3332123B2 (ja) * 1994-11-10 2002-10-07 株式会社東芝 入力保護回路及びこれを用いた半導体装置
JP2822915B2 (ja) * 1995-04-03 1998-11-11 日本電気株式会社 半導体装置
JP2643904B2 (ja) * 1995-04-20 1997-08-25 日本電気株式会社 静電保護素子
US5682047A (en) * 1995-06-07 1997-10-28 Lsi Logic Corporation Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection
US5637887A (en) * 1995-06-07 1997-06-10 Lsi Logic Corporation Silicon controller rectifier (SCR) with capacitive trigger
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
WO1997010615A1 (en) * 1995-09-11 1997-03-20 Analog Devices, Inc. (Adi) Electrostatic discharge protection network and method
KR100214566B1 (ko) * 1997-04-22 1999-08-02 구본준 입력 보호회로
US5936284A (en) * 1997-11-03 1999-08-10 Sgs-Thomson Microelectronics S.R.L. Electrostatic discharge protection circuit and transistor
GB2336241B (en) * 1998-01-15 2000-06-14 United Microelectronics Corp Substrate-triggering electrostatic dicharge protection circuit for deep-submicron integrated circuits
US6304423B1 (en) * 1999-06-08 2001-10-16 Delphi Technologies, Inc. Input protection circuit for a semiconductor device
JP2004235199A (ja) * 2003-01-28 2004-08-19 Renesas Technology Corp 半導体装置
US7541648B2 (en) * 2005-01-21 2009-06-02 Micron Technology, Inc. Electrostatic discharge (ESD) protection circuit
CN105912069B (zh) * 2016-06-27 2018-05-01 无锡中感微电子股份有限公司 一种双极型晶体管和电流偏置电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159766A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPS63172454A (ja) * 1987-01-10 1988-07-16 Mitsubishi Electric Corp 半導体集積回路
JPS63276265A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体集積回路の入出力保護回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548474A (en) * 1977-06-22 1979-01-22 Hitachi Ltd Gate protection unit
JPS58182861A (ja) * 1982-04-21 1983-10-25 Hitachi Ltd 半導体装置
JPS6132464A (ja) * 1984-07-24 1986-02-15 Nec Corp Ｃｍｏｓ型集積回路装置
JPS6173375A (ja) * 1984-09-19 1986-04-15 Hitachi Ltd 半導体集積回路装置
JPS62115764A (ja) * 1985-11-15 1987-05-27 Hitachi Vlsi Eng Corp 半導体集積回路装置
IT1186227B (it) * 1985-12-03 1987-11-18 Sgs Microelettronica Spa Dispositivo di protezione contro le sovratensioni in ingresso per un circuito integrato di tipo mos
JPS63233560A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 入力保護回路を備えた半導体集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
US4789917A (en) * 1987-08-31 1988-12-06 National Semiconductor Corp. MOS I/O protection using switched body circuit design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159766A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd 半導体装置
JPS63172454A (ja) * 1987-01-10 1988-07-16 Mitsubishi Electric Corp 半導体集積回路
JPS63276265A (ja) * 1987-05-08 1988-11-14 Nec Corp 半導体集積回路の入出力保護回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056958A (ja) * 1990-11-30 1993-01-14 Toshiba Corp 半導体装置
US5594265A (en) * 1990-11-30 1997-01-14 Kabushiki Kaisha Toshiba Input protection circuit formed in a semiconductor substrate
US5949109A (en) * 1990-11-30 1999-09-07 Kabushiki Kaisha Toshiba Semiconductor device having input protection circuit
US6507067B1 (en) * 1995-08-02 2003-01-14 Stmicroelectronics S.R.L. Flash EEPROM with integrated device for limiting the erase source voltage
KR100316502B1 (ko) * 1998-01-12 2002-02-19 다니구찌 이찌로오, 기타오카 다카시 정전 파괴 내성이 개선된 출력 회로를 포함하는 반도체 장치
KR100493006B1 (ko) * 1998-06-16 2005-08-04 삼성전자주식회사 정전기보호역할을겸하는블락가드링구조
US6411480B1 (en) 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR920010845B1 (ko) 1992-12-19
US4994874A (en) 1991-02-19
KR900007100A (ko) 1990-05-09

Similar Documents

Publication Publication Date Title
JPH02119262A (ja) 半導体装置
US6538266B2 (en) Protection device with a silicon-controlled rectifier
US5721656A (en) Electrostatc discharge protection network
US5548134A (en) Device for the protection of an integrated circuit against electrostatic discharges
US4876584A (en) Electrostatic discharge protection circuit
JP2958202B2 (ja) 半導体装置
KR910009355B1 (ko) Mos형 반도체장치의 입력보호회로
EP0488340B1 (en) Semiconductor device having input protection circuit
US5336908A (en) Input EDS protection circuit
JP2679046B2 (ja) メモリ装置
EP0772237A2 (en) Semiconductor device including protection means
US6288884B1 (en) MOS buffer immun to ESD damage
US6583476B1 (en) Electrostatic discharge protection for integrated semiconductor devices using channel stop field plates
JPH07122715A (ja) 半導体装置
JP2000133775A (ja) 保護素子
JPH0766958B2 (ja) 静電保護回路
JP2634362B2 (ja) 入出力保護回路
JPS6123353A (ja) 過電圧保護素子
JP2926801B2 (ja) 半導体集積装置
JPH0770707B2 (ja) Ｃｍｏｓ入力保護回路
JP3157377B2 (ja) 半導体装置
JPS59200454A (ja) 静電破壊保護素子
JPH0494164A (ja) 半導体集積回路装置
JPH01218041A (ja) 静電気保護素子
JPS58145155A (ja) 半導体装置