JPS63276265A - 半導体集積回路の入出力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路の入出力保護回路に関する。

〔従来の技術〕

近年、半導体集積回路は益々高集積、高性能化を目的と
し、微細化されつつある。一方、その用途も多方面に拡
がり、その使用項境も苛酷なものとなる傾向にある。し
たがって、静電破壊という観点から見ると二重に厳しい
状況にあり、優れた静電破壊対策用入出力保護回路が必
要とされている。

第５図、第６図はそれぞれ半導体集積回路の入出力保護
回路の従来例の回路図である。

第５図の入出力保護回路は、ＮＰＮ保護トランジスタ２
１のコレクタ１Ｂが、入出力端子３と入出力回路１８を
結ぶ入出力配線１３に、エミッタ１９が接地配線５に、
ベースが抵抗１５を介して接地配線５にそれぞれ接続さ
れて構成されている。この入出力保護回路においては、
正の静電パルスが入出力端子３と接地配線間に加えられ
た場合には、保護トランジスタ２１のコレクターベース
耐圧以上の電圧で、保護トランジスタ２１がトランジス
タ動作を起し、低いインピーダンスで静電荷をバイパス
する。負の静電パルスが加えられた場合には、保護トラ
ンジスタ２１の基板とコレクタによるＰＮダイオードが
順方向動作を起こし、静電荷をパイ、パスする。また、
静電パルスが入出力端子３と電源配線４の間に加えられ
た場合には、静電荷が入出力端子３から保護トランジス
タ２１、接地配線５、入出力回路１Ｂまたは内部回路１
７を介して電源配線４に吸収される。

第６図の入出力保護回路は、接地配線５から入出力配線
１３への向き、および入出力配線１３から電源配線４へ
の向きをそれぞれ順方向として保護ダイオード２２．２
３が接続されて構成されている。この入出力保護回路に
おいては、入出力端子３と接地配線５間に加えられるブ
レークダウン電圧以上の静電パルスに対してはダイオー
ド２２が、また、入出力端子３と電源配線４間に加えら
れるブレークダウン電圧以上の静電パルスに対してはダ
イオード２３がそれぞれ機能し、入出力回路１６を保護
する。

〔発明が解決しようとする問題点〕 上述した従来の半導体集積回路の入出力保護回路は、次
の欠点がある。

１）第５図の入出力保護回路は、静電パルスが入出力端
子と電源配線間に加えられた場合に、静電荷が吸収され
る経路にある入出力回路１Ｂまたは内部回路１７のイン
ピーダンスが高いときには、入出力回路１６または内部
回路１７とともに直列に該経路を構成している保護トラ
ンジスタ２１がその機能を果さないことになる。

２）第６図の入出力保護回路は第５図の回路の欠点をも
たないが、入出力端子３の電位が電源配線４の電位より
ダイオード２３の順方向電圧分高くなると、入出力端子
３から電源配線４に電流が流れ込み、集積回路の入出力
インピーダンスが低下する０例えば、入力または出力端
子が相互に接続されている複数個の集積回路からなるシ
ステムの少くとも１個の集積回路において電源が接続さ
れておらず、電源配線が抵抗を介して接地端子と接続さ
れ、その結果、電源配線が接地電位になっているような
場合には、該入力または出力端子から入出力する正極性
のパルスに対して、前記の入出力インピーダンスの低下
が起る。このように入力または出力端子が相互に接続さ
れている複数個の集積回路からなるシステムにおいても
、システム全体として稼動可能なように、その集積回路
の入力または出力端子が高インピーダンス状態であるこ
とが要求される場合には、上記のインピーダンス低下は
許容されないものとなる。

〔問題点を解決するための手段〕

本発明の半導体集積回路の入出力保護回路は。

コレクタが、入出力端子と入出力回路を接続する入出力
配線に、エミッタが接地配線にそれぞれ接続され、コレ
クターベース接合がＮＰ接合の場合にはベースは抵抗を
介して接地されているか、または開放状態にされ、コレ
クターベース接合がＰＮｆｌｉ合の場合にはベースは開
放状態にされている第１のバイポーラトランジスタと、 コレクタが前記入出力配線に、エミッタは電源配線にそ
れぞれ接続され、ベースが開放状態にされている第２の
バイポーラトランジスタを有す有する。

〔作用〕

このように、第１のバイポーラトランジスタのコレクタ
ーエミッタ耐圧もしくはコレクターベース耐圧以上の電
圧が入出力配線と接地配線間に印加されたとき、または
第２のバイポーラトランジスタのコレクターエミッタ耐
圧以上の電圧が入出力配線と電源配線間に印加されたと
き、それぞれのトランジスタがブレークダウンするよう
にすることにより、入出力端子に高圧の静電パルスが印
加されても、静電荷をブレークダウン電流としてバイパ
スさせて入出力回路を保護することができるばかりでな
く、電源配線が接地電位になった場合においても、ＰＮ
接合の逆方向特性によって、通常の動作レベルの入出力
信号に対して入出力インピーダンスを高い状態に保つこ
とができる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の半導体集積回路の入出力保護回路の第
１の実施例の等価回路図、第２図は第１図の等両回路の
半導体集積回路の断面図である。

本実施例の入出力保護回路は、入出力端子３と入出力回
路１６を結ぶ入出力配線１３に、ＮＰＮ保護トランジス
タ１とＮＰＮ保護トランジスタ２との共通コレクタ８Ｎ
（第２図参Ｗ！、）が接続され、また、トランジスタ１
のエミッタ９Ｎは接地配線５に、トランジスタ２のエミ
ッタＩＯＮは電源配線４に接続され、トランジスタｌお
よび２のベースＢＰ、　？Ｐはいずれもオープン状態に
された構成を有する。

それぞれのＮＰＮ保護トランジスタ１．２は、Ｐ型基板
２ＯＰ上に、共通のコレクタ領域であるＮ型領域８Ｎが
形成され、該領域８Ｎ内にそれぞれのベース領域である
Ｐ型領域θＰ、　７Ｐが、さらにこれらＰ型領域８Ｐ、
　？Ｐ内にはそれぞれのエミッタ領域であるＮ型領域９
Ｎ、　ＩＯＮが形成されて構成されている。集積回路表
面の絶縁膜１４にはそれぞれのトランジスタ１．２のコ
レクタ領域８Ｎ、トランジスタ１のエミッタ領域９Ｎ、
トランジスタ２のエミッタ領域ＩＯＨの電極取出し用開
口部が設けられ、その上にメタル電極８．９．１０が設
けられ、これらメタル電極８．９．１０は人出カ配線１
３、接地配線５、電源配線４にそれぞれ接続されている
。

次に、本実施例の動作について説明する。

第２図の集積回路において、入出力端子３と接地配線５
間にコレクターエミッタ耐圧以上の電圧の静電パルスが
加わった場合には第５図の従来の回路と同様にＮＰＮ）
ランジスタ１が機能して静電荷がバイパスされる。また
、入出力端子３と電源配線４間にエミッターコレクタ耐
圧以上の電圧の負の静電パルスが印加された場合には、
ＮＰＮトランジスタ２のエミッターコレクタ間がブレー
クダウンし、ＮＰＮ）ランジスタ２の逆方向動作により
静電荷がバイパスされ、正の静電パルスが印加された場
合には、コレクターエミッタ間がブレークダウンし、Ｎ
ＰＮ　トランジスタ２の順方向動作により静電荷がバイ
パスされる。入出力端子３に通常の動作レベルの電位が
加わっている場合には、たとえ電源配線４が接地電位の
場合でもコレクタベース接合（ＮＰ接合）の逆方向特性
により入出力端子から見た入出力保護構造は高インピー
ダンス状態に保たれている。

なお１本実施例において入出力端子３と接地配線５間に
静電パルスが印加されたとき、ＮＰＮトランジスタが機
能して静電荷がバイパスされることは前述のとおりであ
るが、この動作が、第５図の場合と異るのは次の点であ
る。すなわち、接地配線５に対し入出力配線１３に正の
静電パルスが印加されたとき、第５図の保護トランジス
タ２！は、コレクターベース耐圧１例えば２０Ｖ以上の
静電パルスでブレークダウンしてトランジスタ動作状態
となるのに対し、本実施例のトランジスタ１は、コレク
ターエミッタ耐圧、例えばＩＯＶ以上の静電パルスでブ
レークダウンし、トランジスタ動作状態になることであ
る。したがって、コレクターベース耐圧以上の静電パル
スでブレークダウンさせる必要がある場合には第５図の
回路と同様にベースを抵抗を介して接地配線５に接続す
ればよい。

第３図は本発明の半導体集積回路の入出力保護回路の第
２の実施例の等価回路図、第４図は第３図の等両回路の
半導体集積回路の断面図である。

本実施例の入出力保護回路は、入出力端子３と入出力回
路ＩＢを結ぶ入出力配線１３にＰＮＰ保護トランジスタ
１１のコレクタ８１ＰとＰＮＰ保護トランジスタ１２の
コレクタ８２Ｐが接続され、トランジスタ１１のエミッ
タθＰは接地配線５に、トランジスタ１２のエミッタＩ
ＯＰは電源配線４に接続され、トランジスタ１１および
１２のベース８Ｎ、　７Ｎはいずれもオープン状態にさ
れた構成を有する。

それぞれのＰＮＰ）ランジスタ１１．１２はＰ型基板２
０Ｐ上にトランジスタ１１のベース領域であるＮ型領域
θＮ、トランジスタ１２のベース領域であるＮ型領域７
Ｎが形成され、ベース領域８Ｎ内にはそれぞれトランジ
スタ１１のコレクタ領域、エミッタ領域となるＰ型鋼域
８１Ｐ、　！ＪＰが、また、ベース領域７Ｎにはそれぞ
れトランジスタ１２のコレクタ領域、エミッタ領域とな
るＰ型側域ｅ２ｐ、　ｔｏｐが形成されて構成されてい
る。集積回路表面の絶縁膜１４には開口部が設けられて
、トランジスタ１１のコレクタ用メタル電極８Ｉ、エミ
ッタ用メタル電極９、トランジスタ１２のコレクタ用メ
タル電極８２．エミッタ用メタル電極１０が形成されて
いる。トランジスタ１１．１２のコレクタ用メタル電極
８Ｉｎ　ａ２は入出力配線１３に、トランジスタ１１の
エミッタ用メタル電極９は接地配線５に、トランジスタ
１２のエミッタ用メタル電極ｌＯは電源配線４に接続さ
れている。

次に、本実施例の動作について説明する。

入出力端子３と接地配線５間にＰＮＰ　）ランジスタ１
１のコレクターエミッタ耐圧以上の静電パルスが印加さ
れた場合にはトランジスタ１１がブレークダウンしてト
ランジスタ動作により静電荷をバイパスさせる。一方、
入出力端子３と電源配線４間にＰＮＰ）ランジスタ１２
のコレクターエミッタ耐圧以上の静電パルスが印加され
た場合には、トランジスタ１２がブレークダウンし、ト
ランジスタ動作により静電荷をバイパスさせる。

なお、第１の実施例では、２つの保護トランジスタとし
ていずれもＮＰＮ）ランジスタを、また、第２の実施例
ではいずれもＰＮＰトラ−ンジスタを使用した場合を示
したが、ＮＰＮ　）ランジスタとＰＮＰ）ランジスタの
組み合わせ、例えば一方のトランジスタとしてＮＰＮ）
ランジスタを、また、他方のトランジスタとしてＰＮＰ
トランジスタを用いる場合も本発明請求の範囲に含まれ
ることはもちろんである。

〔発明の効果〕

以上説明したように本発明は、第１のバイポーラトラン
ジスタのコレクターエミッタ耐圧もしくはコレクターベ
ース耐圧以上の電圧が入出力配線と接地配線間に印加さ
れたとき、または第２のバイポーラトランジスタのコレ
クターエミッタ耐圧以上の電圧が入出力配線と電源配線
間に印加されたとき、それぞれのトランジスタがブレー
クダウンするようにすることにより、入出力端子に高圧
の静電パルスが印加されても、静電荷をブレークダウン
電流としてバイパスさせて入出力回路を保護することが
できるばかりでなく、電源配線が接地電位になった場合
においても、ＰＮ接合の逆方向特性によって、通常の動
作レベルの入出力信号に対して入出力インピーダンスを
高い状態に保つことができる効果がある。

【図面の簡単な説明】

第１図、第３図はそれぞれ本発明の半導体集積回路の入
出力保護回路の第１、第２の実施例の等価回路図、第２
図、第４図はそれぞれ第１図、第３図の等価回路の半導
体集積回路の断面図、第５図、第６図はそれぞれ半導体
集積回路の入出力保護回路の従来例の回路図である。 １．２・・・Ｎ型保護トランジスタ、 ３・・・・・・・・・入出力端子、 ４・・・・・・・・・電源配線、 ５・・・・・・・・・接地配線、 ８Ｎ、　ＢＰ、　７Ｎ、　７Ｐ・・・・・・ベース領域
。 ８＋　８１１８２・・・・・・コレクタメタル電極、８
Ｎ、　　８．Ｐ、　　ａ２ｐ・・・・・・コレクタ領域
、９・・・・・・・・・エミッタメタル電極、９Ｎ、　
９Ｐ・・・エミッタ領域。 １０・・・・・・・・・エミッタメタル電極、ＩＯＮ、
　ＩＯＰ・・・エミッタ領域、１１、１２・・・ＰＮＰ
保護トランジスタ。 １３・・・・・・・・・入出力配線。 １４・・・・・・・・・絶縁膜。 １Ｂ・・・・・・・・・入出力回路。 １７・・・・・・・・・内部回路、 ２０Ｐ・・・・・・Ｐ型基板。

Claims (1)

1. 【特許請求の範囲】 コレクタが、入出力端子と入出力回路を接続する入出力
   配線に、エミッタが接地配線にそれぞれ接続され、コレ
   クターベース接合がＮＰ接合の場合にはベースは抵抗を
   介して接地されているか、または開放状態にされ、コレ
   クターベース接合がＰＮ接合の場合にはベースは開放状
   態にされている第１のバイポーラトランジスタと、 コレクタが前記入出力配線に、エミッタが電源配線にそ
   れぞれ接続され、ベースが開放状態にされている第２の
   バイポーラトランジスタを有する半導体集積回路の入出
   力保護回路。