KR20110031099A

KR20110031099A - 발광 소자

Info

Publication number: KR20110031099A
Application number: KR1020100088640A
Authority: KR
Inventors: 고오스께 야하따; 나오끼 나까죠오; 마사오오 가미야
Original assignee: 도요다 고세이 가부시키가이샤
Priority date: 2009-09-18
Filing date: 2010-09-10
Publication date: 2011-03-24
Anticipated expiration: 2030-09-10
Also published as: CN102024891A; JP2011066304A; JP5152133B2; TWI434438B; KR101091403B1; CN102024891B; US20110068359A1; US8247823B2; TW201119087A

Abstract

발광 소자는, 제1 반도체층, 발광층, 및 제2 반도체층을 포함하는 반도체 적층 구조와, 상기 반도체 적층 구조 상에 제공된 절연층과, 상기 절연층, 발광층, 및 제2 반도체층의 내부에서 수직 방향으로 연장되는 제1 수직 도전부와 상기 절연층의 내부에서 평면 방향으로 연장되는 제1 평면 도전부를 포함하며 상기 제1 반도체층에 전기적으로 접속되는 제1 배선과, 상기 절연층의 내부에서 수직 방향으로 연장되는 제2 수직 도전부와 상기 절연층의 내부에서 평면 방향으로 연장되는 제2 평면 도전부를 포함하며 상기 제2 반도체층에 전기적으로 접속되는 제2 배선을 포함한다.

Description

발광 소자{LIGHT-EMITTING ELEMENT}

본 출원은 2009년 9월 18일 자로 출원된 일본 특허 출원 제2009-217231호에 기초하며, 그 전체 내용은 본 명세서에 참조로서 포함된다.

본 발명은 플립 칩형의 발광 소자에 관한 것이다.

종래에는, 반도체층 위에 형성된 확산 전극과, 일부에 개구부를 구비하며 상기 확산 전극의 표면을 피복하는 패시베이션 막과, 상면에 땜납층을 갖는 접합 전극을 구비하며, 확산 전극 표면의 패시베이션 막의 개구부의 저부에, 개구부보다 큰 직경을 가지고 확산 전극보다 평탄한 표면을 가지는 버퍼 전극이 형성되고, 접합 전극이 상기 버퍼 전극에 접속되는, 반도체 발광 소자가 알려져 있다(예를 들어, 일본 공개 특허 공보 제2008-288548호).

일본 공개 특허 공보 제2008-288548호에 기재된 반도체 발광 소자에서, 확산 전극의 표면에 버퍼 전극이 형성되고, 버퍼 전극보다도 작은 개구부가 버퍼 전극 상의 패시베이션 막 상에 형성되고, 버퍼 전극의 표면이 편평하므로, 버퍼 전극과 패시베이션 막 사이의 접착을 보장할 수 있고, 버퍼 전극과 패시베이션 막 사이의 계면으로부터 횡방향으로의 에칭의 진행을 억제할 수 있다.

그러나, 일본 공개 특허 공보 제2008-288548호에 기재된 반도체 발광 소자에서는, 오믹 전극으로서의 p 전극 및 n 전극이, p 전극 및 n 전극의 바로 위에 제공된 비어를 통해서 접합 전극에 전기적으로 접속되기 때문에, 접합 전극의 배치의 자유도의 개선이 제한된다. 특히, p 전극 및 n 전극이 복잡한 방식 또는 복잡한 형상으로 배치된 경우에는, 접합 전극의 배치도 마찬가지로 복잡해지기 쉽다.

따라서, 본 발명의 목적은, 오믹 전극의 배치 및 형상이 복잡하더라도, 접합 전극의 배치 및 형상의 설계의 자유도가 높은 발광 소자를 제공하는 것이다.

(1) 본 발명의 일 실시예에 따르면, 발광 소자는,

제1 도전형의 제1 반도체층, 발광층, 및 상기 제1 도전형과는 상이한 제2 도전형의 제2 반도체층을 포함하는 반도체 적층 구조이며, 질화물 화합물 반도체를 포함하는 반도체 적층 구조와,

상기 반도체 적층 구조 상에 제공된 절연층과,

상기 절연층, 상기 발광층, 및 상기 제2 반도체층의 내부에서 수직 방향으로 연장되는 제1 수직 도전부와, 상기 절연층의 내부에서 평면 방향으로 연장되는 제1 평면 도전부를 포함하고, 상기 제1 반도체층에 전기적으로 접속되는 제1 배선과,

상기 절연층의 내부에서 수직 방향으로 연장되는 제2 수직 도전부와, 상기 절연층의 내부에서 평면 방향으로 연장되는 제2 평면 도전부를 포함하고, 상기 제2 반도체층에 전기적으로 접속되는 제2 배선을 포함한다.

본 발명의 상기 실시예(1)에서, 이하의 변경 및 변형이 이루어질 수 있다.

(i) 상기 발광 소자는,

상기 절연층 상에 제공되고, 상기 제1 배선에 전기적으로 접속되는 제1 접합 전극과,

상기 절연층 상에 제공되고, 상기 제2 배선에 전기적으로 접속되는 제2 접합 전극을 더 포함한다.

(ii) 상기 발광층으로부터 방출된 광을 반사하는 반사층이 상기 절연층 내부에 포함된다.

(iii) 상기 제1 및 제2 평면 도전부는 동일 평면 상에 제공된다.

(iv) 상기 제1 및 제2 평면 도전부는 상이한 평면 상에 제공된다.

(v) 상기 제1 및 제2 접합 전극은 동일 평면 상에 제공된다.

(vi) 상기 발광 소자는,

상기 제1 반도체층과 오믹 접촉하는 제1 오믹 전극과,

상기 제2 반도체층과 오믹 접촉하는 투명 도전층과,

상기 투명 도전층과 오믹 접촉하는 제2 오믹 전극을 더 포함하며,

상기 제1 배선은 상기 제1 오믹 전극에 전기적으로 접속되고, 상기 제2 배선은 상기 제2 오믹 전극에 전기적으로 접속된다.

(vii) 상기 제1 오믹 전극을 구성하는 재료는 상기 제2 오믹 전극을 구성하는 재료와 동일하다.

(viii) 상기 제1 배선을 구성하는 재료는 상기 제2 배선을 구성하는 재료와 동일하다.

(ix) 상기 제1 및 제2 접합 전극은 각각 평면도로 봤을 때, 노치부를 가진다.

본 발명의 일 실시예에 따르면, 발광 소자는, 화합물 반도체(즉, p 전극 및 n 전극)와 오믹 접촉하는 전극이, 발광 소자의 두께 방향으로, 전극으로 전류를 공급하는 배선(즉, p측 배선 및 n측 배선)으로부터, 투명 도전층과 접촉하는 하부 절연층에 의해, 이격되도록 구성된다. 결과로서, 복수의 p측 전극 및 복수의 n측 전극을 반도체층 상에 독립적으로 제공하는 것이 가능하고, p측 전극은 각각의 p측 전극 상방에 배치된 비어를 통해서 p측 배선에 의해 서로 전기적으로 접속될 수 있으며, 복수의 n측 전극은 각각의 n측 전극의 상방에 배치된 비어를 통해서 전기적으로 접속될 수 있다. 따라서, p 전극 및 n 전극의 형상 및 배치에 상관없이 p측 접합 전극 및 n측 접합 전극의 형상 및 배치를 자유롭게 설계할 수 있다.

다음으로, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

도 1a는 본 발명의 제1 실시 형태의 발광 소자를 도시한 평면도.
도 1b는 본 발명의 제1 실시 형태의 발광 소자를 도시한 종단면도.
도 1c는 본 발명의 제1 실시 형태의 발광 소자를 도시한 종단면도.
도 2a는 본 발명의 제1 실시 형태의 발광 소자의 제조 공정을 도시한 개략도.
도 2b는 본 발명의 제1 실시 형태의 발광 소자의 제조 공정을 도시한 개략도.
도 2c는 본 발명의 제1 실시 형태의 발광 소자의 제조 공정을 도시한 개략도.
도 3은 본 발명의 제2 실시 형태의 발광 소자를 도시한 평면도.
도 4는 본 발명의 제3 실시 형태의 발광 소자를 도시한 평면도.
도 5는 p 전극의 면적률과 발광 소자의 총 방사속 사이의 관계를 도시한 도면.
도 6은 n 전극의 면적률과 발광 소자의 총 방사속 사이의 관계를 도시한 도면.
도 7은 전류 밀도와 외부 양자 효율 사이의 관계를 도시한 도면.
도 8a는 발광 소자(1)의 발광 상태를 도시한 도면.
도 8b는 발광 소자(1)의 p 전극 및 n 전극의 수를 바꾼 변형예(1)의 발광 소자의 발광 상태를 도시한 도면.
도 8c는 발광 소자(2)의 p 전극 및 n 전극의 수를 바꾼 변형예(1)의 발광 소자의 발광 상태를 도시한 도면.
도 9a는 발광 소자에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시하는 도면.
도 9b는 발광 소자에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면.
도 10a는 변형예(1)의 발광 소자에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시한 도면.
도 10b는 변형예(1)의 발광 소자에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면.
도 11a는 변형예(2)의 발광 소자에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시한 도면.
도 11b는 변형예(2)의 발광 소자에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면.

제1 실시 형태

도 1a는 본 발명의 제1 실시 형태의 발광 소자의 상면을 개략적으로 도시하고, 도 1b 및 도 1c는 본 발명의 제1 실시 형태의 발광 소자의 개략적인 종단면도를 도시한다. 구체적으로 도 1b는 도 1a의 A-A선을 따라 취한 발광 소자의 개략 종단면도를 도시하고, 도 1c는 도 1a의 B-B선을 따라 취한 발광 소자의 개략 종단면도를 도시한다.

발광 소자(1)의 구조

도 1b 및 도 1c에 도시된 바와 같이, 본 발명의 제1 실시 형태의 발광 소자(1)는 예를 들어, C면(0001)을 갖는 사파이어 기판(10), 사파이어 기판(10) 위에 제공된 버퍼층(20), 버퍼층(20) 위에 제공된 n측 접촉층(22), n측 접촉층(22) 위에 제공된 n측 클래드층(24), n측 클래드층(24) 위에 제공된 발광층(25), 발광층(25) 위에 제공된 p측 클래드층(26), 및 p측 클래드층(26) 위에 제공된 p측 접촉층(28)을 포함하는 반도체 적층 구조를 가진다.

또한, 발광 소자(1)에는 p측 접촉층(28) 위에 제공된 투명 도전층(30)과, 투명 도전층(30) 상의 일부의 영역에 제공된 복수의 p 전극(40)이 제공된다. 또한, 발광 소자(1)에는 p측 접촉층(28)으로부터 적어도 n측 접촉층(22)의 표면까지 형성된 복수의 비어에 의해 노출된 n측 접촉층(22) 상에 제공된 복수의 n 전극(42)과, 비어의 내면 및 투명 도전층(30) 위에 제공된 하부 절연층(50)과, 하부 절연층(50)의 내부에 제공된 반사층(60)이 제공된다. 반사층(60)은 p 전극(40) 및 n 전극(42)의 상방을 제외한 부분에 제공된다.

또한, 투명 도전층(30)에 접촉하는 하부 절연층(50)은, 각 p 전극(40) 상에서 수직 방향으로 연장되는 비어(50a)와, 각 n 전극(42) 상에서 수직 방향으로 연장되는 비어(50b)를 가진다. 또한, p 배선(70)과 n 배선(72)이 발광 소자(1) 내의 하부 절연층(50) 상에 제공된다. p 배선(70)은 하부 절연층(50) 상에서 평면 방향으로 연장되는 제2 평면 도전부(700)와, 비어(50a)를 통해서 각각의 p 전극(40)에 전기적으로 접속된 복수의 제2 수직 도전부(702)를 가진다. 또한, n 배선(72)은, 하부 절연층(50) 상에서 평면 방향으로 연장되는 제1 평면 도전부(720)와, 하부 절연층(50)의 비어(50b) 및 반도체 적층 구조에 형성된 비어를 통해서 각각의 n 전극(42)에 전기적으로 접속된 복수의 제1 수직 도전부(722)를 가진다. 또한, 발광 소자(1)에는, p 배선(70), n 배선(72), 및 투명 도전층(30)에 접촉하는 하부 절연층(50) 상에 제공된 상부 절연층(80)과, 상부 절연층(80)에 제공된 p측 개구(80a)를 통해서 p 배선(70)에 전기적으로 접속되는 p측 접합 전극(90)과, 상부 절연층(80)에 제공된 n측 개구(80b)를 통해서 n 배선(72)에 전기적으로 접속된 n측 접합 전극(92)이 제공된다.

본 실시 형태에서는, p 배선(70)의 제2 평면 도전부(700) 및 n 배선(72)의 제1 평면 도전부(720)는, 투명 도전층(30)에 접촉하는 하부 절연층(50)의 표면 상에 각각 형성됨으로써, 동일 평면 위에 제공된다. 또한, 본 실시 형태에서, p측 접합 전극(90) 및 n측 접합 전극(92)은, 상부 절연층(80)의 표면 상에 형성됨으로써, 동일 평면 위에 제공된다.

반도체 적층 구조

여기서, 버퍼층(20), n측 접촉층(22), n측 클래드층(24), 발광층(25), p측 클래드층(26), 및 p측 접촉층(28)은 각각 III 족 질화물 화합물 반도체로 형성된다. III 족 질화물 화합물 반도체에 대해서, 예를 들어, Al_xGa_yIn₁ _-x- _yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되는 제4기 III 족 질화물 화합물 반도체를 사용할 수 있다.

본 실시 형태에서, 버퍼층(20)은 AlN으로 형성된다. n측 접촉층(22)과 n측 클래드층(24)은, 각각 소정량의 n형 불순물(예를 들어, Si)로 도핑된 n-GaN으로 각각 형성된다. 또한, 발광층(25)은 복수의 우물층과 복수의 배리어층을 포함하는 다중 양자 우물 구조를 가진다. 발광층(25)은 예를 들어, GaN, InGaN, AlGaN 등으로 형성된다. 또한, p측 클래드층(26)과 p측 접촉층(28)은 소정량의 p형 불순물(예를 들어, Mg)으로 도핑된 p-GaN으로 각각 형성된다.

투명 도전층 (30), p 전극(40), 및 n 전극(42)

투명 도전층(30)은 도전성 산화물로 형성된다. 투명 도전층(30)은, 예를 들어, ITO(Indium Tin Oxide)로 형성될 수 있다. 또한, p 전극(40)을 구성하는 재료는 n 전극(42)을 구성하는 재료와 동일하다. p 전극(40) 및 n 전극(42)이 다층으로 형성될 때, 각각은 동일한 층 구조를 가진다는 점에 유의해야 한다. p 전극(40) 및 n 전극(42)은, 예를 들어, Ni 또는 Cr, Au, 및 Al을 함유하는 금속 재료로 형성된다. 특히, n측 접촉층(22)이 n형 GaN으로 형성되는 경우, n 전극(42)은, 접촉층으로서 Ni층을 포함하는 n측 접촉층(22)의 측으로부터 형성될 수 있고, 또는 접촉층으로서 Cr층을 포함하는 n측 접촉층(22)의 측으로부터 형성될 수 있다. 또한, 특히 투명 도전층(30)이 산화물 반도체로 형성될 경우, p 전극(40)은, 접촉층으로서 Ni층을 포함하는 투명 도전층(30)의 측으로부터 형성될 수 있고, 또는 접촉층으로서 Cr층을 포함하는 투명 도전층(30)의 측으로부터 형성될 수 있다. 세부적으로, p 전극(40) 및 n 전극(42)은 각각 투명 도전층(30) 측과 n측 접촉층(22) 측으로부터 Ni층, Au층, 및 Al층을 포함해서 형성될 수 있다.

또한, 본 실시 형태에서 복수의 p 전극(40)이 투명 도전층(30) 상에 규칙적으로 배치된다. 유사하게, 복수의 n 전극(42)이 발광 소자(1)의 두께 방향으로, 복수의 p 전극(40)이 제공된 평면과는 상이한 평면[예를 들어, n측 접촉층(22)의 노출된 표면] 상에 규칙적으로 배치된다. 구체적으로, 도 1a에서 파선으로 도시된 바와 같이, 복수의 p 전극(40)은, 발광 소자(1)의 1변을 제1 축으로 설정하는 동시에, 전술된 1변에 직교하는 변을 제2 축으로 가정했을 경우에, 제1 축 및 제2 축을 따라 주기적으로 배치된다. 본 실시 형태에서는, 복수의 p 전극(40)은 소정의 격자 간격을 갖는 격자의 격자점에 대응하는 위치에 배치된다. 또한, 복수의 n 전극(42)은, 평면도로 봐서 각각의 p 전극(40)과 중첩하지 않는 위치에 주기적으로 배치된다. 본 실시 형태에서, 각각의 복수의 n 전극(42)은, 평면도로 봐서 4개의 꼭지점에 배치된 4개의 p 전극(40)에 의해 형성된 최소 정방형의 면 중심(즉, 정방형의 2개의 대각선의 교점)에 위치된다. 다시 말해서, p 전극(40)과 n 전극(42)은 제1 및 제2 축에 대해서 교번하는 위치에 배치된다.

p 전극(40) 및 n 전극(42)은 평면도로 봐서 각각 실질적으로 원형 또는 다각형(즉, 삼각형, 사각형, 오각형 및 육각형 등)일 수 있고, 평면도에서의 각 p 전극(40) 및 각 n 전극(42)의 치수는, 각 전극의 배치 및 평면도에서의 발광 소자(1)의 총 면적에 대한 발광 영역 면적(이하의 명세서에서 "발광 면적"이라 칭함)의 비의 향상을 고려하여 결정될 수 있다. p 전극(40) 및 n 전극(42)이 평면도로 봐서 예를 들어, 실질적으로 원형을 가질 때, p 전극(40) 및 n 전극(42)은 5 μm 이상, 50 μm 이하의 직경을 가질 수 있다. 특히, 발광 소자(1)의 총 면적에 대한 발광 면적의 비를 향상시키는 목적을 위해, n 전극(42)은 5 μm 이상, 30 μm 이하의 직경을 가질 수 있고, 보다 발광 면적을 증대시키기 위해 5 μm 이상, 20 μm 이하의 직경을 가질 수 있다.

하부 절연층 (50) 및 반사층 (60)

하부 절연층(50)은, 발광층(25)이 방출하는 광을 반사하는 반사층(60)을 포함해서 형성된다. 하부 절연층(50)은, 예를 들어, 절연 재료인 이산화실리콘(SiO₂)으로 주로 형성된다. 또한, 반사층(60)은, 발광층(25)이 방출하는 광을 반사하는 금속 재료, 예를 들어, Al로 형성된다.

p측 배선(70) 및 n측 배선(72)

각각의 p측 배선(이하, p 배선) (70) 및 n측 배선(이하, n 배선) (72)은 주로 Ti, Au, Al을 함유하여 형성될 수 있다. 각각의 p 배선(70) 및 n 배선(72)은 하부 절연층(50)에 접촉하는 측으로부터 예를 들어, Ti층, Au층, 및 Al층을 이 순서대로 포함해서 형성될 수 있다.

또한, p 배선(70)은, 도 1a에 도시된 바와 같이, 발광 소자(1)를 위에서 보았을 때, 발광 소자(1)의 외주연부를 따라서 그 근방에 제공된 외주부(70a)를 갖는다. 또한, p 배선(70)은 외주부(70a)의 1변으로부터 그 대향 변을 향해 연장하는 복수의 p측 세선부(70b)를 갖는다. 복수의 p측 세선부(70b)는 전술된 대향 변에 접촉하지 않으면서 길이 방향으로 실질적으로 동일한 길이를 가지며, 폭 방향으로 실질적으로 동일한 간격으로 배치된다.

또한, 발광 소자(1)를 위에서 보았을 때, n 배선(72)은 복수의 p측 세선부(70b)에 수직인 방향으로 연장되고 외주부(70a)의 전술된 대향 변 근방의 외주부(70a)의 내측에 배치되는 변부(72a)와, 변부(72a)로부터 전술된 1변을 향해서 연장되는 복수의 n측 세선부(72b)를 갖는다. 복수의 n측 세선부(72b)는 각각, 외주부(70a)와 p측 세선부(70b)의 사이, 또는 2개의 p측 세선부(70b)의 사이에, 평면도로 봐서, 최근접의 외주부(70a)로부터의 거리와 최근접의 p측 세선부(70b)로부터의 거리가 실질적으로 동일한 위치에 배치된다. 따라서, 복수의 p측 세선부(70b)와 복수의 n측 세선부(72b)는, 평면도로 봐서 교번하여 배치된다.

그리고, 도 1b 및 도 1c에 도시된 바와 같이, 평면 방향으로 제2 평면 도전부(700)와 제1 평면 도전부(720)의 사이에 상부 절연층(80)을 배치함으로써, p 배선(70)과 n 배선(72)은 전기적으로 분리된다. 오믹 전극 기능과 배선 기능은, 화합물 반도체층에 오믹 접촉하는 p 전극(40) 및 n 전극(42)과는 별도로, 하부 절연층(50)과 상부 절연층(80)의 사이에 p 배선(70) 및 n 배선(72)을 제공함으로써, 분리된다. 상부 절연층(80)은 투명 도전층(30)에 접촉하는 하부 절연층(50)과 동일한 재료로 형성될 수 있고, 상부 절연층(80) 및 하부 절연층(50)은 일체적으로 절연층을 형성한다.

p측 접합 전극(90) 및 n측 접합 전극(92)

p측 접합 전극(90) 및 n측 접합 전극(92)은 공융 재료, 예를 들어, AuSn을 각각 포함하여 형성될 수 있다. p측 접합 전극(90) 및 n측 접합 전극(92)은 각각 평면도로 봐서 실질적으로 장방형으로 형성된다. 평면도에서의 p측 접합 전극(90) 및 n측 접합 전극(92)의 치수에 대해서, p측 접합 전극(90)의 면적은 n측 접합 전극(92)의 면적보다 크게 할 수 있다. p측 접합 전극(90) 및 n측 접합 전극(92)의 평면도에서의 형상 및 면적은 발광 소자(1)의 특성을 평가하기 위해 사용되는 측정 장치의 프로브와의 접촉의 방식 및/또는 발광 소자(1)를 장착하기 위한 장착 기판 등에 따라서 적절하게 변경될 수 있다.

또한, p측 접합 전극(90) 및 n측 접합 전극(92)은, 예를 들어, 진공 증착법(예를 들어, 빔 증착법, 또는 저항 가열 증착법 등), 스퍼터링법, 도금법, 또는 스크린 인쇄법 등에 의해 형성될 수 있다. 선택적으로, p측 접합 전극(90) 및 n측 접합 전극(92)은, AuSn 이외의 공융 재료로 구성된 공융 땜납 또는 SnAgCu 등의 납 프리 땜납으로 형성될 수 있다. 또한, p측 접합 전극(90) 및 n측 접합 전극(92)은 p 배선(70) 및 n 배선(72)의 측으로부터, 배리어층과 땜납층을 가지며 형성될 수 있다.

구체적으로, 배리어층은, p 배선(70) 및 n 배선(72)에 접촉하는 제1 배리어층과, 땜납층을 구성하는 재료의 확산을 억제하는 제2 배리어층을 포함하여 형성될 수 있다. 제1 배리어층은 p 배선(70) 및 n 배선(72)을 구성하는 재료에 대하여 오믹 접촉하는 동시에 접착성이 양호한 재료로 형성되며, 예를 들어, Ti를 주재료로 하여 형성된다. 또한, 제2 배리어층은 p 배선(70) 측 및 n 배선(72) 측으로 땜납층을 구성하는 재료의 확산을 억제할 수 있는 재료로 형성되며, 예를 들어, Ni를 주재료로 하여 형성된다. p측 접합 전극(90)을 구성하는 재료는 n측 접합 전극(92)을 구성하는 재료와 동일할 수 있다는 것에 유의해야 한다.

이상과 같이 구성된 발광 소자(1)는 청색 영역의 파장의 광을 방출하는 플립 칩형 발광 다이오드(LED)이다. 발광 소자(1)는 순방향 전압이 약 3 V이고, 순방향 전류가 350 mA일 때, 예를 들어, 약 455 nm의 피크 파장을 가지는 광을 방출한다. 또한, 발광 소자(1)는 평면도에서 실질적으로 사각형으로 형성된다. 발광 소자(1)의 평면 치수는, 예를 들어, 길이 및 폭이 실질적으로 1000 μm이다.

버퍼층(20)으로부터 p측 접촉층(28)까지의 사파이어 기판(10) 상에 제공되는 각 층(20)은, 예를 들어, 유기 금속 화학 기상 증착법(MOCVD), 분자선 에피택시법(MBE), 또는 할라이드 기상 에피택시법(HVPE) 등에 의해 형성될 수 있다. 본 명세서에서 AlN으로 형성된 버퍼층(20)이 예시되지만, 버퍼층(20)은 GaN으로 형성될 수도 있다. 또한, 투명 도전층(30)은 다중 양자 우물 구조 대신에, 단일 양자 우물 구조 또는 변형 양자 우물 구조를 가질 수 있다.

선택적으로, 하부 절연층(50) 및 상부 절연층(80)은 산화 티타늄(TiO₂), 알루미나(Al₂O₃), 5산화 탄탈(Ta₂O₅) 등의 금속 산화물, 또는 폴리이미드 등의 전기 절연성을 갖는 수지 재료로 형성될 수 있다. 또한, 반사층(60)은 Ag로 형성될 수 있고, 또는 Al 또는 Ag을 주성분으로 포함하는 합금으로 형성될 수 있다. 또한, 반사층(60)은 상이한 굴절률을 가지는 2개의 재료의 복수의 층으로 형성된 분포 브래그 반사기(DBR)일 수 있다.

또한, 발광 소자(1)는, 자외 영역, 근자외 영역, 또는 녹색 영역에서 피크 파장을 갖는 광을 방출하는 LED일 수 있지만, LED에서 방출되는 광의 피크 파장의 영역은 이에 한정되지 않는다. 다른 변형예에서 발광 소자(1)의 평면 치수는 이에 한정되지 않는다. 발광 소자(1)의 평면 치수는 길이 및 폭이 예를 들어 300 μm가 되도록 설계될 수 있거나, 길이 및 폭은 서로 상이하게 될 수 있다. 선택적으로, 이러한 구조를 사용함으로써, 길이 및/또는 폭이 약 100 μm인 소형 발광 소자(1)가 형성될 수 있다.

또한, 본 실시 형태에 있어서는, p 배선(70)의 제2 평면 도전부(700), n 배선(72)의 제1 평면 도전부(720)는 동일 평면 상에 제공되지만, 제2 평면 도전부(700) 및 제1 평면 도전부(720)는 상이한 평면 상에 형성될 수 있다. n 배선(72)을 제공하는 평면의 높이는, 예를 들어, 투명 도전층(30)에 접촉하는 하부 절연층(50)의 두께를 변경함으로써, p 배선(70)을 제공하는 평면의 높이보다 높게 또는 낮게 될 수 있다. 그 결과, 제2 평면 도전부(700) 및 제1 평면 도전부(720)는 평면도에서 중첩되게 배치될 수 있고, 이로 인해 소자의 설계 자유도가 향상될 수 있다. 또한, 평면도에서의 p 전극(40) 및 n 전극(42)의 치수는 전술된 예로 한정되지 않는다. 또한, p 전극(40) 및 n 전극(42)의 배치도 전술된 예로 한정되지 않는다.

발광 소자(1)의 제조 공정

도 2a 내지 도 2c는 제1 실시 형태의 발광 소자의 제조 공정의 일례를 도시한다. 구체적으로, 도 2a의 (a)는 비어를 형성하기 위한 에칭이 실시되기 전의 종단면도이다. 도 2a의 (b)는 비어를 형성하기 위한 에칭이 실시된 후의 종단면도다. 또한, 도 2a의 (c)는 p 전극 및 n 전극이 형성된 상태를 도시한 종단면도이다. 또한, 도 2a 내지 도 2c는 도 1a의 C-C선을 따라 취한 단면을 도시한, 발광 소자의 제조 공정의 일례이다.

우선, 사파이어 기판(10)이 준비되고, n형 반도체층, 발광층, 및 p형 반도체층을 포함하는 반도체 적층 구조가 이 사파이어 기판(10) 상에 형성된다. 구체적으로, 사파이어 기판(10) 상에 버퍼층(20), n측 접촉층(22), n측 클래드층(24), 발광층(25), p측 클래드층(26), 및 p측 접촉층(28)이 상기 순서대로 에피택시 성장되어서, 에피택시 성장 기판을 형성한다(반도체 적층 구조 형성 공정). 계속해서, 투명 도전층(30)이 p측 접촉층(28)의 전체 표면 상에 형성된다[도 2a의 (a), 투명 도전층 형성 공정]. 본 실시 형태에서 투명 도전층(30)은 ITO로 형성된다. 투명 도전층(30)은, 예를 들어, 진공 증착법을 사용해서 형성된다. 선택적으로, 투명 도전층(30)은 스퍼터링법, CVD법, 또는 졸겔법 등에 의해 형성할 수도 있다.

계속해서, 포토레지스트의 마스크를 투명 도전층(30) 상에 포토리소그래피 기술을 사용하여 형성한다. 이후에, 마스크가 형성된 부분을 제외한 영역에 대하여, 투명 도전층(30) 및 p측 접촉층(28)에서부터 아래로 n측 접촉층(22)의 표면까지, 에칭되고, 이후에, 마스크가 제거된다(비어 형성 공정). 이는 투명 도전층(30)의 표면으로부터 아래로 n측 접촉층(22)까지 제거함으로써 형성되는 비어(5)를 갖는 투명 도전층을 구비한 기판을 형성하게 한다[도 2a의 (b)]. 선택적으로, 비어 형성 공정에서, 위에 마스크가 형성되지 않은 부분이 n측 클래드층(24)으로부터 p측 접촉층(28)까지 완전하게 제거되도록, 에칭은 아래로 n측 접촉층(22)의 일부까지 수행될 수 있다.

이후에, 포토레지스트의 마스크(200)가, p 전극(40) 및 비어(5)를 형성하는 영역을 제외한 영역 상에 형성된다. 그리고, 진공 증착법을 사용해서, p 전극(40) 및 n 전극(42)이 형성된다[도 2a의 (c), 전극 형성 공정]. 본 실시 형태에서, p 전극(40)을 구성하는 재료는 n 전극(42)을 구성하는 재료와 동일하다. 다시 말해서, 비어(5)에 의해 노출된 n측 접촉층(22)의 표면과 함께, 위에 마스크(200)가 형성되지 않은 투명 도전층(30)의 표면에, 동시에 전극 재료가 증착되고, 이로 인해, 동일 재료로 이루어지는 p 전극(40) 및 n 전극(42)이 형성된다. p 전극(40) 및 n 전극(42)을 형성한 후, 투명 도전층(30)과 p 전극(40)의 사이 및 n측 접촉층(22)과 n 전극(42)의 사이에서 오믹 접촉과 접착성을 확보하기 위해, 소정의 온도, 소정의 분위기 하에서, 소정의 기간 동안, 열처리를 실시할 수 있다. 선택적으로, p 전극(40)을 구성하는 재료는 n 전극(42)을 구성하는 재료와 상이할 수 있다. 이 경우, p 전극(40)과 n 전극(42)은 동시에 형성되는 것이 아니라 개별적으로 형성된다.

도 2b의 (a)는 제1 절연층과 반사층을 형성한 후를 도시한 종단면도이다. 또한, 도 2b의 (b)는 제2 절연층을 형성한 후를 도시한 종단면도이다. 또한, 도 2b의 (c)는 비어를 형성한 후를 도시한 종단면도이다.

우선, p 전극(40) 및 n 전극(42)을 덮는 제1 절연층(52)이 형성된다. 제1 절연층(52)은 진공 증착법에 의해 형성된다(제1 절연층 형성 공정). 이후에, 반사층(60)이 진공 증착법 및 포토리소그래피 기술을 사용함으로써, p 전극(40) 및 n 전극(42)의 상부를 제외한 제1 절연층(52) 상의 소정의 영역 내에 형성된다[도 2b의 (a), 반사층 형성 공정].

다음에, 제2 절연층(54)이, 반사층(60) 위와, 제1 절연층(52)의 반사층(60)이 형성되어 있지 않은 부분 상에, 진공 증착법을 사용해서 형성된다[도 2b의 (b), 제2 절연층 형성 공정]. 그 결과, 반사층(60)이 제2 절연층(54)에 의해 피복된다. 따라서, 본 실시 형태의 하부 절연층(50)이 제1 절연층(52)과 제2 절연층(54)으로부터 구성된다.

계속해서, n 전극(42) 상방의 부분과 함께 p 전극(40) 상방의 하부 절연층(50)의 적어도 일부가 포토리소그래피 기술 및 에칭 기술을 사용하여 제거된다. 여기서, 하부 절연층(50)이 n측 클래드층(24), 발광층(25), p측 클래드층(26), p측 접촉층(28), 및 투명 도전층(30)의 측면 상에 남도록, 비어(50b)가 n 전극(42) 상에 형성된다. 이에 의해, p 전극(40) 위에 비어(50a)를 갖는 동시에, n 전극(42) 위에 비어(50b)를 갖는 비어 포함 기판이 형성된다[도 2b의 (c), 비어 형성 공정].

도 2c의 (a)는 p 배선 및 n 배선을 형성한 후의 종단면도이다. 또한, 도 2c의 (b)는 상부 절연층을 형성한 후의 종단면도이다. 또한, 도 2c의 (c)는 p측 및 n측 접합 전극을 형성한 후의 종단면도다.

계속해서, 진공 증착법 및 포토리소그래피 기술을 사용하여, p 전극(40) 상의 비어(50a)의 내측에 충전된 제2 수직 도전부(702), 및 투명 도전층(30)에 접촉하는 하부 절연층(50)의 표면의 일부에 제공되는 제2 평면 도전부(700)를 갖는 p 배선(70)이, n 전극(42) 상의 비어(50b)의 내측에 충전된 제1 수직 도전부(722), 및 투명 도전층(30)에 접촉하는 하부 절연층(50)의 표면의 일부이며 p 배선(70)이 제공된 영역과는 상이한 영역에 설치되는 제1 평면 도전부(720)를 갖는 n 배선(72)과, 동시에 형성된다[도 2c의 (a), 배선 형성 공정]. p 배선(70)과 n 배선(72)은 각각 상이한 재료로 형성될 수 있고, 이 경우에, p 배선(70)과 n 배선(72)은 동시에 형성되는 것이 아니라 독립적으로 형성된다.

다음에, p 배선(70) 및 n 배선(72), 특히, 제1 평면 도전부(720) 및 제2 평면 도전부(700)를 덮는 상부 절연층(80)이 진공 증착법에 의해 형성된다(도 2c의 (b), 상부 절연층 형성 공정). 상부 절연층(80)은, 투명 도전층(30)에 접촉하는 하부 절연층(50)과 동일한 절연 재료, 예를 들어, SiO₂로 형성될 수 있다. 계속해서, 포토레지스트의 마스크가 상부 절연층(80)의 표면에 제공되고, 이후에, p 배선(70)의 표면의 일부를 노출시키는 비어(80a)와, n 배선(72)의 표면의 일부를 노출시키는 비어(80b)를 갖는 상부 절연층(80)이 형성된다. 그리고, 제2 평면 도전부(700)의 표면의 일부를 노출시키는 비어(80a)를 통해 p 배선(70)에 전기적으로 접속되는 p측 접합 전극(90)과, 제1 평면 도전부(720)의 표면의 일부를 노출시키는 비어(80b)를 통해 n 배선(72)에 전기적으로 접속되는 n측 접합 전극(92)이 포토리소그래피 기술 및 진공 증착법에 의해 동시에 형성된다[도 2c의 (c), 접합 전극 형성 공정]. p측 접합 전극(90)과 n측 접합 전극(92)은 각각 상이한 재료로 형성될 수 있고, 이 경우에, p측 접합 전극(90)과 n측 접합 전극(92)은 동시에 형성되는 것이 아니라 독립적으로 형성된다.

접합 전극 형성 공정에서, p측 접합 전극(90) 및 n측 접합 전극(92)은, 최초에 제2 평면 도전부(700)의 표면의 일부를 노출시키는 비어(80a)와 제1 평면 도전부(720)의 표면의 일부를 노출시키는 비어(80b) 내에 배리어층을 동시에 형성하고(배리어층 형성 공정), 계속해서 형성된 배리어층 상에 땜납층을 형성(땜납층 형성 공정)하는 것에 의해 형성될 수 있다. 선택적으로 p측 접합 전극(90)과 n측 접합 전극(92)은 동시에 형성되는 것이 아니라 독립적으로 형성될 수 있다. 이에 의해, 도 2c의 (c)에 도시된 발광 소자(1)가 제조된다.

선택적으로, n 전극(42) 및 p 전극(40)은 각각 스퍼터링법에 의해 형성될 수 있다. 또한, 투명 도전층(30)에 접촉하는 하부 절연층(50) 및 상부 절연층(80)은 화학 기상 증착법(CVD)에 의해 형성될 수 있다. 그리고, 전술된 공정을 거쳐서 형성된 발광 소자(1)는 미리 형성된 도전성 재료의 배선 패턴을 가지는 세라믹 등의 기판 상의 소정의 위치에, 플립 칩 접합에 의해 장착된다. 이후에, 발광 소자(1)는, 에폭시 수지 또는 글래스 등의 밀봉재로 기판 상에 장착된 발광 소자(1)를 일체로 밀봉함으로써 발광 장치로서 패키지화될 수 있다.

제1 실시 형태의 효과

본 실시 형태의 발광 소자(1)는 화합물 반도체에 오믹 접촉하는 전극[즉, p 전극(40) 및 n 전극(42)]이 투명 도전층(30)에 접촉하는 하부 절연층(50)에 의해 전극에 전류를 공급하는 배선[즉, p 배선(70) 및 n 배선(72)]으로부터 발광 소자(1)의 두께 방향으로 분리되도록 형성될 수 있다. 이에 의해, 복수의 p 전극(40) 및 복수의 n 전극(42)을 반도체층 상에 독립적으로 제공할 수 있고, p 전극(40)은 각 p 전극(40) 위에 위치하는 비어(50a)를 통해서 p 배선(70)에 의해 서로 전기적으로 접속될 수 있고, 복수의 n 전극(42)은 각 n 전극(42) 위에 위치하는 비어(50b)를 통해 전기적으로 접속될 수 있다. 따라서, 본 실시 형태의 발광 소자(1)에 따르면, p 전극(40) 및 n 전극(42)의 형상 및 배치에 무관하게 p측 접합 전극(90)과 n측 접합 전극(92)의 형상 및 배치를 자유롭게 설계할 수 있다.

본 실시 형태의 발광 소자(1)에서, 예를 들어, n 전극(42)의 형상이 미세한 형상으로 형성될 수 있고, 복수의 n 전극(42)이 n측 접촉층(22)의 표면에 분산되어 배치될 수 있으므로, 순방향 전압의 증가를 억제함으로써 발광층(25)으로의 전류의 분산을 균일화할 수 있고, 발광 소자(1)의 발광 면적이 평면도에서 발광 소자(1)의 전체 면적의 70% 이상이 될 수 있다.

또한, 본 실시 형태의 발광 소자(1)에서는, 평면도에서, 복수의 n 전극(42)으로부터 각각의 최근접하는 p 전극(40)까지의 거리를 통일시킬 수 있다. 그 결과, 발광 소자(1)의 광도와 순방향 전압이, p 전극(40) 및 n 전극(42)의 면적과, p 전극(40)과 n 전극(42) 사이의 직선 거리 등으로부터, 고정밀도로 예측될 수 있고, 이로 인해, 전극은 발광 소자(1)의 사용 환경에 따라서 적절하게 설계될 수 있다.

제2 실시 형태

도 3은 본 발명의 제2 실시 형태의 발광 소자의 상면을 개략적으로 도시한다.

제2 실시 형태의 발광 소자(2)는, 제1 실시 형태의 발광 소자(1)와는 p측 접합 전극(90) 및 n측 접합 전극(92)의 형상이 다른 점을 제외하고, 실질적으로 동일한 구성 및 기능을 갖는다. 따라서, 차이점을 제외하고 상세한 설명을 생략한다.

제2 실시 형태의 발광 소자(2)에 포함된 p측 접합 전극(90)은 평면도에서 p측 노치부(90a)를 가지도록 형성되고, n측 접합 전극(92)은 평면도에서 n측 노치부(92a)를 가지도록 형성된다. 예를 들어, p측 접합 전극(90)은, 길이 방향으로 교번하여 배치된 복수의 p측 노치부(90a)를 가지며, 따라서, 사행(serpentine) 형상으로 형성된다. 마찬가지로, n측 접합 전극(92)은, 길이 방향으로 교번하여 배치된 복수의 n측 노치부(90b)를 가지며, 따라서, 사행 형상으로 형성된다. 발광 소자(2)에서, p측 노치부(90a)를 갖는 p측 접합 전극(90)과 n측 노치부(90b)를 갖는 n측 접합 전극(92)이 제공되기 때문에, 소정의 기판 등에 발광 소자(2)를 탑재할 때, p측 접합 전극(90) 및 n측 접합 전극(92)의 융해에 수반되는 기포가 p측 노치부(90a) 및 n측 노치부(90b)를 통해 외부로 방출될 수 있다.

제3 실시 형태

도 4는 본 발명의 제3 실시 형태의 발광 소자의 상면을 개략적으로 도시한다. 도 4에서는, 설명의 편의상, p측 및 n측 전극의 도시가 생략되었다는 점에 유의해야한다.

제3 실시 형태의 발광 소자(3)는 제1 실시 형태의 발광 소자(1)와는 p 전극(40) 및 n 전극(42)의 형상이 상이하다는 점을 제외하고 실질적으로 동일한 구조 및 기능을 갖는다. 따라서, 차이점을 제외하고 상세한 설명은 생략한다.

제3 실시 형태에 있어서, p 배선(71)은, 발광 소자(3)를 상단에서 봤을 때, 발광 소자(3)의 외주 근방에 당해 외주를 따라 제공된 외주부(71a)를 갖는다. 또한, p 배선(71)은, 외주부(71a)의 1변의 중점 부근으로부터 그 대향 변을 향해 연장되고 발광 소자(3)의 1변의 1/4의 길이를 갖는 p측 접속부(71b)와, 외주부(71a)의 전술된 1변에 평행한 방향으로 연장되고 전술된 1변 보다 짧은 중간부(71c)와, p측 접속부(71b)의 길이의 약 절반의 길이를 가지며 전술된 1변으로부터 수직으로 이격되는 방향으로 중간부(71c)의 양단부로부터 연장되는 p 측단부(71d)를 갖는다.

또한, n 배선(73)은, 외주부(71a)의 1변 보다 짧은 길이를 가지며 외주부(71a)와 p측 단부(71d)의 사이에 제공되는 변부(73a)와, 상기 변부(73a)의 양단부로부터 전술된 1변에 수평한 방향으로 발광 소자(3)의 중심을 향해 연장되는 n측 단부(73b)과, 변부(73a)의 중심 부근으로부터 전술된 1변에 수평한 방향으로 발광 소자(3)의 중심을 향해 연장되는 n측 접속부(73c)와, n측 접속부(73c)의 단부에 접속되어, 발광 소자(3)의 중심 부근을 둘러싸는 형상을 가지도록 제공된 중심부(73d)를 갖는다.

복수의 p 전극(40)은, p 배선(71)의 바로 아래의 투명 도전층(30) 상에 소정 간격으로 배치된다. 마찬가지로, 복수의 n 전극(42)은, n 배선(73)의 바로 아래의 n측 접촉층(22) 상에 소정의 간격으로 배치된다.

총 방사속 및 순방향 전압의 예측

도 5는, p 전극의 면적률과 발광 소자의 총 방사속과의 관계를 도시한 도면이고, 도 6은, n 전극의 면적률과 총 방사속과의 관계를 도시한 도면이다. 또한, 도 7은, 전류 밀도와 외부 양자 효율과의 관계를 도시한 도면이다.

평면도에서의 발광 소자(1)의 총 면적에 대한 복수의 p 전극(40)의 총 면적의 가변 비율(이하, "p 전극 면적률"이라고 한다)을 가지는 발광 소자(1)의 총 방사속과(도 5 참조), 평면도에서의 발광 소자(1)의 총 면적에 대한 복수의 n 전극(42)의 총 면적의 가변 비율(이하, "n 전극 면적률"이라고 한다)을 가지는 발광 소자(1)의 총 방사속(도 6 참조)이 제1 실시예에 도시된 발광 소자(1)에 대해서 측정되었다.

도 5 및 도 6을 참조하면 알 수 있는 바와 같이, p 전극 면적률 및 n 전극 면적률의 증가에 따라, 발광 소자(1)의 총 방사속이 선형적으로 저하했다. 또한, 도 7을 참조하면 알 수 있는 바와 같이, 전류 밀도의 이차함수를 따라서 외부 양자 효율이 변동하는 것이 도시된다.

이는 p 전극 면적률, n 전극 면적률, 외부 양자 효율, 발광 파장, 및 투입 전류치에 기초하여, 발광 소자(1)의 총 방사속을 정밀하게 예측할 수 있다는 것과, 원하는 총 방사속을 가지는 발광 소자(1)가, p 전극 면적률 및/또는 n 전극 면적률을 조정함으로써 얻을 수 있다는 것을 보여준다. 또한, 원하는 순방향 전압을 가지는 발광 소자(1)를 얻을 수 있다는 것을 알게 되었다. 다시 말해서, p 전극(40)의 접촉 저항, p 전극(40)과 n 전극(42) 사이의 저항, n 전극(42)의 접촉 저항, 및 p 배선(70)과 n 배선(72) 사이의 저항으로부터 발광 소자(1)의 순방향 전압을 예측할 수 있다는 것을 알게 되었다.

도 8a는 제1 실시 형태의 발광 소자(1)의 발광 상태를 도시한 도면이고, 도 8b는 발광 소자(1)의 p 전극 및 n 전극의 수를 바꾼 변형예(1)의 발광 소자의 발광 상태를 도시한 도면이고, 도 8c는 발광 소자(2)의 p 전극 및 n 전극의 수를 바꾼 변형예(2)의 발광 소자의 발광 상태를 도시한 도면이다.

도 9a는 발광 소자(1)에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시한 도면이고, 도 9b는 발광 소자(1)에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면이다.

발광 소자(1)에 350 mA의 전류를 주입했을 경우(발광 파장은 456 nm), 광도는 344 mW로 예측되었고, 순방향 전압은 3.14 V으로 예측되었다. 350 mA의 전류를 주입한 경우의 실제 측정한 결과는 광도는 353.3 mW이었고, 순방향 전압은 3.13 V이었으며, 이는 예측과 잘 일치한다. 그 밖의 전류치에 대한 예측도, 도 9a 및 도 9b에 도시된 바와 같이, 실측과 잘 일치하고 있다. 도 9b에서, 투입 전류가 1000 mA의 경우에 예측과 실측이 다소 차이가 있지만, 이는 높은 전류의 주입에 의해 발생된 열의 영향이라는 것에 유의해야한다.

도 10a는 변형예(1)의 발광 소자(1)에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시한 도면이고, 도 10b는 변형예(1)의 발광 소자(1)에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면이다.

변형예(1)의 발광 소자(1)에 350 mA의 전류를 주입했을 경우(발광 파장은 455.7 nm), 광도는 335 mW로 예측되었고, 순방향 전압은 3.08 V로 예측되었다. 350 mA의 전류를 주입한 경우에 실제 측정 결과는 광도는 344.6 mW이었고, 순방향 전압은 3.06 V이었고, 이는 예측과 잘 일치한다. 그 밖의 전류치에 대한 예측도, 도 10a 및 도 10b에 도시된 바와 같이, 실측과 잘 일치한다. 도 10b에서, 투입 전류가 1000 mA의 경우에 예측과 실측이 다소 차이가 있지만, 이는 높은 전류의 주입에 의해 발생된 열의 영향이라는 것에 유의해야한다.

도 11a는 변형예(2)의 발광 소자(1)에의 투입 전류에 대한 광도의 예측값과 실측값 사이의 비교를 도시한 도면이고, 도 11b는 변형예(2)의 발광 소자(1)에의 투입 전류에 대한 순방향 전압의 예측값과 실측값 사이의 비교를 도시한 도면이다.

변형예(2)의 발광 소자(1)에 350 mA의 전류를 주입했을 경우(발광 파장은 455.4 nm), 광도는 352 mW로 예측되었고, 순방향 전압은 3.29 V로 예측되었다. 350 mA의 전류를 주입한 경우에 실제 측정 결과는 광도는 362 mW이었고, 순방향 전압은 3.21 V이었고, 이는 예측과 잘 일치한다. 그 밖의 전류치에 대한 예측도, 도 11a 및 도 11b에 도시된 바와 같이, 실측과 잘 일치한다.

본 발명의 실시 형태가 설명되었지만, 청구범위에 따른 본 발명은 전술된 실시 형태로 한정되어서는 안된다. 또한, 실시 형태에서 설명된 특징의 조합 전부가 본 발명의 과제를 해결하기 위해 필수적은 것은 아니라는 점에 유의해야 한다.

1, 2, 3 : 발광 소자
5 : 비어
10 : 사파이어 기판
20 : 버퍼층
22 : n측 접촉층
24 : n측 클래드층
25 : 발광층
26 : p측 클래드층
28 : p측 접촉층
30 : 투명 도전층
40 : p 전극
42 : n 전극
50 : 하부 절연층
50a, 50b : 비어
52 : 제1 절연층
54 : 제2 절연층
60 : 반사층
70 : p 배선
72 : n 배선
80 : 상부 절연층

Claims

제1 도전형의 제1 반도체층, 발광층, 및 상기 제1 도전형과는 상이한 제2 도전형의 제2 반도체층을 포함하는 반도체 적층 구조이며, 질화물 화합물 반도체를 포함하는 반도체 적층 구조와,
상기 반도체 적층 구조 상에 제공된 절연층과,
상기 절연층, 상기 발광층, 및 상기 제2 반도체층의 내부에서 수직 방향으로 연장되는 제1 수직 도전부와, 상기 절연층의 내부에서 평면 방향으로 연장되는 제1 평면 도전부를 포함하고, 상기 제1 반도체층에 전기적으로 접속되는 제1 배선과,
상기 절연층의 내부에서 수직 방향으로 연장되는 제2 수직 도전부와, 상기 절연층의 내부에서 평면 방향으로 연장되는 제2 평면 도전부를 포함하고, 상기 제2 반도체층에 전기적으로 접속되는 제2 배선을 포함하는, 발광 소자.
제1항에 있어서, 상기 발광 소자는,
상기 절연층 상에 제공되고, 상기 제1 배선에 전기적으로 접속되는 제1 접합 전극과,
상기 절연층 상에 제공되고, 상기 제2 배선에 전기적으로 접속되는 제2 접합 전극을 더 포함하는, 발광 소자.
제2항에 있어서, 상기 발광층으로부터 방출된 광을 반사하는 반사층이 상기 절연층 내부에 포함되는, 발광 소자.
제3항에 있어서, 상기 제1 및 제2 평면 도전부는 동일 평면 상에 제공되는, 발광 소자.
제3항에 있어서, 상기 제1 및 제2 평면 도전부는 상이한 평면 상에 제공되는, 발광 소자.
제4항에 있어서, 상기 제1 및 제2 접합 전극은 동일 평면 상에 제공되는, 발광 소자.
제6항에 있어서, 상기 발광 소자는,
상기 제1 반도체층과 오믹 접촉하는 제1 오믹 전극과,
상기 제2 반도체층과 오믹 접촉하는 투명 도전층과,
상기 투명 도전층과 오믹 접촉하는 제2 오믹 전극을 더 포함하며,
상기 제1 배선은 상기 제1 오믹 전극에 전기적으로 접속되고,
상기 제2 배선은 상기 제2 오믹 전극에 전기적으로 접속되는, 발광 소자.
제7항에 있어서, 상기 제1 오믹 전극을 구성하는 재료는 상기 제2 오믹 전극을 구성하는 재료와 동일한, 발광 소자.
제8항에 있어서, 상기 제1 배선을 구성하는 재료는 상기 제2 배선을 구성하는 재료와 동일한, 발광 소자.
제9항에 있어서, 상기 제1 및 제2 접합 전극은 각각 평면도로 봤을 때, 노치부를 가지는 발광 소자.
제5항에 있어서, 상기 제1 및 제2 접합 전극은 동일 평면 상에 제공되는, 발광 소자.
제11항에 있어서, 상기 발광 소자는,
상기 제1 반도체층과 오믹 접촉하는 제1 오믹 전극과,
상기 제2 반도체층과 오믹 접촉하는 투명 도전층과,
상기 투명 도전층과 오믹 접촉하는 제2 오믹 전극을 더 포함하며,
상기 제1 배선은 상기 제1 오믹 전극에 전기적으로 접속되고,
상기 제2 배선은 상기 제2 오믹 전극에 전기적으로 접속되는, 발광 소자.
제12항에 있어서, 상기 제1 오믹 전극을 구성하는 재료는 상기 제2 오믹 전극을 구성하는 재료와 동일한, 발광 소자.
제13항에 있어서, 상기 제1 배선을 구성하는 재료는 상기 제2 배선을 구성하는 재료와 동일한, 발광 소자.
제14항에 있어서, 상기 제1 및 제2 접합 전극은 각각 평면도로 봤을 때, 노치부를 가지는 발광 소자.