JP2019046949A - 発光素子の製造方法 - Google Patents

Abstract

【課題】発光素子の接合電極の未接着部分を無くすこと。【解決手段】絶縁膜２１上の所定領域に、ｎ側平坦化用電極２２とｐ側平坦化用電極２３を離間して形成する。孔による段差のため、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面には孔の段差に応じた凹部２８が生じる。次に、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面を平らになるまで研削する。次に、還元性ガスを用いたプラズマをｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面に照射し、酸化膜を除去する。次に、ｎ側平坦化用電極２２とｐ側平坦化用電極２３上に、ｎ側接合電極２４、ｐ側接合電極２５をそれぞれ形成する。ｎ側平坦化用電極２２とｐ側平坦化用電極２３の表面は平坦化されているため、ｎ側接合電極２４とｐ側接合電極２５の表面も平坦となり、厚さも均一となる。【選択図】図４

Description

本発明は、接合電極を有した発光素子の製造方法に関する。

フリップチップ型の発光素子では、ｎ電極およびｐ電極上に接合電極を形成し、パッケージ側の接合電極と加熱圧着やＡｕバンプなどの方法で接合している。

特許文献１には、ｎ電極やｐ電極を複数のドット状に設け、そのｎ電極やｐ電極上に絶縁膜、接合電極を順に積層し、絶縁膜に空けた孔を介してｎ電極、ｐ電極と接合電極とを接続した構造の発光素子が記載されている。

また、特許文献２には、絶縁膜上に接合電極を設け、絶縁膜に設けた孔を介してｎ層やｐ層と接合電極を接続した構成が示されている。また、接合電極表面には孔の部分に凹部が生じることが記載され、接合電極を平坦化して凹部を無くすことが記載されている。

特許第５１５２１３３号公報 特表２０１５−５３０７５５号公報

接合電極に凹部が存在すると、発光素子をパッケージと接合する際、パッケージ側と未接着の部分が生じてしまい、発光素子がパッケージから剥がれてしまう要因となる。特に、特許文献１の発光素子の構造ではそれが顕著となる。

特許文献２には接合電極を平坦化する旨の記載はあるものの、その具体的な方法は明らかでない。

そこで本発明は、発光素子をパッケージ側に実装する際の、接合電極の未接着部分を低減することを目的とする。

本発明は、ｎ層、発光層、ｐ層が順に積層された半導体層と、半導体層上に設けられた絶縁膜と、絶縁膜上に設けられたｎ側接合電極およびｐ側接合電極を有し、絶縁膜および半導体層に開けられた孔を介してｎ層とｎ側接合電極とが接続され、絶縁膜に開けられた孔を介してｐ層とｐ側接合電極が接続された発光素子の製造方法において、絶縁膜上に、孔を介してｎ層と接続するｎ側平坦化用電極と、孔を介してｐ層と接続するｐ側平坦化用電極とをそれぞれ離間して形成する平坦化用電極形成工程と、ｎ側平坦化用電極とｐ側平坦化用電極の表面を研削して平坦化する研削工程と、ｎ側平坦化用電極の表面にｎ側接合電極、ｐ側平坦化用電極の表面にｐ側接合電極をそれぞれ形成する接合電極形成工程と、を有することを特徴とする発光素子の製造方法である。

研削工程では、ｎ側平坦化用電極およびｐ側平坦化用電極の表面の凹部深さを１００ｎｍ以下となるように研削するとよい。本発明の発光素子をパッケージに実装した際に、ｎ側接合電極およびｐ側接合電極の未接着部分をより低減することができる。

また、研削工程後、接合電極形成工程前に、還元ガスを用いたプラズマをｎ側平坦化用電極およびｐ側平坦化用電極の表面に照射することで、ｎ側平坦化用電極およびｐ側平坦化用電極の表面に形成された酸化膜を除去する酸化膜除去工程を有していてもよい。研削による熱で形成された酸化膜を除去することで、ｎ側平坦化用電極とｎ側接合電極、およびｐ側平坦化用電極とｐ側接合電極の密着性を改善することができる。

ｎ側接合電極およびｐ側接合電極の表面に、酸化防止膜を形成する酸化防止膜形成工程をさらに有していてもよい。接合不良を抑制することができる。

ｎ側平坦化用電極およびｐ側平坦化用電極は、ｐ層表面から絶縁膜表面までの高さの２倍以上の厚さに形成するとよい。ｎ側平坦化用電極およびｐ側平坦化用電極を十分に研削することができ、より平坦化することができる。

本発明によれば、ｎ側接合電極およびｐ側接合電極の未接着部分を低減することができ、パッケージからの剥がれの発生を低減することができる。また、熱抵抗が小さくなり、素子寿命を伸ばすことができる。

実施例１の発光素子の構成を示した図。 実施例１の発光素子の製造工程を示した図。 実施例１の発光素子の製造工程を示した図。 実施例１の発光素子の製造工程を示した図。 実施例２の発光素子の製造工程を示した図。

以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。

図１は、実施例１のフリップチップ型の発光素子の構成を示した図である。図１のように、実施例１の発光素子は、基板１０と、基板１０上に順に積層されたｎ層１１、発光層１２、ｐ層１３と、ｐ層１３上に設けられた透明電極１４と、を有している。また、孔により露出させたｎ層１１上にｎドット電極１５、透明電極１４上にＤＢＲ層１６、ＤＢＲ層１６上にｐ電極１７を有し、ｎドット電極１５とｐ電極１７を絶縁膜１８が覆っている。また、絶縁膜１８上には反射膜１９、反射膜１９上にｎ配線電極２０が設けられ、ｎ配線電極２０を覆うようにして絶縁膜２１が設けられている。絶縁膜２１上には、ｎ側平坦化用電極２２、ｐ側平坦化用電極２３がそれぞれ離間して設けられ、絶縁膜２１に開けられた孔を介してｎ側平坦化用電極２２とｎ配線電極２０とが接続され、ｐ側接合電極２３とｐ電極１７とが接続されている。さらに、ｎ側平坦化用電極２２上にｎ側接合電極２４、ｐ側平坦化用電極２３上にｐ側接合電極２５がそれぞれ設けられている。

この実施例１の発光素子は、パッケージ側にフリップチップ実装される。つまり、発光素子の電極側を下方（パッケージ側）に向けて、ｎ側接合電極２４、ｐ側接合電極と、パッケージ側の接合電極とが、加熱圧着やＡｕバンプなどの方法によって接合される。そして、上方となる基板１０裏面側（ｎ層１１側とは反対側の面）が、光取り出し側となる。

以下、実施例１の発光素子の各構成を説明する。

（基板１０の構成）
基板１０は、その主面上にIII 族窒化物半導体を形成するための成長基板である。基板１０はＧａＮからなる。基板１０の裏面（ｎ層１１側とは反対側の面）には凹凸加工が施されており（図示しない）、光取り出し効率の向上が図られている。基板１０の材料はＧａＮ以外を用いてもよく、サファイア、Ｓｉ、ＳｉＣ、ＺｎＯなどを用いてもよい。

（半導体層の構成）
半導体層（ｎ層１１、発光層１２、およびｐ層１３）の構成は、従来採用されている任意の構成でよい。たとえば、ｎ層１１は、ｎ−ＧａＮからなるｎコンタクト層、アンドープＧａＮとｎ−ＧａＮを順に積層させた静電耐圧層、ｎ−ＧａＮとＩｎＧａＮを交互に繰り返し積層させたｎ超格子層を順に積層させた構造である。また、発光層１２は、ＩｎＧａＮからなる井戸層、ＧａＮまたはＡｌＧａＮからなるキャップ層、ＡｌＧａＮからなる障壁層を順に積層させた構造を１単位として、これを複数回繰り返し積層させたＭＱＷ構造である。また、ｐ層１３は、ｐ−ＡｌＧａＮとｐ−ＩｎＧａＮを交互に繰り返し積層させたｐクラッド層、ｐ−ＧａＮからなるｐコンタクト層を順に積層させた構造である。

ｐ層１３表面の所定領域には、ｎ層１１に達する深さのドット状の孔が複数設けられている。この孔は、ｎドット電極１５を設けるためにｎ層１１表面を露出させるものである。

（透明電極１４の構成）
透明電極１４は、ｐ層１３上に形成されている。透明電極１４の材料はＩＺＯ（亜鉛ドープの酸化インジウム）である。他にもＩＴＯ（スズドープの酸化インジウム）やＩＣＯ（セリウムドープの酸化インジウム）などの導電性酸化物を用いることができる。

（ＤＢＲ層１６の構成）
ＤＢＲ層１６は、透明電極１４上にほぼ全面にわたって設けられている。ＤＢＲ層１６は、屈折率の異なる誘電体を所定の膜厚で交互に繰り返し積層させた誘電体多層膜（ＤＢＲ）であり、光の干渉を利用した反射膜である。このＤＢＲ層１６により、光取り出し側（ＧａＮ基板１０の裏面側）とは反対側に放射された発光層１２からの光を光取り出し側へと反射し、光取り出し効率を高めている。実施例１では、ＳｉＯ₂ とＴｉＯ₂ を用いている。もちろん、他の材料を用いてもよい。

（ｐ電極１７の構成）
ｐ電極１７は、ＤＢＲ層１６上にほぼ全面にわたって設けられている。また、ＤＢＲ層１６にはドット状の複数の孔が設けられており、その孔の底面には透明電極１４が露出している。そして、ｐ電極１７はその孔を埋めるようにして形成されており、透明電極１４とｐ電極１７とが点状に接続されている。ｐ電極１７は、ＩＺＯ／Ａｇ／Ｔｉ／Ａｕ／Ａｌからなる。ここで、「／」は積層を意味し、Ａ／ＢはＡ、Ｂの順に積層した構造であることを意味する。以下、材料の説明において同様である。ｐ電極１７の各層の厚さはＤＢＲ層１６側から順に、１ｎｍ、１００ｎｍ、２００ｎｍ、１５００ｎｍ、１０ｎｍである。このｐ電極１７により、発光層１２から放射される光を光取り出し側に反射させて光取り出し効率を向上させている。

（ｎドット電極１５の構成）
ｎドット電極１５は、半導体層に開けられた各孔の底面に露出するｎ層１１上に設けられている。ｎドット電極１５は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ／Ａｌからなり、各層の厚さはｎ層１１側から順に２ｎｍ、１００ｎｍ、２００ｎｍ、５００ｎｍ、１０ｎｍである。

（絶縁膜１８の構成）
絶縁膜１８は、ｐ電極１７およびｎドット電極１５を覆うようにして設けられている。絶縁膜１８は、ＳｉＯ₂ からなり、厚さは３００ｎｍである。また、絶縁膜１８のうち、所定領域（ｎドット電極１５上部の領域とｐ電極１７上部の領域）に孔が開けられている。これらの孔はｎドット電極１５とｎ側接合電極２４、およびｐ電極１７とｐ側接合電極２５の導通を取るためのものである。

（ｎ配線電極２０の構成）
ｎ配線電極２０は、反射膜１９上に配線状に設けられていて、反射膜１９および絶縁膜１８に開けられた孔を介して各ｎドット電極１５とｎ配線電極２０とが接続されている。ｎ配線電極２０は、Ｔｉ／Ａｕ／Ａｌからなり、各層の厚さは反射膜１９側から順に５０ｎｍ、１５００ｎｍ、１０ｎｍである。また、配線電極２０と絶縁膜１８との間には、反射膜１９が設けられている。この反射膜１９によって光を光取り出し側へと反射させるとともに、ｎ配線電極２０による光の吸収を低減し、光取り出し効率を向上させている。

なお、実施例１ではｎドット電極１５を設け、ｎ層１１とのコンタクトを良好としているが、ｎ配線電極２０をｎ層１１に対して良好にコンタクトできる材料とすることで、ｎドット電極１５を設けずにｎ層１１とｎ配線電極２０とを反射膜１９に空けた孔を介して直接接触させて接続する構成とすることもできる。

（絶縁膜２１の構成）
絶縁膜２１は、絶縁膜１８、ｎ配線電極２０を覆うようにして設けられている。絶縁膜２１はＳｉＯ₂ からなり、厚さは３００ｎｍである。また、絶縁膜２１のうち、ｎ配線電極２０上部に当たる領域には孔が開けられており、孔の底面にｎ配線電極２０が露出している。この孔は、ｎ配線電極２０とｎ側接合電極２４との導通を取るためのものである。また、絶縁膜２１のうち、絶縁膜１８に開けられたｐ側接合電極２５との導通のための孔の上部に当たる領域にも、孔が設けられていて、孔の底面にｐ電極１７が露出している。この孔は、ｐ電極１７とｐ側接合電極２５との導通を取るためのものである。

（ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の構成）
ｎ側平坦化用電極２２およびｐ側平坦化用電極２３は、絶縁膜２１上に離間して設けられている。また、絶縁膜２１を貫通する孔を介して、ｎ側平坦化用電極２２とｎ配線電極２０が接続されている。また、絶縁膜２１および絶縁膜１８を貫通する孔を介して、ｐ側平坦化用電極２３とｐ電極１７が接続されている。ｎ側平坦化用電極２２およびｐ側平坦化用電極２３は、Ｔｉ／Ａｕからなる。Ａｕ以外にもＡｌやＣｕなどを用いることができ、密着性改善のためＴｉ層を介して設けることが望ましい。ただし、Ａｌを用いる場合にはＴｉ層を用いずに絶縁膜２１上に直接接触させて設けてもよい。

ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面は、凹部のない平坦な面となっている。また、基板１０表面からｎ側平坦化用電極２２表面までの高さと、基板１０表面からｐ側平坦化用電極２３表面までの高さは同一である。つまり、ｎ側平坦化用電極２２表面とｐ側平坦化用電極２３表面は同一平面である。

また、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３は、一旦絶縁膜２１の形状に沿って形成した後に研削することで表面が平坦化されている。その結果、その厚さは不均一となっており、絶縁膜１８、２１に孔が開けられた領域は、他の領域に比べて厚くなっている。

なお、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面は、完全に平坦である必要はなく、発光素子をパッケージ側と接合する際に、ｎ側接合電極２４およびｐ側接合電極２５表面にパッケージ側との未接合部分を低減できる程度に平坦であればよい。望ましくは、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面の凹部深さ（凹部が複数ある場合には最も大きな深さ）が１００ｎｍ以下となるようにすることである。１００ｎｍ以下であれば、ｎ側接合電極２４およびｐ側接合電極２５にパッケージ側との未接合部分を無くすことが可能となる。より望ましくは５０ｎｍ以下、さらに望ましくは３０ｎｍ以下である。

（ｎ側接合電極２４およびｐ側接合電極２５の構成）
ｎ側接合電極２４は、ｎ側平坦化用電極２２上に設けられ、ｐ側接合電極２５は、ｐ側平坦化用電極２３上に設けられている。ｎ側接合電極２４およびｐ側接合電極２５は、Ｔｉ／Ｐｔ／ＡｕＳｎ／Ａｕからなり、各層の厚さは、ｎ側平坦化用電極２２、ｐ側平坦化用電極２３側から順に、３００ｎｍ、１００ｎｍ、２０００ｎｍ、５０ｎｍである。ｎ側接合電極２４およびｐ側接合電極２５の厚さは均一であり、その表面は平坦である。また、ｎ側接合電極２４表面とｐ側接合電極２５表面は同一平面である。

ｎ側接合電極２４およびｐ側接合電極２５の表面についても、完全に平坦である必要はなく、発光素子をパッケージ側と接合する際に、ｎ側接合電極２４およびｐ側接合電極２５表面にパッケージ側との未接合部分を低減できる程度に平坦であればよい。ｎ側接合電極２４およびｐ側接合電極２５の表面の凹部深さは１００ｎｍ以下が望ましく、より望ましくは５０ｎｍ以下、さらに望ましくは３０ｎｍ以下である。

なお、実施例１の発光素子は、加熱圧着によってパッケージ側と結合するためｎ側接合電極２４およびｐ側接合電極２５にＡｕＳｎを用いているが、Ａｕパンプによって接合する場合にはＡｕＳｎに替えてＡｕを用いる。

また、ｎ側接合電極２４およびｐ側接合電極２５上に酸化防止膜を設けてもよい。酸化膜の形成による接合不良を抑制することができる。酸化防止膜は、自然酸化しない任意の材料を用いることができ、たとえばＡｕなどを用いることができる。

（実施例１の発光素子の製造工程）
次に、実施例１の発光素子の製造工程について図２〜４を参照に説明する。

まず、裏面に凹凸加工が施されたＧａＮからなる基板１０の表面上に、ＭＯＣＶＤ法を用いて、ｎ層１１、発光層１２、ｐ層１３を順に積層する（図２（ａ）参照）。原料ガスには、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ源としてＴＭＩ（トリメチルインジウム）、Ｎ源としてアンモニア、ｐ型ドーパントガスとしてビスシクロペンタジエニルマグネシウム、ｎ型ドーパントガスとしてシランを用いる。キャリアガスには水素と窒素を用いる。

次に、ｐ層１３上の所定領域に、透明電極１４を形成する。透明電極１４は、スパッタによってＩＺＯ膜を形成後、減圧雰囲気、６５０℃で熱処理を行って低抵抗化する。そして、フォトリソグラフィとウェットエッチングによって後工程でｎドット電極１５を形成する領域が開口したパターンに形成する（図２（ｂ）参照）。

次に、その開口に露出するｐ層１３表面をドライエッチングしてドット状の孔と素子分離の溝を形成し、孔の底面にｎ層１１を露出させる。そして、孔の底面に露出するｎ層１１上に、蒸着、リフトオフによりｎドット電極１５を形成する（図２（ｃ）参照）。

次に、透明電極１４上に蒸着によってＤＢＲ層１６を形成し、所定位置（透明電極の上部とｎドットの上部）をフォトリソグラフィ、ドライエッチングによって開口し、その孔の底面に透明電極１４を露出させる（図２（ｄ）参照）。

次に、ＤＢＲ層１６上に、ｐ電極１７を蒸着、リフトオフによって形成する。ここで、ｐ電極１７はＤＢＲ層１６に開けられた孔を埋めるようにして形成し、これによりＤＢＲ層１６に開けられた孔を介してｐ電極１７と透明電極１４とをドット状に接触させる（図２（ｅ）参照）。

次に、ｐ電極１７上およびｎドット電極１５上に、ＣＶＤ法によって絶縁膜１８を形成する。そして、フォトリソグラフィ、ドライエッチングによって所定領域（ｎ側接合電極２４およびｐ側接合電極２５と導通を取る位置）に孔を形成する（図３（ａ）参照）。

次に、絶縁膜１８上の所定領域に、蒸着、リフトオフによって所定のパターンの反射膜１９、ｎ配線電極２０を順に形成する（図３（ｂ）参照）。ここで、ｎ配線電極２０は、絶縁膜１８に空けた孔を介してｎドット電極１５と接続する。

次に、ｎ配線電極２０、および絶縁膜１８上にＣＶＤ法によって絶縁膜２１を形成し、フォトリソグラフィ、ドライエッチングによって所定領域（ｎ側接合電極２４およびｐ側接合電極２５と導通を取る位置）に孔を形成する（図３（ｃ）参照）。

次に、絶縁膜２１上の所定領域に、蒸着、リフトオフによってｎ側平坦化用電極２２とｐ側平坦化用電極２３を離間して形成する。絶縁膜２１には孔が開けられているため、その孔が開けられた領域でｎ側平坦化用電極２２とｎ配線電極２０が接続され、ｐ側平坦化用電極２３とｐ電極１７が接続される。また、ｎ側平坦化用電極２２とｐ側平坦化用電極２３は均一な厚さに形成されるが、孔による段差のため、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面には孔の段差に応じた凹部２８が生じる（図４（ａ）参照）。具体的には、ｎドット電極１５上部、ＤＢＲ層１６に開けられた孔の上部、および絶縁膜２１に開けられた孔の上部に当たる領域などに凹部２８が生じる。図４（ａ）においては絶縁膜２１に開けられた孔の上部に当たる領域の凹部２８のみを示し、他の領域の凹部２８については図示を省略している。

ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の厚さは、ｐ電極１７表面から絶縁膜２１表面までの高さの２倍以上の厚さに形成することが望ましい。次工程においてｎ側平坦化用電極２２およびｐ側平坦化用電極２３を研削するのに十分な厚さとなり、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の凹部２８の深さを十分に低減することができる。より望ましくは、ｐ電極１７表面から絶縁膜２１表面までの高さの２倍以上１０倍以下、さらに望ましくは２倍以上５倍以下である。

ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の形成は、蒸着の他、スパッタや印刷などにより行うことができる。ｎ側平坦化用電極２２およびｐ側平坦化用電極２３は５〜１０μｍ程度の厚さに形成する必要があるが、このような厚膜の場合でも印刷を用いれば容易に形成可能である。蒸着やスパッタの場合、リフトオフに用いるレジストが熱によって変質しないように冷却期間を挟む必要があり、形成に時間がかかってしまう。また、厚くなることで剛性が増し、リフトオフで段切れがうまくいかない場合があり、パターン形成が難しくなる。一方、印刷であれば、金属ペーストや金属ナノインクを用いて容易に厚膜のパターン形成が可能であり、形成時間の短縮、パターン不良の低減が可能である。

印刷でｎ側平坦化用電極２２およびｐ側平坦化用電極２３を形成する場合、まず、下地層としてＴｉ／Ａｕを蒸着やスパッタにより形成し、パターニングはリフトオフにより行う。Ｔｉは絶縁膜２１との密着性改善、Ａｕは金属ペーストなるいは金属ナノインクとの密着性改善のために用いる。

次に、下地層上に、印刷によって所定のパターンに金属ペーストあるいは金属ナノインクを塗布する。印刷方法はスクリーン印刷、インクジェット印刷など任意の方法を用いることができるが、スクリーン印刷が簡便で好ましい。金属ペースト、金属ナノインクの金属は、Ａｕ、Ｃｕなどを用いることができる。信頼性の点からはＡｕを用いることが好ましい。また、Ｃｕを用いる場合には、下地層のＡｕは省略することができる。

次に、加熱して金属ペーストや金属ナノインク中の溶剤を蒸発させ、バインダーを分解させる。さらにその後、洗浄して溶剤の残渣を取り除く。以上によって厚膜のｎ側平坦化用電極２２およびｐ側平坦化用電極２３を短時間でパターン精度よく形成することができる。

次に、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面を平らになるまで研削する（図４（ｂ）参照）。たとえば、ｎ側平坦化用電極２２、ｐ側平坦化用電極２３表面の凹部２８の深さが１００ｎｍ以下となるように研削することが望ましい。機械的な加工であるためｎ側平坦化用電極２２およびｐ側平坦化用電極２３の材料に依存することがなく、また削る厚さの設定も容易である。研削は、たとえばダイヤモンドバイト、砥石などによって行うことができ、これらの研削方法によれば容易かつ高精度に研削する厚さを制御することができる。

ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面を平らに研削する結果、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の厚さは不均一となり、凹部２８上部の領域で厚く、他の領域はそれよりも薄くなる。この薄くなった領域の厚さは、絶縁膜２１が露出しない程度であれば十分であるが、次工程でｎ側接合電極やｐ側接合電極２５を安定的に形成するために１００ｎｍ以上とすることが望ましい。

また、この研削において、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面の算術平均粗さＲａは、５０ｎｍ以下とすることが望ましい。これによりｎ側平坦化用電極２２およびｐ側平坦化用電極２３上に形成されるｎ側接合電極２４、ｐ側接合電極２５表面の凹凸がより低減されるため、パッケージ側の接合電極と接合した際に密着性がよくなり、剥がれを抑制することができる。

次に、還元性ガスを用いたプラズマをｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面に照射し、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面に形成された酸化膜を除去する。この酸化膜は、研削による熱によってｎ側平坦化用電極２２およびｐ側平坦化用電極２３の表面が酸化することで生じたものである。還元性ガスは、たとえば水素、酸水素である。

この酸化膜を除去する工程は必ずしも必要ではないが、除去することによりｎ側平坦化用電極２２とｎ側接合電極２４、およびｐ側平坦化用電極２３とｐ側接合電極２５の密着性を改善することができ、また導電性も改善することができる。

次に、ｎ側平坦化用電極２２とｐ側平坦化用電極２３上に、蒸着、リフトオフによってｎ側接合電極２４、ｐ側接合電極２５をそれぞれ形成する（図４（ｃ）参照）。ここで、ｎ側平坦化用電極２２とｐ側平坦化用電極２３の表面は平坦化されているため、ｎ側接合電極２４とｐ側接合電極２５の表面も平坦となり、厚さも均一となる。また、ｎ側接合電極２４、ｐ側接合電極２５の厚さは、１μｍ以上５μｍ以下とするのがよい。この範囲であれば、発光素子をパッケージ側に実装する際、ｎ側接合電極２４およびｐ側接合電極２５をパッケージ側と十分に密着させることができ、また加熱圧着時に融解したｎ側接合電極２４、ｐ側接合電極２５がはみ出してｐｎ短絡を起こしてしまうことも抑制することができる。より望ましくは１μｍ以上３μｍ以下、さらに望ましくは１μｍ以上２μｍ以下である。

なお、ｎ側接合電極２４およびｐ側接合電極２５の形成後、ｎ側接合電極２４およびｐ側接合電極２５表面の研削を行い、表面がより平坦となるようにしてもよい。

その後、ｎ側接合電極２４およびｐ側接合電極２５の表面に、Ａｕなどからなる酸化防止膜を形成してもよい。酸化防止膜を形成することで、ｎ側接合電極２４およびｐ側接合電極２５の表面に酸化膜が形成されるのを抑制することができ、接合不良を抑制することができる。以上により実施例１の発光素子が製造される。

この実施例１の発光素子の製造方法によれば、ｎ側接合電極２４、ｐ側接合電極２５の表面の凹凸を低減することができる。その結果、発光素子をパッケージ側と接合する際、ｎ側接合電極２４、ｐ側接合電極２５の未接着部分を低減することができ、発光素子のパッケージからの剥がれを低減することができる。また、ｎ側接合電極２４、ｐ側接合電極２５のパッケージ側との接触面積が増大するため、熱抵抗が小さくなり、発光素子の寿命を伸ばすことができる。

また、発光素子をパッケージ側とを接合する際、ｎ側接合電極２４およびｐ側接合電極２５は融解するが、ｎ側接合電極２４およびｐ側接合電極２５の厚さが不均一である場合、融解時に厚い部分はより厚くなり、薄い部分はより薄くなるように流動する。そのため、未接合部分が発生してしまうなど各種の不具合を誘発してしまう。一方、実施例１の発光素子では、ｎ側平坦化用電極２２およびｐ側平坦化用電極２３を設けているため、ｎ側接合電極２４およびｐ側接合電極２５の厚さは均一となる。その結果、ｎ側接合電極２４およびｐ側接合電極２５が融解してもその厚さは均一なままであり、パッケージ側と均一に接合することができる。

また、ｎ側接合電極２４およびｐ側接合電極２５の表面が平坦化されているため、パッケージ側との接合時に大きな圧力をかけずとも十分に接着することができる。そのため、ｎ側接合電極２４およびｐ側接合電極２５が押圧によって横方向に大きくはみ出して短絡してしまうことを抑制することができる。

実施例２の発光素子の製造方法は、実施例１の発光素子の製造方法を以下のように変更したものである。図４（ｃ）のｎ側接合電極２４およびｐ側接合電極２５を形成するまでは同一の工程であるため説明を省略する。

ｎ側接合電極２４およびｐ側接合電極２５の形成後、ｎ側接合電極２４とｐ側接合電極２５の表面および側面、ｎ側平坦化用電極２２とｐ側平坦化用電極２３の側面を連続して覆うように保護膜３０を形成する（図５（ａ）参照）保護膜３０はＡｌ₂ Ｏ₃ からなり、ＡＬＤ法を用いて形成する。また、厚さは３００ｎｍである。ＡＬＤ法を用いることにより、ｎ側接合電極２４、ｐ側接合電極２５、ｎ側平坦化用電極２２、およびｐ側平坦化用電極２３の形状に沿って均一な厚さに保護膜３０を形成することができる。

なお、保護膜３０の材料はＡｌ₂ Ｏ₃ に限らず、ＳｉＯ₂ 、ＴｉＯ₂ 、ＺｒＯ₂ 、ＳｉＮなど任意の絶縁材料を用いることができる。ただし、Ａｌ₂ Ｏ₃ はガスや水分の透過性が低く、電極のマイグレーション抑制効果が高いため、保護膜３０の材料はＡｌ₂ Ｏ₃ とすることが好ましい。また、成膜方法もＡＬＤ法に限らず、ＣＶＤ法などを用いてもよい。また、保護膜３０の厚さは３００ｎｍに限らないが、次工程の研削の容易さや十分な絶縁性を得るために、０．１〜１μｍとすることが望ましい。より望ましくは０．１〜０．５μｍ、さらに望ましくは０．２〜０．５μｍである。

次に、保護膜３０を研削し、ｎ側接合電極２４およびｐ側接合電極２５の表面を露出させる（図５（ｂ）参照）。研削にはダイヤモンドバイト、砥石などを用いることができる。この際、ｎ側接合電極２４およびｐ側接合電極２５表面も研削されて薄くなるため、ｎ側接合電極２４およびｐ側接合電極２５は３μｍ以上の厚さに形成することが望ましい。より望ましくは３μｍ以上１０μｍ以下、さらに望ましくは４μｍ以上６μｍ以下である。

その後、実施例１と同様にプラズマ処理によりｎ側接合電極２４およびｐ側接合電極２５の表面の酸化膜を除去し、ｎ側接合電極２４およびｐ側接合電極２５上にＡｕからなる酸化防止膜を形成する。以上が実施例２の発光素子の製造方法である。

実施例２の発光素子の製造方法によれば、次のような問題を解決することができる。ｎ側接合電極２４およびｐ側接合電極２５に用いられるＡｕＳｎはＳｎを含むためマイグレーションを起こしやすく、ｐｎ間の短絡を生じるなど信頼性に問題があった。そこで実施例２では、保護膜３０を形成することでｎ側平坦化用電極２２、ｐ側平坦化用電極２３、ｎ側接合電極２４、およびｐ側接合電極２５の側面を絶縁体により覆っている。そのため、ｐｎ間の短絡を防止することができる。

（変形例）
本発明は実施例１、２の発光素子の構造に限るものではなく、ｎ層、発光層、ｐ層が順に積層された半導体層と、半導体層上に設けられた絶縁膜と、絶縁膜上に設けられたｎ側接合電極およびｐ側接合電極を有し、絶縁膜および半導体層に開けられた孔を介してｎ層とｎ側接合電極とが接続され、絶縁膜に開けられた孔を介してｐ層とｐ側接合電極が接続された構成であれば、本発明を適用することができる。たとえば、実施例１の発光素子では、ｎ電極、ｐ電極が絶縁膜を介して点接触する構造であるが、線接触する構造などにも本発明は適用することができる。

本発明に係る発光素子は、照明装置、表示装置などの光源として利用することができる。

１０：基板
１１：ｎ層
１２：発光層
１３：ｐ層
１４：透明電極
１５：ｎドット電極
１６：ＤＢＲ層
１７：ｐ電極
１８、２１：絶縁膜
１９：反射膜
２０：ｎ配線電極
２２：ｎ側平坦化用電極
２３：ｐ側平坦化用電極
２４：ｎ側接合電極
２５：ｐ側接合電極

Claims (5)

1. ｎ層、発光層、ｐ層が順に積層された半導体層と、前記半導体層上に設けられた絶縁膜と、前記絶縁膜上に設けられたｎ側接合電極およびｐ側接合電極を有し、前記絶縁膜および前記半導体層に開けられた孔を介して前記ｎ層と前記ｎ側接合電極とが接続され、前記絶縁膜に開けられた孔を介して前記ｐ層と前記ｐ側接合電極が接続された発光素子の製造方法において、
   前記絶縁膜上に、孔を介して前記ｎ層と接続するｎ側平坦化用電極と、孔を介して前記ｐ層と接続するｐ側平坦化用電極とをそれぞれ離間して形成する平坦化用電極形成工程と、
   前記ｎ側平坦化用電極と前記ｐ側平坦化用電極の表面を研削して平坦化する研削工程と、
   前記ｎ側平坦化用電極の表面に前記ｎ側接合電極、前記ｐ側平坦化用電極の表面に前記ｐ側接合電極をそれぞれ形成する接合電極形成工程と、
   を有することを特徴とする発光素子の製造方法。
2. 前記研削工程は、前記ｎ側平坦化用電極および前記ｐ側平坦化用電極の表面の凹部深さが１００ｎｍ以下となるように研削する工程である、ことを特徴とする請求項１に記載の発光素子の製造方法。
3. 前記研削工程後、前記接合電極形成工程前に、還元ガスを用いたプラズマを前記ｎ側平坦化用電極および前記ｐ側平坦化用電極の表面に照射することで、前記ｎ側平坦化用電極および前記ｐ側平坦化用電極の表面に形成された酸化膜を除去する酸化膜除去工程をさらに有する、ことを特徴とする請求項１または請求項２に記載の発光素子の製造方法。
4. 前記ｎ側接合電極および前記ｐ側接合電極の表面に、酸化防止膜を形成する酸化防止膜形成工程をさらに有する、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光素子の製造方法。
5. 前記ｎ側平坦化用電極および前記ｐ側平坦化用電極は、前記ｐ層表面から前記絶縁膜表面までの高さの２倍以上の厚さに形成する、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。