KR20160053010A

KR20160053010A - 반도체 발광소자

Info

Publication number: KR20160053010A
Application number: KR1020140149069A
Authority: KR
Inventors: 김창태; 김석중; 이창훈; 신원재
Original assignee: 주식회사 씨티랩
Priority date: 2014-10-30
Filing date: 2014-10-30
Publication date: 2016-05-13
Anticipated expiration: 2034-10-30
Also published as: KR101635521B1; WO2016068643A1; CN106170874A

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부; 발광부의 일 측에 구비된 절연층; 그리고 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반도체층의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며, 제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 열에 대한 내구성을 향상한 반도체 발광소자에 관한 것이다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.

이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.

도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.

여러 가지 장점으로 인해, 반도체 발광소자를 고전류, 고전력(high power)로 발광시키는 방법이 사용된다. 고전류 및 고전력 구동은 반도체 발광소자의 대면적화에 따라 더욱 요청되기도 하고, 반대로 고전류, 고전력 구동을 위해 반도체 발광소자가 대면적화 되기도 한다. 한편, 대면적 반도체 발광소자가 아니라도 전원공급 회로의 단순화 등 비용 절감의 장점을 가지는 고전류, 고전력 구동이 선호되기도 한다. 그러나, 이러한 고전류, 고전력 구동에 따라 방열효율 향상이 더 문제된다. 전술된 바와 같은 플립칩에서는 서브마운트의 금속 패턴에 플립칩의 전극이 솔더링 등의 방법으로 접합되며, 플립칩의 전극을 통하는 것이 주요 방열통로가 되는데, 방열이 원활하지 못한 부분이 장시간 지속되면 반도체 발광소자의 성능이나 내구성에 문제가 된다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부; 발광부의 일 측에 구비된 절연층; 그리고 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며, 제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자가 제공된다.

도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 4는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 11은 본 개시에 따른 반도체 발광소자의 사용예들을 설명하기 위한 도면.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 발광부(30,40,50,60), 절연층(91), 제1 전극(80), 및 제2 전극(70)을 포함한다. 발광부(30,40,50,60)는 복수의 반도체층(30,40,50)을 포함하며, 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50)의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 가진다. 절연층(91)은 발광부(30,40,50,60)의 일 측에 구비된다. 제1 전극(80) 및 제2 전극(70)은 각각 제1 반도체층(30) 및 제2 반도체층(50)과 전기적으로 연통하며, 발광부(30,40,50,60)에 대해 동일한 방향에 구비된다. 제1 전극(80)과 제2 전극(70) 중 적어도 하나는 절연층(91)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비된다. 제1 전극(80)과 제2 전극(70) 사이 절연층(91) 측 발광부(30,40,50,60)에 적어도 하나의 홈(35)이 형성되어 있다.

본 예에서, 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극(80) 및 제2 전극(70)은 절연층(91)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비되며, 절연층(91)을 관통하여 식각되어 노출된 제1 반도체층(30)과 제1 전극(80)을 전기적으로 연통하는 제1 도전부(81), 그리고 절연층(91)을 관통하여 제2 반도체층(50)과 전기적으로 연통하는 제2 도전부(81)를 포함한다. 활성층(40)으로부터의 빛을 기판(10) 측으로 반사하기 위해 발광부(30,40,50,60)가 복수의 반도체층(30,40,50)과 절연층(91) 사이에 반사층을 가지거나, 절연층(91)이 빛을 반사할 수 있다. 본 예에서는, 절연층(91)이 절연성 반사막으로서 빛을 반사한다. 절연성 반사막은 분포 브래그 리플랙터(DBR: Distributed Bragg Reflector)를 포함할 수 있다.

적어도 하나의 홈(35)은 복수의 반도체층(30,40,50)의 일부가 제거되어 형성되거나, 복수의 반도체층(30,40,50)은 제거되지 않고 발광부(30,40,50,60)의 다른 부분이 제거되어 형성된다. 본 예에서 복수의 홈(35)이 형성되며, 각 홈(35)은 트랜치(trench), 리세스(recess), 그루브(groove) 등의 형상을 가지며, 홈(35)은 복수의 반도체층(30,40,50)의 측면 방향으로 개구되지 않은 경우뿐만 아니라 개구(open)된 경우도 포함한다. 바람직하게는 발광부(30,40,50,60)는 복수의 반도체층(30,40,50)과 절연층(91) 사이에 전류 확산 도전막(60; 예: ITO, Ni/Au 등)을 구비하며, 홈(35)은 전류 확산 도전막(60), 제2 반도체층(50), 및 활성층(40)의 일부가 제거되어 형성된다. 전류 확산 도전막(60)이 생략되는 경우에는 홈(35)은 제2 반도체층(50), 및 활성층(40)의 일부가 제거되어 형성된다.

활성층(40)에서 전자와 정공의 재결합에 의해 빛이 생성됨에 따라 열도 함께 발생하며, 이러한 열이 원활하게 방열되는 것이 중요하다. 제1 전극(80) 및 제2 전극(70)이 서브마운트(1100)에 형성된 금속 패턴(1080,1070)에 접합되어 사용될 수 있으며(도 11 참조), 따라서 열전도에 의한 방열은 주로 제1 전극(80) 및 제2 전극(70)을 통해 이루어진다. 이때, 제1 전극(80)과 제2 전극(70) 사이는 서브마운트(1100)와 떨어져 있고, 상기 사이에는 보통 공기가 있다. 따라서 제1 전극(80)과 제2 전극(70) 사이는 방열효율이 제1 전극(80) 및 제2 전극(70)이 보다 좋지 못하다. 한편, 제1 전극(80)과 제2 전극(70) 사이에 절연물질이 구비되더라도 절연물질은 제1 전극(80) 및 제2 전극(70)보다 열전도가 좋지 못한 것이 일반적이다.

반도체 발광소자가 고전류 및/또는 고전력(high-power)로 동작하는 경우 방열의 문제가 더 커지고, 제1 전극(80)과 제2 전극(70) 사이에서 방열의 문제는 장시간 사용에 따른 내구성이나 열로 인한 성능저하 방지에 중요하다. 한편, 전슬한 바와 같이, 반도체 발광소자는 서브마운트(1100)에 SMT 방식으로 실장될 수 있는데, 제1 전극(80)과 제2 전극(70)이 서브마운트(1100)에 형성된 금속 패턴(1080,1070)과 정렬의 오차, 솔더링등 접합물질의 사용 등으로 인해 제1 전극(80)과 제2 전극(70) 간의 간격을 좁게하거나 제1 전극(80) 및 제2 전극(70)이 면적을 증가시키는 데에는 한계가 있으며, 제1 전극(80)과 제2 전극(70) 사이 간격은 오히려 증가되는 추세이다.

본 예에서는 전술한 바와 같이, 발광부(30,40,50,60)에 복수의 홈(35)을 형성함으로써, 제1 전극(80)과 제2 전극(70) 사이에서 열의 발생을 감소시켜 열로 인한 상기 내구성 저하나 성능저하를 억제 또는 방지한다. 각 홈(35)은 섬(island) 형태로 서로 떨어져 형성될 수 있으며, 도트(dot) 형태로 형성되거나, 길쭉한 트랜치 형태를 가지거나 다양한 형상으로 변형될 수 있다. 또한, 제1 전극(80)과 제2 전극(70) 사이에 일정한 밀도로 복수의 홈(35)이 분포할 수도 있으며, 특정한 위치(예: 중앙)의 밀도를 다른 위치보다 더 밀집되게 형성하는 것도 가능하다. 이와 다르게, 홈(35)의 개수를 줄이되 홈(35)의 가로 및 세로 사이즈를 크게 하는 실시예도 고려할 수 있다.

본 예에서는 이와 같은 홈(35)의 형성을 위해 제2 반도체층(50), 및 활성층(40)의 일부가 제거되므로 제1 전극(80)과 제2 전극(70)의 사이에서 열의 발생이 그만큼 감소하며, 이로 인해 제1 전극(80)과 제2 전극(70) 사이에서 발광부(30,40,50,60)의 온도를 적정한 온도로 유지하는데 있어서 홈(35)이 없는 경우보다 유리하다.

한편, 홈(35)은 열에 의한 응력으로 인해 반도체 발광소자가 손상되는 것을 방지할 수 있다. 예를 들어, 홈(35)은 복수의 반도체층(30,40,50) 및/또는 전류 확산 도전막(60)이 팽창하거나 수축시 변형의 완충 역할을 할 수도 있어서, 열팽창 계수의 차이로 인한 크랙 또는 터짐 등의 발생을 억제하는 효과도 있다. 또한, 홈(35)은 복수의 반도체층(30,40,50)의 표면적을 증가시켜 방열효율 향상에도 기여한다. 또한, 홈(35)은 복수의 반도체층(30,40,50)의 내부에 형성된 스케터로 기능하여 광추출효율 향상에도 기여할 수 있다.

도 3에서 미설명 부호는 이하에서 설명된다.

이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.

도 4는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면으로서, 먼저, 도 4a에 제시된 바와 같이, 기판(10) 위에 복수의 반도체층(30,40,50)을 형성한다. 기판(10)으로는 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다.

이후, 바람직하게는 제2 반도체층(50) 위에 전류 확산 도전막(60)이 형성된다. p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류 확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류 확산 도전막(60)으로 사용된다.

다음으로, 전류 확산 도전막(60) 및 복수의 반도체층(30,40,50)이 제거되어 홈(35)이 형성된다. 또한, 개별 소자로의 분리(isolation)를 위해 복수의 반도체층(30,40,50)의 외곽 테두리도 메사식각될 수 있으며, 제1 도전부(81)와의 연결을 위해 제1 반도층이 일부 노출되어 접촉부가 형성된다. 이러한 홈(35), 테두리 식각 및 접촉부의 형성은 바람직하게는 함께 이루어진다. 이와 다르게, 복수의 반도체층(30,40,50)의 제거는 전류 확산 도전막(60) 형성 전에 이루어지고, 홈(35)을 피해서 전류 확산 도전막(60)이 형성되는 것도 가능하다. 홈(35)의 깊이는 상기 접촉부와 동일할 수 있지만, 메사식각을 조절하여, 예를 들어, 식각 마스크를 테두리나 접촉부와 홈(35)이 형성되는 부분을 다르게 하여 홈(35)의 깊이를 상기 접촉부나 테두리의 식각 깊이와 다르게 하는 것도 가능하다.

본 예와 다르게, 홈(35)의 형성을 위해 활성층(40)을 식각하지 않고, 제2 반도체층(50)까지만 식각하거나, 전류 확산 도전막(60)까지만 식각하는 것도 물론 고려할 수 있다.

계속해서, 도 4b를 참조하면, 홈(35) 형성 이후, 제1 도전부(81)에 대응하여 제1 반도체층(30)이 노출된 접촉부에 제1 접촉 전극(82)을 형성하고, 제2 도전부(81)에 대응하여 전류 확산 도전막(60) 위에 제2 접촉 전극(72)을 형성한다. 접촉 전극(82,72)은 생략될 수 있지만, 접촉저항을 감소하고 전기적 연결의 안정성을 위해 구비되는 것이 바람직하다. 이후, 발광부(30,40,50,60)를 덮도록 절연층(91)을 형성한다. 바람직하게는 절연층(91)은 복수의 반도체층(30,40,50)이 식각된 영역, 전류 확산 도전막(60), 및 접촉 전극(82,72)을 덮도록 형성된다. 따라서,홈(35)도 절연층(91)에 의해 덮이며, 홈(35)의 내에도 절연층(91)이 형성될 수 있다.

본 예에서, 절연층(91)은 절연성 반사막으로서, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 절연층(91)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 단일층으로도 형성될 수 있지만, 바람직하게는 다층(91a,91b,91c) 구조로 형성된다. 다층(91a,91b,91c)을 이루는 물질로는 유전체(예: SiO_x, TiO_x 등)가 사용될 수 있으며, 다층 구조의 예로, 절연층(91)은 분포 브래그 리플랙터(DBR; Distributed Bragg Reflector)를 포함할 수 있다.

다음으로, 도 4c를 참조하면, 드라이에칭 등의 방법으로 절연층(91)에 개구를 형성하여 접촉 전극(82,72)의 일부를 노출하고, 제1 접촉 전극(82) 및 제2 접촉 전극(72)에 각각 접촉하는 제1 도전부(81), 및 제2 도전부(81)를 형성한다. 제1 전극(80) 및 제2 전극(70)은 반사율이 높은 Al, Ag와 같은 금속을 절연층(91) 위에 증착, 도금 등의 방법으로 형성될 수 있으며, 각각 제1 도전부(81) 및 제2 도전부(81)와 연결되도록 형성된다. 제1 전극(80) 및 제2 전극(70)과 도전부(81,71)는 함께 형성될 수 있다. 안정적 전기적 접촉을 위해 제1 전극(80) 및 제2 전극(70)은 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있으며, 그 재질에 특별한 제한이 있는 것은 아니다. 제1 전극(80) 및 제2 전극(70)은 서브마운트(1100)의 금속 패턴(1080,1070)과 솔더링, 도전성 패이스트, 유테틱 본딩 등의 방법으로 접합된다. 제1 전극(80) 및 제2 전극(70)의 사이에는 전술된 홈(35)이 형성되어 있고, 발열의 감소로 인해 온도가 적정한 범위도 유지된다.

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 홈(35)이 복수의 반도체층(30,40,50)을 식각하지 않고 전류 확산 도전막(60)에만 형성되어 있다. 복수의 반도체층(30,40,50) 위에 전류 확산 도전막(60)을 형성한 이후, 전류 확산 도전막(60)을 식각하여 복수의 홈(35)을 형성하거나, 전류 확산 도전막(60)을 형성하면서 홈(35)이 형성되도록 할 수도 있다. 전류 확산 도전막(60)은 전류를 확산시키므로, 홈(35)이 형성된 영역은 전류 확산 도전막(60)으로부터 바로 아래로 흐르는 전류가 다른 부분보다 감소할 수 있으며, 이로 인해 홈(35)에 대응하는 부분에서 발열도 감소한다. 또한, 홈(35)으로 인해 절연층(91)과의 접촉면적이 증가하여 방열효율이 향상될 수 있다.

도 6은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, A-A 선을 따라 취한 단면의 예들로 도 3 및 도 5를 들 수 있다. 제1 전극(80)과 제2 전극(70)이 서로 에지를 마주하며 간격을 두고 절연층(91) 위에서 떨어져 있다. 도트(dot) 형태의 복수의 홈(35)이 제1 전극(80)과 제2 전극(70) 사이의 발광부(30,40,50,60)에 형성되어 있고, 절연층(91)에 의해 덮여 있다. 복수의 제1 도전부(81) 및 제2 도전부(81)가 각각 제1 전극(80)과 제2 전극(70)의 아래에 형성되어 있다. 본 예에서, 복수이 홈(35)은 제1 전극(80)과 제2 전극(70) 사이에만 형성되어 있지만, 특정 위치에서 핫 스팟이나 발열로 인한 문제가 있는 경우 제1 전극(80) 및 제2 전극(70) 아래의 발광부(30,40,50,60)에도 홈(35)을 형성하는 것을 고려할 수 있다.

도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 7a에 제시된 예에서 홈(35)은 제1 전극(80)과 제2 전극(70) 사이에 연속적으로 일정한 길이만큼 제2 반도체층(50) 및 활성층(40)이 제거되어 형성된다. 복수의 반도체층(30,40,50)을 형성하고 홈(35)을 형성한 이후에 홈(35)을 피하여 전류 확산 도전막(60)을 형성한다. 이 경우, 절연층(91)은 홈(35)까지 들어가도록 형성될 수 있다. 본 예와 다르게, 홈(35)에 절연체를 형성하고, 절연체 및 복수의 반도체층(30,40,50)을 덮도록 전류 확산 도전막(60)을 형성할 수 있다.

도 7b에 제시된 예에서, 홈(35)이 전류 확산 도전막(60)에만 형성되어 있다. 복수의 반도체층(30,40,50) 위에 전류 확산 도전막(60)을 형성한 이후, 전류 확산 도전막(60)을 식각하여 복수의 홈(35)을 형성하거나, 전류 확산 도전막(60)을 형성하면서 홈(35)이 형성된다.

도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, B-B 선을 따라 취한 단면의 예들로 도 7a 및 도 7b를 들 수 있다. 복수의 홈(35)은 도트 형태가 아니라 제1 전극(80)으로부터 제2 전극(70)을 향하여 트랜치 형태로 형성되어 있다. 도 6 및 도 8에 제시된 바와 같이, 홈(35)의 형상은 다양한 타입으로 변경이 가능할 것이다.

도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예들을 설명하기 위한 도면으로서, 도 9a 및 도 9b에 제시된 예들에서는 전류 확산 도전막(60)이 금속 반사막(60)으로서 활성층(40)으로부터의 빛을 반사한다. 도 9a에 제시된 예에서 홈(35)은 전류 확산 도전막(60), 제2 반도체층(50), 활성층(40)이 제거되어 형성되며, 도 9b에 제시된 예에서 홈(35)은 전류 확산 도전막(60)만 제거되어 형성된다. 절연층(91)은 특별히 반사 기능을 위한 구성을 의도적으로 가지지는 않고, 단일층으로 형성되는 것도 무방하며, 전술된 절연층(91)보다는 두께가 작을 수 있다. 예를 들어, 금속 반사막(60)은 Al, Ag 등으로 이루어진 단일 층으로 이루어질 수도 있지만, 반사층과, 절연층(91)과 접하는 상층과, 반사층과 상층 사이의 베리어층(예: Ni 등)을 포함하는 다층 구조를 가질 수 있다.

본 예에서, 절연층(91)은 발광부(30,40,50,60)를 전체적으로 덮도록 형성되지만, 본 예와 다르게, 절연층으로부터 금속 반사막이 일부 노출되고, 노출된 금속 반사막에 제2 전극이 직접 접하도록 형성되며, 제1 전극은 절연층 위에 구비되는 예도 가능하다.

한편, 전류 확산 도전막(60)이 금속 반사막(60)인 경우에도, 절연층(91)이 절연성 반사막(예: DBR)으로 형성되는 실시예도 고려할 수 있다.

도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 복수의 반도체층(30,40,50)을 형성하고 제2 반도체층(50) 및 활성층(40)을 식각하여 홈(35)을 형성한 후, 홈(35) 내에 증착 등의 방법으로 절연체(41)를 채운다. 이후, 제2 반도체층(50) 및 절연체(41) 위에 금속 반사막(60)을 형성한다. 이후, 절연층(91), 제1 전극(80), 및 제2 전극(70)을 형성한다. 금속 반사막(60)은 홈(35)을 덮도록 형성되어 빛을 반사하여, 제1 전극(80)과 제2 전극(70) 사이의 홈(35)은 발열을 감소한다.

도 11은 본 개시에 따른 반도체 발광소자의 사용예들을 설명하기 위한 도면으로서, 서브마운트(1100)의 금속 패턴(1080,1070)에 반도체 발광소자의 제1 전극(80) 및 제2 전극(70)이 접합되어 있다. 활성층(40)으로부터의 빛의 일부가 절연층(91)에서 반사되거나 금속 반사막(60)에서 반사되어 기판(10) 측으로 나간다. 제1 전극(80)과 제2 전극(70) 사이는 서브마운트(1100)와 접하지 않더라도 홈(35)으로 인해 발열이 감소되어 온도가 적정한 수준으로 유지된다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부; 발광부의 일 측에 구비된 절연층; 그리고 각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며, 제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자.

(2) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극 및 제2 전극은 절연층을 기준으로 복수의 반도체층의 반대 측에 구비되며, 절연층을 관통하여, 식각되어 노출된 제1 반도체층과 제1 전극을 전기적으로 연통하는 제1 도전부;그리고 절연층을 관통하여, 제2 반도체층과 전기적으로 연통하는 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.

(3) 적어도 하나의 홈은 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.

(4) 발광부는: 제2 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며, 적어도 하나의 홈은 전류 확산 도전막의 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.

(5) 절연층은 절연성 반사막인 것을 특징으로 하는 반도체 발광소자.

(6) 발광부는: 복수의 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며, 적어도 하나의 홈은 전류 확산 도전막, 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.

(7) 전류 확산 도전막은 금속 반사막인 것을 특징으로 하는 반도체 발광소자.

(8) 적어도 하나의 홈은 섬(island) 형태로 제1 전극과 제2 전극 사이에 복수 개가 형성된 것을 특징으로 하는 반도체 발광소자.

(9) 절연성 반사막은 분포 브래그 리플랙터를 포함하는 것을 특징으로 하는 반도체 발광소자.

(10) 발광부는: 적어도 하나의 홈을 채우는 절연체; 제2 반도체층 및 절연체를 덮으며, 제2 반도체층과 절연층 사이에 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 플립칩 타입의 반도체 발광소자에서 열에 의한 내구성 저하 및 성능 저하가 억제된다.

본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 반도체 발광소자에서 금속 반사막 대신 절연성 반사막을 사용하여 금속 반사막에 의한 빛흡수가 감소한다.

제1 반도체층(30), 활성층(40), 제2 반도체층(50), 전류 확산 도전막(60)
홈(35), 절연층(91), 제1 전극(80), 제2 전극(70), 도전부(81,71)

Claims

반도체 발광소자에 있어서,
제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 발광부;
발광부의 일 측에 구비된 절연층; 그리고
각각 제1 반도체층 및 제2 반도체층과 전기적으로 연통하며, 발광부에 대해 동일한 방향에 구비되는 제1 전극 및 제2 전극;으로서, 제1 전극과 제2 전극 중 적어도 하나는 절연층을 기준으로 발광부의 반대 측에 구비되는 제1 전극 및 제2 전극;을 포함하며,
제1 전극과 제2 전극 사이 절연층 측 발광부에 적어도 하나의 홈이 형성된 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,
반도체 발광소자는 플립칩(flip chip)으로서,
제1 전극 및 제2 전극은 절연층을 기준으로 복수의 반도체층의 반대 측에 구비되며,
절연층을 관통하여, 식각되어 노출된 제1 반도체층과 제1 전극을 전기적으로 연통하는 제1 도전부;그리고
절연층을 관통하여, 제2 반도체층과 전기적으로 연통하는 제2 도전부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,
적어도 하나의 홈은 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,
발광부는: 제2 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며,
적어도 하나의 홈은 전류 확산 도전막의 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.
청구항 3 및 4 중 어느 한 항에 있어서,
절연층은 절연성 반사막인 것을 특징으로 하는 반도체 발광소자.
청구항 3에 있어서,
발광부는: 복수의 반도체층과 절연층 사이에 전류 확산 도전막;을 포함하며,
적어도 하나의 홈은 전류 확산 도전막, 제2 반도체층 및 활성층 일부가 제거되어 형성된 것을 특징으로 하는 반도체 발광소자.
청구항 4 및 6 중 어느 한 항에 있어서,
전류 확산 도전막은 금속 반사막인 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,
적어도 하나의 홈은 섬(island) 형태로 제1 전극과 제2 전극 사이에 복수 개가 형성된 것을 특징으로 하는 반도체 발광소자.
청구항 5에 있어서,
절연성 반사막은 분포 브래그 리플랙터를 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 3에 있어서,
발광부는:
적어도 하나의 홈을 채우는 절연체;
제2 반도체층 및 절연체를 덮으며, 제2 반도체층과 절연층 사이에 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.