[go: up one dir, main page]

WO2015053600A1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
WO2015053600A1
WO2015053600A1 PCT/KR2014/009591 KR2014009591W WO2015053600A1 WO 2015053600 A1 WO2015053600 A1 WO 2015053600A1 KR 2014009591 W KR2014009591 W KR 2014009591W WO 2015053600 A1 WO2015053600 A1 WO 2015053600A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
film
openings
connection electrode
Prior art date
Application number
PCT/KR2014/009591
Other languages
English (en)
French (fr)
Inventor
전수근
진근모
백승호
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130121308A external-priority patent/KR101544128B1/ko
Priority claimed from KR1020130121309A external-priority patent/KR101543728B1/ko
Priority claimed from KR1020130123235A external-priority patent/KR101553639B1/ko
Priority claimed from KR1020130137688A external-priority patent/KR20150055390A/ko
Priority claimed from KR1020140061620A external-priority patent/KR20150141198A/ko
Priority claimed from KR1020140072875A external-priority patent/KR101604092B1/ko
Priority claimed from KR1020140072872A external-priority patent/KR101591969B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2015053600A1 publication Critical patent/WO2015053600A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies

Definitions

  • the present disclosure relates to a semiconductor light emitting device as a whole, and more particularly, to a semiconductor light emitting device having improved brightness by reducing light loss.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436.
  • the semiconductor light emitting device may include a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, an active layer 400 grown on the n-type semiconductor layer 300, and p grown on the active layer 400.
  • a chip having such a structure that is, a chip in which both the electrodes 901, 902, 903 and the electrode 800 are formed on one side of the substrate 100, and the electrodes 901, 902, 903 function as a reflective film is called a flip chip.
  • the electrodes 901, 902 and 903 may include a high reflectance electrode 901 (eg Ag), an electrode 903 (eg Au) for bonding, and an electrode 902 which prevents diffusion between the electrode 901 material and the electrode 903 material; Example: Ni).
  • This metal reflective film structure has a high reflectance and has an advantage in current spreading, but has a disadvantage of light absorption by metal.
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-20913.
  • the semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, an n-type semiconductor layer 300 grown on the buffer layer 200, and an active layer 400 grown on the n-type semiconductor layer 300.
  • the bonding pad 700 and the n-side bonding pad 800 are formed on the etched and exposed n-type semiconductor layer 300.
  • the distributed Bragg reflector 900 DBR: Distributed Bragg Reflector
  • the metal reflecting film 904 are provided on the transparent conductive film 600. According to this configuration, the light absorption by the metal reflective film 904 is reduced, but there is a disadvantage in that current spreading is not smoother than using the electrodes 901, 902, 903.
  • FIG. 1 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 7,262,436;
  • FIG. 2 is a view showing an example of a semiconductor light emitting device disclosed in Japanese Laid-Open Patent Publication No. 2006-120913;
  • FIG. 3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 4 to 8 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 9 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 13 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 14 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 15 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 16 to 20 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 21 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 22 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 23 is a view for explaining a section taken along the line B-B in FIG. 22;
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 26 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 27 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 28 to 32 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 33 is a view for explaining examples of how a plurality of second openings are arranged.
  • 35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 36 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 38 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 39 is a view for explaining an example of a second ohmic electrode
  • 40 to 46 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 49 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 50 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 51 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 52 is a view for explaining an example of a portion where light is likely to be transmitted from a nonconductive reflecting film
  • FIG. 53 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 54 to 65 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 66 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • 67 and 68 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 69 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 70 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 71 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 73 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 74 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 75 is a view for explaining an example of a portion where light is likely to be transmitted from a nonconductive reflecting film
  • 76 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 77 to 80 are views illustrating another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 81 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • 82 is a view for explaining still another example of the semiconductor light emitting device according to the present disclosure.
  • 83 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 84 is a view illustrating an example of a cross section taken along a line A-A in FIG. 83;
  • FIG. 85 is a view illustrating an example of a cross section taken along a line B-B in FIG. 83;
  • 86 is a view for explaining an example of an opening forming step
  • 87 is a view for explaining an example of a planar distribution of a lower electrode and an opening
  • FIG. 88 is a view for explaining an example of the layer structure of the second lower electrode 81;
  • 89 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 90 is a view illustrating an example in which an upper electrode is patterned avoiding an end of an extension connection electrode in FIG. 89;
  • 91 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 92 is a view for explaining an example of a portion where light is likely to be transmitted from a nonconductive reflecting film
  • FIG. 93 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 94 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • 96 is a view illustrating an example of a lower electrode in a semiconductor light emitting device according to the present disclosure.
  • FIG 3 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a reflective layer 91, a first connection electrode 71, a second connection electrode 73 and 75, a first electrode 81, and a second electrode 85. It includes.
  • FIG. 3 is a diagram illustrating a cross section taken along line A-A of FIG. 8.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 91 is formed of a non-conductive reflective film to reduce light absorption by the metal reflective film.
  • the reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b and a clad film 91c.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is nonconductive
  • the entirety of the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c function as the nonconductive reflecting film 91.
  • the distribution Bragg reflector 91a reflects light from the active layer 40 toward the substrate 10 side.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b is positioned between the plurality of semiconductor layers 30, 40, and 50 and the distribution Bragg reflector 91a, and the dielectric film (for example, SiO 2 ) having a refractive index smaller than the effective refractive index of the Distribution Bragg reflector 91a. It may be made of.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the dielectric film 91b may also help reflection of light, and may also function as an insulating film electrically blocking the first connection electrode 71 from the second semiconductor layer 50 and the active layer 40.
  • the clad film 91c is formed on the distribution Bragg reflector 91a, and the clad film 91c is also a material lower than the effective refractive index of the distribution Bragg reflector 91a (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF). It can be made of).
  • a large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the first semiconductor layer 30.
  • the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the reflective layer 91 is formed with at least one first opening 63 and at least one second opening 65 used as an electrical connection passage.
  • the plurality of first openings 63 are formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30, and the plurality of second openings 65. ) Is formed through the reflective layer 91.
  • the first connection electrode 71 and the second connection electrodes 73 and 75 are formed on the reflective layer 91, for example, on the clad film 91c.
  • the first connection electrode 71 extends into the plurality of first openings 63 to be electrically connected to the first semiconductor layer 30.
  • the second connection electrodes 73 and 75 are electrically connected to the second semiconductor layer 50 through the plurality of second openings 65.
  • the semiconductor light emitting device may include a conductive film 60 between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b.
  • the conductive layer 60 may be formed of a current diffusion electrode (ITO, etc.), an ohmic metal layer (Cr, Ti, etc.), a reflective metal layer (Al, Ag, etc.), or a combination thereof.
  • the conductive film 60 is preferably made of a light transmissive conductive material (eg, ITO).
  • the second connection electrodes 73 and 75 extend to the plurality of second openings 65 to be electrically connected to the conductive film 60.
  • the dielectric film 91b extends between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63, thereby connecting the first connection electrode 71 to the second semiconductor layer 50. ) And the active layer 40 and the second connection electrodes 73 and 75.
  • another separate insulating film may be formed between the dielectric film 91b and the conductive film 60.
  • first connection electrode 71 and the second connection electrode 73, 75 as described above, for current diffusion to the plurality of semiconductor layers 30, 40, 50 or for uniform current supply.
  • a plurality of first openings 63 and a plurality of second openings 65 are formed for the electrical connection passages of. The number, spacing, and arrangement of the first openings 63 and the second openings 65 may be appropriately adjusted for the size, current spreading, and uniform current supply of the semiconductor light emitting device.
  • the plurality of first openings 63 and the plurality of second openings 65 are symmetrically formed with respect to the center of the semiconductor light emitting device.
  • a current is supplied through the plurality of first openings 63 and the plurality of second openings 65, and if the current is nonuniform, some of the first openings 63 and the second openings 65 may be biased. As a result, deterioration may occur at a position where current is biased in the long term.
  • the closed loop shape is not limited to the complete closed loop shape, but also includes a closed loop shape (see FIG. 9) in which a part is turned off.
  • a plurality of first openings 63 and a plurality of second openings 65 symmetrically arranged are formed in the reflective layer 91, and the first connection electrode 71 has a plurality of first openings 63 in a closed loop shape. ), And the second connection electrodes 73 and 75 are connected to each other by connecting the plurality of second openings 65 in a closed loop shape (see FIG. 8).
  • the closed-loop connecting electrode connects the openings to supply an equal current through each opening, and is uniformly or symmetrically in any direction, so that uniformity of current supply and consequently, uniformity of current density in the light emitting surface is obtained. It is very advantageous to improve. It may be better for the closed loop shape to have a shape along the outer shape of the light emitting surface of the semiconductor light emitting device to improve symmetry and uniformity.
  • the semiconductor light emitting device includes one closed loop first connection electrode 71 and two closed loop second connection electrodes 73 and 75 (see FIG. 8).
  • the first connection electrode 71 is positioned between the two second connection electrodes 73 and 75.
  • the two second connection electrodes 73 and 75 may be formed on the inner side of the closed loop of the first connection electrode 71 and the outer second side of the first connection electrode 71.
  • the connection electrode 73 is divided. An interval between the inner second connection electrode 75, the first connection electrode 71, and the outer second connection electrode 73 may be equal or different. In order to improve the luminous efficiency, a suitable value of the interval can be found.
  • a gap between the outer side of the semiconductor light emitting device and the outer second connection electrode 73 may be appropriately selected to improve luminous efficiency.
  • one second connection electrode may be formed in a closed loop shape, and the first electrode positioned inside the second connection electrode may be formed in a straight line, a radial shape, or a cross shape.
  • the first connection electrode and the second connection electrode in order to give flexibility of the electrical connection with the first electrode 81 and the second electrode 85 and the position and area design of the first electrode 81 and the second electrode 85 which will be described later.
  • one of the connection electrodes may not be a closed loop shape, as described above, both the first connection electrode 71 and the second connection electrodes 73 and 75 are symmetrically shaped as much as possible for uniformity of current distribution. For example, it is preferable to be formed in a closed loop shape.
  • the inner second connection electrode 75 and the outer second connection electrode 73 respectively connect the plurality of second openings 65 in a rectangular closed loop shape.
  • the first connection electrode 71 connects the plurality of first openings 63 in a rectangular closed loop shape.
  • the closed loop is not limited to the quadrangle and may be variously changed according to the planar shape of the semiconductor light emitting device.
  • the corner may be rounded so that the distance between the first connection electrode 71 and the second connection electrodes 73 and 75 is the same as other portions at the corners of the square shape.
  • the innermost closed loop connection electrode may be the first connection electrode or the second connection electrode, or may be selected.
  • the current diffusion in the second semiconductor layer 50 may be designed in consideration of the current diffusion.
  • the inner second connection electrode 75 is positioned at the innermost side
  • the outer second connection electrode 73 is disposed at the outermost side to supply holes to the second semiconductor layer 50. It may be desirable to distribute the passages evenly on the inside and outside of the light emitting surface.
  • the temperature difference between the positions on the light emitting surface is small.
  • a plurality of first openings 63, a plurality of second openings 65, a first connection electrode 71, an outer second connection electrode 73 and an inner second connection electrode 75 are disposed as described above. In this case, it is more advantageous to reduce the temperature difference between the inner region 5 of the semiconductor light emitting element and the other region.
  • the center region or the inner region 5 may have a poor heat dissipation efficiency than other portions.
  • the second opening 65 for supplying the current is not located in the innermost region 5 of the innermost closed loop connection electrode, that is, the inner second connection electrode 75. Therefore, the second opening 65 is not located in the inner region 5, so that the amount of heat generated is also smaller. Thus, the temperature difference between the inner region 5 and the other region is reduced. Therefore, it is more advantageous to maintain long-term performance of the semiconductor light emitting device. In order to obtain the effect of reducing the temperature difference, an appropriate value can be found by increasing or decreasing the area of the inner region 5. Alternatively, when the first connection electrode is located at the innermost side, the first opening 63 may not be positioned in the inner region to reduce the temperature difference as described above.
  • the semiconductor light emitting device includes an insulating layer 95 covering the first connection electrode 71 and the second connection electrode on the reflective layer 91. At least one third opening 67 and at least one fourth opening 69 are formed in the insulating layer 95. Insulating layer 95 may be formed of SiO 2.
  • the first electrode 81 and the second electrode 85 are formed on the insulating layer 95.
  • the first electrode 81 is electrically connected to the first connection electrode 71 through the third opening 67 to supply electrons to the first semiconductor layer 30.
  • the second electrode 85 is electrically connected to the second connection electrodes 73 and 75 through the fourth opening 69 to supply holes to the second semiconductor layer 50.
  • the first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.
  • the semiconductor light emitting device reduces light absorption by using a non-conductive reflecting film including a distribution Bragg reflector 91a instead of a metal reflecting film.
  • a plurality of first openings 63 and second openings 65 are formed to facilitate diffusion of current into the plurality of semiconductor layers 30, 40, 50.
  • a plurality of first openings 63 and a plurality of second openings 65 are connected to the first connection electrode 71 or the second connection electrodes 73 and 75 having a closed loop shape to supply current more evenly. This prevents deterioration due to current bias.
  • since there is no opening for supplying current in the inner region 5 of the innermost closed loop connection electrode the amount of heat generated is reduced, which helps to maintain the long-term performance by reducing the temperature difference between the inner region 5 and another region.
  • 4 to 8 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, an AlN or GaN buffer layer
  • an undoped semiconductor layer eg, an un-doped GaN
  • a first semiconductor layer 30 having a first conductivity eg Si-doped GaN
  • an active layer 40 InGaN / (In) GaN multi-quantum well structure
  • the second semiconductor layer 50 (50 (eg, Mg-doped GaN)) having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the conductive film 60 is formed on the second semiconductor layer 50.
  • the conductive layer 60 may be formed of a light transmissive conductor (eg, ITO) to reduce light absorption. Although the conductive film 60 may be omitted, it is generally provided to spread the current to the second semiconductor layer 50.
  • ITO light transmissive conductor
  • the reflective layer 91 is formed on the conductive film 60.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c covering the conductive film 60 are formed.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film having a lower refractive index (typically SiO 2).
  • the distribution Bragg reflector 91a is composed of TiO 2 / SiO 2 , it is preferable to perform an optimization process in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer.
  • the thickness of each layer does not necessarily have to conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 20 pairs.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for the reflection and guide of light.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um. Prior to the deposition of the distributed Bragg reflector 91a requiring precision, by forming the dielectric film 91b having a predetermined thickness, the distributed Bragg reflector 91a can be stably manufactured and can also help reflection of light. .
  • a clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the clad film 91c is positioned below It is preferable to be thicker than [lambda] / 4n so as to be differentiated from the top layer of the Bragg reflector 91a.
  • the clad film 91c is not only burdened with the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 65, but also because the increase in thickness does not contribute to the improvement in efficiency and only the material cost can be increased. Too thick beyond 3.0 ⁇ m is undesirable.
  • the maximum value of the thickness of the clad film 91c is formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the distribution Bragg reflector 91a When the distribution Bragg reflector 91a is directly in contact with the first connection electrode 71 and the second connection electrodes 73 and 75, a part of the light traveling through the distribution Bragg reflector 91a is partially connected to the first connection electrode 71. ) And the second connection electrodes 73 and 75. Therefore, when the clad film 91c and the dielectric film 91b having a refractive index lower than that of the distribution Bragg reflector 91a are introduced as described above, the first connection electrode 71 and the second connection electrode 73 and 75 may be used. The amount of light absorption can be greatly reduced.
  • a case in which the dielectric film 91b is omitted may be considered, which is not preferable from the viewpoint of the optical waveguide, but from the viewpoint of the overall technical idea of the present disclosure, it is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this. Instead of the distribution Bragg reflector 91a, one may consider the case where the dielectric film 91b made of TiO 2 is used as the dielectric material. In the case where the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as a non-conductive reflecting film, and preferably have a total thickness of 1 to 8 um.
  • a plurality of first openings 63 and a plurality of second openings 65 are formed in the reflective layer 91.
  • a plurality of first openings 63 and a plurality of second openings 65 are formed by dry etching or wet etching or a combination thereof.
  • the first opening 63 is formed to the reflective layer 91, the second semiconductor layer 50, the active layer 40, and a portion of the first semiconductor layer 30.
  • the second opening 65 is formed to penetrate the reflective layer 91 to expose a portion of the conductive layer.
  • the first opening 63 and the second opening 65 may be formed after the formation of the reflective layer 91.
  • the plurality of semiconductor layers 30 may be formed before or after the formation of the conductive film 60.
  • the first opening 63 may be further processed through the reflective layer 91.
  • the first connection electrode 71 and the second connection electrode 73 and 75 are formed on the reflective layer 91.
  • the first connection electrode 71 and the second connection electrode 73 and 75 may be deposited using sputtering equipment, E-beam equipment, or the like.
  • the first connection electrode 71 and the second connection electrode 73 and 75 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact, and may include a reflective metal layer such as Al or Ag. It may be.
  • the first connection electrode 71 may be formed to contact the first semiconductor layer 30 through the plurality of first openings 63, and the second connection electrodes 73 and 75 may be the plurality of second openings 65. It may be formed to contact the conductive film 60 through).
  • the first connection electrodes 71 and the second connection electrodes 73 and 75 are formed in a closed loop shape.
  • the inner second connection electrode 75 may not have a closed loop shape, but may have a plate shape covering the inner region 5.
  • the width of the first connection electrode 71 and the second connection electrode 73 and 75 may be advantageously wide for uniform current supply or smooth current supply, the light absorption is reduced and the first connection electrode 71 and the second connection electrode are advantageous. The width is limited to maintain the gap between the connection electrodes 73 and 75.
  • an insulating layer covering the first connection electrode 71 and the second connection electrode 73, 75 is formed.
  • Representative material of the insulating layer 95 is SiO 2 , without being limited thereto, SiN, TiO 2 , Al 2 O 3 , Su-8 and the like may be used.
  • at least one third opening 67 and at least one fourth opening 69 are formed in the insulating layer 95.
  • the third openings 67 and the fourth openings 69 connect the electrical connection between the first electrode 81 and the first connection electrode 71, and the second electrode 85 and the second connection electrode 73 and 75.
  • the third opening 67 and the fourth opening 69 are formed so as not to overlap with the first opening 63 and the second opening 65.
  • first connection electrode 71 and the second connection electrode 73 and 75 have a closed loop shape, that is, the first connection electrode 71 and the second connection electrode 73 and 75 are in any direction. Positioned evenly, as a result, various positions for forming the third opening 67 and the fourth opening 69 can be provided. This provides more flexibility in designing the position and area of the first electrode 81 and the second electrode 85 to be followed.
  • the first electrode 81 and the second electrode 85 may be formed on the insulating layer 95 using the sputtering equipment, the E-beam equipment, or the like. 81 and second electrode 85 may be deposited.
  • the first electrode 81 is connected to the first connection electrode 71 through at least one third opening 67
  • the second electrode 85 is connected to the second through at least one fourth opening 69. It is connected to the electrodes 73 and 75. Therefore, both the inner second connection electrode 75 and the outer second connection electrode 73 are connected to the second electrode 85, and the plurality of second openings 65 are closed loop-shaped inner second connection electrode 75. ) And the outer second connection electrode 73.
  • the inner second connection electrode 75, the outer second connection electrode 73, and the plurality of second openings 65 are electrically in phase with each other and are symmetrically and evenly arranged in shape.
  • the plurality of first openings 63 are also connected by the first connection electrode 71 having a closed loop shape. Therefore, it is possible to ensure the uniformity as well as the diffusion of the current.
  • the first electrode 81 and the second electrode 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, and eutectic bonding.
  • a method such as stud bump, conductive paste, and eutectic bonding.
  • the semiconductor light emitting device according to the present example since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first electrode 81 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • FIG. 9 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device has a closed loop shape in which the outer second connection electrode 73 is partially turned off, and includes a connection branch 72 protruding from the first connection electrode 71, and a third opening 67. Is substantially the same as the semiconductor light emitting device described with reference to FIGS. 3 to 8 except that is formed corresponding to the connecting branch 72, and the area of the first electrode 81 is smaller than the area of the second electrode 85. Same as Therefore, duplicate descriptions are omitted.
  • the outer second connection electrode 73 has a closed loop shape in which part thereof is turned off, and the first connection electrode 71 has a closed loop shape inside the outer second connection electrode 73.
  • the connection branch 72 protrudes from the first connection electrode 71 and extends between the strings of the outer second connection electrode 73.
  • the second electrode 85 is formed to cover the inner second connection electrode 75.
  • the first electrode 81 has a smaller area than the second electrode 85 at one edge of the insulating layer 95 where the connecting branch 72 is located.
  • the first electrode 81 is electrically connected to the connecting branch 72 through the third opening 67. As such, the areas of the first electrode 81 and the second electrode 85 may be changed as necessary, and if necessary, electrical connection may be made by adding the connection branch 72.
  • the second electrode 85 and the first electrode 81 may function as a heat sink. Since the second electrode 85 covers the inner region 5, the second electrode 85 may be more advantageous in improving the heat radiation efficiency in the inner region 5.
  • FIG. 10 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a point in which two first connection electrodes 71 and 78 and two second connection electrodes 73 and 76 are alternately arranged, a point having a closed loop shape in which some of the connection electrodes are turned off, 3 to 8, except that the first connecting branch 72 and the second connecting branch 74 are included and the areas of the first electrode 81 and the second electrode 85 are different from each other. It is substantially the same as a semiconductor light emitting element. Therefore, duplicate descriptions are omitted.
  • the first connection electrode includes an inner first connection electrode 78 and an outer first connection electrode 71.
  • the second connection electrode includes an inner second connection electrode 76 and an outer second connection electrode 73.
  • the inner first connecting electrode 78, the inner second connecting electrode 76, the outer first connecting electrode 71 and the outer second connecting electrode 73 are arranged from the inside.
  • the inner second connection electrode 76 and the outer first connection electrode 71 have a closed loop shape.
  • the first connection branch 72 connects the inner first connection electrode 78 and the outer first connection electrode 71 between the inner and second connection electrodes 76.
  • the second connection branch 74 connects the inner second connection electrode 76 and the outer second connection electrode 73 through the strings of the outer first connection electrode 71. Therefore, the inner first connection electrode 78 and the outer first connection electrode 71 are connected to each other, and the inner second connection electrode 76 and the outer second connection electrode 73 are connected to each other.
  • the position at which the third opening 67 and the fourth opening 69 are formed can be freely selected and the number of the first and second openings 67 and 69 can be reduced. It is more free to design the position, area, etc. of the two-electrode 85.
  • the first electrode 81 is formed at one corner of the insulating layer 95 with a smaller area than the second electrode 85.
  • FIG. 11 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the reflective layer 60 is formed of a conductive reflective film, a separate insulating film 62 is introduced, and the insulating layer 95 is a dielectric film 91b, a distributed Bragg reflector 91a and a clad film 91c. Except for including a substantially the same as the semiconductor light emitting device described in Figures 3 to 8. Therefore, duplicate descriptions are omitted.
  • the reflective layer 60 is made of a conductive reflective film.
  • An insulating layer 62 is insulated from the reflective layer 60 and the first connection electrode 71.
  • the insulating layer 91 includes a dielectric film 91b covering the first connection electrode 71 and the second connection electrodes 73 and 75, a distributed Bragg reflector 91a, and a clad film 91c.
  • FIG. 12 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device has an inner second connection electrode 75 having a plate shape, covering the inner region 5, and an additional first connection electrode connecting the plurality of first openings 63 in a closed loop shape. 77 and an additional second connection electrode 79 connecting the plurality of second openings 65 in a closed loop shape substantially with the semiconductor light emitting device described with reference to FIGS. 3 to 8. same. Therefore, duplicate descriptions are omitted.
  • the semiconductor light emitting device may further include closed loop connection electrodes 77 and 79 to obtain uniform current distribution.
  • closed loop connection electrodes 77 and 79 are effective when applied to a large size semiconductor light emitting device in which a temperature difference between the inner region and another region may be further required. That is, by not providing an opening for the electrical connection in the inner region it is possible to reduce the heat generation to obtain a temperature difference reducing effect.
  • FIG. 13 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the number of connection electrodes is reduced, the point at which the first connection electrode 71 covering the inner region 5 is located on the innermost side, and the closed loop shape outside the first connection electrode 71 are formed. It is substantially the same as the semiconductor light emitting device described with reference to FIGS. 3 to 8 except that the second connection electrode 73 is positioned. Therefore, duplicate descriptions are omitted.
  • connection electrodes When the size of the semiconductor light emitting device is small, the uniformity of the current distribution and the heat dissipation of the inner region can be achieved by only two connection electrodes.
  • the structure which has the 1st connection electrode 71 in the innermost side and the 2nd connection electrode 73 of the closed-loop shape is located in the outer side is possible.
  • the second connection electrode it is also possible for the second connection electrode to be positioned at the innermost side and the first connection electrode having a closed loop shape at the outer side.
  • FIG 14 illustrates another example of the semiconductor light emitting device according to the present disclosure.
  • an ohmic contact between the first connection electrode 71 and the first semiconductor layer 30 and an ohmic contact layer 52 are added to correspond to the second opening 63 on the transparent conductive film 60. It is substantially the same as the semiconductor light emitting device described in FIGS. 3 to 8 except that layer 56 is added.
  • the first connection electrode 71 leads to the first opening 63 to contact the ohmic contact layer 56, and the second connection electrode 73. 75 to the second opening 65 to lead to the ohmic contact layer 52. Is in contact with.
  • an ohmic metal Cr, Ti, etc.
  • the ohmic contact layers 52 and 56 lower the operating voltage of the semiconductor light emitting device.
  • a light absorption prevention film or a current block layer may be added between the second semiconductor layer 50 and the transparent conductive film 60 in correspondence with the ohmic contact layer 52.
  • 15 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a reflective layer 91, a first connection electrode 71, a second connection electrode 75, a first electrode 81, and a second electrode 85. do.
  • FIG. 15 is a view for explaining a section taken along the line A-A of FIG. 20.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 91 is formed of a non-conductive reflective film to reduce light absorption by the metal reflective film.
  • the reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b and a clad film 91c.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is nonconductive
  • the entirety of the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c function as the nonconductive reflecting film 91.
  • the distribution Bragg reflector 91a reflects light from the active layer 40 toward the substrate 10 side.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b is positioned between the plurality of semiconductor layers 30, 40, and 50 and the distribution Bragg reflector 91a, and the dielectric film (for example, SiO 2 ) having a refractive index smaller than the effective refractive index of the Distribution Bragg reflector 91a. It may be made of.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the dielectric film 91b may also help reflection of light, and may also function as an insulating film electrically blocking the first connection electrode 71 from the second semiconductor layer 50 and the active layer 40.
  • the clad film 91c is formed on the distribution Bragg reflector 91a, and the clad film 91c is also a material lower than the effective refractive index of the distribution Bragg reflector 91a (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF). It can be made of).
  • a large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the first semiconductor layer 30.
  • the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the reflective layer 91 is formed with at least one first opening 63, a plurality of second openings 5, 7 and a plurality of third openings 65 used as electrical connection passages.
  • the plurality of first openings 63 are formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30, and the plurality of second openings 5 are formed.
  • 7 is formed through the reflective layer 91, and a plurality of third openings 65 are formed near the edge (see FIG. 20).
  • the plurality of second openings 5, 7 comprises an internal opening 5 and at least two peripheral openings 7 located around the internal opening.
  • the plurality of second openings 5, 7 in this example comprises one inner opening 5 and four peripheral openings 7.
  • the inner opening 5 and the peripheral opening 7 are passages for hole supply.
  • the inner opening 5 is located approximately in the center of the semiconductor light emitting element, and the first electrode 81 And between the second electrode 85.
  • the inner opening 5 and the peripheral opening 7 are described further below.
  • the first connection electrode 71 and the second connection electrode 75 are formed on the reflective layer 91, for example, on the clad film 91c.
  • the first connection electrode 71 extends into the plurality of first openings 63 to be electrically connected to the first semiconductor layer 30.
  • the second connection electrode 75 is electrically connected to the second semiconductor layer 50 through the plurality of second openings 5 and 7.
  • the inner opening 5 and the plurality of peripheral openings 7 are electrically connected by the second connection electrode 75.
  • the second connection electrode 75 has a quadrangular plate shape as shown in FIG. 20 and covers the inner opening 5 and the plurality of peripheral openings 7.
  • the first connection electrode 71 is formed in a closed loop shape so as to surround the second connection electrode 75.
  • the semiconductor light emitting device includes a third connection electrode 73.
  • the third connection electrode 73 supplies holes to the second semiconductor layer through the third opening 65.
  • the third connection electrode 73 is positioned outside the second connection electrode 75 to connect the plurality of third openings 65 in a closed loop shape.
  • the semiconductor light emitting device may include a conductive film 60 between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b.
  • the conductive layer 60 may be formed of a current diffusion electrode (ITO, etc.), an ohmic metal layer (Cr, Ti, etc.), a reflective metal layer (Al, Ag, etc.), or a combination thereof.
  • the conductive film 60 is preferably made of a light transmissive conductive material (eg, ITO).
  • the second connection electrode 75 and the third connection electrode 73 are connected to the conductive layer 60 by connecting to the plurality of second openings 5 and 7 and the plurality of third openings 65, respectively.
  • the dielectric film 91b extends between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63, thereby connecting the first connection electrode 71 to the second semiconductor layer 50.
  • the active layer 40 and the second connection electrode 75 may be formed between the dielectric film 91b and the conductive film 60.
  • the inner opening 5 of the plurality of second openings 5, 7 functions to further increase light emission as compared to the case where there is no inner opening 5 in the local area in which the inner opening 5 is located. This is further described below.
  • the number, spacing, and arrangement of the first openings 63, the second openings 5, 7, and the third openings 65 are used for the size of the semiconductor light emitting device, the current spreading and the uniform current supply, and the uniformity of the light emission. Can be adjusted appropriately.
  • One or more inner openings 5 may be formed differently from those shown in FIG. 20.
  • the plurality of peripheral openings 7, the plurality of first openings 63, and the plurality of inner openings 5 are based on the inner opening 5.
  • the third opening 65 of is formed symmetrically.
  • a current is supplied through the plurality of first openings 63 and the plurality of second openings 5, 7, and when the current is nonuniform, some of the first openings 63 and the second openings 5, 7 are supplied. This can be biased, which can lead to deterioration in locations where current is biased in the long run.
  • the first connection electrode 71 is formed in a closed loop shape to surround the second connection electrode 75, and the third connection electrode 73 also surrounds the second connection electrode 75 and has a closed loop shape.
  • the closed loop shape is not limited to the complete closed loop shape but also includes a closed loop shape (see FIG. 22) with a part of which is closed.
  • the closed loop shape may have a shape along the outer shape of the light emitting surface of the semiconductor light emitting device to improve the uniformity of the current distribution.
  • the electrical opening to the inner opening 5 may be difficult or another complicated design may be considered, so in this example the inner opening 5 is used.
  • the plurality of peripheral openings 7 become currents having the same polarity, that is, hole supply passages.
  • the plurality of semiconductor layers 30, 40, 50 under the second connection electrode 75 Is expected to be smaller than the electron density in the plurality of semiconductor layers 30, 40, 50 outside the second connection electrode 75.
  • the inner opening 5 inside the second connection electrode 75 while the second openings 5, 7 and the plurality of third openings 65 achieve an improved uniform current distribution in a closed loop shaped arrangement and a symmetrical arrangement. ) May be maintained or increased.
  • a suitable value of the area of the second connection electrode 75 or the distance between the inner opening 5 and the peripheral opening 7 can be found. For example, as the distance between the inner opening 5 and the peripheral opening 7 increases, the area of the second connection electrode 75 increases and the area of which the hole density is relatively high increases. If the area of the second connection electrode 75 is increased, the hole supply can be made larger. In order to maintain the light emitting performance of the semiconductor light emitting device, it is preferable that the temperature difference between the positions on the light emitting surface is small. If the area of the second connection electrode 75 is increased, the number of electrical connections with the second electrode 85 to be described later may be further increased, and may be more advantageous for heat dissipation through the second electrode 85.
  • the area of the second connection electrode 75 when the area of the second connection electrode 75 is increased, a region having a relatively high hole density on the light emitting surface increases, which may not be good in terms of uniformity.
  • the extent to which the holes attract electrons to emit light may be influenced by the area of the second connection electrode 75 or the distance and number of the inner opening 5 and the peripheral opening 7. Therefore, it is possible to determine the area of the second connection electrode 75 or the distance and the number of the peripheral opening 7 and the area of the second connection electrode 75 by selecting which advantage to select in the design of the semiconductor light emitting device.
  • the semiconductor light emitting device includes an insulating layer 95 covering the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 on the reflective layer 91. At least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95. Insulating layer 95 may be formed of SiO 2.
  • the first electrode 81 and the second electrode 85 are formed on the insulating layer 95.
  • the first electrode 81 is electrically connected to the first connection electrode 71 through at least one fourth opening 67 to supply electrons to the first semiconductor layer 30.
  • the second electrode 85 is electrically connected to the second connection electrode 75 through the fifth opening 68, and is electrically connected to the third connection electrode 73 through the sixth opening 69. Holes are supplied to the semiconductor layer 50.
  • the first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.
  • the semiconductor light emitting device reduces light absorption by using a non-conductive reflecting film including a distribution Bragg reflector 91a instead of a metal reflecting film.
  • a plurality of first openings 63, a plurality of second openings 5, 7, and a plurality of third openings 65 are formed to facilitate current diffusion into the plurality of semiconductor layers 30, 40, and 50. Let's do it.
  • current is supplied to the first connection electrode 71 or the third connection electrode 73 in the closed loop shape more evenly, thereby preventing deterioration due to current bias.
  • by forming the inner opening 5 covered by the innermost second connection electrode 75 light emission is maintained or increased in the inner region.
  • 16 to 20 illustrate an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, AlN or GaN buffer layer
  • an undoped semiconductor layer eg, un-doped GaN
  • a first semiconductor layer 30 having a first conductivity eg Si-doped GaN
  • an active layer 40 InGaN / (In) GaN multi-quantum well structure
  • a second semiconductor layer 50 eg, Mg-doped GaN having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the conductive film 60 is formed on the second semiconductor layer 50.
  • the conductive layer 60 may be formed of a light transmissive conductor (eg, ITO) to reduce light absorption. Although the conductive film 60 may be omitted, it is generally provided to spread the current to the second semiconductor layer 50.
  • ITO light transmissive conductor
  • the reflective layer 91 is formed on the conductive film 60.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c covering the conductive film 60 are formed.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film typically SiO 2
  • the distribution Bragg reflector 91a is composed of TiO 2 / SiO 2 , it is preferable to perform an optimization process in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer.
  • the thickness of each layer does not necessarily have to conform to the optical thickness of 1/4 of the wavelength.
  • the number of combinations is suitable for 4 to 20 pairs.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for the reflection and guide of light.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um. Prior to the deposition of the distributed Bragg reflector 91a requiring precision, by forming the dielectric film 91b having a predetermined thickness, the distributed Bragg reflector 91a can be stably manufactured and can also help reflection of light. .
  • a clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the clad film 91c is positioned below It is preferable to be thicker than [lambda] / 4n so as to be differentiated from the top layer of the Bragg reflector 91a.
  • the clad film 91c is not only burdened with the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 5, 7 but also because the increase in thickness does not contribute to the improvement of efficiency and only the material cost can be increased. ) Is not too thick beyond 3.0um.
  • the maximum value of the clad film 91c is formed within 1 ⁇ m to 3 ⁇ m. It will be advisable to be. However, in some cases, it is not impossible to form more than 3.0um.
  • the distribution Bragg reflector 91a and the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 are in direct contact with each other, a part of the light traveling through the distribution Bragg reflector 91a Absorption may occur by the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73. Therefore, by introducing the clad film 91c and the dielectric film 91b having a lower refractive index than the distribution Bragg reflector 91a as described above, the amount of light absorption can be greatly reduced.
  • a case in which the dielectric film 91b is omitted may be considered, which is not preferable from the viewpoint of the optical waveguide, but from the viewpoint of the overall technical idea of the present disclosure, it is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this. Instead of the distribution Bragg reflector 91a, one may consider the case where the dielectric film 91b made of TiO 2 is used as the dielectric material. In the case where the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as a non-conductive reflecting film, and preferably have a total thickness of 1 to 8 um.
  • the plurality of first openings 63 and the plurality of second openings 5 are formed in the reflective layer 91 by, for example, dry etching or wet etching, or a combination thereof. 7 and a plurality of third openings 65 are formed.
  • the first opening 63 is formed to the reflective layer 91, the second semiconductor layer 50, the active layer 40, and a portion of the first semiconductor layer 30.
  • the second openings 5, 7 and the third opening 65 are formed to penetrate the reflective layer 91 to expose a portion of the conductive film 60.
  • the first opening 63, the second openings 5, 7 and the third opening 65 may be formed after the formation of the reflective layer 91, but alternatively, before the conductive film 60 is formed or the conductive film 60 is formed. After the formation, the first openings 63 are partially formed in the plurality of semiconductor layers 30, 40, and 50, and the reflective layers 91 are formed to cover the first openings 63, and then further penetrate the reflective layers 91.
  • the first opening 63 can be formed through the process of, and the second openings 5, 7 and the third opening 65 can be formed simultaneously with the further process or in another process.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 are formed on the reflective layer 91.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 may be deposited using sputtering equipment, E-beam equipment, or the like.
  • the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact.
  • the same reflective metal layer may be included.
  • the first connection electrode 71 may be formed to contact the first semiconductor layer 30 through the plurality of first openings 63, and the second connection electrode 75 may include the plurality of second openings 5 and 7. ),
  • the third connection electrode 73 may be formed to contact the conductive layer 60 through the plurality of third openings 65.
  • an insulating layer 95 is formed to cover the first connection electrode 71, the second connection electrode 75, and the third connection electrode 73.
  • Representative material of the insulating layer 95 is SiO 2 , without being limited thereto, SiN, TiO 2 , Al 2 O 3 , Su-8 and the like may be used.
  • at least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.
  • the first electrode 81 and the second electrode 85 may be deposited on the insulating layer 95 using sputtering equipment, E-beam equipment, or the like.
  • the first electrode 81 is connected to the first connection electrode 71 through at least one fourth opening 67
  • the second electrode 85 is at least one fifth opening 68 and at least one agent. It is connected to the second connection electrode 75 and the third connection electrode 73 through the six opening 69.
  • the first electrode 81 and the second electrode 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, and eutectic bonding.
  • a method such as stud bump, conductive paste, and eutectic bonding.
  • the semiconductor light emitting device according to the present example since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first electrode 81 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • 21 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 15 to 20 except for the shape of the second connection electrode 75. Therefore, duplicate descriptions are omitted.
  • the second connection electrode 75 may include a closed loop shaped branch connecting the plurality of peripheral openings 7 and a connecting branch 8 connecting the inner opening 5 and the plurality of peripheral openings 7. have. As the area of the second connection electrode 75 is reduced, the light absorption amount may be reduced.
  • FIG. 22 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 23 is a diagram illustrating a cross section taken along line B-B in FIG. 22.
  • the first connection electrode 71 supplies holes
  • the second connection electrode 75 and the third connection electrode 73 supply electrons
  • the second connection electrode 75 is a closed loop.
  • a point having a shape, the point where the inner opening 5 is not directly connected to the peripheral opening 7, but electrically connected by the second electrode 85, and the second electrode 85 is the insulating layer 95.
  • the inner region has a relatively high electron density, so that light emission can be maintained or improved in the inner region by attracting holes from other regions to recombine them.
  • the area of the first electrode 81 and the second electrode 85 may be changed as necessary, and a connection branch 72 may be added for electrical connection.
  • 24 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes an additional first connection electrode 77 connecting the plurality of first openings 63 in a closed loop shape, and an additional third connection connecting the plurality of third openings 65 in a closed loop shape. It is substantially the same as the semiconductor light emitting device described in FIGS. 15 to 20 except for including the electrode 79. Therefore, duplicate descriptions are omitted.
  • the semiconductor light emitting device When the semiconductor light emitting device increases in size, such as a large area and a high-power light emitting device, the semiconductor light emitting device may further include closed loop connection electrodes 77 and 79 to obtain uniform current distribution. In such a large area semiconductor light emitting device, a high brightness is required. Therefore, the semiconductor light emitting device according to the present disclosure, which maintains and increases light emission in the inner region by providing the inner opening 5, can be well applied to a large area semiconductor light emitting device.
  • 25 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 15 to 20 except that the third connection electrode is deleted and the number of the first openings 63 connected by the first connection electrode is increased. Same as Therefore, duplicate descriptions are omitted.
  • the uniformity of the current distribution can be achieved only by the two connecting electrodes 71 and 73, and the inner opening 5 is provided in the inner region in order to emit light as much as the light emitting area is small.
  • the maintenance or increase of luminescence can be achieved.
  • 26 illustrates another example of the semiconductor light emitting device according to the present disclosure.
  • an ohmic contact between the first connection electrode 71 and the first semiconductor layer 30 and an ohmic contact layer 52 are added to correspond to the second opening 63 on the transparent conductive film 60. It is substantially the same as the semiconductor light emitting device described in FIGS. 15 to 20 except that layer 56 is added.
  • the first connection electrode 71 leads to the first opening 63 to contact the ohmic contact layer 56, and the second connection electrode 73. 75 to the second opening 65 to lead to the ohmic contact layer 52. Is in contact with.
  • an ohmic metal Cr, Ti, etc.
  • the ohmic contact layers 52 and 56 lower the operating voltage of the semiconductor light emitting device.
  • a light absorption prevention film or a current block layer may be added between the second semiconductor layer 50 and the transparent conductive film 60 in correspondence with the ohmic contact layer 52.
  • FIG. 27 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a reflective layer 91, a first connection electrode 71, a second connection electrode 73, a third connection electrode 75, a first electrode 81, and The second electrode 85 is included. It is a figure explaining the cross section cut along the A-A line of FIG. Hereinafter, the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 91 is formed of a non-conductive reflective film to reduce light absorption by the metal reflective film.
  • the reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b and a clad film 91c.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is nonconductive
  • the entirety of the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c function as the nonconductive reflecting film 91.
  • the distribution Bragg reflector 91a reflects light from the active layer 40 toward the substrate 10 side.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b is positioned between the plurality of semiconductor layers 30, 40, and 50 and the distribution Bragg reflector 91a, and the dielectric film (for example, SiO 2 ) having a refractive index smaller than the effective refractive index of the Distribution Bragg reflector 91a. It may be made of.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the dielectric film 91b may also help reflection of light, and may also function as an insulating film electrically blocking the first connection electrode 71 from the second semiconductor layer 50 and the active layer 40.
  • a large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the first semiconductor layer 30.
  • the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • a plurality of first openings 63 and a plurality of second openings 65 used as electrical connection passages are formed (see FIGS. 31 and 32).
  • the plurality of first openings 63 are formed up to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30, and the plurality of second openings 65. ) Is formed through the reflective layer 91.
  • the first connection electrode 71 connects the plurality of first openings 63, and supplies electrons to the first semiconductor layer 30 through the plurality of first openings 63.
  • the second connection electrode 73 connects the plurality of second openings 65 from the outside of the first connection electrode 71, and holes are formed in the second semiconductor layer 50 through the plurality of second openings 65. Supply.
  • the third connection electrode 75 connects the plurality of second openings 65 to the inside of the first connection electrode 71 and holes the second semiconductor layer 50 through the plurality of second openings 65. Supply.
  • the plurality of second openings 65 connected by the second connection electrodes 73 are arranged in a plurality of arrays for improving current spreading and improving uniformity of current distribution.
  • the plurality of second openings 65 connected by the second connection electrode 73 are arranged in the first column AR1 and the second column AR2 (see FIG. 31).
  • the array in which the plurality of second openings 65 are arranged is an imaginary line for explaining the form in which the plurality of second openings 65 are arranged. The arrangement of the second openings 65 is described further below.
  • the semiconductor light emitting device may include a conductive film 60 between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b.
  • the conductive layer 60 may be formed of a current diffusion electrode (ITO, etc.), an ohmic metal layer (Cr, Ti, etc.), a reflective metal layer (Al, Ag, etc.), or a combination thereof.
  • the conductive film 60 is preferably made of a light transmissive conductive material (eg, ITO).
  • the second connection electrode 73 and the third connection electrode 75 extend to the plurality of second openings 65 to be electrically connected to the conductive film 60.
  • the dielectric film 91b extends between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63, thereby connecting the first connection electrode 71 to the second semiconductor layer 50. ) And insulated from the active layer 40.
  • another separate insulating film may be formed between the dielectric film 91b and the conductive film 60.
  • a current is supplied through the plurality of first openings 63 and the plurality of second openings 65, and if the current is nonuniform, some of the first openings 63 and the second openings 65 may be biased. As a result, deterioration may occur at a position where current is biased in the long term.
  • the plurality of second openings 65 may be formed in consideration of current diffusion in the second semiconductor layer 50.
  • a second connection electrode 73 and a third connection electrode 75 connecting the plurality of second openings 65 may be designed.
  • the third connection electrode 75 for hole supply is positioned at the innermost side
  • the second semiconductor layer 50 is disposed at the outermost side with the second connection electrode 73 for hole supply. It may be better to distribute the passages for the hole supply to the inner and outer sides of the entire light emitting surface.
  • the configuration of disposing the first connection electrode 71 for the electron supply at the innermost side need not be excluded.
  • the first connection electrode 71, the second connection electrode 73, the third connection electrode 75, the plurality of first openings 63, and the plurality of second openings may be used to improve the uniformity of the current distribution.
  • 65 are arranged symmetrically.
  • at least one of the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 preferably has a loop shape.
  • the first connection electrode 71 and the second connection electrode 73 have a closed loop shape
  • the third connection electrode 75 has a square plate shape as shown in FIG. 32.
  • the second connection electrode 73 is located outside the first connection electrode 71
  • the third connection electrode 75 is located inside the first connection electrode 71.
  • the closed loop shape is not limited to the complete closed loop shape, but also includes a closed loop shape in which a part is turned off.
  • it is geometrically symmetrical, which is very advantageous for improving the uniformity of the current supply and consequently the uniformity of the current density in the light emitting surface.
  • It may be better for the closed loop shape to have a shape along the outer shape of the light emitting surface of the semiconductor light emitting device to improve the uniformity of the current distribution.
  • the first openings 63 may be arranged at uniform intervals along the first connection electrode 71 having a closed loop shape.
  • the plurality of second openings 65 connected by the third connecting electrode 75 includes an internal opening 5 and a plurality of peripheral openings 7 around the inner opening 5.
  • the inner opening 5 is located approximately in the center of the semiconductor light emitting element, and is located between the first electrode 81 and the second electrode 85.
  • the plurality of peripheral openings 7 may be arranged to correspond respectively between the plurality of first openings 63. Alternatively the inner opening 5 may be deleted.
  • the first connection electrode 71, the second connection electrode 73, the third connection electrode 75, the plurality of first openings 63, and the plurality of second openings based on the inner opening 5 ( 65 are arranged symmetrically.
  • the plurality of second openings 65 connected to the second connection electrode 73 for the diffusion and uniform distribution of the holes are arranged in the first column AR1 and the second column AR2 as described above. (See FIG. 31 and FIG. 32). In this way, the number and distribution area of the plurality of second openings 65 connected by the second connection electrode 73 are increased, but the plurality of second openings 65 are arranged symmetrically to improve uniformity. desirable.
  • the first column AR1 and the second column AR2 are sequentially located adjacent to the first opening 63 and are connected to the plurality of second openings 65 by the second connection electrode 73. ) May be arranged at regular intervals in the first column AR1 and the second column AR2.
  • the plurality of second openings 65 positioned in the first row AR1 are respectively located between the plurality of first openings 63, and the plurality of second openings 65 located in the second row AR2.
  • the openings 65 are respectively located corresponding to the plurality of first openings 63 (see FIGS. 31 and 32).
  • the first opening 63, two consecutive second openings 65 located in the first row AR1, and the second openings 65 located in the second row AR2 form a vertex of a rectangle.
  • the first opening 63 and the second opening 65 are not located inside the.
  • such a square pattern is also formed between the first connection electrode 71 and the third connection electrode 75, and is arranged symmetrically along the first connection electrode 71 having a closed loop shape. Increasing the number and distribution area of the second opening 65 in this way is more advantageous to improve the uniformity of the current density because it has a geometric symmetry while further improving the current diffusion of the hole.
  • the number, spacing, and arrangement of the plurality of first openings 63 and the plurality of second openings 65 may be appropriately adjusted for the size, current spreading, uniform current supply, and uniformity of light emission of the semiconductor light emitting device.
  • the square pattern may have a rhombus shape, but may have a rectangular shape other than the rhombus.
  • the second opening 65 of the second row AR2 is closer to the first row AR1 than the rhombus shape, or as shown in FIG. 33B.
  • the second column is arranged closer to the first opening 63 than the first column AR1, or the second opening 65 is further located in the square pattern as shown in FIG. 33 (c). May also be considered.
  • the symmetry is not broken, and the plurality of rows of the plurality of rows are evenly or symmetrically around the first loop electrode 71 in the closed loop shape.
  • Two openings 65 can be arranged.
  • various arrangement patterns of the plurality of second openings 65 may be considered.
  • a plurality of second openings 65 which are hole supply passages, are located in a plurality of rows outside the first connection electrode 71, and the inner opening 5 and the periphery are inside the first connection electrode 71.
  • the distribution area of the second opening 65 may be symmetrically increased from the inside to the outside of the semiconductor light emitting device by being arranged in the opening 7. Therefore, the diffusion and uniformity of the holes can be further increased, compared to the case where the plurality of second openings 65 connected by the second connection electrodes 73 are arranged in a single row, and the second openings 65 are supplied to the first openings 63.
  • a quantitative balance with the electron density or a degree of diffusion can also be better.
  • the inner opening 5 covered by the third connection electrode 75 supplies holes in the same manner as the peripheral opening 7. If the inner opening 5 is a current path of a different polarity from the plurality of peripheral openings 7, the electrical opening to the inner opening 5 may be difficult or another complicated design may be considered, so in this example the inner opening 5 is used. And the plurality of peripheral openings 7 become currents having the same polarity, that is, hole supply passages. Alternatively, when the connection electrode for electron supply is located at the innermost side, the inner opening and the peripheral opening may be the electron supply passage.
  • the number, spacing, and arrangement of the plurality of first openings 63 and the plurality of second openings 65 may be appropriately adjusted for the size, current spreading, uniform current supply, and uniformity of light emission of the semiconductor light emitting device. .
  • the semiconductor light emitting device includes an insulating layer 95 covering the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 on the reflective layer 91. At least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95. Insulating layer 95 may be formed of SiO 2.
  • the first electrode 81 and the second electrode 85 are formed on the insulating layer 95.
  • the first electrode 81 is electrically connected to the first connection electrode 71 through at least one fourth opening 67 to supply electrons to the first semiconductor layer 30.
  • the second electrode 85 is electrically connected to the third connection electrode 75 through the fifth opening 68, and is electrically connected to the second connection electrode 73 through the sixth opening 69. Holes are supplied to the semiconductor layer 50.
  • the first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.
  • the semiconductor light emitting device reduces light absorption by using a non-conductive reflecting film including a distribution Bragg reflector 91a instead of a metal reflecting film.
  • the plurality of first openings 63 and the plurality of second openings 65 are formed symmetrically, and the plurality of second openings 65 are arranged in a plurality of rows to form a plurality of semiconductor layers 30, 40, and 50.
  • 28 to 32 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, AlN or GaN buffer layer
  • an undoped semiconductor layer eg, un-doped GaN
  • a first semiconductor layer 30 having a first conductivity eg Si-doped GaN
  • an active layer 40 InGaN / (In) GaN multi-quantum well structure
  • a second semiconductor layer 50 eg, Mg-doped GaN having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the conductive film 60 is formed on the second semiconductor layer 50.
  • the conductive layer 60 may be formed of a light transmissive conductor (eg, ITO) to reduce light absorption. Although the conductive film 60 may be omitted, it is generally provided to spread the current to the second semiconductor layer 50.
  • ITO light transmissive conductor
  • the reflective layer 91 is formed on the conductive film 60.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c covering the conductive film 60 are formed.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film typically SiO 2
  • the distribution Bragg reflector 91a is composed of TiO 2 / SiO 2 , it is preferable to perform an optimization process in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer.
  • the thickness of each layer does not necessarily have to conform to the optical thickness of 1/4 of the wavelength.
  • the number of combinations is suitable for 4 to 20 pairs.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for the reflection and guide of light.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um. Prior to the deposition of the distributed Bragg reflector 91a requiring precision, by forming the dielectric film 91b having a predetermined thickness, the distributed Bragg reflector 91a can be stably manufactured and can also help reflection of light. .
  • a clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the clad film 91c is positioned below It is preferable to be thicker than [lambda] / 4n so as to be differentiated from the top layer of the Bragg reflector 91a.
  • the clad film 91c is not only burdened with the subsequent steps of forming the plurality of first openings 63 and the plurality of second openings 65, but also because the increase in thickness does not contribute to the improvement in efficiency and only the material cost can be increased. Too thick beyond 3.0 ⁇ m is undesirable.
  • the maximum value of the thickness of the clad film 91c is formed within 1 ⁇ m to 3 ⁇ m. Will be suitable. However, in some cases, it is not impossible to form more than 3.0um.
  • the distribution Bragg reflector 91a and the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 are in direct contact with each other, a part of the light traveling through the distribution Bragg reflector 91a Absorption may occur by the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75. Therefore, by introducing the clad film 91c and the dielectric film 91b having a lower refractive index than the distribution Bragg reflector 91a as described above, the amount of light absorption can be greatly reduced.
  • a case in which the dielectric film 91b is omitted may be considered, which is not preferable from the viewpoint of the optical waveguide, but from the viewpoint of the overall technical idea of the present disclosure, it is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this. Instead of the distribution Bragg reflector 91a, one may consider the case where the dielectric film 91b made of TiO 2 is used as the dielectric material. In the case where the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as a non-conductive reflecting film, and preferably have a total thickness of 1 to 8 um.
  • the plurality of first openings 63 and the plurality of second openings 65 in the reflective layer 91 by, for example, dry etching or wet etching, or a combination thereof. ) Is formed.
  • the first opening 63 is formed to the reflective layer 91, the second semiconductor layer 50, the active layer 40, and a portion of the first semiconductor layer 30.
  • the second opening 65 is formed to penetrate the reflective layer 91 to expose a portion of the conductive film 60.
  • the first opening 63 and the second opening 65 may be formed after the formation of the reflective layer 91.
  • the plurality of semiconductor layers 30 may be formed before or after the formation of the conductive film 60.
  • the first opening 63 may be further processed through the reflective layer 91.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 are formed on the reflective layer 91.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be deposited using sputtering equipment, E-beam equipment, or the like.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact, and may be formed of Al or Ag.
  • the same reflective metal layer may be included.
  • the first connection electrode 71 may be formed to contact the first semiconductor layer 30 through the plurality of first openings 63, and the second connection electrode 73 and the third connection electrode 75 may be formed in plural numbers. It may be formed to contact the transparent conductive film 60 through the second opening 65 of the.
  • an insulating layer 95 is formed to cover the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75.
  • Representative material of the insulating layer 95 is SiO 2 , without being limited thereto, SiN, TiO 2 , Al 2 O 3 , Su-8 and the like may be used.
  • at least one fourth opening 67, at least one fifth opening 68, and at least one sixth opening 69 are formed in the insulating layer 95.
  • the first electrode 81 and the second electrode 85 may be deposited on the insulating layer 95 using sputtering equipment, E-beam equipment, or the like.
  • the first electrode 81 is connected to the first connection electrode 71 through at least one fourth opening 67
  • the second electrode 85 is at least one fifth opening 68 and at least one agent.
  • the sixth connection 69 is connected to the third connection electrode 75 and the second connection electrode 73.
  • the first electrode 81 and the second electrode 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, and eutectic bonding.
  • a method such as stud bump, conductive paste, and eutectic bonding.
  • the semiconductor light emitting device according to the present example since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first electrode 81 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • 34 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a fourth connection electrode 77 connecting the plurality of first openings 63 in a closed loop shape, and a fifth connection electrode 79 connecting the plurality of second openings 65 in a closed loop shape. And a plurality of second openings 65 connected by the second connection electrode 73 are arranged in the first column AR1, the second column AR2, and the third column AR3. Except for the semiconductor light emitting device described in Figures 27 to 32 are substantially the same. Therefore, duplicate descriptions are omitted. In FIG. 34, the first electrode and the second electrode are not shown.
  • the semiconductor light emitting device may further include closed loop connection electrodes 77 and 79 to obtain uniform current distribution.
  • One second opening 65 positioned at) forms the vertex of the first quadrangle RT1, and the first opening 63 located at the fourth connecting electrode 77 and the first opening 63 of the second connecting electrode 73.
  • Two second openings 65 located in the third row AR3 and one first opening 63 located in the second row AR2 form a vertex of the second quadrangle RT2.
  • One second opening 65 located in the first row AR1, two second openings 65 located in the second row AR2, and one second opening located in the third row AR3 ( 65 forms a vertex of the third rectangle RT3.
  • the first rectangle RT1, the second rectangle RT2, and the third rectangle RT3 have substantially the same size and shape.
  • the plurality of second openings 65 connected by the fifth connection electrode 79 are arranged in the fourth column AR4 and the fifth column AR5.
  • Square patterns such as the first to third squares RT1, RT2 and RT3 describe imaginary lines describing the arrangement of the openings 63 and 65, and in this example, the square patterns are illustrated in FIG. 34.
  • the entire light emitting surface is uniformly formed.
  • the uniform pattern of the entire light emitting surface may be referred to as a unit pattern, and the unit pattern is not limited to the quadrangle pattern and may be formed of various polygons.
  • At least one of the size and shape of the unit pattern may vary according to the area of the light emitting surface. Increasing or decreasing the size of the unit pattern or changing the shape of the unit pattern increases or decreases the density of the first opening 63 and the second opening 65 per unit area of the light emitting surface.
  • the unit pattern (square pattern in this example) is distributed at a ratio of three second openings 65 per one opening 63. As described above, if the shape of the unit pattern is changed, the ratio may be changed. Therefore, by strengthening the current diffusion of a hole with a relatively weak current diffusion it can be better balanced with the diffusion of electrons, resulting in a good effect to improve the uniformity of current distribution and maintain long-term performance.
  • the second openings 65 may be arranged in two rows or three rows or more, and more rows may be formed in a region in which hole supply is insufficient while maintaining symmetry and uniformity.
  • 35 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the second connection electrode 73 is patterned in a continuous rectangular shape, and the first connection electrode 71 and the fourth connection electrode 77 are patterned along the second connection electrode 73.
  • the first opening 63 is substantially the same as the semiconductor light emitting device described in FIG. 34 except that the first opening 63 is closer to the first column AR1 and the third column AR3. Therefore, duplicate descriptions are omitted.
  • the second opening 65 forms a vertex of the third rectangle RT3 (see FIG. 34), and the second connection electrode 73 is patterned along the shape of the third rectangle RT3.
  • the first connection electrode 71 and the fourth connection electrode 77 are also patterned along the shape of the third quadrangle RT3 facing the second connection electrode 73.
  • the connecting electrode can be efficiently arranged on the light emitting surface, and the arrangement of the first opening and the second opening arranged in the plurality of rows can be different from that shown in FIG.
  • 36 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the number of connection electrodes is reduced, the point at which the first connection electrode 71 covering the inner region is located on the innermost side, and the second connection having a closed loop shape outside the first connection electrode 71. It is substantially the same as the semiconductor light emitting device described in FIGS. 27 to 32 except that the electrode 73 is located. Therefore, duplicate descriptions are omitted. In FIG. 36, the first electrode and the second electrode are not shown.
  • connection electrodes 71 and 73 When the size of the semiconductor light emitting device is small, the uniformity of the current distribution can be achieved only by the two connection electrodes 71 and 73.
  • the structure which has the 1st connection electrode 71 inside, and the 2nd connection electrode 73 of a closed-loop shape is located in the outer side is possible.
  • the second connection electrode 73 may be located inside and the closed first loop connection electrode 71 may be located outside.
  • the plurality of second openings 65 connected by the second connection electrodes 73 are substantially in the same pattern as the plurality of second openings 65 connected by the second connection electrodes 73 described in FIG. 34. Are arranged.
  • the plurality of second openings 65 connected by the second connection electrodes 73 may be formed to be symmetrically arranged in four or more rows. In this case, it may be considered to reduce the area of the first connection electrode 71 and to increase the area of the second connection electrode 73.
  • FIG. 37 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device has an ohmic contact between the first connection electrode 71 and the first semiconductor layer 30 and an ohmic contact layer 52 added to correspond to the second opening 65 on the transparent conductive film 60. It is substantially the same as the semiconductor light emitting device described in FIGS. 27-32 except that layer 56 is added.
  • the first connection electrode 71 leads to the first opening 63 to contact the ohmic contact layer 56, and the second connection electrode and the third connection electrode 75 lead to the second opening 65 to lead to the ohmic contact layer. 52 is contacted.
  • an ohmic metal Cr, Ti, etc.
  • Cr, Ti, etc. may be used, may be formed of a reflective metal (Al, Ag), or the like, or a combination thereof.
  • the ohmic contact layers 52 and 56 lower the operating voltage of the semiconductor light emitting device.
  • a light absorption prevention film or a current block layer may be added between the second semiconductor layer 50 and the transparent conductive film 60 in correspondence with the ohmic contact layer 52.
  • 38 is a view for explaining an example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a current blocking layer 41, a conductive film 60, a first ohmic electrode 56, a second ohmic electrode 52, and a reflective layer 91. And a first connection electrode 71, a second connection electrode 73, a third connection electrode 75, a first electrode 81, and a second electrode 85.
  • FIG. 38 is a view for explaining a section taken along the line A-A in FIG.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the reflective layer 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the reflective layer 91 is formed of a non-conductive reflective film to reduce light absorption by the metal reflective film.
  • the reflective layer 91 includes, for example, a distributed Bragg reflector 91a, a dielectric film 91b and a clad film 91c.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is nonconductive
  • the entirety of the dielectric film 91b, the distributed Bragg reflector 91a and the clad film 91c function as the nonconductive reflecting film 91.
  • the distribution Bragg reflector 91a reflects light from the active layer 40 toward the substrate 10 side.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric film 91b is positioned between the plurality of semiconductor layers 30, 40, and 50 and the distribution Bragg reflector 91a, and the dielectric film (for example, SiO 2 ) having a refractive index smaller than the effective refractive index of the Distribution Bragg reflector 91a. It may be made of.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the dielectric film 91b may also help reflection of light, and may also function as an insulating film electrically blocking the first connection electrode 71 from the second semiconductor layer 50 and the active layer 40.
  • the clad film 91c is formed on the distribution Bragg reflector 91a, and the clad film 91c is also a material lower than the effective refractive index of the distribution Bragg reflector 91a (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF). It can be made of).
  • a large portion of light generated in the active layer 40 is reflected by the dielectric film 91b and the distributed Bragg reflector 91a toward the first semiconductor layer 30.
  • the relationship between the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c can be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the reflective layer 91 has a plurality of first openings 63 and a plurality of second openings 65 used as electrical connection passages.
  • a plurality of first openings 63 are formed to a part of the reflective layer 91, the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30, and the plurality of second openings 65 are the reflective layer. It is formed through 91.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 are formed on the reflective layer 91, for example, on the clad film 91c.
  • the first connection electrode 71 extends into the plurality of first openings 63 to be electrically connected to the first semiconductor layer 30.
  • the second connection electrode 73 and the third connection electrode 75 are electrically connected to the second semiconductor layer 50 through the plurality of second openings 65.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact, and may be formed of Al or Ag.
  • the same reflective metal layer may be included.
  • the conductive film 60 is formed between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91, for example, between the second semiconductor layer 50 and the dielectric film 91b. Although the conductive film 60 may be omitted, it is generally provided to spread the current to the second semiconductor layer 50.
  • the conductive film 60 is formed of a current diffusion electrode (ITO, etc.) for high light transmittance, an ohmic metal layer (Cr, Ti, etc.) is used for ohmic contact with the second semiconductor layer 50, or for high reflectance. It may be formed of a reflective metal layer (Al, Ag, etc.), or a combination thereof.
  • the conductive film 60 is preferably made of a light transmissive conductive material (eg, ITO).
  • the second connection electrode 73 and the third connection electrode 75 extend to the plurality of second openings 65 to be electrically connected to the conductive film 60.
  • the dielectric film 91b extends between the conductive film 60 and the distributed Bragg reflector 91a to the inner surface of the first opening 63, thereby connecting the first connection electrode 71 to the second semiconductor layer 50.
  • another separate insulating film may be formed between the dielectric film 91b and the conductive film 60.
  • the current blocking layer 41 is formed at a position corresponding to the plurality of second openings 65 between the second semiconductor layer 50 and the conductive film 60.
  • the current blocking layer 41 may be made of SiO 2 , TiO 2, or the like, and the current blocking layer 41 may be omitted.
  • the current blocking layer 41 prevents current from concentrating in the direction immediately below the second opening 65 to assist current spreading or current spreading and prevent deterioration of the device due to current concentration.
  • the first ohmic electrode 56 is formed on the first semiconductor layer 30 exposed through the plurality of first openings 63 and connected to the first semiconductor layer 30 and the first opening 63. 71).
  • the first ohmic electrode 56 may be formed of a combination of Cr, Ti, Al, Ag, Ni, Pt, W, Au, and the like.
  • the first ohmic electrode 56 may include a sequentially stacked ohmic contact layer (eg, Cr, Ti, etc.) / Reflective metal layer (eg, Al, Ag, etc.) / First barrier layer (eg, Ni, Cr, Ti, W, Pt, TiW, etc.) / oxide layer (eg, Au, Pt, etc.) / second barrier layer (eg, Cr, Ti, Ni, Pt, Al, etc.).
  • the ohmic contact layer is made of a metal having a small work function to make ohmic contact with the first semiconductor layer 30 (for example, n-GaN).
  • the reflective metal layer reflects light to reduce absorption loss.
  • the first barrier layer prevents diffusion between the reflective metal layer and the antioxidant layer.
  • the anti-oxidation layer prevents oxidation of the first barrier layer or the like and can make good electrical contact with the first connection electrode 71.
  • the second barrier layer may be in contact with the first connection electrode 71, but may function as a protective metal layer protecting the antioxidant layer in the manufacturing process, and preferably, part of the second barrier layer is removed so that the first connection electrode is removed. 71 and the anti-oxidation layer can make electrical contact.
  • the first ohmic contact layer may have a thickness of 5A to 500A
  • the reflective metal layer may have a thickness of about 500A to 10000A
  • the first barrier layer may have a thickness of about 100A to 5000A
  • the oxidation-preventing layer may be It may have a thickness of about 100A to 5000A
  • the second barrier layer may have a thickness of about 10A to 1000A.
  • some layers may be omitted or a new layer may be added to the first ohmic electrode 56 having the multilayer structure.
  • 39 is a diagram for explaining an example of a second ohmic electrode.
  • the second ohmic electrode 52 is formed corresponding to the current blocking layer 41 between the conductive film 60 and the dielectric film. 38 and 44, the second ohmic electrode 52 is partially exposed by the second opening 65, and the reflective layer 91 is raised to the edge of the second ohmic electrode 52.
  • the second ohmic electrode 52 contacts the second connection electrode 73 and the third connection electrode 75 connected to the conductive film 60 and the second opening 65.
  • the second ohmic electrode 52 is omitted, the conductive film 60 is made of ITO, and Cr or Ti, which is the lowermost layer of the second connection electrode 73 and the third connection electrode 75, contacts ITO. If you do, the contact resistance may not be good. This is because there is a high possibility of damaging the surface of the ITO by a process of forming an opening in the reflective layer 91 to be described later, and thus the contact resistance is likely to increase.
  • the second ohmic electrode 52 may be formed of a multilayer by a combination of Cr, Ti, Al, Ag, Ni, Pt, W, Au, and the like.
  • the second ohmic electrode 52 need not have the same structure as the first ohmic electrode 56 but may have a similar multilayer structure.
  • the second ohmic electrode 52 is a contact layer 51 / reflective metal layer 53 / first barrier layer 57 / oxide ring layer 58 / second barrier layer 59 sequentially stacked. It may include.
  • the contact layer 51 may be formed to be in contact with the conductive layer 60, and may be formed of a material (eg, Cr, Ti, Ni, etc.) having a low contact resistance with the conductive layer 60.
  • the reflective metal layer 53 is made of a metal having excellent reflectivity (eg, Al, Ag, etc.), and reflects light to reduce absorption loss.
  • the first barrier layer 57 may be made of Ni, Cr, Ti, W, Pt, TiW, or the like, and prevents diffusion between the reflective metal layer 53 and the antioxidant layer 58.
  • the antioxidant layer 58 may be made of Au, Pt, or the like, prevents oxidation of the first barrier layer 57, and the like, and may make good electrical contact with the first connection electrode 71.
  • the second barrier layer 59 may be made of Cr, Ti, Ni, Pt, Al, or the like. Since the second barrier layer 59 should have a good bonding strength with the reflective layer 91, and is exposed to a process of forming an opening in the reflective layer 91, the second barrier layer 59 needs to function as a protective metal film, and a portion of the second barrier layer 59 may be etched as necessary. Therefore, the etching selectivity is preferably made of a good material. In consideration of such conditions, Cr, Pt, Al, and Ni may be used as the second barrier layer 59. The second barrier layer 59 may be in contact with the first connection electrode 71, but may function as a protective metal layer protecting the antioxidant layer in the manufacturing process. Preferably, a portion of the second barrier layer 59 may be removed to make electrical contact between the first connection electrode 71 and the antioxidant layer 58.
  • the contact layer 51 may have a thickness of 5A to 500A
  • the reflective metal layer 53 may have a thickness of about 500A to 10000A
  • the first barrier layer 57 may have a thickness of about 100A to 5000A.
  • the anti-oxidation layer 58 may have a thickness of about 100A to 5000A
  • the second barrier layer 59 may have a thickness of about 10A to 1000A.
  • some layers may be omitted or a new layer may be added to the second ohmic electrode 52 having the multilayer structure.
  • the second ohmic electrode 52 has a plurality of islands corresponding to the plurality of second openings 65.
  • the second ohmic electrode 52 is formed in the form of a plurality of islands corresponding to the plurality of second openings 65. It may be considered to form additional metal layers connecting the plurality of islands of the second ohmic electrode 52 to facilitate current spreading. However, in view of reducing light absorption, it is desirable to reduce the metal layer as much as possible between the plurality of semiconductor layers 30, 40, 50 and the reflective layer 91.
  • the plurality of first openings 63 and the plurality of second openings 65 are provided as current supply passages, and the first ohmic electrode 56 and the second ohmic electrode 52 are provided with the plurality of first openings ( 63 and a plurality of islands corresponding to the plurality of second openings 65, respectively, to spread current by preventing current concentration by the current blocking layer 41.
  • FIG. 1 the first ohmic electrode 56 and the second ohmic electrode 52 allow a smooth current supply and lower the operating voltage.
  • the electrical connection passage of the first connection electrode 71, the second connection electrode 73 and the third connection electrode 75 for the electrical connection passage of the first connection electrode 71, the second connection electrode 73 and the third connection electrode 75.
  • a plurality of first openings 63 and a plurality of second openings 65 are formed.
  • a plurality of semiconductor layers 30, 40, and 50 are mesa etched and a branch electrode is disposed on the first semiconductor layer 30 exposed by mesa etching for current diffusion, in this case, light emission due to mesa etching There is a problem that the plane is reduced.
  • current is supplied through the plurality of first openings 63 with much smaller etching areas.
  • a plurality of second openings 65 may be formed to be greater than or equal to the number of the plurality of first openings 63 to balance the diffusion of holes and electrons.
  • a plurality of electrical connections are formed through the plurality of first openings 63 and the plurality of second openings 65, it is important to improve electrical contact characteristics.
  • the first ohmic electrode 56 and the second ohmic electrode 52 are formed corresponding to the plurality of first openings 63 and the plurality of second openings 65, but as described above, the plurality of semiconductors
  • the first ohmic electrode 56 and the second ohmic electrode 52 are formed in the form of a plurality of islands between the layers 30, 40, 50 and the reflective layer 91 as much as possible.
  • the number, spacing, and arrangement of the first openings 63 and the second openings 65 may be appropriately adjusted for the size, current spreading, and uniform current supply of the semiconductor light emitting device.
  • the plurality of first openings 63 and the plurality of second openings 65 are symmetrically formed with respect to the center of the semiconductor light emitting device.
  • a current is supplied through the plurality of first openings 63 and the plurality of second openings 65, and if the current is nonuniform, some of the first openings 63 and the second openings 65 may be biased. As a result, deterioration may occur at a position where current is biased in the long term.
  • the closed loop shape is not limited to the complete closed loop shape, but also includes a closed loop shape in which a part is turned off.
  • the second connection electrode 73 has a closed loop shape
  • the first connection electrode 71 has a closed loop shape inside the second connection electrode 73
  • the third connection electrode 75 has a closed loop shape. 1 has a square plate shape inside the connection electrode 71 (see FIG. 44).
  • the second opening 65 and the first opening 63 are not positioned inside the third connection electrode 75, that is, in the middle thereof. This may reduce the heat generation in the inner region where the heat generation is relatively high.
  • the insulating layer 95 covers the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 on the reflective layer 91. At least one third opening 67 and at least one fourth opening 69 are formed in the insulating layer 95. Insulating layer 95 may be formed of SiO 2.
  • the first electrode 81 and the second electrode 85 are formed on the insulating layer 95.
  • the first electrode 81 is electrically connected to the first connection electrode 71 through the third opening 67 to supply electrons to the first semiconductor layer 30.
  • the second electrode 85 is electrically connected to the second connection electrode 73 and the third connection electrode 75 through the fourth opening 69 to supply holes to the second semiconductor layer 50.
  • the first electrode 81 and the second electrode 85 may be electrodes for eutectic bonding.
  • the semiconductor light emitting device reduces light absorption by using a nonconductive reflecting film (reflective layer) 91 including a distributed Bragg reflector 91a instead of a metal reflecting film.
  • a plurality of first openings 63 and second openings 65 are formed to facilitate diffusion of current into the plurality of semiconductor layers 30, 40, 50.
  • the plurality of first openings 63 and the plurality of second openings 65 may be connected to each other by the first connection electrode 71 or the second connection electrode 73 and the third connection electrode 75 having a closed loop shape. The current is supplied more evenly to prevent deterioration due to current bias.
  • the first ohmic electrode 56 and the second ohmic electrode 52 are introduced to facilitate current supply and lower the operating voltage.
  • 40 to 46 illustrate an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, an AlN or GaN buffer layer
  • an undoped semiconductor layer eg, an un-doped GaN
  • a substrate 10 eg, Al 2 O 3 , Si, SiC.
  • a first semiconductor layer 30 having a first conductivity eg Si-doped GaN
  • an active layer 40 InGaN / (In) GaN multi-quantum well structure
  • the second semiconductor layer 50 (eg, Mg-doped GaN) having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • a portion of the plurality of first openings 63 is formed in the plurality of semiconductor layers 30, 40, and 50.
  • the first opening 63 is formed up to the second semiconductor layer 50, the active layer 40, and the first semiconductor layer 30.
  • the current blocking layer 41 is formed on the second semiconductor layer 50 corresponding to the plurality of second openings 65 using SiO 2 , TiO 2, or the like. do. Thereafter, a conductive film 60 covering the current blocking layer 41 is formed on the second semiconductor layer 50 by using a material having good conductivity such as ITO. Subsequently, the second ohmic electrode 52 is formed on the conductive film 60, and the first ohmic electrode 56 is formed on the first semiconductor layer 30 exposed through the plurality of first openings 63.
  • the order in which the first ohmic electrode 56 and the second ohmic electrode 52 may be formed may be any of the first, and the same process is performed when the first ohmic electrode 56 and the second ohmic electrode 52 are made of the same material. It may be formed at the same time by.
  • the reflective layer 91 is formed on the conductive film 60.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c covering the conductive film 60 are formed.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film (typically SiO 2 ) having a lower refractive index.
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film typically SiO 2
  • an optimization process is performed in consideration of the incident angle and the reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40. It is desirable, and not necessarily, that the thickness of each layer conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 20 pairs.
  • the effective refractive index of the distribution Bragg reflector 91a is larger than the refractive index of the dielectric film 91b for the reflection and guide of light.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um. Prior to the deposition of the distributed Bragg reflector 91a requiring precision, by forming the dielectric film 91b having a predetermined thickness, the distributed Bragg reflector 91a can be stably manufactured and can also help reflection of light. .
  • a clad layer (91c) may be formed of a dielectric film (91b), material of MgF, CaF, such as a metal oxide, SiO 2, SiON, such as Al 2 O 3.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the top layer of the distributed Bragg reflector 91a consisting of a plurality of pairs of SiO 2 / TiO 2 may be TiO 2 , considering that it can be made of a SiO 2 layer having a thickness of about ⁇ / 4n, the clad film 91c ) Is preferably thicker than [lambda] / 4n so as to be different from the top layer of the distributed Bragg reflector 91a.
  • the clad film is not only burdened with the process of completing the plurality of first openings 63 and the process of forming the plurality of second openings 65, but also because the increase in thickness does not contribute to the improvement of efficiency and only the material cost can be increased.
  • the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the distribution Bragg reflector 91a and the first connection electrode 71, the second connection electrode 73 and the third connection electrode 75 are in direct contact with each other, a part of the light traveling through the distribution Bragg reflector 91a It may be absorbed by the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75. Therefore, as described above, when the clad film 91c having a refractive index lower than that of the distribution Bragg reflector 91a is introduced, the first connection electrode 71 and the second connection electrode 73 and the third connection electrode 75 are separated. The amount of light absorption can be greatly reduced.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and is composed of the distributed Bragg reflector 91a and the clad film 91c. There is no reason to rule out this.
  • the distribution Bragg reflector 91a one may consider the case where the dielectric film 91b made of TiO 2 is used as the dielectric material. In the case where the distribution Bragg reflector 91a is provided with the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the clad may be clad even when the distributed Bragg reflector 91a includes a TiO 2 layer on the uppermost layer. It may also be conceivable if the film 91c is omitted.
  • the dielectric film 91b, the distributed Bragg reflector 91a, and the clad film 91c serve as an optical waveguide as a non-conductive reflecting film, and preferably have a total thickness of 1 to 8 um.
  • a plurality of second openings 65 are formed in the reflective layer 91, and a plurality of agents formed primarily in the plurality of semiconductor layers 30, 40, and 50.
  • One opening 63 is formed to penetrate to the reflective layer 91.
  • a plurality of first openings 63 are completed by dry etching or wet etching or a combination thereof, and a plurality of second openings 65 are formed.
  • the first ohmic electrode 56 is exposed to the first opening 63
  • the second ohmic electrode 52 is exposed to the second opening 65.
  • a material that prevents electrical contact on the upper surfaces of the first ohmic electrode 56 and the second ohmic electrode 52 can be produced.
  • the etching process may set etching conditions such that materials interfering with electrical contact with the upper surfaces of the first ohmic electrode 56 and the second ohmic electrode 52 may be removed, or the first ohmic electrode 56 and the second ohmic electrode ( A process of appropriately selecting the material of the second barrier layer, which is the uppermost layer of 52), or removing the second barrier layer corresponding to the first opening 63 and the second opening 65 so as not to leave a material that prevents electrical contact; May be considered.
  • the order of forming the first opening 63 and the second opening 65 and the first ohmic electrode 56 and the second ohmic electrode 52 described above may be different.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 are formed on the reflective layer 91.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be deposited using sputtering equipment, E-beam equipment, or the like.
  • the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75 may be formed using Cr, Ti, Ni, or a combination thereof for stable electrical contact, and may be formed of Al or Ag.
  • the same reflective metal layer may be included.
  • the first connection electrode 71 may be formed to contact the first ohmic electrode 56 through the plurality of first openings 63, and the second connection electrode 73 and the third connection electrode 75 may be formed in plural. It may be formed to contact the second ohmic electrode 52 through the second opening (65) of.
  • an insulating layer 95 is formed to cover the first connection electrode 71, the second connection electrode 73, and the third connection electrode 75.
  • Representative material of the insulating layer 95 is SiO 2 , without being limited thereto, SiN, TiO 2 , Al 2 O 3 , Su-8 and the like may be used.
  • at least one third opening 67 and at least one fourth opening 69 are formed in the insulating layer 95.
  • the third opening 67 and the fourth opening 69 may include the first electrode 81 and the first connection electrode 71, and the second electrode 85 and the second connection electrode 73 and the third connection electrode ( It is generally formed at a suitable position for the electrical connection of 75, and the third opening 67 and the fourth opening 69 are formed so as not to overlap with the first opening 63 and the second opening 65.
  • the first electrode 81 and the second electrode 85 may be deposited on the insulating layer 95 using sputtering equipment, E-beam equipment, or the like.
  • the first electrode 81 is connected to the first connection electrode 71 through at least one third opening 67
  • the second electrode 85 is connected to the second through at least one fourth opening 69. It is connected to the electrode 73 and the third connection electrode 75.
  • the first electrode 81 and the second electrode 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, and eutectic bonding. In the case of eutectic bonding, it is important that the height difference between the first electrode 81 and the second electrode 85 is not large.
  • the semiconductor light emitting device since the first electrode 81 and the second electrode 85 can be formed on the insulating layer 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first electrode 81 and the second electrode 85 are eutectic bonding such as Au / Sn alloy and Au / Sn / Cu alloy. It can be formed of a material.
  • the current blocking layer is omitted, the second ohmic electrode 52 includes the ohmic contact branch 54, and the first opening 63 is added to the center of the light emitting surface. Is substantially the same as the semiconductor light emitting device described with reference to FIGS. 38 to 46. Therefore, duplicate descriptions are omitted.
  • the current blocking layer may be included in the present example, since the current blocking layer is omitted, light may be absorbed by the first ohmic electrode 56 and the second ohmic electrode 52. However, when the first ohmic electrode 56 and the second ohmic electrode 52 include a highly reflective metal layer (eg, Al, Ag, etc.) as described with reference to FIG. 39, the degree of light absorption may be insignificant. In contrast, the process may be reduced, and the operating voltage may be lowered.
  • a highly reflective metal layer eg, Al, Ag, etc.
  • the first opening 63 is added to the center of the light emitting surface, the balance between electrons and holes in the center region may be improved, and light emission may be improved.
  • the first ohmic electrode 56 and the second ohmic electrode 52 are formed in a plurality of island shapes respectively corresponding to the plurality of first openings 63 and the plurality of second openings 65.
  • the first ohmic electrode 56 and the second ohmic electrode 52 are symmetrically arranged with respect to the center of the light emitting surface to supply current evenly.
  • the second ohmic electrode 52 includes an ohmic contact pad 55 and an ohmic contact branch 54.
  • the ohmic contact pad 55 corresponds to the second opening 65 and is in contact with the second connection electrode 73 and the third connection electrode 75 leading to the second opening 65.
  • the ohmic contact branches 54 protrude from the ohmic contact pads 55 in a branch shape with a width smaller than that of the ohmic contact pads 55. Although the current blocking layer is omitted, the ohmic contact branch 54 allows the current to spread better laterally, further improving the smooth flow of current and the evenness of the current distribution. In addition, the ohmic contact branch 54 may shorten the distance between the second ohmic electrode 52 and the first ohmic electrode 56 and may contribute to an operation voltage drop.
  • FIG. 48 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a point where the current blocking layer is removed, a point where the second ohmic electrode 52 has an ohmic contact branch, and a point where the fourth connection electrode 77 and the fifth connection electrode 79 are added. Except for the semiconductor light emitting device described in Figures 38 to 46 are substantially the same. Therefore, duplicate descriptions are omitted.
  • a current blocking layer may be added.
  • the fourth connection electrode 77 is electrically connected to the first electrode 81, and connects the plurality of first openings 63 in a closed loop shape to the outside of the third connection electrode 75.
  • the fifth connection electrode 79 is electrically connected to the second electrode 85, and connects the plurality of second openings 65 in a closed loop shape to the outside of the fourth connection electrode 77.
  • a closed loop connection electrode having different polarities and alternately arranged may be added.
  • the closed loop-shaped fourth connection electrode 77 and the fifth connection electrode 79 may be added to obtain uniformity of current distribution.
  • uniformity of current distribution it is possible to select how many patterns in which the plurality of first openings 63 and the second openings 65 are arranged in each connection electrode.
  • the uniformity of the current distribution can be achieved more precisely, and the operating voltage can be lowered.
  • 49 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device In the semiconductor light emitting device, the number of connection electrodes is reduced, the current blocking layer is removed, and the first ohmic electrode 56 and the second ohmic electrode 52 are provided with ohmic contact branches 44 and 54, respectively. Except for that, the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 38 to 46. Therefore, duplicate descriptions are omitted.
  • the uniformity of the current distribution and the heat dissipation of the inner region can be achieved only by the two connection electrodes 71 and 73.
  • a current blocking layer may be added.
  • connection electrode 71 is positioned at the center in the shape of a square plate, and the second connection electrode 73 is positioned outside the first connection electrode 71 in the closed loop shape.
  • the first ohmic electrode 56 and the second ohmic electrode 52 include ohmic contact pads 45 and 55 and ohmic contact branches 44 and 54, respectively.
  • the shape of the first opening 63 when the first opening 63 is formed is the ohmic contact pads 45 and the ohmic contact branches 44. It can be formed to correspond to.
  • the ohmic contact branches 54 and 44 may allow the current to spread better laterally and improve the smooth flow of current and the uniformity of the current distribution.
  • the ohmic contact branches 54 and 44 may close the distance between the second ohmic electrode 52 and the first ohmic electrode 56 and may contribute to an operation voltage drop.
  • 50 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device is substantially the same as the semiconductor light emitting device described with reference to FIGS. 38 to 46 except that the conductive film and the current blocking layer are omitted. Therefore, duplicate descriptions are omitted.
  • the second ohmic electrode 52 is in contact with the second semiconductor layer 50.
  • the second semiconductor layer 50 which is a p-type semiconductor layer (eg, Mg-doped GaN), and the metal
  • the second ohmic electrode 52 has a work function larger than the work function of the second semiconductor layer 50. It may be made of a metal having a (eg, Ni, Au, Pt). Subsequent heat treatment processes can also be performed to improve ohmic contact.
  • the conductive film also absorbs light, the amount of light absorption can be reduced by removing the conductive film.
  • the step difference is reduced when the reflective layer 91 is formed by removing the current blocking layer, particularly when the distributed Bragg reflector is formed.
  • GaAs capable of other high-concentration p-doping rather than being applied when the second semiconductor layer 50 is p-GaN, In the InP semiconductor light emitting device, the above configuration can be considered.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a light absorption preventing film 41, and a current diffusion conductive film 60. And a non-conductive reflecting film 91, an additional reflecting film 95, first electrode portions 71, 72, 74, 75 and second electrode portions 81, 82, 84, 85.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • FIG. 51 an example in which the first electrode portions 71, 72, 74, and 75 and the second electrode portions 81, 82, 84, and 85 are all disposed on opposite sides of the substrate with respect to the plurality of semiconductor layers is illustrated.
  • This example can also be applied to a semiconductor light emitting device from which a substrate is removed.
  • this example may be applied to a semiconductor light emitting device in which an n-side bonding electrode is positioned below a first semiconductor layer in which a substrate is removed and exposed as a vertical semiconductor light emitting device.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 is formed of a nonconductive material to reduce light absorption by the metal reflecting film.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure. As an example of the multilayer structure, the nonconductive reflecting film 91 may include a dielectric film sequentially stacked, a first distributed Bragg reflector, and a clad film.
  • the first electrode portions 71, 72, 74, and 75 are in electrical communication with the first semiconductor layer 30, and supply one of electrons and holes
  • the second electrode portions 81, 82, 84, and 85 are made of 2 is in electrical communication with the semiconductor layer 50 and supplies the other one of electrons and holes.
  • An additional reflecting film 95 is formed over the non-conductive reflecting film 91 to reflect the light transmitted through the non-conductive reflecting film 91 toward the first semiconductor layer 30.
  • At least one of the first electrode portions 71, 72, 74, 75 and the second electrode portions 81, 82, 84, 85 may have a lower electrode 71, 81, and a connecting electrode 72, 74, 82, 84. It includes.
  • the lower electrodes 71 and 81 are at least partially exposed by the openings 62 and 63 formed in the non-conductive reflective film 91 and are electrically connected to the plurality of semiconductor layers 30, 40 and 50.
  • connection electrodes 72, 74, 82, and 84 are formed on the non-conductive reflecting film 91 and are electrically connected to the lower electrodes 71 and 81 through the openings 62 and 63, respectively.
  • a plurality of openings 62 and 63 are formed in the non-conductive reflecting film 91 so as to smoothly supply current, and the first connection electrodes 72 and 74 communicate with the first semiconductor layer 30.
  • the second connection electrodes 82 and 84 connect the plurality of other openings 62 to the second semiconductor layer 50.
  • the openings 62 and 63 include a case in which the openings 62 and 63 are open to the side as well as the upper side of the semiconductor light emitting device.
  • An additional reflecting film 95 is formed over the non-conductive reflecting film 91 and covers the connecting electrodes 72, 74, 82, 84. Although the light generated from the active layer 40 is reflected by the non-conductive reflective film 91 to the plurality of semiconductor layers 30, 40, and 50, some of the light may pass through or leak from the non-conductive reflective film 91. .
  • the additional reflecting film 95 reflects the light transmitted through the non-conductive reflecting film 91 to the plurality of semiconductor layers 30, 40, and 50, thereby reducing light loss and improving luminance of the semiconductor light emitting device.
  • At least one of the first electrode portion and the second electrode portion may include upper electrodes 75 and 85.
  • the upper electrodes 75 and 85 are formed on the additional reflective film 95 and electrically connected to the connection electrodes 72, 74, 82 and 84 through the openings 64 and 65 formed in the additional reflective film 95.
  • the openings 64 and 65 include a case in which the openings 64 and 65 are open to the side as well as the upper side of the semiconductor light emitting device.
  • the first electrode portion and the second electrode portion include lower electrodes 71 and 81, connecting electrodes 72, 74, 82 and 84, and upper electrodes 75 and 85, respectively.
  • the lower electrode 71 (first lower electrode) of the first electrode part contacts the first semiconductor layer 30 exposed by partially removing the plurality of semiconductor layers 30, 40, and 50.
  • the lower electrode 81 (second lower electrode) of the second electrode portion is provided on the second semiconductor layer 50.
  • the first lower electrode 71 and the second lower electrode 81 may be substantially evenly disposed on the light emitting surface (a plane when the plurality of semiconductor layers 30, 40, 50 are observed from above) in the form of a plurality of islands. Or symmetrically arranged.
  • an embodiment in which at least one of the first lower electrode 71 and the second lower electrode 81 extend in a band shape is possible.
  • a portion of the light generated in the active layer 40 may also be absorbed by the second lower electrode 81.
  • a light absorption prevention layer 41 is provided under the second lower electrode 81. do.
  • the light absorption prevention film 41 may have only a function of reflecting some or all of the light generated in the active layer 40, and a current is directly below the second lower electrode 81 from the second lower electrode 81. It may have only a function that prevents flow, or may have both functions.
  • the current spreading conductive film 60 is provided.
  • the current spreading conductive layer 60 is formed between the light absorption preventing layer 41 and the second lower electrode 81 and may be formed to have a light transmitting property and to substantially cover the second semiconductor layer 50.
  • the current spreading ability is poor, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the current spreading conductive film 60.
  • FIG. 52 is a view illustrating an example of a portion where the light is more likely to be transmitted from the nonconductive reflecting film 900.
  • FIG. 52 is a diagram illustrating a portion of the non-conductive reflecting film 900 due to structures (eg, electrodes 700, 800, steps, etc.)
  • the malleable reflective film 900 includes portions (indicated by dashed lines) in which height differences occur.
  • the nonconductive reflecting film 900 may include a distributed Bragg reflector.
  • the distribution Bragg reflector may consist of multiple layers of material, and each material layer must be well formed to a specially designed thickness in order to function as a reflective film.
  • the distribution Bragg reflector may be composed of repeated stacks of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO.
  • SiO 2 / TiO 2 has good reflection efficiency.
  • SiO 2 / Ta 2 O 2 , or SiO 2 / HfO may have good reflection efficiency.
  • the non-conductive reflecting film 900 does not reflect all the incident light, but may be partially transmitted. In particular, as illustrated in FIG.
  • the additional reflective film 95 reflects the light transmitted through the non-conductive reflective film 91 toward the plurality of semiconductor layers 30, 40, and 50 to reduce light loss and increase the luminance of the semiconductor light emitting device.
  • the additional reflecting film 95 may be formed of a nonmetal or a non-conductive material to reduce light absorption, and may be made of a single dielectric film, but may have a multilayer structure to increase reflectance.
  • the additional reflective film 95 may include the second distributed Bragg reflector 95a.
  • the additional reflective film 95 is disposed between the lower dielectric film 95b and the second distributed Bragg reflector 95a and the upper electrodes 75, 85 between the second distributed Bragg reflector 95a and the non-conductive reflective film 91. At least one of the upper dielectric film (95c) of the.
  • the lower dielectric layer 95b may cover the connection electrodes 72, 74, 82, and 84 to alleviate the height difference.
  • the second distribution Bragg reflector 95a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2) to prevent absorption of light.
  • the lower dielectric film 95b and the upper dielectric film 95c may be formed of a material having a refractive index smaller than that of the second distribution Bragg reflector 95a so that the additional reflective film 95 may have a light wave guide structure. .
  • the lower dielectric film 95b since the lower dielectric film 95b is in contact with the connecting electrodes 72, 74, 82, and 84, it is preferable that the lower dielectric film 95b is selected as a material having good bonding strength with the connecting electrodes 72, 74, 82, and 84.
  • 95c) is preferably selected as a material having good bonding strength with the upper electrodes 75,85.
  • the present disclosure also does not exclude forming the additional reflecting film 95 with a metal film.
  • the additional reflective film 95 is preferably formed to avoid the portion where the opening is to be formed, and can be electrically insulated by the lower dielectric film 95b and the upper dielectric film 95c.
  • an embodiment in which the additional reflective film 95 is partially formed, for example, only in a specific region (for example, a step or a region having a high height difference) of the non-conductive reflective film 91 is possible.
  • the upper electrode 75 (first upper electrode) of the first electrode portion and the upper electrode 85 (second upper electrode) of the second electrode portion are provided on the additional reflective film 95.
  • the first upper electrode 75 and the second upper electrode 85 may be disposed to face each other, and the first connection electrodes 72 and 74 and the second connection electrode may be formed through openings formed in the additional reflective film 95, respectively. It is electrically connected to the connecting electrodes 82 and 84. Electrons are supplied to the first semiconductor layer 30 through the first upper electrode 75, the first connection electrodes 72 and 74, and the first lower electrode 71, and the second upper electrode 85 and the second electrode. Holes are supplied to the second semiconductor layer 50 through the connection electrodes 82 and 84 and the second lower electrode 81.
  • the first upper electrode 75 and the second upper electrode 85 may be eutectic bonding electrodes or soldering electrodes.
  • the non-conductive reflecting film 91 instead of the metal reflecting film.
  • the plurality of semiconductor layers 30 may be formed by the structure of the connection electrodes 72, 74, 82, 84 and the lower electrodes 71 and 81 through the plurality of openings 62 and 63 evenly formed in the non-conductive reflective film 91. 40, 50) to facilitate current spreading. Therefore, it is not necessary to form a long metal band like a branch electrode on the first semiconductor layer 30 and / or the second semiconductor layer 50 to spread the current, or to form a small number, and as a result, Light absorption by the metal is further reduced. In addition, even light transmitted through the non-conductive reflecting film 91 is reflected by the additional reflecting film 95 to contribute to the improvement of the brightness.
  • first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 directly contact the first semiconductor layer 30 or the current diffusion conductive film 60 through the openings 62 and 63.
  • the electrical contact may be poor, but the first lower electrode 71 and the second lower electrode 81 are connected to the connection electrodes 72, 74, 82, and 84, the first semiconductor layer 30, and the current spreading conductive layer 60. ) Improve the electrical contact between them (e.g., reduce contact resistance).
  • the openings 62 and 63 are formed in the non-conductive reflecting film 91, the upper surfaces of the lower electrodes 71 and 81 may be affected to reduce electrical contact.
  • the lower electrodes 71 and 81 are provided with a contact layer, a reflection layer, an anti-diffusion layer, an antioxidant layer, and an etch stop layer, which are sequentially stacked.
  • the etch stop layer is removed by wet etching to expose the antioxidant layer, and then the connection electrodes 72, 74, 82, and 84 may contact the antioxidant layer.
  • the connection electrodes 72, 74, 82 and 84 are partially exposed through the openings 64 and 65. Top surfaces of 82 and 84 may be affected by the process of forming openings 64 and 65. Therefore, similarly to the lower electrodes 71 and 81, it may be considered to form a multilayer structure having the uppermost layer of the connection electrodes 72, 74, 82, and 84 as an etch stop layer.
  • FIG. 53 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure, wherein the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a light absorption preventing film 41, a current spreading conductive film 60, and a non-conductive reflecting film. 91, additional reflecting film 95, first electrode portions 71, 72, 74, 75 and second electrode portions 81, 82, 84, 85.
  • the nonconductive reflecting film 91 includes a dielectric film 91b, a first distributed Bragg reflector 91a, and a clad film 91c.
  • the additional reflecting film 95 includes a dielectric film 95b, a second distributed Bragg reflector 95a, and a clad film 95c.
  • the groove 61 is formed by mesa etching to expose the first semiconductor layer 30 in contact with the first lower electrode 71.
  • the height difference is also generated due to the same structure as the lower electrodes 71 and 81.
  • a height difference occurs due to the connection electrodes 72, 74, 82, and 84 on the nonconductive reflective film 91. Therefore, prior to the deposition of the distributed Bragg reflectors 91a and 95a requiring precision, the dielectric films 91b and 95b having a predetermined thickness can be formed, whereby the distributed Bragg reflectors 91a and 95a can be stably manufactured. It can also help with light reflections.
  • the material of the dielectric films 91b and 95b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric films 91b and 95b is too thin, it may be insufficient to cover the lower electrodes 71 and 81 with a height of about 2 ⁇ m to 3 ⁇ m, and when too thick, subsequent openings 62, 63, and 64 may be insufficient. 65) This may be a burden on the forming process. The thickness of the dielectric films 91b and 95b may then be thicker than the thickness of the subsequent distribution Bragg deflectors 91a and 95a.
  • the dielectric films 91b and 95b are preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • the dielectric films 91b and 95b are preferably formed by chemical vapor deposition for reducing the height difference and ensuring the insulation. Therefore, it is possible to secure the function as the reflective films 91 and 95 while ensuring the reliability of the semiconductor light emitting element.
  • Distribution Bragg reflectors 91a and 95a are formed on dielectric films 91b and 95b, respectively.
  • the Distributed Bragg reflectors 91a and 95a are physical vapor deposition (PVD), and electron beam deposition (among them). It is preferable to form by E-Beam Evaporation, Sputtering, or Thermal Evaporation.
  • the distribution Bragg reflectors 91a and 95a are preferably formed of a light transmitting material (eg SiO 2 / TiO 2) to prevent absorption of light.
  • the dielectric layers 91b and 95b may be formed of a dielectric (eg, SiO 2 ) having a refractive index smaller than the effective refractive index of the distribution Bragg reflectors 91a and 95a.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad layers 91c and 95c may also be made of a material (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflectors 91a and 95a.
  • a material eg, Al 2 O 3, SiO 2, SiON, MgF, CaF
  • the dielectric film 91b-the first distributed Bragg reflector 91a-the clad film 91c, and the dielectric film 95b-the first distributed Bragg reflector 95a-the clad film 95c are each light. It may be described in terms of an optical waveguide.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index.
  • the dielectric films 91b and 95b and the clad films 91c and 95c surround the propagation section and can be viewed as part of the optical waveguide.
  • FIGS. 54 to 65 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure, and cross sections (FIGS. 57, 59, and 64) are examples of a cross section taken along line AA of FIG. 65. to be.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, an AlN or GaN buffer layer
  • an undoped semiconductor layer eg, un
  • a second semiconductor layer 50 (eg, Mg-doped GaN) having a second conductivity different from the first conductivity is grown.
  • the buffer layer 20 may be omitted, and each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers.
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • a light absorption prevention film 41 is formed on the second semiconductor layer 50 by using SiO 2 , TiO 2, or the like.
  • the light absorption prevention layer 41 may be formed to be slightly wider than the second lower electrode 81 at a position corresponding to the second lower electrode 81 to be formed later.
  • the light absorption prevention layer 41 is preferably evenly distributed throughout the light emitting surface, and the second lower electrode 81 emits semiconductor light in consideration of the fact that p-GaN (eg, Mg-doped GaN) has a relatively poor current spreading. Since the light is distributed from the edge of the device to the inside, a light absorption prevention film 41 may be formed accordingly.
  • the light absorption prevention film 41 is formed in a plurality of island shapes.
  • the light absorption prevention layer 41 may also be formed in a strip shape.
  • a current diffusion conductive layer 60 covering the light absorption prevention layer 41 is formed on the second semiconductor layer 50 by using a light-transmitting material having good conductivity such as ITO.
  • the second semiconductor layer 50 and the active layer 40 are mesa-etched to form a plurality of grooves 61 exposing the first semiconductor layer 30.
  • the plurality of grooves 61 are arranged in an island form.
  • the first lower electrodes 71 are evenly arranged in a plurality of islands, a plurality of grooves 61 are also formed accordingly.
  • the light absorption prevention film 41 may also be formed in a strip shape.
  • the first lower electrode 71 is formed on the first semiconductor layer 30 exposed to the plurality of grooves 61 through a deposition method or the like, and the light absorption prevention film (
  • the second lower electrode 81 is formed on the current spreading conductive film 60 corresponding to 41.
  • the order of forming the first lower electrode 71 and the second lower electrode 81 may be formed first, and the same process is performed when the first lower electrode 71 and the second lower electrode 81 are made of the same material. It may be formed at the same time by.
  • the second lower electrode 81 is formed to have a smaller width than the light absorption prevention layer 41
  • the first lower electrode 71 is formed to have a width smaller than the width of the groove 61 to be formed in the groove 61. Away from the side.
  • a nonconductive reflecting film 91 is formed on the current spreading conductive film 60.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c are formed to cover the current spreading conductive film 60.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the first distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the first distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film having a lower refractive index (typically SiO 2 ).
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film having a lower refractive index typically SiO 2 .
  • an optimization process is considered in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40. It is desirable to pass through, and the thickness of each layer does not necessarily have to conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • the effective refractive index of the first distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the first distributed Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distributed Bragg reflector is a value between 1.46 and 2.4.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the first distributed Bragg reflector 91a Prior to the deposition of the first distributed Bragg reflector 91a, which requires precision, the first distributed Bragg reflector 91a can be stably manufactured and helps to reflect light by forming the dielectric film 91b having a predetermined thickness. Can give
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the first distributed Bragg reflector 91a.
  • the uppermost layer of the distributed Bragg reflector 91a composed of a plurality of pairs of SiO 2 / TiO 2 may be TiO 2 , considering that it can be made of an SiO 2 layer having a thickness of about ⁇ / 4n, the clad film 91c ) Is preferably thicker than [lambda] / 4n so as to be different from the top layer of the distributed Bragg reflector 91a.
  • the clad film 91c is too thick, not less than 3.0 ⁇ m, because not only a burden on the subsequent opening forming process but also an increase in thickness does not contribute to the efficiency improvement and only a material cost can be increased. Therefore, in order not to burden the subsequent process, the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the first distributed Bragg reflector 91a When the first distributed Bragg reflector 91a is directly in contact with the first connecting electrodes 72 and 74 and the second connecting electrodes 82 and 84, a part of the light traveling through the first distributed Bragg reflector 91a It may be absorbed by the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84. Therefore, when the clad film 91c having a refractive index lower than that of the first distributed Bragg reflector 91a is introduced as described above, light absorption by the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 is achieved. Can be greatly reduced.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and the first distributed Bragg reflector 91a and the clad film 91c may be considered. There is no reason to exclude the configuration. Instead of the first distributed Bragg reflector 91a, a case in which a dielectric film 91b made of TiO 2 is used as a dielectric may be considered. In the case where the first distributed Bragg reflector 91a includes the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the first distributed Bragg reflector 91a includes the TiO 2 layer at the top. In this case, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c serve as the optical waveguides as the non-conductive reflecting film 91, and preferably have a total thickness of 1 to 8 um. .
  • the non-conductive reflecting film 91 is formed on the current spreading conductive film 60, and the opening (eg, plasma etching) is formed through an etching process (for example, plasma etching). 62,63).
  • the openings 62 and 63 do not exclude the form of opening to the side as well as to the upper side of the semiconductor light emitting device.
  • openings 62 and 63 are gradually formed as shown in FIG. 60A, and as shown in FIG. 60B, the second lower electrode 81 is formed. Part of the top surface is exposed.
  • the same process may be performed on the first lower electrode 71.
  • FIG. 60 (b) the height difference between the upper rims of the openings 62 and 63 and the upper surface of the non-conductive reflecting film 91 is reduced from FIG. 60 (a).
  • the periphery of the second lower electrode 81 is exposed by the opening 62 as shown in FIG. 60C, and the inclined surface is formed on the non-conductive reflective film 91 due to the opening 62.
  • the first lower electrode 71 and the second lower electrode 81 are exposed through the openings 62 and 63.
  • the width of the openings 62 and 63 may be selected to expose the periphery of the lower electrodes 71 and 81 as shown in FIG. 60D, or may be selected to expose only a portion of the lower electrodes 71 and 81 as shown in FIG. 60B. . 60D, the periphery of the openings 62 and 63 is exposed and the connecting electrodes 72, 74, 82 and 84 surround the lower electrodes 71 and 81, that is, the top and side surfaces of the lower electrodes 71 and 81. In contact with, the stability of the electrical connection can be further improved. In addition, the heat treatment may further strengthen and stabilize the connection between the lower electrodes 71 and 81 and the connection electrodes 72, 74, 82, and 84.
  • FIG. 61 is a view for explaining an example of the layer structure of the lower electrodes 71 and 81, and is an enlarged view of a part of the openings 62 and 63 formed by the dry etching process.
  • Halogen gas containing an F group as an etching gas in the dry etching process (first etching process) for forming the openings 62 and 63 (for example, CF 4 , C 2 F 6 , C 3 F 8 , SF 6, etc.) Can be used.
  • the lower electrodes 71 and 81 may include a plurality of layers.
  • the second lower electrode 81 may include a contact layer 81a electrically connected to the p-type semiconductor layer 50, an antioxidant layer 81d and an antioxidant layer 81d formed on the contact layer 81a. It includes an etch stop layer 81e formed on.
  • the second lower electrode 81 may include the contact layer 81a, the reflective layer 81b, the diffusion barrier 81c, the antioxidant layer 81d, and the etch stop layer 81e which are sequentially formed on the transparent conductive film 60. Include.
  • the first lower electrode 71 may also have the same or similar layer structure as the second lower electrode 81.
  • the contact layer 81a is preferably made of a material which makes good electrical contact with the transparent conductive film 60. Materials such as Cr and Ti are mainly used as the contact layer 81a, and Ni and TiW may also be used, and Al and Ag having good reflectance may be used.
  • the reflective layer 81b may be made of a metal having good reflectance (eg, Ag, Al, or a combination thereof). The reflective layer 81b reflects the light generated by the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. The reflective layer 81b may be omitted.
  • the diffusion barrier layer 81c prevents the material of the reflective layer 81b or the material of the antioxidant layer 81d from diffusing into another layer.
  • the diffusion barrier layer 81c may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like, and when a high reflectance is required, Al, Ag, or the like may be used.
  • the antioxidant layer 81d may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize well in contact with oxygen. As the antioxidant layer 81d, Au having good electrical conductivity is mainly used.
  • the etch stop layer 81e is a layer exposed in the dry etching process for forming the openings 62 and 63.
  • the etch stop layer 81e is the uppermost layer of the second lower electrode 81.
  • Au is used as the etch stop layer 81e, not only the bonding strength with the non-conductive reflecting film 91 is weak, but a portion of Au may be damaged or damaged during etching. Therefore, when the etch stop layer 81e is made of a material such as Ni, W, TiW, Cr, Pd, Mo, or the like instead of Au, the bonding strength with the non-conductive reflecting film 91 may be maintained, thereby improving reliability.
  • the etch stop layer 81e protects the second lower electrode 81 and, in particular, prevents damage to the antioxidant layer 81d.
  • a halogen gas containing an F group eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6
  • the etch stop layer 81e is preferably made of a material having excellent etching selectivity in such a dry etching process.
  • the antioxidant layer 81d may be damaged or damaged in the dry etching process.
  • Ni or Ni is suitable as a material of the etch stop layer 81e in view of the etching selectivity. Ni or Cr does not react with or slightly reacts with the etching gas of the dry etching process, and does not etch to serve to protect the second lower electrode 81.
  • a material such as an insulating material or an impurity may be formed on the upper layer of the second lower electrode 81 due to the etching gas.
  • a material may be formed by reacting the halogen etching gas including the F group with the upper metal of the electrode.
  • the halogen etching gas including the F group For example, at least a portion of Ni, W, TiW, Cr, Pd, Mo, and the like as a material of the etch stop layer 81e may react with an etching gas of a dry etching process to form a material 107 (eg, NiF).
  • the material formed as described above may cause a decrease in electrical characteristics (eg, an increase in operating voltage) of the semiconductor light emitting device.
  • Ni, W, TiW, Cr, Pd, Mo, etc. do not react with the etching gas to form a material or form a very small amount of material. It is preferable to suppress material generation or to form a small amount, and Cr is more suitable as a material of the etch stop layer 81e than Ni in this respect.
  • the upper layer of the lower electrode 81 that is, the portions corresponding to the openings 62 and 63 of the etch stop layer 81e in consideration of the formation of the material, is removed by a wet etching process (second etching process).
  • second etching process As shown in 61, the antioxidant layer 81d corresponding to the openings 62 and 63 is exposed.
  • the material is etched and removed together with the etch stop layer 81e. As such, the material is removed to improve the electrical contact between the lower electrodes 71, 81, 93 and the connection electrodes 72, 74, 82, and 84, thereby preventing the electrical characteristics of the semiconductor light emitting device from being degraded.
  • the first etching process may be performed by wet etching to form the openings 62 and 63.
  • the non-etching liquid of the conductive reflective film 91 such as HF, BOE, NHO 3, HCl may be used alone or in combination in an appropriate concentration.
  • the etching selectivity of the anti-etching layer 81e is excellent to protect the antioxidant layer 81d. desirable.
  • Cr is suitable as a material of the etch stop layer 81e.
  • the etch stop layer 81e corresponding to the openings 62 and 63 may be removed by a subsequent wet etching process (second etching process).
  • the first connection electrodes 72 and 74 and the second connection electrode are used on the non-conductive reflective film 91. 82,84 are deposited. Some of the plurality of openings 62 and 63 communicate with the plurality of grooves 61 exposing the first semiconductor layer 30, respectively, and the remaining openings 62 are formed on the current spreading conductive film 60. The second lower electrode 81 is exposed. The first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 are electrically connected to the first lower electrode 71 and the second lower electrode 81 through the plurality of openings 62 and 63, respectively. do.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 are electrically connected to the first lower electrode 71 and the second lower electrode 81 through the plurality of openings 62 and 63, respectively. do.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 may include a contact layer and a reflective layer, for example, the first lower electrode 71 and the second lower electrode 81.
  • the contact layer may be formed using Cr, Ti, Ni, or an alloy thereof for stable electrical contact, and the reflective layer may be formed on the contact layer using a reflective metal layer such as Al or Ag.
  • a reflective metal layer such as Al or Ag.
  • connection electrodes 72, 74, 82, and 84 may have a multilayer structure similar to the lower electrodes 71 and 81, for example, a contact layer / reflection layer / antidiffusion layer / antioxidation layer / etch prevention layer. These may be selected as the aforementioned materials of the lower electrodes 71 and 81, respectively.
  • connection electrodes 72, 74, 82, and 84 can be variously changed.
  • the first connection electrodes 72 and 74 are formed to connect the plurality of openings 63 to connect the first lower electrodes 71 evenly disposed on the entire light emitting surface.
  • the second connection electrodes 82 and 84 are formed to connect the plurality of openings 62 to connect the second lower electrodes 81 evenly disposed on the entire light emitting surface.
  • at least one of the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 is formed in a closed loop shape on the non-conductive reflecting film 91 so that the current uniformity of the entire light emitting surface is improved. Is further improved.
  • the closed loop shape is not limited to a complete closed loop shape, but also includes a closed loop shape in which a part is broken.
  • a closed loop outer second connection electrode 82 and an inner second connection electrode 84 are provided, and the outer first connection electrode 72 having a closed loop shape is formed between the inner and outer second connection electrodes 82 and 84.
  • the inner first connection electrode 74 is further provided inside the inner second connection electrode 84, and the center protrusion 85 protrudes from the inner second connection electrode 84 to protrude the inner first. It extends inward of the connection electrode 74.
  • the closed loop connection electrodes 72, 74, 82, and 84 connect a plurality of openings 62 and 63 to supply an equal current through each of the openings 62 and 63, and in any direction geometrically. Since they are generally uniform or symmetrical, they are very advantageous for improving the uniformity of the current supply and consequently the uniformity of the current density in the light emitting surface.
  • each of the openings 63 of the first lower electrode 71 may be connected to the first connection electrodes having the stripe shape or the finger shape, and the stripe shape may be formed between the first connection electrodes.
  • An embodiment in which the second lower electrodes 81 side openings 62 are connected by disposing second connection electrodes having a finger shape is also possible.
  • the shapes of the first connection electrode and the second connection electrode may be variously changed.
  • an additional reflecting film 95 is formed over the non-conductive reflecting film 91.
  • the additional reflecting film 95 is formed to cover the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84.
  • the additional reflecting film 95 reflects the light transmitted through the non-conductive reflecting film 91 toward the plurality of semiconductor layers 30, 40, 50 to improve the brightness.
  • the additional reflecting film 95 may consist of a single insulating layer (eg SiO 2, SiN, TiO 2 , Al 2 O 3 , Su-8, etc.), the additional reflecting layer may be a second distribution Bragg to improve the reflectance. It is preferable to provide the reflector 95a.
  • the second distributed Bragg reflector 95a may have a thickness smaller than the first distributed Bragg reflector 91a.
  • the additional reflecting film 95 includes a lower dielectric film 95b for reducing the height difference between the non-conductive reflecting film 91 and the second distribution Bragg reflector 95a, and the upper electrodes 75, 85 and the second distribution.
  • An upper dielectric film 95c may be provided between the Bragg reflectors 95a.
  • the amount of light absorbed by the upper electrodes 75 and 85 may be reduced by making the refractive index of the upper dielectric layer 95c smaller than that of the second distribution Bragg reflector 95a.
  • a plurality of additional reflective film side openings 64 and 65 are formed in the additional reflective film 95.
  • the additional reflective film side openings 64 and 65 forming process is similar to the process of forming the openings 64 and 65 in the non-conductive reflective film 91 using a dry etching method, with the additional reflective film side openings 64 and 65 being used.
  • Upper surfaces of the exposed connection electrodes 72, 74, 82, and 84 may be affected by dry etching, and electrical contact may be degraded.
  • connection electrodes 72, 74, 82, and 84 may also have a multi-layer structure, for example, a contact layer / reflection layer / anti-diffusion layer / antioxidation layer / anti-etch layer like the lower electrodes 71 and 81.
  • materials such as Cr and Ti are mainly used as the contact layer, Ni, TiW, and the like may be used, and Al and Ag having good reflectance may be used.
  • the reflective layer may be made of a metal having excellent reflectance (eg, Ag, Al, or a combination thereof).
  • the diffusion barrier layer may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like, and when high reflectance is required, Al, Ag, or the like may be used.
  • the etch stop layer is made of a material such as Ni, W, TiW, Cr, Pd, Mo, instead of Au, the bonding strength with the additional reflective film 95 can be maintained and the reliability can be improved.
  • the plurality of openings 64 and 65 are electrically connected to the first upper electrode 75 and the second upper electrode 85 with the first connecting electrodes 72 and 74 and the second connecting electrodes 82 and 84, respectively.
  • the openings 64 and 65 formed at appropriate positions and formed in the additional reflective film 95 are formed so as not to overlap the openings 64 and 65 formed in the non-conductive reflective film 91.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 connect the first lower electrode 71 and the second lower electrode 81 through the openings 64 and 65, respectively. Accordingly, the opening 65 passing through the first connection electrodes 72 and 74 below the first upper electrode 75 and the opening through the second connection electrodes 82 and 84 below the second upper electrode 85 will be described later. 64 are separated without mixing with each other (see FIG. 65).
  • the first upper electrode 75 and the second upper electrode 85 may be deposited on the additional reflective film 95 using sputtering equipment, E-beam equipment, or the like.
  • the first upper electrode 75 and the second upper electrode 85 are disposed to face each other. Some light passing through the additional reflective film 95 is reflected by the first upper electrode 75 and the second upper electrode 85.
  • the first upper electrode 75 and the second upper electrode 85 are connected to the first connection electrodes 72 and 74 and the second connection electrode 82 through the openings 64 and 65 formed in the additional reflective film 95, respectively. 84).
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to an electrode provided outside (package, COB, submount, etc.) by a stud bump, a conductive paste, or a eutectic bonding method.
  • a stud bump In the case of eutectic bonding, it is important that the height difference between the first upper electrode 75 and the second upper electrode 85 is not large.
  • the semiconductor light emitting device according to the present example since the first upper electrode 75 and the second upper electrode 85 can be formed on the additional reflective film 95 by the same process, there is almost no height difference between the two electrodes. Thus there is an advantage in the case of eutectic bonding.
  • the uppermost portions of the first upper electrode 75 and the second upper electrode 85 are Ute such as Au / Sn alloy and Au / Sn / Cu alloy. It may be formed of a tick bonding material.
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to the outside by soldering.
  • the first upper electrode 75 and the second upper electrode 85 may be provided with a reflective layer, a diffusion barrier layer, and a soldering layer.
  • the reflective layer is made of Ag, Al, and the like, and a contact layer (eg, Ti, Cr) may be added below the reflective layer.
  • the diffusion barrier layer may be at least one selected from Ni, Ti, Cr, W, TiW.
  • the soldering layer may be made of Au, may be made of Sn (soldering layer) / Au (antioxidation layer), may be made of Sn alone without Au, or may be made of Sn heat-treated. Lead free solder may be used as the solder.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a light absorption preventing film 41, a current spreading conductive film 60, and a non-conductive material.
  • the reflective film 91, the first electrode parts 71 and 72, and the second electrode parts 81 and 82 are included.
  • the group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • This example may also be applied to a semiconductor light emitting device in which an electrode is formed on the first semiconductor layer 30 side or the conductive substrate 10 side from which the substrate 10 is removed when the substrate 10 is removed or has conductivity.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the light absorption prevention layer 41 is formed on the second semiconductor layer 50 to correspond to the opening 62, and the light absorption prevention layer 41 has only a function of reflecting some or all of the light generated in the active layer 40. It may have a function of preventing a current from flowing directly below the second lower electrode 81 from the second lower electrode 81, or may have both functions.
  • the current spreading conductive film 60 is provided.
  • the current spreading conductive film 60 is formed between the light absorption preventing film 41 and the second lower electrode 81, and may be formed to transmit light and cover the entire second semiconductor layer 50. May be In particular, in the case of p-type GaN, the current spreading ability is poor, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the current spreading conductive film 60.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 is formed on the plurality of semiconductor layers with a nonconductive material to reduce light absorption by the metal reflecting film.
  • the non-conductive reflecting film 91 functions as a reflecting film but is preferably made of a light transmitting material to prevent absorption of light.
  • the non-conductive reflecting film 91 may be formed of a light transmitting dielectric material such as SiO x , TiO x , Ta 2 O 5 , and MgF 2 . Can be configured.
  • the non-conductive reflecting film 91 is made of SiO x , since the non-conductive reflecting film 91 has a lower refractive index than the p-type semiconductor layer 50 (eg, GaN), the light having a critical angle or more may be partially reflected toward the semiconductor layers 30, 40, and 50. It becomes possible.
  • the non-conductive reflecting film 91 is made of a distributed Bragg reflector (DBR: DBR made of a combination of SiO 2 and TiO 2 )
  • DBR distributed Bragg reflector
  • Openings 62 and 63 are formed in the non-conductive reflecting film.
  • the first electrode portions 71 and 72 are in electrical communication with the first semiconductor layer 30 and supply one of electrons and holes, and the second electrode portions 81 and 82 are electrically connected to the second semiconductor layer 50. Communicates with each other and supplies the other of electrons and holes. At least one of the first electrode portion and the second electrode portion includes a lower electrode and a connection electrode.
  • the first electrode parts 71 and 72 and the second electrode parts 81 and 82 include lower electrodes 71 and 81 and connection electrodes 72 and 82, respectively.
  • the connection electrodes 72 and 82 may be electrodes for electrical connection with the outside.
  • the lower electrodes 71 and 81 do not extend long to reduce light absorption by the metal, and have an island shape corresponding to the openings 62 and 63, and at least a portion thereof is exposed by the openings 62 and 63. .
  • the connection electrodes 72 and 82 are provided on the non-conductive reflecting film 91 and are electrically connected to the lower electrodes 71 and 81 through the openings 62 and 63. When the openings 62 and 63 are formed in the non-conductive reflective film 91, the upper surfaces of the lower electrodes 71 and 81 may have an adverse effect on the electrical connection.
  • the upper layers of the lower electrodes 71 and 81 are partially removed to remove the adverse effects on the electrical connection, and the connecting electrodes 72 and 82 through the openings 62 and 63 are the lower electrodes from which the upper layers are removed. Contact with (71,81).
  • Such a semiconductor light emitting device can reduce the light absorption loss by using the non-conductive reflecting film 91 instead of the metal reflecting film.
  • the light absorption loss may be reduced by reducing the length or width of the metal structure between the non-conductive reflecting film 91 and the plurality of semiconductor layers 30, 40, and 50.
  • the number and distribution of the lower electrodes 71 and 81 and the openings 62 and 63 may be changed to improve current spreading.
  • 67 and 68 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure, and are described with reference to the second electrode portions 81 and 82, and the first electrode portions 71 and 72. The same process can proceed.
  • FIG. 67 is a view for explaining an example of the process of forming the opening 62.
  • the non-conductive reflecting film 91 is formed on the current spreading conductive film 60, and the etching process (for example, plasma etching) is performed. Opening 62 is formed through.
  • the opening 62 does not exclude the form of opening to the side as well as to the upper side of the semiconductor light emitting device.
  • an opening 62 is gradually formed as shown in FIG. 67 (a), and a portion of the upper surface of the second lower electrode 81 is exposed as shown in FIG. 67 (b).
  • the height difference between the upper rim 91r1 of the opening 62 and the top surface of the non-conductive reflecting film 91 is reduced from FIG. 67 (a).
  • the periphery of the second lower electrode 81 is exposed by the opening 62 as shown in FIG. 67C, and the inclined surface is formed on the non-conductive reflective film 91 due to the opening 62.
  • the second lower electrode 81 is exposed by the opening 62.
  • the width of the opening 62 may be selected to expose the periphery of the second lower electrode 81 as illustrated in FIG. 67D, or may be selected to expose only a portion of the second lower electrode 81 as illustrated in FIG. 67B. As shown in FIG.
  • the periphery of the opening 62 when the periphery of the opening 62 is exposed and the second connection electrode 82 surrounds the second lower electrode 81, that is, the upper contact and side surfaces of the second lower electrode 81 are electrically connected.
  • the stability of can be further improved.
  • the heat treatment may further strengthen and stabilize the connection between the second lower electrode 81 and the second connection electrode 82.
  • the exposed surface of the non-conductive reflecting film 91 is etched to form the upper rim of the opening 62. In FIG. 67 (b), the height difference of the upper rim 91r2 is higher in FIG. 67D than in the upper rim 91r1. There is a reduction, which is more advantageous for subsequent processes (especially for non-conductive reflective film formation processes).
  • FIG. 68 is a view for explaining an example of the layer structure of the second lower electrode 81 and is an enlarged view of a part of the opening 62 formed by the dry etching process.
  • a halogen gas containing an F group eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6, etc.
  • the second lower electrode 81 may include a plurality of layers.
  • the second lower electrode 81 may include the contact layer 81a, the reflective layer 81b, the diffusion barrier 81c, the antioxidant layer 81d, and the etch stop layer 81e which are sequentially formed on the current diffusion conductive film 60; Protective layer).
  • the reflective layer 81b may be omitted.
  • a reflective layer / diffusion prevention layer is formed a plurality of times (for example, Al / Ni / Al / Ni / Al / Ni) in order to prevent the reflective layer from bursting or protruding.
  • each reflective layer is not formed too thick and the diffusion barrier layer also functions to prevent bursting can be considered.
  • the first lower electrode 71 may also have the same or similar layer structure as the second lower electrode 81.
  • the contact layer 81a is preferably made of a material which makes good electrical contact with the current spreading conductive film 60 (eg, ITO). Materials such as Cr and Ti are mainly used as the contact layer 81a, and Ni and TiW may also be used, and Al and Ag having good reflectance may be used.
  • the reflective layer 81b may be made of a metal having good reflectance (eg, Ag, Al, or a combination thereof). The reflective layer 81b reflects the light generated by the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. The reflective layer 81b may be omitted.
  • the diffusion barrier layer 81c prevents the material of the reflective layer 81b or the material of the antioxidant layer 81d from diffusing into another layer.
  • the diffusion barrier layer 81c may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like, and when a high reflectance is required, Al, Ag, or the like may be used.
  • the antioxidant layer 81d may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize well in contact with oxygen. As the antioxidant layer 81d, Au having good electrical conductivity is mainly used.
  • the etch stop layer 81e is a layer exposed in the dry etching process for forming the opening 62. In this example, the etch stop layer 81e is the uppermost layer of the second lower electrode 81.
  • the etch stop layer 81e When Au is used as the etch stop layer 81e, not only the bonding strength with the non-conductive reflecting film 91 is weak, but a portion of Au may be damaged or damaged during etching. Therefore, when the etch stop layer 81e is made of a material such as Ni, W, TiW, Cr, Pd, Mo, or the like instead of Au, the bonding strength with the non-conductive reflecting film 91 may be maintained, thereby improving reliability.
  • the contact layer 81a may have a thickness of 5A to 500A
  • the reflective layer 81b may have a thickness of about 500A to 10000A
  • the diffusion barrier layer 81c may have a thickness of about 100A to 5000A
  • the anti-oxidation layer 81d may have a thickness of about 100A to 5000A
  • the etch stop layer 81e may have a thickness of about 10A to 1000A.
  • the lower electrode of the multilayer structure may be partially omitted or a new layer may be added as necessary.
  • the etch stop layer 81e protects the second lower electrode 81 and, in particular, prevents damage to the antioxidant layer 81d.
  • the same process may be performed on the first lower electrode 71.
  • a halogen gas containing an F group eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6
  • the etch stop layer 81e is preferably made of a material having excellent etching selectivity in such a dry etching process.
  • the antioxidant layer 81d may be damaged or damaged in the dry etching process. Therefore, Cr or Ni is suitable as a material of the etch stop layer 81e in view of the etching selectivity. Ni or Cr does not react with or slightly reacts with the etching gas of the dry etching process, and does not etch to serve to protect the second lower electrode 81.
  • a material such as an insulating material or an impurity may be formed on the upper layer of the second lower electrode 81 due to the etching gas.
  • a material may be formed by reacting the halogen etching gas including the F group with the upper metal of the electrode.
  • the halogen etching gas including the F group For example, at least a portion of Ni, W, TiW, Cr, Pd, Mo, and the like as a material of the etch stop layer 81e may react with an etching gas of a dry etching process to form a material (for example, NiF).
  • the material formed as described above may cause a decrease in electrical characteristics (eg, an increase in operating voltage) of the semiconductor light emitting device.
  • Ni, W, TiW, Cr, Pd, Mo, etc. do not react with the etching gas to form a material or form a very small amount of material. It is preferable to suppress material generation or to form a small amount, and Cr is more suitable as a material of the etch stop layer 81e than Ni in this respect.
  • the upper layer of the second lower electrode 81 that is, the portion corresponding to the opening 62 of the etch stop layer 81e is removed by a wet etching process (second etching process) in consideration of the formation of a material.
  • second etching process a wet etching process
  • the antioxidant layer 81d corresponding to the opening 62 is exposed.
  • the material is etched and removed together with the etch stop layer 81e. As such, the material is removed to improve the electrical contact between the second lower electrode 81 and the second connection electrode 82, thereby preventing the electrical characteristics of the semiconductor light emitting device from being lowered.
  • the same process or configuration may be applied to the first lower electrode 71 and the opening 63, of course.
  • the first etching process may be performed by wet etching to form the opening 62.
  • the non-etching liquid of the conductive reflective film 91 such as HF, BOE, NHO 3, HCl may be used alone or in combination in an appropriate concentration.
  • the etching selectivity of the etching prevention layer 81e is excellent for protecting the antioxidant layer 81d.
  • Cr is suitable as a material of the etch stop layer 81e.
  • the etch stop layer 81e corresponding to the opening 62 may be removed by a subsequent wet etching process (second etching process).
  • the non-conductive reflecting film 91 is formed by using a metal such as Al and Ag having high reflectance on the non-conductive reflecting film 91 using, for example, sputtering equipment, E-beam equipment, or the like.
  • the second connection electrode 82 is deposited thereon and fills the opening 62 (83), likewise the first connection electrode 71 is deposited. Some of the openings 63 communicate with the grooves 61 exposing the first semiconductor layer 30, respectively, and the remaining openings 62 expose the second lower electrodes 81 formed on the current spreading conductive film 60. do.
  • the first connection electrode 72 and the second connection electrode 82 are electrically connected to the first lower electrode 71 and the second lower electrode 81 through the openings 62 and 63, respectively.
  • connection electrodes 72 and 82 may be formed using Cr, Ti, Ni, or alloys thereof to ensure stable electrical contact with the lower electrodes 71 and 81.
  • the connection electrodes 72 and 82 may be electrically connected to the external electrodes, respectively, to supply electrons to the first semiconductor layer 30 and to supply holes to the second semiconductor layer 50.
  • a material that inhibits electrical contact between the lower electrodes 71 and 81 and the connection electrodes 72 and 82 is removed, thereby preventing the electrical characteristics of the semiconductor light emitting device from being lowered.
  • a semiconductor light emitting device including lower electrodes 71 and 81 having good bonding force with the non-conductive reflecting film 91 and making good electrical contact with the connecting electrodes 72 and 82 can be manufactured.
  • FIG. 69 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the first connection electrode 72 and the second connection electrode 82 are separated from each other on the non-conductive reflective film 91.
  • the first connection electrode 72 and the second connection electrode 82 may be eutectic bonded, soldered or wire bonded with the external electrode.
  • the first connection electrode 72 and the second connection electrode 82 are formed to have a certain area to reflect light that is not reflected by the non-conductive reflective film 91.
  • the external electrode may be a conductive portion provided in the submount, a lead frame of the package, an electrical pattern formed on the PCB, and the like, and the external electrode may be provided independently of the semiconductor light emitting device.
  • the first connection electrode 72 and the second connection electrode 82 may have a height enough to couple with the package using separate bumps, and are deposited to a height high enough to combine with the package as shown in FIG. 2. It may be.
  • the first connection electrode 72 includes a first pad portion 72a and a first current spreading portion 72b
  • the second connection electrode 82 includes a second pad portion 82a and a second portion.
  • a current spreading unit 82b The first pad portion 72a and the first current spreading portion 72b are integrally formed, and the second pad portion 82a and the second current spreading portion 82b are integrally formed.
  • a dotted line is a reference line for dividing, and does not mean a line that is physically separated.
  • the first pad part 72a may connect the plurality of first lower electrodes 71 through a plurality of openings formed in the non-conductive reflective film 91, and the first pad part 72a may be bonded to the external electrode.
  • the first current spreading unit 72b extends from the first pad portion 72a and connects the plurality of first lower electrodes 71.
  • the second pad part 82a may be formed around the first current spreading unit 72b to connect the plurality of second lower electrodes 81 and be bonded to the external electrode.
  • the second current spreading unit 82b is formed around the first pad unit 72a after the second pad unit 82a and connects the plurality of second lower electrodes 81. Since current spreading is more problematic on the p side, it may be considered to form the second connection electrode 82 around the edge of the light emitting surface and to form the first connection electrode 72 inside. As shown in FIG. 69, it is also conceivable that the light absorption prevention film is omitted below the second lower electrode 81, in which case the light absorption prevention film forming process is omitted, thereby providing a process advantage.
  • FIG. 70 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a plurality of island type first lower electrodes 71 and a plurality of island type second lower electrodes 81.
  • a plurality of openings 62 and 63 are formed in the non-conductive reflecting film 91 corresponding thereto.
  • An island type refers to a shape that does not generally extend to one side such as a polygon such as a circle, a triangle, a rectangle, or the like.
  • the second connection electrode 82 connects the second lower electrode 81 through the plurality of openings 62, and the first connection electrode 72 connects the first lower electrode 71 through the plurality of openings 63.
  • the light absorption prevention layer 41 may be provided under the second lower electrode 81, and the uppermost layer (eg, an etch stop layer) of the lower electrodes 71 and 82 corresponding to the openings 62 and 63 may be removed and connected. In contact with the electrodes 72, 82.
  • the uppermost layer eg, an etch stop layer
  • the lower electrodes 71 and 81 are omitted, the first connection electrode 72 is in direct contact with the first semiconductor layer 30, and the second connection electrode 82 is a current spreading conductive film 60; :
  • electrical contact may not be good.
  • Cr or Ti which may be the lowest layer of the connection electrodes 72 and 82, contacts ITO, the contact resistance may not be good. This is because the process of forming an opening in the non-conductive reflecting film 91 to be described later is likely to damage the surface of the ITO and the exposed surface of the first semiconductor layer 30, so that the contact resistance is large.
  • the first lower electrode 71 is interposed between the first semiconductor layer 30 and the first connection electrode 72, and the second connection is made between the current diffusion conductive film 60 and the second connection electrode 82.
  • the lower electrode 81 By interposing the lower electrode 81, the electrical connection is stabilized and the contact resistance is reduced. Meanwhile, in the process of forming the openings 62 and 63 in the non-conductive reflecting film 91, the upper surfaces of the lower electrodes 71 and 81 may be affected, so that the electrical connection may be poor.
  • the electrodes 71 and 81 are provided with an etch stop layer (protective layer) on the top to protect the lower layer structure in the etching process for forming the opening, and correspond to the openings 62 and 63 after the openings 62 and 63 are formed.
  • the etch stop layer is removed and the connection electrodes 72 and 82 are connected to the lower electrodes 71 and 81.
  • the lower electrodes 71 and 81 may include a contact layer / reflective layer / diffusion barrier layer (barrier layer) / antioxidation layer) / etch prevention layer (protective layer).
  • the first lower electrode 71 and the second lower electrode 81 do not necessarily have the same layer structure.
  • the plurality of openings 62 and 63 are provided as current supply passages, and the lower electrodes 71 and 81 are formed in a plurality of island shapes corresponding to the plurality of openings 62 and 63, respectively. (41) improves current spreading.
  • the lower electrodes 71 and 81 allow a smooth current supply between the connecting electrodes 72 and 82 and the plurality of semiconductor layers and lower the operating voltage.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the non-conductive reflecting film 91 may include a dielectric film, a distributed Bragg reflector, and a clad film sequentially stacked. The layer configuration of the nonconductive reflecting film 91 will be further described later.
  • 71 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the semiconductor light emitting device is formed on the non-conductive reflective film 91 to be insulated from the first connection electrode 72 and the second connection electrode 82.
  • Neutral film 92 is included.
  • Neutral film 92 The current of the anode and cathode is not applied, and may be an insulating material or a metal, or both, and may be used for light reflection or heat dissipation.
  • the neutral layer 92 is a heat dissipation pad 92 formed of a metal apart from the first connection electrode 72 and the second connection electrode 82.
  • the heat dissipation pad 92 may be used as a heat dissipation passage by contacting an external device provided with the external electrode.
  • an example of contacting the connecting electrode without removing the upper layer (for example, the etch stop layer) of the first lower electrode 71 and the second lower electrode 81 is possible.
  • the etch stop layer or the protective layer does not form a material that inhibits electrical contact in the opening forming process, or when the amount of the material is extremely small, may be connected without removing the upper layer.
  • first lower electrode 71 and the second lower electrode 81 have an island shape, it is preferable to improve the current uniformity evenly distributed without being biased as a whole.
  • the first branch electrode 78 and the second branch electrode 88 are introduced to improve current spreading, but the branch electrode is formed by appropriately mixing the island type first lower electrode 71 and the second lower electrode 81. To prevent unnecessary growth.
  • FIG. 72 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a plurality of semiconductor layers 30, 40, and 50, a light absorption prevention film 41, and a current diffusion conductive film 60. And first electrode portions 71, 72, 75, second electrode portions 81, 82, 85, non-conductive reflective film 91, and neutral film 95.
  • the neutral film 95 is an insulating film 95 made of an insulating material.
  • the first electrode portions 71, 72, and 75 are in electrical communication with the first semiconductor layer 30, and supply one of electrons and holes, and the second electrode portions 81, 82, and 85 are formed of the second semiconductor layer ( It is in electrical communication with 50) and supplies the other of electrons and holes.
  • the non-conductive reflecting film 91 is formed on the plurality of semiconductor layers so as to reflect the light generated in the active layer 40 toward the first semiconductor layer, and the openings 62 and 63 are formed.
  • the insulating film 95 is formed on the non-conductive reflective film 91 so as to cover the connection electrodes 72 and 82, and the openings 64 and 65 are formed.
  • At least one of the first electrode portion and the second electrode is provided on the lower electrode that is at least partially exposed by the non-conductive reflecting film side openings 62 and 63, and is provided on the non-conductive reflecting film 91 and through the openings 62 and 63.
  • the first electrode parts 71, 72, and 75 include a first lower electrode 71, a first connection electrode 72, and a first upper electrode 75.
  • the second electrode parts 81, 82, and 85 include a second lower electrode 81, a second connection electrode 82, and a second upper electrode 85.
  • the periphery of the lower electrodes 71 and 81 is exposed by the openings 62 and 63, and the connection electrodes 72 and 82 contact the upper and side surfaces of the lower electrodes 71 and 81.
  • This can further improve the stability of the electrical connection.
  • the etch stop layer as the uppermost layer of the lower electrodes 71 and 81 protects the anti-oxidation layer below it, and is removed by wet etching after the opening is formed to expose the antioxidant layer, and the connection electrodes 72 and 82 are exposed. It can contact this antioxidant film.
  • the first connection electrode 72 and the second connection electrode 82 may include a contact layer and a reflective layer.
  • the first connection electrode 72 and the second connection electrode 82 may have stable electrical contact with the first lower electrode 71 and the second lower electrode 81.
  • the contact layer may be formed using Cr, Ti, Ni, or an alloy thereof, and the reflective layer may be formed on the contact layer using a reflective metal layer such as Al or Ag.
  • the connection electrodes 72 and 82 may include contact layers (eg, Cr, Ti, etc.) / Reflective layers (eg, Al, Ag, etc.), diffusion barrier layers (eg, Ni, etc.), and bonding layers (eg, Au / Sn alloys). , Au / Sn / Cu alloy, Sn, heat-treated Sn, etc.).
  • the nonconductive reflecting film 91 may be formed in a multilayer structure including a single dielectric layer or a distributed Bragg reflector.
  • the insulating layer 95 insulates the connection electrodes 72 and 82 and may be formed of a material such as SiO 2 .
  • the semiconductor light emitting device includes a plurality of semiconductor layers, a light absorption preventing film 41, a current diffusion conductive film 60, and a non-conductive reflecting film 91. And an insulating film 95, first electrode portions 71, 72, and 75 and second electrode portions 81, 82, and 85.
  • the first electrode parts 71, 72, and 75 are in electrical communication with the first semiconductor layer 30, and supply one of electrons and holes, and the second electrode parts 81, 82, and 85 are connected to the second semiconductor layer ( It is in electrical communication with 50) and supplies the other of electrons and holes.
  • At least a portion of the lower electrode 71 is exposed by the opening 63 formed in the nonconductive reflective film 91 and contacts the exposed first semiconductor layer 30 by etching.
  • the lower electrode 81 is at least partially exposed by the opening 62 formed in the nonconductive reflecting film 91 and contacts the current spreading conductive film 60.
  • the connection electrodes 72 and 82 are formed on the non-conductive reflecting film 91 and are electrically connected to the lower electrodes 71 and 81 through the openings 62 and 63, respectively.
  • a plurality of openings 62 and 63 are formed in the non-conductive reflecting film 91 so that current can be smoothly supplied, and the first connection electrode 72 is connected to the first semiconductor layer 30. ), And the second connection electrode 82 connects a plurality of other openings 62 through the current spreading conductive film 60.
  • the openings 62 and 63 include the case of opening to the side as well as the upper side of the semiconductor light emitting device.
  • the insulating film 95 is formed on the non-conductive reflective film 91 to cover the connection electrodes 72 and 82.
  • the first electrode portion and the second electrode portion include upper electrodes 75 and 85 on the insulating film 95, respectively.
  • the upper electrodes 75 and 85 are electrically connected to the connection electrodes 72 and 82 through the openings 64 and 65 formed in the insulating film 95.
  • the openings 64 and 65 include the case of opening to the side as well as the upper side of the semiconductor light emitting device.
  • the upper electrodes 75 and 85 may be electrically connected to the external electrodes by a method such as eutectic bonding, soldering, wire bonding, or the like. Since the upper electrodes 75 and 85 are provided on the insulating film 95, the first connection electrode 72 and the second connection electrode 82 may be designed more freely in shape or distribution on the non-conductive reflecting film 91. Therefore, the first lower electrode 71 and the second lower electrode 81 formed in the form of a plurality of islands are not particularly limited in position, and, for example, the first lower electrode 71 and the second lower portion of the entire emission surface. The electrode 81 may be formed under both the first upper electrode 75 and the second lower electrode 81.
  • the first lower electrode 71 and the second lower electrode 81 may have a plurality of island shapes in which a light emitting surface (a plurality of semiconductor layers 30, 40, and 50 are viewed in a top view). Plane), or may be arranged symmetrically about the center of the light emitting surface (e.g., see FIG. 80).
  • some embodiments may extend the first lower electrode 71 and the second lower electrode 81 in a band shape. Therefore, the n-side branch electrode is not formed long on the exposed first semiconductor layer 30 by mesa etching the second semiconductor layer 50 and the active layer 40 or the p-side branch electrode is formed on the current diffusion conductive film. Even if the island-type first lower electrode 71 and the second lower electrode 81 can be evenly distributed, the structure of the current distribution is more favorable and the structure is more advantageous in reducing light absorption by the metal.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 is formed of a nonconductive material to reduce light absorption by the metal reflecting film.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the nonconductive reflecting film 91 includes a dielectric film 91b, a first distributed Bragg reflector 91a and a clad film 91c sequentially stacked.
  • the first electrode parts 71, 72, and 75 are in electrical communication with the first semiconductor layer 30, and supply one of electrons and holes, and the second electrode parts 81, 82, and 85 are connected to the second semiconductor layer ( It is in electrical communication with 50) and supplies the other of electrons and holes.
  • a height difference occurs due to the same structure as the lower electrodes 71 and 81. Therefore, prior to the deposition of the distributed Bragg reflector 91a, which requires precision, the dielectric film 91b having a predetermined thickness is formed, whereby the distributed Bragg reflector 91a can be stably manufactured, and also helps to reflect light. Can give
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to cover the lower electrodes 71 and 81 having a height of about 2 ⁇ m to 3 ⁇ m. If the thickness of the dielectric film 91 b is too thick, the subsequent openings 62 and 63 may be formed. It can be a burden. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distribution Bragg reflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • the dielectric film 91b is preferably formed by chemical vapor deposition to reduce the height difference and ensure reliable insulation. Therefore, it is possible to secure the function as a reflective film while ensuring the reliability of the semiconductor light emitting element.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the Distribution Bragg reflector 91a may be a physical vapor deposition (PVD), and among them, an electron beam deposition (E-Beam Evaporation) method. Or by sputtering or thermal evaporation.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2 ) to prevent light absorption.
  • the dielectric film 91b may be formed of a dielectric (eg, SiO 2 ) having a refractive index smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad film 91c may also be made of a material (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflector 91a.
  • a material eg, Al 2 O 3, SiO 2, SiON, MgF, CaF.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, and 50, and a light absorption prevention film 41. And a current spreading conductive film 60, a nonconductive reflecting film 91, a neutral film 95, first electrode portions 71, 72, and 75 and second electrode portions 81, 82, and 85.
  • Neutral film 95 in this example is an additional reflective film 95 for reducing light loss.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the additional reflecting film 95 is formed on the non-conductive reflecting film 91 to reflect the light transmitted through the non-conductive reflecting film 91 toward the first semiconductor layer 30 and covers the connection electrodes 72 and 82. Although the light generated from the active layer 40 is reflected by the non-conductive reflective film 91 to the plurality of semiconductor layers 30, 40, and 50, some of the light may pass through or leak from the non-conductive reflective film 91. .
  • the additional reflecting film 95 reflects the light transmitted through the non-conductive reflecting film 91 to the plurality of semiconductor layers 30, 40, and 50, thereby reducing light loss and improving luminance of the semiconductor light emitting device.
  • FIG. 75 is a view illustrating an example of a portion in which light is more likely to be transmitted from the nonconductive reflecting film, and is illustrated by the structures under the nonconductive reflecting film 900 (eg, electrodes 700, 800, steps, and the like).
  • the nonconductive reflecting film 900 may include a distributed Bragg reflector.
  • the distribution Bragg reflector may consist of multiple layers of material, and each material layer must be well formed to a specially designed thickness in order to function as a reflective film.
  • the non-conductive reflecting film 900 does not reflect all the incident light, but may be partially transmitted. In particular, as illustrated in FIG.
  • each material layer of the non-conductive reflective film 900 is hard to be formed to a designed thickness (in dotted lines). ), And the reflection efficiency is deteriorated in this region so that the light L11 and L12 can be transmitted.
  • the additional reflective film 95 may be formed of a non-metal or a non-conductive material to reduce light absorption, and may be formed of a single dielectric film, but may have a multilayer structure to increase reflectance. It is good.
  • the additional reflective film 95 may include a distribution Bragg reflector 95a.
  • the additional reflecting film 95 includes a lower dielectric film 95b between the distributed Bragg reflector 95a and the non-conductive reflecting film 91 and an upper dielectric film between the distributed Bragg reflector 95a and the upper electrodes 75 and 85. It may include at least one of (95c).
  • the lower dielectric layer 95b may cover the connection electrodes 72 and 82 to alleviate the height difference.
  • the distribution Bragg reflector 95a may have a structure similar to that of the Distribution Bragg reflector 91a described in FIG. 73.
  • the distributed Bragg reflector 95a may be formed by repeated stacking of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO, and SiO 2 / TiO 2 has good reflection efficiency for blue light.
  • SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the lower dielectric film 95b and the upper dielectric film 95c may be formed of a material having a refractive index smaller than that of the distribution Bragg reflector 95a so that the additional reflective film 95 may have an optical waveguide structure.
  • the lower dielectric film 95b is in contact with the connecting electrodes 72 and 82, it is preferable to select a material having good bonding strength with the connecting electrodes 72 and 82.
  • the upper dielectric film 95c is formed of the upper electrode 75, 85) and it is preferable to select a material having good bonding strength.
  • the additional reflecting film 95 includes a metal film.
  • the metal reflective film 95a is preferably formed of metals Al and Ag having good reflectances, but is preferably formed to avoid portions where the openings 64 and 65 are to be formed.
  • the metal reflective film 95a may be electrically insulated by the lower dielectric film 95b and the upper dielectric film 95c.
  • the additional reflective film 95 is partially formed, for example, only in a specific region (for example, a step or a region having a high height difference) of the non-conductive reflective film 91 is possible.
  • the first upper electrode 75 and the second upper electrode 85 are disposed to face each other on the additional reflective film 95, and are respectively connected to the first connection electrode through the openings 64 and 65 formed in the additional reflective film 95.
  • 72 is electrically connected to the second connection electrode 82. Electrons are supplied to the first semiconductor layer 30 through the first upper electrode 75, the first connection electrode 72, and the first lower electrode 71, and the second upper electrode 85 and the second connection electrode. Holes are supplied to the second semiconductor layer 50 through the (82) -second lower electrode 81.
  • the first upper electrode 75 and the second upper electrode 85 may be eutectic bonding electrodes or soldering electrodes.
  • a heat dissipation pad 92 may be provided above the additional reflecting film 95 and spaced apart from the upper electrodes 75 and 85.
  • the non-conductive reflecting film 91 In the semiconductor light emitting device, light absorption is reduced by using the non-conductive reflecting film 91 instead of the metal reflecting film.
  • the plurality of semiconductor layers 30 and 40 may be formed by the structure of the connection electrodes 72 and 82 and the lower electrodes 71 and 81 through the plurality of openings 62 and 63 formed to be evenly mixed with the non-conductive reflecting film 91.
  • Facilitate current spreading to 50 Therefore, it is not necessary to form a long metal band like a branch electrode on the first semiconductor layer 30 and / or the second semiconductor layer 50 to spread the current, or to form a small number, and as a result, Light absorption by the metal is further reduced.
  • even light transmitted through the non-conductive reflecting film 91 is reflected by the additional reflecting film 95 to contribute to the improvement of the brightness.
  • FIG. 76 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light absorption prevention film 41, and a current diffusion.
  • the conductive film 60, the non-conductive reflecting film 91, the additional reflecting film 95, the first electrode portions 71, 72, 75 and the second electrode portions 81, 82, 85 are included.
  • the nonconductive reflecting film 91 includes a dielectric film 91b, a first distributed Bragg reflector 91a, and a clad film 91c.
  • the additional reflecting film 95 includes a dielectric film 95b, a second distributed Bragg reflector 95a, and a clad film 95c.
  • connection electrodes 72 and 82 and the lower electrodes 71 and 81 are in contact with each other through the openings 62 and 63 formed in the non-conductive reflective film 91.
  • the upper electrodes 75, 85 contact the connecting electrodes 72, 82 through the openings 64, 65 formed in the additional reflecting film 95.
  • the non-conductive reflecting film 91 may have, for example, the configuration of the non-conductive reflecting film described in FIG. 73, and the additional reflecting film 95 may have, for example, the configuration of the additional reflecting film described in FIG. 74. have.
  • the first connection electrode 72 and the second connection electrode 82 may have a stripe shape alternately disposed. Alternatively, it may have a pinched finger shape. As another example, at least one of the first connection electrode 72 and the second connection electrode 82 may have a closed loop shape.
  • the upper electrodes 75 and 85 may be electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, eutectic bonding, soldering, and wire bonding. At least one of the upper electrodes 75 and 85 may have a multilayer structure. In this example, the first upper electrode 75 and the second upper electrode 85 each have a multilayer.
  • the uppermost portions 85a and 85b of the upper electrode may be formed of a eutectic bonding material such as Au / Sn alloy or Au / Sn / Cu alloy.
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to the outside by soldering.
  • the first upper electrode 75 and the second upper electrode 85 may be provided with reflective layers 75c and 85c, diffusion diffusion layers 75b and 85b, and soldering layers 75a and 85a.
  • the reflective layers 75c and 85c may be made of Ag, Al, or the like, and contact layers (eg, Ti and Cr) may be added below the reflective layers 75c and 85c.
  • the diffusion barrier layers 75b and 85b are made of at least one selected from Ni, Ti, Cr, W, and TiW, and prevent the solder material from penetrating into the plurality of semiconductor layers.
  • soldering layers 75a and 85a may be made of Au, or may be made of Sn (soldering layer) / Au (antioxidation layer), may be made of Sn alone without Au, or may be heat-treated Sn soldering layers 75a and 85a. ) Can be achieved. Lead free solder may be used as the solder.
  • the upper electrodes 75 and 85 include the first layers 75c and 85c and the second layers 75b and 85b.
  • the first layers 75c and 85c may be formed of a stress relaxation layer or a crack prevention layer to prevent cracks when the semiconductor light emitting device is fixed to the external electrode, and the second layers 75b and 85b may be formed of a first layer. It may be formed as a burst prevention layer that prevents the layers 75c and 85c from bursting.
  • first layers 75c and 85c may be formed of a reflective layer that is made of Al and Ag to reflect light passing through the additional reflective film 91.
  • the second layers 75b and 85b are formed of a material such as Ti, Ni, Cr, W, TiW, and formed of a barrier layer to prevent the solder material from penetrating into the semiconductor light emitting device during bonding such as soldering. Can be.
  • the first layers 75c and 85c and the second layers 75b and 85b can be formed with various combinations of these functions.
  • a contact layer (not shown) may be further provided under the first layers 75c and 85c with a metal such as Cr, Ti, Ni, or the like to improve the bonding force with the additional reflective film.
  • the upper electrodes 75, 85 have top layers 75a, 85a.
  • the top layers 75a and 85a are generally made of a metal having good adhesion, excellent electrical conductivity, and strong oxidation resistance.
  • it may consist of Au, Sn, AuSn, Ag, Pt and their alloys or combinations thereof (e.g. Au / Sn, Au / AuSn, Sn, heat-treated Sn), especially as long as these conditions are met. It is not limited.
  • FIG. 77 to 80 are diagrams illustrating another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure. Referring to FIG. 76, an example of a cross section taken along line A-A shown in FIG. 80 is described.
  • a plurality of semiconductor layers 30, 40, 50 are grown on the substrate 10.
  • a buffer layer eg, AlN or GaN buffer layer
  • an undoped semiconductor layer eg, un-doped GaN
  • a first conductive material are formed on the substrate 10 (eg, Al 2 O 3 , Si, SiC).
  • 1 semiconductor layer 30 eg Si-doped GaN
  • active layer 40 that generates light through recombination of electrons and holes (InGaN / (In) GaN multi-quantum well structure)
  • the second semiconductor layer 50 eg, Mg-doped GaN is grown.
  • the buffer layer 20 may be omitted, and each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers (see FIG. 76).
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • the light absorption prevention layer 41 is formed on the second semiconductor layer 50 using SiO 2 , TiO 2, or the like.
  • the light absorption prevention layer 41 may be formed to be slightly wider than the second lower electrode 81 at a position corresponding to the second lower electrode 81 to be formed later.
  • the light absorption prevention layer 41 is preferably evenly distributed throughout the light emitting surface, and the second lower electrode 81 emits semiconductor light in consideration of the fact that p-GaN (eg, Mg-doped GaN) has a relatively poor current spreading. Since the light is distributed from the edge of the device to the inside, a light absorption prevention film 41 may be formed accordingly.
  • the light absorption prevention film 41 is formed in a plurality of island shapes.
  • a current diffusion conductive layer 60 covering the light absorption prevention layer 41 is formed on the second semiconductor layer 50 using a light-transmitting material having good conductivity such as ITO.
  • the second semiconductor layer 50 and the active layer 40 are mesa-etched to form a plurality of grooves 61 exposing the first semiconductor layer 30.
  • the plurality of grooves 61 are arranged in an island form. In the present example, since the first lower electrodes 71 are evenly arranged in a plurality of islands, a plurality of grooves 61 are also formed accordingly.
  • a first lower electrode 71 is formed on the first semiconductor layer 30 exposed to the plurality of grooves 61 through a deposition method, and the like, and a current diffusion conductive film corresponding to the light absorption prevention film 41 (
  • the second lower electrode 81 is formed on the 60.
  • the order of forming the first lower electrode 71 and the second lower electrode 81 may be formed first, and the same process is performed when the first lower electrode 71 and the second lower electrode 81 are made of the same material. It may be formed at the same time by.
  • the second lower electrode 81 is formed to have a smaller width than the light absorption prevention layer 41
  • the first lower electrode 71 is formed to have a width smaller than the width of the groove 61 to be formed in the groove 61. Away from the side.
  • the lower electrodes 71 and 81 may have a multi-layered structure, and may have a structure (for example, see FIG. 68) to prevent an increase in an operating voltage by removing an etch stop layer corresponding to the openings 62 and 63.
  • a structure for example, see FIG. 68
  • the ratio of the total area of the lower electrodes 71,81 to the total area of the lower electrodes 71,81 or the planar area when viewed in plan view is preferable in terms of light absorption reduction, the lower area of the lower electrodes 71,81 When the total area or the ratio decreases, the operating voltage tends to increase. On the other hand, as the current supply becomes uniform, the luminous efficiency may be improved, thereby improving brightness.
  • the case in which the etch stop layer of the lower electrodes 71 and 81 corresponding to the openings 62 and 63 is removed to prevent the operating voltage from rising is increased. It is advantageous in terms of suppression of increase and improvement of luminance.
  • the operation voltage is higher than that of the comparative example due to the structure preventing the rise of the operating voltage even if the lower electrode is smaller than the comparative example in this example. It can not be high. Therefore, the light absorption may be further reduced without higher operating voltage, so that the brightness may be better.
  • the present example may have a lower operating voltage.
  • a nonconductive reflecting film 91 is formed on the current spreading conductive film 60.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c are formed to cover the current diffusion conductive film 60 (see FIG. 76).
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the first distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the first distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film having a lower refractive index (typically SiO 2 ).
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film having a lower refractive index typically SiO 2 .
  • an optimization process is considered in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40. It is desirable to pass through, and the thickness of each layer does not necessarily have to conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • the effective refractive index of the first distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the first distributed Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distributed Bragg reflector is a value between 1.46 and 2.4.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the first distributed Bragg reflector 91a Prior to the deposition of the first distributed Bragg reflector 91a, which requires precision, the first distributed Bragg reflector 91a can be stably manufactured and helps to reflect light by forming the dielectric film 91b having a predetermined thickness. Can give
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the first distributed Bragg reflector 91a.
  • the uppermost layer of the distributed Bragg reflector 91a composed of a plurality of pairs of SiO 2 / TiO 2 may be TiO 2 , considering that it can be made of an SiO 2 layer having a thickness of about ⁇ / 4n, the clad film 91c ) Is preferably thicker than [lambda] / 4n so as to be different from the top layer of the distributed Bragg reflector 91a.
  • the clad film 91c is too thick, not less than 3.0 ⁇ m, because not only a burden on the subsequent opening forming process but also an increase in thickness does not contribute to the efficiency improvement and only a material cost can be increased. Therefore, in order not to burden the subsequent process, the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the first distributed Bragg reflector 91a When the first distributed Bragg reflector 91a is directly in contact with the first connecting electrodes 72 and 74 (see FIG. 79) and the second connecting electrodes 82 and 84 (see FIG. 79), the first distributed Bragg reflector 91a is used. A portion of the light traveling through the light may be absorbed by the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84. Therefore, when the clad film 91c having a refractive index lower than that of the first distributed Bragg reflector 91a is introduced as described above, light absorption by the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 is achieved. Can be greatly reduced.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and the first distributed Bragg reflector 91a and the clad film 91c may be considered. There is no reason to exclude the configuration. Instead of the first distributed Bragg reflector 91a, a case in which a dielectric film 91b made of TiO 2 is used as a dielectric may be considered. In the case where the first distributed Bragg reflector 91a includes the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the first distributed Bragg reflector 91a includes the TiO 2 layer at the top. In this case, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c serve as the optical waveguides as the non-conductive reflecting film 91, and preferably have a total thickness of 1 to 8 um. .
  • a plurality of openings 62 and 63 are formed in the nonconductive reflecting film 91.
  • the opening forming process the method described in FIG. 67 may be used.
  • the layer structure described with reference to FIG. 68 may be adopted as an example of the layer structure of the lower electrodes 71 and 81.
  • embodiments without removing the etch stop layer are also possible.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 on the non-conductive reflective film 91 using, for example, sputtering equipment and E-beam equipment. ) Is deposited. Some of the plurality of openings 62 and 63 communicate with the plurality of grooves 61 exposing the first semiconductor layer 30, respectively, and the remaining openings 62 are formed on the current spreading conductive film 60. The second lower electrode 81 is exposed.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 are electrically connected to the first lower electrode 71 and the second lower electrode 81 through the plurality of openings 62 and 63, respectively. do.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 may have a multilayer structure (for example; refer to FIG. 72).
  • connection electrodes 72, 74, 82, and 84 can be variously changed.
  • the first connection electrodes 72 and 74 are formed to connect the plurality of openings 63 to connect the first lower electrodes 71 evenly disposed on the entire light emitting surface.
  • the second connection electrodes 82 and 84 are formed to connect the plurality of openings 62 to connect the second lower electrodes 81 evenly disposed on the entire light emitting surface.
  • the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 are each formed in a closed loop shape on the non-conductive reflecting film 91 to further improve current uniformity across the light emitting surface. do.
  • the closed loop shape is not limited to a complete closed loop shape, but also includes a closed loop shape in which a part is broken.
  • a closed loop outer second connection electrode 82 and an inner second connection electrode 84 are provided, and the outer first connection electrode 72 having a closed loop shape is formed between the inner and outer second connection electrodes 82 and 84.
  • the inner first connection electrode 74 is further provided inside the inner second connection electrode 84, and the center protrusion 86 protrudes from the inner second connection electrode 84 to protrude the inner first. It extends inward of the connection electrode 74.
  • the closed loop connection electrodes 72, 74, 82, and 84 connect a plurality of openings 62 and 63 to supply an equal current through each of the openings 62 and 63, and in any direction geometrically. Since they are generally uniform or symmetrical, they are very advantageous for improving the uniformity of the current supply and consequently the uniformity of the current density in the light emitting surface.
  • each of the openings 63 of the first lower electrode 71 may be connected to the first connection electrodes having the stripe shape or the finger shape, and the stripe shape may be formed between the first connection electrodes.
  • An embodiment in which the second lower electrodes 81 side openings 62 are connected by disposing second connection electrodes having a finger shape is also possible.
  • the shapes of the first connection electrode and the second connection electrode may be variously changed.
  • an insulating film 95 or an additional reflective film is formed over the non-conductive reflective film 91 as a neutral film.
  • the insulating layer 95 is formed to cover the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84.
  • the insulating film 95 may be made of a single insulating layer (eg SiO 2, SiN, TiO 2 , Al 2 O 3 , Su-8, etc.)
  • the second distributed Bragg reflector 95a eg: 74
  • the second distributed Bragg reflector may have a thickness smaller than that of the first distributed Bragg reflector.
  • the insulating film 95 may also include a lower dielectric film / second distributed Bragg reflector / upper dielectric film.
  • the amount of light absorbed by the upper electrodes 75 and 85 may be reduced by making the refractive index of the upper dielectric film smaller than that of the second distributed Bragg reflector.
  • openings 64 and 65 are formed in the insulating film 95.
  • the openings 64 and 65 are suitable for electrically connecting the first upper electrode 75 and the second upper electrode 85 to the first connecting electrodes 72 and 74 and the second connecting electrodes 82 and 84, respectively.
  • the openings 64 and 65 formed at the position and formed in the insulating film 95 may overlap the openings 64 and 65 formed in the non-conductive reflecting film 91, but are generally formed so as not to overlap.
  • the first upper electrode 75 and the second upper electrode 85 may be deposited on the insulating layer 95 using sputtering equipment, E-beam equipment, or the like.
  • the first upper electrode 75 and the second upper electrode 85 are disposed to face each other. Some light passing through the insulating layer 95 is reflected by the first upper electrode 75 and the second upper electrode 85.
  • the first upper electrode 75 and the second upper electrode 85 are connected to the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 through the openings 64 and 65, respectively.
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to an electrode provided outside (package, COB, submount, etc.) by a stud bump, a conductive paste, or a eutectic bonding method.
  • the first upper electrode and the second upper electrode 85 may have a multilayer structure as described with reference to FIG. 76.
  • FIG. 81 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure, in which the first connection electrodes 72 and 74 and the second connection electrodes 82 and 84 are completely closed loop shapes (no breaks or branches). Closed loop) is very good for improving current uniformity.
  • the closed loop closest to the center of the light emitting surface in the plan view is the first connection electrode 74, and the island-type second connection electrode 86 is disposed inside the first connection electrode 74 having a closed loop shape.
  • the protrusion 85a extends from the second upper electrode 85 and is electrically connected to the island-type second connection electrode 86 through the opening 64. Therefore, the hole is sufficiently supplied even in the center, and as a result, the uniformity is further improved.
  • the projection 85a can be used as a marker for identifying the n-side and p-side as in the notch 85a in FIG. 80.
  • FIG. 82 is a view for explaining still another example of the semiconductor light emitting device according to the present embodiment.
  • an opening 62a is formed in the substantially center of the light emitting surface to lead to the second lower electrode.
  • a plurality of openings 62b are formed around 62a) to communicate with other second lower electrodes.
  • the closed loop closest to the center of the light emitting surface on the plan view is the second connection electrode 84 and connects the plurality of openings 62a.
  • the opening 62a is connected to the second connection electrode 84 by a cross-shaped extension.
  • the opening 62a when the opening 62a is placed inside the plurality of openings 62b serving as the passages of the same polarity, light emission is further increased as compared with the case where the opening 62a is not inside.
  • the number, spacing, and arrangement of the openings 62, 63, 62a, and 62b may be appropriately adjusted for the size of the semiconductor light emitting device, the current spreading, the uniform current supply, and the uniformity of the light emission.
  • the plurality of openings 62b, 63, 62 are formed symmetrically with respect to the opening 62a. Current is supplied through the openings 62, 63, 62a, and 62b. If the current is uneven, some of the openings may bias the current, which may cause deterioration in a position where the current is biased in the long term. have.
  • the first connection electrode 72 and the second connection electrode 82 and 84 are formed in a closed loop shape, and while supplying an equal current through the connection electrode and the opening, the first connection electrode 72 and the second connection electrode 82 and 84 are geometrically symmetrical. It is very advantageous to improve the uniformity, and consequently the uniformity of the current density in the light emitting surface.
  • the opening 62a and the plurality of openings may be difficult since the opening 62a becomes a current path having a different polarity from the plurality of openings 62b, because electrical connection to the opening 62a may be difficult or another complicated design may be considered.
  • 62b all become currents of the same polarity, for example, hole supply passages.
  • the electron density of the plurality of semiconductor layers below and inside the second connection electrode 84 is determined by the second connection. It is expected to be smaller than the electron density in the plurality of semiconductor layers outside the electrode 84.
  • the first connection electrode 72, the second connection electrode 82, and the openings 62 and 63 have improved uniform current in a closed loop shape arrangement and a symmetrical arrangement.
  • an opening 62a may be provided inside the second connection electrode 84 to maintain or increase light emission.
  • an appropriate value of the area of the second connection electrode 84 or the distance between the opening 62a and the opening 62b can be found. For example, as the distance between the opening 62a and the opening 62b increases, the area of the second connection electrode 84 and the cross-shaped extension increases, and the area of which the hole density is relatively high increases.
  • the temperature difference between the positions on the light emitting surface is small.
  • Increasing the area of the second connection electrode 84 and the cross-shaped extension may be more advantageous for heat dissipation through the second upper electrode 85.
  • the extent to which holes attract electrons and emit light may be affected by the area inside the second connection electrode 84 or the distance and the number of the openings 62a and 62b.
  • the present disclosure may also be applied to a light emitting device in which an electrode is formed on a first semiconductor layer from which a substrate is removed or under a conductive substrate.
  • an embodiment in which one of the first upper electrode 75 and the second upper electrode 85 is formed on the non-conductive reflecting film and the other is formed on the insulating film 95 may be considered.
  • an embodiment in which the first upper electrode 75 is formed on the exposed first semiconductor layer by mesa etching and the second upper electrode 85 is formed on the non-conductive reflective film or the insulating film 95 may be considered.
  • FIG. 83 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 84 is a diagram illustrating an example of a cross section taken along line AA in FIG. 83
  • FIG. 85 is a cut along line BB in FIG. 83. It is a figure which shows an example of one cross section.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers, a light absorption prevention film 41, a current diffusion conductive film 60, a non-conductive reflecting film 91, an insulating film 95, a first electrode portion 71, 72a, 72b, 73, 77, 75 and second electrode portions 81, 82a, 82b, 83, 87, 85.
  • group III nitride semiconductor light emitting element will be described as an example.
  • Sapphire, SiC, Si, GaN and the like are mainly used as the substrate 10, and the substrate 10 may be finally removed.
  • This example may also be applied to a semiconductor light emitting device in which an electrode is formed on the first semiconductor layer 30 side or the conductive substrate 10 side from which the substrate 10 is removed when the substrate 10 is removed or has conductivity.
  • the positions of the first semiconductor layer 30 and the second semiconductor layer 50 may be changed, and are mainly made of GaN in the group III nitride semiconductor light emitting device.
  • the plurality of semiconductor layers may include a buffer layer 20 formed on the substrate 10, a first semiconductor layer 30 having a first conductivity (for example, Si-doped GaN), and a second semiconductor layer having a second conductivity different from the first conductivity. (Eg, Mg-doped GaN) and an active layer 40 interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes (eg, InGaN / ( In) GaN multi-quantum well structure).
  • Each of the semiconductor layers 30, 40, and 50 may be formed in multiple layers, and the buffer layer 20 may be omitted.
  • the light absorption prevention layer 41 is formed on the second semiconductor layer 50 to correspond to the opening 62, and the light absorption prevention layer 41 has only a function of reflecting some or all of the light generated in the active layer 40. It may have a function of preventing a current from flowing directly below the second lower electrode 81 from the second lower electrode 81, or may have both functions.
  • the current spreading conductive film 60 is provided.
  • the current spreading conductive film 60 is formed between the light absorption preventing film 41 and the second lower electrode 81, and may be formed to transmit light and cover the entire second semiconductor layer 50. May be In particular, in the case of p-type GaN, the current spreading ability is poor, and in the case where the p-type semiconductor layer 50 is made of GaN, most of the current diffusion conductive film 60 should be assisted.
  • materials such as ITO and Ni / Au may be used as the current spreading conductive film 60.
  • the nonconductive reflecting film 91 is formed on the plurality of semiconductor layers to reflect light from the active layer 40 to the plurality of semiconductor layers 30, 40, 50.
  • the non-conductive reflective film 91 is preferably made of a non-conductive material to reduce light absorption by the metal reflective film, for example, a transparent dielectric such as SiO x , TiO x , Ta 2 O 5 , MgF 2. It can be composed of materials.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the non-conductive reflecting film 91 is made of SiO x , since the non-conductive reflecting film 91 has a lower refractive index than the p-type semiconductor layer 50 (eg, GaN), the light having a critical angle or more may be partially reflected toward the semiconductor layers 30, 40, and 50. It becomes possible.
  • the nonconductive reflecting film 91 includes a dielectric film 91b, a first distributed Bragg reflector 91a and a clad film 91c sequentially stacked. In the case of a multi-layer structure including a DBR, it is possible to reflect a greater amount of light toward the semiconductor layers 30, 40, and 50. Openings 62 and 63 are formed in the non-conductive reflecting film. The openings 62 and 63 include the case of opening to the side as well as the upper side of the semiconductor light emitting device. The nonconductive reflecting film 91 is further described later.
  • the insulating film 95 is formed on the non-conductive reflective film, and may be formed of a single layer (for example, SiO 2 ) or multiple layers.
  • the insulating film can function as an additional reflecting film.
  • Openings 64 and 65 are formed in the insulating film 95.
  • the openings 64 and 65 include the case of opening to the side as well as the upper side of the semiconductor light emitting device.
  • At least one of the non-conductive reflecting film 91 and the insulating film 95 includes a distributed Bragg reflector so as to reduce light absorption by not using a metal reflecting film and to increase light reflectance toward the plurality of semiconductor layers. desirable.
  • the first electrode portions 71, 72a, 72b, 73, 77, and 75 are in electrical communication with the first semiconductor layer 30 and supply one of electrons and holes
  • the second electrode portions 81, 82a, 82b, 83, 87, and 85 are in electrical communication with the second semiconductor layer 50 and supply the other of electrons and holes.
  • At least one of the first electrode portions 71, 72a, 72b, 73, 77, 75 and the second electrode portions 81, 82a, 82b, 83, 87, 85 may be formed on the upper electrode 75 formed on the insulating layer 95.
  • island type connection electrodes 72a and 82a formed between the non-conductive reflecting film 91 under the upper electrodes 75 and 85 and the insulating film 95, and the non-conductive below the upper electrodes 75 and 85.
  • the extension type connection electrodes 72b and 82b extending out of the upper electrodes 75 and 85, and the upper electrodes 75 and 85 passing through the insulating layer 95.
  • the island connection electrodes 72a and 82a penetrate through the plurality of upper electrical connections 77 and 87 connecting the island connection electrodes 72a and 82a and the extension connection electrodes 72b and 82b and the non-conductive reflective film 91, respectively.
  • An island type refers to a shape that does not generally extend to one side such as a polygon such as a circle, a triangle, a rectangle, or the like.
  • the present disclosure may also be applied to a light emitting device in which an electrode is formed on a first semiconductor layer from which a substrate is removed or under a conductive substrate.
  • the first electrode portions 71, 72a, 72b, 73, 77, 75 and the second electrode portions 81, 82a, 82b, 83, 87, 85 are provided with a plurality of semiconductor layers 30, 40, 50. Are all formed on the opposite side of the substrate 10.
  • the first electrode portions 71, 72a, 72b, 73, 77, and 75 may include the first upper electrode 75, the first island connection electrode 72a, the first extension connection electrode 72b, and the plurality of first electrode portions 71, 72a, 72b, 73, 77, and 75.
  • the second electrode parts 81, 82a, 82b, 83, 87, and 85 may include a second upper electrode 85, a second island connection electrode 82a, a second extension connection electrode 82b, and a plurality of upper second parts. Electrical connections 87 and a plurality of lower second electrical connections 83.
  • the first extended connection electrode 72b extends below the second upper electrode 85, and the second extended connection electrode 82b extends below the first upper electrode 75.
  • the island connection electrodes 72a and 82a are located on opposite sides of the direction in which the extension connection electrodes 72b and 82b extend out of the upper electrodes 75 and 85. It is desirable to.
  • the first electrode portions 71, 72a, 72b, 73, 77, 75 and the second electrode portions 81, 82a, 82b, 83, 87, 85 are provided with a plurality of semiconductor layers and lower electrical connections 73. And lower electrodes 71 and 81 interposed therebetween to reduce electrical contact resistance and to achieve stable electrical contact.
  • the lower electrodes 71 and 81 do not extend long to reduce light absorption by the metal, and have an island shape corresponding to the openings 62 and 63. At least a portion of the first lower electrode 71 is exposed by the opening 63 formed in the non-conductive reflective film 91, and contacts the exposed first semiconductor layer 30 by etching.
  • the lower electrode 81 is at least partially exposed by the opening 62 formed in the nonconductive reflecting film 91 and contacts the current spreading conductive film 60.
  • the plurality of lower first electrical connections 73 penetrate through the opening 63 and connect the first island connection electrode 72a and the first extension connection electrode 72b to the plurality of first lower electrodes 71, respectively.
  • the plurality of lower second electrical connections 83 penetrate through the opening 62 and connect the second island type connecting electrode 82a and the second extension type connecting electrode 82b to the plurality of second lower electrodes 81, respectively. .
  • the insulating film 95 described above is formed on the non-conductive reflective film 91 so as to cover the connection electrodes 72a, 72b, 82a, and 82b.
  • Various means for supplying electrons or holes to the connecting electrodes 72a, 72b, 82a, and 82b may be considered.
  • the first electrode portions 71, 72a, 72b, 73, 77, 75 and the second electrode portions 81, 82a, 82b, 83, 87, 85 are respectively disposed on the upper electrode 75, on the insulating film 95. 85).
  • the upper electrodes 75 and 85 may be electrically connected to the external electrodes by a method such as eutectic bonding, soldering, wire bonding, or the like.
  • the upper electrodes 75 and 85 may include contact layers (eg, Cr, Ti, etc.) / Reflective layers (eg, Al, Ag, etc.), diffusion barrier layers (eg, Ni, etc.), and bonding layers (eg, Au / Sn). Alloys, Au / Sn / Cu alloys, Sn, heat-treated Sn, etc.).
  • the connecting electrodes 72a, 72b, 82a, and 82b can be designed more freely in shape or distribution on the non-conductive reflecting film 91, so that a plurality of islands
  • the first lower electrode 71 and the second lower electrode 81 formed in a shape also do not particularly limit the position, and the first lower electrode 71 and the second lower electrode 81 are formed on the entire emission surface.
  • Both of the first upper electrode 75 and the second lower electrode 81 may be formed.
  • the first lower electrode 71 and the second lower electrode 81 may have a plurality of island shapes in which a light emitting surface (a plurality of semiconductor layers 30, 40, and 50 are viewed in a top view).
  • connection electrodes 72a, 72b, 82a, and 82b are also metal films, the area or length of the metal film is reduced to reduce light absorption, and the extension connection with the island connection electrodes 72a and 82a is provided to facilitate current diffusion.
  • the electrodes 72b and 82b are used in combination.
  • the island-type connecting electrodes 72a and 82a are disposed below each upper electrode 75 and 85, and the lower electrode 71 is directly directed downward through the upper electrical connection 77 and 87 and the lower electrical connection 73 and 83.
  • the extended connection electrodes 72b and 82b extend below the lower electrodes 75 and 85 of different polarities as described above, and then the lower connection through the lower electrical connections 73 and 83. It is in electrical communication with the electrodes 71 and 81. In order to improve current spreading, the number and distribution of the lower electrodes 71 and 81 may be changed.
  • connection electrodes 72a, 72b, 82a, and 82b on the nonconductive reflective film 91 the first semiconductor layer 30 exposed by mesa etching the second semiconductor layer 50 and the active layer 40 is exposed. Even if the n-side branch electrode is formed long on the p-side branch electrode or the p-side branch electrode is not formed on the current diffusion conductive film, the island type first lower electrode 71 and the second lower electrode 81 can be evenly distributed. While achieving uniformity, the structure is more advantageous for reducing light absorption by the metal. In addition, by making the length and area of the connecting electrode as economical as possible, it is possible to suppress the unnecessary increase of the metal film and consequently contribute to the improvement of the brightness.
  • a height difference occurs due to the same structure as the lower electrodes 71 and 81. Therefore, prior to the deposition of the distributed Bragg reflector 91a, which requires precision, the dielectric film 91b having a predetermined thickness is formed, whereby the distributed Bragg reflector 91a can be stably manufactured, and also helps to reflect light. Can give
  • the material of the dielectric film 91b is suitably SiO 2 , and the thickness thereof is preferably 0.2 ⁇ m to 1.0 ⁇ m. If the thickness of the dielectric film 91b is too thin, it may be insufficient to cover the lower electrodes 71 and 81 having a height of about 2 ⁇ m to 3 ⁇ m. If the thickness of the dielectric film 91 b is too thick, the subsequent openings 62 and 63 may be formed. It can be a burden. The thickness of the dielectric film 91b may then be thicker than the thickness of the subsequent distribution Bragg reflector 91a. In addition, it is necessary to form the dielectric film 91b in a manner more suitable for securing device reliability.
  • the dielectric film 91b made of SiO 2 is preferably formed by Chemical Vapor Deposition (CVD), and particularly, Plasma Enhanced CVD (PECVD).
  • CVD Chemical Vapor Deposition
  • PECVD Plasma Enhanced CVD
  • the chemical vapor deposition method is advantageous compared to physical vapor deposition (PVD), such as E-Beam Evaporation.
  • PVD physical vapor deposition
  • the dielectric film 91b is preferably formed by chemical vapor deposition to reduce the height difference and ensure reliable insulation. Therefore, it is possible to secure the function as a reflective film while ensuring the reliability of the semiconductor light emitting element.
  • the distributed Bragg reflector 91a is formed on the dielectric film 91b.
  • the Distribution Bragg reflector 91a may be a physical vapor deposition (PVD), and among them, an electron beam deposition (E-Beam Evaporation) method. Or by sputtering or thermal evaporation.
  • the distribution Bragg reflector 91a is preferably formed of a light transmitting material (eg, SiO 2 / TiO 2 ) to prevent light absorption.
  • the dielectric film 91b may be formed of a dielectric (eg, SiO 2 ) having a refractive index smaller than the effective refractive index of the distribution Bragg reflector 91a.
  • the effective refractive index refers to the equivalent refractive index of light that can travel in a waveguide made of materials having different refractive indices.
  • the clad film 91c may also be made of a material (eg, Al 2 O 3, SiO 2, SiON, MgF, CaF) that is lower than the effective refractive index of the distribution Bragg reflector 91a.
  • a material eg, Al 2 O 3, SiO 2, SiON, MgF, CaF.
  • the optical waveguide is a structure that guides the light by using total reflection by surrounding the light propagation part with a material having a lower refractive index. From this point of view, when the distributed Bragg reflector 91a is viewed as the propagation section, the dielectric film 91b and the clad film 91c surround the propagation section and can be viewed as part of the optical waveguide.
  • 86, 87, and 88 are views illustrating an example of a method of forming an opening and a lower electrode in the semiconductor light emitting device according to the present disclosure, and are described with reference to the second electrode part, and the same process may be performed with the first electrode part. Can be.
  • FIG. 86 is a view for explaining an example of the opening forming process
  • FIG. 87 is a view for explaining an example of the planar distribution of the lower electrode and the opening
  • a non-conductive reflecting film 91 is formed on the current diffusion conductive film.
  • etching eg, plasma etching
  • openings 62 and 63 are formed, as shown in FIG. 87.
  • the opening 62 corresponds to the second lower electrode 81
  • the opening 63 communicates with the mesa etching groove 61 formed in the plurality of semiconductor layers
  • the first lower electrode 71 is formed in the mesa etching groove 61.
  • the openings 62 and 63 do not exclude the form of opening to the side as well as to the upper side of the semiconductor light emitting device.
  • the opening 62 is gradually formed as shown in FIG. 86A, and as shown in FIG. 86B, a portion of the upper surface of the second lower electrode 81 is exposed.
  • FIG. 86B the height difference between the upper rim 91r1 of the opening 62 and the top surface of the non-conductive reflecting film 91 is reduced in FIG. 86B.
  • FIG. 86C the periphery of the second lower electrode 81 is exposed by the opening 62, and the inclined surface is formed on the non-conductive reflective film 91 due to the opening 62.
  • the second lower electrode 81 is exposed by the opening 62.
  • the width of the opening 62 may be selected to expose the periphery of the second lower electrode 81 as illustrated in FIG. 86D, or may be selected to expose only a portion of the second lower electrode 81 as illustrated in FIG. 86B.
  • the peripheral portion of the opening 62 is exposed and the second connection electrode 82 surrounds the second lower electrode 81 as shown in FIG. 86D, that is, the upper connection and side surfaces of the second lower electrode 81 are in contact with each other.
  • the stability of can be further improved.
  • the heat treatment may further strengthen and stabilize the connection between the second lower electrode 81 and the second connection electrode 82.
  • the exposed surface of the non-conductive reflecting film 91 is etched to form the upper rim of the opening 62.
  • the difference in height between the upper rim 91r2 in FIG. 86D is smaller than that of the upper rim 91r1 in FIG. 86B. (Particularly, a nonconductive reflecting film forming step) has a further advantage.
  • FIG. 88 is a view for explaining an example of the layer structure of the second lower electrode 81 and is an enlarged view of a part of the opening 62 formed by the dry etching process.
  • a halogen gas containing an F group eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6, etc.
  • the second lower electrode 81 may include a plurality of layers.
  • the second lower electrode 81 may include the contact layer 81a, the reflective layer 81b, the diffusion barrier 81c, the antioxidant layer 81d, and the etch stop layer 81e which are sequentially formed on the current diffusion conductive film 60; Protective layer).
  • the reflective layer 81b may be omitted.
  • a reflective layer / diffusion prevention layer is formed a plurality of times (for example, Al / Ni / Al / Ni / Al / Ni) in order to prevent the reflective layer from bursting or protruding.
  • each reflective layer is not formed too thick and the diffusion barrier layer also functions to prevent bursting can be considered.
  • the first lower electrode 71 may also have the same or similar layer structure as the second lower electrode 81.
  • the contact layer 81a is preferably made of a material which makes good electrical contact with the current spreading conductive film 60 (eg, ITO). Materials such as Cr and Ti are mainly used as the contact layer 81a, and Ni and TiW may also be used, and Al and Ag having good reflectance may be used.
  • the reflective layer 81b may be made of a metal having good reflectance (eg, Ag, Al, or a combination thereof). The reflective layer 81b reflects the light generated by the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50. The reflective layer 81b may be omitted.
  • the diffusion barrier layer 81c prevents the material of the reflective layer 81b or the material of the antioxidant layer 81d from diffusing into another layer.
  • the diffusion barrier layer 81c may be formed of at least one selected from Ti, Ni, Cr, W, TiW, and the like, and when a high reflectance is required, Al, Ag, or the like may be used.
  • the antioxidant layer 81d may be made of Au, Pt, or the like, and may be any material as long as it is exposed to the outside and does not oxidize well in contact with oxygen. As the antioxidant layer 81d, Au having good electrical conductivity is mainly used.
  • the etch stop layer 81e is a layer exposed in the dry etching process for forming the opening 62. In this example, the etch stop layer 81e is the uppermost layer of the second lower electrode 81.
  • the etch stop layer 81e When Au is used as the etch stop layer 81e, not only the bonding strength with the non-conductive reflecting film 91 is weak, but a portion of Au may be damaged or damaged during etching. Therefore, when the etch stop layer 81e is made of a material such as Ni, W, TiW, Cr, Pd, Mo, or the like instead of Au, the bonding strength with the non-conductive reflecting film 91 may be maintained, thereby improving reliability.
  • the contact layer 81a may have a thickness of 5A to 500A
  • the reflective layer 81b may have a thickness of about 500A to 10000A
  • the diffusion barrier layer 81c may have a thickness of about 100A to 5000A
  • the anti-oxidation layer 81d may have a thickness of about 100A to 5000A
  • the etch stop layer 81e may have a thickness of about 10A to 1000A.
  • the lower electrode of the multilayer structure may be partially omitted or a new layer may be added as necessary.
  • the etch stop layer 81e protects the second lower electrode 81 and, in particular, prevents damage to the antioxidant layer 81d.
  • the same process may be performed on the first lower electrode 71.
  • a halogen gas containing an F group eg, CF 4 , C 2 F 6 , C 3 F 8 , SF 6
  • the etch stop layer 81e is preferably made of a material having excellent etching selectivity in such a dry etching process.
  • the antioxidant layer 81d may be damaged or damaged in the dry etching process. Therefore, Cr or Ni is suitable as a material of the etch stop layer 81e in view of the etching selectivity. Ni or Cr does not react with or slightly reacts with the etching gas of the dry etching process, and does not etch to serve to protect the second lower electrode 81.
  • a material such as an insulating material or an impurity may be formed on the upper layer of the second lower electrode 81 due to the etching gas.
  • a material may be formed by reacting the halogen etching gas including the F group with the upper metal of the electrode.
  • the halogen etching gas including the F group For example, at least a portion of Ni, W, TiW, Cr, Pd, Mo, and the like as a material of the etch stop layer 81e may react with an etching gas of a dry etching process to form a material (for example, NiF).
  • the material formed as described above may cause a decrease in electrical characteristics (eg, an increase in operating voltage) of the semiconductor light emitting device.
  • Ni, W, TiW, Cr, Pd, Mo, etc. do not react with the etching gas to form a material or form a very small amount of material. It is preferable to suppress material generation or to form a small amount, and Cr is more suitable as a material of the etch stop layer 81e than Ni in this respect.
  • the upper layer of the second lower electrode 81 that is, the portion corresponding to the opening 62 of the etch stop layer 81e is removed by a wet etching process (second etching process) in consideration of the formation of a material.
  • second etching process the antioxidant layer 81d corresponding to the opening 62 is exposed.
  • the material is etched and removed together with the etch stop layer 81e. As such, the material is removed to improve the electrical contact between the second lower electrode 81 and the second connection electrode 82, thereby preventing the electrical characteristics of the semiconductor light emitting device from being lowered.
  • the same process or configuration may be applied to the first lower electrode 71 and the opening 63, of course.
  • the first etching process may be performed by wet etching to form the opening 62.
  • the non-etching liquid of the conductive reflective film 91 such as HF, BOE, NHO 3, HCl may be used alone or in combination in an appropriate concentration.
  • the etching selectivity of the etching prevention layer 81e is excellent for protecting the antioxidant layer 81d.
  • Cr is suitable as a material of the etch stop layer 81e.
  • the etch stop layer 81e corresponding to the opening 62 may be removed by a subsequent wet etching process (second etching process).
  • the non-conductive reflecting film 91 is formed by using a metal such as Al and Ag having high reflectance on the non-conductive reflecting film 91 using, for example, sputtering equipment, E-beam equipment, or the like.
  • the second connection electrode 82 is deposited thereon, and the lower second electrical connection 83 is formed by filling the opening 62.
  • the first connection electrode 71 and the lower first electrical connection 73 can be formed.
  • the first connection electrode 72 and the second connection electrode 82 may include a contact layer and a reflective layer.
  • the first connection electrode 72 and the second connection electrode 82 may have stable electrical contact with the first lower electrode 71 and the second lower electrode 81.
  • the contact layer may be formed using Cr, Ti, Ni, or an alloy thereof, and the reflective layer may be formed on the contact layer using a reflective metal layer such as Al or Ag.
  • the openings 63 communicate with the grooves 61 exposing the first semiconductor layer 30, respectively, and the remaining openings 62 expose the second lower electrodes 81 formed on the current spreading conductive film 60. do.
  • the first connection electrode 72 and the second connection electrode 82 are electrically connected to the first lower electrode 71 and the second lower electrode 81 through the openings 62 and 63, respectively.
  • the connecting electrode extends or fills the opening to form a lower electrical connection
  • the lower electrical connection is formed through the openings 62 and 63, and the connecting electrode may be formed to cover the lower electrical connection separately.
  • the etching process for reducing the height difference of the openings described above can also be applied to the formation of openings in the insulating film.
  • a material that inhibits electrical contact between the lower electrodes 71 and 81 and the lower electrical connection is removed, thereby preventing deterioration of electrical characteristics of the semiconductor light emitting device.
  • a semiconductor light emitting device including lower electrodes 71 and 81 having good bonding force with the non-conductive reflecting film 91 and making good electrical contact with the lower electrical connection can be manufactured.
  • FIG. 89 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • a height difference may occur between a portion with and without the extended connection electrodes 72b and 82b.
  • the island-type connection electrodes 72a and 82a may reduce the height difference over the entire upper rim by a process of reducing the height difference between the upper rims of the openings 64 and 65 (eg, FIG. 86).
  • the openings 64 and 65 leading to the extension connection electrodes 72b and 82b have longer elongation connection electrodes 72b and 82b.
  • FIG. 90 is a view illustrating an example in which the upper electrodes 75 and 85 are patterned in FIG.
  • FIG. 91 is a view for explaining another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, and 50 and a light absorption prevention film 41.
  • the nonconductive reflecting film 91 reflects light from the active layer 40 toward the plurality of semiconductor layers 30, 40, and 50.
  • the nonconductive reflecting film 91 may be made of a single dielectric layer or may have a multilayer structure.
  • the insulating film 95 is formed in a multi-layer structure so as to function sufficiently as an additional reflecting film.
  • the additional reflecting film 95 is formed on the non-conductive reflecting film 91 so as to reflect the light transmitted through the non-conductive reflecting film 91 toward the first semiconductor layer 30, and connects the connecting electrodes 72a, 72b, 82a, and 82b. Cover. Although the light generated from the active layer 40 is reflected by the non-conductive reflective film 91 to the plurality of semiconductor layers 30, 40, and 50, some of the light may pass through or leak from the non-conductive reflective film 91. .
  • the additional reflecting film 95 reflects the light transmitted through the non-conductive reflecting film 91 to the plurality of semiconductor layers 30, 40, and 50, thereby reducing light loss and improving luminance of the semiconductor light emitting device.
  • FIG. 92 is a view for explaining an example of a portion where a light is likely to be transmitted from a nonconductive reflecting film, and the nonconductive reflecting film is due to structures (eg, electrodes 700, 800, step, etc.) under the nonconductive reflecting film 900.
  • the nonconductive reflecting film 900 may include a distributed Bragg reflector.
  • the distribution Bragg reflector may consist of multiple layers of material, and each material layer must be well formed to a specially designed thickness in order to function as a reflective film.
  • the non-conductive reflecting film 900 does not reflect all the incident light, but may be partially transmitted. In particular, as illustrated in FIG.
  • each material layer of the non-conductive reflecting film 900 is hard to be formed to a designed thickness (in dotted lines). ), And the reflection efficiency is deteriorated in this region so that the light L11 and L12 can be transmitted.
  • the additional reflective film 95 may be formed of a non-metal or a non-conductive material to reduce light absorption, and may be formed of a single dielectric film, but may have a multilayer structure to increase reflectance. It is good.
  • the additional reflective film 95 may include a distribution Bragg reflector 95a.
  • the additional reflecting film 95 includes a lower dielectric film 95b between the distributed Bragg reflector 95a and the non-conductive reflecting film 91 and an upper dielectric film between the distributed Bragg reflector 95a and the upper electrodes 75 and 85. It may include at least one of (95c).
  • the lower dielectric layer 95b may cover the connection electrodes 72a, 72b, 82a, and 82b to alleviate the height difference.
  • the distribution Bragg reflector 95a may have a structure similar to that of the Distribution Bragg reflector 91a described in FIGS. 84 and 85.
  • the distributed Bragg reflector 95a may be formed by repeated stacking of SiO 2 / TiO 2 , SiO 2 / Ta 2 O 2 , or SiO 2 / HfO, and SiO 2 / TiO 2 has good reflection efficiency for blue light. For UV light, SiO 2 / Ta 2 O 2 , or SiO 2 / HfO will have good reflection efficiency.
  • the lower dielectric film 95b and the upper dielectric film 95c may be formed of a material having a refractive index smaller than that of the distribution Bragg reflector 95a so that the additional reflective film 95 may have an optical waveguide structure.
  • the lower dielectric film 95b is in contact with the connection electrodes 72a, 72b, 82a, and 82b, the lower dielectric film 95b is preferably selected from a material having a good bonding strength with the connection electrodes 72a, 72b, 82a, and 82b.
  • 95c) is preferably selected as a material having good bonding strength with the upper electrodes 75,85.
  • the additional reflecting film 95 includes a metal film.
  • the metal reflective film 95a may be formed of a metal having good reflectance (for example, Al and Ag), but may be formed to avoid portions where the openings 64 and 65 are to be formed.
  • the metal reflective film 95a may be electrically insulated by the lower dielectric film 95b and the upper dielectric film 95c.
  • the additional reflective film 95 is partially formed, for example, only in a specific region (for example, a step or a region having a high height difference) of the non-conductive reflective film 91 is possible.
  • the first upper electrode 75 and the second upper electrode 85 are disposed to face each other on the additional reflective film 95, and are respectively connected to the first connection electrode through the openings 64 and 65 formed in the additional reflective film 95.
  • 72 is electrically connected to the second connection electrode 82. Electrons are supplied to the first semiconductor layer 30 through the first upper electrode 75, the connection electrodes 72a and 72b, and the first lower electrode 71, and the second upper electrode 85 and the connection electrode 82a. Holes are supplied to the second semiconductor layer 50 through the second lower electrode 81.
  • the first upper electrode 75 and the second upper electrode 85 may be eutectic bonding electrodes or soldering electrodes.
  • a heat dissipation pad 92 may be provided above the additional reflecting film 95 and spaced apart from the upper electrodes 75 and 85.
  • the non-conductive reflecting film 91 In the semiconductor light emitting device, light absorption is reduced by using the non-conductive reflecting film 91 instead of the metal reflecting film.
  • the plurality of semiconductor layers may be formed by the connection electrodes 72a, 72b, 82a, 82b and the lower electrodes 71, 81 having a plurality of openings 62, 63 formed to be evenly mixed with the non-conductive reflecting film 91.
  • even light transmitted through the non-conductive reflecting film 91 is reflected by the additional reflecting film 95 to contribute to the improvement of the brightness.
  • the semiconductor light emitting device includes a substrate 10, a plurality of semiconductor layers 30, 40, and 50, a light absorption prevention film 41, and a current diffusion.
  • the nonconductive reflecting film 91 includes a dielectric film 91b, a first distributed Bragg reflector 91a, and a clad film 91c.
  • the additional reflecting film 95 includes a dielectric film 95b, a second distributed Bragg reflector 95a, and a clad film 95c.
  • connection electrodes 72a, 72b, 82a, and 82b and the lower electrodes 71 and 81 are in contact with each other through the openings 62 and 63 formed in the non-conductive reflecting film 91.
  • the lower electrodes 71 and 81 may have a multilayer structure (eg, see FIG. 88), and the etch stop layer corresponding to the openings 62 and 63 is removed.
  • the upper electrodes 75, 85 contact the connecting electrodes 72a, 72b, 82a, 82b through the openings 64, 65 formed in the additional reflecting film 95.
  • the non-conductive reflecting film 91 may have the configuration of the non-conductive reflecting film 91 described, for example, in FIGS. 84 and 85, and the additional reflecting film 95 may be, for example, further described in FIG. 91. It may have a configuration of a reflective film.
  • the first extended connection electrode 72b and the second extended connection electrode 82b may have a stripe shape alternately disposed. Alternatively, it may have a pinched finger shape. As another example, at least one of the first extended connection electrode 72b and the second extended connection electrode 82b may have a closed loop shape.
  • the upper electrodes 75 and 85 are electrically connected to electrodes provided outside (package, COB, submount, etc.) by a method such as stud bump, conductive paste, eutectic bonding, soldering, and wire bonding. At least one of the upper electrodes 75 and 85 may have a multilayer structure. In this example, the first upper electrode 75 and the second upper electrode 85 each have a multilayer.
  • the uppermost portions 85a and 85b of the upper electrodes 75 and 85 may be formed of a eutectic bonding material such as Au / Sn alloy or Au / Sn / Cu alloy.
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to the outside by soldering.
  • the first upper electrode 75 and the second upper electrode 85 may be provided with reflective layers 75c and 85c, diffusion diffusion layers 75b and 85b, and soldering layers 75a and 85a.
  • the reflective layers 75c and 85c may be made of Ag, Al, or the like, and contact layers (eg, Ti and Cr) may be added below the reflective layers 75c and 85c.
  • the diffusion barrier layers 75b and 85b are made of at least one selected from Ni, Ti, Cr, W, and TiW, and prevent the solder material from penetrating into the plurality of semiconductor layers.
  • soldering layers 75a and 85a may be made of Au, or may be made of Sn (soldering layer) / Au (antioxidation layer), may be made of Sn alone without Au, or may be heat-treated Sn soldering layers 75a and 85a. ) Can be achieved. Lead free solder may be used as the solder.
  • the upper electrodes 75 and 85 include the first layers 75c and 85c and the second layers 75b and 85b.
  • the first layers 75c and 85c may be formed of a stress relaxation layer or a crack prevention layer to prevent cracks when the semiconductor light emitting device is fixed to the external electrode, and the second layers 75b and 85b may be formed of a first layer. It may be formed as a burst prevention layer that prevents the layers 75c and 85c from bursting.
  • first layers 75c and 85c may be formed of a reflective layer that is made of Al and Ag to reflect light passing through the additional reflective film 91.
  • the second layers 75b and 85b are formed of a material such as Ti, Ni, Cr, W, TiW, and formed of a barrier layer to prevent the solder material from penetrating into the semiconductor light emitting device during bonding such as soldering. Can be.
  • the first layers 75c and 85c and the second layers 75b and 85b can be formed with various combinations of these functions.
  • a contact layer (not shown) may be further provided under the first layers 75c and 85c with a metal such as Cr, Ti, Ni, or the like to improve the bonding force with the additional reflective film.
  • the upper electrodes 75, 85 have top layers 75a, 85a.
  • the top layers 75a and 85a are generally made of a metal having good adhesion, excellent electrical conductivity, and strong oxidation resistance.
  • it may consist of Au, Sn, AuSn, Ag, Pt and their alloys or combinations thereof (e.g. Au / Sn, Au / AuSn, Sn, heat-treated Sn), especially as long as these conditions are met. It is not limited.
  • FIG. 94 is a view illustrating another example of a semiconductor light emitting device according to the present disclosure.
  • lower electrical connections 73 and 83 corresponding to connection electrodes 72a, 72b, 82a, and 82b and upper electrical connections ( 77,87 are not arranged on the same line in the vertical direction, but are formed at different positions.
  • FIG. 95 is a view illustrating still another example of the semiconductor light emitting device according to the present disclosure, in which the semiconductor light emitting device has a rectangular shape elongated to one side in plan view.
  • the first upper electrode 75 (for example, the n-side upper electrode) has a suitable area for bonding but has a smaller area than the second upper electrode 85, and the second upper electrode 85 (for example, p) for current diffusion.
  • the side upper electrode has a larger area and extends around the first upper electrode 75.
  • the first extended connection electrode 72b extends under the first upper electrode 75 below the second upper electrode 85 so that the electron supply is not biased only below the first upper electrode 75.
  • a configuration may be considered in which at least one of the n-side and the p-side has the extended connection electrode 72b. It is also possible that the extended connection electrode 72b is omitted.
  • FIG. 96 is a view illustrating an example of a lower electrode in a semiconductor light emitting device according to the present disclosure. Referring to FIG. 96 and FIG. 96, a method of manufacturing a semiconductor light emitting device will be described.
  • a plurality of semiconductor layers 30, 40, and 50 are grown on a substrate 10.
  • a buffer layer eg, AlN or GaN buffer layer
  • an undoped semiconductor layer eg, un-doped GaN
  • a first conductive material are formed on the substrate 10 (eg, Al 2 O 3 , Si, SiC).
  • 1 semiconductor layer 30 eg Si-doped GaN
  • active layer 40 that generates light through recombination of electrons and holes (InGaN / (In) GaN multi-quantum well structure)
  • the second semiconductor layer 50 eg, Mg-doped GaN is grown.
  • the buffer layer 20 may be omitted, and each of the plurality of semiconductor layers 30, 40, and 50 may be formed in multiple layers (see FIG. 84).
  • the first semiconductor layer 30 and the second semiconductor layer 50 may be formed with opposite conductivity, but are not preferable in the case of a group III nitride semiconductor light emitting device.
  • a light absorption prevention film 41 is formed on the second semiconductor layer 50 by using SiO 2 , TiO 2, or the like.
  • the light absorption prevention layer 41 may be formed to be slightly wider than the second lower electrode 81 at a position corresponding to the second lower electrode 81 to be formed later.
  • the light absorption prevention layer 41 is preferably evenly distributed throughout the light emitting surface, and the second lower electrode 81 emits semiconductor light in consideration of the fact that p-GaN (eg, Mg-doped GaN) has a relatively poor current spreading. Since the light is distributed from the edge of the device to the inside, a light absorption prevention film 41 may be formed accordingly.
  • the light absorption prevention film 41 is formed in a plurality of island shapes.
  • a current spreading conductive layer 60 is formed on the second semiconductor layer 50 to cover the light absorption prevention layer 41 by using a light-transmitting material having good conductivity such as ITO.
  • the second semiconductor layer 50 and the active layer 40 are mesa-etched to form a plurality of grooves 61 exposing the first semiconductor layer 30.
  • the plurality of grooves 61 are arranged in an island form. In the present example, since the first lower electrodes 71 are evenly arranged in a plurality of islands, a plurality of grooves 61 are also formed accordingly.
  • a first lower electrode 71 is formed on the first semiconductor layer 30 exposed to the plurality of grooves 61 through a deposition method, and the like, and a current diffusion conductive film corresponding to the light absorption prevention film 41 (
  • the second lower electrode 81 is formed on the 60.
  • the order of forming the first lower electrode 71 and the second lower electrode 81 may be formed first, and the same process is performed when the first lower electrode 71 and the second lower electrode 81 are made of the same material. It may be formed at the same time by.
  • the second lower electrode 81 is formed to have a smaller width than the light absorption prevention layer 41
  • the first lower electrode 71 is formed to have a width smaller than the width of the groove 61 to be formed in the groove 61. Away from the side.
  • the lower electrodes 71 and 81 may have a multi-layered structure, and may have a structure (eg, FIG. 88) to prevent an increase in an operating voltage by removing an etch stop layer corresponding to the openings 62 and 63.
  • a structure eg, FIG. 88
  • the ratio of the total area of the lower electrodes 71,81 to the total area of the lower electrodes 71,81 or the planar area when viewed in plan view is preferable in terms of light absorption reduction, the lower area of the lower electrodes 71,81 When the total area or the ratio decreases, the operating voltage tends to increase. On the other hand, as the current supply becomes uniform, the luminous efficiency may be improved, thereby improving brightness.
  • the case in which the etch stop layer of the lower electrodes 71 and 81 corresponding to the openings 62 and 63 is removed to prevent the operating voltage from rising is increased. It is advantageous in terms of suppression of increase and improvement of luminance.
  • the operation voltage is higher than that of the comparative example due to the structure preventing the rise of the operating voltage even if the lower electrode is smaller than the comparative example in this example. It can not be high. Therefore, the light absorption may be further reduced without higher operating voltage, so that the brightness may be better.
  • the present example may have a lower operating voltage.
  • a nonconductive reflecting film 91 is formed on the current spreading conductive film 60.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c are formed to cover the current spreading conductive film 60.
  • the dielectric film 91b or the clad film 91c may be omitted.
  • the first distributed Bragg reflector 91a is formed by stacking a pair of SiO 2 and TiO 2 a plurality of times, for example.
  • the first distribution Bragg reflector 91a may be formed of a combination of a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN, and a dielectric thin film having a lower refractive index (typically SiO 2 ).
  • a high refractive index material such as Ta 2 O 5 , HfO, ZrO, SiN
  • a dielectric thin film having a lower refractive index typically SiO 2 .
  • an optimization process is considered in consideration of the incident angle and reflectance according to the wavelength based on an optical thickness of 1/4 of the wavelength of the light emitted from the active layer 40. It is desirable to pass through, and the thickness of each layer does not necessarily have to conform to 1/4 optical thickness of the wavelength.
  • the number of combinations is suitable for 4 to 40 pairs.
  • the effective refractive index of the first distributed Bragg reflector 91a is larger than that of the dielectric film 91b for the reflection and guide of light.
  • the first distributed Bragg reflector 91a is composed of SiO 2 / TiO 2
  • the refractive index of SiO 2 is 1.46 and the refractive index of TiO 2 is 2.4
  • the effective refractive index of the distributed Bragg reflector is a value between 1.46 and 2.4.
  • the dielectric film 91b may be made of SiO 2 , and the thickness thereof is appropriately 0.2um to 1.0um.
  • the first distributed Bragg reflector 91a Prior to the deposition of the first distributed Bragg reflector 91a, which requires precision, the first distributed Bragg reflector 91a can be stably manufactured and helps to reflect light by forming the dielectric film 91b having a predetermined thickness. Can give
  • the clad film 91c may be made of a metal oxide such as Al 2 O 3 , a dielectric film 91b such as SiO 2 , SiON, MgF, CaF, or the like.
  • the clad film 91c may also be formed of SiO 2 having a refractive index of 1.46 smaller than the effective refractive index of the first distributed Bragg reflector 91a.
  • the clad film 91c preferably has a thickness of? / 4n to 3.0 um.
  • ⁇ is a wavelength of light generated in the active layer 40
  • the uppermost layer of the distributed Bragg reflector 91a composed of a plurality of pairs of SiO 2 / TiO 2 may be TiO 2 , considering that it can be made of an SiO 2 layer having a thickness of about ⁇ / 4n, the clad film 91c ) Is preferably thicker than [lambda] / 4n so as to be different from the top layer of the distributed Bragg reflector 91a.
  • the clad film 91c is too thick, not less than 3.0 ⁇ m, because not only a burden on the subsequent opening forming process but also an increase in thickness does not contribute to the efficiency improvement and only a material cost can be increased. Therefore, in order not to burden the subsequent process, the maximum value of the thickness of the clad film 91c may be appropriately formed within 1 ⁇ m to 3 ⁇ m. However, in some cases, it is not impossible to form more than 3.0um.
  • the first distributed Bragg reflector 91a and the connecting electrodes 72a, 72b, 82a, and 82b are in direct contact with each other, part of the light traveling through the first distributed Bragg reflector 91a is connected to the connecting electrodes 72a, 72b, and 82a. 82b). Therefore, as described above, when the clad film 91c having a lower refractive index than the first distribution Bragg reflector 91a is introduced, light absorption by the connection electrodes 72a, 72b, 82a, and 82b may be greatly reduced.
  • the dielectric film 91b is omitted from the viewpoint of the overall technical idea of the present disclosure, and the first distributed Bragg reflector 91a and the clad film 91c may be considered. There is no reason to exclude the configuration. Instead of the first distributed Bragg reflector 91a, a case in which a dielectric film 91b made of TiO 2 is used as a dielectric may be considered. In the case where the first distributed Bragg reflector 91a includes the SiO 2 layer on the uppermost layer, the case where the clad film 91c is omitted may also be considered.
  • the first distributed Bragg reflector 91a includes the TiO 2 layer at the top. In this case, the case where the clad film 91c is omitted may also be considered.
  • the dielectric film 91b, the first distributed Bragg reflector 91a, and the clad film 91c serve as the optical waveguides as the non-conductive reflecting film 91, and preferably have a total thickness of 1 to 8 um. .
  • a plurality of openings 62 and 63 are formed in the nonconductive reflecting film 91.
  • the opening forming process the method described in FIGS. 86 and 87 may be used.
  • the layer structure described with reference to FIG. 88 may be adopted as an example of the layer structure of the lower electrodes 71 and 81.
  • embodiments without removing the etch stop layer are also possible.
  • connecting electrodes 72a, 72b, 82a, and 82b are disposed on the non-conductive reflecting film 91 using, for example, sputtering equipment, E-beam equipment, or the like. And the lower electrical connections 73 and 83 are formed. Some of the plurality of openings 62 and 63 communicate with the plurality of grooves 61 exposing the first semiconductor layer 30, respectively, and the remaining openings 62 are formed on the current spreading conductive film 60. The second lower electrode 81 is exposed. The lower electrical connections 73 and 83 electrically connect the connection electrodes 72a, 72b, 82a and 82b and the lower electrodes 71 and 81 through the openings 62 and 63, respectively.
  • connection electrodes 72a, 72b, 82a, and 82b may have a multilayer structure, and the shape and pattern of the connection electrodes 72, 74, 82, and 84 may be variously changed.
  • an island connection electrode and an extension connection electrode may be provided, and the plurality of second extension connection electrodes may extend outward from the second upper electrode to be parallel to each other and extend below the first upper electrode.
  • the plurality of first extended connection electrodes extend outward from the first upper electrode to the outside between the plurality of second extended connection electrodes and extend under the second upper electrode.
  • the shape of the connection electrode may be variously changed.
  • an insulating film 95 or an additional reflective film is formed as a neutral film on the non-conductive reflective film 91.
  • the insulating film 95 is formed to cover the connection electrodes 72a, 72b, 82a, and 82b.
  • the insulating film 95 may be made of a single insulating layer (eg SiO 2, SiN, TiO 2 , Al 2 O 3 , Su-8, etc.), it is also possible to have a second distributed Bragg reflector to improve the reflectance. Do. In this case, the second distributed Bragg reflector may have a thickness smaller than that of the first distributed Bragg reflector.
  • the insulating film 95 may also include a lower dielectric film / second distributed Bragg reflector / upper dielectric film. In particular, the amount of light absorbed by the upper electrodes 75 and 85 may be reduced by making the refractive index of the upper dielectric film smaller than that of the second distributed Bragg reflector.
  • openings 64 and 65 are formed in the insulating film 95.
  • the openings 64 and 65 are formed at appropriate positions to electrically connect the first upper electrode 75 and the second upper electrode 85 to the connection electrodes 72a and 72b and the connection electrodes 82a and 82b, respectively.
  • the openings 64 and 65 formed in the insulating film 95 may be formed so as not to overlap or overlap the openings 64 and 65 formed in the non-conductive reflective film 91.
  • the first upper electrode 75 and the second upper electrode 85 are deposited on the insulating film 95 using sputtering equipment, E-beam equipment, or the like.
  • the first upper electrode 75 and the second upper electrode 85 are disposed to face each other. Some light passing through the insulating layer 95 is reflected by the first upper electrode 75 and the second upper electrode 85.
  • the first upper electrode 75 and the second upper electrode 85 are connected to the connection electrodes 72a and 72b and the connection electrodes 82a and 82b through the openings 64 and 65, respectively.
  • the first upper electrode 75 and the second upper electrode 85 may be electrically connected to an electrode provided outside (package, COB, submount, etc.) by a stud bump, a conductive paste, or a eutectic bonding method.
  • the first upper electrode 75 and the second upper electrode 85 may have a multilayer structure (eg, see FIG. 93).
  • the present disclosure may also be applied to a light emitting device in which an electrode is formed on a first semiconductor layer from which a substrate is removed or under a conductive substrate.
  • an embodiment in which any one of the first upper electrode 75 and the second upper electrode 85 is formed on the non-conductive reflecting film 91 and the other is formed on the insulating film 95 may be considered.
  • an embodiment in which the first upper electrode 75 is formed on the exposed first semiconductor layer by mesa etching and the second upper electrode 85 is formed on the non-conductive reflective film or the insulating film 95 may be considered.
  • a semiconductor light emitting device characterized in that formed in a closed loop) shape.
  • Also included in the present disclosure is a structure in which a conductive layer covering any one of the first connection electrode and the second connection electrode is formed instead of the insulating layer, and one of the first electrode and the second electrode is formed over the conductive layer.
  • the present disclosure also includes a case where a plurality of closed loop connection electrodes sharing a first center and a plurality of connection loops having a closed loop shape sharing a second center are also included in the present disclosure.
  • the present disclosure also includes a case in which one first connection electrode and one second connection electrode are configured, one of which has a closed loop shape, and the first connection electrode is positioned inside the second connection electrode. Or vice versa.
  • a plurality of first openings and a plurality of second openings are formed in the reflective layer, the first connection electrode is electrically connected to the first semiconductor layer through the plurality of first openings, and the second connection electrode is formed of a plurality of second openings. And a second semiconductor layer electrically connected to the second semiconductor layer through two openings.
  • Both the first connection electrode and the second connection electrode have a closed loop shape, and at least one third opening and at least one fourth opening are formed in the insulating layer, and the first electrode defines at least one third opening.
  • a second electrode electrically connected to the first connection electrode through the second connection electrode through at least one fourth opening.
  • the second connection electrode includes: an outer second connection electrode having a closed loop shape
  • connection electrode has a closed loop shape, and a second opening is not located inside the closed loop of the second connection electrode.
  • the first connection electrode connects the plurality of first openings in a closed loop shape
  • the second connection electrode connects the plurality of second openings in a closed loop shape
  • the reflective layer includes: a distributed Bragg reflector for reflecting light from the active layer.
  • the reflective layer includes: a dielectric film positioned between the plurality of semiconductor layers and the distributed Bragg reflector, the refractive index being smaller than the effective refractive index of the distributed Bragg reflector; A clad film positioned on an opposite side of the plurality of semiconductor layers on the basis of the distributed Bragg reflector and having a refractive index smaller than the effective refractive index of the Distributed Bragg reflector; A semiconductor light emitting device comprising at least one of.
  • the reflective layer may include a conductive reflective film.
  • a conductive reflective film may be positioned instead of the cladding layer.
  • the conductive reflecting film may be partially formed on the distribution Bragg reflector to electrically block the first connecting electrode and the second connecting electrode, and the first connecting electrode or the second connecting electrode may be positioned on the conductive reflecting film.
  • a semiconductor light emitting element comprising a conductive film electrically connected to a second connection electrode connected to a second opening between a plurality of semiconductor layers and a dielectric film.
  • a semiconductor light emitting element characterized in that a part of the inner second connection electrode is positioned between the first electrode and the second electrode when viewed in plan view.
  • the second electrode covers all of the inner second connection electrodes, and the first electrode is formed at one edge of the reflective layer and protrudes from the first connection electrode to be electrically connected to the first electrode.
  • a semiconductor light emitting device characterized in that.
  • a plurality of semiconductor layers having active layers to generate; A reflecting layer reflecting light from the active layer toward the plurality of semiconductor layers, wherein at least one first opening and a plurality of second openings are formed; A first connection electrode electrically connected to the first semiconductor layer through the at least one first opening; A second connection electrode electrically connected to the second semiconductor layer through the plurality of second openings; A first electrode electrically connected to the first connection electrode to supply one of electrons and holes to the first semiconductor layer; And
  • a second electrode electrically connected to the second connection electrode to supply the other one of electrons and holes to the second semiconductor layer, wherein the plurality of second openings are positioned around the internal opening and the internal opening. And at least two peripheral openings, the inner opening being electrically connected to the at least two peripheral openings by a second connection electrode.
  • a semiconductor light emitting element wherein the second connection electrode supplies holes to the second semiconductor layer.
  • a semiconductor light emitting device characterized in that the first connection electrode has a closed loop shape so as to surround the second connection electrode.
  • the present disclosure also includes a case where a plurality of closed loop connection electrodes sharing a first center and a plurality of connection loops having a closed loop shape sharing a second center are also included in the present disclosure.
  • a third connection electrode positioned outside the first connection electrode to supply the other one of electrons and holes, wherein the third connection electrode is electrically connected to the second electrode.
  • (21) A semiconductor light emitting element, wherein the second connection electrode covers the plurality of second openings.
  • the second connection electrode includes a connecting branch whose inner opening connects at least two peripheral openings.
  • a semiconductor light emitting element characterized in that when viewed in plan, the internal electrode is located between the first electrode and the second electrode.
  • Also included in the present disclosure is a structure in which a conductive layer covering any one of the first connection electrode and the second connection electrode is formed instead of the insulating layer, and one of the first electrode and the second electrode is formed over the conductive layer.
  • a reflective layer comprising: a distributed Bragg reflector that reflects light from the active layer.
  • the reflective layer includes: a dielectric film positioned between the plurality of semiconductor layers and the distributed Bragg reflector, the refractive index being smaller than the effective refractive index of the distributed Bragg reflector; A clad film positioned on an opposite side of the plurality of semiconductor layers on the basis of the distributed Bragg reflector and having a refractive index smaller than the effective refractive index of the Distributed Bragg reflector; A semiconductor light emitting device comprising at least one of.
  • the reflective layer may include a conductive reflective film.
  • a conductive reflective film may be positioned instead of the cladding layer.
  • the conductive reflecting film may be partially formed on the distribution Bragg reflector to electrically block the first connecting electrode and the second connecting electrode, and the first connecting electrode or the second connecting electrode may be positioned on the conductive reflecting film.
  • a semiconductor light emitting element characterized in that the first opening, two successive second openings located in the first row, and the second opening located in the second row form a vertex of the first quadrangle.
  • a semiconductor light emitting element comprising the first opening, two consecutive second openings located in the second row, and the second opening located in the first row form a vertex of the first quadrangle.
  • At least one of the first connection electrode and the second connection electrode has a closed loop shape, characterized in that the semiconductor light emitting device.
  • the second connection electrode is positioned outside the first connection electrode, is located inside the first connection electrode, and includes a third connection electrode connecting the plurality of second openings; And three second openings connected by the first opening and the first opening located at the first connection electrode form a vertex of the second quadrangle.
  • the second connection electrode is positioned outside the first connection electrode and is located outside the second connection electrode, and includes a third connection electrode connecting the plurality of first openings;
  • a plurality of second openings arranged in the first row, the second row, and the third row, which are adjacent to the first connection electrode in sequence, one first opening located in the first connection electrode, and two located in the first row.
  • a semiconductor light emitting device characterized in that one first opening forms a vertex of a second quadrangle.
  • a semiconductor light emitting element wherein the first rectangle and the second rectangle have the same shape and size.
  • one second opening located in the first row, two second openings located in the second row, and one second opening located in the third row form a vertex of a third quadrangle
  • the second connection electrode comprises A semiconductor light emitting device, characterized in that it is patterned along the shape of a rectangle of 3.
  • the reflective layer includes: a distributed Bragg Reflector that reflects light from the active layer; And a dielectric film having a refractive index smaller than an effective refractive index of the distribution Bragg reflector on at least one of the upper side and the lower side of the distribution Bragg reflector, wherein the second connection electrode is located outside the first connection electrode and is located inside the first connection electrode.
  • a third connection electrode positioned at and connected to the plurality of second openings, wherein the first opening, two second openings located in the first row, and one second opening located in the second row define a vertex of the rectangle. And a closed loop shape of at least one of the first connection electrode and the second connection electrode.
  • the ohmic electrode includes: an ohmic contact pad partially exposed by the plurality of second openings to contact the second connection electrode; And at least one ohmic contact branch protruding from the ohmic contact pad.
  • the ohmic electrode includes: a contact layer formed on the conductive film; A reflective metal layer formed on the contact layer to reflect light; A first barrier layer formed over the reflective metal layer to prevent diffusion of the reflective metal layer; An antioxidant layer formed over the first barrier layer; And a second barrier layer formed on the antioxidant layer and in contact with the reflective layer.
  • a semiconductor light emitting element wherein the ohmic electrode is partially exposed by the second opening, and the reflective layer is formed to rise to the edge of the ohmic electrode.
  • At least one of the first connection electrode and the second connection electrode connects a plurality of first openings or a plurality of second openings in a closed loop shape.
  • a current blocking layer positioned between the second semiconductor layer and the ohmic electrode;
  • a transmissive conductive film covering the current blocking layer and positioned between the second semiconductor layer and the reflective layer;
  • an insulating layer interposed between the first electrode and the second electrode and the first connection electrode and the second connection electrode, the reflection layer comprising: a distributed Bragg reflector for reflecting light from the active layer; And a dielectric film positioned between the transparent conductive film and the distributed Bragg reflector and having a refractive index smaller than the effective refractive index of the distributed Bragg reflector, and a clad film positioned between the distributed Bragg reflector and the insulating layer and having a refractive index smaller than the effective refractive index of the Distributed Bragg reflector;
  • the ohmic electrode is in contact with the transparent conductive film and the second connecting electrode on the transparent conductive film, and at least one of the first connecting electrode and the second connecting electrode has a closed loop shape.
  • An ohmic contact pad connecting one opening or a plurality of second openings, the ohmic electrode being partially exposed by the plurality of second openings to contact the second connection electrode; And at least one ohmic contact branch protruding from the ohmic contact pad in a width smaller than that of the ohmic contact pad.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes A plurality of semiconductor layers having an active layer that generates light through recombination of the semiconductors; A first electrode part in electrical communication with the first semiconductor layer and supplying one of electrons and holes; A second electrode part in electrical communication with the second semiconductor layer and supplying the other one of electrons and holes; A non-conductive reflecting film formed over the plurality of semiconductor layers to reflect light generated in the active layer toward the first semiconductor layer, the opening having an opening; And an additional reflecting film formed on the non-conductive reflecting film to reflect light transmitted through the non-conductive reflecting film toward the first semiconductor layer, wherein at least one of the first electrode part and the second electrode part is exposed at least partially by an opening.
  • a lower electrode electrically connected to the plurality of semiconductor layers; And a connecting electrode formed between the nonconductive reflecting film and the additional reflecting film and electrically connected
  • a semiconductor light emitting device characterized in that the nonconductive reflecting film includes a first distributed Bragg reflector (DBR).
  • DBR distributed Bragg reflector
  • a semiconductor light emitting element wherein the additional reflecting film is a metal reflecting film.
  • Additional reflective films include: a lower dielectric film between the second distributed Bragg reflector and the non-conductive reflective film; And an upper dielectric film on the second distributed Bragg reflector; A semiconductor light emitting device comprising at least one of.
  • At least one of the first electrode portion and the second electrode portion is formed over the additional reflective film and electrically connected to the connecting electrode through an opening formed in the additional reflective film.
  • Upper electrode; semiconductor light emitting device comprising a.
  • a semiconductor light emitting element characterized in that a plurality of openings are formed in the nonconductive reflecting film, and the connection electrode connects the plurality of openings.
  • the lower electrode is a semiconductor light emitting device, characterized in that distributed over a plurality of semiconductor layers in the form of a plurality of islands.
  • the connecting electrode includes: a contact layer in contact with the lower electrode through an opening formed in the nonconductive reflecting film; And an etch stop layer formed over the contact layer and having a portion corresponding to the opening formed in the additional reflective film removed.
  • a nonconductive reflecting film includes: a dielectric film between a plurality of semiconductor layers and a first distributed Bragg reflector; And a clad film between the first distributed Bragg reflector and the additional reflective film; A semiconductor light emitting device comprising at least one of.
  • the lower electrode includes: a contact layer in electrical communication with the plurality of semiconductor layers; A reflective layer formed over the contact layer; A diffusion barrier layer formed on the reflective layer; An antioxidant layer formed on the diffusion barrier layer; And an etch stop layer formed on the antioxidant layer, from which a portion corresponding to the opening is removed, wherein the connection electrode contacts the antioxidant layer.
  • the first electrode portion and the second electrode portion include a lower electrode, a connecting electrode and an upper electrode, respectively, wherein the lower electrode of the first electrode portion is formed on the exposed first semiconductor layer by etching, and the second lower electrode is formed of the first electrode portion.
  • 2 is formed on the semiconductor layer, the first opening and the second opening are formed in the non-conductive reflective film, and the connecting electrode of the first electrode part is connected to the lower electrode of the first electrode part, leading to the first opening, and the connecting electrode of the second electrode part.
  • a plurality of first openings and a plurality of second openings are formed in the non-conductive reflecting film, and the connecting electrodes of the first electrode part connect the plurality of first openings on the non-conductive reflecting film, and the connecting electrodes of the second electrode part are non-conductive.
  • a semiconductor light emitting device comprising: a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer and having electrons and holes A plurality of semiconductor layers having an active layer that generates light through recombination of the semiconductors; A first electrode part in electrical communication with the first semiconductor layer and supplying one of electrons and holes; A second electrode part in electrical communication with the second semiconductor layer and supplying the other one of electrons and holes; And a non-conductive reflective film formed on the plurality of semiconductor layers to reflect the light generated from the active layer toward the first semiconductor layer, wherein the first opening is formed, wherein at least one of the first electrode portion and the second electrode portion includes: An island type lower electrode corresponding to the first opening, the lower electrode exposing at least a portion of the lower electrode by the first opening; And a connection electrode provided on the non-conductive reflecting film and electrically connected to the lower electrode through the first opening.
  • the lower electrode includes: a contact layer interposed between the plurality of semiconductor layers and the nonconductive reflecting film; A reflective layer formed over the contact layer; A diffusion barrier layer formed on the reflective layer; An antioxidant layer formed on the diffusion barrier layer; And an etch stop layer formed on the antioxidant layer, wherein the etch stop layer corresponding to the first opening is removed, and the connection electrode filling the first opening contacts the antioxidant layer.
  • a semiconductor light emitting device characterized in that the periphery of the lower electrode is exposed by the first opening, and the connection electrode is in contact with the top and side surfaces of the lower electrode.
  • the non-conductive reflecting film includes: Distributed Bragg Reflector; A dielectric film interposed between the plurality of semiconductor layers and the distributed Bragg reflector and having a refractive index smaller than that of the Distributed Bragg reflector; And a clad film interposed between the distribution Bragg reflector and the connection electrode and having a refractive index smaller than that of the Distribution Bragg reflector.
  • the second electrode portion includes a lower electrode and a connecting electrode, wherein an exposed surface etched from the non-conductive reflective film and having a reduced height difference forms an upper rim of the first opening exposing the lower electrode of the second electrode portion.
  • a semiconductor light emitting device characterized in that.
  • an electrode unit including an electrode and a connecting electrode: an upper electrode formed on the neutral layer and electrically connected to the connecting electrode through the neutral layer.
  • At least one of the non-conductive reflecting film and the neutral film includes a distributed Bragg reflector.
  • a plurality of first openings are formed in the non-conductive reflective film, and the first electrode portion and the second electrode portion include a lower electrode, a connecting electrode, and an upper electrode, respectively, and the connection electrode and the second electrode portion of the first electrode portion are connected.
  • At least one of the electrodes has a closed loop shape and connects the plurality of first openings, and when viewed in a top view, the close loop-shaped electrode closest to the center is connected to the first electrode portion.
  • at least one second lower electrode is provided inside the connection electrode of the first electrode part of the closed loop shape closest to the center.
  • a plurality of first openings are formed in the non-conductive reflective film, and the first electrode portion and the second electrode portion include a lower electrode, a connecting electrode, and an upper electrode, respectively, and the connecting electrode and the second electrode portion are connected to each other.
  • At least one of the electrodes has a closed loop shape and connects the plurality of first openings, and when viewed in a top view, the close loop-shaped electrode closest to the center is connected to the second electrode portion.
  • at least one second lower electrode provided inside the connection electrode of the second electrode part in the closed loop shape closest to the center.
  • a second pad portion formed around the first current spreading portion 72b to connect the plurality of second lower electrodes and bonded to the outside; and formed around the first pad portion from the second pad portion, the plurality of lower electrodes And a second current spreading unit connecting the second current spreading unit.
  • the first electrode portion and the second electrode portion each include an upper electrode, an island connection electrode, an extension connection electrode, a plurality of upper electrical connections, and a plurality of lower electrical connections, and the extended connection electrode of the first electrode portion may include a first electrode portion. And an extension type connecting electrode of the second electrode portion extending below the upper electrode of the first electrode portion.
  • At least one of the first electrode portion and the second electrode portion includes: a lower electrode interposed between the plurality of semiconductor layers and each lower electrical connection.
  • At least one of the non-conductive reflecting film and the insulating film includes a distributed Bragg reflector.
  • the upper electrode of the first electrode portion is patterned to avoid overlapping with the extended connection electrode of the second electrode portion, and the upper electrode of the second electrode portion is patterned to avoid overlapping with the extended connection electrode of the first electrode portion.
  • a semiconductor light emitting device characterized in that.
  • the lower electrode includes: a contact layer interposed between the plurality of semiconductor layers and the nonconductive reflecting film; A reflective layer formed over the contact layer; A diffusion barrier layer formed on the reflective layer; An antioxidant layer formed on the diffusion barrier layer; And an etch stop layer formed on the antioxidant layer, wherein the etch stop layer corresponding to the first opening is removed, and a lower electrical connection filling the first opening contacts the antioxidant layer.
  • An opening through which each lower electrical connection penetrates is formed in the nonconductive reflecting film, and the second electrode part includes a lower electrode, and an exposed surface of which the height difference is reduced by being etched in the nonconductive reflecting film exposes the lower electrode of the second electrode part.
  • a semiconductor light emitting device comprising an upper rim of an opening.
  • At least one of the nonconductive reflecting film and the insulating film includes: a dielectric film in contact with the lower surface of the distribution Bragg reflector and having a refractive index smaller than that of the distribution Bragg reflector; And a clad film in contact with an upper surface of the distribution Bragg reflector and having a refractive index smaller than that of the Distribution Bragg reflector.
  • the first electrode portion and the second electrode portion each include an upper electrode, a plurality of island connection electrodes, a plurality of extension connection electrodes, a plurality of upper electrical connections, and a plurality of lower electrical connections, respectively.
  • the extended connection electrode extends under the upper electrode of the second electrode portion, and the extended connection electrode of each second electrode portion extends below the upper electrode of the first electrode portion between the extended connection electrodes of the plurality of first electrode portions.
  • the semiconductor light emitting device is elongated on one side of the plan view, and includes a first electrode upper electrode, an island connection electrode, an extension connection electrode, a plurality of upper electrical connections and a plurality of lower electrical connections, and a second electrode.
  • the part includes an upper electrode, an island connection electrode, a plurality of upper electrical connections, and a plurality of lower electrical connections, wherein the extended connection electrode of the first electrode portion extends below the upper electrode of the second electrode portion, and the upper electrode of the second electrode portion
  • a semiconductor light emitting device characterized in that it extends around the upper electrode of the electrode portion.
  • the uniformity of current supply is improved through a closed loop connection electrode, thereby improving the uniformity of light emission and preventing deterioration of the device due to current concentration.
  • the opening for supplying current is not located in the inner region of the innermost closed loop connection electrode, the heat generation amount is reduced, thereby reducing the temperature difference between the center region and the other region for long-term performance.
  • the uniformity of current supply in the flip chip type device is improved, and the light absorption by the metal reflective film is reduced.
  • a plurality of first openings and second openings are formed to facilitate current diffusion to a plurality of semiconductor layers.
  • light emission is maintained or improved by adding an inner opening of the same polarity as the peripheral peripheral opening in the center of the region covered by the second connection electrode.
  • the uniformity of current supply is improved through the closed loop connection electrode, thereby improving the uniformity of light emission and preventing deterioration due to current concentration.
  • the uniformity of current supply in the flip chip type semiconductor light emitting device is improved, and light absorption by the metal reflective film is reduced.
  • a plurality of openings are formed to facilitate current diffusion into the plurality of semiconductor layers.
  • the present disclosure it is possible to further increase the hole diffusion and uniformity, as compared with the case in which a plurality of second openings connected by the second connection electrode are arranged in a single row. A quantitative balance with the electron density supplied to the opening or the degree of diffusion may also be better.
  • the uniformity of current supply is improved through the closed loop connection electrode, thereby improving the uniformity of light emission and preventing deterioration of the device due to current concentration.
  • the uniformity of current supply in the flip chip type device is improved, and the light absorption by the metal reflective film is reduced.
  • a plurality of first openings and second openings are formed to facilitate current diffusion to a plurality of semiconductor layers.
  • the first ohmic electrode and the second ohmic electrode are introduced to facilitate current supply and lower the operating voltage.
  • light absorption is reduced by using a nonconductive reflecting film including a distributed Bragg reflector instead of a metal reflecting film.
  • a plurality of first openings and second openings are formed to facilitate current diffusion to a plurality of semiconductor layers.
  • a plurality of openings are connected to the connection electrode of a closed loop shape so that the current is supplied more evenly.
  • the luminance is improved by reducing the light absorption loss by using the non-conductive reflecting film instead of the metal reflecting film.
  • connection electrode-bottom electrode structure through the plurality of openings evenly formed in the non-conductive reflecting film facilitates the diffusion of current to the plurality of semiconductor layers, it is provided on the first semiconductor layer and / or the second semiconductor layer for current diffusion. It is not necessary to form a long metal band like an electrode, or a small number is sufficient, so that the light absorption loss by the metal is further reduced.
  • first connection electrode and the second connection electrode directly contact the first semiconductor layer or the current spreading conductive layer through the opening, electrical contact may not be good.
  • the first lower electrode and the second lower electrode may be connected to the connection electrode. Electrical contact between the first semiconductor layer and the current spreading conductive film is improved (eg, contact resistance is reduced).
  • the upper surface of the lower electrode or the connecting electrode is influenced to prevent the electrical contact from being lowered.
  • connection electrode connects the plurality of openings in a closed loop shape so that the current is supplied more evenly, thereby preventing deterioration due to current bias.
  • the luminance is improved by reducing the light absorption loss by using the non-conductive reflecting film instead of the metal reflecting film.
  • connection electrode-bottom electrode structure through the plurality of openings evenly formed in the non-conductive reflecting film facilitates the diffusion of current to the plurality of semiconductor layers, it is provided on the first semiconductor layer and / or the second semiconductor layer for current diffusion. It is not necessary to form a long metal band like an electrode, or a small number is sufficient, so that the light absorption loss by the metal is further reduced.
  • first connection electrode and the second connection electrode directly contact the first semiconductor layer or the current spreading conductive layer through the opening, electrical contact may not be good.
  • the first lower electrode and the second lower electrode may be connected to the connection electrode. Electrical contact between the first semiconductor layer and the current spreading conductive film is improved (eg, contact resistance is reduced).
  • the upper surface of the lower electrode or the connecting electrode is influenced to prevent the electrical contact from deteriorating.
  • connection electrode is connected to a plurality of openings by variously changing the closed loop shape, the finger shape, and the like, so that current is supplied more evenly, thereby preventing deterioration due to current bias.
  • the luminance is improved by reducing the light absorption loss by using the non-conductive reflecting film instead of the metal reflecting film.
  • connection electrode-bottom electrode structure through the plurality of openings evenly formed in the non-conductive reflecting film facilitates current diffusion to the plurality of semiconductor layers, thereby preventing deterioration due to current bias.
  • first connection electrode and the second connection electrode directly contact the first semiconductor layer or the current spreading conductive layer through the opening, electrical contact may not be good.
  • the first lower electrode and the second lower electrode may be connected to the connection electrode. Electrical contact between the first semiconductor layer and the current spreading conductive film is improved (eg, contact resistance is reduced).
  • the upper surface of the lower electrode is affected to prevent the electrical contact from deteriorating.

Landscapes

  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 빛 손실을 감소하여 휘도가 향상된 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 4 내지 도 8은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 15는 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 16 내지 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 23은 도 22에서 B-B 선을 따라 절단한 단면을 설명하는 도면,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 27은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 28 내지 도 32는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 33은 복수의 제2 개구가 배열되는 방법의 예들을 설명하는 도면,
도 34는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 38은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 39는 제2 오믹 전극의 일 예를 설명하는 도면,
도 40 내지 도 46은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 47은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 48은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 51은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 52는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일예를 설명하는 도면,
도 53은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 54 내지 도 65는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들.
도 66은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 67 및 도 68은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들,
도 69는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 70은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 71은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 72는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 73은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 74는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 75는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면,
도 76은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 77 내지 도 80은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하는 도면들,
도 81은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 82는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
도 83은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 84는 도 83에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 85는 도 83에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 86은 개구 형성 공정의 일 예를 설명하는 도면,
도 87은 하부전극 및 개구의 평면상의 분포의 일 예를 설명하는 도면,
도 88은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면,
도 89는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 90은 도 89에서 상부전극이 연장형 연결전극의 단부를 피하여 패터닝된 일 예를 설명하는 도면,
도 91은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 92는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면,
도 93은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 94는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 95는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 96은 본 개시에 따른 반도체 발광소자에서 하부전극의 일 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층, 반사층(91), 제1 연결 전극(71), 제2 연결 전극(73, 75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 3은 도 8의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.
분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다.
유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.
클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다.
활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
반사층(91)에는 전기적 연결 통로로 사용되는 적어도 하나의 제1 개구(63) 및 적어도 하나의 제2 개구(65)가 형성되어 있다. 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(65)가 반사층(91)을 관통하여 형성된다.
제1 연결 전극(71) 및 제2 연결 전극(73, 75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다. 제1 연결 전극(71)은 복수의 제1 개구(63)로 이어져 제1 반도체층(30)과 전기적으로 연결된다. 제2 연결 전극(73, 75)은 복수의 제2 개구(65)를 통해 제2 반도체층(50)과 전기적으로 연결된다.
반도체 발광소자는 복수의 반도체층(30,40,50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(73, 75)은 복수의 제2 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40) 및 제2 연결 전극(73, 75)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.
본 예에서는 복수의 반도체층(30,40,50)에 전류 확산을 위해 또는, 균일한 전류 공급을 위해, 전술된 것과 같이, 제1 연결 전극(71) 및 제2 연결 전극(73, 75)의 전기적 연결 통로용으로 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 제1 개구(63) 및 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급을 위해 적절히 조절될 수 있다. 본 예에서 복수의 제1 개구(63) 및 복수의 제2 개구(65)는 반도체 발광소자의 중심을 기준으로 대칭적(symmetrically)으로 형성되어 있다.
복수의 제1 개구(63) 및 복수의 제2 개구(65)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(65)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
본 개시에서 제1 연결 전극(71) 및 제2 연결 전극(73, 75) 중 적어도 하나는 반사층(91) 위에서 폐루프(closed loop) 형상으로 형성되어 발광면 전체적으로 전류 균일성이 더 향상된다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상(도 9참조)도 포함한다.
반사층(91)에는 대칭적으로 배열된 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성되고, 제1 연결 전극(71)은 폐루프 형상으로 복수의 제1 개구(63)를 연결하며, 제2 연결 전극(73, 75)은 폐루프 형상으로 복수의 제2 개구(65)를 연결하는 예가 도시되어 있다(도 8 참조). 이와 같이 폐루프 형상의 연결 전극은 개구들을 연결하여 각 개구를 통해 균등한 전류를 공급하면서, 기하학적으로 어느 방향으로나 균등 또는 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 대칭성과 균등성 향상을 위해 더 좋을 것이다.
예를 들어, 반도체 발광소자는 하나의 폐루프 형상의 제1 연결 전극(71)과, 폐루프 형상의 2개의 제2 연결 전극(73, 75)을 포함한다(도 8참조). 제1 연결 전극(71)은 2개의 제2 연결 전극(73, 75)의 사이에 위치한다. 따라서 2개의 제2 연결 전극(73, 75)은 제1 연결 전극(71)의 폐루프 내측에 위치한 내측 제2 연결 전극(75)과 제1 연결 전극(71)의 바깥에 위치하는 외측 제2 연결 전극(73)으로 구분된다. 내측 제2 연결 전극(75), 제1 연결 전극(71) 및 외측 제2 연결 전극(73) 간의 간격이 균등하거나 다를 수 있다. 발광효율 향상을 위해 상기 간격의 적합한 값을 찾을 수 있다. 또한, 발광효율 향상을 위해 반도체 발광소자의 외곽과 외측 제2 연결 전극(73) 간의 간격이 적합하게 선택될 수 있다.
이와 다르게, 하나의 제2 연결 전극이 폐루프 형상으로 형성되고, 제2 연결 전극의 내측에 위치하는 제1 전극이 직선형, 방사형, 십자형 등으로 형성될 수도 있다. 후술될 제1 전극(81) 및 제2 전극(85)과의 전기적 연결과 제1 전극(81) 및 제2 전극(85)의 위치 및 면적 설계의 융통성을 주기 위해 제1 연결 전극 및 제2 연결 전극 중 하나가 폐루프 형상이 아닐 수도 있지만, 전술된 것과 같이, 전류 분포의 균일성을 위해서는 가능한 한 제1 연결 전극(71) 및 제2 연결 전극(73, 75) 모두 대칭적 형상으로, 예를 들어, 폐루프 형상으로 형성되는 것이 바람직하다.
본 예에서 내측 제2 연결 전극(75) 및 외측 제2 연결 전극(73)은 각각 복수의 제2 개구(65)를 사각형 폐루프 형상으로 연결한다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 사각형 폐루프 형상으로 연결한다. 폐루프는 사각형에 한정되지 않으며, 반도체 발광소자의 평면상의 형상을 따라 다양하게 변경될 수 있다. 사각 형상의 모서리에서 제1 연결 전극(71)과 제2 연결 전극(73, 75) 간의 간격이 다른 부분과 동일하도록 모서리를 라운드지게 형성할 수도 있다.
또한, 가장 내측의 폐루프 형상의 연결 전극이 제1 연결 전극이 되거나 제2 연결 전극이 되거나 선택될 수 있다. 그러나 전류확산의 관점에서 제1 반도체층(30)의 전류확산이 제2 반도체층(50)보다 좋은 것이 일반적이므로, 제2 반도체층(50)에서 전류확산을 고려하여 설계될 수 있다. 예를 들어 본 예에서와 같이, 내측 제2 연결 전극(75)이 가장 내측에 위치하고, 가장 바깥에도 외측 제2 연결 전극(73)을 배치하여 제2 반도체층(50)으로의 정공 공급을 위한 통로를 발광면 전체적으로 내측과 외측에 고르게 분포시키는 것이 좋을 것이다. 이와 다르게, 가장 내측에 제1 연결 전극이 위치하고, 제2 연결 전극이 제1 연결 전극의 외측에 위치하며, 제2 연결 전극의 외측에 추가의 제1 연결 전극을 배치하는 것도 물론 가능하다.
반도체 발광소자의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 복수의 제1 개구(63), 복수의 제2 개구(65), 제1 연결 전극(71), 외측 제2 연결 전극(73) 및 내측 제2 연결 전극(75)이 전술된 것과 같이 배치되는 경우, 반도체 발광소자의 내측 영역(5)과 다른 영역 간의 온도차를 감소하는 데에 더 유리하다. 일반적으로 반도체 발광소자의 발광면에서 가운데 영역 또는 내측 영역(5)은 다른 부분보다 방열효율이 좋지 못할 수 있다. 본 예에서는 가장 내측의 폐루프 형상의 연결 전극, 즉 내측 제2 연결 전극(75)의 내측 영역(5)에는 전류 공급을 위한 제2 개구(65)가 위치하지 않는다. 따라서, 내측 영역(5)에는 제2 개구(65)가 위치하지 않아서 발열량도 그만큼 작아진다. 따라서 내측 영역(5)과 다른 영역 간의 온도차가 감소된다. 따라서 반도체 발광소자의 장기적 성능 유지에 더 유리하다. 온도차 감소효과를 얻기 위해 내측 영역(5)의 면적을 증감시켜 적절한 값을 찾을 수 있다. 이와 다르게, 가장 내측에 제1 연결 전극이 위치하는 경우에는 전술된 것과 같이 온도차 감소를 위해 내측 영역 내에 제1 개구(63)가 위치하지 않게 할 수 있다.
본 예에서, 반도체 발광소자는 반사층(91) 위에서 제1 연결 전극(71) 및 제2 연결 전극을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제3 개구(67) 및 적어도 하나의 제4 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.
제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다.
제1 전극(81)은 제3 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제4 개구(69)를 통해 제2 연결 전극(73, 75)과 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63) 및 제2 개구(65)를 형성하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제2 연결 전극(73, 75)으로 복수의 제1 개구(63) 및 복수의 제2 개구(65)를 연결하여 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다. 또한, 가장 내측의 폐루프 연결 전극의 내측 영역(5)에는 전류 공급을 위한 개구가 위치하지 않아서 발열량이 감소되어 내측 영역(5)과 다른 영역의 온도차를 감소시켜 장기적 성능 유지에 도움을 준다.
도 4 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 4에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)(50; 예: Mg 도핑된 GaN)이 성장된다.
버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
이후, 제2 반도체층(50) 위에, 도전막(60)이 형성된다. 도전막(60)은 빛흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.
다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(65) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63) 및 복수의 제2 개구(65) 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
분포 브래그 리플렉터(91a)와 제1 연결 전극(71) 및 제2 연결 전극(73,75)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71) 및 제2 연결 전극(73,75)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 제1 연결 전극(71) 및 제2 연결 전극(73,75)에 의한 빛흡수량을 많이 감소할 수 있다.
유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
계속해서, 도 5 및 도 6에 도시된 것과 같이, 반사층(91)에 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(65)는 반사층(91)을 관통하여 도전층의 일부를 노출하도록 형성된다. 제1 개구(63) 및 제2 개구(65)는 반사층(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30,40,50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(65)가 형성될 수 있다.
계속해서, 도 7에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71) 및 제2 연결 전극(73,75)이 형성된다. 예를 들어, 제1 연결 전극(71) 및 제2 연결 전극(73,75)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71) 및 제2 연결 전극(73,75)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(73,75)은 복수의 제2 개구(65)를 통해 도전막(60)에 접하도록 형성될 수 있다. 본 예에서는 제1 연결 전극(71) 및 제2 연결 전극(73,75)이 폐루프 형상으로 형성된다. 이와 다르게 내측 제2 연결 전극(75)가 폐루프 형상을 가지지 않고, 내측 영역(5)를 덮는 판 형상을 가지는 것도 가능하다. 제1 연결 전극(71) 및 제2 연결 전극(73,75)의 폭은 균일한 전류 공급 또는 원활한 전류 공급을 위해 넓은 것이 유리할 수 있지만, 빛흡수 감소와 제1 연결 전극(71)과 제2 연결 전극(73,75)의 사이 간격 유지를 위해 폭이 제한된다.
다음으로, 도 8에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(73,75)을 덮는 절연층이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제3 개구(67) 및 적어도 하나의 제4 개구(69)가 형성된다. 제3 개구(67) 및 제4 개구(69)는 제1 전극(81)과 제1 연결 전극(71), 그리고 제2 전극(85)과 제2 연결 전극(73,75)의 전기적 연결을 위해 적절한 위치에 형성되며, 제3 개구(67) 및 제4 개구(69)는 제1 개구(63) 및 제2 개구(65)와 중첩되지 않도록 형성되는 것이 일반적이다. 본 예에서는 제1 연결 전극(71) 및 제2 연결 전극(73,75)이 폐루프 형상을 가지므로, 즉 제1 연결 전극(71) 및 제2 연결 전극(73,75)이 어느 방향으로나 균등하게 위치하게 되고, 그 결과 제3 개구(67) 및 제4 개구(69)를 형성하기 위한 다양한 위치가 제공될 수 있다. 따라서 후속될 제1 전극(81) 및 제2 전극(85)의 위치 및 면적 설계에 더 많이 융통성을 제공한다.
다음으로, 도 8에 도시된 바와 같이, 예를 들어, 제1 전극(81) 및 제2 전극(85)은 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제3 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제4 개구(69)를 통해 제2 연결 전극(73,75)에 연결된다. 따라서 내측 제2 연결 전극(75)과 외측 제2 연결 전극(73)은 모두 제2 전극(85)과 연결되며, 복수의 제2 개구(65)는 폐루프 형상의 내측 제2 연결 전극(75)과 외측 제2 연결 전극(73)에 의해 연결된다. 따라서 내측 제2 연결 전극(75), 외측 제2 연결 전극(73) 및 복수의 제2 개구(65)는 전기적으로 동일 위상이며, 형상적으로도 대칭적이고 균등한 배치를 하고 있다. 또한, 복수의 제1 개구(63)들도 폐루프 형상의 제1 연결 전극(71)에 의해 연결된다. 따라서 전류의 확산뿐만 아니라 균등성을 확실히 담보할 수 있다.
제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
도 9는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.
반도체 발광소자는 외측 제2 연결 전극(73)이 일부가 끈어진 폐루프 형상을 가지는 점, 제1 연결 전극(71)으로부터 돌출된 연결 가지(72)를 포함하는 점, 제3 개구(67)가 연결 가지(72)에 대응하여 형성된 점, 제1 전극(81)의 면적이 제2 전극(85)의 면적보다 작게 형성된 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
외측 제2 연결 전극(73)은 일부가 끈어진 폐루프 형상을 가지고, 제1 연결 전극(71)은 외측 제2 연결 전극(73)의 내측에서 폐루프 형상을 가진다. 연결 가지(72)는 제1 연결 전극(71)으로부터 돌출되어 외측 제2 연결 전극(73)의 끈어진 사이로 연장되어 있다.
제2 전극(85)은 내측 제2 연결 전극(75)을 커버하도록 형성된다. 제1 전극(81)은 연결 가지(72)가 위치하는 절연층(95)의 일측 가장자리에 제2 전극(85)보다 작은 면적으로 형성되어 있다. 제1 전극(81)은 제3 개구(67)를 통해 연결 가지(72)에 전기적으로 연결된다. 이와 같이, 제1 전극(81) 및 제2 전극(85)의 면적을 필요에 따라 변경할 수 있고, 필요하면 연결 가지(72)를 추가하여 전기적 연결을 할 수 있다.
제2 전극(85) 및 제1 전극(81)은 방열판으로 기능할 수 있다. 제2 전극(85)이 내측 영역(5)까지 커버하므로 내측 영역(5)에서 방열효율 향상에 더 유리할 수 있다.
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 2개의 제1 연결 전극(71, 78)과 2개의 제2 연결 전극(73, 76)이 교대로 배열된 점과, 연결 전극 중 일부가 끈어진 폐루프 형상을 가진 점과, 제1 연결 가지(72) 및 제2 연결 가지(74)를 포함하는 점과, 제1 전극(81) 및 제2 전극(85)의 면적이 다른 것을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
제1 연결 전극은 내측 제1 연결 전극(78) 및 외측 제1 연결 전극(71)을 포함한다. 제2 연결 전극은 내측 제2 연결 전극(76) 및 외측 제2 연결 전극(73)을 포함한다. 내측으로부터 내측 제1 연결 전극(78), 내측 제2 연결 전극(76), 외측 제1 연결 전극(71) 및 외측 제2 연결 전극(73)이 배열되어 있다. 내측 제2 연결 전극(76) 및 외측 제1 연결 전극(71)은 끈어진 폐루프 형상을 가진다. 제1 연결 가지(72)는 내측 제2 연결 전극(76)의 끈어진 사이로 내측 제1 연결 전극(78)과 외측 제1 연결 전극(71)을 연결한다. 제2 연결 가지(74)는 외측 제1 연결 전극(71)의 끈어진 사이로 내측 제2 연결 전극(76)과 외측 제2 연결 전극(73)을 연결한다. 따라서 내측 제1 연결 전극(78) 및 외측 제1 연결 전극(71)은 서로 연결되어 있고, 내측 제2 연결 전극(76) 및 외측 제2 연결 전극(73)은 서로 연결되어 있다.
따라서 내외측 연결 전극들이 서로 연결되므로 전기적 연결을 위한 제3 개구(67) 및 제4 개구(69)의 형성 위치를 더 자유롭게 선택할 수 있고, 개수를 줄일 수 있으며, 제1 전극(81) 및 제2 전극(85)의 위치, 면적 등을 설계하는 데 더욱 자유롭다. 예를 들어, 도 10에서 제1 전극(81)은 절연층(95)의 일측 코너에 제2 전극(85)보다 작은 면적으로 형성되어 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 반사층(60)이 도전성 반사막으로 형성되고, 별개의 절연막(62)이 도입되며, 절연층(95)이 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클레드 막(91c)을 포함하는 것을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반사층(60)은 도전성 반사막으로 이루어진다. 반사층(60)과 제1 연결 전극(71)을 절연하는 절연막(62)이 구비된다.
절연층(91)은 제1 연결 전극(71) 및 제2 연결 전극(73, 75)을 덮은 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)을 포함한다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 내측 제2 연결 전극(75)이 판 형상을 가지며, 내측 영역(5)을 덮는 점과, 복수의 제1 개구(63)를 폐루프 형상으로 연결하는 추가의 제1 연결 전극(77)과, 복수의 제2 개구(65)를 폐루프 형상으로 연결하는 추가의 제2 연결 전극(79)을 포함하는 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 폐루프 형상의 연결 전극(77, 79)을 더 포함시켜 전류분포의 균일성을 얻을 수 있다. 이러한 다수의 폐루프 형상의 연결 전극은 내측 영역과 다른 영역 간의 온도차 감소가 더 요구될 수도 있는 큰 사이즈의 반도체 발광소자에 적용되면 효과적이다. 즉, 내측 영역에 전기적 연결을 위한 개구를 두지 않음으로써 발열을 감소시켜 온도차 감소효과를 얻을 수 있다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 연결 전극이 개수가 감소된 점과, 가장 내측에 내측 영역(5)을 덮는 제1 연결 전극(71)이 위치하는 점과, 제1 연결 전극(71) 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극만으로 전류분포의 균등성과 내측 영역의 방열을 달성할 수 있다. 예를 들어, 가장 내측에 제1 연결 전극(71)을 두고, 그 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 구성이 가능하다. 이와 다르게, 가장 내측에 제2 연결 전극이 위치하고, 외측에 폐루프 형상의 제1 연결 전극이 위치하는 것도 가능하다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자는 투광성 도전막(60) 위에 제2 개구(63) 대응하여 오믹 접촉층(52)이 추가된 점과, 제1 연결 전극(71)과 제1 반도체층(30) 사이에 오믹 접촉층(56)이 추가된 점을 제외하고는 도 3 내지 도 8에서 설명된 반도체 발광소자와 실질적으로 동일하다.
제1 연결 전극(71)은 제1 개구(63)로 이어져 오믹 접촉층(56)에 접촉하며, 제2 연결 전극(73. 75)은 제2 개구(65)로 이어져 오믹 접촉층(52)에 접촉된다. 오믹 접촉층(52, 56)으로는 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사 금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 오믹 접촉층(52, 56)으로 인해 반도체 발광소자의 동작전압이 낮아진다.
제2 반도체층(50)과 투광성 도전막(60) 사이에 오믹 접촉층(52)에 대응하여 빛흡수 방지막 또는 전류차단층(current block layer)을 추가할 수도 있다.
도 15는 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층, 반사층(91), 제1 연결 전극(71), 제2 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 15는 도 20의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.
분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예: SiO2/TiO2)로 형성되는 것이 바람직하다.
유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.
클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다.
활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
반사층(91)에는 전기적 연결 통로로 사용되는 적어도 하나의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성되어 있다. 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(5,7)가 반사층(91)을 관통하여 형성되며, 가장자리 근처에 복수의 제3 개구(65)가 형성된다(도 20참조).
복수의 제2 개구(5,7)는 내부 개구(5; internal opening)와, 내부 개구 주위에 위치하는 적어도 2개의 주변 개구들(7; peripheral openings)을 포함한다. 본 예에서 복수의 제2 개구(5,7)는 1개의 내부 개구(5)와 4개의 주변 개구(7)들을 포함한다. 본 예에서 내부 개구(5)와 주변 개구(7)는 정공 공급의 통로이다.평면상으로 관찰할 때, 내부 개구(5)는 대략 반도체 발광소자의 가운데에 위치하며, 제1 전극(81)과 제2 전극(85)의 사이에 위치한다. 내부 개구(5)와 주변 개구(7)에 대해서는 더 후술된다.
제1 연결 전극(71) 및 제2 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다. 제1 연결 전극(71)은 복수의 제1 개구(63)로 이어져 제1 반도체층(30)과 전기적으로 연결된다. 제2 연결 전극(75)은 복수의 제2 개구(5,7)를 통해 제2 반도체층(50)과 전기적으로 연결된다. 내부 개구(5) 및 복수의 주변 개구(7)는 제2 연결 전극(75)에 의해 전기적으로 연결된다. 본 예에서 제2 연결 전극(75)은 도 20에 도시된 것과 같이 4각 판 형상을 가지며 내부 개구(5) 및 복수의 주변 개구(7)를 덮고 있다.
본 예에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러사도록 폐루프 형상으로 형성된다. 본 예에서 반도체 발광소자는 제3 연결 전극(73)을 포함한다. 제3 연결 전극(73)은 제3 개구(65)를 통해 제2 반도체층에 정공을 공급한다. 제3 연결 전극(73)은 제2 연결 전극(75)의 바깥에 위치하여 폐루프 형상으로 복수의 제3 개구(65)를 연결한다.
반도체 발광소자는 복수의 반도체층(30,40,50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(75) 및 제3 연결 전극(73)은 각각 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40) 및 제2 연결 전극(75)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.
본 예에서는 복수의 반도체층(30,40,50)에 전류 확산을 위해 또는, 균일한 전류 공급을 위해, 전술된 것과 같이, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성된다. 복수의 제2 개구(5,7) 중 내부 개구(5)는 내부 개구(5)가 위치한 국부적인 영역에서 내부 개구(5)가 없는 경우에 비하여 발광을 더 증가시키는 기능을 한다. 이에 대해서는 더 후술된다.
제1 개구(63), 제2 개구(5,7) 및 제3 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 도 20에 도시된 것과 다르게 내부 개구(5)가 하나 이상이 형성될 수도 있다, 본 예에서 내부 개구(5)를 기준으로 복수의 주변 개구(7), 복수의 제1 개구(63) 및 복수의 제3 개구(65)가 대칭적(symmetrically)으로 형성되어 있다.
복수의 제1 개구(63) 및 복수의 제2 개구(5,7)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(5,7)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
본 개시에서 제1 연결 전극(71)은 제2 연결 전극(75)을 둘러싸도록 폐루프 형상으로 형성되며, 제3 연결 전극(73)도 제2 연결 전극(75)을 둘러싸며 폐루프 형상으로 형성되어 있다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상(도 22참조)도 포함한다.
이와 같이 연결 전극들 및 개구들을 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 전류 분포의 균일성 향상을 위해 더 좋을 것이다.
내부 개구(5)가 복수의 주변 개구(7)와 다른 극성의 전류 통로가 되는 경우 내부 개구(5)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야할 수 있기 때문에 본 예에서는 내부 개구(5) 및 복수의 주변 개구(7)는 모두 동일 극성의 전류, 즉 정공 공급 통로가 된다. 이와 같이, 내부 개구(5) 및 복수의 주변 개구(7)가 모두 정공 공급 통로가 되는 경우, 전자 공급의 관점에서, 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 전자밀도는 제2 연결 전극(75) 외측의 복수의 반도체층(30,40,50)에서의 전자밀도보다 작을 것으로 예측된다. 그러나, 이와 같은 예측과는 반대로 본 개시에서는 내부 개구(5)가 없는 경우에 비하여 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 발광이 더 증가하는 것을 확인하였다. 이는 제2 연결 전극(75) 아래의 복수의 반도체층(30,40,50)에서 내부 개구(5)로 인한 상대적으로 높은 밀도의 정공이 상대적으로 정공 밀도가 낮은 영역의 전자를 끌어당겨서 전자와 정공의 재결합률이 증가함으로써 발생된 것으로 추측된다. (오류가 있으면 수정 부탁 드립니다)
이와 같이, 제2 연결 전극(75)의 외측 영역에서는 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)과, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 폐루프 형상 배열 및 대칭적 배열로 향상된 균일한 전류 분포를 달성하면서, 제2 연결 전극(75)의 내측에는 내부 개구(5)를 구비하여 발광을 유지 또는 증가시킬 수 있다.
발광효율 향상을 위해 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리의 적합한 값을 찾을 수 있다. 예를 들어, 내부 개구(5)와 주변 개구(7) 사이의 거리가 증가하면 제2 연결 전극(75)의 면적이 증가하고 정공 밀도가 상대적으로 높은 영역이 증가한다. 제2 연결 전극(75)의 면적이 증가하면 정공 공급을 더 넓은 면적으로 할 수 있다. 반도체 발광소자의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 제2 연결 전극(75)의 면적이 증가하면 후술된 제2 전극(85)과의 전기적 연결의 개수를 더 증가시킬 수 있고, 제2 전극(85)을 통한 방열에 더 유리할 수 있다. 한편, 제2 연결 전극(75)의 면적이 증가하면 발광면 전체적으로 상대적으로 정공 밀도가 높은 영역이 증가하므로 균일성 측면에서는 좋지 않을 수 있다. 정공이 전자를 끌어당겨 발광이 이루어지는 정도는 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수에 영향을 받을 수 있다. 따라서 반도체 발광소자의 설계에 있어서 어떤 장점을 선택할 것인지 정하여 제2 연결 전극(75)의 면적 또는 내부 개구(5)와 주변 개구(7) 사이의 거리 및 개수를 정할 수 있다.
본 예에서, 반도체 발광소자는 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.
제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다.
제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제5 개구(68)를 통해 제2 연결 전극(75)과 전기적으로 연결되고, 제6 개구(69)를 통해 제3 연결 전극(73)와 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)를 형성하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제3 연결 전극(73)으로 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다. 또한, 가장 내측의 제2 연결 전극(75)에 의해 덮인 내부 개구(5)를 형성함으로써 내측 영역에서 발광을 유지 또는 증가시킨다.
도 16 내지 도 20은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 16에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다.
버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
이후, 제2 반도체층(50) 위에, 도전막(60)이 형성된다. 도전막(60)은 빛흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.
다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다.
분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4의 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(5,7) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(75) 및 제3 연결 전극(73)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 빛흡수량을 많이 감소할 수 있다.
유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
계속해서, 도 17 및 도 18에 도시된 것과 같이, 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 반사층(91)에 복수의 제1 개구(63), 복수의 제2 개구(5,7) 및 복수의 제3 개구(65)가 형성된다. 제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(5,7) 및 제3 개구(65)는 반사층(91)을 관통하여 도전막(60)의 일부를 노출하도록 형성된다. 제1 개구(63), 제2 개구(5,7) 및 제3 개구(65)는 반사층(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30,40,50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(5,7) 및 제3 개구(65)가 형성될 수 있다.
계속해서, 도 19에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)이 형성된다. 예를 들어, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(75)은 복수의 제2 개구(5,7)를 통해, 제3 연결 전극(73)은 복수의 제3 개구(65)를 통해 도전막(60)에 접하도록 형성될 수 있다.
다음으로, 도 20에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(75) 및 제3 연결 전극(73)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성된다.
다음으로, 도 20에 도시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)를 통해 제2 연결 전극(75) 및 제3 연결 전극(73)에 연결된다.
제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
도 21은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.
반도체 발광소자는 제2 연결 전극(75)의 형상을 제외하고는 도 15 내지 도 20에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
제2 연결 전극(75)은 복수의 주변 개구(7)를 연결하는 폐루프 형상의 가지와, 내부 개구(5)와 복수의 주변 개구(7)를 연결하는 연결 가지(8)를 포함할 수 있다. 제2 연결 전극(75)의 면적이 감소되어 빛흡수량이 감소될 수 있다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 23은 도 22에서 B-B 선을 따라 절단한 단면을 설명하는 도면이다.
반도체 발광소자는 제1 연결 전극(71)이 정공을 공급하고, 제2 연결 전극(75) 및 제3 연결 전극(73)이 전자를 공급하는 점과, 제2 연결 전극(75)이 폐루프 형상을 가지는 점과, 내부 개구(5)가 주변 개구(7)와 직접적으로 연결되지 않고, 제2 전극(85)에 의해 전기적으로 연결된 점과, 제2 전극(85)이 절연층(95)에 형성된 제5 개구68)를 통해 내부 개구(5)로 직접 연결된 점과, 제3 연결 전극(73)이 일부가 끈어진 폐루프 형상을 가지는 점과, 제1 연결 전극(71)으로부터 제3 연결 전극(73)의 끈어진 사이로 연장된 연결 가지(72)를 포함하는 점과, 제1 전극(81)의 면적이 제2 전극(85)의 면적보다 작은 점 등을 제외하고는 도 15 내지 도 20에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 예에서는 내부 개구(5)로 인해 내측 영역은 전자 밀도가 상대적으로 높아서 다른 영역으로부터 정공을 끌어당겨 재결합함으로써 내측 영역에서 발광이 유지 또는 향상될 수 있다.
제1 전극(81) 및 제2 전극(85)의 면적을 필요에 따라 변경할 수 있고, 전기적 연결을 위해 연결 가지(72)를 추가할 수 있다.
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 복수의 제1 개구(63)를 폐루프 형상으로 연결하는 추가의 제1 연결 전극(77)과, 복수의 제3 개구(65)를 폐루프 형상으로 연결하는 추가의 제3 연결 전극(79)을 포함하는 점을 제외하고는 도 15 내지 도 20에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 폐루프 형상의 연결 전극(77, 79)을 더 포함시켜 전류분포의 균일성을 얻을 수 있다. 이러한 대면적 반도체 발광소자에서는 고휘도의 요구가 크다. 따라서, 내부 개구(5)를 둠으로써 내측 영역에서 발광을 유지 및 증가시키는 본 개시에 따른 반도체 발광소자가 대면적 반도체 발광소자에 잘 적용될 수 있다.
도 25는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 제3 연결 전극이 삭제된 점과, 제1 연결 전극이 연결하는 제1 개구(63)의 개수가 증가된 점을 제외하고는 도 15 내지 도 20에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극(71, 73)만으로 전류분포의 균등성을 달성할 수 있으며, 발광면적이 작은 만큼 최대한 발광을 내기 위해 내측 영역에 내부 개구(5)를 둠으로써 발광의 유지 또는 증가를 달성할 수 있다.
도 26은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이다.
반도체 발광소자는 투광성 도전막(60) 위에 제2 개구(63) 대응하여 오믹 접촉층(52)이 추가된 점과, 제1 연결 전극(71)과 제1 반도체층(30) 사이에 오믹 접촉층(56)이 추가된 점을 제외하고는 도 15 내지 도 20에서 설명된 반도체 발광소자와 실질적으로 동일하다.
제1 연결 전극(71)은 제1 개구(63)로 이어져 오믹 접촉층(56)에 접촉하며, 제2 연결 전극(73. 75)은 제2 개구(65)로 이어져 오믹 접촉층(52)에 접촉된다. 오믹 접촉층(52, 56)으로는 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사 금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 오믹 접촉층(52, 56)으로 인해 반도체 발광소자의 동작전압이 낮아진다.
제2 반도체층(50)과 투광성 도전막(60) 사이에 오믹 접촉층(52)에 대응하여 빛흡수 방지막 또는 전류차단층(current block layer)을 추가할 수도 있다.
도 27은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층, 반사층(91), 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 27은 도 32의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다.
분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예: SiO2/TiO2)로 형성되는 것이 바람직하다.
유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다.
클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다.
활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
반사층(91)에는 전기적 연결 통로로 사용되는 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성되어 있다(도 31 및 도 32 참조). 본 예에서는 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(65)가 반사층(91)을 관통하여 형성된다.
제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다.
본 예에서 제1 연결 전극(71)은 복수의 제1 개구(63)를 연결하며, 복수의 제1 개구(63)를 통해 제1 반도체층(30)에 전자를 공급한다. 제2 연결 전극(73)은 제1 연결 전극(71)의 외측에서 복수의 제2 개구(65)를 연결하며, 복수의 제2 개구(65)를 통해 제2 반도체층(50)에 정공을 공급한다. 제3 연결 전극(75)은 제1 연결 전극(71)의 내측에서 복수의 제2 개구(65)를 연결하며, 복수의 제2 개구(65)를 통해 제2 반도체층(50)에 정공을 공급한다. 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 전류확산 향상 및 전류분포의 균일성 향상을 위해 복수의 열(array)로 배열되어 있다. 본 예에서, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 제1 열(AR1) 및 제2 열(AR2)에 배열되어 있다(도 31 참조). 여기서 복수의 제2 개구(65)가 배열되는 열(array)은 복수의 제2 개구(65)가 배열된 형태를 설명하기 위한 가상의 라인이다. 제2 개구(65)의 배열에 대해서는 더 후술된다.
반도체 발광소자는 복수의 반도체층(30,40,50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 도전막(60)을 포함할 수 있다. 도전막(60)은 전류 확산 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.
복수의 제1 개구(63) 및 복수의 제2 개구(65)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(65)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
전류확산의 관점에서 제1 반도체층(30)의 전류확산이 제2 반도체층(50)보다 좋은 것이 일반적이므로, 제2 반도체층(50)에서 전류확산을 고려하여 복수의 제2 개구(65)와, 복수의 제2 개구(65)를 연결하는 제2 연결 전극(73) 및 제3 연결 전극(75)이 설계될 수 있다. 예를 들어 본 예에서와 같이, 정공 공급을 위한 제3 연결 전극(75)이 가장 내측에 위치하고, 가장 바깥에도 정공 공급을 위한 제2 연결 전극(73)을 배치하여 제2 반도체층(50)으로의 정공 공급을 위한 통로를 발광면 전체적으로 내측과 외측에 고르게 분포시키는 것이 좋을 것이다. 그러나, 가장 내측에 전자 공급을 위한 제1 연결 전극(71)을 배치하는 구성도 배제될 필요는 없다.
본 예에서는 전류 분포의 균일성 향상을 위해 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 대칭적으로(symmetrically) 배치되어 있다. 대칭적인 배치를 위해 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75) 중 적어도 하나는 패루프 형상을 가지는 것이 바람직하다. 본 예에서 제1 연결 전극(71) 및 제2 연결 전극(73)이 폐루프 형상을 가지며, 제3 연결 전극(75)은 도 32에 도시된 것과 같이 사각 판 형상을 가진다. 제2 연결 전극(73)은 제1 연결 전극(71)의 외측에 위치하고, 제3 연결 전극(75)은 제1 연결 전극(71)의 내측에 위치한다.
여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상도 포함한다. 이와 같이 연결 전극들 및 개구들을 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다. 폐루프 형상이 반도체 발광소자의 발광면의 외곽 형상을 따른 형상을 가지는 것이 전류 분포의 균일성 향상을 위해 더 좋을 것이다.
제1 개구(63)는 폐루프 형상의 제1 연결 전극(71)을 따라 균일한 간격으로 배열될 수 있다. 제3 연결 전극(75)에 의해 연결되는 복수의 제2 개구(65)는 내부 개구(5; internal opening)와 내부 개구(5) 주변의 복수의 주변 개구(7; peripheral openings)를 포함한다. 평면상으로 관찰할 때, 내부 개구(5)는 대략 반도체 발광소자의 가운데에 위치하며, 제1 전극(81)과 제2 전극(85)의 사이에 위치한다. 복수의 주변 개구(7)는 복수의 제1 개구(63)의 사이에 각각 대응하도록 배치될 수 있다. 이와 다르게 내부 개구(5)가 삭제될 수도 있다. 본 예에서 내부 개구(5)를 기준으로 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 대칭적으로(symmetrically) 배치되어 있다.
본 예에서 정공의 확산과 균일한 분포를 위해 제2 연결 전극(73)에 연결되는 복수의 제2 개구(65)는 전술된 것과 같이 제1 열(AR1) 및 제2 열(AR2)에 배열되어 있다(도 31 및 도 32 참조). 이와 같이, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)의 개수와 분포 면적을 증가시키되, 복수의 제2 개구(65)가 대칭적으로 배열되는 것이 균일성 향상에 바람직하다. 본 예에서, 제1 열(AR1) 및 제2 열(AR2)은 제1 개구(63)로부터 순차로 인접하게 위치하며, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 제1 열(AR1) 및 제2 열(AR2)에 일정한 간격으로 배열될 수 있다. 예를 들어, 제1 열(AR1)에 위치한 복수의 제2 개구(65)는 복수의 제1 개구(63)의 사이에 각각 대응하게 위치하며, 제2 열(AR2)에 위치한 복수의 제2 개구(65)는 복수의 제1 개구(63)에 각각 대응하게 위치한다(도 31 및 도 32 참조). 제1 개구(63)와, 제1 열(AR1)에 위치한 연속한 2개의 제2 개구(65)와, 제2 열(AR2)에 위치한 제2 개구(65)가 사각형의 꼭지점을 이루며, 사각형의 내부에는 제1 개구(63) 및 제2 개구(65)가 위치하지 않는다. 또한, 이러한 사각형 패턴이 제1 연결 전극(71)과 제3 연결 전극(75) 간에도 형성되며, 폐루프 형상의 제1 연결 전극(71)을 따라 대칭적으로 배열되어 있다. 이렇게 제2 개구(65)의 개수 및 분포 면적을 증가시키면 정공의 전류확산을 더 향상시키면서 기하학적인 대칭성을 가지므로 전류 밀도의 균일성을 향상하는 데 더 유리하다.
복수의 제1 개구(63) 및 복수의 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 예를 들어, 상기 사각형 패턴은 마름모 형상일 수도 있지만, 마름모 이외의 사각형 형상일 수도 있다. 예를 들어, 도 33(a)에 도시된 것과 같이, 마름모 형상에 비해 제2 열(AR2)의 제2 개구(65)가 제1 열(AR1)에 더 근접하거나, 도 33(b)에 도시된 것과 같이, 제2열이 제1 열(AR1)보다 제1 개구(63)에 더 가깝게 배열되거나, 도 33(c)와 같이 사각형 패턴 내에 제2 개구(65)가 추가로 위치하는 경우도 고려할 수 있다. 도 33(a), 도 33(b) 및 도 33(c)의 경우에도 대칭성이 깨지지 않으며, 폐루프 형상의 제1 연결 전극(71) 둘레에 균등하게 또는 대칭적으로 복수의 열의 복수의 제2 개구(65)가 배열될 수 있다. 이외에도 복수의 제2 개구(65)의 다양한 배열 패턴을 생각할 수 있을 것이다.
이와 같이, 정공 공급 통로인 복수의 제2 개구(65)가 제1 연결 전극(71)의 외측에 복수의 열로 다수가 위치하고, 제1 연결 전극(71)의 내측에 내부 개구(5) 및 주변 개구(7)로 배열되어 반도체 발광소자의 내측에서 외측까지 대칭적으로 제2 개구(65)의 분포 면적을 증가시킬 수 있다. 따라서 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)를 단일 열로 배열하는 경우에 비하여 정공의 확산과 균일성을 더 증가시킬 수 있으며, 제1 개구(63)로 공급되는 전자 밀도와의 양적인 균형 또는 확산 정도의 균형도 더 좋아질 수 있다.
한편, 제3 연결 전극(75)에 의해 덮인 내부 개구(5)는 주변 개구(7)와 동일하게 정공을 공급한다. 내부 개구(5)가 복수의 주변 개구(7)와 다른 극성의 전류 통로가 되는 경우 내부 개구(5)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야할 수 있기 때문에 본 예에서는 내부 개구(5) 및 복수의 주변 개구(7)는 모두 동일 극성의 전류, 즉 정공 공급 통로가 된다. 이와 다르게 가장 내측에 전자 공급을 위한 연결 전극이 위치하는 경우 내부 개구 및 주변 개구가 전자 공급 통로가 될 수 있다.
복수의 제1 개구(63) 및 복수의 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다.
본 예에서, 반도체 발과소자는 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는 절연층(95)을 포함한다. 절연층(95)에는 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.
제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제5 개구(68)를 통해 제3 연결 전극(75)과 전기적으로 연결되고, 제6 개구(69)를 통해 제2 연결 전극(73)와 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63), 복수의 제2 개구(65)를 대칭적으로 형성하고, 복수의 제2 개구(65)를 복수의 열로 배열하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제2 연결 전극(73)을 사용하여 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.
도 28 내지 도 32는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 28에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다.
버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
이후, 제2 반도체층(50) 위에, 도전막(60)이 형성된다. 도전막(60)은 빛흡수 감소를 위해 투광성 도전체(예: ITO)로 형성될 수 있다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다.
다음으로, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다.
분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4의 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 λ/4n의 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려하여, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63) 및 복수의 제2 개구(65) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 후속될 복수의 제1 개구(63), 복수의 제2 개구(65) 및 복수의 제3 개구 형성공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)에 의해 흡수가 일어날 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c) 및 유전체 막(91b)을 도입하면 빛흡수량을 많이 감소할 수 있다.
유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
계속해서, 도 29 및 도 30에 도시된 것과 같이, 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 반사층(91)에 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 제1 개구(63)는 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성된다. 제2 개구(65)는 반사층(91)을 관통하여 도전막(60)의 일부를 노출하도록 형성된다. 제1 개구(63) 및 제2 개구(65)는 반사층(91) 형성 후에 형성될 수도 있지만, 이와 다르게, 도전막(60) 형성 전에 또는 도전막(60) 형성 후에 복수의 반도체층(30,40,50)에 제1 개구(63)가 일부 형성되고, 반사층(91)이 제1 개구(63)를 덮도록 형성된 후에, 반사층(91)을 관통하는 추가의 공정을 통해 제1 개구(63)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 개구(65)가 형성될 수 있다.
계속해서, 도 31에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)이 형성된다. 예를 들어, 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 반도체층(30)과 접촉하도록 형성될 수 있고, 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)를 통해 투광성 도전막(60)에 접하도록 형성될 수 있다.
다음으로, 도 32에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제4 개구(67), 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)가 형성된다.
다음으로, 도 32에 도시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제4 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제5 개구(68) 및 적어도 하나의 제6 개구(69)를 통해 제3 연결 전극(75) 및 제2 연결 전극(73)에 연결된다.
제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
도 34는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.
반도체 발광소자는 복수의 제1 개구(63)를 폐루프 형상으로 연결하는 제4 연결 전극(77)과, 복수의 제2 개구(65)를 폐루프 형상으로 연결하는 제5 연결 전극(79)을 포함하는 점과, 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)가 제1 열(AR1), 제2 열(AR2) 및 제3 열(AR3)에 배열된 것을 제외하고는 도 27 내지 도 32에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 도 34에서 제1 전극 및 제2 전극은 도시되지 않았다.
반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 폐루프 형상의 연결 전극(77, 79)을 더 포함시켜 전류분포의 균일성을 얻을 수 있다.
제1 연결 전극(71)에 위치한 하나의 제1 개구(63)와, 제2 연결 전극(73)의 제1 열(AR1)에 위치한 두 개의 제2 개구(65)와, 제2 열(AR2)에 위치한 하나의 제2 개구(65)가 제1의 사각형(RT1)의 꼭지점을 이루고, 제4 연결 전극(77)에 위치한 제1 개구(63)와, 제2 연결 전극(73)의 제3 열(AR3)에 위치한 두 개의 제2 개구(65)와, 제2 열(AR2)에 위치한 하나의 제1 개구(63)가 제2의 사각형(RT2)의 꼭지점을 이룬다. 제1 열(AR1)에 위치한 하나의 제2 개구(65)와, 제2 열(AR2)에 위치한 두 개의 제2 개구(65)와, 제3 열(AR3)에 위치한 하나의 제2 개구(65)가 제3의 사각형(RT3)의 꼭지점을 이룬다. 본 예에서 제1의 사각형(RT1), 제2의 사각형(RT2) 및 제3의 사각형(RT3)은 크기와 형상이 실질적으로 동일하다. 본 예에서, 제5 연결 전극(79)에 의해 연결되는 복수의 제2 개구(65)는 제4 열(AR4) 및 제5열(AR5)에 배열되어 있다. 상기 제1 내지 제3 사각형(RT1, RT2, RT3)과 같은 사각형 패턴은 개구(63, 65)의 배열을 설명하는 가상의 선을 설명하는 것이며, 본 예에서 이러한 사각형 패턴은, 도 34에 도시된 것과 같이, 발광면 전체적으로 균등하게 구성되어 있다. 이렇게 발광면 전체적으로 균등한 패턴을 단위 패턴(unit pattern)으로 부를 수 있고, 단위 패턴은 사각 패턴에 제한되지 않고, 다양한 다각형으로 구성이 가능하다. 발광면의 영역에 따라 단위 패턴의 크기 및 형상 중 적어도 하나가 달라질 수 있다. 단위 패턴의 크기를 증감시키거나 단위 패턴의 형상을 변경하면 발광면의 단위 면적당 제1 개구(63) 및 제2 개구(65)의 밀도가 증감된다. 상기 단위 패턴(본 예에서는 사각형 패턴)에서 한 개의 제1 개구(63) 당 3개의 제2 개구(65)의 비율로 분포한다. 이러한 비율은 전술된 것과 같이, 단위 패턴의 형상이 변경되면 상기 비율도 변경될 수 있다. 따라서 상대적으로 전류확산이 약한 정공의 전류확산을 강화하여 전자의 확산과의 균형을 더 좋게 할 수 있고, 결과적으로 전류분포의 균일성 향상 및 장기적 성능 유지에 좋은 효과를 준다.
이와 같이, 제2 개구(65)를 2열 또는 3열 또는 그 이상으로 배열할 수 있으며, 대칭성 및 균등성을 유지하면서 정공 공급이 부족한 영역에 열 개수를 더 많이 형성할 수 있다.
도 35는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 제2 연결 전극(73)이 연속된 사각형 형상으로 패터닝된 점과, 제1 연결 전극(71) 및 제4 연결 전극(77)이 제2 연결 전극(73)을 따라 패터닝된 점과, 제1 개구(63)가 제1 열(AR1) 및 제3 열(AR3)에 더 근접한 것을 제외하고는 도 34에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 예에서, 제1 열(AR1)에 위치한 하나의 제2 개구(65)와, 제2 열(AR2)에 위치한 두 개의 제2 개구(65)와, 제3 열(AR3)에 위치한 하나의 제2 개구(65)가 제3의 사각형(RT3)의 꼭지점을 이루며(도 34 참조), 제2 연결 전극(73)은 제3의 사각형(RT3)의 형상을 따라 패터닝되어 있다.
제1 연결 전극(71) 및 제4 연결 전극(77)도 제2 연결 전극(73)과 마주하는 변이 제3의 사각형(RT3)의 형상을 따라 패터닝되어 있다.
본 예에 의하면 발광면에 효율적으로 연결 전극을 배치할 수 있고, 제1 개구와 복수의 열에 배열된 제2 개구의 배열을 도 32에 도시된 것과 다르게 할 수 있다.
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 연결 전극이 개수가 감소된 점과, 가장 내측에 내측 영역을 덮는 제1 연결 전극(71)이 위치하는 점과, 제1 연결 전극(71) 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 점을 제외하고는 도 27 내지 도 32에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다. 도 36에서 제1 전극 및 제2 전극은 도시되지 않았다.
반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극(71, 73)만으로 전류분포의 균등성을 달성할 수 있다. 예를 들어, 내측에 제1 연결 전극(71)을 두고, 그 외측에 폐루프 형상의 제2 연결 전극(73)이 위치하는 구성이 가능하다. 이와 다르게, 내측에 제2 연결 전극(73)이 위치하고, 외측에 폐루프 형상의 제1 연결 전극(71)이 위치하는 것도 가능하다.
제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)는 도 34에서 설명된 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)와 실질적으로 동일한 패턴으로 배열되어 있다. 제2 연결 전극(73)에 의해 연결되는 복수의 제2 개구(65)가 4열 이상으로 대칭적으로 배열되도록 형성할 수도 있다. 이 경우, 제1 연결 전극(71)의 면적을 줄이고, 제2 연결 전극(73)의 면적을 증가시키는 것을 고려할 수 있다.
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 투광성 도전막(60) 위에 제2 개구(65) 대응하여 오믹 접촉층(52)이 추가된 점과, 제1 연결 전극(71)과 제1 반도체층(30) 사이에 오믹 접촉층(56)이 추가된 점을 제외하고는 도 27 내지 도 32에서 설명된 반도체 발광소자와 실질적으로 동일하다.
제1 연결 전극(71)은 제1 개구(63)로 이어져 오믹 접촉층(56)에 접촉하며, 제2 연결 전극 및 제3 연결 전극(75)는 제2 개구(65)로 이어져 오믹 접촉층(52)에 접촉된다. 오믹 접촉층(52, 56)으로는 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사 금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 오믹 접촉층(52, 56)으로 인해 반도체 발광소자의 동작전압이 낮아진다.
제2 반도체층(50)과 투광성 도전막(60) 사이에 오믹 접촉층(52)에 대응하여 빛흡수 방지막 또는 전류차단층(current block layer)을 추가할 수도 있다.
도 38은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면이다.
본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층, 전류 차단층(41), 도전막(60), 제1 오믹 전극(56), 제2 오믹 전극(52), 반사층(91), 제1 연결 전극(71), 제2 연결 전극(73), 제3 연결 전극(75), 제1 전극(81) 및 제2 전극(85)을 포함한다. 도 38은 도 45의 A-A 선을 따라 절단한 단면을 설명하는 도면이다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
반사층(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 반사층(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 반사막으로 형성된다. 반사층(91)은, 예를 들어, 분포 브래그 리플렉터(91a; Distributed Bragg Reflector), 유전체 막(91b) 및 클래드 막(91c)을 포함한다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)가 비도전성인 경우, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c) 전체가 비도전성 반사막(91)으로 기능한다. 분포 브래그 리플렉터(91a)는 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체 막(91b)은 복수의 반도체층(30,40,50)과 분포 브래그 리플렉터(91a)의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 유전체 막(91b)은 빛의 반사에도 도움을 줄 수 있으며, 제2 반도체층(50) 및 활성층(40)으로부터 제1 연결 전극(71)을 전기적으로 차단하는 절연막으로도 기능할 수 있다. 클래드 막(91c)은 분포 브래그 리플렉터(91a) 위에 형성되며, 클래드 막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다.
활성층(40)에서 발생한 빛은 많은 부분이 유전체 막(91b)과 분포 브래그 리플렉터(91a)에 의해 제1 반도체층(30) 측으로 반사된다. 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)의 관계가 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체 막(91b)과 클래드 막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
본 예에서 반사층(91)은 전기적 연결 통로로 사용되는 복수의 제1 개구(63) 및 복수의 제2 개구(65)를 구비한다. 복수의 제1 개구(63)가 반사층(91), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)의 일부까지 형성되며, 복수의 제2 개구(65)가 반사층(91)을 관통하여 형성된다.
제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 반사층(91) 위에, 예를 들어, 클래드 막(91c) 위에 형성된다. 제1 연결 전극(71)은 복수의 제1 개구(63)로 이어져 제1 반도체층(30)과 전기적으로 연결된다. 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)를 통해 제2 반도체층(50)과 전기적으로 연결된다. 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.
도전막(60)은 복수의 반도체층(30, 40, 50)과 반사층(91) 사이, 예를 들어, 제2 반도체층(50)과 유전체 막(91b)의 사이에 형성된다. 도전막(60)은 생략될 수 있지만, 제2 반도체층(50)으로의 전류확산을 위해 구비되는 것이 일반적이다. 도전막(60)은 높은 투광성을 위해 전류 확산 전극(ITO 등)으로 형성되거나, 제2 반도체층(50)과의 오믹 접촉을 위해 오믹 금속층(Cr, Ti 등)이 사용되거나, 고반사율을 위해 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 본 예에서는 금속층에 의한 빛흡수를 감소하기 위해 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다. 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)로 이어져 도전막(60)과 전기적으로 연결된다. 본 예에서 유전체 막(91b)은 도전막(60)과 분포 브래그 리플렉터(91a)의 사이로부터 제1 개구(63)의 내측면으로 이어져, 제1 연결 전극(71)을 제2 반도체층(50), 활성층(40)으로부터 절연한다. 이와 다르게 유전체 막(91b)과 도전막(60) 사이에 다른 별도의 절연막이 형성될 수도 있다.
전류 차단층(41)은 제2 반도체층(50)과 도전막(60) 사이에서 복수의 제2 개구(65)에 대응하는 위치에 형성된다. 전류 차단층(41)은 SiO2, TiO2 등으로 이루어질 수 있으며 전류 차단층(41)은 생략될 수 있다. 전류 차단층(41)은 제2 개구(65)의 직하 방향으로 전류가 집중되는 것을 방지하여 전류 확산 또는 전류 퍼짐에 도움을 주고 전류 집중에 의한 소자의 열화를 방지한다.
제1 오믹 전극(56)은 복수의 제1 개구(63)로 노출된 제1 반도체층(30) 위에 형성되어 제1 반도체층(30)과 제1 개구(63)로 이어진 제1 연결 전극(71)과 접촉한다. 제1 반도체층(30)이 Si 도핑된 GaN으로 이루어지는 경우, 제1 오믹 전극(56)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au 등의 조합으로 이루어질 수 있다. 예를 들어, 제1 오믹 전극(56)은 순차로 적층된 오믹 접촉층(예: Cr, Ti 등)/반사 금속층(예: Al, Ag 등)/제1 장벽층(예: Ni, Cr, Ti, W, Pt, TiW 등)/산화반지층(예: Au, Pt 등)/제2 장벽층(예: Cr, Ti, Ni, Pt, Al 등)을 포함할 수 있다. 오믹 접촉층은 일함수가 작은 금속으로 이루어져 제1 반도체층(30; 예: n-GaN)과 오믹 접촉을 이룬다. 반사 금속층은 빛을 반사하여 흡수손실을 줄인다. 제1 장벽층은 반사 금속층과 산화 방지층 간에 확산을 방지한다. 산화 방지층은 제1 장벽층 등의 산화를 방지하며, 제1 연결 전극(71)과 좋은 전기적 접촉을 이룰 수 있다. 제2 장벽층은 제1 연결 전극(71)과 접촉할 수도 있지만, 제조공정에서 산화 방지층을 보호하는 보호 금속층으로 기능할 수 있고, 바람직하게는 제2 장벽층의 일부가 제거되어 제1 연결 전극(71)과 산화 방지층이 전기적 접촉을 이룰 수 있다.
제1 오믹 접촉층은 5A~500A의 두께를 가질 수 있고, 반사 금속층은 500A~10000A 정도의 두께를 가질 수 있고, 제1 장벽층은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방치층은 100A ~ 5000A 정도의 두께를 가질 수 있고, 제2 장벽층은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 제1 오믹 전극(56)은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
도 39는 제2 오믹 전극의 일 예를 설명하는 도면이다.
제2 오믹 전극(52)은 도전막(60)과 유전체 막 사이에 전류 차단층(41)에 대응하여 형성된다. 도 38 및 도 44에 도시된 것과 같이, 제2 개구(65)에 의해 제2 오믹 전극(52)이 부분적으로 노출되며, 반사층(91)이 제2 오믹 전극(52)의 가장자리로 올라와 있다. 제2 오믹 전극(52)은 도전막(60)과 제2 개구(65)로 이어진 제2 연결 전극(73) 및 제3 연결 전극(75)에 접촉한다.
본 예와 다르게 제2 오믹 전극(52)이 생략되고 도전막(60)이 ITO로 이루어지고, 제2 연결 전극(73) 및 제3 연결 전극(75)의 최하층인 Cr 또는 Ti 가 ITO에 접촉하는 경우 접촉 저항이 좋지 못할 수 있다. 이는 후술될 반사층(91)에 개구를 형성하는 공정에 의해서 ITO의 표면에 손상을 입힐 가능성이 높아서 접촉저항이 커질 가능성이 크기 때문이다.
제2 오믹 전극(52)은 Cr, Ti, Al, Ag, Ni, Pt, W, Au 등의 조합으로 다층으로 이루어질 수 있다. 제2 오믹 전극(52)이 제1 오믹 전극(56)과 동일한 구조를 가질 필요는 없지만 비슷한 다층 구조를 가질 수 있다. 예를 들어, 제2 오믹 전극(52)은 순차로 적층된 접촉층(51)/반사 금속층(53)/제1 장벽층(57)/산화반지층(58)/제2 장벽층(59)을 포함할 수 있다.
접촉층(51)은 도전막(60) 위에 접하도록 형성되며, 도전막(60)과 접촉저항이 낮은 재질(예: Cr, Ti, Ni 등)로 이루어질 수 있다. 반사 금속층(53)은 반사율이 우수한 금속(예: Al, Ag 등)으로 이루어지며, 빛을 반사하여 흡수손실을 줄인다. 제1 장벽층(57)은 Ni, Cr, Ti, W, Pt, TiW 등으로 이루어질 수 있고, 반사 금속층(53)과 산화 방지층(58) 간에 확산을 방지한다. 산화 방지층(58)은 Au, Pt 등으로 이루어질 수 있고, 제1 장벽층(57) 등의 산화를 방지하며, 제1 연결 전극(71)과 좋은 전기적 접촉을 이룰 수 있다. 제2 장벽층(59)은 Cr, Ti, Ni, Pt, Al 등으로 이루어질 수 있다. 제2 장벽층(59)은 반사층(91)과의 접합력이 좋아야하고, 반사층(91)에 개구를 형성하는 공정에 노출되므로 보호 금속막으로서 기능이 필요하며, 필요에 따라 일부가 식각되는 경우가 있으므로 식각 선택비가 좋은 재질로 이루어지는 것이 바람직하다. 이러한 조건을 고려하면 제2 장벽층(59)으로는 Cr, Pt, Al이 좋고 Ni도 가능하다. 제2 장벽층(59)은 제1 연결 전극(71)과 접촉할 수도 있지만, 제조공정에서 산화 방지층을 보호하는 보호 금속층으로 기능할 수 있다. 바람직하게는 제2 장벽층(59)의 일부가 제거되어 제1 연결 전극(71)과 산화 방지층(58)이 전기적 접촉을 이룰 수 있다.
접촉층(51)은 5A~500A의 두께를 가질 수 있고, 반사 금속층(53)은 500A~10000A 정도의 두께를 가질 수 있고, 제1 장벽층(57)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방지층(58)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 제2 장벽층(59)은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 제2 오믹 전극(52)은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
제2 오믹 전극(52)은 복수의 제2 개구(65)에 대응하는 복수의 섬을 구비한다. 다시 말해 제2 오믹 전극(52)은 복수의 제2 개구(65)에 대응하는 복수의 섬 형태로 형성되어 있다. 전류확산을 촉진하기 위해 제2 오믹 전극(52)의 복수의 섬을 연결하는 추가의 금속층을 형성하는 것을 고려할 수 있다. 그러나 빛흡수 감소의 측면에서는 복수의 반도체층(30,40,50)과 반사층(91) 사이에 금속층을 가급적 줄이는 것이 바람직하다. 본 예에서는 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 전류 공급 통로로 제공되고, 제1 오믹 전극(56) 및 제2 오믹 전극(52)이 복수의 제1 개구(63) 및 복수의 제2 개구(65)에 각각 대응하는 복수의 섬을 가지며, 전류 차단층(41)에 의한 전류 집중의 방지함으로써 전류를 확산시킨다. 또한, 제1 오믹 전극(56) 및 제2 오믹 전극(52)은 원활한 전류 공급이 되도록 하며 동작 전압을 낮춘다.
본 예에서는 전류 확산을 위해 또는, 균일한 전류 공급을 위해, 전술된 것과 같이, 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)의 전기적 연결 통로용으로 복수의 제1 개구(63) 및 복수의 제2 개구(65)가 형성된다. 복수의 반도체층(30,40,50)이 메사 식각되고 전류확산을 위해 메사식각에 의해 노출된 제1 반도체층(30) 위에 가지 전극을 배치하는 것을 고려할 수 있지만, 이 경우 메사식각으로 인해 발광면이 감소되는 문제가 있다. 그러나, 본 예에서는 식각 면적이 훨씬 작은 복수의 제1 개구(63)를 통해 전류를 공급한다. 또한 정공과 전자의 확산에서 균형을 위해 복수의 제2 개구(65)가 복수의 제1 개구(63)의 개수 이상으로 형성될 수 있다. 이러한 구조에서 복수의 제1 개구(63) 및 복수의 제2 개구(65)를 통한 전기적 연결이 다수 형성되므로 전기적 접촉 특성을 향상하는 것이 중요하다. 본 예에서는 제1 오믹 전극(56) 및 제2 오믹 전극(52)을 복수의 제1 개구(63) 및 복수의 제2 개구(65)에 대응하여 형성하되, 전술된 것과 같이, 복수의 반도체층(30,40,50)과 반사층(91) 사이에 금속층을 가급적 줄이기 위해 제1 오믹 전극(56) 및 제2 오믹 전극(52)이 복수의 섬 형태로 형성된다.
제1 개구(63) 및 제2 개구(65)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급을 위해 적절히 조절될 수 있다. 본 예에서 복수의 제1 개구(63) 및 복수의 제2 개구(65)는 반도체 발광소자의 중심을 기준으로 대칭적(symmetrically)으로 형성되어 있다. 복수의 제1 개구(63) 및 복수의 제2 개구(65)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 제1 개구(63) 및 제2 개구(65)에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다. 본 예에서 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75) 중 적어도 하나는 반사층(91) 위에서 폐루프(closed loop) 형상으로 형성되어 발광면 전체적으로 전류 균일성이 더 향상된다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끈어진 폐루프 형상도 포함한다. 본 예에서 제2 연결 전극(73)은 폐루프 형상을 가지며, 제1 연결 전극(71)은 제2 연결 전극(73)의 내측에서 폐루프 형상을 가지고, 제3 연결 전극(75)은 제1 연결 전극(71)의 내측에서 사각 판 형상을 가진다(도 44참조). 본 예에서 제3 연결 전극(75) 내측, 즉 가운데에는 제2 개구(65) 및 제1 개구(63)가 위치하지 않는다. 이로 인해 발열이 상대적으로 많은 내측 영역에서 발열을 감소시킬 수 있다.
절연층(95)은 반사층(91) 위에서 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는다. 절연층(95)에는 적어도 하나의 제3 개구(67) 및 적어도 하나의 제4 개구(69)가 형성되어 있다. 절연층(95)은 SiO2로 이루어질 수 있다.
제1 전극(81) 및 제2 전극(85)은 절연층(95) 위에 형성된다. 제1 전극(81)은 제3 개구(67)를 통해 제1 연결 전극(71)과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급한다. 제2 전극(85)은 제4 개구(69)를 통해 제2 연결 전극(73) 및 제3 연결 전극(75)과 전기적으로 연결되어 제2 반도체층(50)에 정공을 공급한다. 제1 전극(81) 및 제2 전극(85)은 유테틱 본딩용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막(반사층; 91)을 사용하여 빛흡수를 감소시킨다. 또한, 복수의 제1 개구(63) 및 제2 개구(65)를 형성하여 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 또한, 폐루프 형상의 제1 연결 전극(71) 또는 제2 연결 전극(73) 및 제3 연결 전극(75)으로 복수의 제1 개구(63) 및 복수의 제2 개구(65)를 연결하여 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다. 또한, 제1 오믹 전극(56) 및 제2 오믹 전극(52)을 도입하여 전류 공급을 용이하게 하고 동작 전압을 낮춘다.
도 40 내지 도 46은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면이다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 40에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)(50; 예: Mg 도핑된 GaN)이 성장된다.
버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
이후, 도 41에 도시된 것과 같이, 복수의 반도체층(30,40,50)에 복수의 제1 개구(63)의 일부가 형성된다. 제1 개구(63)는 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30)까지 형성된다.
다음으로, 도 42 및 도 43에 도시된 것과 같이, 복수의 제2 개구(65)에 대응하는 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 전류 차단층(41)이 형성된다. 이후, ITO와 같은 전도성이 좋은 물질을 사용하여 제2 반도체층(50) 위에 전류 차단층(41)을 덮는 도전막(60)이 형성된다. 계속해서, 도전막(60) 위에 제2 오믹 전극(52)이 형성되고, 복수의 제1 개구(63)로 노출된 제1 반도체층(30) 위에 제1 오믹 전극(56)이 형성된다. 제1 오믹 전극(56)과 제2 오믹 전극(52)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 오믹 전극(56)과 제2 오믹 전극(52)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다.
다음으로, 도 44 및 도 45에 도시된 것과 같이, 도전막(60) 위에 반사층(91)이 형성된다. 예를 들어, 도전막(60)을 덮는 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)이 형성된다. 유전체 막(91b) 또는 클래드 막(91c)은 생략될 수 있다. 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체 막(91b)의 굴절률보다 큰 것이 바람직하다. 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉턴의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체 막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드 막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체 막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드 막(91c)도 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드 막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드 막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드 막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 복수의 제1 개구(63)를 완성하는 공정 및 복수의 제2 개구(65) 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드 막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드 막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
분포 브래그 리플렉터(91a)와 제1 연결 전극(71), 제2 연결 전극(73) 및 제3연결 전극(75)이 직접 접촉하는 경우에는 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)에 의해 흡수될 수 있다. 따라서, 전술된 것과 같이 분포 브래그 리플렉터(91a)보다 낮은 굴절율을 가지는 클래드 막(91c)을 도입하면 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)에 의한 빛흡수량이 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체 막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 분포 브래그 리플렉터(91a)와 클래드 막(91c)으로 된 구성을 배제할 이유는 없다. 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체 막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체 막(91b)과 분포 브래그 리플렉터(91a)가 설계된다면, 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드 막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체 막(91b), 분포 브래그 리플렉터(91a) 및 클래드 막(91c)은 비도전성 반사막으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
계속해서, 도 44 및 도 45에 도시된 것과 같이, 반사층(91)에 복수의 제2 개구(65)가 형성되며, 복수의 반도체층(30,40,50)에 일차로 형성되었던 복수의 제1 개구(63)가 반사층(91)까지 관통되도록 형성된다. 예를 들어, 건식 식각 또는 습식 식각 또는 이들의 조합에 의해 복수의 제1 개구(63)가 완성되고, 복수의 제2 개구(65)가 형성된다. 제1 오믹 전극(56)이 제1 개구(63)로 노출되며, 제2 오믹 전극(52)이 제2 개구(65)로 노출된다. 제1 개구(63) 및 제2 개구(65) 형성을 위해 반사층(91)을 식각하는 공정에서 제1 오믹 전극(56) 및 제2 오믹 전극(52)의 상면에 전기적 접촉을 방해하는 물질(예: 부도체)이 생성될 수 있다. 따라서 식각 공정은 제1 오믹 전극(56) 및 제2 오믹 전극(52)의 상면에 전기적 접촉을 방해하는 물질이 제거되도록 식각 조건을 설정하거나, 제1 오믹 전극(56) 및 제2 오믹 전극(52)의 최상층인 제2 장벽층의 재질을 적절히 선택하거나, 전기적 접촉을 방해하는 물질이 남지 않도록 제1 개구(63) 및 제2 개구(65)에 대응하는 제2 장벽층 제거하는 등의 공정을 고려할 수 있다. 위에서 설명된 제1 개구(63) 및 제2 개구(65)와, 제1 오믹 전극(56) 및 제2 오믹 전극(52)의 형성 순서를 다르게 할 수도 있다.
계속해서, 도 44 및 도 45에 도시된 것과 같이, 반사층(91) 위에 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)이 형성된다. 예를 들어, 제1 연결 전극(71), 제2 연결 전극(73) 및 제3 연결 전극(75)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착될 수 있다. 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다. 제1 연결 전극(71)은 복수의 제1 개구(63)를 통해 제1 오믹 전극(56)과 접촉하도록 형성될 수 있고, 제2 연결 전극(73) 및 제3 연결 전극(75)은 복수의 제2 개구(65)를 통해 제2 오믹 전극(52)에 접하도록 형성될 수 있다.
다음으로, 도 46에 도시된 바와 같이, 제1 연결 전극(71) 및 제2 연결 전극(73) 및 제3 연결 전극(75)을 덮는 절연층(95)이 형성된다. 절연층(95)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다. 이후, 절연층(95)에 적어도 하나의 제3 개구(67) 및 적어도 하나의 제4 개구(69)가 형성된다. 제3 개구(67) 및 제4 개구(69)는 제1 전극(81)과 제1 연결 전극(71), 그리고 제2 전극(85)과 제2 연결 전극(73) 및 제3 연결 전극(75)의 전기적 연결을 위해 적절한 위치에 형성되며, 제3 개구(67) 및 제4 개구(69)는 제1 개구(63) 및 제2 개구(65)와 중첩되지 않도록 형성되는 것이 일반적이다.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연층(95) 위에 제1 전극(81) 및 제2 전극(85)이 증착될 수 있다. 제1 전극(81)은 적어도 하나의 제3 개구(67)를 통해 제1 연결 전극(71)에 연결되며, 제2 전극(85)은 적어도 하나의 제4 개구(69)를 통해 제2 연결 전극(73) 및 제3 연결 전극(75)에 연결된다. 제1 전극(81) 및 제2 전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 전극(81) 및 제2 전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 전극(81) 및 제2 전극(85)이 절연층(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 전극(81) 및 제2 전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
도 47은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면이다.
반도체 발광소자는 전류 차단층이 삭제된 점과, 제2 오믹 전극(52)이 오믹 접촉 가지(54)를 구비하는 점과, 발광면의 가운데에 제1 개구(63)가 추가된 점을 제외하고는 도 38 내지 도 46에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
본 예에서 전류 차단층을 포함할 수도 있지만, 전류 차단층이 생략됨으로, 제1 오믹 전극(56)과 제2 오믹 전극(52)에 의한 빛의 흡수가 있을 수 있다. 그러나 제1 오믹 전극(56)과 제2 오믹 전극(52)에 도 39에서 설명된 것과 같이, 고반사 금속층(예: Al, Ag 등)을 포함하는 경우에는 빛 흡수 정도가 미미할 수 있다. 이에 반해서 공정이 감소되고, 동작 전압이 낮아지는 장점을 가질 수 있다.
제1 개구(63)가 발광면 가운데에 추가됨으로써 가운데 영역의 전자와 정공의 균형이 좋아지며 발광이 향상될 수 있다.
제1 오믹 전극(56) 및 제2 오믹 전극(52)이 복수의 제1 개구(63) 및 복수의 제2 개구(65)에 각각 대응하는 복수의 섬 형태로 형성되어 있다. 전류확산과 균등한 공급을 위해 제1 오믹 전극(56) 및 제2 오믹 전극(52)이 발광면의 중심을 기준으로 대칭적으로 배열되어 있다. 제2 오믹 전극(52)은 오믹 접촉 패드(55) 및 오믹 접촉 가지(54)를 포함한다. 오믹 접촉 패드(55)는 제2 개구(65)에 대응하며 제2 개구(65)로 이어진 제2 연결 전극(73) 및 제3 연결 전극(75)과 접촉한다. 오믹 접촉 가지(54)는 오믹 접촉 패드(55)로부터 오믹 접촉 패드(55)보다 작은 폭으로 가지 형상으로 돌출되어 있다. 전류 차단층이 생략되었지만 오믹 접촉 가지(54)로 인해 전류가 옆으로 더 잘 퍼질 수 있고, 전류의 원활한 흐름과 전류 분포의 균등성이 더 향상될 수 있다. 또한, 오믹 접촉 가지(54)로 인해 제2 오믹 전극(52)과 제1 오믹 전극(56)의 거리가 가까워지며 동작 전압 강하에 기여할 수 있다.
도 48은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 전류 차단층이 삭제된 점과, 제2 오믹 전극(52)이 오믹 접촉 가지를 구비하는 점과, 제4 연결 전극(77) 및 제5 연결 전극(79)이 추가된 점을 제외하고는 도 38 내지 도 46에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
전류 차단층은 추가될 수도 있다.
제4 연결 전극(77)은 제1 전극(81)과 전기적으로 연결되며, 제3 연결 전극(75)의 외측에서 폐루프 형상으로 복수의 제1 개구(63)를 연결한다. 제5 연결 전극(79)은 제2 전극(85)과 전기적으로 연결되며, 제4 연결 전극(77)의 외측에서 폐루프 형상으로 복수의 제2 개구(65)를 연결한다.
반도체 발광소자는 대면적, 고전력(high-power) 발광소자와 같이 사이즈가 증가하는 경우, 극성이 다르고 교호적으로 배열되는 폐루프 형상의 연결 전극이 추가될 수 있다. 본 예에서는 폐루프 형상의 제4 연결 전극(77) 및 제5 연결 전극(79)이 추가되어 전류 분포의 균일성을 얻을 수 있다. 전류 분포의 균일성을 위하여 각 연결 전극에 복수의 제1 개구(63) 및 제2 개구(65)가 얼마나 많이 어떤 패턴으로 배열될지를 선택할 수 있다. 또한 제1 오믹 전극(56) 및 제2 오믹 전극(52)의 개수, 면적, 오믹 접촉 가지의 개수 및 돌출 방향을 조절하여 더욱 세밀하게 전류 분포의 균일성을 달성하고, 동작 전압을 낮출 수 있다.
도 49는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 연결 전극의 개수가 감소된 점과, 전류 차단층이 삭제된 점과, 제1 오믹 전극(56) 및 제2 오믹 전극(52)이 각각 오믹 접촉 가지(44, 54)를 구비하는 점을 제외하고는 도 38 내지 도 46에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
반도체 발광소자의 사이즈가 작은 경우, 2개의 연결 전극(71, 73)만으로 전류 분포의 균등성과 내측 영역의 방열을 달성할 수 있다.
전류 차단층은 추가될 수도 있다.
제3 연결 전극이 삭제되고, 제1 연결 전극(71)이 사각 판 형상으로 가운데에 위치하며, 제2 연결 전극(73)이 폐루프 형상으로 제1 연결 전극(71)의 외측에 위치한다.
제1 오믹 전극(56) 및 제2 오믹 전극(52)은 각각 오믹 접촉 패드(45, 55) 및 오믹 접촉 가지(44, 54)를 포함한다. 제1 오믹 전극(56)이 오믹 접촉 가지(44)를 구비하도록 형성하기 위해 제1 개구(63) 형성시 제1 개구(63)의 모양을 오믹 접촉 패드(45) 및 오믹 접촉 가지(44)에 대응하게 형성할 수 있다.
전류 차단층이 생략되었지만 오믹 접촉 가지(54, 44)로 인해 전류가 옆으로 더 잘 퍼질 수 있고, 전류의 원활한 흐름과 전류 분포의 균등성이 향상될 수 있다. 또한, 오믹 접촉 가지(54, 44)로 인해 제2 오믹 전극(52)과 제1 오믹 전극(56)의 거리가 가까워지며 동작 전압 강하에 기여할 수 있다.
도 50은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면이다.
반도체 발광소자는 도전막 및 전류 차단층이 삭제된 점을 제외하고는 도 38 내지 도 46에서 설명된 반도체 발광소자와 실질적으로 동일하다. 따라서 중복된 설명은 생략한다.
제2 오믹 전극(52)이 제2 반도체층(50)과 접촉한다. p형 반도체층(예: Mg 도핑된 GaN)인 제2 반도체층(50)과 금속 간의 오믹 접촉을 이루기 위해 제2 오믹 전극(52)은 제2 반도체층(50)의 일함수보다 큰 일함수를 가지는 금속(예: Ni, Au, Pt)으로 이루어질 수 있다. 또한 후속 열처리 공정을 수행하여 오믹 접촉을 향상시킬 수 있다.
도전막 또한 빛을 흡수하므로 도전막을 삭제하여 빛흡수량을 감소할 수 있다. 전류 차단층을 삭제하여 반사층(91) 형성시, 특히 분포 브래그 리플렉터 형성시 단차를 감소하는 이점이 있다.
다만, 본 예와 같이, 전류확산을 위한 도전막(예: ITO)이 없는 경우 실질적으로 제2 반도체층(50)이 p-GaN인 경우에 적용되기 보다는, 다른 고농도 p-doping이 가능한 GaAs, InP 반도체 발광소자에서는 위와 같은 구성도 생각해 볼 수 있다.
도 51은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면으로서, 본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72,74,75) 및 제2 전극부(81,82,84,85)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 도 51에는 제1 전극부(71,72,74,75) 및 제2 전극부(81,82,84,85)가 모두 복수의 반도체층을 기준으로 기판의 반대 측에 배치된 예가 제시되었지만, 본 예는 기판이 제거된 반도체 발광소자에도 적용될 수 있다. 예를 들어, 수직형 반도체 발광소자로서, 기판이 제거되어 노출된 제1 반도체층의 아래에 n측 본딩 전극이 위치하는 반도체 발광소자에도 본 예가 적용될 수 있다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성된다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막, 제1 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 클래드막을 포함할 수 있다.
제1 전극부(71,72,74,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부부(81,82,84,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다.
추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 제1 반도체층(30) 측으로 반사하도록 비도전성 반사막(91) 위에 형성된다. 제1 전극부(71,72,74,75) 및 제2 전극부(81,82,84,85) 중의 적어도 하나는 하부전극(71,81) 및 연결전극(72,74,82,84)을 포함한다. 하부전극(71,81)은 비도전성 반사막(91)에 형성된 개구(62,63)에 의해 적어도 일부가 노출되며, 복수의 반도체층(30,40,50)과 전기적으로 연결된다. 연결전극(72,74,82,84)은 비도전성 반사막(91) 위에 형성되며, 개구(62,63)를 통해 각각 하부전극(71,81)과 전기적으로 연결된다. 예를 들어, 비도전성 반사막(91)에는 전류 공급이 원활하도록 복수의 개구(62,63)가 형성되며, 제1 연결전극(72,74)은 제1 반도체층(30)으로 통하는 복수의 개구(63)를 연결하며, 제2 연결전극(82,84)은 제2 반도체층(50)으로 통하는 다른 복수의 개구(62)를 연결한다. 개구(62,63)는 반도체 발광소자의 상측 뿐만아니라 측면으로 개방된 경우도 포함한다.
추가의 반사막(95)은 비도전성 반사막(91) 위에 형성되며, 연결전극(72,74,82,84)을 덮는다. 비도전성 반사막(91)에 의해 활성층(40)으로부터 발생된 빛을 많이 복수의 반도체층(30,40,50) 측으로 반사하지만, 일부의 빛이 비도전성 반사막(91)을 투과하거나 누설될 수 있다. 추가의 반사막(95)은 이와 같이 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 반도체 발광소자의 빛손실을 감소하고 휘도를 향상한다.
연결전극(72,74,82,84)으로의 전자 또는 정공을 공급하기 위한 여러 수단이 고려될 수 있다. 일 예로, 제1 전극부와 제2 전극부 중의 적어도 하나(하부전극 및 연결전극을 구비하는 전극)는 상부전극(75,85)을 포함할 수 있다. 상부전극(75,85)은 추가의 반사막(95) 위에 형성되며, 추가의 반사막(95)에 형성된 개구(64,65)를 통하여 연결전극(72,74,82,84)에 전기적으로 연결된다. 개구(64,65)는 반도체 발광소자의 상측 뿐만아니라 측면으로 개방된 경우도 포함한다.
본 예에서 제1 전극부 및 제2 전극부는 각각 하부전극(71,81), 연결전극(72,74,82,84) 및 상부전극(75,85)을 구비한다. 제1 전극부의 하부전극(71; 제1 하부전극)은 복수의 반도체층(30,40,50)이 일부 제거되어 노출된 제1 반도체층(30)에 접한다. 제2 전극부의 하부전극(81; 제2 하부전극)은 제2 반도체층(50) 위에 구비된다. 일 예로, 제1 하부전극(71) 및 제2 하부전극(81)은 복수의 섬 형태로 발광면(복수의 반도체층(30,40,50)을 위에서 관찰할 때의 평면)에 대체로 균등하게, 또는 대칭적으로 배열된다. 이와 다르게, 제1 하부전극(71) 및 제2 하부전극(81) 중 적어도 하나가 띠 형상으로 뻗는 실시예도 가능하다.
제2 하부전극(81)에 의해서도 활성층(40)에서 생성된 빛의 일부가 흡수될 수 있으므로, 바람직하게는 이를 방지하기 위하여, 제2 하부전극(81) 아래에 빛흡수 방지막(41)이 구비된다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
도 52는 비도전성 반사막(900)으로부터 빛이 투과될 가능성이 큰 부분의 일예를 설명하는 도면으로서, 비도전성 반사막(900) 아래의 구조물들(예: 전극 700, 800, 단차 등)로 인해 비도전성 반사막(900)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 비도전성 반사막(900)은 분포 브래그 리플렉터를 구비할 수 있다. 분포 브래그 리플렉터는 다층의 물질층으로 이루어질 수 있으며, 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다.
예를 들어, 분포 브래그 리플렉터는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어 질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 수 있다. 그러나 비도전성 반사막(900)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 52에 예시된 바와 같이, 비도전성 반사막(900) 아래의 전극들(700,800)과 단차로 인해 비도전성 반사막(900)의 각 물질층이 설계된 두께로 형성되기 어려운 영역(점선으로 표시됨)이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛(L11,L12)이 투과될 수 있다.
다시 도 51을 참조하면, 추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 빛손실을 감소하고 반도체 발광소자의 휘도를 향상한다. 예들 들어, 추가의 반사막(95)은 빛흡수 감소를 위해 비금속으로 또는 비도전성 물질로 형성되는 것이 좋고, 단일의 유전체막으로 이루어질 수 있지만 반사율을 높이기 위해서는 다층 구조를 가지는 것이 좋다. 다층 구조의 일 예로, 추가의 반사막(95)은 제2 분포 브래그 리플렉터(95a)를 포함할 수 있다. 또한, 추가의 반사막(95)은 제2 분포 브래그 리플렉터(95a)와 비도전성 반사막(91) 사이에 하부 유전체막(95b) 및 제2 분포 브래그 리플렉터(95a)와 상부전극(75,85) 사이의 상부 유전체막(95c) 중 적어도 하나를 포함할 수 있다. 하부 유전체막(95b)은 연결전극(72,74,82,84)을 덮어서 높이차를 완화할 수 있다. 제2 분포 브래그 리플렉터(95a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 하부 유전체막(95b) 및 상부 유전체막(95c)은 제2 분포 브래그 리플렉터(95a)보다 굴절률이 작은 물질로 형성하여 추가의 반사막(95)이 광 웨이브 가이드 구조를 가지도록 구성하는 것도 고려할 수 있다. 한편, 하부 유전체막(95b)은 연결전극(72,74,82,84)과 접하므로 연결전극(72,74,82,84)과 접합력이 좋은 물질로 선택되는 것이 바람직하며, 상부 유전체막(95c)은 상부전극(75,85)과 접합력이 좋은 물질로 선택되는 것이 바람직하다.
본 개시는 추가의 반사막(95)을 금속막으로 형성하는 것도 배제하지 않는다. 이 경우, 추가의 반사막(95)은 개구가 형성될 부분을 피하여 형성되는 것이 바람직하며, 하부 유전체막(95b) 및 상부 유전체막(95c)에 의해 전기적으로 절연될 수 있다. 또한, 추가의 반사막(95)을 부분적으로, 예를 들어, 비도전성 반사막(91)의 특정 영역(예를 들어 단차 또는, 높이차가 심한 영역)에만 형성하는 실시예도 가능하다.
제1 전극부의 상부전극(75; 제1 상부전극) 및 제2 전극부의 상부전극(85; 제2 상부전극)은 추가의 반사막(95) 위에 구비된다. 예를 들어, 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치되며, 추가의 반사막(95)에 형성된 개구를 통해 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 전기적으로 연결된다. 제1 상부전극(75)-제1 연결전극(72,74)-제1 하부전극(71)을 통해 제1 반도체층(30)에 전자가 공급되며, 제2 상부전극(85)-제2 연결전극(82,84)-제2 하부전극(81)을 통해 제2 반도체층(50)에 정공이 공급된다. 제1 상부전극(75) 및 제2 상부전극(85)은 유테틱 본딩용 전극 또는 솔더링용 전극일 수 있다.
반도체 발광소자는 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수를 감소시킨다. 또한, 비도전성 반사막(91)에 골고루 형성된 복수의 개구(62,63)를 통한 연결전극(72,74,82,84)-하부전극(71,81) 구조에 의해 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 따라서, 전류확산을 위해 제1 반도체층(30) 및/또는 제2 반도체층(50) 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수가 더욱 감소된다. 또한, 비도전성 반사막(91)으로 투과된 빛까지도 추가의 반사막(95)으로 반사하여 휘도 향상에 기여한다.
한편, 제1 연결전극(72,74) 및 제2 연결전극(82,84)이 개구(62,63)를 통해 직접 제1 반도체층(30) 또는 전류확산 도전막(60)에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극(71) 및 제2 하부전극(81)은 연결전극(72,74,82,84)과 제1 반도체층(30) 및 전류확산 도전막(60) 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다. 또한, 비도전성 반사막(91)에 개구(62,63) 형성시 하부전극(71,81)의 상면이 영향을 받아 전기적 접촉이 저하될 수 있다. 이를 방지하기 위해 하부전극(71,81)을 순차로 적층된 접촉층/반사층/확산방지층/산화방지층/식각방지층을 구비하도록 하며, 식각방지층은 개구(62,63) 형성 공정에서 식각되지 않는 보호층으로 역할을 하고, 개구(62,63) 형성 이후에 습식식각으로 식각방지층을 제거하여 산화방지층 노출한 후, 연결전극(72,74,82,84)이 산화방지층에 접촉하도록 할 수 있다. 이와 비슷하게 추가의 반사막(95)에 개구(64,65)를 형성하는 공정에서 개구(64,65)로 연결전극(72,74,82,84)이 일부 노출되는데, 연결전극(72,74,82,84)의 상면이 개구(64,65) 형성공정에 영향을 받을 수 있다. 따라서 하부전극(71,81)과 비슷하게 연결전극(72,74,82,84)의 최상층을 식각방지층으로 하는 다층 구조로 형성하는 것도 고려할 수 있다.
도 53 본 개시에 따른 반도체 발광소자의 다른 예를 도시하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72,74,75) 및 제2 전극부(81,82,84,85)를 포함한다. 본 예에서, 비도전성 반사막(91)은 유전체막(91b), 제1 분포 브래그 리플렉터(91a), 클래드막(91c)을 포함한다. 추가의 반사막(95)은 유전체막(95b), 제2 분포 브래그 리플렉터(95a), 클래드막(95c)을 포함한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 제1 하부전극(71)이 접촉하는 제1 반도체층(30)을 노출하기 위해 메사식각으로 홈(61)을 형성하게 되는데, 이로 인해 높이차 있게 되고, 하부전극(71,81)과 같은 구조물로 인해 높이차가 또 생기게 된다. 또한, 비도전성 반사막(91) 위에 연결전극(72,74,82,84)으로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a, 95a)의 증착에 앞서, 일정 두께의 유전체막(91b, 95b)를 형성함으로써, 분포 브래그 리플렉터(91a, 95a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b,95b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b, 95b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63,64,65) 형성공정에 부담이 될 수 있다. 유전체막(91b, 95b)의 두께는 그 뒤에 후속하는 분포 브래그 디플렉터(91a,95a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b,95b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b,95b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b,95b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b,95b)이 설계된 두께로 형성되기 어렵고, 이로 인해 도 52에서 설명한 바와 같이, 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b,95b)는 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막(91,95)으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a,95a)는 각각 유전체막(91b,95b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터(91a,95a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a,95a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
유전체막(91b,95b) 중의 하나 이상 또는 클래드막(91c,95c) 중 하나 이상은 생략될 수 있다. 분포 브래그 리플렉터(91a,95a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b,95b)은 굴절률이 분포 브래그 리플렉터(91a,95a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c,95c) 또한 분포 브래그 리플렉터(91a,95a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-제1 분포 브래그 리플렉터(91a)-클래드막(91c)과, 유전체막(95b)-제1 분포 브래그 리플렉터(95a)-클래드막(95c)이 각각 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a,95a)를 전파부로 보면, 유전체막(91b,95b)과 클래드막(91c,95c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
도 54 내지 도 65는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들로서, 단면들(도 57, 도 59, 도 64)은 도 65의 A-A 선을 따라 취한 단면의 예들)이다. 먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 도 54 및 도 57에 도시된 것과 같이, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
다음으로, 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 이후에 형성될 제2 하부전극(81)에 대응하는 위치에 제2 하부전극(81)보다 약간 큰 폭으로 형성될 수 있다. 빛흡수 방지막(41)은 발광면 전체적으로 골고루 분포되는 것이 바람직하며, p-GaN(예: Mg 도핑된 GaN)이 전류확산이 상대적으로 좋지 않은 점을 고려하여 제2 하부전극(81)이 반도체 발광소자의 가장자리로부터 내측까지 분포되므로 빛흡수 방지막(41)도 이에 따라 형성될 수 있다. 본 예에서 빛흡수 방지막(41)은 복수의 섬 형태로 형성된다. 이와 다른 예로서 제2 하부전극(81)이 가지전극 형상으로 긴 띠 모양으로 형성되는 경우 빛흡수 방지막(41)도 띠 형상으로 형성되는 것도 가능하다.
이후, 도 55에 도시된 것과 같이, ITO와 같은 전도성이 좋은 투광성 물질을 사용하여 제2 반도체층(50) 위에 빛흡수 방지막(41)을 덮는 전류확산 도전막(60)이 형성된다. 다음으로, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 제1 반도체층(30)을 노출하는 복수의 홈(61)을 형성한다. 복수의 홈(61)은 섬 형태로 배열되어 있다. 본 예에서 제1 하부전극(71)이 복수의 섬 형태로 골고루 배치되므로 복수의 홈(61)도 이에 따라 형성되어 있다. 이와 다른 예로서, 제1 하부전극(71)이 가지전극 형상으로 긴 띠 모양으로 형성되는 경우 빛흡수 방지막(41)도 띠 형상으로 형성되는 것도 가능하다.
계속해서, 도 56 및 도 57에 제시된 바와 같이, 증착 방법 등을 통해 복수의 홈(61)으로 노출된 제1 반도체층(30) 위에 제1 하부전극(71)이 형성되며, 빛흡수 방지막(41)에 대응하는 전류확산 도전막(60) 위에 제2 하부전극(81)이 형성된다. 제1 하부전극(71) 및 제2 하부전극(81)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 하부전극(71)과 제2 하부전극(81)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다. 일 예로, 제2 하부전극(81)은 빛흡수 방지막(41)보다 작은 폭으로 형성되며, 제1 하부전극(71)은 홈(61)의 폭보다 작은 폭으로 형성되어 홈(61)의 내측면으로부터 떨어져 있다.
다음으로, 도 58 및 도 59에 도시된 것과 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60)을 덮는 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)이 형성된다. 유전체막(91b) 또는 클래드막(91c)은 생략될 수 있다. 제1 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 제1 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 제1 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 제1 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 제1 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
제1 분포 브래그 리플렉터(91a)와 제1 연결전극(72,74) 및 제2 연결전극(82,84)이 직접 접촉하는 경우에는 제1 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의해 흡수될 수 있다. 따라서, 전술된 것과 같이 제1 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의한 빛흡수가 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 제1 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 제1 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 제1 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 제1 분포 브래그 리플렉터(91a)가 설계된다면, 제1 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
도 60는 개구 형성 공정의 일 예를 설명하는 도면으로서, 전술된 바와 같이, 전류 확산 도전막(60) 위에 비도전성 반사막(91)을 형성하고, 식각공정(예: 플라스마 에칭)을 통해 개구(62,63)를 형성한다. 개구(62,63)는 반도체 발광소자의 상측으로뿐만 아니라 측면으로 개방되는 형태를 배제하는 것은 아니다.
식각공정이 진행됨에 따라 도 60(a)와 같이 개구(62,63; 도 58 및 도 60 참조)가 점차로 형성되며, 도 60(b)에 도시된 바와 같이, 제2 하부전극(81)의 상면 일부가 노출된다. 제1 하부전극(71)도 마찬가지의 과정이 진행될 수 있다. 여기서, 도 60(a)보다 도 60(b)에서 개구(62,63)의 상부 림(rim)과 비도전성 반사막(91)의 상면 간의 높이차가 감소된다. 계속해서 식각공정을 진행하면 도 60(c)와 같이 제2 하부전극(81) 주변이 개구(62)에 의해 노출되며, 개구(62)로 인해 비도전성 반사막(91)에는 경사면이 형성된다. 개구(62,63)에 의해 제1 하부전극(71) 및 제2 하부전극(81)이 노출된다. 개구(62,63)의 폭은 필요에 따라 도 60d와 같이 하부전극(71,81)의 주변을 노출하도록 선택되거나, 도 60b와 같이 하부전극(71,81)의 일부만 노출하도록 선택될 수 있다. 도 60d와 같이 개구(62,63)의 주변을 노출하고 연결전극(72,74,82,84)이 하부전극(71,81)을 감싸도록, 즉 하부전극(71,81)의 상면 및 측면과 접촉하도록 하면 전기적 연결의 안정성이 더 향상될 수 있다. 또한, 열처리를 통해 하부전극(71,81)과 연결전극(72,74,82,84) 간의 연결을 더욱 더 강화 및 안정화할 수도 있다.
도 61은 하부전극(71,81)의 층구조의 일 예를 설명하는 도면으로서, 건식식각공정에 의해 형성된 개구(62,63)의 일부를 확대한 도면이다.
전술된 개구(62,63) 형성을 위한 건식식각공정(제1 식각공정)에서 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 하부전극(71,81)은 복수의 층을 포함할 수 있다. 예를 들어, 제2 하부전극(81)은 p형 반도체층(50)과 전기적으로 연결되는 접촉층(81a)과, 접촉층(81a) 위에 형성되는 산화방지층(81d) 및 산화방지층(81d) 위에 형성되는 식각방지층(81e)을 포함한다. 본 예에서는 제2 하부전극(81)은 투광성 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e)을 포함한다. 제1 하부전극(71)도 제2 하부전극(81)과 동일 또는 유사한 층구성을 가질 수 있다.
접촉층(81a)은 투광성 도전막(60)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다.
식각방지층(81e)은 개구(62,63) 형성을 위한 건식식각공정에서 노출되는 층으로서 본 예에서 식각방지층(81e)이 제2 하부전극(81)의 최상층이다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
한편, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(81d)의 손상을 방지하기 위해 식각방지층(81e)은 이러한 건식식각공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각방지층(81e)의 식각 선택비가 좋지 않은 경우 건식식각공정에서 산화방지층(81d)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각방지층(81e)의 재질로 적합하다. Ni 또는 Cr은 상기 건식식각공정의 식각가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 제2 하부전극(81)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(62,63) 형성을 위한 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(107; 예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각방지층(81e)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 하부전극(81)의 상층, 즉 식각방지층(81e)의 개구(62,63)에 대응하는 부분을 습식식각공정(제2 식각공정)으로 제거하여, 도 61에 도시된 것과 같이, 개구(62,63)에 대응하는 산화방지층(81d)이 노출된다. 물질은 식각방지층(81e)과 함께 식각되어 제거된다. 이와 같이, 물질이 제거됨으로써 하부전극(71,81)(93)과 연결전극(72,74,82,84) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다.
한편, 개구(62,63) 형성을 위해 제1 식각공정이 습식식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식식각공정에서와 마찬가지로, 비도전성 반사막(91)에 습식식각공정으로 개구(62,63)를 형성할 때, 산화방지층(81d) 보호를 위해 식각방지층(81e)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각방지층(81e)의 재질로 적합하다. 이후, 후속되는 다른 습식식각공정(제2 식각공정)에 의해 개구(62,63)에 대응하는 식각방지층(81e)이 제거될 수 있다.
계속해서, 도 59, 도 62에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 제1 연결전극(72,74), 제2 연결전극(82,84)이 증착된다. 복수의 개구(62,63) 중 일부(63)는 제1 반도체층(30)을 노출하는 복수의 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 복수의 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 접촉층 및 반사층을 포함할 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다. 또는, 하부전극(71,81)을 노출하는 개구(62,63) 형성공정과 마찬가지로 후술될 추가의 반사막(95)에 개구(64,65; 도 65 참조)를 형성하는 공정에서 추가의 반사막 측 개구(64,65)로 노출되는 연결전극(72,74,82,84)의 상층이 전기적 접촉에 좋지 않은 영향을 받을 수 있다. 따라서, 연결전극(72,74,82,84)도 하부전극(71,81)과 마찬가지로 다층 구조로, 예를 들어, 접촉층/반사층/확산방지층/산화방지층/식각방지층으로 구성될 수 있으며, 이들은 각각 하부전극(71,81)의 전술된 재질로 선택될 수 있다.
연결전극(72,74,82,84)의 형상, 패턴은 다양하게 변경가능하다. 바람직하게는, 제1 연결전극(72,74)은 발광면 전체적으로 골고루 배치된 제1 하부전극(71)을 연결하기 위해 복수의 개구(63)를 연결하도록 형성된다. 제2 연결전극(82,84)은 발광면 전체적으로 골고루 배치된 제2 하부전극(81)을 연결하기 위해 복수의 개구(62)를 연결하도록 형성된다. 본 예시에서 제1 연결전극(72,74) 및 제2 연결전극(82,84) 중 적어도 하나는 비도전성 반사막(91) 위에서 폐루프(closed loop) 형상으로 형성되어 발광면 전체적으로 전류 균일성이 더 향상된다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끊어진 폐루프 형상도 포함한다. 폐루프 형상의 외측 제2 연결전극(82)과 내측 제2 연결전극(84)이 구비되며, 내외측 제2 연결전극(82,84) 사이에 폐루프 형상의 외측 제1 연결전극(72)이 구비되며, 내측 제2 연결전극(84) 내측에 내측 제1 연결전극(74)이 추가로 더 구비되어 있고, 내측 제2 연결전극(84)으로부터 중심 돌기(85)가 돌출되어 내측 제1 연결전극(74)의 내측으로 뻗어 있다.
이와 같이 폐루프 형상의 연결전극(72,74,82,84)은 복수의 개구(62,63)를 연결하여 각 개구(62,63)를 통해 균등한 전류를 공급하면서, 기하학적으로 어느 방향으로나 대체로 균등 또는 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다.
이와 다르게, 스트라이프(stripe) 형태, 또는 핑거(finger) 형상의 제1 연결전극들로 제1 하부전극(71) 측 개구(63)들을 각각 연결하고, 제1 연결전극들 사이에 스트라이프 형태, 또는 핑거 형상의 제2 연결전극들을 배치하여 제2 하부전극(81) 측 개구(62)들을 연결하는 실시예도 물론 가능하다. 또한, 서로 깍지낀 핑거(finger)형태로 제1 연결전극 및 제2 연결전극을 형성하는 것도 물론 가능하다. 이 외에도, 제1 연결전극 및 제2 연결전극의 형상을 다양하게 변경할 수 있다.
다음으로, 도 63 및 도 64에 제시된 바와 같이, 비도전성 반사막(91) 위에 추가의 반사막(95)을 형성한다. 추가의 반사막(95)은 제1 연결전극(72,74) 및 제2 연결전극(82,84) 을 덮도록 형성된다. 추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 휘도를 향상한다. 추가의 반사막(95)이 단일의 절연층(예: SiO2, SiN, TiO2, Al2O3, Su-8 등)으로 이루어질 수도 있지만, 반사율을 향상하기 위해 추가의 반사층은 제2 분포 브래그 리플렉터(95a)를 구비하는 것이 바람직하다. 제2 분포 브래그 리플렉터(95a)는 제1 분포 브래그 리플렉터(91a)보다 작은 두께를 가질 수 있다. 또한, 추가의 반사막(95)은 비도전성 반사막(91)과 제2 분포 브래그 리플렉터(95a) 사이에서 높이차를 감소하는 하부 유전체막(95b)과, 상부전극(75,85)과 제2 분포 브래그 리플렉터(95a) 사이에 상부 유전체막(95c)을 구비하는 것도 좋다. 특히, 상부 유전체막(95c)의 굴절률을 제2 분포 브래그 리플렉터(95a)의 굴절률보다 작게 하여 빛이 상부전극(75,85)에 흡수되는 양을 감소할 수 있다.
이후, 추가의 반사막(95)에 복수의 추가의 반사막 측 개구(64,65)가 형성된다. 추가의 반사막 측 개구(64,65) 형성공정은 비도전성 반사막(91)에 개구(64,65) 형성공정과 비슷하게 건식식각 방법이 사용되며, 이때, 추가의 반사막 측 개구(64,65)로 노출되는 연결전극(72,74,82,84)의 상면이 건식식각의 영향을 받아 전기적 접촉이 저하될 수 있다. 전술된 바와 같이, 연결전극(72,74,82,84)도 하부전극(71,81)과 같이 다층 구조, 예를 들어, 접촉층/반사층/확산방지층/산화방지층/식각방지층을 구비할 수 있다. 예를 들어, 접촉층으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 확산방지층은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 식각방지층으로 Au를 사용하는 경우 추가의 반사막(95)과 접합력이 약할 뿐만아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 추가의 반사막(95)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
복수의 개구(64,65)는 제1 상부전극(75)과 제2 상부전극(85)이 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)과 전기적으로 연결되기 위해 적절한 위치에 형성되며, 추가의 반사막(95)에 형성되는 개구(64,65)는 비도전성 반사막(91)에 형성된 개구(64,65)와 중첩되지 않도록 형성되는 것이 일반적이다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)이 개구(64,65)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)을 연결하고 있다. 따라서 후술될 제1 상부전극(75) 아래의 제1 연결전극(72,74)으로 통하는 개구(65)와 제2 상부전극(85) 아래에 제2 연결전극(82,84)으로 통하는 개구(64)는 서로 섞이지 않고 분리되어 있다(도 65 참조).
다음으로, 도 65에 제시된 바와 같이, 스퍼터링 장비, E-빔 장비 등을 이용하여 추가의 반사막(95) 위에 제1 상부전극(75) 및 제2 상부전극(85)이 증착될 수 있다. 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치된다. 추가의 반사막(95)을 투과하는 일부 빛은 제1 상부전극(75) 및 제2 상부전극(85)에 의해 반사된다. 제1 상부전극(75) 및 제2 상부전극(85)은 추가의 반사막(95)에 형성된 개구(64,65)를 통해 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 연결된다.
제1 상부전극(75) 및 제2 상부전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 유테틱 본딩의 경우에, 제1 상부전극(75) 및 제2 상부전극(85)의 높이 차가 크게 나지 않는 것이 중요하다. 본 예에 따른 반도체 발광소자에 의하면 제1 상부전극(75) 및 제2 상부전극(85)이 추가의 반사막(95) 위에 동일한 공정에 의해 형성될 수 있으므로 양 전극의 높이 차가 거의 없다. 따라서 유테틱 본딩의 경우에 이점을 가진다. 반도체 발광소자가 유테틱 본딩을 통해 외부와 전기적으로 연결되는 경우에, 제1 상부전극(75) 및 제2 상부전극(85)의 최상부는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 상부전극(75) 및 제2 상부전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 상부전극(75) 및 제2 상부전극(85) 순차로 적층된 반사층/확산방지층/솔더링층을 구비할 수 있다. 예를 들어, 반사층은 Ag, Al 등으로 이루어지며, 반사층 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층은 확산방지층은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어질 수 있다. 솔더링층은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로, 또는 열처리된 Sn으로 솔더링층이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
도 66은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 제1 전극부(71,72) 및 제2 전극부(81,82)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 본 예는 기판(10)이 제거되거나 도전성을 가지는 경우에 전극이 기판(10)이 제거된 제1 반도체층(30) 측 또는 도전성 기판(10) 측에 형성되는 반도체 발광소자에도 적용될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
빛흡수 방지막(41)은 제2 반도체층(50) 위에 개구(62)에 대응하여 형성되며, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 복수의 반도체층 위에 형성된다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 비도전성 반사막에는 개구(62,63)가 형성되어 있다.
제1 전극부(71,72)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부(81,82)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부와 제2 전극부 중의 적어도 하나는 하부전극 및 연결전극을 구비한다. 본 예에서 제1 전극부(71,72) 및 제2 전극부(81,82)는 각각 하부전극(71,81) 및 연결전극(72,82)을 포함한다. 연결전극(72,82)은 외부와의 전기적 연결용 전극일 수 있다. 하부전극(71,81)은 금속에 의한 빛흡수 감소를 위해 길게 뻗지 않고, 개구(62,63)에 대응하는 섬(island) 형태를 가지며, 개구(62,63)에 의해 적어도 일부가 노출된다. 연결전극(72,82)은 비도전성 반사막(91) 위에 구비되며, 개구(62,63)를 통해 하부전극(71,81)과 전기적으로 연결된다. 비도전성 반사막(91)에 개구(62,63) 형성시 하부전극(71,81) 상면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 본 예에서, 하부전극(71,81)의 상층을 일부 제거하여 전기적 연결에 좋지 않은 영향을 제거하고, 개구(62,63)를 통한 연결전극(72,82)은 상기 상층이 제거된 하부전극(71,81)과 접촉한다.
이와 같은, 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수 손실을 줄일 수 있다. 또한, 비도전성 반사막(91)과 복수의 반도체층(30,40,50) 사이에 금속 구조물의 길이나 넓이를 감소하여 빛흡수 손실을 줄일 수 있다. 전류확산을 향상하기 위해 하부전극(71,81) 및 개구(62,63)의 개수 및 분포를 변경할 수 있다.
도 67 및 도 68은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들로서, 제2 전극부(81,82)를 중심으로 설명되며, 제1 전극부(71,72)도 마찬가지의 과정이 진행될 수 있다.
도 67는 개구(62) 형성 공정의 일 예를 설명하는 도면으로서, 전술된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)을 형성하고, 식각공정(예: 플라스마 에칭)을 통해 개구(62)를 형성한다. 개구(62)는 반도체 발광소자의 상측으로뿐만 아니라 측면으로 개방되는 형태를 배제하는 것은 아니다. 식각공정이 진행됨에 따라 도 67(a)와 같이 개구(62)가 점차로 형성되며, 도 67(b)에 도시된 바와 같이, 제2 하부전극(81)의 상면 일부가 노출된다. 여기서, 도 67(a)보다 도 67(b)에서 개구(62)의 상부 림(rim; 91r1)과 비도전성 반사막(91)의 상면 간의 높이차가 감소된다. 계속해서 식각공정을 진행하면 도 67(c)와 같이 제2 하부전극(81) 주변이 개구(62)에 의해 노출되며, 개구(62)로 인해 비도전성 반사막(91)에는 경사면이 형성된다. 그 결과, 개구(62)에 의해 제2 하부전극(81)이 노출된다. 개구(62)의 폭은 필요에 따라 도 67d와 같이 제2 하부전극(81)의 주변을 노출하도록 선택되거나, 도 67b와 같이 제2 하부전극(81)의 일부만 노출하도록 선택될 수 있다. 도 67d와 같이 개구(62)의 주변을 노출하고 제2 연결전극(82)이 제2 하부전극(81)을 감싸도록, 즉 제2 하부전극(81)의 상면 및 측면과 접촉하도록 하면 전기적 연결의 안정성이 더 향상될 수 있다. 또한, 열처리를 통해 제2 하부전극(81)과 제2 연결전극(82) 간의 연결을 더욱더 강화 및 안정화할 수도 있다. 또한, 비도전성 반사막(91)이 식각되어 노출된 면이 개구(62)의 상부림을 이루는데, 도 67(b)에서 상부림(91r1)보다 도 67d에서 상부림(91r2)의 높이차가 더욱 감소되어 후속 공정(특히, 비도전성 반사막 형성 공정)에 더 유리한 점이 있다.
도 68은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면으로서, 건식식각공정에 의해 형성된 개구(62)의 일부를 확대한 도면이다. 전술된 개구(62) 형성을 위한 건식식각공정(제1 식각공정)에서 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 제2 하부전극(81)은 복수의 층을 포함할 수 있다. 본 예에서는 제2 하부전극(81)은 전류확산 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e; 보호층)을 포함한다. 반사층(81b)는 생략될 수 있다. 또한, 반사층(예; Al)을 두껍게 형성하는 경우, 반사층이 터지거나 삐져 나오는 문제 등을 방지하기 위해 반사층/확산방지층을 복수회 형성(예; Al/Ni/Al/Ni/Al/Ni)하여 각 반사층을 너무 두껍게 형성하지 않도록 하고, 확산방지층이 터짐 방지의 기능까지 하는 실시예도 고려할 수 있다. 제1 하부전극(71)도 제2 하부전극(81)과 동일 또는 유사한 층구성을 가질 수 있다.
접촉층(81a)은 전류확산 도전막(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(81e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서 본 예에서 식각방지층(81e)이 제2 하부전극(81)의 최상층이다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
예를 들어, 접촉층(81a)은 5A~500A의 두께를 가질 수 있고, 반사층(81b)은 500A~10000A 정도의 두께를 가질 수 있고, 확산방지층(81c)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방지층(81d)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 식각방지층(81e)은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 하부전극은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
한편, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 제1 하부전극(71)도 마찬가지의 과정이 진행될 수 있다. 건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(81d)의 손상을 방지하기 위해 식각방지층(81e)은 이러한 건식식각공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각방지층(81e)의 식각 선택비가 좋지 않은 경우 건식식각공정에서 산화방지층(81d)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각방지층(81e)의 재질로 적합하다. Ni 또는 Cr은 상기 건식식각공정의 식각가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 제2 하부전극(81)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(62) 형성을 위한 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각방지층(81e)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 제2 하부전극(81)의 상층, 즉 식각방지층(81e)의 개구(62)에 대응하는 부분을 습식식각공정(제2 식각공정)으로 제거하여, 도 68에 도시된 것과 같이, 개구(62)에 대응하는 산화방지층(81d)이 노출된다. 물질은 식각방지층(81e)과 함께 식각되어 제거된다. 이와 같이, 물질이 제거됨으로써 제2 하부전극(81)과 제2 연결전극(82) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다. 제1 하부전극(71) 및 개구(63)에 대해서도 마찬가지 과정 또는 구성이 적용될 수 있음은 물론이다.
한편, 개구(62) 형성을 위해 제1 식각공정이 습식식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식식각공정에서와 마찬가지로, 비도전성 반사막(91)에 습식식각공정으로 개구(62)를 형성할 때, 산화방지층(81d) 보호를 위해 식각방지층(81e)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각방지층(81e)의 재질로 적합하다. 이후, 후속되는 다른 습식식각공정(제2 식각공정)에 의해 개구(62)에 대응하는 식각방지층(81e)이 제거될 수 있다.
계속해서, 도 67d에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 제2 연결전극(82)이 증착되며 개구(62)를 채운다(83), 마찬가지로 제1 연결전극(71)이 증착된다. 개구 중 일부(63)는 제1 반도체층(30)을 노출하는 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72) 및 제2 연결전극(82)은 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다.
한편, 도 66에 제시된 바와 같이, 연결전극(72,82)이 개구(62,63)를 통하는 것으로 설명되었지만, 개구(62,63)를 채우는 별개의 전기적 연결(도 66에서 점선으로 표시됨)을 형성하고, 연결전극(72,82)은 비도전성 반사막(91) 위에서 전기적 연결을 덮도록 형성되는 실시예도 물론 가능하다. 연결전극(72,82)은 하부전극(71,81)과 안정적인 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있다. 연결전극(72,82)은 각각 외부전극과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급하고 제2 반도체층(50)에 전공을 공급할 수 있다.
이와 같은 반도체 발광소자의 제조방법에 의하면, 하부전극(71,81)과 연결전극(72,82) 사이에 전기적 접촉을 저해하는 물질이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다. 또한, 비도전성 반사막(91)과의 접합력이 좋으면서 연결전극(72,82)과의 좋은 전기적 접촉을 이루는 하부전극(71,81)을 구비하는 반도체 발광소자를 제조할 수 있다.
도 69는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면으로서, 제1 연결전극(72) 및 제2 연결전극(82)은 비도전성 반사막(91) 위에서 서로 떨어져 있다. 제1 연결전극(72) 및 제2 연결전극(82)은 외부전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 제1 연결전극(72) 및 제2 연결전극(82)은 어느 정도 면적을 가지도록 형성되어 있어서 비도전성 반사막(91)에 의해 반사되지 못한 빛을 반사한다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 연결전극(72) 및 제2 연결전극(82)은 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.
본 예에서, 제1 연결전극(72)은 제1 패드부(72a) 및 제1 전류확산부(72b)를 포함하며, 제2 연결전극(82)은 제2 패드부(82a) 및 제2 전류확산부(82b)를 포함한다. 제1 패드부(72a) 및 제1 전류확산부(72b)는 일체로 형성되며, 제2 패드부(82a) 및 제2 전류확산부(82b)도 일체로 형성된다. 도 69에서 점선은 구분을 위한 참조선이며, 실재 물리적으로 분리되어 있는 선을 의미하는 것이 아니다. 제1 패드부(72a)는 비도전성 반사막(91)에 형성된 복수의 개구를 통해 복수의 제1 하부전극(71)을 연결하며, 제1 패드부(72a)는 외부전극과 본딩될 수 있다. 제1 전류확산부(72b)은 제1 패드부(72a)로부터 뻗으며 복수의 제1 하부전극(71)을 연결한다. 제2 패드부(82a)는 제1 전류확산부(72b) 둘레에 형성되어 복수의 제2 하부전극(81)을 연결하며, 외부전극과 본딩될 수 있다. 제2 전류확산부(82b)는 제2 패드부(82a)로부터 이어져 제1 패드부(72a) 둘레에 형성되며, 복수의 제2 하부전극(81)을 연결한다. p측이 상대적으로 전류확산이 더 문제되므로, 제2 연결전극(82)을 발광면 가장자리 둘레로 형성하고, 내측에 제1 연결전극(72)을 형성하는 것을 고려할 수 있다. 도 69에 제시된 바와 같이, 제2 하부전극(81) 아래에 빛흡수 방지막이 생략되는 것도 고려할 수 있으며, 이 경우 빛흡수 방지막 형성공정이 생략되어 공정상 이점이 있다.
도 70은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 섬형(island type) 제1 하부전극(71) 및 복수의 섬형 제2 하부전극(81)을 구비하며, 이에 대응하는 비도전성 반사막(91)에는 복수의 개구(62,63)가 형성된다. 섬형(island type)은 원형, 삼각형, 사각형 등의 다각형과 같이 대체로 일 측으로 길게 연장(extending)되지 않는 형상을 의미한다. 제2 연결전극(82)은 복수의 개구(62)를 통해 제2 하부전극(81)을 연결하며, 제1 연결전극(72)을 복수의 개구(63)를 통해 제1 하부전극(71)을 연결한다. 제2 하부전극(81) 아래에 각각 빛흡수 방지막(41)이 구비될 수 있으며, 개구(62,63)에 대응하는 하부전극(71,82)의 최상층(예: 식각 방지층)이 제거되어 연결전극(72,82)과 접촉한다.
본 예와 다르게 하부전극(71,81)이 생략되고 제1 연결전극(72)이 제1 반도체층(30)과 직접 접촉하고, 제2 연결전극(82)이 전류확산 도전막(60; 예: ITO)과 직접접촉하는 경우 전기적 접촉이 좋지 못할 수 있다. 예를 들어, 연결전극(72,82)의 최하층이 될 수 있는 Cr 또는 Ti가 ITO에 접촉하는 경우 접촉 저항이 좋지 못할 수 있다. 이는 후술될 비도전성 반사막(91)에 개구를 형성하는 공정에 의해서 ITO의 표면 및 노출된 제1 반도체층(30)의 표면에 손상을 입힐 가능성이 커서 접촉저항이 커질 가능성이 크기 때문이다.
본 예에서는 제1 반도체층(30)과 제1 연결전극(72) 사이에 제1 하부전극(71)을 개재시키고, 전류확산 도전막(60)과 제2 연결전극(82) 사이에 제2 하부전극(81)을 개재시켜서, 전기적 연결을 안정화하고, 접촉저항을 감소한다. 한편, 비도전성 반사막(91)에 개구(62,63)를 형성하는 공정에서 하부전극(71,81)의 상면이 영향을 받아 전기적 연결이 좋지 못하게 될 수도 있는데, 본 예에서는 이것을 방지하기 위해 하부전극(71,81)은 개구 형성을 위한 식각 공정에서 하부의 층구조를 보호하도록 상부에 식각방지층(보호층)을 구비하며, 개구(62,63) 형성 이후 개구(62,63)에 대응하는 식각방지층을 제거하고 연결전극(72,82)과 하부전극(71,81)을 연결한다. 예를 들어, 하부전극(71,81)은 접촉층/반사층/확산방지층(장벽층)/산화방지층)/식각방지층(보호층)을 구비할 수 있다. 제1 하부전극(71) 및 제2 하부전극(81)이 반드시 동일한 층구성을 가질 필요는 없다.
본 예에서는 복수의 개구(62,63)가 전류 공급 통로로 제공되고, 하부전극(71,81)이 복수의 개구(62,63)에 각각 대응하는 복수의 섬 형태로 형성되며, 빛흡수 방지막(41)에 의해 전류확산을 향상한다. 또한, 하부전극(71,81)은 연결전극(72,82)과 복수의 반도체층 간에 원활한 전류 공급이 되도록 하며 동작 전압을 낮춘다.
비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 클래드막을 포함할 수 있다. 비도전성 반사막(91)의 층 구성에 대해서는 더 후술된다.
도 71은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 제1 연결전극(72) 및 제2 연결전극(82)과 절연되도록 비도전성 반사막(91) 위에 형성된 중립막(92)을 포함한다. 중립막(92) 양극 및 음극의 전류가 인가되지 않으며, 절연물질이거나 금속이거나 모두 가능하며, 빛의 반사 또는 방열 용도로 사용될 수 있다. 본 예에서 중립막(92)은 제1 연결전극(72) 및 제2 연결전극(82)과 떨어져 금속으로 형성되는 방열패드(92)이다. 방열패드(92)는 제1 연결전극(72) 및 제2 연결전극(82)이 외부전극과 전기적으로 연결될 때, 외부전극이 구비된 외부 기기에 접촉하여 방열통로로 사용될 수 있다.
본 예와 같이, 제1 하부전극(71) 및 제2 하부전극(81)의 상층(예; 식각방지층)을 제거하지 않고 연결전극과 접하는 예도 가능하다. 예를 들어, 식각 방지층 또는 보호층이 개구 형성공정에서 전기적 접촉을 저해하는 물질을 형성하지 않거나, 그 물질의 양이 극히 미미한 경우 상층부를 제거하지 않고 그대로 연결하는 실시예도 가능하다.
한편, 제1 하부전극(71) 및 제2 하부전극(81)이 섬 형태를 가지지만, 발광면 전체적으로 편중되지 않고 골고루 분포하는 것이 전류균일성 향상을 위해 좋다. 그러나 제1 연결전극(72) 및 제2 연결전극(82)이 복수의 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 각각 연결하면서 서로 떨어지게 설계하기가 곤란하게 되는 경우가 있을 수 있다. 본 예에서는 제1 가지전극(78) 및 제2 가지전극(88)을 도입하여 전류확산 향상을 하되, 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 적절히 혼용하여 가지전극이 불필요하게 증가되는 것을 방지한다.
도 72는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 제1 전극부(71,72,75), 제2 전극부(81,82,85), 비도전성 반사막(91), 중립막(95)을 포함한다. 본 예에서 중립막(95)은 절연물질로 이루어진 절연막(95)이다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하고, 제2 전극부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 비도전성 반사막(91)은 활성층(40)에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 개구(62,63)가 형성되어 있다. 절연막(95)은 연결전극(72,82)을 덮도록 비도전성 반사막(91) 위에 형성되며, 개구(64,65)가 형성되어 있다. 제1 전극부와 제2 전극 중의 적어도 하나는 비도전성 반사막 측 개구(62,63)에 의해 적어도 일부가 노출되는 하부전극과, 비도전성 반사막(91) 위에 구비되며 개구(62,63)를 통해 하부전극과 전기적으로 연결되는 연결전극과, 절연막(95) 위에 구비되며, 절연막 측 개구(64,65)를 통해 연결전극과 전기적으로 연결되는 상부전극을 구비한다. 본 예에서, 제1 전극부(71,72,75)는 제1 하부전극(71), 제1 연결전극(72) 및 제1 상부전극(75)을 구비한다. 제2 전극부(81,82,85)는 제2 하부전극(81), 제2 연결전극(82) 및 제2 상부전극(85)을 구비한다.
본 예에서, 개구(62,63)에 의해 하부전극(71,81)의 주변이 노출되며, 연결전극(72,82)은 하부전극(71,81)의 상면 및 측면에 접한다. 이로 인해 전기적 연결의 안정성이 더 향상될 수 있다. 개구(62,63) 형성시 하부전극(71,81) 최상층으로서 식각방지막은 그 아래의 산화방지막을 보호하며, 개구 형성 이후 습식식각으로 제거되어 산화방지막이 노출되며, 연결전극(72,82)이 산화방지막에 접촉할 수 있다.
제1 연결전극(72) 및 제2 연결전극(82)은 접촉층 및 반사층을 포함할 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다. 다른 예로, 연결전극(72,82)은 접촉층(예: Cr,Ti 등)/반사층(예; Al,Ag 등)/확산방지층(예;Ni 등)/본딩층(예; Au/Sn 합금, Au/Sn/Cu 합금, Sn, 열처리된 Sn 등)으로 구성될 수 있다.
비도전성 반사막(91)은 단일 유전체층 또는 분포 브래그 리플렉터를 포함한 다층 구조로 형성될 수 있다. 절연막(95)은 연결전극(72,82)을 절연하며, SiO2와 같은 물질로 형성될 수 있다.
도 73은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 하부전극(71)은 비도전성 반사막(91)에 형성된 개구(63)에 의해 적어도 일부가 노출되며, 식각되어 노출된 제1 반도체층(30)에 접촉한다. 하부전극(81)은 비도전성 반사막(91)에 형성된 개구(62)에 의해 적어도 일부가 노출되며, 전류확산 도전막(60)에 접촉한다. 연결전극(72,82)은 비도전성 반사막(91) 위에 형성되며, 개구(62,63)를 통해 각각 하부전극(71,81)과 전기적으로 연결된다. 예를 들어, 비도전성 반사막(91)에는 전류 공급이 원활하도록 복수의 개구(62,63)가 형성되며, 제1 연결전극(72)은 제1 반도체층(30)으로 통하는 복수의 개구(63)를 연결하며, 제2 연결전극(82)은 전류확산 도전막(60)으로 통하는 다른 복수의 개구(62)를 연결한다. 개구(62,63)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다.
절연막(95)은 연결전극(72,82)을 덮도록 비도전성 반사막(91) 위에 형성된다. 연결전극(72,82)으로의 전자 또는 정공을 공급하기 위한 여러 수단이 고려될 수 있다. 본 예에서 제1 전극부와 제2 전극부는 각각 절연막(95) 위에 상부전극(75,85)을 포함한다. 상부전극(75,85)은 절연막(95)에 형성된 개구(64,65)를 통하여 연결전극(72,82)에 전기적으로 연결된다. 개구(64,65)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다.
상부전극(75,85)은 외부전극과 유테틱 본딩, 솔더링, 와이어 본딩 등으로 방법으로 전기적으로 연결될 수 있다. 상부전극(75,85)이 절연막(95) 위에 구비되므로, 제1 연결전극(72) 및 제2 연결전극(82)이 비도전성 반사막(91) 위에서 형태나 분포가 더욱 자유롭게 설계될 수 있다, 따라서 복수의 섬 형태로 형성되는 제1 하부전극(71) 및 제2 하부전극(81)도 위치를 특별히 제한하지 않고, 발광면 전체적으로, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)이 제1 상부전극(75) 및 제2 하부전극(81) 아래에 모두 형성될 수 있다. 일 예로, 제1 하부전극(71) 및 제2 하부전극(81)은 복수의 섬 형태로 발광면(복수의 반도체층(30,40,50)을 평면상(top view)으로 관찰할 때의 평면)에 대체로 균등하게, 또는, 발광면의 중심을 기준으로 대칭적으로 배열될 수 있다(예; 도 80 참조). 물론 일부의 제1 하부전극(71) 및 제2 하부전극(81)이 띠 형상으로 뻗는(extending) 실시예도 가능하다. 따라서, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 노출된 제1 반도체층(30)에 길게 n측 가지전극을 형성하거나, 전류확산 도전막 위에 길게 p측 가지전극을 형성하지 않아도 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 골고루 분포하게 할 수 있어서 전류분포의 균일화를 달성하면서도 금속에 의한 빛흡수 감소에 더 유리한 구조가 된다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성된다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막(91b), 제1 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)는 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
유전체막(91b) 및 클래드막(91c) 중 하나 이상은 생략될 수 있다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
도 74는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 중립막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다. 본 예에서 중립막(95)는 빛손실 감소를 위한 추가의 반사막(95)이다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다.
추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 제1 반도체층(30) 측으로 반사하도록 비도전성 반사막(91) 위에 형성되며, 연결전극(72,82)을 덮는다. 비도전성 반사막(91)에 의해 활성층(40)으로부터 발생된 빛을 많이 복수의 반도체층(30,40,50) 측으로 반사하지만, 일부의 빛이 비도전성 반사막(91)을 투과하거나 누설될 수 있다. 추가의 반사막(95)은 이와 같이 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 반도체 발광소자의 빛손실을 감소하고 휘도를 향상한다.
도 75는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면으로서, 비도전성 반사막(900) 아래의 구조물들(예: 전극 700, 800, 단차 등)로 인해 비도전성 반사막(900)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 비도전성 반사막(900)은 분포 브래그 리플렉터를 구비할 수 있다. 분포 브래그 리플렉터는 다층의 물질층으로 이루어질 수 있으며, 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 그러나 비도전성 반사막(900)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 75에 예시된 바와 같이, 비도전성 반사막(900) 아래의 전극들(700,800)과 단차 또는 높이차로 인해 비도전성 반사막(900)의 각 물질층이 설계된 두께로 형성되기 어려운 영역(점선으로 표시됨)이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛(L11,L12)이 투과될 수 있다.
다시 도 74을 참조하면, 예들 들어, 추가의 반사막(95)은 빛흡수 감소를 위해 비금속으로 또는 비도전성 물질로 형성되는 것이 좋고, 단일의 유전체막으로 이루어질 수 있지만 반사율을 높이기 위해서는 다층 구조를 가지는 것이 좋다. 다층 구조의 일 예로, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)를 포함할 수 있다. 또한, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)와 비도전성 반사막(91) 사이에 하부 유전체막(95b) 및 분포 브래그 리플렉터(95a)와 상부전극(75,85) 사이의 상부 유전체막(95c) 중 적어도 하나를 포함할 수 있다. 하부 유전체막(95b)은 연결전극(72,82)을 덮어서 높이차를 완화할 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 도 73에서 설명된 분포 브래그 리플렉터(91a)와 동일 유사한 구조를 가질 수 있다. 또는, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다.
하부 유전체막(95b) 및 상부 유전체막(95c)은 분포 브래그 리플렉터(95a)보다 굴절률이 작은 물질로 형성하여 추가의 반사막(95)이 광 웨이브 가이드 구조를 가지도록 구성하는 것도 고려할 수 있다. 한편, 하부 유전체막(95b)은 연결전극(72,82)과 접하므로 연결전극(72,82)과 접합력이 좋은 물질로 선택되는 것이 바람직하며, 상부 유전체막(95c)은 상부전극(75,85)과 접합력이 좋은 물질로 선택되는 것이 바람직하다.
본 개시는 추가의 반사막(95)이 금속막을 포함하는 것을 배제하지 않는다. 예를 들어, 반사율이 좋은 금속(Al, Ag)으로 금속 반사막(95a)를 형성하되, 개구(64,65)가 형성될 부분을 피하여 형성되는 것이 바람직하다. 이 경우, 하부 유전체막(95b) 및 상부 유전체막(95c)에 의해 금속 반사막(95a)이 전기적으로 절연될 수 있다. 또한, 추가의 반사막(95)을 부분적으로, 예를 들어, 비도전성 반사막(91)의 특정 영역(예를 들어 단차 또는, 높이차가 심한 영역)에만 형성하는 실시예도 가능하다.
제1 상부전극(75) 및 제2 상부전극(85)은 추가의 반사막(95) 위에서 서로 대향하게 배치되며, 추가의 반사막(95)에 형성된 개구(64,65)를 통해 각각 제1 연결전극(72) 및 제2 연결전극(82)에 전기적으로 연결된다. 제1 상부전극(75)-제1 연결전극(72)-제1 하부전극(71)을 통해 제1 반도체층(30)에 전자가 공급되며, 제2 상부전극(85)-제2 연결전극(82)-제2 하부전극(81)을 통해 제2 반도체층(50)에 정공이 공급된다. 제1 상부전극(75) 및 제2 상부전극(85)은 유테틱 본딩용 전극 또는 솔더링용 전극일 수 있다. 추가의 반사막(95)위에 상부전극(75,85)과 떨어진 방열패드(92)가 구비될 수 있다.
반도체 발광소자는 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수를 감소시킨다. 또한, 비도전성 반사막(91)에 골고루 섞이도록 형성된 복수의 개구(62,63)를 통한 연결전극(72,82)-하부전극(71,81) 구조에 의해 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 따라서, 전류확산을 위해 제1 반도체층(30) 및/또는 제2 반도체층(50) 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수가 더욱 감소된다. 또한, 비도전성 반사막(91)으로 투과된 빛까지도 추가의 반사막(95)으로 반사하여 휘도 향상에 기여한다.
도 76은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다. 본 예에서, 비도전성 반사막(91)은 유전체막(91b), 제1 분포 브래그 리플렉터(91a), 클래드막(91c)을 포함한다. 추가의 반사막(95)은 유전체막(95b), 제2 분포 브래그 리플렉터(95a), 클래드막(95c)을 포함한다.
비도전성 반사막(91)에 형성된 개구(62,63)를 통해 연결전극(72,82)과 하부전극(71,81)이 접촉한다. 추가의 반사막(95)에 형성된 개구(64,65)를 통해 상부전극(75,85)이 연결전극(72,82)에 접촉한다.
비도전성 반사막(91)은 예를 들어, 도 73에서 설명된 비도전성 반사막의 구성을 가질 수 있고, 추가의 반사막(95)은 예를 들어, 도 74에서 설명된 추가의 반사막의 구성을 가질 수 있다.
제1 연결전극(72) 및 제2 연결전극(82)은 서로 교대로 배치된 스트라이프 형태일 수 있다. 또는, 깍지낀 핑거(finger) 형태를 가질 수 있다. 또 다른 예로, 제1 연결전극(72) 및 제2 연결전극(82) 중 적어도 하나는 폐루프(closed loop) 형태를 가질 수 있다.
상부전극(75,85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링, 와이어 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 상부전극(75,85) 중 적어도 하나는 다층 구조를 가질 수 있다. 본 예에서 제1 상부전극(75) 및 제2 상부전극(85)은 각각 다층을 구비한다.
예를 들어, 유테틱 본딩의 경우에, 상부전극의 최상부(85a,85b)는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 상부전극(75) 및 제2 상부전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 상부전극(75) 및 제2 상부전극(85) 순차로 적층된 반사층(75c,85c)/확산방지층(75b,85b)/솔더링층(75a,85a)을 구비할 수 있다. 예를 들어, 반사층(75c,85c)은 Ag, Al 등으로 이루어지며, 반사층(75c,85c) 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층(75b,85b)은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어지며, 솔더 물질이 복수의 반도체층 측으로 침투하는 것을 방지한다. 솔더링층(75a,85a)은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로 이루어지거나, 또는, 열처리된 Sn으로 솔더링층(75a,85a)이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
상부전극(75,85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 상부전극(75,85)의 층구조의 또 다른 예로서, 상부전극(75,85)은 제1 층(75c,85c)과 제2 층(75b,85b)을 구비한다. 제1 층(75c,85c)은 반도체 발광소자가 외부전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이 때 제2 층(75b,85b)은 제1 층(75c,85c)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 제1 층(75c,85c)은 Al, Ag로 이루어져 추가의 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 제2 층(75b,85b)은 Ti, Ni, Cr, W, TiW와 같은 물질로 이루어져 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 제1 층(75c,85c)과 제2 층(75b,85b)은 이 기능들의 다양한 조합으로 형성될 수 있다. 바람직하게는, Cr, Ti, Ni 등과 같은 금속으로 제1 층(75c,85c) 아래에 접촉층(도시되지 않음)을 더 구비하여 추가의 반사막과의 결합력을 향상시킬 수 있다. 바람직하게는, 그리고 일반적으로, 상부전극(75,85)은 최상층(75a,85a)을 구비한다. 최상층(75a,85a)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn, Sn, 열처리된 Sn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
도 77 내지 도 80은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하는 도면들로서, 도 80에 도시된 A-A 선을 따른 단면의 일 예로 도 76을 참조할 수 있다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다(도 76 참조). 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
다음으로, 도 77에 제시된 바와 같이, 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 이후에 형성될 제2 하부전극(81)에 대응하는 위치에 제2 하부전극(81)보다 약간 큰 폭으로 형성될 수 있다. 빛흡수 방지막(41)은 발광면 전체적으로 골고루 분포되는 것이 바람직하며, p-GaN(예: Mg 도핑된 GaN)이 전류확산이 상대적으로 좋지 않은 점을 고려하여 제2 하부전극(81)이 반도체 발광소자의 가장자리로부터 내측까지 분포되므로 빛흡수 방지막(41)도 이에 따라 형성될 수 있다. 본 예에서 빛흡수 방지막(41)은 복수의 섬 형태로 형성된다.
이후, 도 77에 도시된 것과 같이, ITO와 같은 전도성이 좋은 투광성 물질을 사용하여 제2 반도체층(50) 위에 빛흡수 방지막(41)을 덮는 전류확산 도전막(60)이 형성된다. 다음으로, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 제1 반도체층(30)을 노출하는 복수의 홈(61)을 형성한다. 복수의 홈(61)은 섬 형태로 배열되어 있다. 본 예에서 제1 하부전극(71)이 복수의 섬 형태로 골고루 배치되므로 복수의 홈(61)도 이에 따라 형성되어 있다.
계속해서, 증착 방법 등을 통해 복수의 홈(61)으로 노출된 제1 반도체층(30) 위에 제1 하부전극(71)이 형성되며, 빛흡수 방지막(41)에 대응하는 전류확산 도전막(60) 위에 제2 하부전극(81)이 형성된다. 제1 하부전극(71) 및 제2 하부전극(81)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 하부전극(71)과 제2 하부전극(81)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다. 일 예로, 제2 하부전극(81)은 빛흡수 방지막(41)보다 작은 폭으로 형성되며, 제1 하부전극(71)은 홈(61)의 폭보다 작은 폭으로 형성되어 홈(61)의 내측면으로부터 떨어져 있다.
하부전극(71,81)은 다층구조를 가질 수 있고, 개구(62,63)에 대응하는 식각 방지층이 제거되어 동작전압의 상승을 방지하는 구조(예; 도 68 참조)를 가질 수 있다. 빛흡수 감소 측면에서 하부전극(71,81)의 총면적, 또는 평면도 상으로 관찰할 때의 평면적에 대한 하부전극(71,81)의 총면적의 비율이 낮은 것이 좋지만, 하부전극(71,81)의 총면적 또는 상기 비율이 감소하면 동작전압이 상승하는 경향이 있다. 한편, 전류공급이 균일해질수록 발광효율이 좋아져서 휘도가 향상될 수 있다. 본 예와 같이 개구(62,63)에 대응하는 하부전극(71,81)의 식각방지층을 제거하여 동작전압 상승을 막는 구조를 가지는 경우는 그렇지 않은 비교예의 경우에 비하여, 빛흡수 감소, 동작전압 상승 억제, 휘도향상 측면에서 유리하다. 예를 들어, 본 예와 비교예의 반도체 발광소자가 동일한 평면적을 가진다고 할 때, 본 예에서 하부전극을 비교예보다 총면적이 작게 하여도 상기 동작전압 상승을 막는 구조로 인해 동작전압이 비교예보다 더 높지 않게 할 수 있다. 따라서 동작전압을 더 높게 하지 않으면서 빛흡수가 더 감소되어 휘도가 더 좋을 수 있다. 다른 관점에서 본 예와 비교예에서 하부전극의 총면적이 동등하다면, 본 예가 동작전압이 더 낮을 수 있다.
다음으로, 도 78에 제시된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60)을 덮는 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)이 형성된다(도 76 참조). 유전체막(91b) 또는 클래드막(91c)은 생략될 수 있다. 제1 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 제1 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 제1 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 제1 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 제1 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
제1 분포 브래그 리플렉터(91a)와 제1 연결전극(72,74; 도 79 참조) 및 제2 연결전극(82,84; 도 79 참조)이 직접 접촉하는 경우에는 제1 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의해 흡수될 수 있다. 따라서, 전술된 것과 같이 제1 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의한 빛흡수가 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 제1 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 제1 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 제1 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 제1 분포 브래그 리플렉터(91a)가 설계된다면, 제1 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
이후, 비도전성 반사막(91)에 복수의 개구(62,63)가 형성된다. 개구 형성공정의 일 예로, 도 67에서 설명된 방법이 사용될 수 있다. 또한, 하부전극(71,81)의 층구조의 일 예로 도 68에서 설명된 층구조가 채택될 수 있다. 물론 식각방지층을 제거하지 않는 실시예도 가능하다.
계속해서, 도 79에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 제1 연결전극(72,74), 제2 연결전극(82,84)이 증착된다. 복수의 개구(62,63) 중 일부(63)는 제1 반도체층(30)을 노출하는 복수의 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 복수의 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 다층 구조를 가질 수 있다(예; 도 72 설명 참조)
연결전극(72,74,82,84)의 형상, 패턴은 다양하게 변경가능하다. 바람직하게는, 제1 연결전극(72,74)은 발광면 전체적으로 골고루 배치된 제1 하부전극(71)을 연결하기 위해 복수의 개구(63)를 연결하도록 형성된다. 제2 연결전극(82,84)은 발광면 전체적으로 골고루 배치된 제2 하부전극(81)을 연결하기 위해 복수의 개구(62)를 연결하도록 형성된다. 본 예에서 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 각각 비도전성 반사막(91) 위에서 폐루프(closed loop) 형상으로 형성되어 발광면 전체적으로 전류 균일성이 더 향상된다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끊어진 폐루프 형상도 포함한다. 폐루프 형상의 외측 제2 연결전극(82)과 내측 제2 연결전극(84)이 구비되며, 내외측 제2 연결전극(82,84) 사이에 폐루프 형상의 외측 제1 연결전극(72)이 구비되며, 내측 제2 연결전극(84) 내측에 내측 제1 연결전극(74)이 추가로 더 구비되어 있고, 내측 제2 연결전극(84)으로부터 중심 돌기(86)가 돌출되어 내측 제1 연결전극(74)의 내측으로 뻗어 있다.
이와 같이 폐루프 형상의 연결전극(72,74,82,84)은 복수의 개구(62,63)를 연결하여 각 개구(62,63)를 통해 균등한 전류를 공급하면서, 기하학적으로 어느 방향으로나 대체로 균등 또는 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다.
이와 다르게, 스트라이프(stripe) 형태, 또는 핑거(finger) 형상의 제1 연결전극들로 제1 하부전극(71) 측 개구(63)들을 각각 연결하고, 제1 연결전극들 사이에 스트라이프 형태, 또는 핑거 형상의 제2 연결전극들을 배치하여 제2 하부전극(81) 측 개구(62)들을 연결하는 실시예도 물론 가능하다. 또한, 서로 깍지낀 핑거(finger)형태로 제1 연결전극 및 제2 연결전극을 형성하는 것도 물론 가능하다. 이 외에도, 제1 연결전극 및 제2 연결전극의 형상을 다양하게 변경할 수 있다.
다음으로, 도 80에 제시된 바와 같이, 비도전성 반사막(91) 위에 중립막으로서 절연막(95) 또는 추가의 반사막을 형성한다. 절연막(95)은 제1 연결전극(72,74) 및 제2 연결전극(82,84)을 덮도록 형성된다. 절연막(95)이 단일의 절연층(예: SiO2, SiN, TiO2, Al2O3, Su-8 등)으로 이루어질 수도 있지만, 반사율을 향상하기 위해 제2 분포 브래그 리플렉터(95a; 예: 도 74 참조)를 구비하는 것도 가능하다. 이 경우, 제2 분포 브래그 리플렉터는 제1 분포 브래그 리플렉터보다 작은 두께를 가질 수 있다. 또한, 절연막(95)은 하부 유전체막/제2 분포 브래그 리플렉터/상부 유전체막을 구비하는 것도 좋다. 특히, 상부 유전체막의 굴절률을 제2 분포 브래그 리플렉터의 굴절률보다 작게 하여 빛이 상부전극(75,85)에 흡수되는 양을 감소할 수 있다.
이후, 절연막(95)에 개구(64,65)가 형성된다. 개구(64,65)는 제1 상부전극(75)과 제2 상부전극(85)이 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)과 전기적으로 연결되기 위해 적절한 위치에 형성되며, 절연막(95)에 형성되는 개구(64,65)는 비도전성 반사막(91)에 형성된 개구(64,65)와 중첩될 수도 있지만 중첩되지 않도록 형성되는 것이 일반적이다.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연막(95) 위에 제1 상부전극(75) 및 제2 상부전극(85)이 증착될 수 있다. 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치된다. 절연막(95)을 투과하는 일부 빛은 제1 상부전극(75) 및 제2 상부전극(85)에 의해 반사된다. 제1 상부전극(75) 및 제2 상부전극(85)은 개구(64,65)를 통해 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 연결된다. 제1 상부전극(75) 및 제2 상부전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 제1 상부전극 및 제2 상부전극(85)은 도 76에서 설명된 것과 같은 다층 구조를 가질 수 있다.
도 81은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 제1 연결전극(72,74) 및 제2 연결전극(82,84) 모두 완전한 폐루프 형상(끊어지거나 분기가 없는 폐루프)을 가져서 전류 균일성 향상에 매우 좋다. 평면도 상에서 발광면의 중심에 가장 가까운 폐루프는 제1 연결전극(74)이며, 폐루프 형상의 제1 연결전극(74)의 내측에 섬형 제2 연결전극(86)이 있다. 제2 상부전극(85)으로부터 돌기(85a)가 연장되며 개구(64)를 통해 섬형 제2 연결전극(86)과 전기적으로 연결된다. 따라서 중심에서도 정공의 공급이 충분히 되고 그 결과 균일성이 더 향상된다. 돌기(85a)는 도 80에서 노치(85a)와 마찬가지로 n측 및 p측을 식별하는 표지로 사용될 수 있다.
도 82는 본 예에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 평면도 상으로 관찰할 때, 발광면의 대략 중심에는 제2 하부전극으로 통하는 개구(62a)가 형성되어 있고, 개구(62a) 주변에는 다른 제2 하부전극과 통하는 복수의 개구(62b)가 형성되어 있다. 평면도 상에서 발광면의 중심에 가장 가까운 폐루프는 제2 연결전극(84)이며, 복수의 개구(62a)를 연결한다. 개구(62a)는 십자 형상의 연장부에 의해 제2 연결전극(84)에 연결되어 있다.
이와 같이, 개구(62a)를 동일 극성의 통로가 되는 복수의 개구(62b)의 내측에 두면, 내측에 개구(62a)가 없는 경우에 비하여 발광을 더 증가시키는 기능을 한다. 이에 대해서는 더 후술된다. 개구(62,63,62a,62b)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 본 예에서 개구(62a)를 기준으로 복수의 개구(62b,63,62)가 대칭적(symmetrically)으로 형성되어 있다. 개구(62,63,62a,62b)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 개구에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
본 예에서 제1 연결 전극(72) 및 제2 연결 전극(82,84)은 폐루프 형상으로 형성되며, 이와 같이 연결 전극 및 개구를 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다.
개구(62a)가 복수의 개구(62b)와 다른 극성의 전류 통로가 되는 경우 개구(62a)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야할 수 있기 때문에 본 예에서는 개구(62a) 및 복수의 개구(62b)는 모두 동일 극성의 전류, 일 예로 정공 공급 통로가 된다. 이와 같이, 개구(62a) 및 복수의 개구(62b)가 모두 정공 공급 통로가 되는 경우, 전자 공급의 관점에서, 제2 연결 전극(84) 내측 아래의 복수의 반도체층에서 전자밀도는 제2 연결 전극(84) 외측의 복수의 반도체층에서의 전자밀도보다 작을 것으로 예측된다. 그러나, 이와 같은 예측과는 반대로 본 예에서는 개구(62a)가 없는 경우에 비하여 제2 연결 전극(84)의 내측 아래의 복수의 반도체층에서 발광이 더 증가하는 것을 확인하였다. 이는 제2 연결 전극(84) 내측 아래의 복수의 반도체층에서 개구(62a)로 인한 상대적으로 높은 밀도의 정공이 상대적으로 정공 밀도가 낮은 영역의 전자를 끌어당겨서 전자와 정공의 재결합률이 증가함으로써 발생된 것으로 추측된다.
이와 같이, 제2 연결 전극(84)의 외측 영역에서는 제1 연결 전극(72), 제2 연결 전극(82) 및 개구(62,63)가 폐루프 형상 배열 및 대칭적 배열로 향상된 균일한 전류 분포를 달성하면서, 제2 연결 전극(84)의 내측에는 개구(62a)를 구비하여 발광을 유지 또는 증가시킬 수 있다. 발광효율 향상을 위해 제2 연결 전극(84)의 면적 또는 개구(62a)와 개구(62b) 사이의 거리의 적합한 값을 찾을 수 있다. 예를 들어, 개구(62a)와 개구(62b) 사이의 거리가 증가하면 제2 연결 전극(84) 및 십자 형상 연장부의 면적이 증가하고 정공 밀도가 상대적으로 높은 영역이 증가한다. 반도체 발광소자의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 제2 연결 전극(84) 및 십자 형상 연장부의 면적이 증가하면 제2 상부전극(85)을 통한 방열에 더 유리할 수 있다. 한편, 정공이 전자를 끌어당겨 발광이 이루어지는 정도는 제2 연결 전극(84) 내측의 면적 또는 개구(62a)와 개구(62b) 사이의 거리 및 개수에 영향을 받을 수 있다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 다른 한편, 제1 상부전극(75) 및 제2 상부전극(85) 중 어느 하나가 비도전성 반사막에 형성되고, 나머지 하나는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다. 또 다른 한편, 제1 상부전극(75)이 메사식각되어 노출된 제1 반도체층 위에 형성되고, 제2 상부전극(85)이 비도전성 반사막 위 또는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다.
도 83은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 84는 도 83에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면이고, 도 85는 도 83에서 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다.
이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 본 예는 기판(10)이 제거되거나 도전성을 가지는 경우에 전극이 기판(10)이 제거된 제1 반도체층(30) 측 또는 도전성 기판(10) 측에 형성되는 반도체 발광소자에도 적용될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
빛흡수 방지막(41)은 제2 반도체층(50) 위에 개구(62)에 대응하여 형성되며, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
비도전성 반사막(91)은 복수의 반도체층 위에 형성되어 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막(91b), 제1 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다. DBR을 포함한 다층구조로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 비도전성 반사막에는 개구(62,63)가 형성되어 있다. 개구(62,63)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다. 비도전성 반사막(91)은 더 후술된다.
절연막(95)은 비도전성 반사막 위에 형성되며, 단일층(예: SiO2) 또는 다층으로 이루어질 수 있다. 절연막은 추가의 반사막으로 기능할 수 있다. 절연막(95)에는 개구(64,65)가 형성되어 있다. 개구(64,65)는 반도체 발광소자의 상측 뿐만 아니라 측면으로 개방된 경우도 포함한다. 금속 반사막을 사용하지 않아 빛흡수를 감소하면서, 복수의 반도체층 측으로 빛의 반사율을 높이기 위해 비도전성 반사막(91) 및 절연막(95) 중 적어도 하나는 분포 브래그 리플렉터(Distributed Bragg Reflector)를 포함하는 것이 바람직하다.
제1 전극부(71,72a,72b,73,77,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부(81,82a,82b,83,87,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부(71,72a,72b,73,77,75)와 제2 전극부(81,82a,82b,83,87,85) 중의 적어도 하나는 절연막(95) 위에 형성된 상부전극(75,85), 상부전극(75,85) 아래의 비도전성 반사막(91)과 절연막(95) 사이에 형성된 섬형(island type) 연결전극(72a,82a), 상부전극(75,85) 아래의 비도전성 반사막(91)과 절연막(95) 사이에서 상부전극(75,85) 바깥으로 뻗는 연장형(extending type) 연결전극(72b,82b), 절연막(95)을 관통하여 상부전극(75,85)과 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)을 각각 연결하는 복수의 상측 전기적 연결(77,87) 그리고 비도전성 반사막(91)을 관통하여 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결(73,83)을 포함한다. 섬형(island type)은 원형, 삼각형, 사각형 등의 다각형과 같이 대체로 일 측으로 길게 연장(extending)되지 않는 형상을 의미한다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 본 예에서, 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)는 복수의 반도체층(30,40,50)을 기준으로 모두 기판(10)의 반대측에 형성된다. 본 예에서, 제1 전극부(71,72a,72b,73,77,75)는 제1 상부전극(75), 제1 섬형 연결전극(72a), 제1 연장형 연결전극(72b), 복수의 상측 제1 전기적 연결(77) 및 복수의 하측 제1 전기적 연결(73)을 포함한다. 제2 전극부(81,82a,82b,83,87,85)는 제2 상부전극(85), 제2 섬형 연결전극(82a), 제2 연장형 연결전극(82b), 복수의 상측 제2 전기적 연결(87) 및 복수의 하측 제2 전기적 연결(83)을 포함한다. 제1 연장형 연결전극(72b)은 제2 상부전극(85) 아래로 뻗고, 제2 연장형 연결전극(82b)은 제1 상부전극(75) 아래로 뻗는다. 연장형 연결전극(72b,82b)의 길이 감소를 위해, 섬형 연결전극(72a,82a)은 연장형 연결전극(72b,82b)이 상부전극(75,85) 바깥으로 뻗는 방향의 반대 측에 위치하는 것이 바람직하다.
본 예에서 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)는 복수의 반도체층과 각 하측 전기적 연결(73,83) 사이에 개재되어 전기적 접촉저항을 감소하며 안정적 전기적 접촉을 이루도록 하부전극(71,81)을 포함한다. 하부전극(71,81)은 금속에 의한 빛흡수 감소를 위해 길게 뻗지 않고, 개구(62,63)에 대응하는 섬(island) 형태를 가진다. 제1 하부전극(71)은 비도전성 반사막(91)에 형성된 개구(63)에 의해 적어도 일부가 노출되며, 식각되어 노출된 제1 반도체층(30)에 접촉한다. 하부전극(81)은 비도전성 반사막(91)에 형성된 개구(62)에 의해 적어도 일부가 노출되며, 전류확산 도전막(60)에 접촉한다. 복수의 하측 제1 전기적 연결(73)은 개구(63)를 관통하며 제1 섬형 연결전극(72a) 및 제1 연장형 연결전극(72b)을 복수의 제1 하부전극(71)에 각각 연결한다. 복수의 하측 제2 전기적 연결(83)은 개구(62)를 관통하며 제2 섬형 연결전극(82a) 및 제2 연장형 연결전극(82b)을 복수의 제2 하부전극(81)에 각각 연결한다.
전술된 절연막(95)은 연결전극(72a,72b,82a,82b)을 덮도록 비도전성 반사막(91) 위에 형성된다. 연결전극(72a,72b,82a,82b)으로의 전자 또는 정공을 공급하기 위한 여러 수단이 고려될 수 있다. 본 예에서 제1 전극부(71,72a,72b,73,77,75)와 제2 전극부(81,82a,82b,83,87,85)는 각각 절연막(95) 위에 상부전극(75,85)을 포함한다. 상부전극(75,85)은 외부전극과 유테틱 본딩, 솔더링, 와이어 본딩 등으로 방법으로 전기적으로 연결될 수 있다. 예를 들어, 상부전극(75,85)은 접촉층(예: Cr,Ti 등)/반사층(예; Al,Ag 등)/확산방지층(예;Ni 등)/본딩층(예; Au/Sn 합금, Au/Sn/Cu 합금, Sn, 열처리된 Sn 등)으로 구성될 수 있다.
상부전극(75,85)이 절연막(95) 위에 구비되므로, 연결전극(72a,72b,82a,82b)이 비도전성 반사막(91) 위에서 형태나 분포가 더욱 자유롭게 설계될 수 있다, 따라서 복수의 섬 형태로 형성되는 제1 하부전극(71) 및 제2 하부전극(81)도 위치를 특별히 제한하지 않고, 발광면 전체적으로, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)이 제1 상부전극(75) 및 제2 하부전극(81) 아래에 모두 형성될 수 있다. 일 예로, 제1 하부전극(71) 및 제2 하부전극(81)은 복수의 섬 형태로 발광면(복수의 반도체층(30,40,50)을 평면상(top view)으로 관찰할 때의 평면)에 대체로 균등하게, 또는, 발광면의 중심을 기준으로 대칭적으로 배열될 수 있다. 본 예에서는, 연결전극(72a,72b,82a,82b)도 금속막이므로 빛흡수 감소를 위해 금속막의 면적 또는 길이를 감소하되, 전류확산을 잘하도록 섬형 연결전극(72a,82a)과 연장형 연결전극(72b,82b)이 조합되어 사용된다. 각 상부전극(75,85) 아래에는 섬형 연결전극(72a,82a)을 배치하고, 상측 전기적 연결(77,87) 및 하측 전기적 연결(73,83)을 통해 아래 방향으로 직접 하부전극(71,81)으로 전류를 공급하고, 연장형 연결전극(72b,82b)은 전술된 바와 같이 서로 다른 극성의 하부전극(75,85) 아래로 각각 뻗은 후, 하측 전기적 연결(73,83)을 통해 하부전극(71,81)으로 전기적으로 연통되도록 한다. 전류확산을 향상하기 위해 하부전극(71,81)의 개수 및 분포를 변경할 수 있다.
이와 같이, 비도전성 반사막(91) 위에 연결전극(72a,72b,82a,82b)을 활용함으로써, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 노출된 제1 반도체층(30)에 길게 n측 가지전극을 형성하거나, 전류확산 도전막 위에 길게 p측 가지전극을 형성하지 않아도 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 골고루 분포하게 할 수 있어서 전류분포의 균일화를 달성하면서도 금속에 의한 빛흡수 감소에 더 유리한 구조가 된다. 또한, 연결전극의 길이나 면적도 최대한 경제적으로 구성함으로써, 불필요하게 금속막이 증가하는 것을 억제하여 결과적으로 휘도 향상에 기여한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)은 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
유전체막(91b) 및 클래드막(91c) 중 하나 이상은 생략될 수 있다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
도 86, 도 87 및 도 88은 본 개시에 따른 반도체 발광소자에서 개구 형성방법 및 하부전극의 일 예를 설명하는 도면들로서, 제2 전극부를 중심으로 설명되며, 제1 전극부도 마찬가지의 과정이 진행될 수 있다.
도 86은 개구 형성 공정의 일 예를 설명하는 도면이고, 도 87은 하부전극 및 개구의 평면상의 분포의 일 예를 설명하는 도면으로서, 전류확산 도전막 위에 비도전성 반사막(91)을 형성하고, 식각공정(예: 플라스마 에칭)을 통해, 도 87에 제시된 바와 같이, 개구(62,63)를 형성한다. 개구(62)는 제2 하부전극(81)에 대응하고, 개구(63)는 복수의 반도체층에 형성된 메사식각 홈(61)과 연통되며, 메사식각 홈(61)에는 제1 하부전극(71)이 형성되어 있다. 개구(62,63)는 반도체 발광소자의 상측으로뿐만 아니라 측면으로 개방되는 형태를 배제하는 것은 아니다. 식각공정이 진행됨에 따라 도 86a와 같이 개구(62)가 점차로 형성되며, 도 86b에 도시된 바와 같이, 제2 하부전극(81)의 상면 일부가 노출된다. 여기서, 도 86a보다 도 86b에서 개구(62)의 상부 림(rim; 91r1)과 비도전성 반사막(91)의 상면 간의 높이차가 감소된다. 계속해서 식각공정을 진행하면 도 86c와 같이 제2 하부전극(81) 주변이 개구(62)에 의해 노출되며, 개구(62)로 인해 비도전성 반사막(91)에는 경사면이 형성된다. 그 결과, 개구(62)에 의해 제2 하부전극(81)이 노출된다. 개구(62)의 폭은 필요에 따라 도 86d와 같이 제2 하부전극(81)의 주변을 노출하도록 선택되거나, 도 86b와 같이 제2 하부전극(81)의 일부만 노출하도록 선택될 수 있다. 도 86d와 같이 개구(62)의 주변을 노출하고 제2 연결전극(82)이 제2 하부전극(81)을 감싸도록, 즉 제2 하부전극(81)의 상면 및 측면과 접촉하도록 하면 전기적 연결의 안정성이 더 향상될 수 있다. 또한, 열처리를 통해 제2 하부전극(81)과 제2 연결전극(82) 간의 연결을 더욱더 강화 및 안정화할 수도 있다. 또한, 비도전성 반사막(91)이 식각되어 노출된 면이 개구(62)의 상부림을 이루는데, 도 86b에서 상부림(91r1)보다 도 86d에서 상부림(91r2)의 높이차가 더욱 작아서 후속 공정(특히, 비도전성 반사막 형성 공정)에 더 유리한 점이 있다.
도 88은 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면으로서, 건식식각공정에 의해 형성된 개구(62)의 일부를 확대한 도면이다. 전술된 개구(62) 형성을 위한 건식식각공정(제1 식각공정)에서 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 제2 하부전극(81)은 복수의 층을 포함할 수 있다. 본 예에서는 제2 하부전극(81)은 전류확산 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e; 보호층)을 포함한다. 반사층(81b)는 생략될 수 있다. 또한, 반사층(예; Al)을 두껍게 형성하는 경우, 반사층이 터지거나 삐져 나오는 문제 등을 방지하기 위해 반사층/확산방지층을 복수회 형성(예; Al/Ni/Al/Ni/Al/Ni)하여 각 반사층을 너무 두껍게 형성하지 않도록 하고, 확산방지층이 터짐 방지의 기능까지 하는 실시예도 고려할 수 있다. 제1 하부전극(71)도 제2 하부전극(81)과 동일 또는 유사한 층구성을 가질 수 있다.
접촉층(81a)은 전류확산 도전막(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(81e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서 본 예에서 식각방지층(81e)이 제2 하부전극(81)의 최상층이다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
예를 들어, 접촉층(81a)은 5A~500A의 두께를 가질 수 있고, 반사층(81b)은 500A~10000A 정도의 두께를 가질 수 있고, 확산방지층(81c)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방지층(81d)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 식각방지층(81e)은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 하부전극은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
한편, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 제1 하부전극(71)도 마찬가지의 과정이 진행될 수 있다. 건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(81d)의 손상을 방지하기 위해 식각방지층(81e)은 이러한 건식식각공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각방지층(81e)의 식각 선택비가 좋지 않은 경우 건식식각공정에서 산화방지층(81d)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각방지층(81e)의 재질로 적합하다. Ni 또는 Cr은 상기 건식식각공정의 식각가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 제2 하부전극(81)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(62) 형성을 위한 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각방지층(81e)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 제2 하부전극(81)의 상층, 즉 식각방지층(81e)의 개구(62)에 대응하는 부분을 습식식각공정(제2 식각공정)으로 제거하여, 도 88에 도시된 것과 같이, 개구(62)에 대응하는 산화방지층(81d)이 노출된다. 물질은 식각방지층(81e)과 함께 식각되어 제거된다. 이와 같이, 물질이 제거됨으로써 제2 하부전극(81)과 제2 연결전극(82) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다. 제1 하부전극(71) 및 개구(63)에 대해서도 마찬가지 과정 또는 구성이 적용될 수 있음은 물론이다.
한편, 개구(62) 형성을 위해 제1 식각공정이 습식식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식식각공정에서와 마찬가지로, 비도전성 반사막(91)에 습식식각공정으로 개구(62)를 형성할 때, 산화방지층(81d) 보호를 위해 식각방지층(81e)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각방지층(81e)의 재질로 적합하다. 이후, 후속되는 다른 습식식각공정(제2 식각공정)에 의해 개구(62)에 대응하는 식각방지층(81e)이 제거될 수 있다.
계속해서, 도 86d에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 제2 연결전극(82)이 증착되며 개구(62)를 채워 하측 제2 전기적 연결(83)이 형성된다. 마찬가지로 제1 연결전극(71) 및 하측 제1 전기적 연결(73)이 형성될 수 있다. 제1 연결전극(72) 및 제2 연결전극(82)은 접촉층 및 반사층을 포함할 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다.
개구 중 일부(63)는 제1 반도체층(30)을 노출하는 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72) 및 제2 연결전극(82)은 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다.
한편, 연결전극이 개구로 연장되어 또는 채워져 하측 전기적 연결이 될 수 있지만, 하측 전기적 연결이 개구(62,63)를 통하도록 형성되고, 연결전극이 별도로 하측 전기적 연결을 덮도록 형성되는 것도 가능하다.
전술된 개구의 높이차를 감소하기 위한 식각 공정은 절연막에 개구 형성에도 적용될 수 있다.
이와 같은 반도체 발광소자의 제조방법에 의하면, 하부전극(71,81)과 하측 전기적 연결 사이에 전기적 접촉을 저해하는 물질이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다. 또한, 비도전성 반사막(91)과의 접합력이 좋으면서 하측 전기적 연결과의 좋은 전기적 접촉을 이루는 하부전극(71,81)을 구비하는 반도체 발광소자를 제조할 수 있다.
도 89는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 절연막(95)의 두께에 따라서는 연장형 연결전극(72b,82b)이 있는 부분과 없는 부분이 높이차가 발생할 수 있는다. 섬형 연결전극(72a,82a)은 개구(64,65)의 상부림의 높이차를 감소하는 공정(예; 도 86 참조)에 의해 비교적 상부림 전체적으로 높이차가 감소될 수 있다. 섬형 연결전극(72a,82a)에 비해 연장형 연결전극(72b,82b)으로 통하는 개구(64,65)는 연장형 연결전극(72b,82b)이 길게 뻗어 있다. 물론, 균일하게 높이차가 감소되는 것이 가능하지만, 연장형 연결전극(72b,82b)의 뻗는 방향과, 그 뻗는 방향에 수직한 방향을 비교할 때, 높이차가 균일하게 감소되지 않아서 요철이 형성되는 것을 고려해야되는 경우가 있을 수 있다. 이러한 높이차는 제1 상부전극(75) 및 제2 상부전극(85)이 외부전극과 본딩되는데 좋지 않은 영향을 줄 수 있다. 본 예와 같이 제1 상부전극(75) 및 제2 상부전극(85)이 각각 연장형 연결전극(72b,82b)과 중첩되지 않게, 또는, 회피하도록 패터닝되어 있다. 이에 의해 제1 상부전극(75) 및 제2 상부전극(85)이 더 평탄하게 형성될 수 있다. 도 90은 도 89에서 상부전극(75,85)이 연장형 연결전극(72b,82b)의 단부를 피하여 패터닝된 일 예를 설명하는 도면으로서, 연장형 연결전극(82b) 위의 개구의 상부림의 높이차 감소가 용하지 않은 경우 도 90에 도시된 바와 같이 상부전극(85)에 연장형 연결전극(82b)의 단부를 회피하는 호, 홈(85a) 또는 노치를 형성할 수 있다.
도 91은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다.
본 예에서 절연막(95)은 추가의 반사막으로 충분히 기능할 수 있도록 다층 구조로 형성된다. 추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 제1 반도체층(30) 측으로 반사하도록 비도전성 반사막(91) 위에 형성되며, 연결전극(72a,72b,82a,82b)을 덮는다. 비도전성 반사막(91)에 의해 활성층(40)으로부터 발생된 빛을 많이 복수의 반도체층(30,40,50) 측으로 반사하지만, 일부의 빛이 비도전성 반사막(91)을 투과하거나 누설될 수 있다. 추가의 반사막(95)은 이와 같이 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 반도체 발광소자의 빛손실을 감소하고 휘도를 향상한다.
도 92는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면으로서, 비도전성 반사막(900) 아래의 구조물들(예: 전극 700, 800, 단차 등)로 인해 비도전성 반사막(900)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 비도전성 반사막(900)은 분포 브래그 리플렉터를 구비할 수 있다. 분포 브래그 리플렉터는 다층의 물질층으로 이루어질 수 있으며, 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 그러나 비도전성 반사막(900)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 92에 예시된 바와 같이, 비도전성 반사막(900) 아래의 전극들(700,800)과 단차 또는 높이차로 인해 비도전성 반사막(900)의 각 물질층이 설계된 두께로 형성되기 어려운 영역(점선으로 표시됨)이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛(L11,L12)이 투과될 수 있다.
다시 도 91을 참조하면, 예들 들어, 추가의 반사막(95)은 빛흡수 감소를 위해 비금속으로 또는 비도전성 물질로 형성되는 것이 좋고, 단일의 유전체막으로 이루어질 수 있지만 반사율을 높이기 위해서는 다층 구조를 가지는 것이 좋다. 다층 구조의 일 예로, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)를 포함할 수 있다. 또한, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)와 비도전성 반사막(91) 사이에 하부 유전체막(95b) 및 분포 브래그 리플렉터(95a)와 상부전극(75,85) 사이의 상부 유전체막(95c) 중 적어도 하나를 포함할 수 있다. 하부 유전체막(95b)은 연결전극(72a,72b,82a,82b)을 덮어서 높이차를 완화할 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 도 84 및 도 85에서 설명된 분포 브래그 리플렉터(91a)와 동일 유사한 구조를 가질 수 있다. 또는, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다.
하부 유전체막(95b) 및 상부 유전체막(95c)은 분포 브래그 리플렉터(95a)보다 굴절률이 작은 물질로 형성하여 추가의 반사막(95)이 광 웨이브 가이드 구조를 가지도록 구성하는 것도 고려할 수 있다. 한편, 하부 유전체막(95b)은 연결전극(72a,72b,82a,82b)과 접하므로 연결전극(72a,72b,82a,82b)과 접합력이 좋은 물질로 선택되는 것이 바람직하며, 상부 유전체막(95c)은 상부전극(75,85)과 접합력이 좋은 물질로 선택되는 것이 바람직하다.
본 개시는 추가의 반사막(95)이 금속막을 포함하는 것을 배제하지 않는다. 예를 들어, 반사율이 좋은 금속(예: Al,Ag)로 금속 반사막(95a)을 형성하되, 개구(64,65)가 형성될 부분을 피하여 형성되는 것이 바람직하다. 이 경우, 하부 유전체막(95b) 및 상부 유전체막(95c)에 의해 금속 반사막(95a)이 전기적으로 절연될 수 있다. 또한, 추가의 반사막(95)을 부분적으로, 예를 들어, 비도전성 반사막(91)의 특정 영역(예를 들어 단차 또는, 높이차가 심한 영역)에만 형성하는 실시예도 가능하다.
제1 상부전극(75) 및 제2 상부전극(85)은 추가의 반사막(95) 위에서 서로 대향하게 배치되며, 추가의 반사막(95)에 형성된 개구(64,65)를 통해 각각 제1 연결전극(72) 및 제2 연결전극(82)에 전기적으로 연결된다. 제1 상부전극(75)-연결전극(72a,72b)-제1 하부전극(71)을 통해 제1 반도체층(30)에 전자가 공급되며, 제2 상부전극(85)-연결전극(82a,82b)-제2 하부전극(81)을 통해 제2 반도체층(50)에 정공이 공급된다. 제1 상부전극(75) 및 제2 상부전극(85)은 유테틱 본딩용 전극 또는 솔더링용 전극일 수 있다. 추가의 반사막(95)위에 상부전극(75,85)과 떨어진 방열패드(92)가 구비될 수 있다.
반도체 발광소자는 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수를 감소시킨다. 또한, 비도전성 반사막(91)에 골고루 섞이도록 형성된 복수의 개구(62,63)를 통한 연결전극(72a,72b,82a,82b)-하부전극(71,81) 구조에 의해 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 따라서, 전류확산을 위해 제1 반도체층(30) 및/또는 제2 반도체층(50) 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수가 더욱 감소된다. 또한, 비도전성 반사막(91)으로 투과된 빛까지도 추가의 반사막(95)으로 반사하여 휘도 향상에 기여한다.
도 93은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72a,72b,73,77,75) 및 제2 전극부(81,82a,82b,83,87,85)를 포함한다. 본 예에서, 비도전성 반사막(91)은 유전체막(91b), 제1 분포 브래그 리플렉터(91a), 클래드막(91c)을 포함한다. 추가의 반사막(95)은 유전체막(95b), 제2 분포 브래그 리플렉터(95a), 클래드막(95c)을 포함한다.
비도전성 반사막(91)에 형성된 개구(62,63)를 통해 연결전극(72a,72b,82a,82b)과 하부전극(71,81)이 접촉한다. 하부전극(71,81)은 다층구조(예; 도 88 참조)를 가질 수 있으며, 개구(62,63)에 대응하는 식각 방지막이 제거되어 있다. 추가의 반사막(95)에 형성된 개구(64,65)를 통해 상부전극(75,85)이 연결전극(72a,72b,82a,82b)에 접촉한다.
비도전성 반사막(91)은 예를 들어, 도 84 및 도 85에서 설명된 비도전성 반사막(91)의 구성을 가질 수 있고, 추가의 반사막(95)은 예를 들어, 도 91에서 설명된 추가의 반사막의 구성을 가질 수 있다.
제1 연장형 연결전극(72b) 및 제2 연장형 연결전극(82b)은 서로 교대로 배치된 스트라이프 형태일 수 있다. 또는, 깍지낀 핑거(finger) 형태를 가질 수 있다. 또 다른 예로, 제1 연장형 연결전극(72b) 및 제2 연장형 연결전극(82b) 중 적어도 하나는 폐루프(closed loop) 형태를 가질 수 있다.
상부전극(75,85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링, 와이어 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결된다. 상부전극(75,85) 중 적어도 하나는 다층 구조를 가질 수 있다. 본 예에서 제1 상부전극(75) 및 제2 상부전극(85)은 각각 다층을 구비한다.
예를 들어, 유테틱 본딩의 경우에, 상부전극(75,85)의 최상부(85a,85b)는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 상부전극(75) 및 제2 상부전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 상부전극(75) 및 제2 상부전극(85) 순차로 적층된 반사층(75c,85c)/확산방지층(75b,85b)/솔더링층(75a,85a)을 구비할 수 있다. 예를 들어, 반사층(75c,85c)은 Ag, Al 등으로 이루어지며, 반사층(75c,85c) 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층(75b,85b)은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어지며, 솔더 물질이 복수의 반도체층 측으로 침투하는 것을 방지한다. 솔더링층(75a,85a)은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로 이루어지거나, 또는, 열처리된 Sn으로 솔더링층(75a,85a)이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
상부전극(75,85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 상부전극(75,85)의 층구조의 또 다른 예로서, 상부전극(75,85)은 제1 층(75c,85c)과 제2 층(75b,85b)을 구비한다. 제1 층(75c,85c)은 반도체 발광소자가 외부전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이 때 제2 층(75b,85b)은 제1 층(75c,85c)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 제1 층(75c,85c)은 Al, Ag로 이루어져 추가의 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 제2 층(75b,85b)은 Ti, Ni, Cr, W, TiW와 같은 물질로 이루어져 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 제1 층(75c,85c)과 제2 층(75b,85b)은 이 기능들의 다양한 조합으로 형성될 수 있다. 바람직하게는, Cr, Ti, Ni 등과 같은 금속으로 제1 층(75c,85c) 아래에 접촉층(도시되지 않음)을 더 구비하여 추가의 반사막과의 결합력을 향상시킬 수 있다. 바람직하게는, 그리고 일반적으로, 상부전극(75,85)은 최상층(75a,85a)을 구비한다. 최상층(75a,85a)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn, Sn, 열처리된 Sn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
도 94는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자에서 연결전극(72a,72b,82a,82b)에 대응하는 하측 전기적 연결(73,83)과 상측 전기적 연결(77,87)이 수직 방향으로 동일 선상에 배치되지 않고 다른 위치에 형성되어 있다.
도 95는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 평면상으로 일 측으로 길게 형성된 직사각 형상을 가진다. 제1 상부전극(75; 예: n측 상부전극)은 본딩을 위해 적당한 면적을 가지되 제2 상부전극(85)보다 작은 면적을 가지며, 전류확산을 위해 제2 상부전극(85; 예: p측 상부전극)은 면적이 더 크고 제1 상부전극(75) 둘레로 뻗어 있다. 제1 연장형 연결전극(72b)은 제1 상부전극(75) 아래에서 제2 상부전극(85) 아래로 뻗어서 전자 공급이 제1 상부전극(75) 아래로만 편중되지 않도록 한다. 이와 같이, 일 측으로 긴 형상에서는 n측 및 p측 중 적어도 하나만 연장형 연결전극(72b)을 가지도록 하는 구성을 고려할 수 있다. 연장형 연결전극(72b)이 생략되는 것도 가능하다.
도 96은 본 개시에 따른 반도체 발광소자에서 하부전극의 일 예를 설명하는 도면으로서, 전술된 도면 및 도 96을 참조하여, 반도체 발광소자의 제조방법이 일 예를 설명한다.
도 83 내지 도 85를 참조하면, 먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다(도 84 참조). 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
다음으로, 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 이후에 형성될 제2 하부전극(81)에 대응하는 위치에 제2 하부전극(81)보다 약간 큰 폭으로 형성될 수 있다. 빛흡수 방지막(41)은 발광면 전체적으로 골고루 분포되는 것이 바람직하며, p-GaN(예: Mg 도핑된 GaN)이 전류확산이 상대적으로 좋지 않은 점을 고려하여 제2 하부전극(81)이 반도체 발광소자의 가장자리로부터 내측까지 분포되므로 빛흡수 방지막(41)도 이에 따라 형성될 수 있다. 본 예에서 빛흡수 방지막(41)은 복수의 섬 형태로 형성된다.
이후, 도 96에 도시된 것과 같이, ITO와 같은 전도성이 좋은 투광성 물질을 사용하여 제2 반도체층(50) 위에 빛흡수 방지막(41)을 덮는 전류확산 도전막(60)이 형성된다. 다음으로, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 제1 반도체층(30)을 노출하는 복수의 홈(61)을 형성한다. 복수의 홈(61)은 섬 형태로 배열되어 있다. 본 예에서 제1 하부전극(71)이 복수의 섬 형태로 골고루 배치되므로 복수의 홈(61)도 이에 따라 형성되어 있다.
계속해서, 증착 방법 등을 통해 복수의 홈(61)으로 노출된 제1 반도체층(30) 위에 제1 하부전극(71)이 형성되며, 빛흡수 방지막(41)에 대응하는 전류확산 도전막(60) 위에 제2 하부전극(81)이 형성된다. 제1 하부전극(71) 및 제2 하부전극(81)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 하부전극(71)과 제2 하부전극(81)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다. 일 예로, 제2 하부전극(81)은 빛흡수 방지막(41)보다 작은 폭으로 형성되며, 제1 하부전극(71)은 홈(61)의 폭보다 작은 폭으로 형성되어 홈(61)의 내측면으로부터 떨어져 있다.
하부전극(71,81)은 다층구조를 가질 수 있고, 개구(62,63)에 대응하는 식각 방지층이 제거되어 동작전압의 상승을 방지하는 구조(예; 도 88 참조)를 가질 수 있다. 빛흡수 감소 측면에서 하부전극(71,81)의 총면적, 또는 평면도 상으로 관찰할 때의 평면적에 대한 하부전극(71,81)의 총면적의 비율이 낮은 것이 좋지만, 하부전극(71,81)의 총면적 또는 상기 비율이 감소하면 동작전압이 상승하는 경향이 있다. 한편, 전류공급이 균일해질수록 발광효율이 좋아져서 휘도가 향상될 수 있다. 본 예와 같이 개구(62,63)에 대응하는 하부전극(71,81)의 식각방지층을 제거하여 동작전압 상승을 막는 구조를 가지는 경우는 그렇지 않은 비교예의 경우에 비하여, 빛흡수 감소, 동작전압 상승 억제, 휘도향상 측면에서 유리하다. 예를 들어, 본 예와 비교예의 반도체 발광소자가 동일한 평면적을 가진다고 할 때, 본 예에서 하부전극을 비교예보다 총면적이 작게 하여도 상기 동작전압 상승을 막는 구조로 인해 동작전압이 비교예보다 더 높지 않게 할 수 있다. 따라서 동작전압을 더 높게 하지 않으면서 빛흡수가 더 감소되어 휘도가 더 좋을 수 있다. 다른 관점에서 본 예와 비교예에서 하부전극의 총면적이 동등하다면, 본 예가 동작전압이 더 낮을 수 있다.
다음으로, 도 84 및 도 85에 제시된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60)을 덮는 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)이 형성된다. 유전체막(91b) 또는 클래드막(91c)은 생략될 수 있다. 제1 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 제1 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 제1 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 제1 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 제1 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
제1 분포 브래그 리플렉터(91a)와 연결전극(72a,72b,82a,82b)이 직접 접촉하는 경우에는 제1 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 연결전극(72a,72b,82a,82b)에 흡수될 수 있다. 따라서, 전술된 것과 같이 제1 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 연결전극(72a,72b,82a,82b)에 의한 빛흡수가 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 제1 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 제1 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 제1 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 제1 분포 브래그 리플렉터(91a)가 설계된다면, 제1 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
이후, 비도전성 반사막(91)에 복수의 개구(62,63)가 형성된다. 개구 형성공정의 일 예로, 도 86 및 도 87에서 설명된 방법이 사용될 수 있다. 또한, 하부전극(71,81)의 층구조의 일 예로 도 88에서 설명된 층구조가 채택될 수 있다. 물론 식각방지층을 제거하지 않는 실시예도 가능하다.
계속해서, 도 83, 도4 및 도 85에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 연결전극(72a,72b,82a,82b)이 증착되며, 하측 전기적 연결(73,83)이 형성된다. 복수의 개구(62,63) 중 일부(63)는 제1 반도체층(30)을 노출하는 복수의 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 하측 전기적 연결(73,83)은 개구(62,63)를 통해 연결전극(72a,72b,82a,82b)과 하부전극(71,81)을 각각 전기적으로 연결한다.
연결전극(72a,72b,82a,82b)은 다층 구조를 가질 수 있으며, 연결전극(72,74,82,84)의 형상, 패턴은 다양하게 변경가능하다. 일 예로 도 83에 제시된 것과 같이, 섬형 연결전극 및 연장형 연결전극을 구비할 수 있으며, 복수의 제2 연장형 연결전극이 서로 나란히 제2 상부전극 아래에서 바깥으로 뻗어 제1 상부전극 아래로 연장되고, 복수의 제1 연장형 연결전극이 복수의 제2 연장형 연결전극 사이에서 서로 나란히 제1 상부전극 아래에서 바깥으로 뻗어 제2 상부전극 아래로 연장된다. 이 외에도, 연결전극의 형상을 다양하게 변경할 수 있다.
다음으로, 비도전성 반사막(91) 위에 중립막으로서 절연막(95) 또는 추가의 반사막을 형성한다. 절연막(95)은 연결전극(72a,72b,82a,82b)을 덮도록 형성된다. 절연막(95)이 단일의 절연층(예: SiO2, SiN, TiO2, Al2O3, Su-8 등)으로 이루어질 수도 있지만, 반사율을 향상하기 위해 제2 분포 브래그 리플렉터를 구비하는 것도 가능하다. 이 경우, 제2 분포 브래그 리플렉터는 제1 분포 브래그 리플렉터보다 작은 두께를 가질 수 있다. 또한, 절연막(95)은 하부 유전체막/제2 분포 브래그 리플렉터/상부 유전체막을 구비하는 것도 좋다. 특히, 상부 유전체막의 굴절률을 제2 분포 브래그 리플렉터의 굴절률보다 작게 하여 빛이 상부전극(75,85)에 흡수되는 양을 감소할 수 있다.
이후, 절연막(95)에 개구(64,65)가 형성된다. 개구(64,65)는 제1 상부전극(75)과 제2 상부전극(85)이 각각 연결전극(72a,72b) 및 연결전극(82a,82b)과 전기적으로 연결되기 위해 적절한 위치에 형성되며, 절연막(95)에 형성되는 개구(64,65)는 비도전성 반사막(91)에 형성된 개구(64,65)와 중첩되거나 중첩되지 않도록 형성될 수 있다.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연막(95) 위에 제1 상부전극(75) 및 제2 상부전극(85)이 증착된다. 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치된다. 절연막(95)을 투과하는 일부 빛은 제1 상부전극(75) 및 제2 상부전극(85)에 의해 반사된다. 제1 상부전극(75) 및 제2 상부전극(85)은 개구(64,65)를 통해 각각 연결전극(72a,72b) 및 연결전극(82a,82b)에 연결된다. 제1 상부전극(75) 및 제2 상부전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 제1 상부전극(75) 및 제2 상부전극(85)은 다층 구조(예: 도 93 참조)를 가질 수 있다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 다른 한편, 제1 상부전극(75) 및 제2 상부전극(85) 중 어느 하나가 비도전성 반사막(91)에 형성되고, 나머지 하나는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다. 또는, 제1 상부전극(75)이 메사식각되어 노출된 제1 반도체층 위에 형성되고, 제2 상부전극(85)이 비도전성 반사막 위 또는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 적어도 하나의 제1 개구 및 적어도 하나의 제2 개구가 형성된 반사층; 적어도 하나의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극; 적어도 하나의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고 제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하며, 제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 반사층 위에서 폐루프(closed loop) 형상으로 형성된 것을 특징으로 하는 반도체 발광소자.
(2) 제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
절연층 대신 제1 연결 전극 및 제2 연결 전극 중 어느 하나를 덮는 도전성 층이 형성되고, 제1 전극 및 제2 전극 중 하나가 도전성 층 위에 형성되는 구조도 본 개시에 포함된다.
(3) 제1 연결 전극과 제2 연결 전극은 모두 폐루프 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
동심(cocentric)을 가지는 복수의 연결 전극 그룹이 하나 이상 형성되는 것도 본 개시에 포함된다. 즉 제1 중심을 공유하는 폐루프 형상의 복수의 연결 전극과, 이들의 바깥에 제2 중심을 공유하는 폐루프 형상의 복수의 연결 전극이 함께 있는 경우도 본 개시에 포함된다.
(4) 제2 연결 전극이 제1 연결 전극의 내측에 위치하는 것을 특징으로 하는 반도체 발광소자.
본 개시는 1개의 제1 연결 전극 및 1개의 제2 연결 전극으로 구성되는 경우도 포함하며, 이 둘 중의 하나가 폐루프 형상을 가지고, 제1 연결 전극이 제2 연결 전극의 내측에 위치하는 경우 또는 반대의 경우도 포함한다.
(5) 반사층에는 복수의 제1 개구 및 복수의 제2 개구가 형성되며, 제1 연결 전극은 복수의 제1 개구를 통해 제1 반도체층에 전기적으로 연결되고, 제2 연결 전극은 복수의 제2 개구를 통해 제2 반도체층에 전기적으로 연결된 것을 특징으로 하는 반도체 발광소자.
(6) 반사층은 비도전성을 가지는 것을 특징으로 하는 반도체 발광소자.
(7) 제1 연결 전극 및 제2 연결 전극 모두 폐루프 형상을 가지며, 절연층에는 적어도 하나의 제3 개구 및 적어도 하나의 제4 개구가 형성되며, 제1 전극은 적어도 하나의 제3 개구를 통해 제1 연결 전극과 전기적으로 연결되고, 제2 전극은 적어도 하나의 제4 개구를 통해 제2 연결 전극과 전기적으로 연결된 것을 특징으로 하는 반도체 발광소자.
(8) 제2 연결 전극은: 폐루프 형상을 가지는 외측 제2 연결 전극; 그리고
외측 제2 연결 전극의 폐루프 내측에 위치하는 내측 제2 연결 전극;을 포함하며, 제1 연결 전극은 외측 제2 연결 전극과 내측 제2 연결 전극의 사이에 위치하는 것을 특징으로 하는 반도체 발광소자.
(9) 제2 연결 전극은 폐루프 형상을 가지고, 제2 연결 전극의 폐루프 내측에는 제2 개구가 위치하지 않는 것을 특징으로 하는 반도체 발광소자.
(10) 제1 연결 전극은 복수의 제1 개구를 폐루프 형상으로 연결하고, 제2 연결 전극은 복수의 제2 개구를 폐루프 형상으로 연결하는 것을 특징으로 하는 반도체 발광소자.
(11) 반사층은: 활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터(Distributed Bragg Reflector);를 포함하는 것을 특징으로 하는 반도체 발광소자.
(12) 반사층은: 복수의 반도체층과 분포 브래그 리플렉터의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막; 그리고 분포 브래그 리플렉터를 기준으로 복수의 반도체층의 반대측에 위치하며, 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 클래드 막; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
반사층이 비도전성 반사막으로 이루어지는 예들을 설명하였지만, 반사층이 도전성 반사막을 포함할 수도 있다. 예를 들어, 클래드층 대신 도전성 반사막이 위치할 수 있다. 이 경우, 도전성 반사막은 제1 연결 전극과 제2 연결 전극의 전기적 차단을 위해 분포 브래그 리플렉터 위에 부분적으로 형성되고, 도전성 반사막 위에 제1 연결 전극 또는 제2 연결 전극이 위치하도록 구성할 수도 있다.
(13) 복수의 반도체층과 유전체막의 사이에, 제2 개구로 이어진 제2 연결 전극과 전기적으로 연결되는 도전막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(14) 평면상으로 관찰할 때, 내측 제2 연결 전극의 일부가 제1 전극 및 제2 전극의 사이에 위치하는 것을 특징으로 하는 반도체 발광소자.
(15) 제2 전극은 내측 제2 연결 전극을 모두 커버하며, 제1 전극은 반사층의 일측 가장 자리에 형성되며, 제1 연결 전극으로부터 돌출되어 제1 전극과 전기적으로 연결되는 연결 가지;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(16) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 적어도 하나의 제1 개구 및 복수의 제2 개구가 형성된 반사층; 적어도 하나의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극; 복수의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고
제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하며, 복수의 제2 개구는 내부 개구(internal opening)와, 내부 개구 주위에 위치하는 적어도 2개의 주변 개구들(peripheral openings)을 포함하며, 내부 개구는 제2 연결 전극에 의해 적어도 2개의 주변 개구들과 전기적으로 연결된 것을 특징으로 하는 반도체 발광소자.
(17) 제2 연결 전극이 제2 반도체층에 정공을 공급하는 것을 특징으로 하는 반도체 발광소자.
(18) 제2 연결 전극이 제2 반도체층에 전자를 공급하는 것을 특징으로 하는 반도체 발광소자.
내부 개구와 주변 개구가 극성 다르게 구성되는 경우도 본 개시에 포함된다. 예를 들어, 도 22 및 도 23에서 설명된 예와 다르게, 제1 전극이 내부 개구와 연결되며, 주변 개구는 제2 전극과 연결되는 경우를 고려할 수 있다.
(19) 제1 연결 전극이 제2 연결 전극을 둘러싸도록 폐루프(closed loop) 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
동심(cocentric)을 가지는 복수의 연결 전극 그룹이 하나 이상 형성되는 것도 본 개시에 포함된다. 즉 제1 중심을 공유하는 폐루프 형상의 복수의 연결 전극과, 이들의 바깥에 제2 중심을 공유하는 폐루프 형상의 복수의 연결 전극이 함께 있는 경우도 본 개시에 포함된다.
(20) 전자와 정공 중의 나머지 하나를 공급하도록 제1 연결 전극 바깥에 위치하는 제3 연결 전극;으로서, 제2 전극과 전기적으로 연결된 제3 연결 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(21) 제2 연결 전극이 복수의 제2 개구를 덮고 있는 것을 특징으로 하는 반도체 발광소자.
(22) 제2 연결 전극은 내부 개구가 적어도 2개의 주변 개구들을 연결하는 연결 가지;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(23) 평면상으로 관찰할 때, 내부 전극은 제1 전극과 제2 전극의 사이에 위치하는 것을 특징으로 하는 반도체 발광소자.
(24) 제1 연결 전극 및 제2 연결 전극 중 적어도 하나를 덮는 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
절연층 대신 제1 연결 전극 및 제2 연결 전극 중 어느 하나를 덮는 도전성 층이 형성되고, 제1 전극 및 제2 전극 중 하나가 도전성 층 위에 형성되는 구조도 본 개시에 포함된다.
(25) 반사층은 비도전성을 가지는 것을 특징으로 하는 반도체 발광소자.
(26) 반사층은: 활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(27) 반사층은: 복수의 반도체층과 분포 브래그 리플렉터의 사이에 위치하며, 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막; 그리고 분포 브래그 리플렉터를 기준으로 복수의 반도체층의 반대측에 위치하며, 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 클래드 막; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
반사층이 비도전성 반사막으로 이루어지는 예들을 설명하였지만, 반사층이 도전성 반사막을 포함할 수도 있다. 예를 들어, 클래드층 대신 도전성 반사막이 위치할 수 있다. 이 경우, 도전성 반사막은 제1 연결 전극과 제2 연결 전극의 전기적 차단을 위해 분포 브래그 리플렉터 위에 부분적으로 형성되고, 도전성 반사막 위에 제1 연결 전극 또는 제2 연결 전극이 위치하도록 구성할 수도 있다.
(28) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 복수의 제1 개구 및 복수의 제2 개구를 가지는 반사층; 반사층 위에서 복수의 제1 개구를 연결하며 복수의 제1 개구를 통해 제1 반도체층과 전기적으로 연결되는 제1 연결 전극; 반사층 위에서 복수의 제2 개구를 통해 제2 반도체층과 전기적으로 연결되는 제2 연결 전극;으로서, 제2 연결 전극에 의해 연결된 복수의 제2 개구가 제1 개구와 순차로 인접한 제1 열 및 제2 열에 배열된 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고 제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(29) 제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(30) 제1 개구와, 제1 열에 위치한 연속한 2개의 제2 개구와, 제2 열에 위치한 제2 개구가 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.
(31) 제1 개구와, 제2 열에 위치한 연속한 2개의 제2 개구와, 제1 열에 위치한 제2 개구가 제1의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.
(32) 제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.
(33) 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제1 연결 전극의 내측에 위치하며, 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며, 제3 연결 전극에 의해 연결되는 3개의 제2 개구와 제1 연결 전극 위치한 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.
(34) 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제2 연결 전극의 외측에 위치하며, 복수의 제1 개구를 연결하는 제3 연결 전극;을 포함하며, 제2 연결 전극은 제1 연결 전극에 순차로 인접하는 제1 열, 제2 열 및 제3 열에 배열된 복수의 제2 개구를 연결하며, 제1 연결 전극에 위치한 하나의 제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제2 개구가 제1의 사각형의 꼭지점을 이루고, 제3 연결 전극에 위치한 제1 개구와, 제3 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제1 개구가 제2의 사각형의 꼭지점을 이루는 것을 특징으로 하는 반도체 발광소자.
(35) 제1의 사각형 및 제2의 사각형이 동일한 형상 및 크기를 가지는 것을 특징으로 하는 반도체 발광소자.
(36) 제1 열에 위치한 하나의 제2 개구와, 제2 열에 위치한 두 개의 제2 개구와, 제3 열에 위치한 하나의 제2 개구가 제3의 사각형의 꼭지점을 이루며, 제2 연결 전극은 제3의 사각형의 형상을 따라 패터닝된 것을 특징으로 하는 반도체 발광소자.
(37) 반사층은: 활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터(Distributed Bragg Reflector); 그리고 분포 브래그 리플렉터의 상측 및 하측 중 적어도 하나에 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막;을 포함하며, 제2 연결 전극은 제1 연결 전극의 외측에 위치하며, 제1 연결 전극의 내측에 위치하며 복수의 제2 개구를 연결하는 제3 연결 전극;을 포함하며, 제1 개구와, 제1 열에 위치한 두 개의 제2 개구와, 제2 열에 위치한 하나의 제2 개구가 사각형의 꼭지점을 이루며, 제1 연결전극 및 제2 연결 전극 중 적어도 하나의 폐루프 형상을 이루는 것을 특징으로 하는 반도체 발광소자.
(38) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제2 반도체층 위에 복수의 섬(plurality of islands)을 가지는 오믹 전극; 활성층으로부터의 빛을 복수의 반도체층 측으로 반사하며, 제1 반도체층을 노출하는 복수의 제1 개구와, 복수의 섬에 각각 대응하여 오믹 전극을 노출하는 복수의 제2 개구를 구비하는 반사층; 반사층 위에서 복수의 제1 개구로 이어져 제1 반도체층과 전기적으로 연결된 제1 연결 전극; 반사층 위에서 복수의 제2 개구로 이어져 오믹 전극과 전기적으로 연결된 제2 연결 전극; 제1 연결 전극과 전기적으로 연결되어 제1 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 그리고 제2 연결 전극과 전기적으로 연결되어 제2 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(39) 제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(40) 오믹 전극은: 복수의 제2 개구에 의해 부분적으로 노출되어 제2 연결 전극과 접촉하는 오믹 접촉 패드; 그리고 오믹 접촉 패드로부터 돌출된 적어도 하나의 오믹 접촉 가지;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(41) 복수의 제1 개구로 노출된 제1 반도체층과 복수의 제1 개구로 이어진 제1 연결 전극의 사이에 개재된 추가의 오믹 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(42) 제2 반도체층과 반사층 사이에 도전막;을 포함하며, 오믹 전극은 도전막 위에서 도전막 및 제2 연결 전극과 접촉하는 것을 특징으로 하는 반도체 발광소자.
(43) 오믹 전극은: 도전막 위에 형성된 접촉층; 접촉층 위에 형성되어 빛을 반사하는 반사 금속층; 반사 금속층 위에 형성되어 반사 금속층의 확산을 방지하는 제1 장벽층; 제1 장벽층 위에 형성된 산화 방지층; 그리고 산화 방지층 위에 형성되며, 반사층과 접하는 제2 장벽층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(44) 제2 반도체층과 오믹 전극 사이에 전류 차단층(current blocking layer);을 포함하는 것을 특징으로 하는 반도체 발광소자.
(45) 제2 개구에 의해 오믹 전극이 부분적으로 노출되며, 반사층이 오믹 전극의 가장자리로 올라오도록 형성된 것을 특징으로 하는 반도체 발광소자.
(46) 제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 폐루프(closed loop) 형상으로 복수의 제1 개구 또는 복수의 제2 개구를 연결하는 것을 특징으로 하는 반도체 발광소자.
(47) 제2 반도체층과 오믹 전극 사이에 위치하는 전류 차단층; 전류 차단층을 덮으며 제2 반도체층과 반사층 사이에 위치하는 투광성 도전막; 그리고 제1 전극 및 제2 전극과 제1 연결 전극 및 제2 연결 전극의 사이에 개재된 절연층;을 포함하며, 반사층은: 활성층으로부터의 빛을 반사하는 분포 브래그 리플렉터(Distributed Bragg Reflector); 그리고 투광성 도전막과 분포 브래그 리플렉터의 사이에 위치하며 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 유전체 막과, 분포 브래그 리플렉터와 절연층 사이에 위치하며 굴절률이 분포 브래그 리플렉터의 유효 굴절률보다 작은 클래드 막; 중 적어도 하나를 포함하며, 오믹 전극은 투광성 도전막 위에서 투광성 도전막 및 제2 연결 전극과 접촉하며, 제1 연결 전극 및 제2 연결 전극 중 적어도 하나는 폐루프(closed loop) 형상으로 복수의 제1 개구 또는 복수의 제2 개구를 연결하고, 오믹 전극은: 복수의 제2 개구에 의해 부분적으로 노출되어 제2 연결 전극과 접촉하는 오믹 접촉 패드; 그리고 오믹 접촉 패드보다 작은 폭으로 오믹 접촉 패드로부터 돌출된 적어도 하나의 오믹 접촉 가지;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(48) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 개구가 형성된 비도전성 반사막; 그리고 비도전성 반사막을 투과한 빛을 제1 반도체층 측으로 반사하도록 비도전성 반사막 위에 형성된 추가의 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 개구에 의해 적어도 일부가 노출되며, 복수의 반도체층과 전기적으로 연결되는 하부전극; 그리고 비도전성 반사막과 추가의 반사막 사이에 형성되며, 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(49) 비도전성 반사막은 제1 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자.
(50) 추가의 반사막은 제2 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자.
(51) 추가의 반사막은 금속 반사막인 것을 특징으로 하는 반도체 발광소자.
(52) 추가의 반사막은: 제2 분포 브래그 리플렉터와 비도전성 반사막 사이의 하부 유전체막; 그리고 제2 분포 브래그 리플렉터 위의 상부 유전체막; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(53) 제1 전극부와 제2 전극부 중의 적어도 하나(하부전극 및 연결전극을 구비하는 전극)는: 추가의 반사막 위에 형성되며, 추가의 반사막에 형성된 개구를 통하여 연결전극에 전기적으로 연결되는 상부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(54) 비도전성 반사막에는 복수의 개구가 형성되며, 연결전극은 복수의 개구를 연결하는 것을 특징으로 하는 반도체 발광소자.
(55) 하부전극은 복수의 섬 형태로 복수의 반도체층 위에 분포된 것을 특징으로 하는 반도체 발광소자.
(56) 연결전극은: 비도전성 반사막에 형성된 개구를 통해 하부전극과 접촉하는 접촉층; 그리고 접촉층 위에 형성되며, 추가의 반사막에 형성된 개구에 대응하는 부분이 제거된 식각방지층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(57) 비도전성 반사막은: 복수의 반도체층과 제1 분포 브래그 리플렉터 사이에 유전체막; 그리고 제1 분포 브래그 리플렉터와 추가의 반사막 사이에 클래드막; 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(58) 하부전극은: 복수의 반도체층과 전기적으로 연통하는 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성되며, 개구에 대응하는 부분이 제거된 식각방지층;을 포함하며, 연결전극은 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
(59) 제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며, 제1 전극부의 하부전극은 식각되어 노출된 제1 반도체층에 형성되고, 제2 하부전극은 제2 반도체층 위에 형성되며, 비도전성 반사막에는 제1 개구 및 제2 개구가 형성되며, 제1 전극부의 연결전극은 제1 개구로 이어져 제1 전극부의 하부전극과 연결되고, 제2 전극부의 연결전극은 제2 개구로 이어져 제2 전극부의 하부전극과 연결되며, 제1 전극부의 상부전극과 제2 전극부의 상부전극은 추가의 반사막 위에서 서로 대향하게 구비되며, 추가의 반사막에 형성된 추가의 복수의 개구를 통해 각각 제1 전극부의 연결전극 및 제2 전극부의 연결전극에 연결되며, 비도전성 반사막은 제1 전극부 및 제2 전극부의 하부전극을 덮은 제1 분포 브래그 리플렉터;를 포함하고, 추가의 반사막은 제1 전극부 및 제2 전극부의 연결전극을 덮는 제2 분포 브래그 리플렉터;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(60) 비도전성 반사막에는 복수의 제1 개구 및 복수의 제2 개구가 형성되며, 제1 전극부의 연결전극은 비도전성 반사막 위에서 복수의 제1 개구를 연결하며, 제2 전극부의 연결전극은 비도전성 반사막 위에서 복수의 제2 개구를 연결하며, 제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 비도전성 반사막 위에서 폐루프(closed loop) 형상으로 형성된 것을 특징으로 하는 반도체 발광소자.
(61) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자.
(62) 하부전극은: 복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성된 식각방지층;을 포함하며, 제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 연결전극이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
(63) 제1 개구에 의해 하부전극 주변이 노출되며, 연결전극은 하부전극의 상면 및 측면에 접하는 것을 특징으로 하는 반도체 발광소자.
(64) 비도전성 반사막은: 분포 브래그 리플렉터(Distributed Bragg Reflector); 복수의 반도체층과 분포 브래그 리플렉터 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고 분포 브래그 리플렉터와 연결전극 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(65) 제2 전극부는 하부전극 및 연결전극을 포함하며, 비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 제1 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
(66) 비도전성 반사막 위에 형성되며, 제1 전극부 및 제2 전극부와 전기적으로 절연되며, 중립막(neutral layer);을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나(하부전극 및 연결전극을 포함하는 전극부)는: 중립막 위에 형성되며 중립막을 관통하여 연결전극과 전기적으로 연결되는 상부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(67) 비도전성 반사막 및 중립막 중 적어도 하나는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(68) 중립막은; 비도전성 반사막 위에 형성된 절연막; 그리고 절연막에 의해 상부전극 및 연결전극과 절연된 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(69) 비도전성 반사막에는 복수의 제1 개구가 형성되며, 제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며, 제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고, 평면도(top view) 상으로 관찰할 때, 중심에 가장 가까운 폐루프 형상의 전극은 제1 전극부의 연결전극이며, 중심에 가장 가까운 폐루프 형상의 제1 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
(70) 비도전성 반사막에는 복수의 제1 개구가 형성되며, 제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며, 제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고, 평면도(top view) 상으로 관찰할 때, 중심에 가장 가까운 폐루프 형상의 전극은 제2 전극부의 연결전극이며, 중심에 가장 가까운 폐루프 형상의 제2 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
(71) 제2 반도체층과 비도전성 반사막 사이에 형성된 전류확산 도전막;을 포함하며, 비도전성 반사막에는 복수의 제1 개구가 형성되고, 제1 전극부는 제1 연결전극 및 식각되어 노출된 제1 반도체층에 접하는 제1 하부전극을 포함하며, 제2 전극부는 제2 연결전극 및 비도전성 반사막에 접하는 제2 하부전극을 포함하며, 제1 연결전극은; 복수의 제1 하부전극을 연결하며 외부와 본딩되는 제1 패드부;와, 제1 패드부로부터 뻗으며 복수의 제1 하부전극을 연결하는 제1 전류확산부(72b);를 포함하며, 제2 연결전극은; 제1 전류확산부(72b) 둘레에 형성되어 복수의 제2 하부전극을 연결하며 외부와 본딩되는 제2 패드부;와 제2 패드부로부터 이어져 제1 패드부 둘레에 형성되며, 복수의 하부전극을 연결하는 제2 전류확산부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(72) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 그리고 비도전성 반사막 위에 형성된 절연막;을 포함하며 제1 전극부와 제2 전극부 중의 적어도 하나는: 절연막 위에 형성된 상부전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에 형성된 섬형(island type) 연결전극; 상부전극 아래의 비도전성 반사막과 절연막 사이에서 상부전극 바깥으로 뻗는 연장형(extending type) 연결전극; 절연막을 관통하여 상부전극과 섬형 연결전극(72a,82a) 및 연장형 연결전극(72b,82b)을 각각 연결하는 복수의 상측 전기적 연결; 그리고 비도전성 반사막을 관통하여 섬형 연결전극 및 연장형 연결전극과 복수의 반도체층을 각각 전기적으로 연결하는 복수의 하측 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(73) 제1 전극부 및 제2 전극부는 각각 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 제2 전극부의 연장형 연결전극은 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자.
(74) 제1 전극부 및 제2 전극부 중 적어도 하나는: 복수의 반도체층과 각 하측 전기적 연결 사이에 개재된 하부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(75) 비도전성 반사막 및 절연막 중 적어도 하나는 분포 브래그 리플렉터(Distributed Bragg Reflector)를 포함하는 것을 특징으로 하는 반도체 발광소자.
(76) 섬형 연결전극은 연장형 연결전극이 상부전극 바깥으로 뻗는 방향의 반대 측에 위치하는 것을 특징으로 하는 반도체 발광소자.
(77) 제1 전극부의 상부전극은 제2 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝되며, 제2 전극부의 상부전극은 제1 전극부의 연장형 연결전극과 중첩되지 않게 회피하도록 패터닝된 것을 특징으로 하는 반도체 발광소자.
(78) 하부전극은: 복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성된 식각방지층;을 포함하며, 제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 하측 전기적 연결이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
(79) 비도전성 반사막에는 각 하측 전기적 연결이 관통하는 개구가 형성되며, 제2 전극부는 하부전극을 포함하며, 비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
(80) 비도전성 반사막과 절연막 중 적어도 하나는: 분포 브래그 리플렉터 하면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고 분포 브래그 리플렉터의 상면에 접하며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(81) 제1 전극부 및 제2 전극부는 각각 상부전극, 복수의 섬형 연결전극, 복수의 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 복수의 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 각 제2 전극부의 연장형 연결전극은 복수의 제1 전극부의 연장형 연결전극 사이에서 제1 전극부의 상부전극 아래로 뻗는 것을 특징으로 하는 반도체 발광소자.
(82) 평면도 상으로 반도체 발광소자는 일 측으로 길게 형성되며, 제1 전극부 상부전극, 섬형 연결전극, 연장형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제2 전극부는 상부전극, 섬형 연결전극, 복수의 상측 전기적 연결 및 복수의 하측 전기적 연결을 포함하며, 제1 전극부의 연장형 연결전극은 제2 전극부의 상부전극 아래로 뻗고, 제2 전극부의 상부전극은 제1 전극부의 상부전극 둘레로 뻗은 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 폐루프 형상의 연결 전극을 통해 전류 공급의 균일성이 향상되어 발광의 균일성이 향상되고, 전류 집중에 의한 소자의 열화가 방지된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 가장 내측의 폐루프 연결 전극의 내측 영역에는 전류 공급을 위한 개구가 위치하지 않아서 발열량이 감소되어 가운데 영역과 다른 영역의 온도차를 감소시켜 장기적 성능 유지에 도움을 준다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 소자에서 전류 공급의 균일성이 향상되고, 금속 반사막에 의한 빛흡수가 감소된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 제1 개구 및 제2 개구를 형성하여 복수의 반도체층으로의 전류 확산을 용이하게 한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 제2 연결 전극에 의해 덮이는 영역의 가운데에 주위의 주변 개구와 동일 극성의 내부 개구를 추가하여 발광을 유지 또는 향상한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 폐루프 형상의 연결 전극을 통해 전류 공급의 균일성이 향상되어 발광의 균일성이 향상되고, 전류 집중에 의한 열화가 방지된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 반도체 발광소자에서 전류 공급의 균일성이 향상되고, 금속 반사막에 의한 빛흡수가 감소된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 개구를 형성하여 복수의 반도체층으로의 전류 확산을 용이하게 한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 제2 연결 전극에 의해 연결되는 복수의 제2 개구를 단일 열로 배열하는 경우에 비하여 정공의 확산과 균일성을 더 증가시킬 수 있으며, 정공과 제1 개구로 공급되는 전자 밀도와의 양적인 균형 또는 확산 정도의 균형도 더 좋아질 수 있다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 폐루프 형상의 연결 전극을 통해 전류 공급의 균일성이 향상되어 발광의 균일성이 향상되고, 전류 집중에 의한 소자의 열화가 방지된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립칩 타입 소자에서 전류 공급의 균일성이 향상되고, 금속 반사막에 의한 빛흡수가 감소된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 제1 개구 및 제2 개구를 형성하여 복수의 반도체층으로의 전류 확산을 용이하게 한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 제1 오믹 전극 및 제2 오믹 전극을 도입하여 전류 공급을 용이하게 하고 동작접압을 낮춘다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면 금속 반사막 대신 분포 브래그 리플렉터를 포함하는 비도전성 반사막을 사용하여 빛흡수가 감소된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 복수의 제1 개구 및 제2 개구를 형성하여 복수의 반도체층으로의 전류 확산을 용이하게 한다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 폐루프 형상의 연결 전극으로 복수의 개구를 연결하여 전류가 더 균등하게 공급되게 한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.
또한, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하므로 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.
또한, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.
또한, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.
또한, 비도전성 반사막에 개구 형성시 또는 추가의 반사막에 개구 형성시 하부전극 상면 또는 연결전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.
또한, 연결전극이 폐루프 형상으로 복수의 개구를 연결하여 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.
또한, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하므로 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.
또한, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.
또한, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.
또한, 비도전성 반사막에 개구 형성시 또는 추가의 반사막에 개구 형성시 하부전극 상면 또는 연결전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.
또한, 연결전극이 폐루프 형상, 핑거 형상 등 다양하게 변경하여 복수의 개구를 연결함으로써, 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.
또한, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하여 전류 편중에 의한 열화를 방지한다.
또한, 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.
또한, 연결전극의 길이 및 면적이 필요 이상으로 증가하지 않도록, 섬형 연결전극과 연장형 연결전극을 적절히 조합하여 빛흡수를 감소한다.
또한, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.
또한, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.
또한, 비도전성 반사막에 개구 형성시 하부전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.

Claims (11)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
    제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고
    활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며,
    제1 전극부와 제2 전극부 중의 적어도 하나는:
    제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고
    비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    하부전극은:
    복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층;
    접촉층 위에 형성된 반사층;
    반사층 위에 형성된 확산방지층;
    확산방지층 위에 형성된 산화방지층; 그리고
    산화방지층 위에 형성된 식각방지층;을 포함하며,
    제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 연결전극이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 1에 있어서,
    제1 개구에 의해 하부전극 주변이 노출되며,
    연결전극은 하부전극의 상면 및 측면에 접하는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    비도전성 반사막은:
    분포 브래그 리플렉터(Distributed Bragg Reflector);
    복수의 반도체층과 분포 브래그 리플렉터 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고
    분포 브래그 리플렉터와 연결전극 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 3에 있어서,
    제2 전극부는 하부전극 및 연결전극을 포함하며,
    비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 제1 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    비도전성 반사막 위에 형성되며, 제1 전극부 및 제2 전극부와 전기적으로 절연되며, 중립막(neutral layer);을 포함하며,
    제1 전극부와 제2 전극부 중의 적어도 하나(하부전극 및 연결전극을 포함하는 전극부)는: 중립막 위에 형성되며 중립막을 관통하여 연결전극과 전기적으로 연결되는 상부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    비도전성 반사막 및 중립막 중 적어도 하나는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 6에 있어서,
    중립막은;
    비도전성 반사막 위에 형성된 절연막; 그리고
    절연막에 의해 상부전극 및 연결전극과 절연된 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 6에 있어서,
    비도전성 반사막에는 복수의 제1 개구가 형성되며,
    제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며,
    제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고,
    평면도(top view) 상으로 관찰할 때,
    중심에 가장 가까운 폐루프 형상의 전극은 제1 전극부의 연결전극이며,
    중심에 가장 가까운 폐루프 형상의 제1 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 6에 있어서,
    비도전성 반사막에는 복수의 제1 개구가 형성되며,
    제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며,
    제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고,
    평면도(top view) 상으로 관찰할 때,
    중심에 가장 가까운 폐루프 형상의 전극은 제2 전극부의 연결전극이며,
    중심에 가장 가까운 폐루프 형상의 제2 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 1에 있어서,
    비도전성 반사막에는 복수의 제1 개구가 형성되며,
    제1 전극부 및 제2 전극부가 각각 하부전극 및 연결전극을 포함하며,
    제1 전극부의 연결전극은; 복수의 하부전극을 연결하며 외부와 본딩되는 제1 패드부;와, 제1 패드부로부터 뻗으며 복수의 하부전극을 연결하는 제1 전류확산부;를 포함하며,
    제2 전극부의 연결전극은; 제1 전류확산부 둘레에 형성되어 복수의 하부전극을 연결하며 외부와 본딩되는 제2 패드부;와 제2 패드부로부터 이어져 제1 패드부 둘레에 형성되며 복수의 하부전극을 연결하는 제2 전류확산부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
PCT/KR2014/009591 2013-10-11 2014-10-13 반도체 발광소자 WO2015053600A1 (ko)

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
KR10-2013-0121309 2013-10-11
KR1020130121308A KR101544128B1 (ko) 2013-10-11 2013-10-11 반도체 발광소자
KR1020130121309A KR101543728B1 (ko) 2013-10-11 2013-10-11 반도체 발광소자
KR10-2013-0121308 2013-10-11
KR10-2013-0123235 2013-10-16
KR1020130123235A KR101553639B1 (ko) 2013-10-16 2013-10-16 반도체 발광소자
KR1020130137688A KR20150055390A (ko) 2013-11-13 2013-11-13 반도체 발광소자
KR10-2013-0137688 2013-11-13
KR1020140061620A KR20150141198A (ko) 2014-05-22 2014-05-22 반도체 발광소자
KR10-2014-0061620 2014-05-22
KR10-2014-0072872 2014-06-16
KR1020140072875A KR101604092B1 (ko) 2014-06-16 2014-06-16 반도체 발광소자
KR1020140072872A KR101591969B1 (ko) 2014-06-16 2014-06-16 반도체 발광소자
KR10-2014-0072875 2014-06-16

Publications (1)

Publication Number Publication Date
WO2015053600A1 true WO2015053600A1 (ko) 2015-04-16

Family

ID=52813360

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/009591 WO2015053600A1 (ko) 2013-10-11 2014-10-13 반도체 발광소자

Country Status (1)

Country Link
WO (1) WO2015053600A1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106058002A (zh) * 2016-06-15 2016-10-26 青岛杰生电气有限公司 一种紫外发光器
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
DE102019101544A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren
EP3534412A1 (en) * 2018-02-28 2019-09-04 Nichia Corporation Light emitting element and light emitting device
KR20190103971A (ko) * 2018-02-28 2019-09-05 니치아 카가쿠 고교 가부시키가이샤 발광 소자 및 발광 장치
WO2021018884A1 (de) * 2019-07-29 2021-02-04 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
CN112951954A (zh) * 2021-01-28 2021-06-11 湘能华磊光电股份有限公司 一种发光二极管芯片及其制作工艺
CN113162578A (zh) * 2021-01-13 2021-07-23 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备
US11309457B2 (en) 2016-01-05 2022-04-19 Semicon Light Co., Ltd. Semiconductor light-emitting element
TWI788522B (zh) * 2018-02-16 2023-01-01 日商日亞化學工業股份有限公司 發光元件及發光裝置
TWI833182B (zh) * 2021-12-27 2024-02-21 南亞科技股份有限公司 半導體元件結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
KR20110031099A (ko) * 2009-09-18 2011-03-24 도요다 고세이 가부시키가이샤 발광 소자
KR20120018080A (ko) * 2010-08-20 2012-02-29 치메이 라이팅 테크놀로지 코퍼레이션 발광 다이오드 구조체 및 그 제조 방법
KR20130008478A (ko) * 2011-07-12 2013-01-22 가부시끼가이샤 도시바 반도체 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
KR20110031099A (ko) * 2009-09-18 2011-03-24 도요다 고세이 가부시키가이샤 발광 소자
KR20120018080A (ko) * 2010-08-20 2012-02-29 치메이 라이팅 테크놀로지 코퍼레이션 발광 다이오드 구조체 및 그 제조 방법
KR20130008478A (ko) * 2011-07-12 2013-01-22 가부시끼가이샤 도시바 반도체 발광 소자

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309457B2 (en) 2016-01-05 2022-04-19 Semicon Light Co., Ltd. Semiconductor light-emitting element
CN106058002A (zh) * 2016-06-15 2016-10-26 青岛杰生电气有限公司 一种紫外发光器
CN106058002B (zh) * 2016-06-15 2018-11-09 青岛杰生电气有限公司 一种紫外发光器
US10804433B2 (en) 2018-01-24 2020-10-13 Osram Oled Gmbh Optoelectronic device and method
DE102019101544A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren
JP2019149544A (ja) * 2018-01-24 2019-09-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 光電子デバイス及び方法
TWI788522B (zh) * 2018-02-16 2023-01-01 日商日亞化學工業股份有限公司 發光元件及發光裝置
EP3534412A1 (en) * 2018-02-28 2019-09-04 Nichia Corporation Light emitting element and light emitting device
KR20190103971A (ko) * 2018-02-28 2019-09-05 니치아 카가쿠 고교 가부시키가이샤 발광 소자 및 발광 장치
EP3742502A1 (en) * 2018-02-28 2020-11-25 Nichia Corporation Light emitting element and light emitting device
US10658559B2 (en) 2018-02-28 2020-05-19 Nichia Corporation Light emitting element and light emitting device
KR102692885B1 (ko) 2018-02-28 2024-08-08 니치아 카가쿠 고교 가부시키가이샤 발광 소자 및 발광 장치
US11171274B2 (en) 2018-02-28 2021-11-09 Nichia Corporation Light emitting element and light emitting device
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
WO2021018884A1 (de) * 2019-07-29 2021-02-04 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US12249679B2 (en) 2019-07-29 2025-03-11 Osram Opto Semiconductors Gmbh Radiation emitting semiconductor chip and method for producing a radiation emitting semiconductor chip
CN113162578A (zh) * 2021-01-13 2021-07-23 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备
CN113162578B (zh) * 2021-01-13 2023-04-07 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备
CN112951954A (zh) * 2021-01-28 2021-06-11 湘能华磊光电股份有限公司 一种发光二极管芯片及其制作工艺
TWI833182B (zh) * 2021-12-27 2024-02-21 南亞科技股份有限公司 半導體元件結構

Similar Documents

Publication Publication Date Title
WO2015053600A1 (ko) 반도체 발광소자
WO2019112304A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2015053595A1 (ko) 반도체 발광소자
WO2019103566A1 (en) Led unit for display and display apparatus having the same
WO2019103579A1 (en) Led unit for display and display apparatus having the same
WO2019103567A1 (en) Light emitting diode for display and display apparatus having the same
WO2015190817A1 (ko) 반도체 발광소자
WO2019135606A1 (en) Light emitting device with led stack for display and display apparatus having the same
WO2011083923A2 (en) Light emitting diode having electrode pads
WO2017222279A1 (ko) 반도체 소자
WO2017191923A1 (ko) 발광 다이오드
EP3724930A1 (en) Light emitting stacked structure and display device having the same
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2016099061A1 (en) Semiconductor light emitting device and method of manufacturing the same
WO2018164371A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2018139877A1 (ko) 반도체 소자
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2020159068A1 (ko) 발광 다이오드
WO2018048275A1 (ko) 반도체 소자
WO2017026753A1 (ko) 발광소자 및 발광소자 패키지
WO2019054793A1 (ko) 발광소자 패키지
WO2019045513A1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
WO2019194600A1 (ko) 표면 광방출 레이저 소자
WO2018143751A1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
WO2019045166A1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14853055

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14853055

Country of ref document: EP

Kind code of ref document: A1