[go: up one dir, main page]

KR20060088068A - 반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법 - Google Patents

반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060088068A
KR20060088068A KR1020060009253A KR20060009253A KR20060088068A KR 20060088068 A KR20060088068 A KR 20060088068A KR 1020060009253 A KR1020060009253 A KR 1020060009253A KR 20060009253 A KR20060009253 A KR 20060009253A KR 20060088068 A KR20060088068 A KR 20060088068A
Authority
KR
South Korea
Prior art keywords
semiconductor device
silicon substrate
electrode
forming
connecting electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020060009253A
Other languages
English (en)
Other versions
KR100865183B1 (ko
Inventor
사또시 이베
데루오 오자끼
이찌로 사이또
사까이 요꼬야마
겐지 오노
가즈아끼 시바따
도시야스 사까이
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20060088068A publication Critical patent/KR20060088068A/ko
Application granted granted Critical
Publication of KR100865183B1 publication Critical patent/KR100865183B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43L—ARTICLES FOR WRITING OR DRAWING UPON; WRITING OR DRAWING AIDS; ACCESSORIES FOR WRITING OR DRAWING
    • B43L7/00—Straightedges
    • B43L7/005—Straightedges combined with other drawing aids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B29/00—Guards or sheaths or guides for hand cutting tools; Arrangements for guiding hand cutting tools
    • B26B29/06—Arrangements for guiding hand cutting tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1628—Manufacturing processes etching dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1632—Manufacturing processes machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1643—Manufacturing processes thin film formation thin film formation by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1646—Manufacturing processes thin film formation thin film formation by sputtering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43L—ARTICLES FOR WRITING OR DRAWING UPON; WRITING OR DRAWING AIDS; ACCESSORIES FOR WRITING OR DRAWING
    • B43L13/00—Drawing instruments, or writing or drawing appliances or accessories not otherwise provided for
    • B43L13/20—Curve rulers or templets
    • B43L13/201—Stencils for drawing figures, objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49401—Fluid pattern dispersing device making, e.g., ink jet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

본 발명의 반도체 장치는 측방향 단부면과, 외부와 전기적으로 접속하기 위해 상기 측부면에 노출된 접속용 전극을 포함한다.
실리콘 기판, 발열 저항체, 알루미늄 배선층, 접속용 전극, 밀봉재

Description

반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법 {SEMICONDUCTIVE ELEMENT, INK JET HEAD SUBSTRATE AND MANUFACTURING METHOD THEREFOR}
도1은 본 발명의 제1 실시예에서 반도체 소자의 핵심부의 단면도.
도2의 (a)는 도1에 도시된 반도체 소자가 형성될 때, 실리콘 기판이 절단됨에 따라 실리콘 기판에 제공되는 글루브의 개략적인 사시도이고, 도2의 (b)는 도1에 도시된 반도체 소자가 형성될 때, 실리콘 기판이 용이하게 절단되도록 실리콘 기판에 제공되는 관통 구멍의 개략적인 사시도.
도3은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 반도체 소자의 제조 공정의 시작 단계를 도시하는 도면.
도4는 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도3에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도5는 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도4에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도6은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도5에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도7은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도6에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도8은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도7에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도9는 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도8에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도10은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도9에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도11은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도10에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도12는 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도11에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도13은 도1에 도시된 반도체 소자의 전구체의 단면도로서, 도12에 도시된 단계 다음의 반도체 소자 제조 단계를 도시하는 도면.
도14는 본 발명의 제1 실시예에서 반도체 소자의 개조예 중 하나의 핵심부의 단면도.
도15는 본 발명의 제2 실시예에서 반도체 소자의 핵심부의 단면도.
도16은 본 발명의 제2 실시예에서 반도체 소자의 개조예 중 하나의 핵심부의 단면도.
도17은 본 발명의 제2 실시예에서 반도체 소자의 다른 개조예의 핵심부의 단면도.
도18은 본 발명의 제2 실시예에서 반도체 소자의 다른 개조예의 핵심부의 단 면도.
도19는 본 발명의 제2 실시예에서 반도체 소자의 다른 개조예의 핵심부의 단면도.
도20의 (a)는 본 발명의 제3 실시예에서 두 개의 반도체 칩이 아직 접속되지 않은, 두 개의 반도체 칩의 핵심부의 단면도이고, 도20의 (b)는 두 개의 반도체 소자가 접속된, [도20의 (a)에 도시된] 두 개의 반도체 소자의 핵심부의 단면도.
도21의 (a)는 (도20에 도시된)두 개의 반도체 칩이 아직 접속되지 않은, 두 개의 반도체 칩의 핵심부의 단면도이고, 도21의 (b)는 두 개의 반도체 칩이 접속된, (도20에 도시된) 두 개의 반도체 소자의 핵심부의 단면도.
도22의 (a)는 도20에 도시된 반도체 칩을 형성할 때, 절단되는 기판을 따라 실리콘 기판의 표면의 절단부인 글루브의 개략적인 사시도이고, 도22의 (b)는 글루브의 개략적인 평면도로서, 글루브를 형성하는 공정을 도시하는 도면.
도23은 도20에 도시된 반도체 칩의 전구체의 단면도로서, 반도체 칩을 제조하는 공정 단계 중 하나의 단계를 도시하는 도면.
도24는 본 발명의 제3 실시예에서 반도체 칩의 개조예를 형성할 때, 절단되는 기판을 따라 실리콘 기판의 표면의 절단부인 글루브의 개략적인 평면도.
도25는 본 발명의 제3 실시예에서 반도체 칩의 다른 개조예를 형성할 때, 절단되는 기판을 따라 실리콘 기판의 표면의 절단부인 글루브의 개략적인 평면도.
도26은 본 발명의 제3 실시예에서 반도체 칩의 또 다른 개조예를 형성할 때, 절단되는 기판을 따라 실리콘 기판의 표면의 절단부의 글루브의 개략적인 평면도.
도27의 (a)는 한 장의 실리콘 기판 상에 복수개의 반도체 소자를 형성하기 위한 공정 단계들 중 하나를 도시한, 종래 기술에 따른 반도체 소자의 2개의 전구체의 주요부의 단면도이며, 도27의 (b)는 반도체 소자 상에 볼 범프를 형성한 후에 실리콘 기판을 절단하기 위한 단계를 도시한, 반도체 소자의 2개의 전구체의 주요부의 단면도이며, 도27의 (c)는 외부 도전 부재가 반도체 소자의 범프에 접속되는 완성된 반도체 소자의 단면도.
도28은 종래 기술에 따른 반도체 소자의 볼 범프와 외부 도전 부재 사이의 접합부를 덮는 밀봉재의 단면도.
<도면의 주요부분에 대한 상세한 설명>
1 : 실리콘 기판
3 : 발열 저항체
4 : 알루미늄 배선층
10 : 금도금 층(접속용 전극)
17 : 밀봉재
23a : 반도체 칩
본 발명은 반도체 소자에 관한 것으로, 잉크 제트 기록 헤드용 기판으로서 이용가능한 반도체 소자 및 이의 제조 방법에 관한 것이다.
반도체 소자용 기판으로서 실리콘 웨이퍼가 통상적으로 채용되어 사용되고 있다. (본 명세서에서 실리콘 기판으로서 간단히 언급되는) 실리콘으로 이루어진 기판에 형성된 반도체 소자와, 외부 구성요소 사이를 전기적으로 접속하기 위한 접속 구조는, 도27의 (c)에 도시한 바와 같다. 보다 구체적으로, 반도체 소자(101)에는 접속용 전극(102)에 형성되는 볼 범프(103; ballbump)가 제공된다. 따라서, 전기 접속은 이러한 볼 범프(103)와 외부 도전 부재(104) 사이에서 이루어졌다. 이와 같이 반도체 소자(101)와 외부 도전 부재(104) 사이를 저기 접속하기 위한 접속용 전극(102)을 형성하는 방법에서는, 보통, 실리콘 기판(105)상에, SiO2막, 산화막, 절연막 등을 형성하여, 알루미늄 배선층을 형성한다. 그 다음, 그 위에 탄탈 등의 표면 보호막을 형성한다. 그 다음, 포토리소그래피 패터닝 기술에 의해 표면 보호막을 관통하는 개구(개구들)를 형성하여, 알루미늄 배선층을 노출시킨다.
반도체 소자(101)를 장치의 특정 위치에 장착하는 경우에, 전기 접속은 접속용 전극(102)에 볼 결합된 볼 범프(103)를 통해 TAB(Tape Automated Bonding) 등의 외부 도전 부재(104)와 접속용 전극(102) 사이에 설정된다. 볼 범프(103)는, 배선 결합법(wire-bonding method)을 응용하여 형성된다. 보다 구체적으로, (도시하지는 않았지만) 배선은 모세관이라고 불리는 세라믹 튜브를 통해서 뚫고 나와, 배선의 돌출부가 아크 방전에 의해서 볼부로 형성된다. 이렇게 형성된 볼부를 초음파에 의해서, 또는 초음파와 열을 병용하여 기판의 소정의 접속용 전극(102)에 접합한다. 접합한 후에, 모세관을 상승시켜서 절단 클램퍼로 배선을 클램핑하여 잡아 당긴다. 그 결과, 인장 응력에 의해서 볼로부터 배선을 분리하여, 접속용 전극에 부착된 볼부만이 남는다. 이렇게 해서, 실리콘 기판(105)에 볼 범프(103)를 형성한다.
볼 범프(103)와 리드선 또는 외부 도전 부재(104) 등이 접속하는 방법으로서는, 단일점 접합이나, 집단 접합 등이 있다. 집단 접합은 복수의 내부 리드선을 일괄해서 볼 범프(103)에 접합하는 접합 방법이다. 종래에는, 단일점 접합이 반도체 소자(101)의 접속을 위한 일반적인 방법이었다. 따라서 한 장의 실리콘 웨이퍼(105)를 이용하여 복수의 반도체 소자(101)를 얻는 경우에는, 도27의 (b)에 도시한 바와 같이, 실리콘 웨이퍼(105)는 다이싱 장치에 의해서 웨이퍼의 스크라이브 라인(절단선)에 따라 절단되어, 웨이퍼 상의 복수의 반도체 소자(101)를 개별 분리한다. 이렇게 해서 얻어진 반도체 소자(101)는 외부 도전 부재 또는 다이 접합 등에 의해 접속된다.
전술한 바와 같이, 볼 접합법에 의해 반도체 소자(101)의 접속용 전극(102)과 외부 도전 부재 등이 전기 접속할 경우에, 일반적으로 접속용 전극(102)을 기계적으로 형성하는 스터드 범프 접합법이 사용되어 왔는데, 그 이유는 각각의 반도체 소자(101)에 제공되는 접속용 전극(102)의 개수가 비교적 적기 때문이다. 하지만, 이 스터드 범프 접합법은 다음과 같은 문제점들이 있다. 첫 번째, 실리콘 기판(105) 상의 알루미늄 배선층 상에 볼 범프(103)를 형성하기 위해 필요한 공간을 실리콘 기판(105) 표면 내에 확보해야 하기 때문에, 반도체 소자(101)의 크기가 커져야 한다. 따라서, 한 장의 웨이퍼 내에 제조 가능한 반도체 소자(101)의 개수가 감소될 가능성이 있다. 두 번째, 접속용 전극(102)에 볼 범프(103)를 형성하기 위한 공정이 요구되며, 반도체 소자(101)를 제조하기 위해 필요한 단계의 개수가 증가될 뿐만 아니라 반도체 소자(101)를 제조하기 위한 공정이 대부분 복잡하게 된다.
한 장의 웨이퍼 상에 반도체 소자(101)의 개수를 추가로 증가시킬 목적으로, 한 장의 웨이퍼의 표면 공간을 보다 효율적으로 이용하도록 다양한 시도가 행하여져 왔다. 예를 들면, 반도체 소자(101)가 고밀도로 형성될 수 있도록, 또는 다양한 목적으로 각 배선을 분할할 수 있도록 미세 가공법을 개선하기 위한 시도가 행하여 왔다. 하지만, 반도체 소자(101)가 한 장의 웨이퍼의 유닛 표면당 형성될 수 있는 밀도의 수준을 증가시키는 전술한 방법들은 한 장의 웨이퍼에 제조 가능한 반도체 소자(101)의 개수에 한계가 있다. 또한, 상이한 기능을 하는 두 개의 반도체 소자(101)를 접속시키기 위한 종래의 구조의 경우에, 보다 구체적으로는, 독립적으로 제조되는 드라이버 칩과 다른 칩을 접속시키기 위한 종래의 구조의 경우에, 종래의 접속 구조는 상당한 양의 공간을 차지한다. 따라서, 종래의 접속 구조는 공간 효율성의 관점에서 효과적이라 할 수 없으며, 즉 반도체 소자의 배치 밀도를 증가시키는 데에 효과적이지 않다.
반도체 소자를 이용하는 산업 제품의 예로서, 일본 특허 출원 제2000-351208호에는 드라이버 IC로서 반도체 소자를 이용하며 전기적 접속이 접합 배선에 의해 이루어지는 잉크 제트 헤드가 공지되어 있다. 그러나, 이러한 잉크 제트 헤드의 접속 구조의 경우, 잉크 토출이 방해되지 않도록, 드라이버 IC는 잉크 제트 헤드의 주 조립체의 배면에 장착되어야 한다. 다시 말해서, 이러한 접속 구조는 드라이버 IC가 반도체 소자의 특정 측면에 위치될 필요가 있다. 또한, 종래 기술 분야에 따르면 반도체 소자에 필요한 접합 단계와 같은, 임의 개수의 접합 단계가 필요하다. 따라서, 이러한 접속 구조는 기대하는 것처럼 공간 효율성이 우수하거나 간단하다고 할 수 없다.
잉크 제트 헤드는 반도체 소자 자체가 도28에 도시된 바와 같은 잉크 제트 헤드용 기판으로서 사용되도록 구성된다. 이들 잉크 제트 헤드는 실리콘 기판(105)에 형성된다. 이들은 잉크 채널(106), 잉크 토출 에너지를 발생시키기 위한 발열 저항기(107), 및 잉크 토출 오리피스(108)를 포함하며, 이들은 실리콘 기판(105) 상에 형성된다. 또한, 잉크 제트 헤드는 가요성 기판 또는 외부 구성요소 등에 접속되는 접속용 전극(102)을 포함하여, 발열 저항기(107)에 전기 신호 및/또는 전기력을 공급한다. 이런 종류의 구조 배열도 전술한 문제점들과 유사한 문제점이 있다. 즉, 잉크 제트 헤드용 기판의 크기를 증가시키고, 한 장의 웨이퍼 상에 형성 가능한 잉크 제트 헤드의 개수를 감소시킨다. 또한, 접속용 전극(102)에 볼 범프(103)를 형성하기 위한 임의 개수를 단계를 취하여, 잉크 제트 헤드를 제조하기 위해 필요한 단계의 개수를 증가시키고, 잉크 제트 헤드의 제조 공정을 복잡하게 한다. 부연하면, 도28에 도시된 구조 배열의 경우에, 접속용 전극(102), 볼 범프(103) 및 외부 도전 부재(104)의 리드부가 접속되는 영역을 밀봉부(109)가 보호한다.
본 발명의 주된 목적은, 반도체 소자와 외부 구성요소 사이의 전기 접속을 설정하기 위한 접속용 전극을 형성하는 공정이 간단하고, 저렴한 제조 비용과, 단일 기판 상에 형성될 수 있는 반도체 소자의 고밀도 및 우수한 공간 효율성을 가지는 반도체 소자와, 이러한 반도체 소자를 제조하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 이러한 반도체 소자를 포함하는 잉크 제트 헤드용 기판과 이러한 잉크 제트 헤드용 기판을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체 소자를 제공하는 것으로, 이런 반도체 소자 및 외부 구성요소 사이의 전기 접속을 설정하는 접속용 전극을 이의 측방향 표면들 중 어느 한 표면에 노출시키는 것이다.
본 발명의 일 태양에 따르면, 측방향 단부면과, 외부와 전기적으로 접속하기 위해 상기 측방향 단부면에 노출된 접속용 전극을 포함하는 반도체 장치가 제공된다.
본 발명의 또 다른 태양에 따르면, 잉크를 토출하기 위한 에너지를 발생시키는 에너지 발생 수단과, 상기 에너지 발생 수단 및 접속용 전극 사이를 전기적으로 접속하기 위한 상호접속층과, 상기 에너지 발생 수단에 대응하여 배치된 잉크 토출구와, 잉크 유동로를 포함하는 잉크 제트 헤드용 기판과; 외부와 전기적으로 접속하기 위해 상기 잉크 제트 헤드용 기판의 측부면에 노출된 접속용 전극을 포함하는 잉크 제트 헤드가 제공된다.
본 발명의 또 다른 태양에 따르면, 반도체 장치를 가지는 실리콘 기판을 절단하여 반도체 장치를 제조하기 위한 제조 방법을 제공하며, 상기 방법은 인접한 반도체 장치 사이에 선형 리세스를 형성하는 단계와; 상기 리세스의 내부면 상에 상기 반도체 장치를 외부와 전기적으로 접속하기 위한 전극을 형성하는 전극 형성 단계와; 상기 선형 리세스를 따라 실리콘 기판을 절단하여 상기 실리콘 기판으로부터 반도체 장치를 분리하는 단계를 포함한다.
본 발명의 또 다른 태양에 따르면, 잉크 제트 헤드 구조가 실리콘 기판을 절단하여 제공된 반도체 장치 상에 형성되는, 잉크 제트 헤드를 제조하기 위한 제조 방법을 제공하며, 상기 제조 방법은 잉크를 토출하기 위한 에너지를 발생시키는 에너지 발생 수단과, 상기 에너지 발생 수단 및 접속용 전극 사이를 전기적으로 접속하기 위한 상호접속층과, 상기 에너지 발생 수단에 대응하여 배치된 잉크 토출구와, 잉크 유동로를 구비한 실리콘 기판 상에 형성된 반도체 장치를 제공하는 단계와; 인접한 상기 반도체 장치 사이의 상기 실리콘 기판의 표면에 선형 리세스를 형성하는 단계와; 상기 리세스의 내부면 상에 상기 반도체 장치를 외부와 전기적으로 접속하기 위한 전극을 형성하는 전극 형성 단계와; 상기 선형 리세스를 따라 실리콘 기판을 절단하여 상기 실리콘 기판으로부터 반도체 장치를 분리하고 전극을 절단면 상에 노출시키는 단계를 포함한다.
본 발명의 이들 및 다른 목적, 특징 및 장점들은 첨부된 도면들을 참조로 하여 본 발명의 양호한 실시예들에 대한 이하의 상세한 설명을 고려하면 보다 명백해 질 것이다.
이하, 본 발명의 양호한 실시예는 첨부 도면을 참조하여 설명될 것이며, 이 들은 잉크를 토출하는 기능을 갖는 반도체 소자를 포함하는 잉크 제트 헤드의 형태이다.
[제1 실시예]
도1에는, 본 발명의 제1 실시예의 반도체 소자(20)의 주요부가 도시되어 있다. 반도체 소자(20)는 한 장의 웨이퍼에 복수개 형성된 후에, 웨이퍼를 절단함으로써 얻어진다. 이는 잉크 제트 기록용 기판을 구성한다. 반도체 소자(20)에는 전기 접속부(10)(접속용 전극)가 설치되는데, 이 전기 접속부(10)는 반도체 소자(20)의 측방향 면들 중 하나, 즉 측방향 최외각면(F) 중 하나에서 노출된다. 웨이퍼 상에 복수개의 반도체 소자를 형성한 후에, 웨이퍼를 절단하여 반도체 소자(20)를 얻는 경우에는, 반도체 소자(20)의 측방향 최외각면(F)은 웨이퍼가 절단되어 얻어진 표면이다. 일 실시예에서, 이 접속용 전극(10)에는, 예를 들어 가요성 인쇄 기판, TAB(테이프 자동화 본딩) 리드선(16) 등의 전기 전도성 부재가 접속된다.
이 반도체 소자(20)의 제조 방법의 일례에 관해서 이하에 설명한다. 본 실시예에서, 도2에 도시한 바와 같이, 복수개의 반도체 소자(20)가 한 장의 웨이퍼 상에 형성된다. 그 후, 스크라이브 라인(A)(절단선)을 따라 웨이퍼를 절단하여, 복수개의 개별 반도체 소자(20)를 얻는다. 본 실시예에 이용되는 실리콘 기판(1)은 실리콘의 단결정으로 형성되며, 양호하게는 면방위가 (100)이다. 그 표면에 걸쳐 절연성이다. 도면에 도시되지는 않았지만, 특정 패턴을 갖는 마스크가 실리콘 기판(1) 상에 레지스트 등으로 형성된다. 그 후, 실리콘 기판(1)은 실리콘 기판(1)을 이방성 에칭(습식 에칭)하도록 소정의 시간 동안에 에칭액 내에 침지된다. 그 후, 에칭액은 실리콘 기판(1)으로부터 세정되고, 마스크는 기판(1)으로부터 제거되어서, 도2 및 도3에 도시된 바와 같은 실리콘 기판(1) 상의 반도체 소자(20)들 사이의 스크라이브 라인(A)(절단선)과 일치하는 V자형 단면을 갖는 글루브(21; groove)를 갖는 실리콘 기판(1)을 얻는다. 접속용 전극(10)이 위에 형성되는, 이들 글루브(21)의 각각의 경사진 면은 도3에 도시된 바와 같이 실리콘 기판(1)의 상면에 대해 약 54도의 각도를 갖는다.
부수적으로, 글루브(21) 대신에, 스크라이브 라인(A)과 일치하는 관통 구멍(22)은 도2의 (b)에 도시한 바와 같이 실리콘 기판(1)을 통해 절단될 수 있다.
다음으로, 도3을 참조하면, 절연 분리막 층(2), 발열 저항체 층(3)(토출 에너지 발생 수단), 알루미늄 배선층(4), 절연 분리막 층(5) 및 보호막 층(6)은 진공 증착 방법 등의 박막 증착 방법을 이용하여 실리콘 기판(1) 상의 층에 순차적으로 형성되며, 이들은 포토리소그래피를 이용하여 특정 패턴으로 형성된다.
다음으로, 도4를 참조하면, 스크라이브 라인(A)과 일치하는 글루브(21) 내에 있는 알루미늄 배선층(4)의 일부와, 스크라이브 라인(A)과 일치하는 글루브(21) 내에 있는 발열 저항체 층(3)의 일부는, 레지스트로 형성되는 패터닝된 마스크를 이용하는 에칭 공정에 의해 제거된다.
다음으로, 도5를 참조하면, 밀착 향상층(7)은 진공 증착 방법 등의 박막 증착 방법을 이용하여 반도체 소자(20)의 전구체의 상면의 전체에 걸쳐, 융점이 높은 TiW 등의 금속 물질로 형성된다. 그 후, 도6에 도시된 바와 같이, 배선 금속으로서 우수한 얇은 금도금 층(8)이 밀착 향상층(7) 상에 형성된다. 그 후, 도7에 도 시된 바와 같이, 포토레지스트 층(9)이 얇은 금도금 층(8) 상에 형성된다. 포토레지스트 층(9)의 두께는 두꺼운 금도금 층(10)이 이후에 성장될 소정의 값보다 커진다. 그 후, 도8에 도시된 바와 같이, 접속용 전극(10)이 형성될 곳과 일치하는 포토레지스트 층(9)의 일부와, 글루브(21)와 일치하는 포토레지스트 층(9)의 일부는 포토리소그래피에 의해 형성되는 패턴을 이용하여 제거된다.
다음으로, 도9를 참조하면, 두꺼운 금도금 층(10)은 포토레지스트 층(9)으로 덮어지지 않은 영역에 걸쳐 기판(1) 상의 전해 도금[얇은 금도금 층(8)을 통해 전류가 흘러서, 금을 석출함]에 의해 형성된다. 그 후, 도10에 도시된 바와 같이, 포토레지스트 층(9)은 얇은 금도금 층(8)을 노출하도록 제거된다. 그 후, 도1l에 도시된 바와 같이, 얇은 금도금 층(8)을 요오드로 에칭하여, 이에 의해 TiW 등으로 형성되는 밀착 향상층(7)을 노출한다. 다음으로, 도12에 도시된 바와 같이, TiW[밀착 향상층(7)]을 과산화수소를 포함하는 용제로 에칭하여, 이에 의해 접속용 전극(10)이 있을 영역에만, (TiW 등으로 형성되는) 밀착 향상층(7)과 금도금 층(10)을 남기며, 즉, 두꺼운 금도금 층(10)이 접속용 전극을 구성한다.
도13을 참조하면, 얻어진 반도체 소자(20)를 잉크 제트 기록 헤드용 기판으로서 이용하는 경우에는, 우선 유기막(11, 12)을 반도체 소자(20) 상에 형성하고, 잉크 토출구(13) 및 잉크 유동로(14)를 유기막(12)을 통해 형성한다. 잉크 토출구(13)는 발열 저항체(3) 바로 위에 있고, 또한, 잉크 유동로(14)와 연통하도록 형성된다.
다음으로, 웨이퍼는 제조 공정의 초기 단계 중에 형성된 글루브의 바닥과 일 치하는 스크라이브 라인(A)(절단선)을 따라 다이싱 장치 등으로 절단된다.
상기 설명된 반도체 소자 제조 공정에 의해, 각 장의 웨이퍼를 이용하여 복수개의 반도체 소자(20)가 제조된다. 도1을 참조하면, 외부 배선 기판(외부 도전 부재), 예를 들어 소정의 패턴이 형성된 TAB 리드선(16)이 이들 반도체 소자(20)의 각각의 접속용 전극(10)과 접촉하여 위치되어서, 반도체 소자(20)와 외부 배선 기판 사이에 전기 접속을 달성한다. 이는 잉크 제트 헤드 기판을 완성한다.
도14는 본 실시예의 잉크 제트 기판의 변형예들 중 하나를 도시한다. 도1에 도시된 잉크 제트 헤드 기판의 경우에는, 접속용 전극(10)이 실리콘 기판의 경사진 면에 부착되며, 실리콘 기판의 상면에 대한 각도가 전술된 바와 같이 약 54도이다. 도14에 도시된 잉크 제트 헤드 기판의 경우, 즉 도1에 도시된 잉크 제트 헤드 기판의 변형예의 경우에는, 글루브(21)를 형성할 때, 글루브(21)는 글루브(21)의 측벽(22)이 실리콘 기판(1)의 상면에 직각이 되도록 형성된다. 따라서, 이 변형예의 접속용 전극(10)은 글루브(21)의 편평한 바닥면 및 글루브(21)의 2개의 수직 측벽들 중 하나에 부착된다. 수직 측벽(22)을 갖는 글루브(21)를 형성하는 방법에 있어서, 결정면 방위를 고려한 습식 에칭 방법, 또는 이방성 건식 에칭일 수 있다. 또한, 샌드 블라스팅 등의 기계적 방법일 수 있다.
본 실시예에 따르면, 전기 접속을 달성하기 위한 것인 범프 및 리드선은 불필요하다. 따라서, 잉크 제트 헤드 기판은 제조 비용 및 제조 단계의 수를 감소시킬 수 있으며, 또한, 잉크 제트 헤드 기판을 제조하는 공정이 매우 간단해진다. 또한, 접속용 전극(10)은 반도체 소자(20)의 측방향 최외각면들(F)(웨이퍼의 절단 으로 얻어진 표면) 중의 하나에서 노출되며, 접속용 전극(10)의 접속면은 측방향 최외각면(F)과 동일 평면 상에 있으며, 즉 접속용 전극(10)의 접속면은 측방향 최외각면(F)을 넘어 돌출하지 않아서, 높은 공간 효율을 달성하도록 반도체 소자(20)를 고밀도로 배치하는 것이 가능하다.
[제2 실시예]
도15에 도시된 본 발명의 제2 실시예는 잉크 제트 헤드에 발생되는 필수적인 문제점들 중 하나를 해결하기 위한 구조 장치, 즉 잉크가 접속용 전극(10)과 접촉하게 되는 것을 방지하기 위한 구조 장치에 관한 것이다. 더욱 구체적으로, 구조 장치는 접속용 전극(10)을 밀봉재(17)로 덮어서 보호하도록 한다. 다르게는, 본 실시예의 반도체 소자는 제1 실시예에서와 동일한 구조이다. 따라서, 제1 실시예와 동일한 본 실시예의 반도체 소자의 일부에는 제1 실시예에서의 대응 부분에 부여된 도면 부호와 동일한 도면 부호를 부여하고, 설명을 생략한다.
밀봉재(17)는 잉크가 접속용 전극(10)과 접촉하지 않도록 접속용 전극(10)을 보호하기 위한 것이다. 대부분의 경우, 이는 전해액인 잉크가 접속용 전극(10)과 직접 접촉하게 됨으로써 부식하거나 용해하는 것을 방지하기 위해 제공된다. 도28에 도시된 종래 기술에 따른 반도체 소자(101)의 경우에, 볼 범프(103) 및 접속용 전극(102)을 보호하도록 밀봉재(109)가 형성될 때, 밀봉재(109)는 잉크 토출구(108)가 개방되는 상면(110)을 넘어 돌출한다. 따라서, 잉크 토출구(108)와 잉크 토출구(108)를 대면하는 (도시되지 않은) 기록 매체의 시트 사이의 갭은 밀봉재(109)가 상면(110)을 넘어 돌출하는 거리와 동등한 양만큼 증가되어야 한다. 이 갭의 증가는 잉크 토출구(108)로부터 토출된 잉크 액적이 기록 매체 상의 올바른 착탄 지점에서 어긋난 만큼의 양을 악화시켜서(exacerbate), 원하는 방식으로 기록하는 것이 불가능하며, 잉크가 의도된 지점에 착탄하지 못하기 때문에 얻어지는 줄무늬(streaky) 블랭크부로서의 화상 결함이 화상에 발생될 수 있다. 특히, 볼 범프(103)를 부착하기 위한 동작을 보다 용이하게 하기 위해, 볼 범프(103)는 잉크 토출구(108)를 갖는 표면(110)과 동일한 방향(도28에서의 상향)을 향하는 표면 상에서 접속용 전극(10)에 부착되며, 그 후, 이는 외부 도전 부재(104)에 접속된다. 그 후, 밀봉재(109)는 볼 범프(103), 외부 도전 부재(104) 및 그의 인접부를 덮는 방식으로 위치된다. 따라서, 볼 범프(103)의 존재는 밀봉재(109)의 피크를 상승시킨다. 즉, 볼 범프(103)의 존재는 기록 매체 상에서 기록이 이루어지는 동안에 기록 매체가 존재하는 영역을 향해 밀봉재(109)의 피크를 이동시킨다. 따라서, 이러한 구조 장치의 경우, 밀봉재(109)는 기록 매체가 존재할 영역을 향해 잉크 토출구(108)를 갖는 표면(110)을 넘어 돌출되기 쉬우며, 밀봉재(109)는 표면(110)을 향해 상향으로 돌출되기 쉽다.
따라서, 본 실시예에서, 잉크 토출구가 개방되는 표면(12a)을 넘어 밀봉재(109)가 돌출되지 않는[밀봉재(109)가 표면(12a)보다 아래에 위치되는] 구조 장치를 적용함으로써 기록 장치의 신뢰성 향상을 시도하고 있다.
본 실시예의 반도체 소자는 도3 내지 제13에 도시된 제1 실시예에서와 동일한 단계에 의해 제조된다. 즉, 절연 분리막 층(2), 발열 저항체 층(3), 알루미늄 배선층(4), 절연 분리막 층(5), 보호막 층(6), 밀착 향상층(7), 얇은 금도금 층 (8), 포토레지스트 층(9) 및 두꺼운 금도금 층(10)은 순차적으로 형성되며, 필요에 따라 패터닝 및 제거 공정이 수행된다. 그 후, 잉크 토출구(13)와 잉크 유동로(14)를 갖는 유기막(12)이 형성된다. 그 후, 웨이퍼 및 그 위의 소자가 초기 단계에 형성된 글루브(21)와 일치하는 스크라이브 라인(A)(절단선)을 따라 다이싱 장치 등에 의해 절단되어서, 반도체 소자(20)를 완성한다. 다음으로, 도1을 참조하면, 소정의 패턴이 형성된 TAB 리드선(16) 등의 외부 배선 기판(외부 도전 부재)을 얻어진 반도체 소자(20)의 접속용 전극(10)에 접속하여, 잉크 제트 기록 헤드 기판을 완성한다. 그 후, 접속용 전극(10)과 외부 도전 부재 사이의 접합부는 도15에 도시한 바와 같이 접속용 전극(10)을 보호하도록 밀봉재(109)로 도포된다.
도16 내지 도19는 본 실시예의 변형예를 도시한다. 도15에 도시된 반도체 소자(20)의 접속용 전극(10)은 제1 실시예와 동일한 반도체 소자(20)의 위치에 부착되며, 이는 실리콘 기판의 경사진 측방향면들 중 하나에 부착된다. 도16에 도시된 반도체 소자(20)는 도15에 도시된 반도체 소자(20)와 비교하여 경사진 면이 더 길다는 점에서 도15에 도시된 반도체 소자(20)와 상이하다. 도17에 도시된 반도체 소자(20)는 접속용 전극(10)이 부착된 기판의 측벽에 단차부(22, vertical cheek)를 갖는 래빗(rabbet)(리세스)이 제공된다는 점에서, 제1 실시예의 반도체 소자(20)의 도14에 도시된 변형예와 유사하다. 도18에 도시된 반도체 소자(20)는 도17에 도시된 반도체 소자(20)와 비교하여 접속용 전극(10)이 더 얇다는 점에서 도17에 도시된 반도체 소자(20)와 상이하다. 또한, 도19에 도시된 반도체 소자(20)는 기판의 측방향 벽이 접속용 전극(10)을 기판에 부착시키기 위해 제공되는 래빗(리 세스)의 단차부(cheek)가 도면에 대해 수직으로 있다는 점에서 유일하다.[도19는 래빗(리세스) 내에 충진된 접속용 전극의 단면을 도시한다.] 도19에 도시된 반도체 소자(20)의 일부 내에는, 반도체 소자(20)의 표면(G), 즉 웨이퍼 및 그 위의 소자들이 절단되게 되는 측방향면들 중 하나는 접속용 전극(10)의 표면 자체이며, 웨이퍼 및 그 위의 소자들이 웨이퍼 상의 복수개의 개별 반도체 소자(20)를 분리하도록 다이싱될 때 접속용 전극(10)이 절단되게 된다.
본 실시예의 반도체 소자(20)의 구성은, 접속용 전극(10)을 덮는 밀봉재(17)가 (기판 측 상에, 즉 도면의 하향으로) 잉크 토출구(13)를 갖는 유기막 표면(12a)에 대해 반도체 소자의 내향으로 위치된다는 점, 즉 표면(12a)보다 아래에 위치된다는 점에서, 도28에 도시된 종래 기술에 따른 반도체 소자와 상이하다. 따라서, 제1 실시예에서 얻어진 효과와 동일한 효과가 얻어질 수 있을 뿐만 아니라, 잉크 토출구(13)와 기록 매체 사이의 거리를 불필요하게 넓힐 필요가 없다는 효과도 얻을 수 있다.
또한, 본 실시예에서는 볼 범프(103)가 불필요하다. 따라서, 볼 범프(103)를 부착하기 위한 동작을 고려할 필요가 없기 때문에, 접속용 전극(10)은 잉크 토출구(103)를 갖는 표면(12a)에 대해 수직인 측방향면(G) 상에 위치될 수 있다. 또한, 볼 범프(103)가 존재하지 않기 때문에, 밀봉재(17)의 높이가 낮아질 수 있다. 따라서, 본 실시예의 구조 장치의 경우, 밀봉재(17)는 잉크 토출구(13)를 갖는 표면(12a)을 넘어 돌출하지 않는다. 따라서, 본 실시예의 잉크 제트 헤드 기판을 적용한 잉크 제트 헤드는 잉크 토출구로부터 토출되는 액체 잉크 액적이 기록 매체 상에 착탄하는 정밀도면에서 우수하여, 고품질로 기록될 수 있다.
부수적으로, 본 실시예에서, 유기막(11)이 생략된다. 즉, 잉크 토출구(13) 및 잉크 유동로(14)가 유기막(12)만으로 형성될 수 있기 때문에, 유기막(11)이 생략될 수 있다.
[제3 실시예]
도20에 도시된 본 발명의 제3 실시예의 반도체 소자(23)는 서로 접합되는 복수개의(예를 들어 2개의) 반도체 칩(23a)으로 구성된다. 이들 반도체 칩(23a)에는 소정 간격으로 정렬되는 복수개의 접속 돌출부(플러그)를 갖는 접속부(18)(에지), 및/또는 소정 간격으로 정렬되는 복수개의 리세스(소켓)를 갖는 접속부(18)(에지)가 제공되어서, 인접한 2개의 반도체 칩(23a)은 상기 2개의 반도체 칩(23)을 기계적으로 연결할 뿐만 아니라 전기적으로 접속하는 접속부(18)에서 접합된다. 도20의 (a)는 접합 전의 2개의 반도체 칩(23a)의 주요부를 도시하며, 도20의 (b)는 반도체 소자(20), 즉 접합된 2개의 반도체 칩(23a)을 도시한다. 도20 및 도23은 도22의 선(D-D)에서의 반도체 소자(23)의 단면도이다.
도20 및 도21을 참조하면, 본 실시예에서, 전술한 바와 동일한 단계를 통해 제조된 복수개(예컨대, 둘)의 반도체 칩(23a)은 반도체 칩(23a)의 에지부이면서 접속용 전극(10)을 가지는 접속부(18)에서 서로 접합되어 있다. 즉, 실리콘 기판(1)을 포함하는 반도체 칩(23a)의 기판은 대향하는 두 개의 에지부 중 하나가 전술한 복수개의 돌출부를 가지고 다른 하나가 전술한 복수개의 리세스를 가지도록 형성된다. 다음으로, 접속용 전극(10)이 각각의 돌출부 및 리세스의 팁 상에 형성된다. 따라서, 두 개의 반도체 칩(23a)이 반도체 소자(23)를 형성하도록 그들의 접속부(에지부)에 의해 결합됨에 따라, 두 개의 반도체 칩(23a)은 물리적으로 결합될 뿐만 아니라, 두 개의 반도체 칩(23a)의 접속용 전극(10) 사이가 전기적으로 접속된다.
본 실시예에서, 도22에 도시한 바와 같이, 한 장의 웨이퍼 상에 복수개의 반도체 칩(23a)이 형성된다. 다음으로, 웨이퍼를 절단함으로써 독립된 복수개의 반도체 칩(23a)을 얻는다. 구체적으로, 글루브(21)를 실리콘 기판(1) 상의 표면에 형성하여, 각각의 글루브(21)의 하부가 인접한 두 개의 반도체 칩(23a) 사이에 있는 대응 스크라이브 라인(B, C)(절단선)과 일치된다. 다음으로, 실리콘 기판(1)은 마스크(19)로 덮히고 CF4로 드라이 에칭되어서, 실리콘 기판(1)을 반도체 칩(23a)의 원하는 형상(평면도에서) 즉, 대향하는 에지부 중 하나를 따라 복수개의 돌출부(플러그)를 가지고 다른 하나를 따라서 복수개의 리세스(소켓)를 가지는 형상으로 얻는다.
다음으로, 도3 내지 도13에 도시된 바와 같이, 제1 실시예에서 반도체 소자(20)를 형성하는 단계와 동일한 단계에 의해, 절연 분리막 층(2), 발열 저항체(3), 알루미늄 배선층(4), 절연 분리막 층(5), 보호막(6), 밀착 향상층(7), 얇은 금도금 층(8), 포토레지시트 층(9), 및 두꺼운 금도금 층(10)을 순차로 형성하고, 필요에 따라 제거 공정을 수행한다. 그 다음, 잉크 토출구(13)와 잉크 유로(14)를 갖는 유기막(12)을 형성한다.
다음으로, 이전 단계에서 형성된 글루브(21)와 일치하는 스크라이브 라인(절단선)을 따라서, 실리콘 기판(1) 및 그 위의 소자들을 다이싱 장치등으로 절단한 다. 도23에는 스크라이브 라인(B)만을 도시하였지만, 실리콘 기판(1) 및 그 위의 소자들을 스크라이브 라인(B, C)에 따라 절단할 수 있다. 또한, 글루브(21) 내에 위치하는 부분(24)(도23)은 스크라이브 라인(B)을 따라 다이싱할 때와 동시에 제거한다. 전술한 단계를 통해서, 반도체 칩(23a)을 완성시킨다.
전술한 단계를 통해서, 한 장의 웨이퍼로부터 복수개의 반도체 칩(23a)이 생산된다. 이렇게 얻어진 반도체 칩(23a) 각각은 대향하는 두 개의 에지부(18) 중 하나가 복수개의 돌출부(플러그)를 가지고 다른 하나가 복수개의 리세스(소켓)를 가지도록 형성(평면도에서)되어서, 반도체 칩(23a)을 대응하는 에지부(18)를 따라서 또 다른 반도체 소자(23)와 결합시킬 수 있다. 이러한 구조절 배열을 제공함으로써, 두 개의 반도체 칩(23a)이 도10 및 도21에 도시된 바와 같이 그 접속부(18)를 따라 결합될 때, 두 개의 반도체 칩(23a)이 서로 기계적으로 연결될 뿐만 아니라, 두 개의 반도체 칩(23a) 사이가 전기적으로 접속됨으로써, 반도체 소자(23)를 완성한다. 두 개의 반도체 칩(23a) 중 하나의 접속부(18)의 돌출부(플러그)가 두 개의 반도체 칩(23a) 중 다른 하나의 접속부(18)의 리세스(소켓)와 연결되기 때문에, 기계적 연결 및 전기적 접속이 동시에 달성될 뿐만 아니라 상기 연결 및 접속이 더욱 신뢰성을 가진다. 두 개의 반도체 칩(23a) 중 하나의 접속용 전극(10)과 다른 하나의 접속용 전극(10) 사이의 더욱 신뢰성 있는 접속을 위해, 두 개의 반도체 칩(23a)이 그들의 접속부(18)에서 접속된 후에, 두 개의 접속용 전극의 접합부를 부분적으로 가열하거나, 초음파 등에 의해 전자의 접속용 전극을 우자의 접속용 전극에 부분적으로 납땜할 수도 있다.
본 실시예의 경우에도 마찬가지로, 전기적 접속을 위한 범프선 및 리드선이 불필요하다. 따라서, 잉크 제트 헤드 기판은 제조 비용 및 제조 단계의 개수가 감소될 수 있으며, 잉크 제트 헤드 기판의 제조 공정이 매우 단순화된다. 또한, 반도체 칩(23a)의 접속용 전극(10)의 접속면은 반도체 칩(23a)의 측방향 최외각면(실리콘 기판 및 그 위의 소자를 다이싱한 표면) 동일한 높이이거나, 접속용 전극(10)의 접속면은 반도체 칩(23a)의 최외각면에 상대적으로 안쪽에 위치된다. 따라서, 반도체 칩(23a)을 고밀도로 배치할 수 있어서, 공간 효율을 높일 수 있다.
도24 내지 도26은 본 실시예의 반도체 칩(23a)의 개조된 접속부의 주요부의 평면도이다. 도24 내지 도26은 도22의 (b)에 해당한다. 도24에 도시된 개조예는 돌출부(플러그부)와 리세스(소켓)가 크기(칩의 폭 방향에서)가 다르다는 점에서 본 실시예의 반도체 칩(23a)과 다르다. 도25에 도시된 개조예에 있어서는, 돌출부가 테이퍼 가공되어서 팁부에서의 돌출부가 기부에서의 돌출부보다 좁게 되어 리세스와 결합되기 용이하도록 한다. 도26에 도시된 개조예에 있어서는, 돌출부가 테이퍼 가공되어서 팁부에서의 돌출부가 기부에서의 돌출부보다 넓게 되어(도브 테일화) 두 개의 반도체 칩(23a)이 서로 분리될 가능성을 기계적으로 감소시킨다. 이러한 접속부(18)의 다양한 형상은 마스크가 이방성 드라이 에칭에 의해 형성되는 패턴을 변화시켜서 실리콘 기판(1)의 표면에 글루브를 형성하여 실현될 수 있다. 확실히, 접속부(18)의 형상은 전술한 바에 한정될 필요는 없고 선택적인 것이다.
본 실시예에서, 동일한 복수개의 반도체 칩(23a)은 한 장의 웨이퍼를 사용하여 형성된 다음, 결합된다. 그러나, 본 발명은 예컨대 드라이버 칩과 같은 일 형 식의 복수개 반도체 소자(23a)가 한 장의 웨이퍼로 형성되고, 예컨대 논리 칩과 같은 또 다른 형식의 복수개 반도체 소자(23a)가 다른 장의 웨이퍼 상에서 형성된 다음, 전자가 후자에 일체식으로 결합되는 경우에도 적용 가능하다.
본 발명의 상기 실시예들은 반도체 소자가 잉크 제트 헤드용 기판으로 사용되는 경우를 참조하여 기술되었다. 그러나, 본 발명에 따른 반도체 소자의 사용예는 전술한 실시예에 한정되지 않고, 본 발명은 반도체 소자를 채용하는 다양한 장치에서 반도체 소자와 또 다른 구성요소(구성요소들) 사이를 전기 접속하기 위한 구조적 배치에 적용 가능하다.
본 발명은 여기서 설명된 구조를 참조하여 설명되었지만, 제시된 상세한 사항들에 한정되지 않고, 본 출원은 후속하는 청구범위의 범주 또는 개선의 목적 내에 있는 개조예 또는 변경예를 포함하도록 의도된 것이다.
본 발명에 따르면, 반도체 소자와 외부 구성요소 사이의 전기 접속을 설정하기 위한 접속용 전극을 형성하는 공정이 간단하고, 저렴한 제조 비용과, 단일 기판 상에 형성될 수 있는 반도체 소자의 고밀도 및 우수한 공간 효율성을 가지는 반도체 소자와, 이러한 반도체 소자를 제조하는 방법을 제공한다.

Claims (14)

  1. 측방향 단부면과,
    외부와 전기적으로 접속하기 위해 상기 측방향 단부면에 노출된 접속용 전극을 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기 측방향 단부면은 피트와 돌출부를 가지는 반도체 장치.
  3. 제2항에 있어서, 상기 피트와 돌출부는 또 다른 반도체 장치의 피트와 돌출부와 정합 가능하여서, 그 사이의 기계적 연결과 전기적 접속을 달성하는 반도체 장치.
  4. 제1항에 있어서, 상기 측방향 단부면은 복수개의 상기 반도체 장치를 가지는 기판을 절단하여 제공되는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체 장치는 잉크 제트 헤드용 기판이고, 상기 잉크 제트 헤드는 잉크를 토출하기 위한 에너지를 발생시키는 에너지 발생 수단과, 상기 에너지 발생 수단 및 접속용 전극 사이를 전기적으로 접속하기 위한 상호접속 층과, 상기 에너지 발생 수단에 대응하여 배치된 잉크 토출구를 가지는 반도체 장치.
  6. 제5항에 있어서, 상기 접속용 전극과 접속된 외부 도전 부재와, 상기 접속용 전극과 외부 도전 부재 사이의 접속부를 덮는 밀봉재를 더 포함하는 반도체 장치.
  7. 잉크를 토출하기 위한 에너지를 발생시키는 에너지 발생 수단과, 상기 에너지 발생 수단 및 접속용 전극 사이를 전기적으로 접속하기 위한 상호접속 층과, 상기 에너지 발생 수단에 대응하여 배치된 잉크 토출구와, 잉크 유동로를 포함하는 잉크 제트 헤드용 기판과,
    외부와 전기적으로 접속하기 위해 상기 잉크 제트 헤드용 기판의 측부면에 노출된 접속용 전극을 포함하는 잉크 제트 헤드.
  8. 제7항에 있어서, 상기 접속용 전극과 접속되는 외부 도전 부재와, 상기 접속용 전극과 외부 도전 부재 사이의 접속부를 덮는 밀봉재를 더 포함하고, 상기 밀봉재는 잉크 토출구가 형성된 면을 넘어 돌출하지 않는 잉크 제트 헤드.
  9. 반도체 장치를 가지는 실리콘 기판을 절단하여 반도체 장치를 제조하기 위한 제조 방법이며,
    인접한 반도체 장치 사이에 선형 리세스를 형성하는 단계와,
    상기 리세스의 내부면 상에 상기 반도체 장치를 외부와 전기적으로 접속하기 위한 전극을 형성하는 전극 형성 단계와,
    상기 선형 리세스를 따라 실리콘 기판을 절단하여 상기 실리콘 기판으로부터 반도체 장치를 분리하는 단계를 포함하는 제조 방법.
  10. 제9항에 있어서, 상기 전극 형성 단계는 상기 실리콘 기판이 절단되는 절단선 양쪽에 금속 박막을 형성하는 단계와, 저항층을 형성하고 상기 저항층을 상기 금속 박막 상에 패터닝하는 단계와, 상기 저항층을 가지지 않는 부분에 금속을 성장시키는 단계와, 상기 저항층 및 상기 저항층 아래의 금속 박막을 제거하는 단계를 포함하고, 상기 접속용 전극은 상기 성장 단계에서 성장된 금속에 의해 제공되는 제조 방법.
  11. 제9항에 있어서, 상기 실리콘 기판이 절단될 때, 상기 접속용 전극을 형성하는 표면이 동시에 형성되는 제조 방법.
  12. 잉크 제트 헤드 구조가 실리콘 기판을 절단하여 제공된 반도체 장치 상에 형성되는, 잉크 제트 헤드를 제조하기 위한 제조 방법이며,
    잉크를 토출하기 위한 에너지를 발생시키는 에너지 발생 수단과, 상기 에너지 발생 수단 및 접속용 전극 사이를 전기적으로 접속하기 위한 상호접속 층과, 상기 에너지 발생 수단에 대응하여 배치된 잉크 토출구와, 잉크 유동로를 구비한 실리콘 기판 상에 형성된 반도체 장치를 제공하는 단계와,
    인접한 상기 반도체 장치 사이의 상기 실리콘 기판의 표면에 선형 리세스를 형성하는 단계와,
    상기 리세스의 내부면 상에 상기 반도체 장치를 외부와 전기적으로 접속하기 위한 전극을 형성하는 전극 형성 단계와,
    상기 선형 리세스를 따라 실리콘 기판을 절단하여 상기 실리콘 기판으로부터 반도체 장치를 분리하고 전극을 절단면 상에 노출시키는 단계를 포함하는 제조 방법.
  13. 제12항에 있어서, 상기 전극 형성 단계는 상기 실리콘 기판이 절단되는 절단선 양쪽에 금속 박막을 형성하는 단계와, 저항층을 형성하고 상기 저항층을 상기 금속 박막 상에 패터닝하는 단계와, 상기 저항층을 가지지 않는 부분에 금속을 성장시키는 단계와, 상기 저항층 및 상기 저항층 아래의 금속 박막을 제거하는 단계를 포함하고, 상기 접속용 전극은 상기 성장 단계에서 성장된 금속에 의해 제공되는 제조 방법.
  14. 제12항에 있어서, 상기 접속용 전극으로 외부 도전 부재를 접속하는 단계와, 상기 접속용 전극과 외부 도전 부재 사이의 접속부를 덮는 밀봉재를 제공하는 단계를 포함하고, 상기 밀봉재는 상기 잉크 토출구가 형성된 표면을 넘어 돌출하지 않도록 제공되는 제조 방법.
KR1020060009253A 2005-01-31 2006-01-31 반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법 Expired - Fee Related KR100865183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005023716A JP4630680B2 (ja) 2005-01-31 2005-01-31 半導体素子の製造方法およびインクジェット記録ヘッドの製造方法
JPJP-P-2005-00023716 2005-01-31

Publications (2)

Publication Number Publication Date
KR20060088068A true KR20060088068A (ko) 2006-08-03
KR100865183B1 KR100865183B1 (ko) 2008-10-23

Family

ID=36756046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009253A Expired - Fee Related KR100865183B1 (ko) 2005-01-31 2006-01-31 반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US7591071B2 (ko)
JP (1) JP4630680B2 (ko)
KR (1) KR100865183B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182035B2 (ja) * 2004-08-16 2008-11-19 キヤノン株式会社 インクジェットヘッド用基板、該基板の製造方法および前記基板を用いるインクジェットヘッド
JP4137027B2 (ja) * 2004-08-16 2008-08-20 キヤノン株式会社 インクジェットヘッド用基板、該基板の製造方法および前記基板を用いるインクジェットヘッド
US8142678B2 (en) * 2005-08-23 2012-03-27 Canon Kabushiki Kaisha Perovskite type oxide material, piezoelectric element, liquid discharge head and liquid discharge apparatus using the same, and method of producing perovskite type oxide material
US8438729B2 (en) * 2006-03-09 2013-05-14 Canon Kabushiki Kaisha Method of producing liquid discharge head
US8267503B2 (en) * 2006-10-16 2012-09-18 Canon Kabushiki Kaisha Ink jet recording head and manufacturing method therefor
JP5008448B2 (ja) 2007-04-20 2012-08-22 キヤノン株式会社 インクジェット記録ヘッド用の基板の製造方法
JP5355223B2 (ja) * 2008-06-17 2013-11-27 キヤノン株式会社 液体吐出ヘッド
US8152279B2 (en) * 2008-06-18 2012-04-10 Canon Kabushiki Kaisha Liquid ejection head having substrate with nickel-containing layer
US8291576B2 (en) * 2008-06-18 2012-10-23 Canon Kabushiki Kaisha Method of manufacturing liquid ejection head
JP2010000632A (ja) * 2008-06-18 2010-01-07 Canon Inc インクジェットヘッド用基板および該基板を具えるインクジェットヘッド
JP5312202B2 (ja) * 2008-06-20 2013-10-09 キヤノン株式会社 液体吐出ヘッド及びその製造方法
DE102011101035B4 (de) * 2011-05-10 2014-07-10 Infineon Technologies Ag Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
JP6066612B2 (ja) * 2012-08-06 2017-01-25 キヤノン株式会社 液体吐出ヘッド及びその製造方法
JP6175798B2 (ja) * 2013-02-25 2017-08-09 ブラザー工業株式会社 液体吐出装置及びフレキシブル配線基板の接続方法
US9308728B2 (en) 2013-05-31 2016-04-12 Stmicroelectronics, Inc. Method of making inkjet print heads having inkjet chambers and orifices formed in a wafer and related devices
JP6296720B2 (ja) 2013-07-29 2018-03-20 キヤノン株式会社 液体吐出ヘッド、液体吐出ヘッド用基板及び記録装置
JP6218517B2 (ja) * 2013-09-09 2017-10-25 キヤノン株式会社 液体吐出ヘッドの製造方法
JP2015080918A (ja) 2013-10-23 2015-04-27 キヤノン株式会社 液体吐出ヘッドおよび該液体吐出ヘッドの製造方法
JP6516613B2 (ja) * 2015-07-24 2019-05-22 キヤノン株式会社 液体吐出ヘッド用基板および液体吐出ヘッド用基板の製造方法
JP2018122554A (ja) * 2017-02-03 2018-08-09 エスアイアイ・プリンテック株式会社 部材、液体噴射ヘッドチップ、液体噴射ヘッド、液体噴射装置および切断方法
US10290512B2 (en) 2017-05-17 2019-05-14 Nanya Technology Corporation Semiconductor structure having bump on tilting upper corner surface
JP7163134B2 (ja) 2018-10-18 2022-10-31 キヤノン株式会社 液体吐出ヘッド、液体吐出ヘッドの製造方法および液体吐出装置
JP7305383B2 (ja) * 2019-03-15 2023-07-10 キヤノン株式会社 液体吐出ヘッドおよびその製造方法
JP7520622B2 (ja) 2020-07-31 2024-07-23 キヤノン株式会社 液体吐出ヘッドおよびその製造方法
JP7621856B2 (ja) 2021-03-26 2025-01-27 キヤノン株式会社 液体吐出ヘッド、素子基板及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63242653A (ja) * 1987-03-31 1988-10-07 Sony Corp サ−マルヘツド
JPH01175248A (ja) * 1987-12-28 1989-07-11 Sharp Corp 半導体チップ
US5081474A (en) * 1988-07-04 1992-01-14 Canon Kabushiki Kaisha Recording head having multi-layer matrix wiring
JP2751242B2 (ja) * 1988-09-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
DE69122726T2 (de) * 1990-12-12 1997-03-13 Canon Kk Tintenstrahlaufzeichnung
JPH05175354A (ja) * 1991-12-20 1993-07-13 Sony Corp 半導体素子構造
JPH05283271A (ja) 1992-03-31 1993-10-29 Sumitomo Metal Ind Ltd チップ型半導体磁器部品及びその製造方法
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
JP3169842B2 (ja) * 1996-10-07 2001-05-28 セイコーインスツルメンツ株式会社 サーマルヘッドおよびその製造方法
JP2000043271A (ja) * 1997-11-14 2000-02-15 Canon Inc インクジェット記録ヘッド、その製造方法及び該インクジェット記録ヘッドを具備する記録装置
EP1000745A3 (en) * 1998-10-27 2001-01-24 Canon Kabushiki Kaisha Electro-thermal conversion device board, ink-jet recording head provided with the electro-thermal conversion device board, ink-jet recording apparatus using the same, and production method of ink-jet recording head
JP3415789B2 (ja) 1999-06-10 2003-06-09 松下電器産業株式会社 インクジェットヘッド及びインクジェットプリンタ
US6497477B1 (en) * 1998-11-04 2002-12-24 Matsushita Electric Industrial Co., Ltd. Ink-jet head mounted with a driver IC, method for manufacturing thereof and ink-jet printer having the same
US6402302B1 (en) * 1999-06-04 2002-06-11 Canon Kabushiki Kaisha Liquid discharge head, manufacturing method thereof, and microelectromechanical device
JP3592136B2 (ja) * 1999-06-04 2004-11-24 キヤノン株式会社 液体吐出ヘッドおよびその製造方法と微小電気機械装置の製造方法
JP2001138521A (ja) * 1999-11-11 2001-05-22 Canon Inc インクジェット記録ヘッドおよび該記録ヘッドを用いたインクジェット記録装置
JP3970016B2 (ja) * 2000-12-28 2007-09-05 キヤノン株式会社 インクジェット記録ヘッド及びインクジェット記録装置
JP3804011B2 (ja) * 2001-01-26 2006-08-02 富士写真フイルム株式会社 半導体デバイスの製造方法
JP4554831B2 (ja) * 2001-02-13 2010-09-29 ローム株式会社 個片基板の製造方法および個片基板並びに集合基板
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
KR100452850B1 (ko) * 2002-10-17 2004-10-14 삼성전자주식회사 잉크젯 프린터의 프린트 헤드 및 그 제조방법
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
JP4137027B2 (ja) * 2004-08-16 2008-08-20 キヤノン株式会社 インクジェットヘッド用基板、該基板の製造方法および前記基板を用いるインクジェットヘッド
US8438729B2 (en) * 2006-03-09 2013-05-14 Canon Kabushiki Kaisha Method of producing liquid discharge head

Also Published As

Publication number Publication date
KR100865183B1 (ko) 2008-10-23
JP4630680B2 (ja) 2011-02-09
JP2006210815A (ja) 2006-08-10
US20060170734A1 (en) 2006-08-03
US7591071B2 (en) 2009-09-22

Similar Documents

Publication Publication Date Title
KR100865183B1 (ko) 반도체 소자, 잉크 제트 헤드용 기판 및 이의 제조 방법
US8016387B2 (en) Ink jet head
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
US9315016B2 (en) Inkjet head and method of manufacturing inkjet head
US8322829B2 (en) Liquid discharge head substrate and manufacturing method thereof, and liquid discharge head using liquid discharge head substrate and manufacturing method thereof
US7338150B2 (en) Substrate for liquid discharge head, liquid discharge head using substrate for liquid discharge head and method of manufacturing the same
JP2016165847A (ja) 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
US8240815B2 (en) Recording element substrate, and inkjet head and its production method
US8075107B2 (en) Liquid ejection head
CN111823716B (zh) 液体喷出头及其制造方法
US6485126B1 (en) Ink jet head and method of producing the same
CN102470671A (zh) 具有后侧电连接的喷墨打印头组件
US8517517B2 (en) Liquid discharge head and method for manufacturing the same
JP5065453B2 (ja) 液体吐出ヘッド用基板及びその製造方法及び、液体吐出ヘッド用基板を用いた液体吐出ヘッド及びその製造方法
JP5173624B2 (ja) 記録ヘッド及び記録ヘッドの製造方法
US8931886B2 (en) Inkjet head and method for manufacturing inkjet head
JP7309449B2 (ja) 半導体素子、半導体素子の製造方法、及び液体吐出ヘッド
JP5224782B2 (ja) 液体吐出ヘッドの製造方法
JP5341688B2 (ja) 液体吐出ヘッド及びその製造方法
JP2008143132A (ja) インクジェット記録ヘッド
JP2023062376A (ja) 液体吐出ヘッド及びその製造方法
JP2014188702A (ja) 液体吐出装置及び液体吐出装置の製造方法
JP2022092357A (ja) 液体吐出ヘッド及びその製造方法
JP2000117982A (ja) インクジェットヘッド及びその製造方法
JP2000323518A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060131

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061215

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070927

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080723

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081017

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110923

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130926

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140924

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150923

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160926

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180728