[go: up one dir, main page]

KR19990013884A - 플라즈마 디스플레이의 구동 방법 및 구동 장치 - Google Patents

플라즈마 디스플레이의 구동 방법 및 구동 장치 Download PDF

Info

Publication number
KR19990013884A
KR19990013884A KR1019980028600A KR19980028600A KR19990013884A KR 19990013884 A KR19990013884 A KR 19990013884A KR 1019980028600 A KR1019980028600 A KR 1019980028600A KR 19980028600 A KR19980028600 A KR 19980028600A KR 19990013884 A KR19990013884 A KR 19990013884A
Authority
KR
South Korea
Prior art keywords
discharge
period
pulse
erase
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980028600A
Other languages
English (en)
Other versions
KR100354678B1 (ko
Inventor
게이신 나가오까
시게토시 도미오
다다쓰구 히로세
게이이치 가네꼬
시게끼 가메야마
도모까쓰 기시
데쓰야 사까모토
다까히로 다까모리
아끼히로 다까기
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR19990013884A publication Critical patent/KR19990013884A/ko
Application granted granted Critical
Publication of KR100354678B1 publication Critical patent/KR100354678B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이의 구동시의 구동 전압 마진의 개선이 가능한 플라즈마 디스플레이의 구동 방법 및 구동 장치를 제공하는 것을 목적으로 한다.
리셋 기간에서의 소거 방전을 제 1 및 제 2 전극간에서 실시되는 방전 형성중에 펄스 전압의 인가를 종료시키는 세폭 펄스에서 행하는 서브필드를 적어도 포함하여, 펄스 전압의 인가를 종료시키는 세폭 펄스의 하강과 동시에 제 3 전극에 인가하고 있는 전압 펄스를 하강시킨다.

Description

플라즈마 디스플레이의 구동 방법 및 구동 장치
근년 각종 디스플레이 장치에서는 표시해야 할 정보나 설치 조건의 다용화, 대화면화 및 고정세화가 현저하다. 따라서 이들에 사용되는 플라즈마 디스플레이 패널(Plasma Display Panel:PDP), CRT, LCD, EL, 형광 표시관, 발광 다이오드등의 표시 장치에서는 이들의 경향에 대응해야 할 표시 품질의 향상이 요구되고 있다.
상기 표시 장치중 PDP는 어른거림이 없고 대화면화가 용이한 고휘도 장수명등의 우수한 장점을 갖고 있으므로, 최근 활발하게 개발이 행하여지고 있다. PDP에는 2개의 전극으로 선택 방전(어드레스 방전) 및 유지 방전을 행하는 2전극형과 제 3 전극을 이용해서 어드레스 방전을 행하는 3전극형이 있다. 계조 표시를 행하는 컬러 PDP에서는 방전에 의해 발생하는 자외선에 의해서 방전셀 내에 형성한 형광체를 여기하고 있지만, 이 형광체는 방전에 의해 동시에 발생하는 정전하인 이온의 충격에 약한 결점이 있다. 상기의 2전극형에서는 형광체가 이온에 직접 맞도록 한 구성으로 되어 있기 때문에 형광체의 수명 저하를 초래할 위험이 있다. 이 문제를 회피할 수 있는 컬러 PDP로서 면방전을 이용한 3전극 구조가 일반적으로 알려져 있다. 또한 이 3전극형에서도 제 3 전극을 유지 방전을 행하는 제 1및 제 2 전극이 배치되어 있는 기판에 형성하는 경우와 대향하는 1개의 기판에 배치하는 경우가 있다. 또 동일 기판에 상기 3종의 전극을 형성하는 경우에서도 유지 방전을 행하는 2개의 전극 위에 제 3 전극을 배치하는 경우와 그 아래에 제 3 전극을 배치하는 경우가 있다. 또한 형광체로부터 발해진 가시광을 그 형광체를 투과해서 볼 경우(투과형)와 형광체로부터의 반사를 볼 경우(반사형)가 있다. 또 방전을 행하는 셀은 장벽(리프 또는 배리어라고도 함)에 의해서 인접셀과의 공간적인 결합이 단절되어 있다. 이 장벽은 방전셀을 둘러싸도록 4방으로 설치하여 완전히 밀봉하는 경우와 1방향만 설치하고 다른 방향은 전극간 갭(거리)의 적정화에 의해서 결합을 단절하는 경우등이 있다.
본 발명은 상술한 각종 방식의 PDP의 구동 방식에 관한 것이다.
본 명세서에서는 유지 방전을 행하는 전극의 기판과는 다른 대향하는 기판에 제 3 전극을 형성하는 패널에서 장벽이 수직 방향(즉 제 1 전극과 제 2 전극이 직교하고, 제 3 전극과 평행)에만 형성되고, 유지 전극의 일부가 투명 전극으로 구성되어 있는 반사형의 예를 설명한다.
도 1은 상기의 3전극·면방전·AC형 PDP의 개략 평면도이다. 또 도 2는 상기 3전극·면방전·AC형 PDP의 수직 방향에서의 개략 단면도이고, 마찬가지로 도 3은 상기 3전극·면방전·AC형 PDP의 수평 방향에서의 개략 단면도이다. 이 도 2 및 도 3은 1개의 방전셀을 나타내고 있다.
PDP는 기본적으로 2개의 유리 기판으로 구성되어 있다. 전면 유리 기판(18)에는 평행한 유지 전극(19)인 X전극(13), Y전극(14)을 구비하고 있으며, 이들 전극은 투명 전극(19a)과 버스 전극(19b)으로 구성되어 있다. 투명 전극(19a)은 형광체(17)로부터의 반사광을 투과시키는 역할이 있기 때문에 ITO(산화인듐을 주성분으로 하는 투명 도체막)등으로 형성한다. 또 버스 전극(19b)은 전극 저항에 의한 전압 드롭을 방비하기 위해 저저항으로 형성할 필요가 있어 Cr또는 Cu로 형성된다. 또 그들을 유전체층(유리)(20)으로 피복하고, 방전면에는 보호막으로서 MgO(산화마그네슘)막(21)을 형성한다. 또 전면 유리 기판(18)과 마주한 배면 유리 기판(16)에는 어드레스 전극(15)을 유지 전극(19)과 직교하는 형태로 형성한다. 또 어드레스 전극(15) 사이에는 장벽(11)을 형성하며, 그 장벽(11) 사이에는 어드레스 전극(15)을 덮는 형태로 적, 녹, 청의 발광 특성을 지닌 형광체(17)를 형성한다. 장벽(11)의 지붕과 MgO(21)면이 밀착하는 형태로 2개의 유리 기판이 조립되어 있다.
도 4는 종래 기술을 나타내는 구동 파형도로서, 상술한 도 1∼도 3에 나타내는 PDP를 구동하는 경우의 방법을 나타내는 것이다. 여기서는 종래의 어드레스/유지 방전 기간 분리형(ADS)·기입 어드레스 방식에서의 1서브 필드 기간을 나타내고 있다.
이 예에서는 1 서브필드는 리셋 기간, 어드레스 기간 및 유지 방전 기간과 분리된다. 리셋 기간에서는, 예를 들어 우선 모든 Y 전극이 0V 레벨로 되며, 동시에 X 전극에 전압Vs+Vw(약 330V)로 된 전면 기입 펄스가 인가된다. 이 결과 이전의 표시 상태에 관계없이 전표시 라인의 전셀에서 방전이 행하여진다. 이 때의 어드레스 전극 전위는 약 100V(Vaw)이다. 다음에 X 전극과 어드레스 전극의 전위가 0V가 되며, 전셀에서 벽전하 자신의 전압이 방전 개시 전압을 넘어서 방전이 개시된다. 이 방전은 전극간의 전위차가 없기 때문에 벽전하가 형성되는 일은 없고 공간 전하는 자기 중화해서 방전이 종식된다. 소위 자기 소거 방전이다. 이 자기 소거 방전에 의해서 패널내의 전셀의 상태가 벽전하가 없는 균일한 상태가 된다. 이 리셋 기간은 전의 서브필드의 점등 상태에 관계없이 모든 셀을 동일 상태로 하는 작용이 있어서, 다음의 어드레스(기입) 방전을 안정하게 행할 수가 있다.
다음에 어드레스 기간에서 표시 데이터에 따른 셀의 ON/OFF를 행하기 위해서 선순차로 어드레스 방전이 행하여진다. 우선 Y 전극에 -Vy 레벨(약 -150V)의 스캔 펄스를 인가함과 함께 어드레스 전극중의 유지 방전을 일으키는 셀 즉 점등시킬 셀에 대응하는 어드레스 전극에 전압Va(약 50V)의 어드레스 펄스를 선택적으로 인가한다. 이 결과 점등시킬 셀의 어드레스 전극과 Y 전극 사이에서 방전이 일어나고, 이것을 플라이밍(종화)으로서 X전극(전압 Vx=50V)과 Y전극간의 방전으로 이행한다. 전자의 방전을 플라이밍 어드레스 방전, 후자를 주어드레스 방전이라 칭한다. 이에 의해 선택라인의 선택셀의 X전극과 Y전극상의 MgO면에 유지 방전이 가능한 양의 벽전하가 축적된다.
이하 차례로 다른 표시 라인에 대해서도 마찬가지 동작이 행하여져, 전표시 라인에서 새로운 데이터의 기입이 행하여진다.
그 후에 유지 방전 기간이 되면 Y전극과 X전극에 교대로 전압Vs(약 180V)로 된 유지 펄스가 인가되어서 유지 방전이 행하여져, 1서브필드의 영상 표시가 행하여진다. 또한 이러한 어드레스/유지 방전 분리형·기입 어드레스 방식에서는 유지 방전 기간의 장단, 즉 유지 펄스의 회수에 의해서 휘도가 결정된다.
도 5는 어드레스/유지 방전 분리형·기입 어드레스 방식의 타임차트로서, 다계조 표시의 일례로서 16계조 표시를 행할 경우의 구동 방식을 나타내고 있다. 이 예에서는 1프레임은 4개의 서브필드(SF1, SF2, SF3, SF4)로 구분된다. 그래서 이들 서브필드(SF1∼SF4)에서는 리셋 기간과 어드레스 기간은 각각 동일 길이가 된다. 또 유지 방전 기간의 길이는 예를 들어 1:2:4:8의 비율로 된다. 따라서 점등시킬 서브필드를 선택함으로써 0으로부터 15까지의 16계조의 계조 표시가 가능해진다.
상기 구동 방법에서는 각각의 서브필드가 리셋 기간을 구비하고 있으며, 각각의 서브필드에서 전면 기입 펄스의 인가에 의한 전면 기입 방전이 행하여진다. 이 때문에 본래 영상 표시에 기여하지 않는 리셋 기간에서의 발광이 각 서브필드에서 생겨, 표시 화상의 콘트래스트를 내리는 한 원인이 되고 있다. 이 문제를 해결하기 위해 본 출원인은 1프레임당 상기 전면 기입 방전의 회수를 줄임으로써 하이콘트래스트화를 꾀한 신규의 구동 방법을 발명하여 이미 출원하였다(일본국 특개평 5-313598호 공보). 이 방법은 리셋 기간에서의 전면 기입 방전을 일부의 서브필드에서만 실시하고, 다른 서브필드에서는 리셋 기간에서 소거 방전만을 실시하는 것이다. 전면 기입 방전의 회수가 감소함으로써 영상 표시에 기여하지 않는 발광을 억제한 하이콘트래스트 구동이 가능하다.
ON셀을 바르게 점등시키고, OFF셀을 점등시키지 않는 구동을 실현하기 위한 각종 펄스의 전압치에는 허용 범위가 존재하며, 여기서는 그 최소치로부터 최대치까지의 전압 범위를 구동 전압 마진이라 칭한다.
우선 구동 전압 마진에 관한 제 1 과제에 대해서 설명한다. 단순 매트릭스 패널(이중극)의 대향 전극에서의 세폭 펄스 소거에서는 방전 형성중에 외부 인가 전압을 완전 억제하기 위해서 방전시에 발생한 하전 입자의 대부분은 방전셀 공간에 잔류하고, 패널 유전체층상의 벽전하에 정전인력으로 흡착되어 벽면상에서 재결합해서 소거된다. 한편 면방전 전극을 갖는 3전극 패널에서는 이 세폭 펄스 소거 동작이 동일 기판상의 면방전 전극상에서 행하여지기 때문에 방전셀 공간의 하전 입자는 대향 전극상의 전위에 영향받는다.
도 6은 잔류 벽전하를 나타내는 도면 1로서, 리셋 기간에서의 세폭 소거의 중화 방전중에 대향 전극이 Va가 되어 있을 경우의 잔류 벽전하를 나타낸다. 이 경우에 대향 전극상에 다량의 마이너스 극성 전하를 축적하게 되어 소거 불량이 된다.
한편 도 7은 잔류 벽전하를 나타내는 도면 2로서, 리셋 기간에서의 세폭 소거의 중화 방전중에 대향 전극이 GND가 되어 있을 경우의 잔류 벽전하를 나타낸다. 이 경우에 대향 전극상에 다량의 플러스 극성 전하를 축적하게 되어 소거 불량이 된다.
이들 경우에 이 소거 불량이 다음 어드레스 기간에서의 선택적인 벽전하의 형성을 저해하여 결과로서 구동 전압 마진의 악화로 이어짐이 판명되었다.
다음에 구동 전압 마진에 관한 제 2 과제에 대해서 설명한다. 리셋 기간중에 세폭 소거 방전을 행할 때에 화소의 불균일성이나 온도 조건의 변화로부터 방전 개시가 예상 이상으로 빨랐을 경우에는 필요한 벽전하 소거가 불가능할 뿐만 아니라 소거전의 벽전하 상태에 대해서 반전 극성의 벽전하를 형성할 위험이 있고, 구동 전압 마진의 감소로 이어진다.
다음에 구동 전압 마진에 관한 제 3 과제에 대해서 설명한다. 도 8은 미약 방전에 의한 영향을 나타내는 도면으로서, A(어드레스), X, Y의 각전극 펄스와 함께 방전 발광 펄스(광)가 나타나 있다. 이 방전 발광 펄스를 관찰하면 유지 방전 펄스와 다음의 유지 방전 펄스의 간극에서 미약한 발광이 존재하고 있다. 이 미약 방전은 다음의 유지 방전 자체에 주는 영향은 작기 때문에 정상적으로 유지 방전을 반복하는 것이 가능하다.
그러나 이 미약 방전은 리셋 기간에서의 소거 방전(도 8에서는 세폭 방전을 사용하고 있음)에 대해서는 큰 영향을 주는 것이 판명되었다. 구체적으로는 이 미약 방전에 의해 유지 방전으로 형성한 벽전하가 감소하여, 정상적인 소거 방전이 저해되어 결과로서 벽전하의 소거 불량이 되고 만다. 이것이 구동 전압 마진의 감소로 이어진다.
다음에 구동 전압 마진에 관한 제 4 과제에 대해서 설명한다. 이 과제는 특히 상술한 하이콘트래스트 구동에서 문제가 되는 것이다. 상기의 하이콘트래스트 구동은 일부의 서브필드를 제외하고 리셋 기간중 소거 방전만을 행하는 것이다. 이 소거 방전으로서 직전의 서브필드에서 점등하고 있던 셀의 소거만을 행하는 소거 펄스를 인가하면 전면 기입/자기 소거 펄스를 사용한 경우에 비해서 대향 전극(어드레스 전극)상의 잔류 벽전하의 소거 능력이 약체화함이 판명되었다. 또한 서브필드를 겹칠 때마다 리셋되지 않는 대향측 전극상의 잔류 벽전하가 계속 축적됨으로써 다음 프레임의 전면 기입 방전으로의 부담이 대단히 커진다. 이 때문에 전면 기입 방전을 거쳐도 각셀의 전위 분포가 균일해지지 않는 혹은 그 후의 어드레스 방전에 악영향을 미치는 문제가 발생하고, 결과로서 구동 전압 마진의 감소를 야기하고 있었다.
다음에 구동 전압 마진에 관한 제 5 과제에 대해서 설명한다. 도 5는 어드레스/유지 방전 분리형·기입 어드레스 방식의 타임차트를 나타내는 도면으로서, 리셋 기간, 어드레스 기간, 유지 방전 기간, 휴지기간이 나타나 있다. 방전 유지 전압 펄스의 회수의 변동에 의한 구동 기간의 토탈 시간의 변동에 의해 휴지기간이 변동하고, 그 영향으로 휴지기간후에 인가되는 전압 펄스에 의한 방전 상태가 변동하고, 그 결과 리셋해야 할 벽전하량이 변동하고, 결과로서 구동 전압 마진의 감소를 야기하고 있었다.
다음에 구동 전압 마진에 관한 제 6 과제에 대해서 설명한다. 이 과제는 특히 하이콘트래스트 구동에서 문제가 되는 것이다. 하이콘트래스트 구동은 일부의 서브필드를 제외하고서 리셋 기간중 소거 방전만을 행하는 것이고, 이 하이콘트래스트 구동에서 소거 방전을 행하기 위한 전압 펄스가 1개로서는 전하를 리셋할 확률이 낮기 때문에 소거 불량을 일으키고 만다. 이것이 구동 전압 마진의 감소를 야기하고 있었다.
다음에 전압치를 연속적으로 변화시키는 소거 펄스에 의한 벽전하 소거는 회로의 간이성때문에 저항기와 패널 용량으로 결정하는 비직선파형이 사용된다. 이러한 비직선파형의 경우에 소거파형의 기울기가 급준한 곳에서 방전하면 소거 불량이 일어나는 문제가 있었다.
본 발명은 상기의 점에 비추어 된 것으로서, 플라즈마 디스플레이의 구동시의 구동 전압 마진의 개선이 가능한 플라즈마 디스플레이의 구동 방법 및 구동 장치를 제공하는 것을 목적으로 한다.
도 1은 3전극·면방전·AC형 PDP의 개략 평면도.
도 2는 3전극·면방전·AC형 PDP의 수직 방향에서의 개략 단면도.
도 3은 3전극·면방전·AC형 PDP의 수평 방향에서의 개략 단면도.
도 4는 종래의 구동 방법을 나타내는 파형도.
도 5는 어드레스/유지 방전 분리형·기입 어드레스 방식의 타임차트.
도 6은 잔류 벽전하를 나타내는 도면1.
도 7은 잔류 벽전하를 나타내는 도면2.
도 8은 미약 방전에 의한 영향을 나타내는 도면.
도 9는 본 발명의 제 1 실시예를 나타내는 구동 파형도.
도 10은 본 발명의 제 2 실시예를 나타내는 구동 파형도.
도 11은 본 발명의 제 3 실시예를 나타내는 구동 파형도.
도 12는 본 발명의 제 4 실시예를 나타내는 구동 파형도.
도 13은 본 발명의 제 5 실시예를 나타내는 구동 파형도.
도 14는 본 발명의 제 6 실시예를 나타내는 구동 파형도.
도 15는 본 발명의 제 7 실시예를 나타내는 구동 파형도.
도 16은 본 발명의 제 8 실시예를 나타내는 구동 파형도.
도 17은 본 발명의 제 9 실시예를 나타내는 구동 파형도.
도 18은 본 발명의 제 10 실시예를 나타내는 구동 파형도.
도 19는 본 발명의 제 11 실시예를 나타내는 구동 파형도.
도 20은 본 발명의 제 12 실시예를 나타내는 구동 파형도.
도 21은 본 발명의 제 13 실시예를 나타내는 구동 파형도.
도 22는 본 발명의 제 14 실시예를 나타내는 구동 파형도.
도 23은 본 발명의 제 15 실시예를 나타내는 구동 파형도.
도 24는 본 발명의 제 16 실시예를 나타내는 구동 파형도.
도 25는 본 발명의 제 17 실시예를 나타내는 구동 파형도.
도 26은 본 발명의 제 18 실시예를 나타내는 구동 파형도.
도 27은 본 발명의 제 19, 20 실시예의 원리를 나타내는 파형도.
도 28은 본 발명의 제 19 실시예를 나타내는 구동 파형도.
도 29는 도 28에 나타내는 제 19 실시예의 변형례를 나타내는 도면.
도 30은 본 발명의 제 20 실시예를 나타내는 구동 파형도.
도 31은 도 30에 나타내는 제 20 실시예의 변형례를 나타내는 도면.
도 32는 본 발명의 플라즈마 디스플레이(PDP)의 구동 장치의 1실시예를 나타내는 도면.
도면의 주요부분에대한 부호의 설명
11 장벽
12 셀
13 X전극
14 Y전극
15 어드레스 전극
16 배면 유리 기판
17 형광체
18 전면 유리 기판
19 유지 전극
19a 투명 전극
19b 버스 전극
20 유전체층
21 MgO막
23∼28 리셋 기간
30 패널
31 어드레스 드라이버
32 X공통 드라이버
33 Y공통 드라이버
34 Y스캔 드라이버
35 제어 회로
36 표시 데이터 제어부
37 프레임 메모리
38 패널 구동 제어부
39 스캔 드라이버 제어부
40 공통 드라이버 제어부
41 구동 파형 패턴 ROM
그래서 상기 제 1 과제를 해결하기 위해 청구항 1기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간에서의 상기 소거 방전을 상기 제 1 및 제 2 전극간에서 실시하는 방전 형성중에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스에서 행하는 서브필드를 적어도 포함하고, 상기 펄스 전압의 인가를 종료시키는 상기 세폭 펄스의 하강과 동시에 상기 제 3 전극에 인가하고 있는 전압 펄스를 하강시키는 것을 특징으로 한다.
이와 같이 리셋 기간에 대향 전극에 인가한 전압을 세폭 펄스의 방전 형성시에 즉 펄스의 상승시 및 잔류 전하 중화시 즉 펄스의 하강 직후의 각각에 대응해서 변화시키도록 함으로써 다량의 잔류 전하를 생기게 함이 없이 안정 동작을 실현할 수 있다.
또 청구항 2기재의 발명은 상기 리셋 기간에서 전면 기입 방전 및 상기 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 전면 기입 방전을 실시하는 일없이 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 적어도 상기 서브필드(B)의 상기 리셋 기간에서의 상기 소거 방전이 상기 세폭 펄스에서 행하여지는 것을 특징으로 한다.
이와 같이 서브필드(B)의 리셋 기간에서의 소거 방전을 펄스폭이 2㎲이하인 세폭 펄스로 행하고, 리셋 기간에 대향 전극에 인가한 전압을 그 펄스의 상승시 및 잔류 전하 중화시 즉 펄스의 하강 직후의 각각에 대응해서 변화시키도록 함으로써 다량의 잔류 전하를 생기게 하는 일없이 안정 동작을 실현할 수 있다.
또 제 2의 과제를 해결하기 위해 청구항 3기재의 발명은 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간중에 방전 형성중에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스에 의한 제 1 소거 방전과, 인가 전압치를 연속적으로 변화시키는 소거 펄스에 의한 제 2 소거 방전을 포함하는 것을 특징으로 한다.
이와 같이 리셋 기간에 복수회의 소거 방전을 실시함으로써 반전극성의 벽전하를 소거할 수가 있다.
또 청구항 4기재의 발명은 상기 세폭 펄스와 소거 펄스의 간격을 10㎲ 이상으로 하는 것을 특징으로 한다.
이와 같이 세폭 펄스에 의한 제 1 소거 방전과 소거 펄스에 의한 제 2 소거 방전과의 간격을 10㎲ 이상으로 함으로써 벽전하량의 변동을 적게 할 수가 있다. 따라서 리셋할 확률이 높아지고, 세폭 펄스에 의한 제 1 소거 방전에 의해서 생성되는 불안정한 벽전하가 안정해지고, 제 2 소거 방전에 의해 확실하게 소거할 수가 있다.
또한 제 2 소거 방전으로서는 벽전하 소거량은 세폭 소거보다 적어 충분하지는 않지만, 세폭 펄스에 의한 소거 방전과 같이 전하 반전할 위험이 없으므로, 인가 전압치가 연속적으로 변화하는 SEP(Slope Erase Pulse) 소거를 이용하는 것이 적당하다.
또 제 3 과제를 해결하기 위해 청구항 5기재의 발명은 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스의 펄스폭이 다른 유지 방전 펄스의 것보다 길게 한 서브필드를 적어도 포함하는 것을 특징으로 한다.
이와 같이 최후미의 유지 방전 펄스의 펄스폭을 충분히 넓게 하고 있기 때문에 유지 방전 펄스에 의해 발생한 하전 입자의 대부분이 벽전하가 되고, 공간 전하에 의한 플라이밍 효과가 작아진다. 이에 의해 최후미의 유지 방전 펄스의 인가후에 미약 방전이 생기는 것을 방지할 수가 있다.
또 청구항 6기재의 발명은 상기 리셋 기간에서 전면 기입 방전 및 상기 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 최후미의 유지 방전 펄스의 펄스폭을 길게 한 상기 서브필드는 상기 서브필드(B)의 직전에 배치하는 것을 특징으로 한다.
이와 같이 최후미의 유지 방전 펄스폭을 길게 한 서브필드를 서브필드(B)의 직전에 배치함으로써 서브필드(B)에서 최후미의 유지 방전 펄스의 인가후에 미약 방전이 생기는 것을 방지할 수가 있다.
또 청구항 7기재의 발명은 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간에서의 소거 방전을 실시하기 위한 펄스를 그 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스로부터 상기 유지 방전 기간에서의 상기 유지 방전 펄스간의 간격과 거의 같은 간격을 지니고 인가하는 서브필드를 적어도 포함하는 것을 특징으로 한다.
이와 같이 그 직전의 서브필드의 유지 방전 기간에서의 최후미의 유지 방전 펄스로부터 그 유지 방전 펄스의 간격과 거의 같은 간격을 지니고 리셋 방전을 행하는 펄스를 인가함으로써 가령 미약 방전이 발생한다고 해도 소거 방전이 그 영향을 받는 것을 방지할 수 있다.
또 청구항 8기재의 발명은 상기 리셋 기간에서 상기 리셋 방전으로서 전면 기입 방전 및 상기 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 리셋 방전으로서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 상기 서브필드(B)의 상기 리셋 기간에서 상기 소거 방전을 실시하기 위해 인가되는 소거 펄스와, 그 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스와의 간격을 상기 유지 방전 기간에서의 상기 유지 방전 펄스의 간격과 거의 같게 하는 것을 특징으로 한다.
이와 같이 그 직전의 서브필드의 유지 방전 기간에서의 최후미의 유지 방전 펄스로부터 그 유지 방전 펄스의 간격과 거의 같은 간격을 지니고 리셋 방전을 행하는 펄스를 서브필드(B)에 인가함으로써 가령 서브필드(B)에 미약 방전이 발생하여도 소거 방전이 그 영향을 받는 것을 방지할 수 있다.
또 청구항 9기재의 발명은 상기 서브필드(B)에서의 상기 소거 펄스와 직전에 배치된 서브필드의 최후미의 상기 유지 방전 펄스의 간격을 2㎲이하로 하는 것을 특징으로 한다.
이와 같이 서브필드(B)에서의 소거 펄스와 직전의 서브필드의 최후미의 유지 방전 펄스와의 간격을 2㎲이하로 함으로써 최후미의 유지 방전 펄스가 인가되자마자 즉 유지 방전 펄스간의 간격과 동정도의 간격에서 다음의 서브필드(B)의 소거 방전이 행하여져서 특히 현저한 효과를 얻을 수가 있다. 또한 상기 청구항 7 내지 청구항 9 기재의 발명은 상기 청구항 5, 6에 의한 발명과 조합함으로써 보다 확실한 효과를 기대할 수 있다.
또 청구항 10기재의 발명은 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 소거 방전을 행하는 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간의 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 상기 유지 방전 펄스의 최후미의 하강과 동시에 상기 제 3 전극에 인가하고 있는 전압 펄스를 하강시키는 것을 특징으로 한다.
이와 같이 유지 방전 기간에서의 최후미의 유지 방전 펄스의 하강과 동시에 제 3 전극에 인가하고 있는 전압 펄스를 하강시킴으로써 유지 방전 기간에서의 제 3 전극상의 벽전하가 균일화되어, 확실한 리셋 동작을 가능하게 하고 있다.
또 청구항 11기재의 발명은 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 유지 방전 기간에서의 상기 유지 방전 펄스의 간격을 1㎲ 이하로 하는 것을 특징으로 한다.
이와 같이 유지 방전 기간에서의 유지 방전 펄스의 간격을 1㎲이하로 함으로써 미약 방전에 의한 공간 전하가 벽전하로서 수속하기 전에 다음의 유지 방전을 행할 수 있으므로, 유지 방전 종료후의 제 3 전극상의 벽전하는 감소하고, 리셋 기간에서의 소거 방전의 부담을 줄일 수가 있다.
또 제 4 과제를 해결하기 위해 청구항 12기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간중 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하고, 상기 전면 기입 방전을 실시하기 전에 다시 소거 방전을 실시하는 것을 특징으로 한다.
이와 같이 전면 기입 방전을 행하기 전에 다시 소거 방전을 행함으로써 전면 기입 방전전의 잔류 벽전하의 상태를 거의 동일 상태로 할 수가 있어, 전면 기입 방전의 부담을 줄일 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 청구항 13기재의 발명은 상기 리셋 기간에서 전면 기입 방전 및 소거 방전을 함께 실시하는 상기 서브필드(A)와 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖는 것을 특징으로 한다.
이와 같이 서브필드(A)의 리셋 기간에서 전면 기입 방전을 행하기 전에 다시 소거 방전을 행함으로써 전면 기입 방전전의 잔류 벽전하의 상태를 거의 동일 상태로 할 수가 있어, 전면 기입 방전의 부담을 줄일 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 청구항 14기재의 발명은 상기 전면 기입 방전전에 실시하는 소거 방전은 방전 형성 직후에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스, 인가 전압치를 연속적으로 변화시키는 소거 펄스의 어느 것을 인가하는 소거 방전 혹은 그 양방을 각각 인가함으로써 복수회의 소거 방전을 실시하는 것을 특징으로 한다.
이와 같이 전면 기입 방전전에 실시하는 소거 방전은 상기 세폭 펄스, 소거 펄스의 어느 것을 인가하는 소거 방전 혹은 그 양방을 각각 인가함으로써 복수회의 소거 방전을 행함으로써 전면 기입 방전전의 잔류 벽전하의 상태를 거의 동일 상태로 할 수가 있어, 전면 기입 방전의 부담을 줄일 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 청구항 15기재의 발명은 상기 리셋 기간에서 상기 전면 기입 방전을 실시하기 전에 다시 소거 방전을 실시하고, 그 때의 상기 제 3 전극에 인가되는 전압을 0V로 하는 것을 특징으로 한다.
이와 같이 전면 기입 방전을 행하기 전에 다시 소거 방전을 실시하고, 그 때의 상기 제 3 전극에 인가되는 전압을 0V로 함으로써 전면 기입 방전의 부담을 감소시킬 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 청구항 16기재의 발명은 상기 리셋 기간에서 전면 기입 방전 및 소거 방전을 함께 실시하는 상기 서브필드(A)와 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖는 것을 특징으로 한다.
이와 같이 서브필드(A)의 리셋 기간에서 전면 기입 방전을 행하기 전에 다시 소거 방전을 행하고, 그 때에 제 3 전극에 인가되는 전압을 0V로 함으로써 전면 기입 방전의 부담을 줄일 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 할 수가 있다.
또 청구항 17기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간중에 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하고, 상기 전면 기입 방전을 실시하는 전면 기입 펄스의 하강후에 상기 제 3 전극에 펄스폭이 2㎲이하인 세폭 펄스를 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간에서 전면 기입 펄스의 하강후에 제 3 전극에 펄스폭이 2㎲이하인 세폭 펄스를 인가함으로써 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행하고, 벽전하를 균일화할 수가 있다.
또 청구항 18기재의 발명은 상기 리셋 기간에서 상기 전면 기입 펄스의 하강후에 10㎲ 이내로 상기 제 3 전극에 펄스폭이 2㎲이하인 세폭 펄스를 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간에서 전면 기입 펄스의 하강후에 10㎲ 이내로 제 3 전극에 세폭 펄스를 인가함으로써 대향 전극상에 축적된 전하의 소거가 보다 완전하게 행하여져서 특히 현저한 효과를 얻을 수가 있다.
또 청구항 19기재의 발명은 상기 리셋 기간에서 상기 전면 기입 펄스의 하강후에 상기 제 2 전극에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간에서 전면 기입 펄스의 하강후에 제 2 전극에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 인가함으로써 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행하고, 벽전하를 균일화할 수가 있다.
또 청구항 20기재의 발명은 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고, 상기 리셋 기간에서는 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 구비한 플라즈마 디스플레이 패널의 구동 방법에서, 가장 짧은 상기 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 실시하는 리셋 기간을 배치하는 것을 특징으로 한다.
이와 같이 가장 짧은 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 함께 실시하는 리셋 기간을 배치함으로써 소거 방전후의 잔류 벽전하의 상태를 거의 동일 상태로 할 수가 있어, 전면 기입 방전의 부담을 줄일 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 청구항 21기재의 발명은 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고, 상기 리셋 기간에서는 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 구비한 플라즈마 디스플레이 패널의 구동 방법에서, 가장 긴 상기 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 실시하는 리셋 기간을 배치하는 것을 특징으로 한다.
이와 같이 가장 긴 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 함께 실시하는 리셋 기간을 배치함으로써 대향 전극상에 축적되는 전하가 가장 많을 때에 전면 기입 방전을 행하게 되어, 전면 기입 방전을 효율 좋게 행할 수가 있다. 따라서 대향 전극상에 축적된 전하의 소거를 보다 완전하게 행할 수가 있다.
또 제 5 과제를 해결하기 위해 청구항 22기재의 발명은 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드 및 구동 파형을 출력하지 않는 휴지기간으로 구성하고, 각각의 상기 서브필드가 패널내의 각 표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 각 표시셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복해서 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고, 상기 리셋 기간중 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 휴지기간은 전면 기입 방전을 실시하는 전면 기입 펄스 인가후의 자기 소거 기간으로 하는 것을 특징으로 한다.
이와 같이 함으로써 휴지기간을 전면 기입 펄스 인가후의 자기 소거 기간으로 함으로써 휴지기간의 길이에 의한 구동 전압 마진의 변동을 작게 할 수가 있다.
또 청구항 23기재의 발명은 상기 리셋 기간에서 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 상기 서브필드(A)의 후를 상기 휴지기간으로 하는 것을 특징으로 한다.
이와 같이 리셋 기간에서 상기 서브필드(A)의 후를 상기 휴지기간으로 함으로써 휴지기간의 길이에 의한 구동 전압 마진의 변동이 작아져, 특히 현저한 효과를 얻을 수가 있다.
제 6 과제를 해결하기 위해 청구항 24기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 1번째로 펄스폭이 2㎲ 이하인 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 부방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스 또는 부방향의 소거 펄스를 상기 제 2 전극에 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간중에 1번째로 펄스폭이 2㎲ 이하인 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 부방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스 또는 부방향의 소거 펄스를 상기 제 2 전극에 인가함으로써 어드레스 선택 방전을 행하기 전의 잔류 벽전하를 리셋할 확률을 높이고, 구동 전압 마진을 확대할 수가 있다.
또 청구항 25기재의 발명은 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 4번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간중에 소거 펄스를 복수 인가할 경우에 4번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하여 복수개의 소거 펄스를 조합시킴으로써 어드레스 선택 방전을 행하기 전의 잔류 벽전하를 리셋할 확률이 높아져, 특히 현저한 효과를 얻을 수가 있다.
또 청구항 26기재의 발명은 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 n번째의 정의 소거 펄스보다 n+1번째의 정의 소거 펄스를 길게 하는 것을 특징으로 한다.
이와 같이 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 n번째의 정의 소거 펄스보다 n+1번째의 정의 소거 펄스를 길게 함으로써 어드레스 선택 방전을 행하기 전의 잔류 벽전하를 리셋할 확률이 높아져, 특히 현저한 효과를 얻을 수가 있다.
또 청구항 27기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 1번째로 펄스폭이 2㎲ 이하인 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 부방향의 소거 펄스를 상기 제 1 전극에 인가하는 것을 특징으로 한다.
이와 같이 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 1번째로 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 제 1 전극에 인가함으로써 어드레스 선택 방전을 행하기 전의 잔류 벽전하를 리셋할 확률을 높이고, 구동 전압 마진을 확대할 수가 있다.
또 벽전하 소거를 위해 상기 인가 전압치를 연속적으로 변화시키는 소거 펄스는 직선적인 상승 파형이 바람직하지만, 실제로는 회로의 간이성때문에 저항기와 패널 용량으로 결정되는 비직선적인 상승 파형이고, 가능한 한 기울기가 완만한 부분에서 방전시키는 것이 이상적이라는 관점에서 청구항 28기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고, 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에서, 전극에 인가되는 전압을 연속적으로 변화시키고, 방전 개시 전압에 가까운 전위에서 방전을 행하게 함으로써 벽전하를 소거시키는 리셋 펄스를 복수개 연속해서 제 1 내지 제 3의 어느 전극에 인가하는 것을 특징으로 한다.
이와 같이 복수개의 리셋 펄스를 어느 전극에 연속적으로 인가함으로써 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압에서 안정되면서 확실하게 소거(리셋)할 수가 있다.
또 청구항 29기재의 발명은 상기 복수개의 리셋 펄스를 제 1 전극에 인가하고, 제 2 전극의 전위는 각리셋 펄스마다 다른 값으로 하는 것을 특징으로 한다.
이와 같이 제 1 및 제 2 전극간의 최대 전위차가 다르게 설정되기 때문에 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압으로 보다 안정되면서 확실하게 소거(리셋)할 수 있다.
또 청구항 30기재의 발명은 상기 복수개의 리셋 펄스를 제 1 전극에 인가하고, 제 3 전극의 전위는 각리셋 펄스마다 다른 값으로 하는 것을 특징으로 한다.
이와 같이 제 1 및 제 3 전극간의 최대 전위차가 다르게 설정되기 때문에 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압으로 보다 안정되면서 확실하게 소거(리셋)할 수 있다.
또 청구항 31기재의 발명은 상기 복수개의 리셋 펄스의 전압 구배를 같게 하는 것을 특징으로 한다.
이와 같이 리셋 펄스를 생성하는 회로를 간단하게 구성할 수 있다.
또 청구항 32기재의 발명은 상기 복수개의 리셋 펄스에 대해서 n+1번째의 리셋 펄스의 상기 제 1 전극과 제 2 전극의 최대 전위차는 n번째의 리셋 펄스에서의 상기 최대 전위차보다 큰 것을 특징으로 한다.
이와 같이 비교적 낮은 방전 개시 전압을 갖는 셀을 최초로 리셋할 수 있고, 다음에 비교적 높은 방전 개시 전압을 갖는 셀을 리셋할 수가 있다.
또 청구항 33기재의 발명은 상기 복수개의 리셋 펄스에 대해서 n+1번째의 리셋 펄스의 상기 제 1 전극과 제 3 전극의 최대 전위차는 n번째의 리셋 펄스에서의 상기 최대 전위차보다 큰 것을 특징으로 한다.
이와 같이 비교적 낮은 방전 개시 전압을 갖는 셀을 최초로 리셋할 수 있고, 다음에 비교적 높은 방전 개시 전압을 갖는 셀을 리셋할 수가 있다.
또 청구항 34기재의 발명은 각 리셋 펄스마다 다른 값으로 하는 제 2 전극의 전위중 적어도 1개는 상기 어드레스 기간중에 제 2 전극에 인가하는 전위와 같은 것을 특징으로 한다.
이와 같이 제 2 전극 전위를 제어하는 회로를 간단하게 구성할 수 있다.
또 청구항 35기재의 발명은 각리셋 펄스마다 다른 값으로 하는 제 3 전극의 전위중 적어도 1개는 상기 어드레스 기간중에 제 3 전극에 인가하는 전위와 같은 것을 특징으로 한다.
이와 같이 제 3 전극 전위를 제어하는 회로를 간단하게 구성할 수 있다.
또 청구항 36기재의 발명은 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치한 플라즈마 디스플레이와 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간에서 플라즈마 디스플레이 패널을 구동하는 제 1 제어부와, 전극에 인가되는 전압을 연속적으로 변화시키고, 방전 개시 전압에 가까운 전위에서 방전을 행함으로써 벽전하를 소거시키는 리셋 펄스를 복수개 연속해서 제 1 내지 제 3중 어느 하나의 전극에 인가하는 제 2 제어부를 갖는 것을 특징으로 한다.
이와 같이 복수개의 리셋 펄스를 어느 하나의 전극에 연속적으로 인가함으로써 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압으로 안정되면서 확실하게 소거(리셋)할 수가 있다.
(실시예)
다음에 본 발명의 실시예에 대해서 도면과 함께 설명한다.
도 9 및 도 10은 각각 제 1, 제 2 실시예를 나타내는 구동 파형도이고, 상기 하이콘트래스트 구동 방법에 대해서 본 실시예를 적용한 것이다. 즉 서브필드(SFn+1)에서는 전면 기입 방전은 행하여지지 않고, 세폭 펄스(예를 들어 펄스폭이 2㎲이하)로 된 소거 펄스를 X전극에 인가함으로써 벽전하를 소거하고 있다. 또한 상기 세폭 펄스는 방전 형성 직후에 펄스 전압의 인가를 종료시키는 것이고, 방전시에 발생한 하전 입자의 대부분은 방전셀 공간에 잔류하여, 패널 유전체층상의 벽전하에 정전인력으로 흡착되여, 벽면상에서 재결합하여 소거된다. 이것은 이하의 실시예에서도 공통이다.
그런데 3전극 구조 패널의 유지 방전 기간중의 대향 전극 전위는 유지 방전 전극간의 전위차의 중간치로 해 둠으로써 패널이 안정적으로 동작함이 알려져 있다. 이 때문에 유지 방전 기간중은 대향 방전을 정극성 전위로 유지하는 셈이다. 그래서 이 것은 세폭 펄스(예를 들어 펄스폭이 2㎲ 이하)에 의한 소거 방전시에도 마찬가지이다.
이 때문에 본 실시예에서는 세폭 펄스의 인가에 의한 소거 방전의 실시에 의해 벽전하가 형성될 때의 대향 전극 전위를 유지 방전 기간의 전위차(Va)로 하고 있다. 그래서 대향 방전 전위(Va)의 하강이 세폭 펄스의 상승과 동시가 되도록 하고, 또한 세폭 펄스의 하강에 의해서 생기는 중화 방전시의 전위를 GND로 함으로써 상기한 세폭 소거 방전시의 대향 전극 전위의 영향을 회피하고 있다.
도 10에 나타내는 제 2 실시예는 도 9에 나타내는 제 1 실시예의 변형례이다. X 및 Y전극 각각에 인가된 파형 자체는 도 9에 나타내는 제 1 실시예와 서로 다르지만, X-Y전극간에 의한 전위차는 도 9에 나타내는 제 1 실시예와 동일하고, 양자는 실질적으로 동일 구동이라고 할 수 있다.
이상의 제 1, 제 2 실시예에 의해 대향 전극 전위의 영향에 의한 다량의 마이너스(또는 플러스) 극성 전하의 축적을 회피해서 보다 완전한 소거가 가능해지고, 구동 전압 마진이 개선된다.
또 본 실시예에서는 하이콘트래스트 구동 방법을 기초로 설명하고 있지만, 본실시예의 원리는 반드시 하이콘트래스트 구동 방법에 한정되는 것은 아니다. 예를 들어 모든 서브필드의 리셋 기간에서 전면 기입/세폭 소거 방전을 실시하는 것같은 경우라면 본 실시예와 마찬가지 효과를 기대할 수 있다. 또 반대로 모든 서브필드의 리셋 기간에서 전면 기입 방전을 행하지 않고 세폭 소거 방전을 행하는 것같은 경우에서도 유효할 것이다.
도 11은 제 3 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동을 나타내는 것이다. n번째의 서브필드(SFn)에서 최종 유지 방전을 행한 셀은 X전극에 정전하, Y전극에 부전하를 축적하고 있다. 동도면에서는 X, Y전극상의 대부분의 벽전하량을 개념적으로 나타내고 있다. 다음의 서브필드인 SFn+1에서는 전면 기입 방전은 행하여지지 않고, 제 1 소거 펄스인 세폭 펄스를 X전극에 인가함으로써 벽전하를 소거하고 있다.
이 때에 화소의 불균일성이나 온도 조건의 변화로 방전 개시가 예상 이상으로 빨랐을 경우에는 소거전의 벽전하에 대해서 반대 극성의 벽전하를 X, Y 쌍방에 축적하고 만다. 동도면의 예에서는 소거 펄스의 인가전보다 감소하여 있지만, X,Y전극상에 벽전하가 축적되어, 소거 불량의 상태가 되어 있다.
그러나 본 실시예에서는 다음에 배치한 제 2 소거 펄스인 SEP(Slope Erase Pulse)에 의해서 소거 불량의 상태를 보다 완전 소거 상태에 가깝게 되었다. 또한 SEP는 제 1 소거 펄스인 세폭 펄스로부터 10㎲이상의 간격을 두고 설치하는 것이 바람직하다. 이것은 SEP와 제 1 소거 펄스인 세폭 펄스와의 간격이 10㎲이하이면 전하 상태가 불안정한 채로 소거 동작을 행하게 되기 때문이다.
도 11의 예에서는 제 2 소거 펄스에 의한 소거 동작 후에 X, Y전극상에 잔류하는 벽전하는 극히 미량이 되어 있고, 이 정도의 잔류 전하는 이 후의 어드레스 기간에 악영향을 주지 않는다.
또한 제 2 소거 펄스로서는 벽전하 소거량은 세폭 소거보다 적어 충분하지는 않지만, 세폭처럼 전하 반전할 위험이 없으므로 SEP를 사용하는 것이 바람직하다. SEP는 완만한 경사를 지니고 상승하는 펄스가 있고, 상승중의 펄스 전압이 방전 전압에 도달한 셀로부터 순차 방전이 행하여지기 때문에 실질적으로 각셀에는 최적 전압(방전 개시 전압과 거의 같은 전압)이 인가되게 된다. 이 때문에 셀에 극성 반전한 전하를 잔류시키는 일이 없다.
이상의 제 3 실시예에 의해 리셋 기간의 소거 동작에서 소거 불량이 되는 일없이 거의 완전한 소거 동작을 실현할 수 있어, 구동 전압 마진이 개선된다. 또 모든 서브필드의 리셋 기간에서도 전면 기입 방전을 행하는 일없이 세폭 소거 방전을 행하는 경우라도 본 실시예는 유효할 것이다. 또 복수의 소거 방전으로서는 상기의 세폭/SEP의 조합 이외에도 예를 들어 세폭/세폭, SEP/SEP, SEP/세폭등의 조합도 가능하다.
도 12는 제 4 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 본 실시예를 적용한 것이다. 즉 서브필드(SFn+1)에서는 전면 기입 방전은 행하여지지 않고, 세폭 펄스로 된 소거 펄스를 X전극에 인가함으로써 벽전하를 소거하고 있다. 도 8을 이용해서 설명하였듯이 유지 방전 기간의 각유지 펄스의 하강후에는 미약 방전이 생기고 있고, 특히 최후미의 유지 방전 펄스의 하강후에 발생한 미약 방전이 그 후에 행하는 소거 방전에 악영향을 미치고 있었다.
그러나 본 실시예에서는 최후미의 유지 방전 펄스의 펄스폭을 그 외의 유지 방전 펄스의 폭보다도 길게 하고 있다. 그 결과 본 실시예에서는 펄스폭을 길게 한 최후미의 유지 방전 펄스의 하강후에 미약 방전은 발생하지 않고, 그 후의 세폭 방전도 정상으로 실시할 수가 있게 된다. 또한 최후미의 유지 방전 펄스의 펄스폭은 미약 방전을 방지하기 위해서는 적어도 3㎲ 이상 필요함이 실험적으로 확인되었다.
이상의 제 4 실시예에 의해 최후미의 유지 방전 펄스 하강후의 미약 방전에 기인하는 리셋 기간에서의 소거 동작 불량을 방지할 수가 있어, 구동 전압 마진이 개선된다.
또한 본 실시예에서는 하이콘트래스트 구동 방법에 의거해서 설명하고 있지만, 본 실시예의 원리는 반드시 하이콘트래스트 구동 방법에 한정되는 것은 아니다. 모든 서브필드의 리셋 기간에서 전면 기입 방전을 실시하는 것같은 구동 방법에서도 본 실시예와 마찬가지 효과를 기대할 수 있다. 또 반대로 모든 서브필드의 리셋 기간에서 전면 기입 방전을 행하는 일없이 세폭 소거 방전을 행하는 것같은 경우에서도 유효할 것이다.
도 13은 제 5 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 대해서 본 실시예를 적용한 것이다. 즉 서브필드(SFn+1)에서는 전면 기입 방전은 행하여지지 않고, 세폭 펄스로 된 소거 펄스를 X전극에 인가함으로써 벽전하를 소거하고 있다. 본 실시예에서는 최후미의 유지 방전 펄스와, 연속하는 전면 기입 방전을 행하지 않는 서브필드에서의 리셋 기간에서 인가되는 세폭 펄스와의 간격을 동일 서브필드의 유지 방전 기간에서의 유지 방전 펄스간의 간격과 동정도로 좁은 것으로 하고 있다.
도 8을 이용해서 설명하였듯이 최후미의 유지 방전 펄스의 하강후에는 미약 방전이 발생하여, 정상적인 소거 방전에 악영향을 미치고 있었다. 그러나 이 미약 방전을 상기하였듯이 연속해서 인가되는 유지 방전 펄스에 대해서는 거의 영향을 미치지 않는 것이 판명되었다. 미약 방전이 각 유지 방전에 영향을 미치지 않는 이유는 미약 방전이 발생되자마자 다음의 펄스를 인가하고 있기 때문이라고 생각된다.
본 실시예에서는 이 점을 고려하여, 최후미의 유지 방전 펄스와 그것에 연속하는 서브필드(전면 기입 방전을 행하지 않은 것)에서의 리셋 기간중의 세폭 펄스와의 간격을 유지 방전 펄스간의 간격과 동정도로 좁은 것으로 하였다. 이 간격은 2㎲이하인 것이 적당하다.
이상 제 5 실시예에 의해 도 11의 광펄스로부터 판명된 바와 같이 최후미의 유지 방전 펄스 하강후에 미약 방전은 일어나고 있지만, 연속하는 세폭 방전은 정상으로 행할 수가 있게 되어, 구동 전압 마진이 개선된다.
또한 본 실시예에서는 하이콘트래스트 구동 방법을 기초로 설명하고 있지만, 본 실시예의 원리는 반드시 하이콘트래스트 구동 방법에 한정되는 것은 아니다. 모든 서브필드의 리셋 기간에서 전면 기입 방전을 실시하는 것같은 구동 방법이라도 본 실시예와 마찬가지 효과를 기대할 수 있다. 이 경우에 최후미의 유지 방전 펄스와 연속하는 서브필드에서의 리셋 기간중의 전면 기입 펄스의 간격을 유지 방전 펄스간의 간격과 동정도로 좁은 것으로 하게 된다. 또 반대로 모든 서브필드의 리셋 기간에서 전면 기입 방전을 행하지 않고 소거 방전(예를 들어 세폭 소거)을 행하는 경우라도 유효할 것이다.
도 14는 제 6 실시예를 나타내는 구동 파형도이고, 상기의 제 4 실시예와 제 5 실시예를 조합시킨 것이다. 즉 본 실시예에서는 최후미의 유지 방전 펄스의 펄스폭을 그 외의 유지 방전 펄스의 펄스폭보다 길게 하고 있다. 또한 최후미의 유지 방전 펄스와 그 다음의 서브필드(전면 기입 방전을 행하지 않는 것)에서의 리셋 기간중의 세폭 펄스와의 간격을 유지 방전 기간에서의 유지 방전 펄스간의 간격과 동정도로 좁은 것으로 한다.
본 실시예에서는 제 4 실시예의 내용을 포함하고 있기 때문에 최후미의 유지 방전 펄스의 하강시에 미약 방전은 본래 일어나지 않아야 한다. 그러나 패널 조건의 산포등에 의해 가령 미약 방전이 발생해 버렸다고 해도 정상적인 세폭 소거를 실현할 수 있도록 본 실시예는 제 5 실시예의 내용을 부가하고 있다. 이에 의해 본 실시예는 소거 방전을 보다 확실하게 하고 있다.
이상의 제 6 실시예에 의해 최후미의 유지 방전 펄스의 하강후의 미약 방전에 기인하는 리셋 기간에서의 소거 동작 불량을 방지할 수가 있어, 구동 전압 마진이 개선된다. 또 동도면에 나타내는 하이콘트래스트 구동 방법에 한정되는 것은 아니라는 점에서도 먼저 설명한 실시예와 마찬가지이다.
도 15는 제 7 실시예를 나타내는 구동 파형도이고, 서브필드(SFn+1)에서는 전면 기입/자기 소거 펄스를 X전극에 인가함으로써 벽전하를 소거하고 있다.
본 실시예에서는 최후미의 유지 방전 펄스의 하강과 대향 전극 전위(Va)의 하강을 동시에 함으로써 대향 전극인 어드레스 전극상의 벽전하를 균일하게 하고 있다. 또한 유지 방전 기간에서의 유지 방전 펄스의 간격은 미약 방전에 의한 제 3 전극상의 벽전하를 감소하기 위해서 1㎲이하로 하는 것이 바람직함이 확인되어 있다.
이상의 제 7 실시예에 의해 대향 전극인 어드레스 전극상의 벽전하를 균일화할 수가 있어, 리셋 기간에서의 소거 동작 불량을 방지하고, 구동 전압 마진이 개선된다. 또 본 실시예는 동도면에 나타내는 구동 방법에 한정되는 것은 아니고, 예를 들어 하이콘트래스트 구동 방법에서도 유효할 것이다.
다음에 도 16, 도 17, 도 18은 각각 제 8, 제 9, 제 10 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 적용한 예를 나타내고 있다. 이들 실시예에서는 전면 기입 방전을 행하는 서브필드의 직전에 소거 기능을 갖는 펄스, 예를 들어 세폭 펄스, SEP 혹은 그 양방을 인가하는 것이다. 이 소거 펄스의 인가에 의해 수가 적은 전면 기입 방전으로의 부담을 경감할 수가 있다. 즉 전면 기입 방전전의 잔류 벽전하 상태를 직전의 서브필드의 점등 상태에 관계없이 항상 동일 상태로 할 수가 있기 때문에, 대향 전극상의 잔류 벽전하의 소거를 보다 완전한 형태로 행할 수가 있다.
제 8 실시예에서는 서브필드(SFn+1)의 리셋 기간에서의 소거 펄스를 전면 기입/자기 소거 펄스로 하고, 직전의 서브필드(SFn)의 유지 방전 기간의 다음에 세폭펄스를 배치한 예이다.
또 제 9 실시예에서는 서브필드(SFn+1)의 리셋 기간에서의 소거 펄스를 전면 기입/자기 소거 펄스로 하고, 직전의 서브필드(SFn)의 유지 방전 기간의 다음에 세폭 펄스 SEP를 배치한 예이다.
또 제 10 실시예에서는 서브필드(SFn+1)의 리셋 기간에서의 소거 펄스를 전면 기입/자기 소거 펄스로 하고, 직전의 서브필드(SFn)의 유지 방전 기간의 다음에 세폭 펄스 및 SEP를 배치한 예이다.
이들 펄스에 의해 전면 기입 방전 전의 잔류 벽전하 상태를 직전의 서브필드 점등 상태에 관계없이 거의 동일 상태로 할 수 있다.
이상의 제 8, 제 9, 제 10 실시예에 의해 리셋 기간에서의 전면 기입/자기 소거 펄스에 의한 대향측 전하의 소거를 보다 완전한 형태로 행할 수가 있어, 구동 전압 마진이 개선된다.
또한 본 실시예에서는 하이콘트래스트 구동 방법을 기초로 설명하고 있지만, 본 실시예의 원리는 하이콘트래스트 구동 방법에 한정되는 것은 아니다. 모든 서브필드의 리셋 기간에서 전면 기입 방전을 실시하는 구동 방법이라도 본 실시예와 마찬가지 효과를 기대할 수 있다.
도 19는 제 11 실시예를 나타내는 구동파형도이고, 하이콘트래스트 구동 방식에 적용한 예를 나타낸다. 본 실시예에서는 전면 기입 방전을 행하기 전에 다시 소거 방전을 행하고, 그 때의 제 3 전극인 어드레스 전극에 인가하는 전압을 0V로 하고 있다. 이와 같이 소거 방전시에 어드레스 전극에 인가하는 전압을 0V로 함으로써 전면 기입 방전전의 잔류 벽전하 상태를 항상 동일 상태로 할 수가 있기 때문에 대향 전극상의 잔류 벽전하의 소거를 보다 완전한 형태로 행할 수가 있는 것이다.
이상의 제 11 실시예에 의해 리셋 기간에서의 전면 기입/자기 소거 펄스에 의한 대향측 전하의 소거를 보다 완전한 형태로 행할 수가 있어, 구동 전압 마진이 개선된다.
또한 본 실시예에서는 하이콘트래스트 구동 방법을 기초로 설명하고 있지만, 본 실시예의 원리는 반드시 하이콘트래스트 구동 방법에 한정되는 것은 아니다. 모든 서브필드의 리셋 기간에서 전면 기입 방전을 실시하는 구동 방법이라도 본 실시예와 마찬가지 효과를 기대할 수 있다.
도 20은 제 12 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 대해서 본 실시예를 적용한 것이다. 본 실시예에서는 리셋 기간에서 전면 기입 방전을 행하기 전에 다시 소거 방전을 행하고, 전면 기입 방전을 실시하는 전면 기입 펄스의 하강후에 제 3 전극인 어드레스 전극에 세폭 펄스를 인가하고 있다. 이에 의해 전면 기입 방전후에 잔류 벽전하가 남아 있다고 해도 어드레스 전극상의 잔류 벽전하의 소거를 보다 완전한 형태로 행할 수가 있다.
또한 전면 기입 방전을 실시하는 전면 기입 펄스의 하강과 제 3 전극인 어드레스 전극에 인가되는 세폭 펄스의 상승과의 간격은 10㎲이내인 것이 바람직함이 실험적으로 확인되었다.
이상의 제 12 실시예에 의해 리셋 기간에서의 전면 기입/자기 소거 펄스에 의한 대향측 전하의 소거를 보다 완전한 형태로 행할 수가 있어, 구동 전압 마진이 개선된다. 또 동도면에 나타내는 하이콘트래스트 구동 방법에 한정되는 것은 아니라는 점에서도 먼저 설명한 실시예와 마찬가지이다.
도 21은 제 13 실시예를 나타내는 구동 파형도이고, 리셋 기간의 일부만을 도시한 것이다.
본 실시예는 리셋 기간에서 전면 기입 펄스의 하강후에 제 3 전극인 펄스 전극에 어드레스 세폭 펄스를 인가하고, 다시 제 2 전극에 인가 전압치를 연속적으로 변화시키는 어드레스 세폭 펄스(SEP)를 인가하고 있다. 이 결과 전면 기입 방전후에 잔류 벽전하가 남아 있다고 해도 어드레스 세폭 펄스 및 인가 전압치를 연속적으로 변화시키는 소거 펄스SEP의 조합에 의해서 어드레스 전극상의 잔류 벽전하의 소거를 보다 완전한 형태로 행할 수가 있다.
이상의 제 13 실시예에 의해 리셋 기간에서의 전면 기입/자기 소거 펄스에 의한 대향측 전하의 소거를 보다 완전한 형태로 행할 수가 있어, 구동 전압 마진이 개선된다. 또 동도면에 나타내는 하이콘트래스트 구동 방법에 한정되는 것은 아니라는 점에서도 먼저 설명한 실시예와 마찬가지이다.
도 22는 제 14 실시예에서의 구동 파형 배치도이고, 전 서브필드수가 4일 경우를 예로서 나타내고 있다. 도 22a에서는 1서브필드중의 각기간의 배치 순서가 리셋, 어드레스, 유지 방전일 경우를 나타내고, 도 22b는 1서브필드중의 각기간의 배치 순서가 어드레스, 유지 방전, 리셋일 경우를 나타내고, 도 22c는 1서브필드중의 각기간의 배치 순서가 리셋(전면 기입 펄스를 포함함), 어드레스, 유지 방전, 리셋(전면 기입 펄스를 포함않음)일 경우를 나타낸다.
본 실시예에서는 하이콘트래스트 구동 방법에서 가장 짧은 유지 방전 기간후에 또는 가장 긴 유지 방전 기간후에 전면 기입/자기 소거 펄스를 인가하는 리셋 기간을 배치하고 있다.
예를 들어 가장 짧은 유지 방전 기간후에 전면 기입/자기 소거 펄스를 인가하는 리셋 기간이 배치될 경우에 도 22a는 서브필드(SF)(2)의 리셋 기간(24), 도 22b에서는 SF1의 리셋 기간(25), 도 22c에서는 SF1의 최후미에 있는 리셋 기간(27)에 각각 배치된다.
전면 기입 방전을 행하는 서브필드를 적게 하면 대향 전극상에 완전히 리셋되지 않는 잔류 벽전하가 축적되고, 수가 적은 전면 기입 방전으로의 부담이 커지겠지만 ,이 잔류 벽전하는 유지 방전 기간중에서도 축적된다. 따라서 전면 기입 방전으로의 부담을 적게 하기 위해서는 그 직전의 서브필드의 유지 방전 기간은 짧은 편이 좋은 것이다.
한편 가장 짧은 유지 방전 기간후에 전면 기입/자기 소거 펄스를 인가하는 리셋 기간이 배치될 경우에 도 22a에서는 SF1의 리셋 기간(23), 도 22b에서는 SF4의 리셋 기간(26), 도 22c에서는 SF4의 최후미에 있는 리셋 기간(28)에 각각 배치된다.
전면 기입 방전을 행하는 서브필드를 적게 하면 대향 전극상에 완전히 리셋되지 않는 잔류 벽전하가 축적되고, 수가 적은 전면 기입 방전으로의 부담이 커지겠지만 ,이 잔류 벽전하는 유지 방전 기간중에서도 축적된다. 따라서 전면 기입 방전의 효과를 크게 하기 위해서는 그 직전의 서브필드의 유지 방전 기간은 긴 편이 좋은 것이다.
이상 제 14 실시예에 의해 유지 방전 기간중에 대향 전극상에 축적되는 잔류 벽전하의 영향을 최소한으로 억제하고, 다음의 소거 동작을 보다 완전한 형태로 행할 수가 있어, 구동 전압 마진이 개선된다.
도 23은 제 15 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 본 실시예를 적용한 것이다. 또한 서브필드(A)는 도 16의 제 8 실시예에 나타내듯이 전면 기입 방전을 행하는 서브필드의 직전에 소거 기능을 갖는 펄스를 인가하고 있다.
본 실시예는 구동 파형을 출력하지 않은 휴지기간을 전면 기입 펄스 인가후의 자기 소거 기간으로 하고, 또한 전면 기입 방전 및 소거 방전을 함께 행하는 서브필드(A)후에 휴지기간을 설치하고 있다. 이것은 상기와 같이 휴지기간을 설치함으로써 리셋해야 할 벽전하량이 가장 안정되고, 소거 방전을 확실히 하고 있는 것이다.
이상 제 15 실시예에 의해 휴지기간의 변동에 의한 벽전하량의 변동을 작게 할 수가 있어, 구동 전압 마진이 개선된다. 또 동도면에 나타내는 하이콘트래스트 구동 방법에 한정되는 것은 아닌 점에서도 먼저 설명한 실시예와 마찬가지이다.
다음에 도 24, 도 25는 각각 제 16, 제 17 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 적용한 예를 나타내고 있다. 또한 도 24 및 도 25는 리셋 기간의 일부를 나타낸 것이다.
이들 실시예에서는 리셋 기간에서 복수의 소거 펄스를 조합시켜서 이용함으로써 1개의 소거 방전으로 잔류 벽전하의 소거를 행함보다 높은 확률로 잔류 벽전하의 소거를 행할 수가 있다.
도 24a의 실시예는 리셋 기간에서 1번째로 세폭 펄스를 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스SEP를 제 2 전극에 인가하고, 3번째로 부방향의 SEP를 인가한 예이다. 또 도 24b의 실시예는 리셋 기간에서 1번째로 세폭 펄스를 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스SEP를 제 2 전극에 인가하고, 3번째로 부방향으로 인가하는 소거 펄스를 제 2 전극에 인가한 예이다.
또 도 25a의 실시예는 도 24a에 나타내는 실시예에 4번째의 소거 펄스를 인가한 것이고, 또 도 25b의 실시예는 도 24b에 나타내는 실시예에 4번째의 소거 펄스를 인가한 것이다. 그 4번째의 소거 펄스는 제 2 전극에 인가되는 정방향의 SEP이다.
여기서 상기 제 2 번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스SEP는 상기 4번째로 인가되는 정방향의 SEP에 비해서 길게 함으로써 보다 좋은 효과를 얻을 수 있음이 실험적으로 확인되었다. 따라서 n번째로 정방향으로 인가전압치를 변화시키는 소거 펄스SEP는 n+1번째로 인가되는 정방향의 SEP에 비해서 길게 하는 것이 바람직하다.
이상 제 16 및 제 17 실시예에 의해 복수개의 소거 펄스를 조합시킴으로써 어드레스 선택 방전을 행하기전의 잔류 벽전하를 리셋할 확률을 높게 할 수가 있어, 구동 전압 마진이 개선된다.
도 26은 제 18 실시예를 나타내는 구동 파형도이고, 하이콘트래스트 구동 방법에 적용한 예를 나타내고 있다. 도 26은 리셋 기간의 일부를 도시한 것이다.
이들 실시예는 리셋 기간에서 복수의 소거 펄스를 조합시켜서 이용함으로써 1개의 소거 방전으로 잔류 벽전하의 소거를 행함보다 높은 확률로 잔류 벽전하의 소거를 행할 수가 있다.
본 실시예는 리셋 기간에서 1번째로 세폭 펄스를 제 1 전극에 인가하고, 2번째로 정방향으로 인가전압치를 연속적으로 변화시키는 소거 펄스SEP를 제 2 전극에 인가하고, 3번째로 정방향의 SEP를 제 1 전극에 인가한 예이다.
이상 제 18 실시예에 의해 복수개의 소거 펄스를 조합시킴으로써 어드레스 선택 방전을 행하기전의 잔류 벽전하를 리셋할 확률을 높게 할 수가 있어, 구동 전압 마진이 개선된다.
도 27은 본 발명의 제 19, 제 20 실시예의 원리를 나타내는 파형도이다. 리셋 기간중에 2개의 SEP 리셋 펄스를 연속해서 Y전극에 인가한다. 방전 상대 전극인 X전극의 전위는 최초의 SEP 리셋 펄스에 대해서는 소정 레벨만큼 끌어올리고, 다음의 SEP 리셋 펄스에 대해서는 원래의 레벨(예를 들어 0V)로 돌아온다. 즉 최초의 SEP 리셋 펄스가 인가되어 있는 기간의 X전극과 Y즌극의 최대 전위차는 2번째의 SEP 리셋 펄스가 인가되어 있는 기간의 최대 전위차보다도 작다. 이 결과 셀(B)의 방전 개시 전압(Vfc)에 도달한 후에 소정의 방전 지연 시간(t)을 경과한 후에 방전이 실제로 시작하는 방전 개시 전압(V5)은 거의 Vfc와 같아져, 벽전하를 소거할 수가 있다.
최초의 SEP 리셋 펄스에서는 셀(A)의 벽전하를 소거하는 것은 곤란하다. 왜냐하면 최초의 SEP 리셋 펄스가 인가되어 있는 기간의 X전극과 Y전극의 최대 전위차(=Vs-(Vfa-Vfb))는 셀(A)을 리셋하기 위해서는 충분하기 때문이다. 따라서 이러한 비교적 높은 방전 개시 전압을 갖는 셀의 벽전하를 소거하기 위해서 2번째의 SEP 리셋 펄스를 인가하고, 이 때의 X전극의 전위를 원래로 되돌리고, X전극과 Y전극의 최대 전위차를 크게 한다(최대 Vs). 이에 의해 2번째의 SEP 리셋 펄스로 셀(A)을 리셋할 수가 있다.
이상의 원리에 의거하여 이하에 설명하는 다양한 형태로 발명을 실시할 수가 있다.
도 28은 본 발명의 제 19 실시예를 나타내는 구동 파형도이다. 플라즈마 디스플레이 패널의 하드웨어 구성은 종래의 기술에서 도면을 참조해서 설명한 대로이다. 제 19 실시예에서는 리셋 기간중에서 전극Y1∼YN에 2개의 SEP 리셋 펄스를 인가한다. 2개의 SEP 리셋 펄스는 동일 파형이다. 즉 펄스 파형의 상승의 전압 구배는 같다. 단 2개의 SEP 리셋 펄스는 다른 파형이어도 좋다. 방전은 Y1∼YN전극을 양극, X 전극을 음극으로 해서 일어나고, 벽전하가 소거된다.
X전극의 전위는 최초의 SEP 리셋 펄스 기간중은 상술한 어드레스 기간중의 플라이밍 전압(Vx)으로 하고, 다음의 SEP 리셋 펄스 기간중은 0V이다. 플라이밍 전압(Vx)을 이용하면 새로운 전원은 필요없어 실제의 구성에서는 극히 유리하지만, 최초의 SEP 리셋 펄스 기간중의 X전극의 전위는 플라이밍 전압 이외의 값이어도 좋다. 최초의 SEP 리셋 펄스 기간중의 X전극과 Y전극의 최대 전위차는 Vs-Vx로서 다음의 SEP 리셋 펄스 기간중의 X전극과 Y전극의 최대 전위차Vs(〉Vs-Vx)이다.
도 29는 상기 제 19 실시예의 변형례이다. 도 29에 나타내는 변형례에서는 3개의 SEP 리셋 펄스를 Y1∼YN전극에 주는 한편으로 최초 및 2번째의 SEP 리셋 펄스 기간중의 X전극의 전위를 각각 Vx1, Vx2로 하고(Vx1Vx20V), 3단계에서 X전극과 Y전극의 전위차(최대 전위차)를 크게 설정하는 것을 특징으로 한다. 이 구성에 의해 보다 확실하게 모든 셀을 리셋할 수가 있다. 이 경우에 Vx1=Vx로 하면 Vx2에만 새로 발생하는 것만으로 좋다.
다음에 본 발명의 제 20 실시예를 도 30을 참조해서 설명한다. 제 20 실시예는 Y전극과 어드레스 전극(A전극) 사이에서 방전을 일으켜서 벽전하를 소거할 경우의 구성이다. 즉 Y전극을 양극, 어드레스 전극을 음극으로 해서 방전을 행하du, 벽전하를 소거한다. 이와 같이 X전극이 아니라 어드레스 전극을 사용하는 점에서 제 19 실시예와는 다르지만 기본 원리는 동일하다.
리셋 기간중에서 전극Y1∼YN에 2개의 SEP 리셋 펄스를 인가한다. 2개의 SEP 리셋 펄스는 동일 파형이다. 즉 펄스 파형의 상승의 전압 구배는 같다. 단 2개의 SEP 리셋 펄스는 다른 파형이어도 좋다.
어드레스 전극의 전위는 최초의 SEP 리셋 펄스 기간중은 상술한 어드레스 기간중의 어드레스 전압(Va)으로 하고, 다음의 SEP 리셋 펄스 기간중은 0V이다. 어드레스 전압(Va)을 사용하면 새로운 전원은 필요없어 실제의 구성에서는 극히 유리하지만, 최초의 SEP 리셋 펄스 기간중의 어드레스 전극의 전위는 어드레스 전압(Va) 이외의 값이어도 좋다. 최초의 SEP 리셋 펄스 기간중의 어드레스 전극과 Y전극의 전위차는 Vs-Va로서, 다음의 SEP 리셋 펄스 기간중의 어드레스 전극과 Y전극의 전위차(Vs)(〉Vs-Va)이다.
또한 SEP 리셋 펄스를 연속해서 인가하고 있는 기간의 X전극의 전위는 어드레스 기간과 마찬가지로 Vx로 설정한다.
도 31은 상기 제 20 실시예의 변형례이다. 도 31에 나타내는 변형례에서는 3개의 SEP 리셋 펄스를 Y1∼YN전극에 주는 한편으로 최초 및 2번째의 SEP 리셋 펄스 기간중의 어드레스 전극의 전위를 각각 Va1, Va2로 하고(Va1〉Va2〉0V), 3단계에서 어드레스 전극과 Y전극의 전위차(최대 전위차)를 크게 설정하는 것을 특징으로 한다. 이 구성에 의해 보다 확실하게 모든 셀을 리셋할 수가 있다. 또한 이 경우에 Va1=Va로 하면 새로 발생시키는 전압은 Va2만으로도 좋다.
도 32는 본 발명의 플라즈마 디스플레이 구동 장치를 나타내는 블록도이다. 이 구동 장치는 상술한 3전극·면방전·AC형 플라즈마 디스플레이를 구동한다.
어드레스 전극은 어드레스선 1개마다 어드레스 드라이버(31)에 접속되고, 그 어드레스 드라이버(31)에 의해서 어드레스 방전시의 어드레스 펄스가 인가된다. Y전극도 그 전극마다 Y스캔 드라이버(34)에 접속된다. Y스캔 드라이버(34)는 Y측 공통 드라이버(33)에 접속되어 있어, 어드레스 방전시의 펄스는 Y스캔 드라이버(34)로부터 발생하고, 또 유지 펄스등은 Y측 공통 드라이버(33)에서 발생한 후에 Y스캔 드라이버(34)를 경유해서 Y전극에 인가된다.
SEP 드라이버(42)는 저항기(43)를 Y스캔 드라이버(34)를 경유해서 Y전극에 전압(상술한 SEP 리셋 펄스)을 인가한다. 이 때의 전압 파형은 저항기(43)의 저항치(R)와 패널 용량(C)에 의해서 결정되고, 다음 식으로 표시되는 지수 함수적인 곡선이 된다.
X전극은 패널(30)의 전표시 라인에 걸쳐서 공통으로 접속되어서 꺼내어진다. X전극 공통 드라이버(32)는 기입 펄스, 유지 펄스등을 발생시킨다.
X공통 드라이버(32), Y공통 드라이버(33), Y스캔 드라이버(34)는 제어 회로(35)에 의해서 제어된다. 제어 회로(35)는 장치의 외부로부터 입력되는 동기 신호(수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC)나 표시 데이터 신호(DATA)에 의해 제어된다.
제어 회로(35)는 표시 데이터 제어부(36)와 패널 구동 제어부(38)를 갖는다. 또 구동 파형 패턴 ROM(41)이 제어부(35)에 접속되어 있다. 외부로부터의 표시 데이터(DATA)는 외부로부터의 도트클록(CLOCK)에 동기해서 표시 데이터 제어부(36)내의 프레임 메모리(37)에 격납된 후에 제어 신호로서 어드레스 드라이버(31)에 출력된다. 패널 구동 제어부(38)는 스캔 드라이버 제어부(39) 및 공통 드라이버 제어부(40)를 구비하고, 수직 동기 신호(VSYNC) 및 수평 동기 신호(HSYNC)에 동기하고, 또한 구동 파형 패턴 ROM(41)내의 데이터에 따라서 동작한다. 또한 구동 파형 패턴 ROM(41)은 도 2∼도 5에 나타내는 것과 같은 어드레스 전극 구동 파형, X전극 구동 파형 및 Y1∼YN전극 구동 파형의 파형 패턴을 기술하는 패널 구동 제어부(38')은 데이터를 격납하고 있다. 수직 동기 신호(VSYNC) 및 수평 동기 신호(HSYNC)에 동기해서 구동 파형 패턴 ROM(41)으로부터 파형 패턴을 판독하여, 드라이버(32, 33, 34, 42)를 제어한다.
이상 각 실시예를 설명하였지만, 이들 각실시예는 임의로 조합시켜서 실시할 수가 있다.
상술한 것처럼 본 발명에 의하면 일부의 서브필드를 제외하고 리셋 기간중 소거 방전만을 행하는 하이콘트래스트 구동에서 소거 방전을 위해 직전의 서브필드에서 점등하고 있던 셀만 소거하는 소거 펄스로서 세폭 펄스를 인가하도록 한 경우라도 넓은 구동 전압 마진을 얻을 수가 있다.
더 구체적으로 서술하면 대향 전극 전위의 영향에 의한 다량의 마이너스(또는 플러스) 극성 전하의 축적을 회피하여 보다 완전한 소거가 가능해진다.
혹은 리셋 기간의 소거 동작에서 소거 불량이 되는 일없이 거의 완전한 소거 동작을 실현할 수 있다.
혹은 최후미의 유지 방전 펄스 하강후의 미약 방전에 기인하는 리셋 기간에서의 소거 동작 불량을 방지할 수가 있다.
혹은 가령 최후미의 유지 방전 펄스의 하강후에 미약 방전이 생긴다고 해도 연속하는 세폭 방전을 정상적으로 행할 수가 있게 된다.
혹은 리셋 기간에서의 전면 기입/자기 소거 펄스에 의한 대향 전극상의 전하의 소거를 보다 완전한 형태로 행할 수가 있다.
혹은 유지 방전 기간중에 대향 전극상에 축적하는 잔류 벽전하의 영향을 최소한으로 억제하고, 다음의 소거 동작을 보다 완전한 형태로 행할 수가 있다.
또 복수개의 리셋 펄스를 어느 하나의 전극에 연속적으로 인가함으로써 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압으로 안정되면서 확실하게 소거(리셋)할 수가 있다.
혹은 제 1 및 제 2 또는 제 3 전극간의 최대 전위차가 다르게 설정되어 있기 때문에 다른 방전 개시 전압을 지닌 각셀의 벽전하를 방전 개시 전압에 가까운 전압으로 보다 안정되면서 확실하게 소거(리셋)할 수가 있다.
혹은 리셋 펄스를 생성하는 회로를 간단하게 구성할 수 있다.
혹은 비교적 낮은 방전 개시 전압을 갖는 셀을 최초로 리셋할 수 있어, 다음에 비교적 높은 방전 개시 전압을 갖는 셀을 리셋할 수가 있다.
혹은 제 2 또는 제 3 전극 전위를 제어하는 회로를 간단하게 구성할 수 있다.

Claims (36)

  1. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각 표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간에서의 상기 소거 방전을 상기 제 1 및 제 2 전극간에서 실시하는 방전 형성중에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스에서 행하는 서브필드를 적어도 포함하고,
    상기 펄스 전압의 인가를 종료시키는 상기 세폭 펄스의 하강과 동시에 상기 제 3 전극에 인가하고 있는 전압 펄스를 하강시키는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  2. 제 1항에 있어서, 전면 기입 방전 및 상기 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고,
    적어도 상기 서브필드(B)의 상기 리셋 기간에서의 상기 소거 방전이 상기 세폭 펄스에서 행하여지는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  3. 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간중에 방전 형성중에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스에 의한 제 1 소거 방전과,
    인가 전압치를 연속적으로 변화시키는 소거 펄스에 의한 제 2 소거 방전을 포함하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  4. 제 3항에 있어서, 상기 세폭 펄스와 소거 펄스의 간격을 10㎲ 이상으로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  5. 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스의 펄스폭이 다른 상기 유지 방전 펄스의 것보다 길게 한 서브필드를 적어도 포함하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  6. 제 5항에 있어서, 상기 리셋 기간에 있어서,
    전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 최후미의 유지 방전 펄스의 펄스폭을 길게 한 상기 서브필드는 상기 서브필드(B)의 직전에 배치되는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  7. 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간에서의 소거 방전을 실시하기 위한 펄스를 그 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스로부터 상기 유지 방전 기간에서의 상기 유지 방전 펄스간의 간격과 거의 같은 간격을 지니고 인가하는 서브필드를 적어도 포함하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  8. 제 7항에 있어서, 상기 리셋 기간에 있어서,
    상기 리셋 기간에서의 소거 방전으로서 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와, 상기 리셋 기간에서 상기 리셋 방전으로서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고,
    상기 서브필드(B)의 상기 리셋 기간에서 상기 소거 방전을 실시하기 위해 인가되는 소거 펄스와, 그 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스와의 간격을 상기 유지 방전 기간에서의 상기 유지 방전 펄스의 간격과 거의 같게 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  9. 제 8항에 있어서, 상기 서브필드(B)에서의 상기 소거 펄스와 직전에 배치된 서브필드의 최후미의 상기 유지 방전 펄스의 간격을 2㎲이하로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  10. 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간의 직전에 배치된 서브필드의 상기 유지 방전 기간에서의 최후미의 상기 유지 방전 펄스의 하강과 동시에 상기 제 3 전극에 인가하고 있는 전압 펄스를 하강시키는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  11. 1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 유지 방전 기간에서의 상기 유지 방전 펄스의 간격을 1㎲ 이하로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  12. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간중 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하고, 상기 전면 기입 방전을 실시하기 전에 다시 소거 방전을 실시하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  13. 제 12항에 있어서, 상기 리셋 기간에 있어서,
    전면 기입 방전 및 소거 방전을 함께 실시하는 상기 서브필드(A)와 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  14. 제 12항에 있어서, 상기 전면 기입 방전전에 실시하는 소거 방전은 방전 형성 직후에 펄스 전압의 인가를 종료시키는 펄스폭이 2㎲이하인 세폭 펄스, 인가 전압치를 연속적으로 변화시키는 소거 펄스의 어느 것을 인가하는 소거 방전 아니면 그 양방을 각각 인가함으로써 복수회의 소거 방전을 실시하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  15. 제 12항에 있어서, 상기 리셋 기간에 있어서,
    상기 전면 기입 방전을 실시하기 전에 다시 소거 방전을 실시하고, 그 때의 상기 제 3 전극에 인가되는 전압을 0 V로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  16. 제 15항에 있어서, 상기 리셋 기간에 있어서,
    전면 기입 방전 및 소거 방전을 함께 실시하는 상기 서브필드(A)와 상기 리셋 기간에서 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  17. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간중에 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하고, 상기 전면 기입 방전을 실시하는 전면 기입 펄스의 하강후에 상기 제 3 전극에 펄스폭이 2㎲이하인 세폭 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  18. 제 17항에 있어서, 상기 리셋 기간에 있어서,
    상기 전면 기입 펄스의 하강후에 10㎲ 이내로 상기 제 3 전극에 펄스폭이 2㎲이하인 세폭 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  19. 제 17항에 있어서, 상기 리셋 기간에 있어서,
    상기 전면 기입 펄스의 하강후에 상기 제 2 전극에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  20. 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고,
    상기 리셋 기간에서는 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 구비한 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    가장 짧은 상기 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 함께 실시하는 리셋 기간을 배치하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  21. 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고,
    상기 리셋 기간에서는 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 구비한 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    가장 긴 상기 유지 방전 기간후에 전면 기입 방전 및 소거 방전을 함께 실시하는 리셋 기간을 배치하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  22. 1프레임의 영상을 각각 소정의 중첩된 n개의 서브필드 및 구동 파형을 출력하지 않는 휴지기간에서 구성하고, 각각의 상기 서브필드가 패널내의 각 표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 리셋 기간과, 표시 데이터에 따라서 각 표시셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복해서 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 상기 소정의 중첩에 대응하는 길이만큼 행하는 유지 방전 기간을 갖고,
    상기 리셋 기간중 전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)를 적어도 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 휴지기간은 전면 기입 방전을 실시하는 전면 기입 펄스 인가후의 자기 소거 기간으로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  23. 제 22항에 있어서, 상기 리셋 기간에서,
    전면 기입 방전 및 소거 방전을 함께 실시하는 서브필드(A)와 상기 전면 기입 방전을 실시하지 않고 상기 소거 방전을 실시하는 서브필드(B)를 함께 갖고, 상기 서브필드(A)의 다음을 상기 휴지기간으로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  24. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 1번째로 펄스폭이 2㎲ 이하인 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 부방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스 또는 부방향의 소거 펄스를 상기 제 2 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  25. 제 24항에 있어서, 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 4번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  26. 제 25항에 있어서, 상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 n번째의 정의 소거 펄스보다 n+1번째의 정의 소거 펄스를 길게 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  27. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 리셋 기간중에 인가 전압치를 연속적으로 변화시키는 소거 펄스를 복수 인가할 경우에 1번째로 펄스폭이 2㎲ 이하인 세폭 펄스를 상기 제 1 전극에 인가하고, 2번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 2 전극에 인가하고, 3번째로 정방향으로 인가 전압치를 연속적으로 변화시키는 소거 펄스를 상기 제 1 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  28. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치해서 되고,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간을 갖는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    전극에 인가되는 전압을 연속적으로 변화시키고, 방전 개시 전압에 가까운 전위에서 방전을 행하게 함으로써 벽전하를 소거시키는 리셋 펄스를 복수개 연속해서 제 1 내지 제 3중 어느 하나의 전극에 인가하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  29. 제 28항에 있어서, 상기 복수개의 리셋 펄스를 제 1 전극에 인가하고, 제 2 전극의 전위는 각리셋 펄스마다 다른 값으로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  30. 제 28항에 있어서, 상기 복수개의 리셋 펄스를 제 1 전극에 인가하고, 제 3 전극의 전위는 각리셋 펄스마다 다른 값으로 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  31. 제 28항 내지 제 30항중 어느 한항에 있어서, 상기 복수개의 리셋 펄스의 전압 구배는 같게 하는 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  32. 제 29항에 있어서, 상기 복수개의 리셋 펄스에 대해서 n+1번째의 리셋 펄스의 상기 제 1 전극과 제 2 전극의 최대 전위차는 n번째의 리셋 펄스에서의 상기 최대 전위차보다 큰 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  33. 제 30항에 있어서, 상기 복수개의 리셋 펄스에 대해서 n+1번째의 리셋 펄스의 상기 제 1 전극과 제 3 전극의 최대 전위차는 n번째의 리셋 펄스에서의 상기 최대 전위차보다 큰 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  34. 제 29항에 있어서, 각 리셋 펄스마다 다른 값으로 하는 제 2 전극의 전위중 적어도 1개는 상기 어드레스 기간중에 제 2 전극에 인가하는 전위와 같은 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  35. 제 29항에 있어서, 각리셋 펄스마다 다른 값으로 하는 제 3 전극의 전위중 적어도 1개는 상기 어드레스 기간중에 제 3 전극에 인가하는 전위와 같은 것을 특징으로 하는 플라즈마 디스플레이의 구동 방법.
  36. 제 1 기판에 제 1 및 제 2 전극을 평행으로 배치함과 함께 상기 제 1 기판 또는 제 1 기판과 대향하는 제 2 기판에 제 3 전극을 상기 제 1 및 제 2 전극과 교차하도록 배치한 플라즈마 디스플레이 패널과,
    1프레임의 영상을 n개의 서브필드로 구성하고, 각각의 상기 서브필드가 패널내의 각표시셀에서의 벽전하의 분포를 균일한 상태로 하기 위한 소거 방전을 행하는 리셋 기간과, 표시 데이터에 따라서 상기 표시 셀내에 벽전하를 형성하기 위한 어드레스 기간과, 유지 방전 펄스를 반복하여 인가함으로써 상기 어드레스 기간중에 형성한 벽전하에 의거한 유지 방전을 행하는 유지 방전 기간에서 플라즈마 디스플레이 패널을 구동하는 제 1 제어부와,
    전극에 인가되는 전압을 연속적으로 변화시키고, 방전 개시 전압에 가까운 전위에서 방전을 행함으로써 벽전하를 소거시키는 리셋 펄스를 복수개 연속해서 제 1 내지 제 3중 어느 하나의 전극에 인가하는 제 2 제어부를 갖는 것을 특징으로 하는 플라즈마 디스플레이의 구동 장치.
KR10-1998-0028600A 1997-07-15 1998-07-15 플라즈마 디스플레이 패널의 구동방법 Expired - Fee Related KR100354678B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP196016 1981-12-05
JP189443 1997-07-15
JP18944397 1997-07-15
JP231039 1997-08-27
JP23103997 1997-08-27
JP19601698A JP3573968B2 (ja) 1997-07-15 1998-07-10 プラズマディスプレイの駆動方法及び駆動装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020020022258A Division KR100388843B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
KR1020020022257A Division KR100388842B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR19990013884A true KR19990013884A (ko) 1999-02-25
KR100354678B1 KR100354678B1 (ko) 2003-01-24

Family

ID=27326177

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-1998-0028600A Expired - Fee Related KR100354678B1 (ko) 1997-07-15 1998-07-15 플라즈마 디스플레이 패널의 구동방법
KR1020020022258A Expired - Fee Related KR100388843B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
KR1020020022257A Expired - Fee Related KR100388842B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020020022258A Expired - Fee Related KR100388843B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
KR1020020022257A Expired - Fee Related KR100388842B1 (ko) 1997-07-15 2002-04-23 플라즈마 디스플레이 패널의 구동 방법

Country Status (5)

Country Link
US (1) US6512501B1 (ko)
EP (3) EP1830340B1 (ko)
JP (1) JP3573968B2 (ko)
KR (3) KR100354678B1 (ko)
DE (1) DE69838409T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691685B1 (ko) * 2000-06-22 2007-03-09 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 패널 및 그의 구동 방법
US7580050B2 (en) 2004-10-25 2009-08-25 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
KR20160040358A (ko) 2014-10-02 2016-04-14 윤태수 하수 오니 건조 장치

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
DE69911984T2 (de) 1998-09-04 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und einrichtung zum steuern eines plasmabildschirms mit höherer bildqualität und hohem leuchtwirkungsgrad
JP4124305B2 (ja) 1999-04-21 2008-07-23 株式会社日立プラズマパテントライセンシング プラズマディスプレイの駆動方法および駆動装置
KR100319098B1 (ko) * 1999-06-28 2001-12-29 김순택 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3679704B2 (ja) * 2000-02-28 2005-08-03 三菱電機株式会社 プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置
JP3560143B2 (ja) * 2000-02-28 2004-09-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
JP2002006799A (ja) * 2000-06-19 2002-01-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100697890B1 (ko) * 2000-09-04 2007-03-21 오리온피디피주식회사 플라즈마 디스플레이 패널 구동방법
KR100769158B1 (ko) * 2000-12-04 2007-10-23 엘지.필립스 엘시디 주식회사 면 발광용 플랫램프 및 이를 구비한 액정표시장치
KR20020060807A (ko) * 2001-01-12 2002-07-19 주식회사 유피디 면방전 플라즈마 디스플레이 패널 구동장치 및 그 방법
JP4768134B2 (ja) * 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
DE10162258A1 (de) * 2001-03-23 2002-09-26 Samsung Sdi Co Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige
US7091935B2 (en) 2001-03-26 2006-08-15 Lg Electronics Inc. Method of driving plasma display panel using selective inversion address method
KR100385216B1 (ko) * 2001-05-16 2003-05-27 삼성에스디아이 주식회사 리셋 안정화를 위한 플라즈마 디스플레이 패널의 구동방법및 그 장치
JP2003050563A (ja) * 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル表示装置とその駆動方法
CN1539131A (zh) 2001-06-12 2004-10-20 ���µ�����ҵ��ʽ���� 等离子体显示装置
US7365708B2 (en) 2001-06-12 2008-04-29 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
US7012579B2 (en) 2001-12-07 2006-03-14 Lg Electronics Inc. Method of driving plasma display panel
JP4612985B2 (ja) * 2002-03-20 2011-01-12 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
JP2004004513A (ja) 2002-04-25 2004-01-08 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2004191530A (ja) * 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
EP1471491A3 (en) 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
JP4032067B2 (ja) 2003-06-24 2008-01-16 松下電器産業株式会社 プラズマディスプレイ装置及びその駆動方法
KR100515341B1 (ko) 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100596546B1 (ko) * 2003-10-14 2006-07-03 재단법인서울대학교산학협력재단 플라즈마 디스플레이 패널의 구동 방법
KR100603292B1 (ko) * 2003-10-15 2006-07-20 삼성에스디아이 주식회사 패널 구동 방법
KR100499101B1 (ko) * 2003-11-04 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4819315B2 (ja) * 2004-02-20 2011-11-24 日立プラズマディスプレイ株式会社 プラズマディスプレイ及びその駆動方法
US7652930B2 (en) * 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
JP2005321680A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4646020B2 (ja) * 2004-07-29 2011-03-09 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4577681B2 (ja) * 2004-07-30 2010-11-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
TWI241612B (en) * 2004-10-22 2005-10-11 Chunghwa Picture Tubes Ltd Driving method
KR100612312B1 (ko) 2004-11-05 2006-08-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR20060056820A (ko) 2004-11-22 2006-05-25 엘지전자 주식회사 플라즈마 디스플레이 패널 구동장치 및 구동방법
KR100667362B1 (ko) * 2005-01-25 2007-01-12 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 방법
US20090009436A1 (en) * 2005-03-25 2009-01-08 Keiji Akamatsu Plasma display panel device and drive method thereof
KR100667539B1 (ko) * 2005-04-07 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705807B1 (ko) * 2005-06-13 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100670184B1 (ko) * 2005-07-18 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100709259B1 (ko) * 2005-09-26 2007-04-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN100362546C (zh) * 2005-10-14 2008-01-16 四川世纪双虹显示器件有限公司 一种等离子显示器的驱动方法
JP5162824B2 (ja) * 2005-12-13 2013-03-13 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4997751B2 (ja) * 2005-12-13 2012-08-08 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100868150B1 (ko) * 2005-12-13 2008-11-12 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100793087B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
TW200733043A (en) 2006-02-06 2007-09-01 Matsushita Electric Ind Co Ltd Plasma display apparatus and driving method of plasma display panel
US20090153439A1 (en) * 2006-02-14 2009-06-18 Matsushita Electric Industrial Co., Ltd. Plasma display device and plasma display panel drive method
US20090289960A1 (en) * 2006-02-14 2009-11-26 Matsushita Electric Industrial Co, Ltd. Plasma display device and plasma display panel drive method
US20090237330A1 (en) * 2006-08-31 2009-09-24 Matsushita Electric Industrial Co., Ltd. Plasma display device and plasma-display-panel driving method
WO2008072904A1 (en) * 2006-12-14 2008-06-19 Lg Electronics Inc Plasma display apparatus
WO2008081698A1 (ja) * 2006-12-28 2008-07-10 Panasonic Corporation プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
US20080191970A1 (en) * 2007-02-09 2008-08-14 Lg Electronics Inc. Method of driving plasma display apparatus
KR100992260B1 (ko) * 2007-04-18 2010-11-05 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법
JP2008287237A (ja) * 2007-04-18 2008-11-27 Panasonic Corp プラズマディスプレイ装置およびその駆動方法
KR20120015452A (ko) * 2009-06-08 2012-02-21 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
JP5174838B2 (ja) * 2010-02-04 2013-04-03 株式会社日立製作所 プラズマディスプレイパネルの駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576159B2 (ja) * 1987-11-16 1997-01-29 日本電気株式会社 プラズマディスプレイ装置
FR2635901B1 (fr) * 1988-08-26 1990-10-12 Thomson Csf Procede de commande ligne par ligne d'un panneau a plasma du type alternatif a entretien coplanaire
JP2893803B2 (ja) 1990-02-27 1999-05-24 日本電気株式会社 プラズマディスプレイの駆動方法
JP3259253B2 (ja) * 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
EP1231590A3 (en) 1991-12-20 2003-08-06 Fujitsu Limited Circuit for driving display panel
JP3276406B2 (ja) 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
US5461395A (en) * 1993-03-08 1995-10-24 Tektronix, Inc. Plasma addressing structure having a pliant dielectric layer
JP2772753B2 (ja) 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3555995B2 (ja) * 1994-10-31 2004-08-18 富士通株式会社 プラズマディスプレイ装置
JP3265904B2 (ja) * 1995-04-06 2002-03-18 富士通株式会社 フラット・ディスプレイ・パネルの駆動方法
JP3112820B2 (ja) * 1995-12-28 2000-11-27 富士通株式会社 表示パネルの駆動方法及びパネル表示装置
JP3611377B2 (ja) * 1995-09-01 2005-01-19 富士通株式会社 画像表示装置
JPH0981074A (ja) * 1995-09-19 1997-03-28 Fujitsu Ltd ディスプレイ装置及びディスプレイユニット及びディスプレイ信号生成装置
US5818419A (en) * 1995-10-31 1998-10-06 Fujitsu Limited Display device and method for driving the same
JP3565650B2 (ja) * 1996-04-03 2004-09-15 富士通株式会社 Ａｃ型ｐｄｐの駆動方法及び表示装置
KR100222198B1 (ko) * 1996-05-30 1999-10-01 구자홍 플라즈마 표시장치의 구동회로
JP3580027B2 (ja) 1996-06-06 2004-10-20 株式会社日立製作所 プラズマディスプレイ装置
JP3704813B2 (ja) 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US6052101A (en) * 1996-07-31 2000-04-18 Lg Electronics Inc. Circuit of driving plasma display device and gray scale implementing method
JP3348610B2 (ja) * 1996-11-12 2002-11-20 富士通株式会社 プラズマディスプレイパネルの駆動方法及び装置
JP3573968B2 (ja) * 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691685B1 (ko) * 2000-06-22 2007-03-09 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100728896B1 (ko) * 2000-06-22 2007-06-15 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 패널 및 그의 구동 방법
US7580050B2 (en) 2004-10-25 2009-08-25 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
KR20160040358A (ko) 2014-10-02 2016-04-14 윤태수 하수 오니 건조 장치

Also Published As

Publication number Publication date
EP0903719A2 (en) 1999-03-24
EP1830340A2 (en) 2007-09-05
EP1830340B1 (en) 2012-04-11
JPH11133913A (ja) 1999-05-21
KR100354678B1 (ko) 2003-01-24
DE69838409T2 (de) 2008-01-03
EP1830340A3 (en) 2008-11-26
EP1830339A2 (en) 2007-09-05
JP3573968B2 (ja) 2004-10-06
EP0903719B1 (en) 2007-09-12
KR100388842B1 (ko) 2003-06-25
EP1830339A3 (en) 2008-11-26
DE69838409D1 (de) 2007-10-25
US6512501B1 (en) 2003-01-28
EP0903719A3 (en) 1999-05-19
KR100388843B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100388843B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 구동 장치
US6020687A (en) Method for driving a plasma display panel
JP3429438B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100743085B1 (ko) 플라즈마 디스플레이 장치
JP4768134B2 (ja) プラズマディスプレイ装置の駆動方法
JP4349501B2 (ja) プラズマディスプレイパネルの駆動方法
JP3457173B2 (ja) プラズマディスプレイパネルの駆動方法
KR20070088505A (ko) 플라즈마 디스플레이 장치
KR100285623B1 (ko) 플라즈마디스플레이패널의구동방법
JP4240160B2 (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP4216891B2 (ja) プラズマディスプレイパネルの駆動方法
JP4216897B2 (ja) プラズマディスプレイパネルの駆動方法
KR100477600B1 (ko) 선택적 반전 어드레스 방식을 이용한 플라즈마 디스플레이패널의 구동방법
JP2004302480A (ja) プラズマディスプレイの駆動方法及び駆動装置
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100757546B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR20070013961A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20050015668A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20060074602A (ko) 플라즈마 디스플레이 패널의 구동방법
JPH11352931A (ja) プラズマディスプレイパネルの駆動方法および駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980715

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980715

Comment text: Request for Examination of Application

AMND Amendment
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000822

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010424

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020216

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20010424

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20000822

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20020423

Patent event code: PA01071R01D

PJ0201 Trial against decision of rejection

Patent event date: 20020423

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20020216

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20020826

Appeal identifier: 2002101001661

Request date: 20020423

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20020423

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20020423

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20011024

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20001122

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 19981110

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20020826

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20020710

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020917

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020918

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 20030331

Comment text: Request for Publication of Correction

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060908

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070906

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080911

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090910

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100910

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20120821

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130819

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140826

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140826

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160809