KR100705807B1

KR100705807B1 - 플라즈마 디스플레이 장치 및 그의 구동 방법

Info

Publication number: KR100705807B1
Application number: KR1020050050645A
Authority: KR
Inventors: 김묵희; 정윤권; 김병현; 함명수
Original assignee: 엘지전자 주식회사
Priority date: 2005-06-13
Filing date: 2005-06-13
Publication date: 2007-04-09
Anticipated expiration: 2025-06-13
Also published as: CN1881393A; TW200643874A; KR20060129919A; TWI326442B; CN100454368C; EP1734499A2; JP2006350330A; US20060279479A1; US7907103B2; EP1734499A3

Abstract

본 발명은 프레임의 하나 이상의 서브필드에서 서스테인 기간에 서스테인 펄스를 공급하지 않거나 또는 서스테인 기간이 포함되지 않도록 하고, 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 서스테인 전극(Z)과 스캔 전극(Y)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이를 다른 서브필드보다 크도록 조절하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 계조 표현력을 높이고 하프톤 노이즈를 저감시키는 효과가 있다.

이러한 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극 및 서스테인 전극과 복수의 스캔 전극 및 서스테인 전극과 교차하도록 형성된 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 스캔 전극, 서스테인 전극 및 어드레스 전극들을 구동하기 위한 구동부 및 이러한 구동부를 제어하여, 프레임의 서브필드 중 하나 이상의 서브필드에서 어드레스 기간동안 스캔 전극과 서스테인 전극간의 전압차이 또는 스캔 전극과 어드레스 전극간의 전압차이가 다른 서브필드에서 어드레스 기간동안 스캔전극과 서스테인 전극간의 전압차이 또는 스캔 전극과 상기 어드레스 전극간의 전압차이보다 크게 하는 구동펄스 제어부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method Thereof}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.

도 2는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.

도 4는 도 3의 화상 계조 표현방법에서 계조 구현의 일례를 설명하기 위한 도.

도 5는 종래의 구동 파형에서 저 계조에서의 화질을 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하는 방법의 일례를 설명하기 위한 도.

도 6은 도 5의 구동파형에서 계조 표현에 영향을 주는 방전을 설명하기 위한 도.

도 7은 도 5의 구동 파형에서 1이하의 저 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도.

도 8은 종래의 구동 파형에서 저 계조에서의 화질을 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 1개로 하는 방법의 일례를 설명하기 위한 도.

도 9는 도 8의 구동 파형에서 1이하의 저 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도.

도 10은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도.

도 11a 내지 도 11b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예를 설명하기 위한 도.

도 12는 도 11a 내지 도 11b의 구동파형에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb)의 크기를 설명하기 위한 도.

도 13a 내지 도 13b는 도 11a 내지 도 11b의 구동 파형에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 자가 소거 방전의 발생을 방지하기 위해 공급되는 자가 소거 방지 펄스의 일례를 설명하기 위한 도.

도 14a 내지 도 14b는 도 11a 내지 도 11b의 구동 파형에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드의 서스테인 기간에서 자가 소거 방전의 발생을 방지하기 위해 공급되는 자가 소거 방지 펄스의 또 다른 예를 설명하기 위한 도.

도 15는 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 서스테인 방전이 생략됨으로써 발생하는 서로 다른 방전셀간의 벽전압의 차이를 설명하기 위한 도.

도 16은 도 11a 내지 도 11b의 구동 파형에서 1이하의 소수 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도.

도 17은 도 11a 내지 도 11b의 구동 파형에서 1이하의 소수 계조를 구현하는 방법의 또 다른 예를 설명하기 위한 도.

도 18은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예를 설명하기 위한 도.

도 19는 도 18의 구동파형에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)의 크기를 설명하기 위한 도.

도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도.

도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도.

도 22는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 5 실시예를 설명하기 위한 도면이다.

도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 6 실시예를 설명하기 위한 도.

도 24는 복수의 서브필드 중 계조 가중치가 가장 낮은 하나의 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 다른 서브필드보다 더 크도록 설정하는 방법의 일례를 설명하기 위한 도.

<도면의 주요 부분에 대한 부호의 설명>

1000 : 플라즈마 디스플레이 패널 1001 : 구동 펄스 제어부

1002 : 데이터 구동부 1003 : 스캔 구동부

1004 : 서스테인 구동부 1005 : 구동 전압 발생부

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 프레임의 하나 이상의 서브필드에서 서스테인 기간에 서스테인 펄스를 공급하지 않거나 또는 서스테인 기간이 포함되지 않도록 하고, 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 서스테인 전극(Z)과 스캔 전극(Y)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이를 다른 서브필드보다 크도록 조절함으로써, 계조 표현력을 향상시키는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 2와 같다.

도 2는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 2에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.

이러한 구동 파형으로 구동되는 일반적인 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서 브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차이에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다.

이러한 화상 계조 표현방법에서 계조 구현의 일례를 살펴보면 다음 도 4와 같다.

도 4는 도 3의 화상 계조 표현방법에서 계조 구현의 일례를 설명하기 위한 도면이다.

도 4를 살펴보면, 도 3과 같은 화상 계조 표현방법에서 계조 0을 구현하기 위해서는 모든 서브필드, 예를 들면 도 4와 같이 제 1 서브필드부터 제 8 서브필드까지의 서브필드를 선택하지 않는다. 즉, 제 1 서브필드로부터 제 8 서브필드까지 의 서브필드에서 데이터 펄스를 공급하지 않는다. 여기서, 계조 1을 구현하기 위해서는 계조 가중치가 가장 낮은 첫 번째 서브필드, 즉 제 1 서브필드를 선택한다. 즉 제 1 서브필드에서 데이터 펄스를 공급한다. 이러한 방법으로 계조 3을 구현하기 위해서는 제 2 서브필드와 제 3 서브필드에서 데이터 펄스를 공급하고, 255계조를 구현하기 위해서는 모든 서브필드, 즉 제 1 서브필드로부터 제 8 서브필드까지의 서브필드에서 데이터 펄스를 공급한다. 여기서 0표시는 해당 서브필드에서 데이터 펄스가 공급된다는 의미이고, X표시는 해당 서브필드에서 데이터 펄스가 공급되지 않는다는 의미이다.

이러한 화상 계조 구현방법에서는 구현 가능한 계조는 모두 정수 계조이다. 즉 계조 0, 1, 2, 3 등의 정수 계조이다. 이에 따라 0보다는 크고 1보다는 작은 계조, 즉 소수계조를 구현하기 위해서는 오차확산(Error Diffusion)법 또는 디더링(Dithering)법 등의 하프톤(Half Tone) 보정방법을 사용하였다. 그러나 이러한 방법은 복잡한 프로그램이 필요하고, 이러한 오차확산이나 디더링 등의 하프톤 보정 시에 노이즈가 발생하여 화질이 악화되는 문제점이 있다. 이러한 화질이 악화되는 문제점은 구현되는 화상의 계조가 상대적으로 낮은 저 계조에서 더욱 심화된다.

이에 따라, 전술한 오차확산 또는 디더링 등의 하프톤 보정단계를 간략하게 하기 위해 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절하는 방법을 사용하였다.

이와 같이 저 계조에서의 화질을 향상시키기 위해 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절하는 방법의 일례를 살펴보면 다음 도 5와 같다.

도 5는 종래의 구동 파형에서 저 계조에서의 화질을 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하는 방법의 일례를 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 종래에는 저 계조에서의 화질을 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 최소로 하였다. 예를 들면 스캔 전극(Y)으로 공급되는 서스테인 펄스를 1개로 설정하고, 서스테인 전극(Z)으로 공급되는 서스테인 펄스의 개수를 또한 1개로 설정한다. 즉 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 최소로 설정하여 최저 계조, 즉 소수 계조를 구현할 수 있는 최저 계조 서브필드를 설정함으로써 저 계조에서의 계조 표현을 보다 섬세하도록 하였다.

이와 같은 경우에 계조 표현에 영향을 줄 수 있는 방전은 어드레스 기간에서 발생하는 어드레스 방전과 서스테인 기간에서 발생하는 서스테인 방전이다. 이러한 방전에 의해 발생한 광이 외부로 발산되어 계조를 표현하게 되는 것이다. 즉, 전술한 도 5와 같은 구동파형에서의 계조는 어드레스 방전과 서스테인 방전에 의해 발생되는 광에 의해 결정된다. 이와 같이 계조에 영향을 주는 방전을 다음 도 6을 결부하여 살펴보면 다음과 같다.

도 6은 도 5의 구동파형에서 계조 표현에 영향을 주는 방전을 설명하기 위한 도면이다.

도 6를 살펴보면, 도 5의 구동파형의 A영역에서는 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X) 사이에서 어드레스 방전이 발생하고, B영역에서는 서 스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 서스테인 방전이 발생한다. 도 5의 구동파형에서는 리셋 기간에서의 리셋 방전에 의해서도 방전이 발생하지만, 플라즈마 디스플레이 패널 상이 모든 방전셀 내에서 리셋 방전이 발생하므로 이러한 리셋 방전에 의해 발생하는 광은 계조 표현에는 영향을 주지 않는다.

전술한 도 5의 구동 파형을 이용하여 1이하의 저 계조를 구현하는 방법의 일례를 살펴보면 다음 도 7과 같다.

도 7은 도 5의 구동 파형에서 1이하의 저 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도면이다.

도 7을 살펴보면, 도 5의 구동 파형에 의해 구현되는 광이 계조 2를 구현하는 광이라고 가정하면 플라즈마 디스플레이 패널 상에서 총 16개의 방전셀로 이루어지는 영역에서 0.5의 계조를 구현하고자 하는 경우에 오프(Off) 되는 방전셀(C)과 온(On) 되는 방전셀(D)의 개수를 조절하여 전체적으로 0.5의 계조를 구현하였다. 여기서 도 5의 구동 파형에 의해 구현되는 광을 계조 2를 구현하는 광이라고 가정한 이유는 설명의 편의를 위해 하나의 서스테인 펄스가 계조 1을 구현하는 것으로 가정하였기 때문이다. 즉 도 5의 구동 파형에서는 2개의 서스테인 펄스가 공급되기 때문에 총 2의 계조를 구현하는 것이다.

예를 들어 부호 700의 영역에서와 같이 4개의 방전셀로 이루어지는 영역에서 총 3개의 방전셀은 오프 시키고 1개의 방전셀을 온 시킴으로써 부호 700의 영역에서 발생하는 총 광은 계조 2를 구현하기 위한 광이 된다. 이에 따라 부호 700의 영역의 각각의 방전셀은 0.5계조를 구현하는 것으로 보이게 된다. 이러한 방법은 사 람의 눈의 착시 현상을 이용한 것으로 전술한 하프톤 기법 중의 하나이다.

또한, 저 계조에서의 화질을 더욱 개선하기 위해 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 1개로 하는 방법이 제안되었다. 이를 살펴보면 다음 도 8과 같다.

도 8은 종래의 구동 파형에서 저 계조에서의 화질을 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 1개로 하는 방법의 일례를 설명하기 위한 도면이다.

도 8에 도시된 바와 같이, 종래에는 저 계조에서의 화질을 더욱 개선하기 위해 서스테인 기간에 공급되는 서스테인 펄스의 개수를 1개로 하였다. 이러한 도 8의 구동파형의 E영역에서는 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X) 사이에서 어드레스 방전이 발생하고, F영역에서는 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 서스테인 방전이 발생한다. 이러한 도 8의 F영역에서는 도 5의 B영역과는 다르게 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극으로 공급되는 하나의 서스테인 펄스에 의해 발생하는 방전이다.

다시 말하면, 이러한 도 8의 구동파형은 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나에 1개의 서스테인 펄스가 공급되도록 설정한다. 즉 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 도 5에 비해 1개로 줄여 최저 계조를 구현할 수 있는 최저 계조 서브필드를 설정함으로써 저 계조에서의 계조 표현을 보다 섬세하도록 한다.

이러한 도 8의 구동 파형을 이용하여 1이하의 저 계조를 구현하는 방법의 일 례를 살펴보면 다음 도 9와 같다.

도 9는 도 8의 구동 파형에서 1이하의 저 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도면이다.

도 9를 살펴보면, 도 8의 구동 파형에 의해 구현되는 광이 계조 1을 구현하는 광이라고 가정하면 플라즈마 디스플레이 패널 상에서 총 16개의 방전셀로 이루어지는 영역에서 0.25의 계조를 구현하고자 하는 경우에 오프(Off) 되는 방전셀(G)과 온(On) 되는 방전셀(H)의 개수를 조절하여 전체적으로 0.25의 계조를 구현하였다. 여기서 도 8의 구동 파형에 의해 구현되는 광을 계조 1을 구현하는 광이라고 가정한 이유는 설명의 편의를 위해 하나의 서스테인 펄스가 계조 1을 구현하는 것으로 가정하였기 때문이다. 즉 도 8의 구동 파형에서는 1개의 서스테인 펄스가 공급되기 때문에 총 1의 계조를 구현하는 것이다.

예를 들어 부호 900의 영역에서와 같이 4개의 방전셀로 이루어지는 영역에서 총 3개의 방전셀은 오프 시키고 1개의 방전셀을 온 시키면 부호 900의 영역에서 발생하는 총 광은 계조 1을 구현하기 위한 광이 된다. 이에 따라 부호 900의 영역의 각각의 방전셀은 0.25계조를 구현하는 것으로 보이게 된다.

그러나 이와 같은 방법으로 최저 계조를 구현하는 종래의 방법은 온되는 방전셀과 오프되는 방전셀의 휘도 차이가 상대적으로 크고 또한, 오프되는 방전셀의 개수 대비 온 되는 방전셀의 개수가 적기 때문에 영상의 경계 부분에서 화질이 번지는 등의 하프톤 노이즈(Half Tone Noise)의 발생을 충분히 방지하기가 어렵다. 이에 따라 화질이 악화되는 문제점이 있다.

이러한 문제점을 해결하기 위해 본 발명은 최저 계조를 구현하기 위한 저 계조 서브필드에서 서스테인 기간에 서스테인 펄스가 공급되지 않도록 하거나 또는 서스테인 기간이 포함되지 않도록 하고, 서스테인 전극(Y)과 스캔 전극(Y)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이를 조절하여 화질의 악화를 방지하는 플라즈마 디스플레이 장치 및 그의 구동 방법을 제공하는데 그 목적이 있다.

상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 스캔 전극 및 서스테인 전극과 상기 복수의 스캔 전극 및 서스테인 전극과 교차하도록 형성된 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 스캔 전극, 서스테인 전극 및 어드레스 전극들을 구동하기 위한 구동부 및 구동부를 제어하여, 프레임의 서브필드 중 하나 이상의 서브필드에서 어드레스 기간동안 상기 스캔 전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이가 다른 서브필드에서 어드레스 기간동안 상기 스캔전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이보다 크게 하는 구동펄스 제어부를 포함하는 것을 특징으로 한다.

또한, 상기 구동펄스 제어부는 상기 하나 이상의 서브필드는 서스테인 기간을 포함하지 않거나 상기 서스테인 기간에 서스테인 펄스가 공급되지 않은 저 계조 서브필드이도록 하는 것을 특징으로 한다.

또한, 상기 구동펄스 제어부는 상기 저 계조 서브필드는 계조 가중치가 가장 낮은 첫 번째 서브필드에서 세번째 서브필드 중 하나 이상의 서브필드이도록 하는 것을 특징으로 한다.

또한, 상기 구동펄스 제어부는 상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간에 공급되는 리셋 펄스의 크기가 다른 서브필드의 리셋기간에 공급되는 리셋 펄스의 크기보다 크도록 하는 것을 특징으로 한다.

또한, 상기 구동펄스 제어부는 상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간의 앞단에는 프리 리셋(Pre-Reset)기간이 더 포함되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프리 리셋 기간에 상기 스캔 전극으로 점진적으로 하강하는 하강 파형을 공급하고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 파형을 공급하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 정극성 전압은 서스테인 전압(Vs)이도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드의 리셋 기간의 셋업 기간에 상기 스캔 전극으로 점진적으로 상승하는 상승 파형이 공급되고, 셋다운 기간에서는 상기 상승 파형의 최고 전압 보다는 낮은 정극성 전압으로부터 점진적으로 하강하는 하강 파형이 공급되도록 하고, 상기 서스테인 전극으로는 상기 셋업 기간과 상기 셋다운 기간 중 상기 스캔 전극으로 공급되는 하강 파형이 그라운드 레벨(GND) 보다는 높은 전압인 기간에서 그라운드 레벨(GND)의 전압을 일정하게 유 지하는 전압이 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 스캔 전극으로 셋다운(Set-Down) 펄스가 공급되는 셋다운 기간과 스캔 펄스가 공급되는 어드레스 기간 내에서 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 각각 다른 서브필드의 바이어스 전압의 1.5배 이상 2.5배 이하이도록 하는 것을 특징으로 한다. 여기서, 이러한 구동 펄스 제어부는 저 계조 서브필드 중 첫 번째 서브필드에서 서스테인 전극으로 공급되는 바이어스 전압은 250V이상 500V이하이도록 하는 것이 더욱 바람직하다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드 중 어느 하나의 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 서스테인 전압(Vs)이도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고, 상기 제 2 저 계조 서브필드에서는 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 제 1 저 계조 서브필드보다 더 크도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이를 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 각각 서스테인 전압(Vs)의 1.5배 이상으로 하는 것을 특징으로 한다. 여기서, 전술한 구동 펄스 제어부는 저 계조 서브필드에서 서스테인 전극으로 공급되는 바이어스 전압과 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 250V이상으로 하는 것이 바람직하다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고, 상기 제 2 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 상기 제 1 저 계조 서브필드보다 더 크도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드에서 데이터 펄스가 인가된 후 다음 서브필드의 리셋기간에 상승파형이 인가되는 사이에 자가 소거 방지 펄스를 공급하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드에서 공급되는 상기 자가 소거 방지 펄스는 상기 스캔 전극으로 공급되는 상승 파형과 상기 서스테인 전극으로 공급되는 소정의 정극성 전압의 펄스를 포함하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 저 계조 서브필드에서 공급되는 각각의 자가 소거 방지 펄스는 모두 동일하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 자가 소거 펄스의 정극성 전압은 그라운드 레벨(GND)의 전압보다는 크고 서스테인 전압(Vs)보다는 작도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 정극성 전압은 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압의 0.5배의 전압이도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 각각 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 복수의 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 하나 이상의 서브필드에서 상이하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 모든 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 동일하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 제 1 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하는 하강파형이 공급되도록 하고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 제 2 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하고, 이후 파형이 점진적으로 하강하는 하강파형이 공급되도록 하고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스를 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 제 1 리셋 기간과 상기 제 2 리셋 기간 사이에는 상기 제 1 리셋 기간에서의 방전셀 내의 벽전하의 분포를 반전시키는 벽전하 반전 기간이 더 포함되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 벽전하 반전 기간에서는 상기 스캔 전극으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 파형이 공급되고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 펄스가 공급되도록 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)을 다른 서브필드의 스캔전극에 공급되는 스캔 기준 전압보다 보다 작게 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급되는 부극성 스캔 펄스(-Vy)의 크기를 다른 서브필드의 스캔전극에 공급되는 부극성 스캔 펄스(-Vy)보다 크게 하는 것을 특징으로 한다.

또한, 상기 구동 펄스 제어부는 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 어드레스 전극으로 공급되는 데이터 펄스의 전압의 크기를 다른 서브필드의 어드레스 전극에 공급되는 데이터 펄스의 전압보다 크게 하는 것을 특징으로 한다.

또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동 방법은, 복수의 스캔 전극 및 서스테인 전극과 상기 복수의 스캔 전극 및 서스테인 전극과 교차하도록 형성된 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 프레임의 서브필드 중 하나 이상의 서브필드에서 어드레스 기간동안 상기 스캔 전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이가, 다른 서브필드에서 어드레스 기간동안 상기 스캔전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이 보다 더 큰 것을 특징으로 한다.

또한, 상기 하나 이상의 서브필드는 서스테인 기간을 포함하지 않거나 상기 서스테인 기간에 서스테인 펄스가 공급되지 않은 저 계조 서브필드인 것을 특징으로 한다.

또한, 상기 저 계조 서브필드는 계조 가중치가 가장 낮은 첫 번째 서브필드에서 세번째 서브필드 중 하나 이상의 서브필드인 것을 특징으로 한다.

또한, 상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간에 공급되는 리셋 펄스의 크기는 다른 서브필드의 리셋기간에 공급되는 리셋 펄스의 크기 보다 큰 것을 특징으로 한다.

또한, 상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간의 앞단에는 프리 리셋(Pre-Reset)기간이 더 포함되는 것을 특징으로 한다.

또한, 상기 프리 리셋 기간에 상기 스캔 전극으로 점진적으로 하강하는 하강 파형이 공급되고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 파형이 공급되는 것을 특징으로 한다.

또한, 상기 정극성 전압은 서스테인 전압(Vs)인 것을 특징으로 한다.

또한, 상기 저 계조 서브필드의 리셋 기간의 셋업 기간에 상기 스캔 전극으로 점진적으로 상승하는 상승 파형이 공급되고, 셋다운 기간에서는 상기 상승 파형의 최고 전압 보다는 낮은 정극성 전압으로부터 점진적으로 하강하는 하강 파형이 공급되고, 상기 서스테인 전극으로는 상기 셋업 기간과 상기 셋다운 기간 중 상기 스캔 전극으로 공급되는 하강 파형이 그라운드 레벨(GND) 보다는 높은 전압인 기간 에서 그라운드 레벨(GND)의 전압을 일정하게 유지하는 전압이 공급되는 것을 특징으로 한다.

또한, 상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 스캔 전극으로 셋다운(Set-Down) 펄스가 공급되는 셋다운 기간과 스캔 펄스가 공급되는 어드레스 기간 내에서 공급되는 것을 특징으로 한다.

또한, 상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 각각 다른 서브필드의 바이어스 전압의 1.5배 이상 2.5배 이하인 것을 특징으로 한다. 여기서, 이러한 저 계조 서브필드 중 첫 번째 서브필드에서 서스테인 전극으로 공급되는 바이어스 전압은 250V이상 500V이하인 것이 더욱 바람직하다.

또한, 상기 저 계조 서브필드 중 어느 하나의 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 서스테인 전압(Vs)인 것을 특징으로 한다.

또한, 상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고, 상기 제 2 저 계조 서브필드에서는 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 제 1 저 계조 서브필드보다 더 큰 것을 특징으로 한다.

또한, 상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 다른 서브필드보다 더 큰 것을 특징으로 한다.

또한, 상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 각각 서스테인 전압(Vs)의 1.5배 이상인 것을 특징으로 한다. 여기서, 전술한 저 계조 서브필드에서 서스테인 전극으로 공급되는 바이어스 전압과 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 250V이상인 것이 더욱 바람직하다.

또한, 상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고, 상기 제 2 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 상기 제 1 저 계조 서브필드보다 더 큰 것을 특징으로 한다.

또한, 상기 저 계조 서브필드에서 데이터 펄스가 인가된 후 다음 서브필드의 리셋기간에 상승파형이 인가되는 사이에 자가 소거 방지 펄스가 공급되는 것을 특징으로 한다.

또한, 상기 저 계조 서브필드에서 공급되는 상기 자가 소거 방지 펄스는 상기 스캔 전극으로 공급되는 상승 파형과 상기 서스테인 전극으로 공급되는 소정의 정극성 전압의 펄스를 포함하는 것을 특징으로 한다.

또한, 상기 저 계조 서브필드에서 공급되는 각각의 자가 소거 방지 펄스는 모두 동일한 것을 특징으로 한다.

또한, 상기 자가 소거 펄스의 정극성 전압은 그라운드 레벨(GND)의 전압보다 는 크고 서스테인 전압(Vs)보다는 작은 것을 특징으로 한다.

또한, 상기 정극성 전압은 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압의 0.5배의 전압인 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 각각 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급되는 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 복수의 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 하나 이상의 서브필드에서 상이한 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 모든 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 동일한 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하는 것을 특징으로 한다.

또한, 상기 제 1 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하는 하강파형이 공급되고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되는 것을 특징으로 한다.

또한, 상기 제 2 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하고, 이후 파형이 점진적으로 하강하는 하강파형이 공급되고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되는 것을 특징으로 한다.

또한, 상기 제 1 리셋 기간과 상기 제 2 리셋 기간 사이에는 상기 제 1 리셋 기간에서의 방전셀 내의 벽전하의 분포를 반전시키는 벽전하 반전 기간이 더 포함되는 것을 특징으로 한다.

또한, 상기 벽전하 반전 기간에서는 상기 스캔 전극으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 파형이 공급되고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 펄스가 공급되는 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)은 다른 서브필드의 스캔전극에 공급되는 스캔 기준 전압보다 보다 작은 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급되는 부극성 스캔 펄스(-Vy)의 크기는 다른 서브필드의 스캔전극에 공급되는 부극성 스캔 펄스(-Vy)보다 큰 것을 특징으로 한다.

또한, 상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 어드레스 전극으로 공급되는 데이터 펄스의 전압의 크기는 다른 서브필드의 어드레스 전극에 공 급되는 데이터 펄스의 전압보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법의 실시예들을 상세히 설명한다.

도 10은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도면이다.

도 10에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y₁ 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X₁ 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X₁ 내지 Xm), 스캔 전극(Y₁ 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(1000)과, 플라즈마 디스플레이 패널(1000)에 형성된 어드레스 전극들(X₁ 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(1002)와, 스캔 전극들(Y₁ 내지 Yn)을 구동하기 위한 스캔 구동부(1003)와, 공통 전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(1004)와, 플라즈마 디스플레이 패널(1000) 구동 시 스캔 구동부(1004)와 서스테인 구동부(1001)를 제어하기 위한 구동 펄스 제어부(1001)와, 각각의 구동부(1002, 1003, 1004)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(1005)를 포함한다.

여기서, 전술한 플라즈마 디스플레이 패널(1000)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극들(Y₁ 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 또한 스캔 전극들(Y₁ 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X₁ 내지 Xm)이 형성된다.

데이터 구동부(1002)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(1002)는 구동 펄스 제어부(1001)의 제어에 따라 공급된 데이터를 어드레스 전극들(X₁ 내지 Xm)에 공급하게 된다.

스캔 구동부(1003)는 구동 펄스 제어부(1001)의 제어 하에 리셋기간 동안 리셋 펄스, 예컨대 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 포함하는 리셋 펄스를 스캔 전극들(Y₁ 내지 Yn)에 공급한다. 또한, 스캔 구동부(1003)는 어드레스 기간 동안 스캔전압(-Vy)의 스캔 펄스(Sp)를 스캔 전극들(Y₁ 내지 Yn)에 순차적으로 공급하고, 서스테인 기간 동안에는 서스테인 펄스(SUS)를 스캔 전극들(Y₁ 내지 Yn)에 공급한다.

서스테인 구동부(1004)는 구동 펄스 제어부(1001)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간 또는 어드레스 기간 중 하나 이상의 기간 동안 정 극성의 바이어스 전압(Vz)을 서스테인 전극들(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(1003)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극들(Z)에 공급하게 된다.

구동 펄스 제어부(1001)는 리셋 기간, 어드레스 기간, 서스테인 기간에서 데이터 구동부(1002), 스캔 구동부(1003) 및 서스테인 구동부(1004)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고, 그 제어신호를 각각 데이터 구동부(1002), 스캔 구동부(1003) 및 서스테인 구동부(1004)에 공급함으로써 데이터 구동부(1002), 스캔 구동부(1003) 및 서스테인 구동부(1004)를 제어한다. 특히, 구동 펄스 제어부(1001)는 프레임의 서브필드 중 하나 이상의 서브필드에서 전술한 스캔 구동부(1003)와 서스테인 구동부(1004)를 제어하여, 프레임의 서브필드 중 하나 이상의 서브필드에서 어드레스 기간동안 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압차이가 다른 서브필드에서 어드레스 기간동안 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압차이보다 더 크게 한다. 여기서 보다 바람직하게는, 이러한 구동 펄스 제어부(1001)가 어드레스 기간동안 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압차이가 다른 서브필드에서 어드레스 기간동안 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압차이보다 더 크게 하는 서브필드는 서스테인 기간을 포함하지 않거나, 또는 서스테인 기간에 서스테인 펄스가 공급되지 않은 저 계조 서브필드인 것이다.

구동전압 발생부(1005)는 셋업전압(Vsetup), 스캔기준전압(Vsc), 부극성 스캔 전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.

이러한 구조의 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법의 설명에서 보다 명확히 될 것이다.

이러한 구조의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법의 다양한 실시예들을 살펴보면 다음과 같다.

도 11a 내지 도 11b는 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예를 설명하기 위한 도면이다.

먼저, 도 11a를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예는 프레임의 하나 이상의 서브필드에서 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않고, 어드레스 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이 중 하나 이상의 전압 차이는 다른 서브필드보다 더 크도록 한다.

보다 상세하게는, 프레임의 서브필드 중 저 계조 서브필드에서 서스테인 기간에는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않고, 이러한 서스테인 전극(Z)으로 공급되는 바이어스 전압은 다른 서브필드보다 더 커서 전술한 어드레스 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이가 다른 서브필드보다 더 큰 것이다.

또는, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예는 도 11b와 같이 프레임의 하나 이상의 서브필드에서 서스테인 기간이 포함되지 않도록 하고, 즉 서스테인 기간에 생략되도록 하고, 어드레스 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이 중 하나 이상의 전압 차이는 다른 서브필드보다 더 크도록 한다.

예를 들면, 도 11a와 같이 프레임에 포함된 서브필드 중 제 1 서브필드에서 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않고, 이러한 서스테인 기간에 서스테인 펄스가 공급되지 않는 서브필드에서 서스테인 전극으로 공급되는 서스테인 펄스가 다른 서브필드와 다른 것이다. 또한, 도 11b와 같이 프레임에 포함된 서브필드 중 제 1 서브필드에서 서스테인 기간이 포함되지 않고, 이러한 서스테인 기간에 서스테인 펄스가 공급되지 않는 서브필드에서 서스테인 전극으로 공급되는 서스테인 펄스가 다른 서브필드와 다른 것이다.

이와 같이, 서스테인 기간에서 서스테인 펄스가 공급되지 않는 서브필드 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드로써, 도 11a 내지 도 11b와 같이 계조 가중치가 가장 낮은 첫 번째 서브필드, 즉 제 1 서브필드인 것이 바람직하다. 또한, 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)은 다른 서브필드보다 더 큰 것이 바람직하다.

여기서, 전술한 바와 같이 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 저 계조 서브필드에서는 어드레스 기간 이후의 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이는 서스테인 전압(Vs) 미만인 것이 바람직하다. 여기서, 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 전극에도 서스테인 펄스가 공급되지 않는다는 의미는 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이가 서스테인 전압(Vs)의 크기 보다 작다는 의미이다. 이에 따라, 저 계조 서브필드에서 서스테인 방전이 발생하지 않게 된다.

또한, 서스테인 기간이 포함되지 않는다면 서스테인 방전이 발생하지 않는다는 것은 당연한 것이다.

여기 도 11a 내지 도 11b에서는 전술한 바와 같이 서스테인 기간에 공급되는 서스테인 펄스가 생략되거나, 즉 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나에도 서스테인 펄스가 공급되지 않거나, 또는 서스테인 기간이 포함되지 않는 서브필드에서 서스테인 전극(Z)으로 공급되는 정극성의 바이어스 전압(Vzb)을 다른 서브필드 보다 크게 함으로써 최저 계조를 구현한다. 예를 들면, 여기 도 11a과 같이, 서스테인 기간에 서스테인 펄스가 공급되지 않도록 하고, A영역에서와 같이 어드레스 기간에서 스캔 전극(Y)으로 공급되는 스캔 펄스와 어드레스 전극(X)으로 공급되는 데이터 펄스로 인해 발생하는 어드레스 방전만으로 계조를 구현한다.

이러한 도 11a 내지 도 11b의 구동파형에서의 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb) 등은 이후의 도 12의 설명에서 보다 명확히 한다.

이러한 도 11a 내지 도 11b의 구동파형에서는 프레임의 서브필드 중 계조 가중치가 가장 낮은 첫 번째 서브필드의 앞단에 프리 리셋(Pre-Reset)기간이 더 포함 되는 것이 바람직하다. 즉, 계조 가중치가 가장 낮은 제 1 서브필드의 리셋 기간이전에 프리 리셋 기간이 더 포함된다.

이러한 프리 리셋 기간에서는 리셋 기간이전에 스캔 전극(Y)상에 정극성의 벽전하를 쌓고, 서스테인 전극(Z)상에 부극성의 벽전하를 쌓는다. 이에 따라, 리셋 기간에서 스캔 전극(Y)으로 공급되는 리셋 펄스의 크기를 감소시키는 것이 가능하여 리셋 효율을 증가시킨다. 또한, 상대적으로 작은 리셋 전압, 바람직하게는 상대적으로 작은 셋업 전압을 공급하는 셋업 전압원으로 효과적인 리셋 구동이 가능해져 플라즈마 디스플레이 장치의 전체 제조 단가를 낮추는 효과를 제공한다.

이러한 프리 리셋 기간에서는 스캔 전극(Y)으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 램프(Ramp-Down)펄스가 공급되고, 서스테인 전극(Z)으로는 소정의 정극성 전압, 바람직하게는 서스테인 전압(Vs)을 유지하는 전압이 공급되는 것이 바람직하다.

또한, 전술한 프리 리셋 기간 이후에는 스캔 전극(Y)으로 그라운드 레벨(GND)로부터 점진적으로 상승하는 상승 램프(Ramp-Up)가 공급되는 셋업 기간과, 스캔 전극(Y)으로 소정의 기준 전압, 바람직하게는 서스테인 전압(Vs)으로부터 점진적으로 하강하는 하강 램프(Ramp-Down)펄스가 공급되는 셋다운 기간을 포함하는 리셋 기간이 포함된다.

이와 같이, 앞단에 프리 리셋 기간에 포함되는 서브필드, 예컨대 도 11a 내지 도 11b와 같이 제 1 서브필드의 리셋 기간의 셋업 기간에서는 스캔 전극(Y)으로 점진적으로 상승하는 상승 램프 펄스가 공급되고, 셋다운 기간에서는 전술한 상승 램프 펄스의 최고 전압 보다는 낮은 정극성 전압, 예컨대 서스테인 전압(Vs)으로부터 점진적으로 하강하는 하강 램프 펄스가 공급된다.

또한, 서스테인 전극(Z)으로는 전술한 셋업 기간과, 셋다운 기간 중 스캔 전극(Y)으로 공급되는 하강 램프 펄스가 그라운드 레벨(GND) 보다는 높은 전압인 기간에서 그라운드 레벨(GND)의 전압을 일정하게 유지하는 전압이 공급된다.

이러한 리셋 기간 이후에 플라즈마 디스플레이 패널의 방전셀들 중에서 온(On) 또는 오프(Off)되는 방전셀을 선택하기 위한 어드레스 기간이 포함된다.

한편, 이러한 도 11a 내지 도 11b의 구동 파형의 제 1 서브필드에서는 전술한 리셋 기간의 셋다운 기간과 어드레스 기간에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)은 다른 일반 서브필드보다 더 크게 설정되는데, 이를 도 12를 참조하여 살펴보면 다음과 같다.

도 12는 도 11a 내지 도 11b의 구동파형에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb)의 크기를 설명하기 위한 도면이다.

도 12를 참조하면, 도 11a 내지 도 11b와 같이 프레임의 서브필드 중 계조 가중치가 가장 작은 첫 번째 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)은 어드레스 기간에 스캔 전극으로 셋다운(Set-Down) 펄스가 공급되는 셋다운 기간과 스캔 펄스가 공급되는 어드레스 기간 내에서 공급되고, 다른 일반 서브필드, 예를 들면 제 2 서브필드로부터 제 8 서브필드까지의 서브필드보다 더 크도록 설정된다. 여기서 더욱 바람직하게는 프레임의 서브필드 중 계조 가중치가 가장 작은 첫 번째 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압 (Vzb1)은 다른 서브필드의 바이어스 전압(Vzb2)의 1.5배 이상 2.5배 이하로 설정된다. 여기서, 바람직하게는 저 계조 서브필드 중 첫 번째 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)은 250V이상 500V이하의 범위 내에서 설정된다.

예를 들어 총 8개의 서브필드가 하나의 프레임을 이루는 경우에서 제 2 서브필드로부터 제 8 서브필드까지의 다른 일반 서브필드에서의 바이어스 전압(Vzb2)이 100V라고 가정하면, 전술한 프레임의 서브필드 중 계조 가중치가 가장 낮은 제 1 서브필드에서는 바이어스 전압(Vzb1)은 150V이상 250V이하의 범위의 값을 갖는다. 또한 이와 같이, 도 11a 내지 도 11b의 구동파형에서 첫 번째 서브필드, 즉 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)은 서스테인 전압(Vs)인 것이 바람직하다.

한편, 하나의 서브필드에서 발생하는 광은 대부분 서스테인 기간에서 공급되는 서스테인 펄스에 의한 서스테인 방전에 의해 발생하게 되고, 어드레스 기간에서 스캔 전극(Y)으로 공급되는 스캔 펄스와 어드레스 전극(X)으로 공급되는 데이터 펄스에 의한 어드레스 방전으로 인해 발생하는 광의 양은 전술한 서스테인 방전에 의한 광의 양보다 더 작게 된다.

이에 따라, 전술한 도 11a 내지 도 11b의 구동파형의 제 1 서브필드와 같이 하나의 서브필드에서 서스테인 방전이 발생하지 않는 서브필드에서는 전술한 도 8에서와 같이 서스테인 기간에서 하나의 서스테인 펄스가 공급되는 경우와 비교해도, 상대적으로 적은 양의 광이 발생하게 된다.

여기서, 전술한 바와 같이 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb)을 다른 일반 서브필드 보다 크게 하면, 어드레스 기간에 발생하는 어드레스 방전이 강해진다. 그 이유는 어드레스 기간에서 어드레스 방전이 발생하는 시점에서 스캔 전극(Y)으로 공급되는 스캔 펄스와 서스테인 전극(Z)사이의 전위 차이를 상대적으로 크게 하여, 스캔 전극(Y)과 어드레스 전극(Z) 사이에서 발생하는 어드레스 방전에 참여하는 벽전하의 수를 증가시키기 때문이다. 이에 따라 어드레스 기간에서 발생하는 광의 양이 증가하게 된다. 반면에 서스테인 기간에서는 서스테인 펄스가 공급되지 않게 되거나 또는 서스테인 기간이 포함되지 않게 됨으로써, 해당 서브필드에서 발생하는 광의 양은 어드레스 기간에 발생하는 어드레스 방전의 세기에 따라 결정된다.

결과적으로, 프레임의 하나 이상의 서브필드에서 서스테인 펄스가 공급되지 않도록 하거나 또는 서스테인 기간이 포함되지 않도록 함으로써, 하나의 서스테인 펄스가 공급되는 서브필드보다 더 적은 광을 발생시키게 하여 저 계조에서의 계조 표현력을 높이는 것이다. 또한, 이때 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb)을 다른 서브필드보다 크게 하여 과도하게 약해질 가능성이 큰 어드레스 방전을 안정시킨다.

이와 같이, 프레임의 서브필드 중 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 도 11a 내지 도 11b의 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)을 다른 서브필드보다 더 크게 하는 것뿐만 아니라 어드레스 기간에서 스캔 전극(Y)으로 공 급되는 스캔 기준 전압(Vsc)과 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)과의 전압 차이를 다른 서브필드보다 더 크게 하는 것이 무엇보다 중요한 것이다. 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)과의 전압 차이는 서스테인 전압(Vs)의 1.5배 이상인 것이 바람직하다. 여기서 더욱 바람직하게는 저 계조 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)과 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 250V이상으로 설정된다.

이와 같이 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)사이의 전압차이를 다른 일반 서브필드보다 더 크게 유지하는 이유는 어드레스 방전을 강하게 하여 어드레스 방전으로 인한 광이 계조 표현에 충분하도록 하기 위해서이다.

전술한 도 11a 내지 도 11b의 구동파형의 서스테인 기간에서는 이미 상세히 설명한 바와 같이, 서스테인 기간이 포함되지 않거나 또는 서스테인 기간이 포함되더라도 서스테인 전극(Z) 또는 스캔 전극(Y) 중 어느 하나의 전극으로도 서스테인 펄스가 공급되지 않도록 하는데, 이러한 서브필드의 어드레스 기간에서 유지되는 바이어스 전압(Vzb1)과 스캔 기준 전압(Vsc)와의 전압 차이가 상대적으로 크기 때문에 어드레스 기간과 다음 서브필드의 리셋 기간 사이에서 자가 소거(Self Erase) 방전이 발생할 가능성이 크다. 이러한 어드레스 기간에 데이터 펄스가 공급된 이후에 다음 서브필드의 리셋 기간의 이전에서 자가 소거 방전의 발생을 방지하기 위해 자가 소거 방지 펄스를 공급하는데, 이를 도 13a 내지 도 13b 또는 도 14a 내지 도 14b를 참조하여 살펴보면 다음과 같다.

먼저, 도 13a 내지 도 13b는 도 11a 내지 도 11b의 구동 파형에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 자가 소거 방전의 발생을 방지하기 위해 공급되는 자가 소거 방지 펄스의 일례를 설명하기 위한 도면이다.

도 13a를 참조하면, 서스테인 기간에 서스테인 펄스가 공급되지 않는 서브필드, 예컨대 도 11a의 구동 파형의 제 1 서브필드에서 자가 소거 방전을 방지하기 위한 자가 소거(Self-Erase) 방지 펄스가 서스테인 기간에서 공급된다.

또는, 도 13b와 같이 서스테인 기간이 포함되지 않는 서브필드, 예컨대 도 11b의 구동 파형의 제 1 서브필드에서 자가 소거 방전을 방지하기 위한 자가 소거 방지 펄스가 어드레스 기간에 공급된다.

결과적으로, 이러한 자가 소거 방지 펄스는 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 어드레스 기간에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)과의 전압 차이가 다른 일반 서브필드보다 더 큰 서브필드에서 어드레스 기간에서 데이터 펄스가 공급된 이후에 다음 서브필드의 리셋 기간 이전에 자가 소거 방전을 방지하기 위한 자가 소거(Self-Erase) 방지 펄스가 서스테인 기간에서 공급되는 것이다.

이러한, 자가 소거 방지 펄스는 서스테인 전극(Z)에 바이어스 전압(Vzb1)이 공급되는 동안 스캔 전극(Y)으로 공급되는 점진적으로 상승하는 상승 램프(Ramp-Up)펄스를 포함한다. 이러한 상승 램프 펄스의 기울기는 전술한 스캔 기준 전압 (Vsc)과 바이어스 전압(Vzb1)의 차이가 클수록 더 크도록 설정할 수 있다. 예를 들어 전술한 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 400V인 경우와 600V인 경우에서 스캔 전극(Y)으로 공급되는 자가 소거 방지 펄스의 상승 램프 펄스의 기울기가 동일하다고 가정하면, 이러한 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 400V인 경우보다 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 600V인 경우에서 전술한 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이를 감소시키는데 걸리는 시간이 더 길게 된다. 이에 따라, 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 400V인 경우와 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 600V인 경우에서의 서브필드의 총 길이가 서로 달라져 구동마진을 확보하는데 상당한 어려움이 따른다. 이러한 이유로 인해 전술한 상승 램프 펄스의 기울기를 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)의 차이가 클수록 더 크게 하는 것이다.

만약, 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 데이터 펄스가 공급된 이후 그 다음 서브필드의 리셋 기간의 이전에서 자가 소거 방지 펄스가 공급되지 않는 경우를 살펴보자. 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서는 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)과의 전압 차이가 상대적으로 크다. 이에 따라, 어드레스 기간 이후 서스테인 기간 또는 그 다음 서브필드에서 리셋 펄스를 공급하기 위해 스캔 전극(Y) 및 서스테인 전극(Z)의 전압을 그라운드 레벨(GND)의 전압으로 설정하기 위해서는 전술한 어드레스 기간에서의 스캔 기준 전압(Vsc) 과 바이어스 전압(Vzb1)의 전압차이를 극복해야만 한다. 예를 들어, 어드레스 기간에서의 스캔 기준 전압(Vsc)이 -200V이고, 서스테인 전압(Vs)이 +200V라고 가정하면 이러한 400V의 전압차이로 인해 방전셀 내에서는 충분한 크기의 벽전압, 예컨대 300V의 벽전압이 형성된다. 이러한 상태에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압차이를 0V로 감소시키면 방전셀 내부의 충분한 크기의 벽전압, 예컨대 300V의 벽전압으로 인해 방전이 발생된다. 이와 같이 외부로부터 전압이 공급되지 않는 상태에서 방전셀 내부의 벽전압에 의해 자체적으로 방전이 발생하면 방전셀 내부의 벽전하들이 대부분 소거되어, 이후의 리셋 방전에서 방전셀 내부의 벽전하를 이용하는 것이 어려워지게 되고, 이에 따라 오방전이 발생할 가능성이 증가하는 문제점이 발생한다. 이러한 문제점을 해결하기 위해 어드레스 기간과 다음 서브필드의 리셋 기간 사이에서 자가 소거 방지 펄스를 공급하는 것이다.

도 14a 내지 도 14b는 도 11a 내지 도 11b의 구동 파형에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드의 어드레스 기간에서 데이터 펄스가 공급된 이후 그 다음 서브필드의 리셋 기간의 이전에서 자가 소거 방전의 발생을 방지하기 위해 공급되는 자가 소거 방지 펄스의 또 다른 예를 설명하기 위한 도면이다.

먼저, 도 14a 내지 도 14b를 참조하면, 도 13a 내지 도 13b의 자가 소거 방지 펄스와는 다르게 스캔 전극(Y)으로 공급되는 상승 램프 펄스와, 전술한 스캔 전극(Y)으로 점진적으로 상승하는 상승 램프 펄스가 공급되는 기간에서 서스테인 전극(Z)으로 공급되는 그라운드 레벨(GND)의 전압보다는 크고 서스테인 전압(Vs)보다 는 작은 정극성 전압의 펄스를 포함한다. 여기서, 도 14a는 저 계조 서브필드가 서스테인 기간에서 서스테인 펄스가 공급되지 않는 서브필드인 경우에 자가 소거 방지 펄스가 서스테인 기간에 공급되는 것이고, 도 14b는 저 계조 서브필드가 서스테인 기간이 포함되지 서브필드인 경우에 자가 소거 방지 펄스가 어드레스 기간에 공급되는 것이다. 결과적으로, 이러한 자가 소거 방지 펄스는 전술한 도 13a 내지 도 13b의 경우와 마찬가지로 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 어드레스 기간에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)과의 전압 차이가 다른 일반 서브필드보다 더 큰 서브필드에서 어드레스 기간에서 데이터 펄스가 공급된 이후에 다음 서브필드의 리셋 기간 이전에 자가 소거 방전을 방지하기 위한 자가 소거(Self-Erase) 방지 펄스가 서스테인 기간에서 공급되는 것이다.

이러한 도 14a 내지 도 14b에서의 자가 소거 방지 펄스의 정극성 전압은 더욱 바람직하게는 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드 즉, 계조 가중치가 가장 작은 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)의 0.5배의 전압, 즉 (Vzb1)/2인 것이다.

한편, 전술한 바와 같이 프레임의 서브필드 중 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서는 서스테인 방전이 발생하지 않기 때문에, 연속된 그 다음의 서브필드에서 방전이 불안정해짐으로써 오방전이 발생할 가능성이 크고, 그 다음 서브필드에서의 구동 마진(Margin)이 감소하는 문제점이 있다. 이와 같이 구동 마진이 감소하는 이유는 서스 테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서는 방전의 세기가 상대적으로 약하기 때문에 서로 다른 형광체가 도포된 방전셀별로 생성되는 벽전압이 서로 다르게 되기 때문이다. 이를 도 15를 참조하여 살펴보면 다음과 같다.

도 15는 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 서스테인 방전이 생략됨으로써 발생하는 서로 다른 방전셀간의 벽전압의 차이를 설명하기 위한 도면이다.

도 15를 참조하면, 프레임의 서브필드 중 서스테인 기간이 포함되지 않거나 또는 서스테인 기간이 포함되더라도 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나의 전극으로도 서스테인 펄스가 공급되지 않는 서브필드에서는 서스테인 방전이 생략되어 서브필드의 전체 방전이 약하다. 이에 따라 서스테인 방전이 생략된 서브필드에서 서로 다른 형광체가 형성된 방전셀간에 벽전압이 서로 다르게 된다. 예를 들면, 도 15의 (a)에서와 같이 적색(Red) 방전셀내에서 스캔 전극(Y)상에 총 5개의 정극성 전하가 쌓여있고 서스테인 전극(Z)상에 총 2개의 부극성 전하가 쌓여있고, 어드레스 전극(X)상에 총 3개의 부극성 전하가 쌓여있다고 가정하면, 녹색(Green) 방전셀내에서는 (b)와 같이 스캔 전극(Y)상에 총 6개의 정극성 전하가 쌓여있고 서스테인 전극(Z)상에 총 2개의 부극성 전하가 쌓여있고, 어드레스 전극(X)상에 총 6개의 부극성 전하가 쌓이고, 청색(Blue) 방전셀내에서는 (c)와 같이 스캔 전극(Y)상에 총 3개의 정극성 전하가 쌓여있고 서스테인 전극(Z)상에 총 1개의 부극성 전하가 쌓여있고, 어드레스 전극(X)상에 총 2개의 부극성 전하가 쌓인다. 즉 각각의 적색(R), 녹색(G), 청색(B) 방전셀내에서 쌓이는 벽전하의 양이 서로 다르게 된다. 이에 따라 전술한 적색(R), 녹색(G), 청색(B) 방전셀 각각에서의 벽전압이 서로 다르게 되는 것이다. 여기 도 15는 서스테인 기간에서 서스테인 방전이 발생하지 않는 서브필드의 끝단 즉, 그 다음 서브필드의 리셋 기간 이전의 벽전하의 분포를 나타낸 것이다.

이와 같이 서스테인 방전이 발생하지 않는 방전셀내에서 적색(R), 녹색(G), 청색(B) 방전셀별로 서로 다른 벽전압이 생성되는 이유는 각각의 적색(R), 녹색(G), 청색(B) 방전셀에 형성된 적색(R) 형광체, 녹색(G) 형광체, 청색(B) 형광체가 각각 서로 다른 발광 특성을 갖는데, 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서는 서로 다른 발광 특성을 보상할 만큼의 충분한 세기의 방전이 발생하지 않기 때문이다.

이에 따라, 전술한 바와 같이 서스테인 펄스가 공급되지 않가나 또는 서스테인 기간이 포함되지 않는 서브필드에서 발생한 서로 다른 형광체가 형성된 방전셀간의 벽전압의 차이가 연속된 다음 서브필드로 이어져서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드와 연속된 그 다음 서브필드에서의 구동 마진이 감소하는 것이다.

이러한 오방전 및 서로 다른 형광체의 발광 특성에 의한 구동 마진의 저하를 방지하기 위해 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드와 연속된 그 다음 서브필드에서는 리셋 펄스를 복수개로 설정한다. 예를 들면, 도 11a 내지 도 11b와 같이 프레임의 서브필드 중 서스테인 기간에 서 스테인 펄스가 공급되거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 제 1 서브필드 이후의 제 2 서브필드에서의 리셋 기간에서는 복수개의 리셋 펄스가 공급된다. 다르게 표현하면 프레임의 서브필드 중 전술한 제 1 서브필드와 연속된 제 2 서브필드에서는 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급된다.

이와 같이, 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 도 11a 내지 도 11b의 경우에 제 1 서브필드와 연속된 그 다음 서브필드, 즉 제 2 서브필드에서 리셋 기간에 복수의 리셋 펄스를 공급하는 이유는, 제 1 서브필드에서 서스테인 방전이 발생하지 않음으로써 서로 다른 형광체가 형성된 방전셀간에 발생하는 벽전압의 차이를 보상하기 위해서이다. 예를 들면, 복수의 리셋 펄스에 의해 발생하는 복수의 리셋 방전에 의해 도 17과 같이 서스테인 방전이 발생하지 않음으로 인해 적색(R) 방전셀, 녹색(G) 방전셀, 청색(B) 방전셀 각각에 쌓이는 벽전하의 양이 서로 달라져 발생하는 각 적색(R) 방전셀, 녹색(G) 방전셀, 청색(B) 방전셀간의 벽전압의 차이를 보상하는 것이다.

이와 같이, 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드의 연속된 그 다음 서브필드에서 복수의 리셋 펄스를 공급하는 경우에는 도 11a 내지 도 11b와 같이, 프레임의 서브필드 중 제 1 서브필드와 연속된 제 2 서브필드에서는 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하는 것이 바람직하다. 즉, 제 2 서브필드의 리셋 기간은 제 1 리셋 기간과 제 2 리셋 기간으로 나누어지고, 이러한 제 1 리셋 기간과 제 2 리셋 기간 각각에서 리셋 펄스가 공급되는 것이다.

여기서, 전술한 제 1 리셋 기간에는 스캔 전극(Y)에는 그라운드 레벨(GND)로부터 상승 램프 펄스가 점진적으로 상승한 이후에 이러한 상승 램프 펄스의 끝단으로부터 그라운드 레벨(GND)까지 하강하는 펄스가 공급되고, 또환, 서스테인 전극(Z)으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되는 것이 바람직하다.

또한, 전술한 제 2 리셋 기간에 스캔 전극(Y)에는 그라운드 레벨(GND)로부터 상승 램프 펄스가 점진적으로 상승한 이후에 이러한 상승 램프 펄스의 끝단으로부터 그라운드 레벨(GND)까지 하강하고, 이후 하강 램프 펄스가 점진적으로 하강하는 펄스가 공급되고, 또한 서스테인 전극(Z)으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되는 것이 바람직하다.

이러한 제 1 리셋 기간과 제 2 리셋 기간 사이에는 전술한 제 1 리셋 기간에서의 방전셀 내의 벽전하의 분포를 반전시키는 벽전하 반전 기간이 더 포함된다. 이러한 반전 기간은 전술한 제 1 리셋 기간에 공급되는 제 1 리셋 펄스에 의한 리셋 방전 이후 이러한 제 1 리셋 펄스에 의한 리셋 방전에 의해 방전셀내에 형성된 벽전하의 분포를 반전시킴으로써, 제 2 리셋 기간에서 공급되는 제 2 리셋 펄스에 의한 리셋 방전이 보다 효율적으로 발생하도록 한다.

이러한 벽전하 반전 기간에서는 도 11a 내지 도 11b와 같이 스캔 전극(Y)으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 램프 펄스가 공급되고, 서스테인 전극(Z)으로 소정의 정극성 전압을 유지하는 펄스가 공급되는 것이 바람직하다. 여기서 전술한 정극성 전압은 서스테인 전압(Vs)인 것이 더욱 바람직하다.

이러한 도 11a 내지 도 11b의 구동 파형을 이용하여 1이하의 저 계조, 즉 소수 계조를 구현하는 방법들을 도 16 내지 도 17을 참조하여 살펴보면 다음과 같다.

먼저. 도 16은 도 11의 구동 파형에서 1이하의 소수 계조를 구현하는 방법의 일례를 구현하는 방법을 설명하기 위한 도면이다.

도 16을 참조하면, 도 11a 내지 도 11b의 구동 파형의 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극 중 어떠한 전극으로도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 제 1 서브필드에서는 종래의 도 5의 구동 파형 또는 도 8의 구동파형과 비교하여 온(On)되는 하나의 방전셀이 구현하는 휘도가 더 작다. 그 이유는 이미 상세히 설명한 바와 같이, 종래의 도 5 또는 도 8의 경우는 어드레스 방전 및 서스테인 방전이 모두 발생하고, 이에 반해 도 11a 내지 도 11b의 구동파형의 제 1 서브필드에서는 서스테인 방전이 발생하지 않고, 어드레스 방전만이 발생하기 때문이다. 이에 따라 저 계조에서의 계조 표현력이 더욱 향상되는데, 예를 들어 도 5의 구동 파형 또는 도 8의 구동 파형 중에서 하나의 방전셀이 구현하는 계조가 상대적으로 작은 도 8의 경우에서 하나의 방전셀이 1의 계조를 구현하는 광을 발생시킨다고 가정하면 도 16에서는 온 되는 하나의 방전셀은 1보다는 작은 계조를 구현하는 광을 발생시킨다.

이러한 도 16에서 온 되는 하나의 방전셀이 0.5계조를 구현하는 광을 구현한다고 가정하자. 이러한 경우에 도 16과 같이 플라즈마 디스플레이 패널 상에서 총 16개의 방전셀로 이루어지는 영역에서 0.25의 계조를 구현하고자 하는 경우에 오프(Off) 되는 방전셀(D)과 온(On) 되는 방전셀(E)의 개수를 조절하여 전체적으로 0.25의 계조를 구현하는데, 예를 들어 부호 1600의 영역에서와 같이 4개의 방전셀로 이루어지는 영역에서 총 2개의 방전셀은 오프 시키고 2개의 방전셀을 온 시킴으로써 부호 1600의 영역에서 발생하는 총 광은 계조 1을 구현하기 위한 광이 된다. 이에 따라 부호 1600의 영역의 각각의 방전셀은 0.25계조를 구현하는 것으로 보이게 된다.

이러한 도 16의 패턴을 종래 도 8의 구동 파형에 의해 구현되는 저 계조 패턴인 도 9와 비교하여 볼 때 보다 세분화된 패턴을 이용하여 동일한 0.25의 계조를 구현할 수 있게 된다. 다르게 표현하면 온되는 방전셀과 오프되는 방전셀의 휘도 차이를 줄이고 또한, 소정의 소수 계조를 구현하기 위한 하프톤을 수행하기 위한 플라즈마 디스플레이 패널 상의 단위 영역의 크기가 감소하여 영상의 경계 부분에서 화질이 번지는 등의 하프톤 노이즈(Half Tone Noise)의 발생이 저감되는 것이다. 이에 따라 보다 섬세한 화질의 구현이 가능하다.

이러한 도 16의 경우와는 다르게 도 11a 내지 도 11b의 구동 파형을 이용하여 1이하의 소수 계조 중 0.5의 계조를 구현하고자 하는 경우는 다음 도 17에 나타내었다.

도 17은 도 11a 내지 도 11b의 구동 파형에서 1이하의 소수 계조를 구현하는 방법의 또 다른 예를 설명하기 위한 도면이다.

도 17을 살펴보면, 도 11a 내지 도 11b의 구동 파형에 의해 온 되는 방전셀이 발생시키는 광의 양이 도 16과 같은 0.5의 계조를 구현하는 광이라고 가정하면, 도 16과 같이 플라즈마 디스플레이 패널 상에서 총 16개의 방전셀로 이루어지는 영 역에서 0.5의 계조를 구현하고자 하는 경우에 모든 방전셀을 온 시키면 총 16개의 방전셀로 이루어지는 영역에서 평균 0.5의 계조를 구현할 수 있다. 이러한 도 17의 패턴을 동일한 0.5의 계조를 구현하기 위한 종래의 도 7의 패턴과 비교하여 볼 때 오프되는 방전셀이 없기 때문에 하프톤 노이즈가 발생하지 않게 된다.

이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예에서는 프레임의 서브필드 중 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드를 하나, 예컨대 도 11a 내지 도 11b와 같이 제 1 서브필드로 설정하였는데, 이와는 다르게 하나의 프레임 내에서 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드의 개수를 복수개로 설정하는 것도 가능하다. 이를 살펴보면, 다음 본 발명의 플라즈마 디스플레이 패널이 구동 방법의 제 2 실시예와 같다.

도 18은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예를 설명하기 위한 도면이다.

도 18을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예는 프레임의 하나 이상의 서브필드에서 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않고, 또한 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)을 다른 서브필드와 다르도록 한다. 예를 들면, 도 18과 같이 프레임에 포함된 서브필드 중 제 1 서브필드와 제 2 서브필드에서 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않거 나 또는 도시하지는 않았지만 서스테인 기간이 포함되지 않는 서브필드, 즉 제 1 서브필드와 제 2 서브필드의 서스테인 기간에 서스테인 전극으로 공급되는 서스테인 펄스가 다른 일반 서브필드와 다른 것이다. 즉 여기 도 18의 구동 파형은 도 11a 내지 도 11b의 구동 파형과 비교하여 하나의 프레임내에 서스테인 기간에서 서스테인 펄스가 공급되지 않는 서브필드가 복수개 포함되는 것이다.

또한, 여기 도 18에는 서스테인 기간에 서스테인 펄스가 공급되지 않는 것만을 도시하였지만, 이와는 다르게 전술한 바와 같이 서스테인 기간이 포함되지 않는 것도 가능한 것이다. 다만 설명의 편의를 위해 이후의 본 발명의 구동 방법의 제 2 실시예에서는 서스테인 기간에 서스테인 펄스가 공급되지 않는 경우만으로 본 발명을 설명한다.

이와 같이, 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드는 저 계조 서브필드로써, 도 18과 같이 계조 가중치가 가장 낮은 첫 번째 서브필드, 즉 제 1 서브필드와, 계조 가중치가 두 번째로 낮은 두 번째 서브필드, 즉 제 2 서브필드인 것이 바람직하다. 또한, 도시하지는 않았지만 이러한 저 계조 서브필드, 즉 제 1 서브필드와 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)은 다른 일반 서브필드보다 더 큰 것이 바람직하다.

여기서, 전술한 바와 같이 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 복수의 저 계조 서브필드 각각에서는 어드레스 기간 이후의 서스테인 기간에서 스캔 전극(Y)과 서스테인 전 극(Z)간의 전압 차이는 서스테인 전압(Vs) 미만인 것이 바람직하다. 즉, 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 전극에도 서스테인 펄스가 공급되지 않는다거나 또는 서스테인 기간이 포함되지 않는다는 의미는 서스테인 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이가 서스테인 전압(Vs)의 크기 보다 작다는 의미이다. 이에 따라, 저 계조 서브필드에서 서스테인 방전이 발생하지 않게 된다.

여기 도 18에서는 제 1 서브필드와 제 2 서브필드에서 전술한 바와 같이 서스테인 기간에 공급되는 서스테인 펄스가 생략되고, 즉 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 하나에도 서스테인 펄스가 공급되지 않고, 또한 서스테인 전극(Z)으로 공급되는 정극성의 바이어스 전압(Vzb1, Vzb2)을 다른 서브필드 보다 크게 함으로써 최저 계조를 구현한다.

이러한 도 18의 구동파형에서는 전술한 복수의 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간의 앞단에는 프리 리셋(Pre-Reset)기간이 더 포함된다. 즉, 계조 가중치가 가장 낮은 제 1 서브필드의 리셋 기간이전에 프리 리셋 기간이 더 포함된다.

이러한 프리 리셋 기간은 전술한 도 11a 내지 도 11b에서의 프리 리셋 기간과 동일하여 이러한 프리 리셋기간에 관한 더 이상의 중복되는 설명은 생략한다.

또한, 전술한 복수의 저 계조 서브필드 중 계조 가중치가 더 낮은 첫 번째 서브필드의 리셋 기간의 셋업 기간에서는 스캔 전극(Y)으로 점진적으로 상승하는 상승 램프 펄스가 공급되고, 셋다운 기간에서는 전술한 상승 램프 펄스의 최고 전 압 보다는 낮은 정극성 전압으로부터 점진적으로 하강하는 하강 램프 펄스가 공급되고, 서스테인 전극(Z)으로는 셋업 기간과, 셋다운 기간 중 스캔 전극(Y)으로 공급되는 하강 램프 펄스가 그라운드 레벨(GND) 보다는 높은 전압인 기간에서 그라운드 레벨(GND)의 전압을 일정하게 유지하는 전압이 공급되는 것이 바람직하다.

이러한 도 18의 구동파형에서는 리셋 기간 이후에 플라즈마 디스플레이 패널의 방전셀들 중에서 온(On) 또는 오프(Off)되는 방전셀을 선택하기 위한 어드레스 기간이 포함된다.

한편, 이러한 도 18의 구동 파형의 제 1 서브필드와 제 2 서브필드에서는 전술한 리셋 기간의 셋다운 기간과 어드레스 기간에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)은 다른 일반 서브필드보다 더 크게 설정되는데, 이를 도 19를 참조하여 살펴보면 다음과 같다.

도 19는 도 18의 구동파형에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)의 크기를 설명하기 위한 도면이다.

도 19를 참조하면, 도 18과 같이 프레임의 서브필드 중 계조 가중치가 가장 작은 첫 번째 서브필드, 즉 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)과 계조 가중치가 두 번째로 작은 두 번째 서브필드, 즉 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2)은 어드레스 기간에 스캔 전극으로 셋다운(Set-Down) 펄스가 공급되는 셋다운 기간과 스캔 펄스가 공급되는 어드레스 기간 내에서 공급되고, 다른 일반 서브필드, 예를 들면 제 3 서브필드로부터 제 8 서브필드까지의 서브필드보다 더 크도록 설정된다. 여기서 더욱 바람직하게는 전술한 제 1 서브필드와 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)은 다른 서브필드의 바이어스 전압(Vzb3)의 1.5배 이상 2.5배 이하로 설정된다. 예를 들어 총 8개의 서브필드가 하나의 프레임을 이루는 경우에서 제 2 서브필드로부터 제 8 서브필드까지의 다른 일반 서브필드에서의 바이어스 전압(Vzb2)이 100V라고 가정하면, 전술한 프레임의 서브필드 중 계조 가중치가 가장 낮은 제 1 서브필드와 계조 가중치가 두 번째로 낮은 제 2 서브필드에서는 바이어스 전압(Vzb1, Vzb2)은 150V이상 250V이하의 범위의 값을 갖는다.

또한, 전술한 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드, 즉 제 1 서브필드에서의 바이어스 전압(Vzb1)과 제 2 서브필드에서의 바이어스 전압(Vzb2)은 서로 다르게 설정된다. 예를 들어, 복수의 저 계조 서브필드가 제 1 저 계조 서브필드와 제 2 저 계조 서브필드를 포함하는 경우, 즉 도 18과 같이 서스테인 펄스가 공급되지 않는 복수의 저 계조 서브필드가 제 1 서브필드와 제 2 서브필드 포함하는 경우에 이러한 저 계조 서브필드 중 계조 가중치가 더 큰 서브필드에서의 바이어스 전압이 다른 저 계조 서브필드보다 더 크도록 설정된다. 다르게 표현하면 도 18과 같이 저 계조 서브필드인 제 1 서브필드와 제 2 서브필드 중 계조 가중치가 더 큰 제 2 서브필드에서의 바이어스 전압(Vzb2)이 전술한 제 1 서브필드에서의 바이어스 전압(Vzb1)보다 더 크다.

이러한 도 18의 구동파형에서 서스테인 기간에서 서스테인 펄스가 공급되지 않는 첫 번째 서브필드, 즉 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)과 서스테인 기간에서 서스테인 펄스가 공급되지 않는 두 번째 서브필드, 즉 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2) 중 어느 하나는 서스테인 전압(Vs)인 것이 바람직하다. 이와 같이 복수의 저 계조 서브필드, 즉 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드 중 계조 가중치가 더 큰 서브필드 예컨대, 도 18에서의 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2)을 제 1 서브필드보다 더 크게 하는 이유는 제 1 서브필드에서보다 제 2 서브필드에서의 어드레스 방전을 더 강하게 하기 위함이다.

이에 따라, 도 18의 구동 파형에서는 제 1 서브필드와 제 2 서브필드에서 1계조 이하의 서로 다른 소수 계조를 구현함으로써 저 계조에서의 계조 표현력을 높이고, 하프톤 노이즈를 감소시킨다.

이와 같이, 프레임의 서브필드 중 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 예컨대 도 18의 제 1 서브필드와 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)을 다른 일반 서브필드보다 더 크게 하는 것뿐만 아니라 어드레스 기간에서 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)과 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1, Vzb2)과의 전압 차이를 다른 서브필드보다 더 크게 하는 것이 무엇보다 중요한 것이다. 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1, Vzb2)과의 전압 차이는 서스테인 전압(Vs)의 1.5배 이상인 것이 바람직하다. 이와 같이 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb1)사이의 전압차이를 다른 일반 서브필드보다 더 크게 유지하는 이유는 전술한 바와 같이 어드레스 방전을 강하게 하여 어드레스 방전으로 인한 광이 계조 표현에 충분하도록 하기 위해서이다.

또한, 전술한 저 계조 서브필드인 제 1 서브필드에서의 스캔 기준 전압(Vsc)와 바이어스 전압(Vzb1)의 차이와, 제 2 서브필드에서의 스캔 기준 전압(Vsc)과 바이어스 전압(Vzb2)의 차이는 서로 다르게 설정되는 것이 바람직하다. 예를 들면, 전술한 복수의 저 계조 서브필드는 제 1 저 계조 서브필드와 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함한다고 가정하면, 이러한 제 2 저 계조 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2)과 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 제 1 저 계조 서브필드보다 더 큰 것이 바람직하다. 즉 도 18의 경우에서 제 2 서브필드에서의 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2)과 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 제 1 서브필드에서의 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)과 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)의 전압차이보다 더 큰 것이다.

전술한 도 18의 구동파형의 서스테인 기간에서는 도 11a 내지 도 11b에서 이미 상세히 설명한 바와 같이, 프레임의 서브필드 중 복수의 저 계조 서브필드에서 서스테인 전극(Z) 또는 스캔 전극(Y) 중 어느 하나의 전극으로도 서스테인 펄스가 공급되지 않도록 하는데, 이러한 복수의 저 계조 서브필드의 서스테인 기간 이전의 어드레스 기간에서 유지되는 바이어스 전압(Vzb1, Vzb2)과 스캔 기준 전압(Vsc)와의 전압 차이가 상대적으로 크기 때문에 서스테인 기간의 시작단계에서 자가 소거(Self Erase) 방전이 발생할 가능성이 크다. 이러한 서스테인 기간의 시작 단계에서의 자가 소거 방전의 발생을 방지하기 위해 복수의 저 계조 서브필드의 어드레스 기간 이후의 서스테인 기간에서 각각 자가 소거 방지 펄스를 공급한다.

또한, 이러한 자가 소거 방지 펄스가 공급되는 것은 저 계조 서브필드가 서스테인 기간이 포함되지 않는 서브필인 경우에도 해당된다.

이러한 자가 소거 방지 펄스는 각각 스캔 전극(Y)으로 공급되는 상승 램프(Ramp-Up)펄스와 서스테인 전극(Z)으로 공급되는 소정의 정극성 전압의 펄스를 포함하는 것이 바람직하고, 더욱 바람직하게는 전술한 복수의 저 계조 서브필드에서 공급되는 각각의 자가 소거 방지 펄스는 모두 동일하다. 이러한 자가 소거 방지 펄스는 실질적으로 도 11a 내지 도 11b의 자가 소거 방지 펄스와 동일함으로 더 이상의 중복되는 설명은 생략한다.

한편, 전술한 바와 같이 프레임의 서브필드 중 서스테인 기간에서 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서는 서스테인 방전이 발생하지 않기 때문에, 연속된 그 다음의 서브필드에서 방전이 불안정해짐으로써 오방전이 발생할 가능성이 크고, 그 다음 서브필드에서의 구동 마진(Margin)이 감소하는 문제점이 있다. 이러한 오방전 및 서로 다른 형광체의 발광 특성에 의한 구동 마진의 저하를 방지하기 위해 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드와 연속된 그 다음 서브필드에서는 리셋 펄스를 복수개로 설정한다. 다르게 표현하면 프레임의 서브필드 중 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드가 복수개이므로, 이러한 복수의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 복수의 서브필드에서는 각각 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급되도록 설정한다.

예를 들면, 도 18과 같이 프레임의 서브필드 중 서스테인 기간에 서스테인 펄스가 공급되지 않는 서브필드의 하나인 제 1 서브필드와 연속되고, 시간적으로 늦은 제 2 서브필드에서의 리셋 기간에서는 복수개의 리셋 펄스가 공급된다. 또한, 프레임의 서브필드 중 서스테인 기간에 서스테인 펄스가 공급되지 않는 서브필드의 하나인 제 2 서브필드와 연속되고, 시간적으로 늦은 제 3 서브필드에서의 리셋 기간에서도 복수개의 리셋 펄스가 공급된다. 다르게 표현하면 프레임의 서브필드 중 전술한 제 1 서브필드와 연속된 제 2 서브필드에서는 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급되고, 제 2 서브필드와 연속된 제 3 서브필드에서도 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급된다.

이와 같이, 프레임의 서브필드 중 복수의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 모든 서브필드, 즉 도 18과 같이 제 2 서브필드와 제 3 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 동일하도록 설정되는 것이 바람직하다. 예컨대 도 18과 같이 제 2 서브필드와 제 3 서브필드는 리셋 기간에서 각각 두 개의 리셋 펄스가 공급된다.

이와 같이, 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드의 연속된 그 다음 서브필드에서 복수의 리셋 펄스를 공급하는 경우에는 도 18과 같이, 프레임의 서브필드 중 제 1 서브필드와 연속된 제 2 서브필드에서는 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하고, 제 2 서브필드와 연속된 제 3 서브필드에서도 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하는 것이 바람직하다. 즉, 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드는 두 개의 서브필드를 포함하는 경우, 이러한 두 개의 저 계조 서브필드는 제 1 저 계조 서브필드, 즉 도 18의 제 1 서브필드와, 이러한 제 1 저 계조 서브필드와 연속되고, 시간적으로 늦으며 계조 가중치가 더 큰 제 2 저 계조 서브필드, 즉 도 18의 제 2 서브필드를 포함하고, 이러한 제 2 저 계조 서브필드와, 제 2 저 계조 서브필드와 연속되고, 시간적으로 늦은 그 다음 서브필드에서는 각각 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하는 것이 바람직한 것이다.

여기서, 전술한 제 1 리셋 기간에서는 스캔 전극(Y)에는 그라운드 레벨(GND)로부터 상승 램프 펄스가 점진적으로 상승한 이후에 상승 램프 펄스의 끝단으로부터 그라운드 레벨(GND)까지 하강하는 펄스가 공급되고, 서스테인 전극(Z)으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되는 것이 바람직하다.

또한, 전술한 제 2 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 상 승 램프 펄스가 점진적으로 상승한 이후에 상승 램프 펄스의 끝단으로부터 그라운드 레벨(GND)까지 하강하고, 이후 하강 램프 펄스가 점진적으로 하강하는 펄스가 공급되고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스를 공급되는 것이 바람직하다.

이러한 제 1 리셋 기간과 제 2 리셋 기간 사이에는 전술한 제 1 리셋 기간에서의 방전셀 내의 벽전하의 분포를 반전시키는 벽전하 반전 기간이 각각 더 포함된다. 즉, 도 18에서와 같이 제 2 서브필드의 리셋 기간에서의 제 1 리셋 기간과 제 2 리셋 기간의 사이에서 벽전하 반전 기간이 더 포함되고, 또한 제 3 서브필드의 리셋 기간에서의 제 1 리셋 기간과 제 2 리셋 기간의 사이에서 벽전하 반전 기간이 더 포함된다.

이러한 벽전하 반전 기간에서는 도 18과 같이 스캔 전극(Y)으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 램프 펄스가 공급되고, 서스테인 전극(Z)으로 소정의 정극성 전압을 유지하는 펄스가 공급되는 것이 바람직하다. 여기서 전술한 정극성 전압은 서스테인 전압(Vs)인 것이 더욱 바람직하다. 이러한 도 18의 벽전하의 반전 기간은 도 11a 내지 도 11b의 벽전하 반전 기간과 실질적으로 동일하므로 중복되는 설명은 생략한다.

이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예 및 제 2 실시예에서는 리셋 기간에서 복수개의 리셋 펄스를 포함하는 경우 하나의 리셋 기간에는 두 개의 리셋 펄스를 포함하는 경우만을 도시하고 설명하였는데, 이와는 다르게 하나의 리셋 기간에서 3개 이상의 리셋 펄스를 포함하도록 하는 것도 가 능하다. 이를 살펴보면 다음 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예와 같다.

도 20은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예를 설명하기 위한 도면이다.

도 20을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예는 하나의 프레임내에는 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드가 복수개 포함되고, 이러한 복수의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 복수의 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 하나 이상의 서브필드에서 상이하도록 설정된다. 이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 3 실시예에서는 저 계조 서브필드가 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드이지만, 이후의 본 발명의 구동 방법의 제 3 실시예의 설명에서는 설명의 편의를 위해 저 계조 서브필드가 서스테인 기간에 서스테인 펄스가 공급되지 않는 경우만을 설명한다.

예를 들면, 도 20과 같이 프레임에 포함된 서브필드 중 제 1 서브필드와 제 2 서브필드에서 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않고, 즉 제 1 서브필드와 제 2 서브필드가 저 계조 서브필드이고, 이러한 제 1 서브필드와 제 2 서브필드의 서스테인 기간에 서스테인 전극으로 공급되는 서스테인 펄스가 다른 일반 서브필드와 다른 것이다. 또한, 여기서 전술한 제 1 서브필드와 연속되고 시간적으로 늦은 제 2 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수와 전술한 제 2 서브필드와 연속되고 시간적으로 늦은 제 3 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 개수는 서로 상이하게 설정된다. 바람직하게는 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 저 계조 서브필드인 제 1 서브필드와 연속이고 시간적으로 늦은 제 2 서브필드의 리셋 기간에서는 총 3개의 리셋 펄스가 공급되고, 또한 저 계조 서브필드인 제 2 서브필드와 연속이고 시간적으로 늦은 제 3 서브필드의 리셋 기간에서는 총 2개의 리셋 펄스가 공급된다.

이와 같이, 제 2 서브필드의 리셋 기간과 제 3 서브필드의 리셋 기간에서의 리셋 펄스의 개수를 상이하게, 바람직하게는 제 2 서브필드의 리셋 기간에서의 리셋 펄스의 개수를 3개, 또한 제 3 서브필드의 리셋 기간에서의 리셋 펄스의 개수를 2개로 설정하는 이유는 전술한 바와 같이 제 1 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb1)이 제 2 서브필드에서 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb2)보다 더 작기 때문에 이러한 전술한 제 1 서브필드에 이어지는 제 2 서브필드에서의 방전이 전술한 제 2 서브필드에 이어지는 제 3 서브필드보다 더 불안정해질 가능성이 크기 때문이다. 따라서 리셋 펄스의 개수를 제 2 서브필드에서 더욱 증가시켜, 예컨대 리셋 펄스이 개수를 3개로 설정하여 방전을 안정시키는 것이다.

이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3 실시예에서는 프레임의 서브필드 중 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포 함되지 않는 서브필드에서 어드레스 기간에 서스테인 전극(Z)으로 공급되는 바이어스 전압(Vzb)의 크기를 다른 서브필드 보다 더 크게 함으로써, 어드레스 기간에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이를 다른 서브필드보다 더 크도록 하였다. 이에 따라, 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크도록 하였느데, 이와는 다르게 프레임의 서브필드 중 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 어드레스 기간에 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc)의 크기를 다른 서브필드 보다 더 작게 하여 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이를 다른 서브필드보다 더 크게 함으로써, 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크도록 하는 것도 가능한데, 이를 도 21을 참조하여 살펴보면 다음과 같다.

도 21은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예를 설명하기 위한 도면이다.

도 21을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 제 4 실시예는 프레임의 서브필드 중 저 계조 서브필드에서 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않고, 또한 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc1)이 다른 서브필드(Vsc2)보다 더 작다.

이에 따라, 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이가 다른 서브필드보다 더 크게 되고, 결국 어드레스 기간의 D영역에서 발생하는 어드레스 방전의 크기가 다른 서브필드보다 더 크게 된다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예는 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크게 하기 위해 어드레스 전극기간에서 스캔 전극(Y)으로 공급되는 스캔 기준 전압(Vsc1)의 크기를 다른 서브필드(Vsc2) 보다 더 작게 하는 것이 다를 뿐, 실질적으로 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3 실시예와 동일하므로 중복되는 더 이상의 설명은 생략한다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 4 실시예에도 전술한 제 1, 2, 3 실시예와 마찬가지로 영상의 경계 부분에서 화질이 번지는 등의 하프톤 노이즈(Half Tone Noise)의 발생이 저감되고, 이에 따라 보다 섬세한 화질의 구현이 가능하다.

한편, 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3, 4 실시예와는 다르게 어드레스 기간에서 스캔 전극(Y)으로 공급되는 스캔 펄스(-Vy)의 전압의 크기를 다른 서브필드보다 더 크게 함으로써, 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크게 하는 것도 가능한데, 이를 도 22를 참조하여 살펴보면 다음과 같다.

도 22를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 제 5 실시예는 프 레임의 서브필드 중 저 계조 서브필드에서 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않고, 또한 스캔 전극(Y)으로 공급되는 스캔 펄스(-Vy1)의 전압의 크기가 다른 서브필드(-Vy2)보다 더 크다.

이에 따라, 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이가 다른 서브필드보다 더 크게 되고, 결국 어드레스 기간의 E영역에서 발생하는 어드레스 방전의 크기가 다른 서브필드보다 더 크게 된다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 5 실시예는 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크게 하기 위해 어드레스 전극기간에서 스캔 전극(Y)으로 공급되는 스캔 펄스(-Vy1)의 크기를 다른 서브필드(-Vy2) 보다 더 크게 하는 것이 다를 뿐, 실질적으로 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3, 4 실시예와 동일하므로 중복되는 더 이상의 설명은 생략한다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 5 실시예에도 전술한 제 1, 2, 3, 4 실시예와 마찬가지로 영상의 경계 부분에서 화질이 번지는 등의 하프톤 노이즈(Half Tone Noise)의 발생이 저감되고, 이에 따라 보다 섬세한 화질의 구현이 가능하다.

한편, 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3, 4, 5 실시예와는 다르게 어드레스 기간에서 어드레스 전극(X)으로 공급되는 데이터 펄스(Vd)의 전압의 크기를 다른 서브필드보다 더 크게 함으로써, 어드레스 기 간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크게 하는 것도 가능한데, 이를 도 23을 참조하여 살펴보면 다음과 같다.

도 23은 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 6 실시예를 설명하기 위한 도면이다.

도 23을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 제 6 실시예는 프레임의 서브필드 중 저 계조 서브필드에서 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 한 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않고, 또한 어드레스 전극(X)으로 공급되는 데이터 펄스(Vd1)의 전압의 크기가 다른 서브필드(Vd2)보다 더 크다.

이에 따라, 어드레스 기간에서 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이가 다른 서브필드보다 더 크게 되고, 결국 어드레스 기간의 F영역에서 발생하는 어드레스 방전의 크기가 다른 서브필드보다 더 크게 된다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 6 실시예는 어드레스 기간에서 발생하는 어드레스 방전의 크기를 다른 서브필드보다 더 크게 하기 위해 어드레스 전극기간에서 어드레스 전극(X)으로 공급되는 데이터 펄스(Vd1)의 전압의 크기를 다른 서브필드(Vd2) 보다 더 크게 하는 것이 다를 뿐, 실질적으로 전술한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1, 2, 3, 4, 5 실시예와 동일하므로 중복되는 더 이상의 설명은 생략한다.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 6 실시예에도 전술한 제 1, 2, 3, 4, 5 실시예와 마찬가지로 영상의 경계 부분에서 화질이 번지 는 등의 하프톤 노이즈(Half Tone Noise)의 발생이 저감되고, 이에 따라 보다 섬세한 화질의 구현이 가능하다.

이상의 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예, 제 2 실시예, 제 3 실시예, 제 4 실시예, 제 5 실시예 및 제 6 실시예에서는 모든 서브필드에서 리셋 기간에 스캔 전극(Y)으로 공급되는 리셋 펄스의 크기가 모두 동일하도록 설정된 것만을 도시하고 설명하였지만, 이와는 다르게 복수의 서브필드 중 계조 가중치가 가장 낮은 하나의 저 계조 서브필드에서 리셋 기간에 스캔 전극(Y)으로 공급되는 리셋 펄스의 크기를 다른 서브필드보다 더 크게 설정하는 것이 바람직하다. 이에 대해 도 24를 참조하여 살펴보면 다음과 같다.

도 24는 복수의 서브필드 중 계조 가중치가 가장 낮은 하나의 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기를 다른 서브필드보다 더 크도록 설정하는 방법의 일례를 설명하기 위한 도면이다.

도 24를 살펴보면, 프레임의 서브필드 중 계조 가중치가 가장 낮은 하나의 서브필드에서 리셋 기간에 스캔 전극(Y)으로 공급되는 리셋 펄스의 셋업 전압(Vsetup1)의 크기가 다른 서브필드의 리셋 기간에 스캔 전극(Y)으로 공급되는 셋업 전압(Vsetup2)의 크기 보다 더 크다.

예를 들면, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 1 실시예의 도 11과 같이 제 1 서브필드에서의 리셋 기간에 공급되는 리셋 펄스의 크기가 다른 서브필드보다 더 크다.

또한, 본 발명의 플라즈마 디스플레이 패널의 구동 방법의 제 2 실시예의 도 18의 경우를 예로 들면, 도 18의 서브필드 중 서스테인 기간에 스캔 전극(Y) 또는 서스테인 전극(Z) 중 어느 전극에도 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 저 계조 서브필드 중 계조 가중치가 가장 낮은 제 1 서브필드의 리셋 기간에서 공급되는 리셋 펄스의 크기가 다른 서브필드 보다 더 크다.

이와 같이, 서스테인 기간에 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드, 즉 저 계조 서브필드의 리셋 펄스의 셋업 전압(Vsetup1)의 크기 또는 복수의 저 계조 서브필드 중 계조 가중치가 가장 낮은 저 계조 서브필드의 리셋 펄스의 셋업 전압(Vsetup2)의 크기를 다른 서브필드보다 더 크게 설정하는 이유는, 저 계조 서브필드에서는 서스테인 기간에서 서스테인 펄스가 공급되지 않아서 이러한 저 계조 서브필드에서는 방전이 불안정해질 가능성이 크기 때문이다. 따라서 저 계조 서브필드에서 리셋 펄스를 다른 서브필드보다 더 크게 설정하여 방전을 안정시키는 것이다.

이상에서 상세히 설명한 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법에서는 전술한 바와 같이, 프레임의 복수의 서브필드 중 하나 이상의 저 계조 서브필드에서는 서스테인 기간에 서스테인 펄스가 공급되지 않도록 하거나 또는 서스테인 기간이 포함되지 않도록 하면서도, 이러한 저 계조 서브필드에서의 방전을 안정시킴으로써 하나의 플라즈마 디스플레이 패널의 모든 방전셀을 순서대로 어드레싱 하는 싱글 스캔 구동 방법의 적용을 가능케 한다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서 상세히 설명한 바와 같이, 본 발명은 프레임의 서브필드 중 하나 이상의 서브필드에서 서스테인 기간에 서스테인 펄스가 공급되지 않도록 하거나 또는 서스테인 기간이 포함되지 않도록 하고, 이러한 서스테인 펄스가 공급되지 않거나 또는 서스테인 기간이 포함되지 않는 서브필드에서 스캔 전극(Y)과 서스테인 전극(Z)간의 전압 차이 또는 스캔 전극(Y)과 어드레스 전극(X)간의 전압 차이를 다른 일반 서브필드보다 크게 하여 소수 계조를 구현할 수 있는 서브필드를 제공함으로써, 계조 표현력을 높이고 하프톤 노이즈를 저감시키는 효과가 있다.

Claims

복수의 스캔 전극 및 서스테인 전극과 상기 복수의 스캔 전극 및 서스테인 전극과 교차하도록 형성된 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;

상기 스캔 전극, 서스테인 전극 및 어드레스 전극들을 구동하기 위한 구동부; 및

상기 구동부를 제어하여, 프레임의 서브필드 중 하나 이상의 서브필드에서 어드레스 기간동안 상기 스캔 전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이가 다른 서브필드에서 어드레스 기간동안 상기 스캔전극과 상기 서스테인 전극간의 전압차이 또는 상기 스캔 전극과 상기 어드레스 전극간의 전압차이보다 크게 하는 구동펄스 제어부를 포함하며,

상기 구동펄스 제어부는 상기 하나 이상의 서브필드는 서스테인 기간을 포함하지 않거나 상기 서스테인 기간에 서스테인 펄스가 공급되지 않은 저 계조 서브필드이도록 하며, 상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 각각 리셋 기간에 스캔 전극으로 복수의 리셋 펄스가 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
삭제
제 1 항에 있어서,

상기 구동펄스 제어부는

상기 저 계조 서브필드는 계조 가중치가 가장 낮은 첫 번째 서브필드에서 세번째 서브필드 중 하나 이상의 서브필드이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동펄스 제어부는

상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간에 공급되는 리셋 펄스의 크기가 다른 서브필드의 리셋기간에 공급되는 리셋 펄스의 크기보다 크도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동펄스 제어부는

상기 저 계조 서브필드 중 계조 가중치가 가장 낮은 서브필드의 리셋 기간의 앞단에는 프리 리셋(Pre-Reset)기간이 더 포함되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 5 항에 있어서,

상기 구동 펄스 제어부는

상기 프리 리셋 기간에 상기 스캔 전극으로 점진적으로 하강하는 하강 파형을 공급하고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 파형을 공급하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 6 항에 있어서,

상기 구동 펄스 제어부는

상기 정극성 전압은 서스테인 전압(Vs)이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드의 리셋 기간의 셋업 기간에 상기 스캔 전극으로 점진적으로 상승하는 상승 파형이 공급되고, 셋다운 기간에서는 상기 상승 파형의 최고 전압 보다는 낮은 정극성 전압으로부터 점진적으로 하강하는 하강 파형이 공급되도록 하고,

상기 서스테인 전극으로는 상기 셋업 기간과 상기 셋다운 기간 중 상기 스캔 전극으로 공급되는 하강 파형이 그라운드 레벨(GND) 보다는 높은 전압인 기간에서 그라운드 레벨(GND)의 전압을 일정하게 유지하는 전압이 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 스캔 전극으로 셋다운(Set-Down) 펄스가 공급되는 셋다운 기간과 스캔 펄스가 공급되는 어드레스 기간 내에서 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 9 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드 중 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 각각 다른 서브필드의 바이어스 전압의 1.5배 이상 2.5배 이하이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드 중 어느 하나의 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압은 서스테인 전압(Vs)이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고,

상기 제 2 저 계조 서브필드에서는 상기 서스테인 전극으로 공급되는 바이어스 전압은 상기 제 1 저 계조 서브필드보다 더 크도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이를 다른 서브필드보다 더 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 13 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 서스테인 전압(Vs)의 1.5배 이상으로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드는 제 1 저 계조 서브필드와 상기 제 1 저 계조 서브필드보다 계조 가중치가 더 큰 제 2 저 계조 서브필드를 포함하고,

상기 제 2 저 계조 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압과 상기 스캔 전극으로 공급되는 스캔 기준 전압(Vsc)의 전압차이는 상기 제 1 저 계조 서브필드보다 더 크도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 3 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드에서 데이터 펄스가 인가된 후 다음 서브필드의 리셋기간에 상승파형이 인가되는 사이에 자가 소거 방지 펄스를 공급하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 16 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드에서 공급되는 상기 자가 소거 방지 펄스는 상기 스캔 전극으로 공급되는 상승 파형과 상기 서스테인 전극으로 공급되는 소정의 정극성 전압의 펄스를 포함하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 16 항에 있어서,

상기 구동 펄스 제어부는

상기 저 계조 서브필드에서 공급되는 각각의 자가 소거 방지 펄스는 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 18 항에 있어서,

상기 구동 펄스 제어부는

상기 자가 소거 펄스의 정극성 전압은 그라운드 레벨(GND)의 전압보다는 크고 서스테인 전압(Vs)보다는 작도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 19 항에 있어서,

상기 구동 펄스 제어부는

상기 정극성 전압은 첫 번째 서브필드에서 상기 서스테인 전극으로 공급되는 바이어스 전압의 0.5배의 전압이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
삭제
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 복수의 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 하나 이상의 서브필드에서 상이하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 모든 서브필드에서 리셋 기간에 스캔 전극으로 공급되는 리셋 펄스의 개수는 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 어느 하나의 저 계조 서브필드와 각각 연속되고, 시간적으로 늦은 서브필드에서는 리셋 기간이 스캔 전극으로 각각 하나씩의 리셋 펄스가 공급되는 제 1 리셋 기간과 제 2 리셋 기간을 포함하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 24 항에 있어서,

상기 구동 펄스 제어부는

상기 제 1 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하는 하강파형이 공급되도록 하고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스가 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 24 항에 있어서,

상기 구동 펄스 제어부는

상기 제 2 리셋 기간에 스캔 전극에는 그라운드 레벨(GND)로부터 파형이 점진적으로 상승한 이후에 상기 상승 파형의 끝단으로부터 그라운드 레벨(GND)까지 하강하고, 이후 파형이 점진적으로 하강하는 하강파형이 공급되도록 하고, 서스테인 전극으로는 그라운드 레벨(GND)의 전압을 유지하는 펄스를 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 24 항에 있어서,

상기 구동 펄스 제어부는

상기 제 1 리셋 기간과 상기 제 2 리셋 기간 사이에는 상기 제 1 리셋 기간에서의 방전셀 내의 벽전하의 분포를 반전시키는 벽전하 반전 기간이 더 포함되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 27 항에 있어서,

상기 구동 펄스 제어부는

상기 벽전하 반전 기간에서는 상기 스캔 전극으로 그라운드 레벨(GND)로부터 점진적으로 하강하는 하강 파형이 공급되고, 상기 서스테인 전극으로 소정의 정극성 전압을 유지하는 펄스가 공급되도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 28 항에 있어서,

상기 구동 펄스 제어부는

상기 정극성 전압은 서스테인 전압(Vs)이도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급 되는 스캔 기준 전압(Vsc)을 다른 서브필드의 스캔전극에 공급되는 스캔 기준 전압보다 보다 작게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 스캔 전극으로 공급되는 부극성 스캔 펄스(-Vy)의 크기를 다른 서브필드의 스캔전극에 공급되는 부극성 스캔 펄스(-Vy)보다 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
제 1 항에 있어서,

상기 구동 펄스 제어부는

상기 프레임의 서브필드 중 저 계조 서브필드에서 상기 어드레스 전극으로 공급되는 데이터 펄스의 전압의 크기를 다른 서브필드의 어드레스 전극에 공급되는 데이터 펄스의 전압보다 크게 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제