[go: up one dir, main page]

KR102220600B1 - 마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법 - Google Patents

마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법 Download PDF

Info

Publication number
KR102220600B1
KR102220600B1 KR1020190097160A KR20190097160A KR102220600B1 KR 102220600 B1 KR102220600 B1 KR 102220600B1 KR 1020190097160 A KR1020190097160 A KR 1020190097160A KR 20190097160 A KR20190097160 A KR 20190097160A KR 102220600 B1 KR102220600 B1 KR 102220600B1
Authority
KR
South Korea
Prior art keywords
layer
etching
etching stopper
mask
halftone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190097160A
Other languages
English (en)
Other versions
KR20200040656A (ko
Inventor
나리히로 모로사와
Original Assignee
알박 세이마쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알박 세이마쿠 가부시키가이샤 filed Critical 알박 세이마쿠 가부시키가이샤
Publication of KR20200040656A publication Critical patent/KR20200040656A/ko
Application granted granted Critical
Publication of KR102220600B1 publication Critical patent/KR102220600B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명의 마스크 블랭크스는, 투명 기판, 상기 투명 기판의 표면에 적층된 Cr을 주성분으로 하는 하프톤층, 상기 하프톤층에 적층된 에칭 스토퍼층, 및 상기 에칭 스토퍼층에 적층된 Cr을 주성분으로 하는 차광층을 구비한다. 상기 에칭 스토퍼층은 금속 실리사이드 화합물로 이루어지고, 상기 에칭 스토퍼층에서 금속에 대한 Si의 조성비가 2.0 ~ 3.7의 범위로 설정된다.

Description

마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법{MASK BLANKS, HALF-TONE MASK, METHOD OF MANUFACTURING MASK BLANKS, AND METHOD OF MANUFACTURING HALF-TONE MASK}
본 발명은 마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법에의 이용에 적합한 기술에 관한 것이다.
액정 디스플레이나 유기 EL 디스플레이 등의 FPD(flat　panel　display, 플랫 패널 디스플레이)에 이용되는 기판은 복수의 마스크를 이용함으로써 제조된다. 이러한 제조 공정에서, 공정의 감소를 위해서 반투과성 하프톤 마스크를 이용하여 마스크 매수를 감소시킬 수 있다.
또한, 컬러 필터나 유기 EL 디스플레이 등에서는, 감광성 유기 수지를 반투과성 마스크를 이용하여 노광과 현상을 행하여 유기 수지의 형상을 제어함으로써 적절한 형상의 스페이서나 개구부를 형성할 수 있게 된다. 이 때문에 하프톤 마스크의 중요도가 높아지고 있다(특허문헌 1 등).
이러한 하프톤 마스크는 차광층과 하프톤층(반투과층)을 이용하여 형성된다. 하프톤 마스크의 구조로서 반투과층이 차광층 상에 형성되는 구성과 반투과층이 차광층 하에 형성되는 구성의 2개의 구성이 알려져 있다. 이 구조 중, 반투과층이 차광층 하에 존재하는, 이른바 하치(下置) 구조의 수요가 높아지고 있다.
하치 구조의 하프톤 마스크는 블랭크스 메이커로 하프톤층과 차광층의 적층막을 형성한 다음에, 마스크 메이커에서 각각의 막을 소망한 패턴으로 노광, 현상, 에칭함으로써 마스크를 완성시킬 수 있다. 이 때문에, 단기간에 마스크를 형성할 수 있는 이점을 가진다.
FPD용 마스크의 차광층의 재료로서는 Cr을 이용하는 것이 일반적이고, 하프톤층의 재료로서도 Cr을 이용하는 것이 바람직하다. Cr은 우수한 약액 내성을 나타내고, 마스크로서의 가공 방법도 확립되어 있다.
또한, 하프톤층을 Cr을 이용하여 형성함으로써 투과율의 파장 의존성을 작게 할 수 있는 이점도 가진다.
Cr을 이용하여 차광층과 하프톤층을 형성하는 경우에는, 소망한 패턴을 형성하기 위해서, Cr의 에칭액에 의해 에칭이 되지 않는 에칭 스토퍼층을 차광층과 하프톤층의 사이에 성막할 필요가 있다. 특허문헌 2에는 에칭 스토퍼층으로서 금속 실리사이드 화합물이 기재되어 있다.
특허문헌 1: 일본 특허공개 2006－106575호 공보 특허문헌 2: 일본 특허공개 2017－182052호 공보
그렇지만, 이러한 에칭 스토퍼층을 이용한 것만으로는 마스크를 형성했을 때 패턴 형상에 문제를 가지는 것을 알 수 있었다.
에칭 스토퍼층의 에칭 시에, 차광막과 에칭 스토퍼층의 계면에서 에칭이 과잉으로 진행되어 버리기 때문에, 마스크로서 이용하는데 적절한 단면 형상이 얻어지지 않는 과제가 있다.
적절한 조성을 가지는 에칭 스토퍼층을 이용하지 않으면 에칭 스토퍼층의 에칭에서, 유리 기판과의 에칭의 선택비가 충분히 확보될 수 없다. 이 때문에, 유리 기판 표면에서 에칭이 진행되어 버려, 유리 기판에 데미지를 발생시키는 경우가 있는 문제가 있다.
본 발명은 상기의 사정을 감안한 것으로, 이하의 목적을 달성하려고 하는 것이다.
1.에칭 스토퍼층의 최적화를 도모하는 것.
2.유리 기판에의 데미지 저감을 도모하는 것.
3.하프톤 마스크의 형상 설정에서의 정확성을 향상시키는 것.
본 발명의 일 형태와 관련되는 마스크 블랭크스는 투명 기판, 상기 투명 기판의 표면에 적층된 Cr을 주성분으로 하는 하프톤층, 상기 하프톤층에 적층된 에칭 스토퍼층, 및 상기 에칭 스토퍼층에 적층된 Cr을 주성분으로 하는 차광층을 구비하는 마스크 블랭크스로서, 상기 에칭 스토퍼층은 금속 실리사이드 화합물로 이루어지고, 상기 에칭 스토퍼층에서 금속에 대한 Si의 조성비가 2.0 ~ 3.7의 범위로 설정된다. 이것에 의해 상기의 과제를 해결했다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는 상기 에칭 스토퍼층이 몰리브덴 실리사이드 화합물로 이루어져도 좋다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에는, 질소 농도가 높게 설정되는 고질소 영역이 두께 방향의 상기 차광층측에 설치되어도 좋다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에서 상기 고질소 영역은 질소 농도가 30atm% 이상인 영역을 가져도 좋다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에서 상기 고질소 영역의 막 두께는 10nm 이하로 설정되어도 좋다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층이 15nm 이상의 막 두께로 되어도 좋다.
본 발명의 일 형태와 관련되는 마스크 블랭크스의 제조 방법은 상기의 마스크 블랭크스를 제조하는 방법으로서, 상기 투명 기판에, 상기 하프톤층과 상기 에칭 스토퍼층과 상기 차광층을 순서대로 적층하는 공정을 가지고, 상기 에칭 스토퍼층은 Si와, Ni, Co, Fe, Ti, Al, Nb, Mo, W, 및 Hf로부터 선택된 적어도 1종의 금속을 주성분으로 하고, 성막 분위기로서 질소를 함유하는 스퍼터링에 의해 성막된다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법은 상기의 마스크 블랭크스를 이용하여 하프톤 마스크를 제조하는 방법으로서, 상기 차광층 상에 소정의 패턴을 가지는 마스크를 형성하는 공정과, 상기 형성된 마스크 너머 상기 차광층을 웨트 에칭하는 공정과, 상기 에칭 스토퍼층을 웨트 에칭하는 공정을 가진다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법에서는, 상기 차광층을 웨트 에칭하는 공정에서 에천트로서 질산세륨 제2암모늄을 포함하는 에칭액을 이용해도 좋다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법에서는, 상기 에칭 스토퍼층을 웨트 에칭하는 공정에서 에천트로서 불소계의 에칭액을 이용해도 좋다.
본 발명의 일 형태와 관련되는 하프톤 마스크는 상기의 하프톤 마스크의 제조 방법에 따라 제조된다.
본 발명의 일 형태와 관련되는 마스크 블랭크스는 투명 기판, 상기 투명 기판의 표면에 적층된 Cr을 주성분으로 하는 하프톤층, 상기 하프톤층에 적층된 에칭 스토퍼층, 및 상기 에칭 스토퍼층에 적층된 Cr을 주성분으로 하는 차광층을 구비하는 마스크 블랭크스로서, 상기 에칭 스토퍼층이 금속 실리사이드 화합물로 이루어지고, 상기 에칭 스토퍼층에서 금속에 대한 Si의 조성비가 2.0 ~ 3.7의 범위로 설정된다.
이것에 의해, 에칭 스토퍼층의 에칭 시에, 에칭 레이트를 상기 조성비에 입각해서 제어할 수 있다. 이것에 의해, 에칭 스토퍼층의 에칭 처리 시간을 단축하고, 투명 기판 표면에 데미지를 주는 것을 방지할 수 있게 된다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층이 몰리브덴 실리사이드 화합물로 이루어진다.
이것에 의해, Cr을 주성분으로 하는 차광층을 에칭할 때에, 충분한 선택성을 가지는 에칭 스토퍼층으로서 에칭 스톱 기능이 얻어지고 소망한 형상을 가지는 포토마스크를 제조할 수 있게 된다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에는, 질소 농도가 높게 설정되는 고질소 영역이 두께 방향의 상기 차광층측에 설치되어 있다.
이것에 의해, 고질소 영역에 의해서, 차광층의 에칭 시에 충분한 에칭 스톱 기능이 얻어지는 것과 함께, 에칭 스토퍼층 및 하프톤층의 에칭 시에 차광층의 형상이 소망한 상태를 유지할 수 있다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에서 상기 고질소 영역은 질소 농도가 30atm% 이상인 영역을 가지고 있다. 이것에 의해, 차광층의 에칭 시에 충분한 에칭 스톱 기능을 얻을 수 있다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층에서 상기 고질소 영역의 막 두께는 10nm 이하로 설정되어 있다.
이것에 의해, 차광층의 에칭 시에 충분한 에칭 스톱 기능이 얻어지고, 차광층의 형상이 소망한 상태를 유지하는 것과 함께, 하프톤층에 데미지를 주는 것을 방지할 수 있다. 동시에, 에칭 스토퍼층의 에칭 시에, 필요 이상으로 에칭 처리 시간이 길어지는 것을 방지하여 투명 기판 표면에 데미지를 주는 것을 방지할 수 있다.
본 발명의 일 형태와 관련되는 마스크 블랭크스에서는, 상기 에칭 스토퍼층이 15nm 이상의 막 두께로 되어 있다.
이것에 의해, 차광층의 에칭 시에 충분한 에칭 스톱 기능이 얻어지고, 차광층의 형상이 소망한 상태를 유지하는 것과 함께, 하프톤층에 데미지를 주는 것을 방지할 수 있다. 동시에, 에칭 스토퍼층의 에칭 시에, 필요 이상으로 에칭 처리 시간이 길어지는 것을 방지해, 투명 기판 표면에 데미지를 주는 것을 방지할 수 있다.
본 발명의 일 형태와 관련되는 마스크 블랭크스의 제조 방법은 상기의 마스크 블랭크스를 제조하는 방법으로서, 상기 투명 기판에, 상기 하프톤층과 상기 에칭 스토퍼층과 상기 차광층을 순서대로 적층하는 공정을 가지고, 상기 에칭 스토퍼층은 Si와, Ni, Co, Fe, Ti, Al, Nb, Mo, W, 및 Hf로부터 선택된 적어도 1종의 금속을 주성분으로 하고, 성막 분위기로서 질소를 함유하는 스퍼터링에 의해 성막된다.
이것에 의해, 에칭 스토퍼층의 에칭 시에, 에칭 레이트를 상기 조성비에 입각해서 제어할 수 있다. 이것에 의해, 에칭 스토퍼층의 에칭 처리 시간을 단축시켜 투명 기판 표면에 데미지를 주는 것을 방지할 수 있게 된다. Cr을 주성분으로 하는 차광층을 에칭할 때에, 충분한 선택성을 가지는 에칭 스토퍼층으로서 에칭 스톱 기능이 얻어지고, 질소를 포함하는 에칭 스토퍼층에 의해서, 차광층의 에칭 시에 충분한 에칭 스톱 기능이 얻어진다. 에칭 스토퍼층 및 하프톤층의 에칭 시에, 차광층의 형상이 소망한 상태를 유지한다. 하프톤층에 데미지를 주는 것을 방지하고, 소망한 형상을 가지는 포토마스크를 제조할 수 있는 마스크 블랭크스를 제공할 수 있다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법은 상기의 마스크 블랭크스를 이용하여 하프톤 마스크를 제조하는 방법으로서, 상기 차광층 상에 소정의 패턴을 가지는 마스크를 형성하는 공정과, 상기 형성된 마스크 너머 상기 차광층을 웨트 에칭하는 공정과, 상기 에칭 스토퍼층을 웨트 에칭하는 공정을 가진다.
이것에 의해, 에칭 스토퍼층의 에칭 시에, 에칭 레이트를 상기 조성비에 입각해서 제어할 수 있다. 이것에 의해, 에칭 스토퍼층의 에칭 처리 시간을 단축시켜 투명 기판 표면에 데미지를 주는 것을 방지할 수 있게 된다. Cr을 주성분으로 하는 차광층을 에칭할 때에, 충분한 선택성을 가지는 에칭 스토퍼층으로서 에칭 스톱 기능이 얻어지고, 질소를 포함하는 에칭 스토퍼층에 의해서, 차광층의 에칭 시에 충분한 에칭 스톱 기능이 얻어진다. 에칭 스토퍼층 및 하프톤층의 에칭 시에, 차광층의 형상이 소망한 상태를 유지한다. 하프톤층에 데미지를 주는 것을 방지하고, 소망한 형상을 가지는 포토마스크를 제조할 수 있게 된다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법에서는, 상기 차광층을 웨트 에칭하는 공정에서, 에천트로서 질산세륨 제2암모늄을 포함하는 에칭액을 이용하고 있다.
본 발명의 일 형태와 관련되는 하프톤 마스크의 제조 방법에서는, 상기 에칭 스토퍼층을 웨트 에칭하는 공정에서, 에천트로서 불소계의 에칭액을 이용하고 있다.
본 발명의 일 형태와 관련되는 하프톤 마스크는 상기의 하프톤 마스크의 제조 방법에 따라 제조된다.
본 발명의 일 형태에 따르면, 에칭 스토퍼층의 에칭 시에, 에칭 레이트를 금속과 Si의 조성비에 입각해서 제어할 수 있게 하고, 또한, 투명 기판 표면에 데미지를 주는 것을 방지할 수 있게 된다. 또한, 하프톤층에 데미지를 주는 것을 방지하고, 소망한 형상을 가지는 포토마스크를 제조할 수 있게 된는 효과를 발휘한다.
도 1은 본 발명의 제1실시형태와 관련되는 마스크 블랭크스를 나타내는 사시도이다.
도 2는 본 발명의 제1실시형태와 관련되는 하프톤 마스크를 나타내는 단면도이다.
도 3은 본 발명의 제1실시형태와 관련되는 마스크 블랭크스의 제조 방법에서의 성막 장치를 나타내는 모식도이다.
도 4는 본 발명의 제1실시형태와 관련되는 마스크 블랭크스의 제조 방법에서의 성막 장치를 나타내는 모식도이다.
도 5는 본 발명의 제1실시형태와 관련되는 하프톤 마스크의 제조 방법을 나타내는 공정도이다.
도 6은 본 발명의 제1실시형태와 관련되는 하프톤 마스크의 제조 방법을 나타내는 공정도이다.
도 7은 본 발명의 제1실시형태와 관련되는 하프톤 마스크의 제조 방법을 나타내는 공정도이다.
도 8은 본 발명의 제1실시형태와 관련되는 하프톤 마스크의 제조 방법을 나타내는 공정도이다.
도 9는 본 발명과 관련되는 실시예를 나타내는 그래프이다.
이하, 본 발명의 제1실시형태와 관련되는 마스크 블랭크스, 하프톤 마스크의 제조 방법을, 도면에 기초해 설명한다.
도 1은 본 실시형태에서의 마스크 블랭크스를 나타내는 모식 단면도이다. 도 1에서 부호 MB는 마스크 블랭크스이다.
본 실시형태와 관련되는 마스크 블랭크스(MB)는, 예를 들면, 노광광의 파장이 365nm ~ 436nm의 범위에서 사용되는 하프톤 마스크에 제공된다. 도 1에 나타낸 바와 같이, 마스크 블랭크스(MB)는 투명 기판(S)과, 이 투명 기판(S) 상에 형성된 하프톤층(11)과, 하프톤층(11) 상에 형성된 에칭 스토퍼층(12)과, 이 에칭 스토퍼층(12) 상에 형성된 차광층(13)으로 구성된다.
투명 기판(S)으로서는 투명성 및 광학적 등방성이 우수한 재료가 이용되고, 예를 들면, 석영유리 기판을 이용할 수 있다. 투명 기판(S)의 크기는 특별히 제한되지 않고, 상기 마스크를 이용하여 노광하는 기판(예를 들면 LCD(액정 디스플레이), 플라즈마 디스플레이, 유기 EL(일렉트로루미네센스) 디스플레이 등의 FPD용 기판, 반도체 기판)에 따라 적절히 선정된다. 본 실시형태의 투명 기판(S)으로서는 지름 치수 100 mm 정도의 기판이나, 한 변 50 ~ 100 mm 정도부터 한 변 300 mm 이상의 직사각형 기판을 적용할 수 있고, 또한, 종 450 mm, 횡 550 mm, 두께 8 mm의 석영 기판이나, 최대 변 치수 1000 mm 이상이고, 두께 10 mm 이상의 기판도 이용할 수 있다.
또한, 투명 기판(S)의 표면을 연마함으로써 투명 기판(S)의 평탄도를 저감하도록 해도 좋다. 투명 기판(S)의 평탄도는, 예를 들면, 20μm 이하로 할 수 있다. 이것에 의해, 마스크의 초점심도가 깊어져, 미세하고 고정밀한 패턴 형성에 크게 공헌할 수 있게 된다. 또한, 평탄도는 10μm 이하의 작은 값인 것이 양호하다.
하프톤층(11)은 Cr을 주성분으로 하는 층이고, 구체적으로는, Cr 단체(單體), 및 Cr의 산화물, 질화물, 탄화물, 산화질화물, 탄화질화물 및 산화탄화질화물로부터 선택되는 1개로 구성할 수 있고, 또한, 상기 재료 중에서 선택되는 2종 이상을 적층해 구성할 수도 있다.
에칭 스토퍼층(12)으로서는 질소를 함유하는 금속 실리사이드 화합물막, 예를 들면, Ni, Co, Fe, Ti, Al, Nb, Mo, W, 및 Hf로부터 선택된 적어도 1종의 금속이나, 상기 금속을 포함하는 합금과 Si를 포함하는 막, 특히, 몰리브덴 실리사이드 화합물막, MoSiX(X
Figure 112019081683000-pat00001
2) 막(예를 들면 MoSi2막, MoSi3막이나 MoSi4막 등)을 들 수 있다.
예의 검토 결과, MoSi 막의 조성에 관해서는, Mo와 Si의 조성비에서, MoSiX 막에서의 X의 값은 2.0 ~ 3.7의 범위가 바람직하다. 여기서, MoSiX 막에서의 X의 값을 이 범위 내에서 작은 값을 선택하면, 에칭 레이트를 높게 할 수 있다. 또한, MoSiX 막에서의 X의 값을 이 범위 내에서 큰 값을 선택하면, 에칭 레이트를 낮게 할 수 있다. 따라서, 후술의 도 9에 나타낸 바와 같이, 소정의 조성비로 되는 타겟을 선택하고 성막을 행한 경우, 에칭 스토퍼층(12)의 에칭 레이트를 조성비에 따라 제어할 수 있다.
여기서, MoSiX 막에서의 X의 값을 2.0보다 작게 하면, 소망한 조성비로 타겟을 제조하는 것이 어려워지기 때문에, 바람직하지 않다. 또한, MoSiX 막에서의 X의 값을 4.0보다 크게 하면, 후술하는 질소 농도에 의한 에칭 레이트의 제어가 어려워지기 때문에, 바람직하지 않다.
또한, 이 에칭 스토퍼층(12)의 에칭 레이트의 제어는, MoSiX 막에서의 X의 값을 2.0 ~ 3.7의 범위로 함으로써, 질소 농도에 대한 관계성이 제어성을 가장 향상시킬 수 있기 때문에, 이것이 바람직한 것을 알 수 있었다.
이 때문에 본 검토에서는, X의 값이 2.3 ~ 3.7의 타겟을 이용하고 있다. Si의 비율이 작을수록, Cr을 주성분으로 하는 층에 대한 에칭 선택비를 크게 하는 등, 소정의 범위로 설정되는 자유도를 증대할 수 있게 된다.
또한, MoSi 막 중의 질소 농도를 제어함으로써 MoSi 막의 에칭 레이트를, 질소 농도에 대응한 소망한 값으로 설정할 수 있다.
에칭 스토퍼층(12)은 두께 방향의 차광층(13)측에 질소 농도가 높게 설정되는 고질소 영역(12A)이 설치된다. 고질소 영역(12A)의 질소 농도가 30atm% 이상으로 설정된다. 또한, 고질소 영역(12A)의 질소 농도가 40atm% 이상으로 설정되는 것이 보다 바람직하다. 고질소 영역(12A)의 막 두께는 5nm 이상 10nm 이하로 설정된다.
에칭 스토퍼층(12)은 고질소 영역(12A)과, 고질소 영역(12A)보다도 하프톤층(11)의 저질소 영역(12B)을 합친 막 두께가 15nm 이상 40nm 이하가 되도록 설정되어 있다.
에칭 스토퍼층(12)의 저질소 영역(12B)의 질소 농도는 고질소 영역(12A)보다도 낮게 설정되어 있으면 좋지만, 30atm% 이하로 설정될 수 있다. 또한, 저질소 영역(12B)의 질소 농도는 20atm% 이하, 혹은 질소 농도가 10atm% 이하로 설정될 수 있다.
또한, 고질소 영역(12A)과 저질소 영역(12B)에서는, MoSi 막의 조성에 관해서는, Mo와 Si의 조성비가 모두 같은 비율로 설정할 수 있지만, 다른 조성비로 할 수도 있다.
또한, 에칭 스토퍼층(12)에서, 고질소 영역(12A)과 저질소 영역(12B)의 계면이 명확하게 존재해도 좋고, 또한, 고질소 영역(12A)으로부터 저질소 영역(12B)을 향해서 두께 방향으로 질소 농도가 경사지도록(서서히 변화하도록, 농도구배를 가지도록) 형성할 수도 있다. 저질소 영역(12B)의 막 두께는 10nm 이상 25nm 이하로 설정된다.
에칭 스토퍼층(12)으로서는 질소 농도, 및 MoSi 막의 조성으로서 Mo와 Si의 조성비를 설정함으로써, 후술의 도 9에 나타낸 바와 같이, 에칭 스토퍼층(12)으로서 에칭에 대한 막 특성, 즉, 에칭 레이트를 설정할 수 있다.
이것에 의해, 에칭 스토퍼층(12)보다 상측(표면 측, 외측)에 위치하는 차광층(13)의 에칭에서는, 에칭 스토퍼층(12)이 높은 선택성을 가지고 에칭 스토퍼층(12)의 에칭 레이트를 낮게 하고, 에칭 스토퍼층(12)이 에칭 내성을 가지고 하프톤층(11)에의 데미지 발생을 방지하도록 막 조성을 설정할 수 있다. 이 경우, 차광층(13)의 계면측인 고질소 영역(12A)의 질소 농도를 높게 하는 것이 바람직하다. 동시에, 고질소 영역(12A)의 막 두께를 상술한 범위로 하는 것이 바람직하다.
동시에, 에칭 스토퍼층(12)의 에칭에서는, 에칭 레이트를 낮게 하고, 에칭 처리 시간을 짧게 해, 유리 기판(투명 기판)(S)이 에칭되는 것을 억제하여 유리 기판(투명 기판)(S)에서의 데미지 발생을 방지할 수 있게 된다. 이 경우, 하프톤층(11)측인 저질소 영역(12B)의 질소 농도를 낮게 하는 것이 바람직하다. 동시에, 저질소 영역(12B)의 막 두께를 상술한 범위로 하는 것이 바람직하다.
차광층(13)은 Cr을 주성분으로 하는 것이고, 구체적으로는, Cr 및 질소를 포함하는 것으로 된다. 또한, 차광층(13)이 두께 방향으로 다른 조성을 가질 수도 있고, 이 경우, 차광층(13)으로서 Cr 단체, 및 Cr의 산화물, 질화물, 탄화물, 산화질화물, 탄화질화물 및 산화탄화질화물로부터 선택되는 1개, 또는 2종 이상을 적층해 구성할 수도 있다.
차광층(13)은 소정의 광학 특성이 얻어지는 두께(예를 들면, 80nm ~ 200nm)로 형성된다.
여기서, 차광층(13)과 하프톤층(11)은 모두 크롬계 박막이고, 또한, 산화질화되어 있다. 차광층(13)과 하프톤층(11)을 비교하면, 하프톤층(11)의 산화도가 차광층(13)의 산화도보다 커서 산화되기 어렵게 설정되어 있다.
본 실시형태의 마스크 블랭크스(MB)는, 예를 들면 FPD용 유리 기판에 대한 패터닝용 마스크인 하프톤 마스크(M)를 제조할 때에 적용할 수 있다.
도 2는 본 실시형태에서의 마스크 블랭크스로부터 제조되는 하프톤 마스크를 나타내는 단면도이다.
본 실시형태의 하프톤 마스크(M)는, 도 2에 나타낸 바와 같이, 마스크 블랭크스(MB)에서, 유리 기판(투명 기판)(S)의 노출된 투과 영역(M1)과, 하프톤층(11)으로부터 패턴 형성된 하프톤 패턴(11a)만이 유리 기판(투명 기판)(S)에 형성되어 있는 하프톤 영역(M2)과, 하프톤층(11)과 에칭 스토퍼층(12)과 차광층(13)으로 패턴 형성된 하프톤 패턴(11a)와 에칭 스토퍼 패턴(12a)과 차광 패턴(13a)이 적층된 차광 영역(M3)을 가진다.
이 하프톤 마스크(M)에서, 하프톤 영역(M2)은, 예를 들면, 노광 처리에서 투과광에 대해 반투과성을 가지게 할 수 있는 영역으로 된다. 차광 영역(M3)은, 노광 처리에서 차광 패턴(13a)에 의해서 조사광을 투과하지 않을 수 있는 영역으로 된다.
예를 들면, 하프톤 마스크(M)에 따르면, 노광 처리에서, 파장 영역의 광, 특히 g선(436nm), h선(405nm), i선(365nm)을 포함하는 복합 파장을 노광광으로서 이용할 수 있다. 이것에 의해, 노광과 현상을 행하여 유기 수지의 형상을 제어하고, 적절한 형상의 스페이서나 개구부를 형성할 수 있게 된다. 또한, 패턴 정밀도가 대폭 향상해 미세하고 고정밀한 패턴 형성이 가능해진다.
이 하프톤 마스크에 따르면, 상기 파장 영역의 광을 이용함으로써 패턴 정밀도의 향상을 도모할 수 있어 미세하고 고정밀한 패턴 형성이 가능해진다. 이것에 의해, 고화질의 플랫 패널 디스플레이 등을 제조할 수 있다.
이하, 본 실시형태의 마스크 블랭크스(MB)의 제조 방법에 대해 설명한다.
본 실시형태에서의 마스크 블랭크스(10B)는 도 3 또는 도 4에 나타내는 제조 장치에 의해 제조된다.
도 3에 나타내는 제조 장치(S10)는 인터백(interback)식의 스퍼터링 장치이다. 제조 장치(S10)는 로드·언로드실(S11)과, 로드·언로드실(S11)에 밀폐부(S13)를 통해 접속된 성막실(진공처리실)(S12)을 가진다.
로드·언로드실(S11)에는, 제조 장치(S10)의 외부로부터 반입된 유리 기판(S)을 성막실(S12)로 반송하거나, 혹은 성막실(S12) 내의 유리 기판(S)을 제조 장치(S10)의 외부로 반송하는 반송부(S11a)와, 이 로드·언로드실(S11) 내를 조(粗) 진공으로 하는 로터리 펌프 등의 배기부(S11b)가 설치된다.
성막실(S12)에는, 기판 유지부(S12a)와 성막 재료를 공급하는 장치로서 타겟(S12b)을 가지는 캐소드 전극(백킹 플레이트)(S12c)과, 백킹 플레이트(S12c)에 음 전위의 스퍼터 전압을 인가하는 전원(S12d)과, 이 성막실 내에 가스를 도입하는 가스 도입부(S12e)와, 성막실(S12)의 내부를 고진공으로 하는 터보분자펌프 등의 고진공 배기부(S12f)가 설치되어 있다.
기판 유지부(S12a)는, 반송부(S11a)에 의해서 반송되어 온 유리 기판(S)을 받고, 성막 중에 타겟(S12b)과 대향하도록 유리 기판(S)을 유지하는 것과 함께, 유리 기판(S)을 로드·언로드실(S11)로부터의 반입 및 로드·언로드실(S11)로 반출할 수 있도록 되어 있다.
타겟(S12b)은, 유리 기판(S)에 성막하기 위해서 필요한 조성을 가지는 재료로 이루어진다.
도 3에 나타내는 제조 장치(S10)에서는, 로드·언로드실(S11)로부터 반입한 유리 기판(S)에 대해서, 성막실(진공처리실)(S12)에서 스퍼터링 성막을 행한 후, 로드·언로드실(S11)로부터 성막이 종료한 유리 기판(S)을 제조 장치(S10)의 외부로 반출한다.
성막 공정에서는, 가스 도입부(S12e)로부터 성막실(S12)로 스퍼터 가스와 반응 가스를 공급하고, 외부의 전원으로부터 백킹 플레이트(캐소드 전극)(S12c)에 스퍼터 전압을 인가한다. 또한, 마그네트론 자기회로에 의해 타겟(S12b) 상에 소정의 자장을 형성해도 좋다. 성막실(S12) 내에서 플라즈마에 의해 여기된 스퍼터 가스의 이온이 캐소드 전극(S12c)의 타겟(S12b)에 충돌해 성막 재료의 입자를 튀어나오게 한다. 그리고, 튀어나온 입자와 반응 가스가 결합한 후, 유리 기판(S)에 부착함으로써, 유리 기판(S)의 표면에 소정의 막이 형성된다.
이 때, 하프톤층(11)의 성막 공정과, 에칭 스토퍼층(12)의 성막 공정과, 차광층(13)의 성막 공정에서 필요한 조성을 가지는 타겟(S12b)으로 교환한다. 또한, 하프톤층(11)의 성막 공정과, 에칭 스토퍼층(12)의 성막 공정과, 차광층(13)의 성막 공정에서는, 성막 조건을 다르게 하여 성막이 행해진다. 구체적으로, 가스 도입부(S12e)로부터 다른 양의 질소 가스 등의 필요한 성막 가스를 성막실(S12)로 공급하는 것과 함께, 성막 가스를 구성하는 가스의 분압을 제어하도록 가스종을 변경한다. 이것에 의해서, 하프톤층(11), 에칭 스토퍼층(12), 및 차광층(13)의 조성을 설정한 범위 내로 한다.
또한, 이러한 하프톤층(11)의 성막 공정, 에칭 스토퍼층(12)의 성막 공정, 및 차광층(13)의 성막 공정 외에, 그 외의 다른 막을 적층할 수도 있다. 이 경우에는, 그 외의 막을 구성하는 재료에 대응하는 타겟, 가스 등의 스퍼터 조건으로서 스퍼터링에 의해 성막하하거나, 다른 성막 방법에 따라 상기 막을 적층하고, 본 실시형태의 마스크 블랭크스(MB)를 제조한다.
또한, 도 4에 나타내는 제조 장치(S20)는 인라인(Inline)식의 스퍼터링 장치이다. 제조 장치(S20)는, 로드실(S21)과, 로드실(S21)에 밀폐부(S23)를 통해 접속된 성막실(진공처리실)(S22)과, 성막실(S22)에 밀폐부(S24)를 통해 접속된 언로드실(S25)을 가진다.
로드실(S21)에는, 제조 장치(S20)의 외부로부터 반입된 유리 기판(S)을 성막실(S22)로 반송하는 반송부(S21a)와, 이 로드실(S21) 내를 조 진공으로 하는 로터리 펌프 등의 배기부(S21b)가 설치된다.
성막실(S22)에는, 기판 유지부(S22a)와, 성막 재료를 공급하는 장치로서 타겟(S22b)을 가지는 캐소드 전극(백킹 플레이트)(S22c)과, 백킹 플레이트(S22c)에 음 전위의 스퍼터 전압을 인가하는 전원(S22d)과, 이 성막실 내에 가스를 도입하는 가스 도입부(S22e)와, 성막실(S22)의 내부를 고진공으로 하는 터보분자펌프 등의 고진공 배기부(S22f)가 설치되어 있다.
기판 유지부(S22a)는, 반송부(S21a)에 의해서 반송되어 온 유리 기판(S)을 받고, 성막 중에 타겟(S22b)와 대향하도록 유리 기판(S)을 유지하는 것과 함께, 유리 기판(S)을 로드실(S21)로부터의 반입 및 언로드실(S25)로 반출할 수 있도록 되어 있다.
타겟(S22b)은 유리 기판(S)에 성막하기 위해서 필요한 조성을 가지는 재료로 이루어진다.
언로드실(S25)에는, 성막실(S22)로부터 반입된 유리 기판(S)을 제조 장치(S20)의 외부로 반송하는 반송부(S25a)와 이 성막실 내를 조 진공으로 하는 로터리 펌프 등의 배기부(S25b)가 설치된다.
도 4에 나타내는 제조 장치(S20)에서는, 로드실(S21)로부터 반입한 유리 기판(S)에 대해서, 성막실(진공처리실)(S22)에서 스퍼터링 성막을 행한 후, 언로드실(S25)로부터 성막이 종료한 유리 기판(S)을 제조 장치(S20)의 외부로 반출한다.
성막 공정에서는, 가스 도입부(S22e)로부터 성막실(S22)에 스퍼터 가스와 반응 가스를 공급해, 외부의 전원으로부터 백킹 플레이트(캐소드 전극)(S22c)에 스퍼터 전압을 인가한다. 또한, 마그네트론 자기회로에 의해 타겟(S22b) 상에 소정의 자장을 형성해도 좋다. 성막실(S22) 내에서 플라즈마에 의해 여기된 스퍼터 가스의 이온이 캐소드 전극(S22c)의 타겟(S22b)에 충돌해 성막 재료의 입자를 튀어나오게 한다. 그리고, 튀어나온 입자와 반응 가스가 결합한 후, 유리 기판(S)에 부착함으로써 유리 기판(S)의 표면에 소정의 막이 형성된다.
이 때, 하프톤층(11)의 성막 공정과, 에칭 스토퍼층(12)의 성막 공정과, 차광층(13)의 성막 공정에서 필요한 조성을 가지는 타겟(212b)으로 교환한다. 또한, 하프톤층(11)의 성막 공정과, 에칭 스토퍼층(12)의 성막 공정과, 차광층(13)의 성막 공정에서는, 성막 조건을 다르게 하여 성막이 행해진다. 구체적으로, 가스 도입부(S22e)로부터 다른 양의 질소 가스 등의 필요한 성막 가스를 성막실(S22)로 공급하는 것과 함께, 성막 가스를 구성하는 가스의 분압을 제어하도록 가스종을 변경한다. 이것에 의해서, 하프톤층(11), 에칭 스토퍼층(12), 및 차광층(13)의 조성을 설정한 범위 내로 한다.
또한, 이러한 하프톤층(11)의 성막 공정, 에칭 스토퍼층(12)의 성막 공정, 및 차광층(13)의 성막 공정 외에, 그 외의 막을 적층할 수도 있다. 이 경우에는, 그 외의 막을 구성하는 재료에 대응하는 타겟, 가스 등의 스퍼터 조건으로서 스퍼터링에 의해 성막하거나, 다른 성막 방법에 따라 상기 막을 적층하여 본 실시형태의 마스크 블랭크스(MB)를 제조한다.
상기의 제조 장치(S10) 또는 제조 장치(S20)에서는, 우선, 유리 기판(S) 상에, DC스퍼터링법 등을 이용하여 Cr을 주성분으로 하는 하프톤층(11), Mo 및 Si를 주성분으로 하는 에칭 스토퍼층(12)를 순서대로 성막한다.
하프톤층(11)의 성막에서는, Cr을 주성분으로 하는 타겟(S12b) 또는 타겟(S22b)을 이용한다.
에칭 스토퍼층(12)의 성막에서는, Mo 및 Si를 주성분으로 하고, 상술한 조성비를 가지는 타겟(S12b) 또는 타겟(S22b)을 이용하여 질소를 함유하는 가스 분위기(성막 분위기)로 하는 것과 함께, 상술한 저질소 영역(12B)의 질소 농도가 되도록 분위기 가스 중의 질소 농도를 설정한다. 또한, 고질소 영역(12A)의 질소 농도가 되도록 분위기 가스 중의 질소 농도를 설정한다.
이 때, 에칭 스토퍼층(12)의 성막을 일시 중단하거나, 또는 단속적으로 성막하는 것과 함께, 질소 농도를 변경하여 저질소 영역(12B)과 고질소 영역(12A)의 계면을 형성할 수 있다.
혹은 에칭 스토퍼층(12)의 성막을 연속적으로 행하는 것과 함께, 질소 농도를 서서히 증가하도록 변화시켜 저질소 영역(12B)으로부터 고질소 영역(12A)으로 경사 농도를 가지도록 형성할 수 있다.
다음에, Cr을 주성분으로 하는 차광층(13)을 에칭 스토퍼층(12) 상에 성막한다.
이 때, 성막 조건으로서 크롬을 타겟으로 한 DC 스퍼터링에 의해, 스퍼터링 가스로서 아르곤, 질소(N2) 등을 포함하는 상태에서 스퍼터링을 행할 수 있다.
또한, 스퍼터링의 진행에 따라 그 조건을 변화시킴으로써, 유리 기판(S)측에 크롬 층을 가지고, 그 위에 산화크롬 층을 가지는 상태로 차광층(13)을 성막하는 것 등을 할 수 있다.
또한, 차광층(13), 및 하프톤층(11)의 성막에서는, 각각의 층에서 요구되는 광학 특성에 따라, 필요한 조성을 가지는 타겟(S12b) 또는 타겟(S22b)을 이용하여 분위기 가스의 종류·성막 조건을 선택하는 것이 바람직하다.
이하, 이와 같이 제조된 본 실시형태의 마스크 블랭크스(MB)로부터 하프톤 마스크를 제조하는 방법에 대해 설명한다.
도 5는 본 실시형태에서의 마스크 블랭크스에 의한 하프톤 마스크의 제조 공정을 나타내는 단면도이다. 도 6은 본 실시형태에서의 마스크 블랭크스에 의한 하프톤 마스크의 제조 공정을 나타내는 단면도이다.
여기서, 마스크 블랭크스(MB)는, 도 1에 나타낸 바와 같이, 하프톤층(11)과 에칭 스토퍼층(12)과 차광층(13)이 성막된 영역과, 유리 기판(S)이 노출된 투과 영역(M1)을 가진다.
다음에, 도 5에 나타낸 바와 같이, 마스크 블랭크스(MB)의 최상층인 차광층(13) 상에 포토레지스트층(PR1)를 형성한다. 이 때, 투과 영역(M1)에도 포토레지스트층(PR1)를 형성한다.
포토레지스트층(PR1)은 포지티브형이어도 좋고 네거티브형이어도 좋지만, 포지티브형으로 할 수 있다. 포토레지스트층(PR1)으로서는 액상 레지스트가 이용된다.
계속해서, 도 6에 나타낸 바와 같이, 포토레지스트층(PR1)을 노광하는 것과 함께 현상함으로써 차광층(13) 상에 레지스트 패턴(PR1a)이 형성된다. 레지스트 패턴(PR1a)은 차광층(13), 에칭 스토퍼층(12)의 에칭 마스크로서 기능하고, 차광층(13), 에칭 스토퍼층(12)을 제거한 하프톤 영역(M2)의 에칭 패턴에 따라 적절히 형상이 정해진다. 일례로서 레지스트 패턴(PR1a)은, 하프톤 영역(M2)에서는 형성하는 차광 패턴(13a), 에칭 스토퍼 패턴(12a)의 개구 폭 치수에 대응한 개구 폭을 가지는 형상으로 설정된다.
그 다음에, 도 7에 나타낸 바와 같이, 이 레지스트 패턴(PR1a) 너머 소정의 에칭액(에천트)을 이용하여 차광층(13)을 웨트 에칭하는 공정을 개시한다.
에칭액으로서는 질산세륨 제2암모늄을 포함하는 에칭액을 이용할 수 있고, 예를 들면, 질산이나 과염소산 등의 산을 함유하는 질산세륨 제2암모늄을 이용하는 것이 바람직하다.
여기서, 에칭 스토퍼층(12)은 이 에칭액에 대해서 차광층(13)에 비해 높은 내성을 가지기 때문에, 우선, 차광층(13)만이 패터닝되어 차광 패턴(13a)이 형성된다. 차광 패턴(13a)은, 레지스트 패턴(PR1a)에 대응한 개구 폭을 가지고 하프톤 영역(M2)에 대응하는 형상으로 된다.
이 때, 에칭 스토퍼층(12)의 고질소 영역(12A)은, 에칭액에 대해서, 필요한 선택비를 가져, 에칭 레이트가 매우 작게 설정됨으로써 충분한 에칭 내성을 가진다. 따라서, 에칭 스토퍼층(12)에 피트(pit) 등의 데미지가 발생하는 경우는 없고, 차광층(13)과 동일한 계통의 Cr을 가지는 하프톤층(11)에 데미지가 발생하는 경우는 없다.
그 다음에, 도 8에 나타낸 바와 같이, 레지스트 패턴(PR1a)을 제거한다. 레지스트 패턴(PR1a)의 제거에는, 공지의 레지스트 박리액을 이용할 수 있기 때문에, 여기에서는 상세한 설명을 생략한다.
그 후, 차광 패턴(13a) 너머 소정의 에칭액을 이용하여 에칭 스토퍼층(12)을 웨트 에칭하는 공정을 개시한다.
에칭액으로서는, 에칭 스토퍼층(12)이 MoSi인 경우에는, 에칭액으로서 불소계, 즉, 불화수소산, 규불화수소산, 불화수소암모늄으로부터 선택되는 적어도 하나의 불소화합물과, 과산화수소, 질산, 황산으로부터 선택되는 적어도 하나의 산화제를 포함하는 에칭액을 이용하는 것이 바람직하다.
에칭 스토퍼층(12)의 웨트 에칭에서는, 차광 패턴(13a)으로 덮여 있지 않은 하프톤 영역(M2)에서, 고질소 영역(12A)과 저질소 영역(12B)이 순서대로 에칭된다. 고질소 영역(12A)과 저질소 영역(12B)의 질소 농도에 따라, 고질소 영역(12A)의 에칭 레이트는 작아지고 저질소 영역(12B)의 에칭 레이트는 커진다. 이것에 의해, 에칭 스토퍼층(12)의 웨트 에칭 시간을 짧게 하고, 투과 영역(M1)에서 노출된 유리 기판(투명 기판)(S) 표면에 대한 에칭에 의한 데미지 발생을 방지할 수 있다.
에칭 스토퍼층(12)이 에칭되어 하프톤층(11)이 노출된 시점에서 에칭 스토퍼층(12)의 에칭이 종료한다. 이것에 의해 하프톤 영역(M2)에서 하프톤층(11)이 노출된다.
이것에 의해, 도 2에 나타낸 바와 같이, 광학적으로 설정된 소정의 차광 패턴(13a)과 에칭 스토퍼 패턴(12a)과 하프톤 패턴(11a)을 가지고, 투과 영역(M1)과 하프톤 영역(M2)과 차광 영역(M3)이 형성된 하프톤 마스크(M)를 얻을 수 있다.
본 실시형태에 따르면, 에칭 스토퍼층(12)에 고질소 영역(12A)과 저질소 영역(12B)을 형성하는 것과 함께, Mo와 Si의 조성비를 상술한 범위로 설정함으로써, 에칭 스토퍼층(12)의 에칭 시에, 에칭 레이트를 이러한 질소 조성비에 입각해서 제어할 수 있다. 이것에 의해, 에칭 스토퍼층(12)의 에칭 처리 시간을 단축시켜 유리 기판(S)의 표면에 데미지를 주는 것을 방지할 수 있게 할 수 있다.
본 실시형태에 따르면, 에칭 스토퍼층(12)에 고질소 영역(12A)과 저질소 영역(12B)을 형성함으로써 최초로 에칭이 진행하기 시작하는 차광층(13)과 에칭 스토퍼층(12)의 계면에서 에칭 스토퍼층(12)의 질소 농도를 높게 함으로써 계면에서 에칭의 과잉 진행을 억제할 수 있다.
이것에 의해, Cr을 주성분으로 하는 차광층(13)을 에칭할 때에, 충분한 선택성을 가지고 에칭 스톱 기능이 얻어지고 소망한 형상을 가지는 하프톤 마스크(M)를 제조할 수 있게 된다. 이것에 의해, 차광층(13)의 에칭 처리에서 하프톤층(11)에 데미지를 주는 것을 방지할 수 있게 할 수 있다.
또한, 도 5에 나타낸 바와 같이, 투과 영역(M1)으로서 상기의 에칭 공정과 마찬가지로 포토레지스트층을 형성하고, 하프톤층(11)과 에칭 스토퍼층(12)과 차광층(13)으로 이루어지는 적층막에 패턴을 형성하여 유리 기판(S)이 노출된 영역으로 할 수도 있다. 혹은 투과 영역(M1)으로서 하프톤층(11)과 에칭 스토퍼층(12)과 차광층(13)을 적층할 때에, 스퍼터 마스크 등에 의해서, 성막을 행하지 않고 유리 기판(S)이 노출된 영역으로 할 수도 있다.
실시예
이하, 본 발명에 관한 실시예를 설명한다.
또한, 본 발명에서의 마스크 블랭크스, 하프톤 마스크의 구체예로서 우선 마스크 블랭크스의 제조에 대해 설명한다.
＜실험예＞
우선, 마스크를 형성하기 위한 유리 기판 상에 반투과성의 하프톤층을 형성한다. 이 때에 형성된 하프톤층은 크로뮴, 산소, 질소, 탄소 등을 함유하는 막인 것이 바람직하다. 하프톤층에 함유된 크로뮴, 산소, 질소, 탄소의 조성과 막 두께를 제어함으로써 소망한 투과율을 가지는 하프톤막을 얻을 수 있다.
그 후, 에칭 스토퍼층으로서 금속 실리사이드 막을 형성한다. 금속 실리사이드 막으로서는, 다양한 막을 이용할 수 있지만, 본 실시예에서는, 몰리브덴 실리사이드를 이용한다. 이 때에 몰리브덴 실리사이드를 형성하기 위해서는 반응성 스퍼터링법을 이용하여 형성한다.
몰리브덴 실리사이드는, 막 중에 질소를 함유하지 않으면 산이나 알칼리 용액에 대해서 매우 용이하게 에칭되는 성질을 가지고 있다. 이 때문에, 몰리브덴 실리사이드를 에칭 스토퍼층으로서 이용하는 경우에 질소를 함유하는 몰리브덴 실리사이드를 이용한다.
여기서 반응성 스퍼터링법을 이용하여 몰리브덴 실리사이드를 형성하는 경우에는, 첨가 가스에 질소를 함유하는 질소나 일산화질소나 이산화질소 등을 이용함으로써 막 중에 질소를 함유하는 몰리브덴 실리사이드를 형성할 수 있다. 또한, 첨가 가스의 가스 유량을 제어함으로써 몰리브덴 실리사이드에 함유되는 질소의 함유량도 제어할 수 있다.
그 후, 크로뮴을 주성분으로 하는 차광층을 성막한다.
이 때에 차광층의 반사율을 저감하기 위해서 산소농도를 높인 굴절률이 낮은 반사방지층을 차광층 표면에 형성한다. 이와 같이, 금속 실리사이드 막을 에칭 스토퍼층으로 한 하치 구조의 하프톤 마스크 블랭크스를 형성한다.
또한, 이 하프톤 마스크 블랭크스로부터 하프톤 마스크를 형성한다.
이 경우에는, 우선 레지스트 프로세스를 이용하여, 레지스트 도포, 노광, 현상, 에칭, 레지스트 박리의 프로세스 공정을 거침으로써 차광층을 소망한 패턴으로 가공한다. 여기서, 차광층을 에칭할 때에, 에칭 스토퍼층이 차광층의 에칭액에 의해서 에칭되지 않는 것이 중요하다.
크로뮴을 주성분으로 하는 차광층을 이용하는 경우에서는, 에칭액으로서 질산 제2세륨 암모늄과 과염소산의 혼합액을 이용하는 것이 일반적이지만, 몰리브덴 실리사이드를 에칭 스토퍼층으로서 이용하는 경우에서는, 몰리브덴 실리사이드가 크로뮴의 에칭액에 대해서 거의 에칭되지 않기 때문에 양호한 에칭 스토퍼층으로서 기능한다.
다음에 몰리브덴 실리사이드 막에 대해서도 마찬가지로 레지스트 프로세스를 이용하여 에칭 스토퍼층을 가공한다.
이 때, 몰리브덴 실리사이드 막을 성막한 후에, 에칭하는 것만으로는 에칭 후의 가공 형상이 소망한 상태로 되지 않는 경우가 있는 것이 판명되었다. 구체적으로는, 차광층과 에칭 스토퍼층의 계면만 에칭이 가속해서 진행됨으로써 계면에 틈이 발생되어 버리는 경우가 있다. 이것은 차광층을 형성하는 크로뮴을 주성분으로 하는 막과 에칭 스토퍼층의 밀착성에 문제가 있기 때문에 발생하는 것으로 추측된다.
차광층과 접하는 계면의 몰리브덴 실리사이드의 질소 농도를 높게 하여 고질소 영역(12A)으로 하고, 그 하층의 몰리브덴 실리사이드 막의 질소 농도를 낮게 하여 저질소 영역(12B)으로 함으로써, 차광층과 에칭 스토퍼층의 계면에서 에칭의 가속을 억제할 수 있게 된다.
몰리브덴 실리사이드 막의 깊이 방향으로 질소 농도를 제어하는 방법으로서는, 몰리브덴 실리사이드 막을 적층화하여 층마다 질소 농도를 변화시킬 수도 있고, 몰리브덴 실리사이드 막의 깊이 방향으로 연속적으로 질소 농도를 변화시킬 수도 있다.
몰리브덴 실리사이드 막을 적층화하여 층마다 질소 농도를 변화시키는 방법으로서는, 각각의 층을 성막할 때의 가스 유량을 변화시키는 장치를 채용할 수 있다.
스퍼터링법을 이용하는 경우에는, 질소 원소를 함유하는 가스인 질소, 일산화질소, 이산화질소 등의 가스 유량을 불활성 가스인 아르곤 등의 가스 유량과 비교해 제어함으로써 몰리브덴 실리사이드 막 중의 질소 농도를 제어할 수 있다.
또한, 스퍼터 성막 중에 질소를 포함하는 가스 유량비를 시간적으로 변화시킴으로써 몰리브덴 실리사이드 막의 깊이 방향으로 질소 농도를 연속적으로 제어할 수도 있다. 인라인형이나 인터백형의 스퍼터 장치를 사용하는 경우에는, 질소 가스와 그 외의 가스의 비율을 타겟에 대한 위치에서 제어함으로써 깊이 방향으로 질소 농도를 제어할 수 있다.
도 9에 몰리브덴 실리사이드의 성막 조건을 변화시켜 성막한 경우의 몰리브덴 실리사이드 막 중의 조성과 에칭 레이트의 관계를 나타낸다.
여기서 몰리브덴 실리사이드 막을 에칭하기 위해서 이용한 에칭액은 불화수소산과 산화제를 포함하는 용액이다.
몰리브덴 실리사이드 막 중의 질소 농도가 높아질수록 에칭 레이트가 저하되는 것을 알 수 있다. 이것으로부터, 차광층과 접하는 영역의 몰리브덴 실리사이드의 질소 농도를 하층의 몰리브덴 실리사이드의 질소 농도보다도 높게 함으로써, 계면 영역의 에칭의 가속을 억제할 수 있다.
에칭 스토퍼층이 되는 몰리브덴 실리사이드 막의 가공 후에 몰리브덴 실리사이드 막을 마스크로 하여 크로뮴을 주성분으로 하는 하프톤막을 에칭한다. 그 후에 레지스트막을 박리함으로써 차광층과 에칭 스토퍼층과 하프톤막(하프톤층)을 가공하는 공정이 완료한다.
또한, 먼저 설명한 에칭 공정에서, 차광층과 에칭 스토퍼층만을 에칭함으로써 하프톤막만의 패턴을 형성할 수도 있다.
도 9에, 몰리브덴에 대한 실리콘의 조성비로서 2.0 ~ 4.0의 타겟을 이용한 경우의 몰리브덴 실리사이드 막의 조성비와 에칭 특성을 나타낸다.
도 9에 나타낸 몰리브덴에 대한 실리콘의 조성비가 2.0, 조성비가 2.3, 조성비가 3.0, 조성비가 3.7, 조성비가 4.0의 타겟을 이용한 각각의 경우의 몰리브덴 실리사이드 막의 조성비와 에칭 특성을 나타낸다.
Figure 112019081683000-pat00002
Figure 112019081683000-pat00003
Figure 112019081683000-pat00004
Figure 112019081683000-pat00005
Figure 112019081683000-pat00006
상기의 표 1 ~ 표 5에서, 「MoSi　E.R.」은 몰리브덴 실리사이드의 에칭 레이트를 의미하고, 「Quartz　E.R」는 유리 기판의 에칭 레이트를 의미하고 있다.
또한, 「MoSi　2.0」, 「MoSi　2.3」, 「MoSi　3.0」, 「MoSi　3.7」, 「MoSi　4.0」의 기재에서의 숫자는, 몰리브덴 실리사이드 막에서 몰리브덴에 대한 실리콘의 조성비를 나타낸다. 또한, 각각의 조성비는, 몰리브덴 실리사이드 막에서의 atm%의 수치이다.
몰리브덴에 대한 실리콘의 조성비로서 2.0 ~ 4.0의 타겟을 이용한 경우를 비교하면, 스퍼터시의 질소 분압을 변화시킨 경우에, 어느 질소 분압비에서도 조성비가 낮은 타겟을 이용한 경우의 쪽이 높은 선택비를 얻을 수 있는 것을 알 수 있다.
또한, 몰리브덴에 대한 실리콘의 조성비가 같은 경우에도, 질소 농도가 높은 경우에는 큰 에칭 레이트를 가지는 것을 알 수 있다.
여기서, 몰리브덴 실리사이드 막은 질소 가스와 아르곤 가스의 혼합가스를 이용한 성막에 의해서 얻어진다. 또한, 표 1 ~ 표 5에서는 질소 가스 유량의 전체의 가스 유량에 대한 비율을 질소 가스 분압으로 하고 있다.
이 결과, 조성비 2.3의 몰리브덴 실리사이드 타겟을 이용함으로써, 에칭 스토퍼층의 에칭 시에 유리 기판의 에칭을 억제할 수 있게 되어 결함의 발생을 억제할 수 있게 된다.
에칭 스토퍼층으로서 몰리브덴 실리사이드를 이용하는 경우에는 10 ~ 50nm 정도의 막 두께의 몰리브덴 실리사이드를 이용하는 것이 바람직하다. 또한, 성막시의 질소 분압을 조정함으로써, 소망한 에칭 시간의 에칭 스토퍼층을 얻을 수 있다.
따라서, 도 9에 나타낸 바와 같이, 질소 농도, 및 몰리브덴과 실리콘의 조성비를 설정함으로써 몰리브덴 실리사이드를 이용한 에칭 스토퍼층에서의 에칭 레이트를 소정의 값으로 설정할 수 있게 된다.
또한, 도 9에 나타내는 결과로부터, 유리 표면에 대한 몰리브덴 실리사이드 막의 에칭 레이트비를 소정치 이상으로 함으로써, 필요한 선택비를 얻고, 고질소 영역(12A)으로 할 수 있다.
혹은 유리 표면에 대한 몰리브덴 실리사이드 막의 에칭 레이트비를 소정치 이하로 함으로써 필요한 선택비를 얻고, 저질소 영역(12B)으로 할 수 있다.
상기의 결과로부터, 본 발명에 따르면, 에칭 스토퍼층에서 에칭 레이트를 소정의 값으로 설정하고, 차광층의 형상을 소망한 상태로 형성하는 것과 함께, 유리 기판 표면의 데미지를 없애, 하프톤층의 데미지가 없는 포토마스크를 제조할 수 있게 할 수 있다.
또한, 상기의 실시형태 및 실시예에서는 하프톤 마스크 블랭크스에 대해 기재하고 있지만, 하프톤층(하프톤막)을 위상 시프트 막으로 변경하면 금속 실리사이드 막을 에칭 스토퍼층으로 하는 하치 위상 시프트 마스크 블랭크스 및 위상 시프트 마스크를 형성할 수 있다. 본 발명의 기술을 이용함으로써 마찬가지로 수직 형상을 가지는 하치 위상 시프트 마스크를 제조할 수 있다.
이 경우, 위상 시프트층(11)으로서는 300nm 이상 500nm 이하의 파장 영역의 어느 하나의 광(예를 들면, 파장 365nm의 i선)에 대해서 약 180°의 위상차를 가지게 할 수 있는 두께(예를 들면, 90 ~ 170nm)로 형성될 수 있다.
또한, 위상 시프트층(11)의 두께는 i선에 대해서 약 180°의 위상차를 가지게 하는 두께로 할 수 있다. 또한, h선 또는 g선에 대해서 약 180°의 위상차를 가지게 할 수 있는 두께로 위상 시프트층(11)을 형성해도 좋다. 여기서 「약 180°」란, 180° 또는 180° 근방을 의미하고, 예를 들면, 180°±10° 이하이다.
본 발명의 활용예로서 반도체 및 플랫 디스플레이용의 마스크 및 마스크 블랭크스를 들 수 있다.
MB: 마스크 블랭크스
M: 하프톤 마스크
M1: 투과 영역
M2: 하프톤 영역
M3: 차광 영역
S: 유리 기판(투명 기판)
PR1: 포토레지스트층
PR1a: 레지스트 패턴
11: 하프톤층
11a: 하프톤 패턴
12: 에칭 스토퍼층
12a: 에칭 스토퍼 패턴
13: 차광층
13a: 차광 패턴

Claims (11)

  1. 투명 기판,
    상기 투명 기판의 표면에 적층된 Cr을 포함하는 하프톤층,
    상기 하프톤층에 적층된 에칭 스토퍼층, 및
    상기 에칭 스토퍼층에 적층된 Cr을 포함하는 차광층,
    을 구비하는 마스크 블랭크스로서,
    상기 에칭 스토퍼층은 금속 실리사이드 화합물로 이루어지고,
    상기 에칭 스토퍼층에서 금속에 대한 Si의 조성비가 2.0 ~ 3.7의 범위로 설정되고,
    상기 에칭 스토퍼층에는 질소 농도가 40atm% 이상인 영역인 고질소 영역이 두께 방향의 상기 차광층측에 설치되는, 마스크 블랭크스.
  2. 제1항에 있어서,
    상기 에칭 스토퍼층은 몰리브덴 실리사이드 화합물로 이루어지는, 마스크 블랭크스.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 에칭 스토퍼층에서 상기 고질소 영역의 막 두께는 5nm 이상 10nm 이하로 설정되는, 마스크 블랭크스.
  6. 제1항 또는 제2항에 있어서,
    상기 에칭 스토퍼층은 15nm 이상의 막 두께로 되는, 마스크 블랭크스.
  7. 제1항에 기재된 마스크 블랭크스의 제조 방법으로서,
    상기 투명 기판에, 상기 하프톤층, 상기 에칭 스토퍼층, 및 상기 차광층을 순서대로 적층하는 공정을 가지고,
    상기 에칭 스토퍼층은 Si와, Ni, Co, Fe, Ti, Al, Nb, Mo, W, 및 Hf로부터 선택된 적어도 1종의 금속을 포함하고, 성막 분위기로서 질소를 함유하는 스퍼터링에 의해 성막되는, 마스크 블랭크스의 제조 방법.
  8. 제1항에 기재된 마스크 블랭크스를 이용하여 하프톤 마스크를 제조하는 방법으로서,
    상기 차광층 상에 소정의 패턴을 가지는 마스크를 형성하는 공정,
    상기 형성된 마스크 너머 상기 차광층을 웨트 에칭하는 공정, 및
    상기 에칭 스토퍼층을 웨트 에칭하는 공정,
    을 가지는, 하프톤 마스크의 제조 방법.
  9. 제8항에 있어서,
    상기 차광층을 웨트 에칭하는 공정에서, 에천트로서 질산세륨 제2암모늄을 포함하는 에칭액을 이용하는, 하프톤 마스크의 제조 방법.
  10. 제8항에 있어서,
    상기 에칭 스토퍼층을 웨트 에칭하는 공정에서, 에천트로서 불소계의 에칭액을 이용하는, 하프톤 마스크의 제조 방법.
  11. 제8항에 기재된 제조 방법에 따라 제조된 하프톤 마스크.
KR1020190097160A 2018-10-09 2019-08-09 마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법 Active KR102220600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-191290 2018-10-09
JP2018191290A JP6756796B2 (ja) 2018-10-09 2018-10-09 マスクブランクス、ハーフトーンマスク、製造方法

Publications (2)

Publication Number Publication Date
KR20200040656A KR20200040656A (ko) 2020-04-20
KR102220600B1 true KR102220600B1 (ko) 2021-02-26

Family

ID=70203736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190097160A Active KR102220600B1 (ko) 2018-10-09 2019-08-09 마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법

Country Status (4)

Country Link
JP (1) JP6756796B2 (ko)
KR (1) KR102220600B1 (ko)
CN (1) CN111025840B (ko)
TW (1) TWI740183B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7254599B2 (ja) * 2019-04-15 2023-04-10 アルバック成膜株式会社 マスクブランクスの製造方法および位相シフトマスクの製造方法
TWI864490B (zh) * 2020-04-28 2024-12-01 日商Ｓｋ電子股份有限公司 光罩的製造方法
US20250035997A1 (en) * 2021-12-24 2025-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and manufacturing method therefor, display panel, and display apparatus
CN115064513A (zh) * 2022-05-31 2022-09-16 长江存储科技有限责任公司 一种半导体结构以及半导体结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103875A1 (ja) 2012-12-27 2014-07-03 アルバック成膜株式会社 位相シフトマスクおよびその製造方法
JP2014211501A (ja) 2013-04-17 2014-11-13 アルバック成膜株式会社 位相シフトマスクの製造方法および位相シフトマスク

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450715B2 (ja) 2004-10-08 2010-04-14 三菱電機株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
US7473614B2 (en) * 2004-11-12 2009-01-06 Intel Corporation Method for manufacturing a silicon-on-insulator (SOI) wafer with an etch stop layer
JP4834203B2 (ja) * 2005-09-30 2011-12-14 Ｈｏｙａ株式会社 フォトマスクブランクの製造方法及びフォトマスクの製造方法
JP2007271661A (ja) * 2006-03-30 2007-10-18 Hoya Corp マスクブランク及びハーフトーン型位相シフトマスク
JP4766518B2 (ja) * 2006-03-31 2011-09-07 Ｈｏｙａ株式会社 マスクブランク及びフォトマスク
JP4737426B2 (ja) * 2006-04-21 2011-08-03 信越化学工業株式会社 フォトマスクブランク
WO2009057660A1 (ja) * 2007-11-01 2009-05-07 Ulvac Coating Corporation ハーフトーンマスク、ハーフトーンマスクブランクス、及びハーフトーンマスクの製造方法
WO2009060511A1 (ja) * 2007-11-06 2009-05-14 Geomatec Co., Ltd. フォトマスク用基板及びフォトマスク並びにその製造方法
JP4845978B2 (ja) * 2008-02-27 2011-12-28 Ｈｏｙａ株式会社 フォトマスクブランクおよびフォトマスク並びにフォトマスクの製造方法
JP5231956B2 (ja) * 2008-11-25 2013-07-10 アルバック成膜株式会社 ハーフトーンマスク、ハーフトーンマスクブランクス、ハーフトーンマスクの製造方法、及びハーフトーンマスクブランクスの製造方法
JP5662032B2 (ja) * 2010-02-05 2015-01-28 アルバック成膜株式会社 マスクブランクス及びハーフトーンマスク
JP5739375B2 (ja) * 2012-05-16 2015-06-24 信越化学工業株式会社 ハーフトーン位相シフトマスクブランク及びハーフトーン位相シフトマスクの製造方法
JP5661973B2 (ja) * 2012-06-20 2015-01-28 アルバック成膜株式会社 位相シフトマスクの製造方法
KR101269062B1 (ko) * 2012-06-29 2013-05-29 주식회사 에스앤에스텍 블랭크 마스크 및 이를 이용한 포토 마스크 제조방법
JP6101646B2 (ja) * 2013-02-26 2017-03-22 Hoya株式会社 位相シフトマスクブランク及びその製造方法、位相シフトマスク及びその製造方法、並びに表示装置の製造方法
KR101722554B1 (ko) * 2015-09-16 2017-04-21 주식회사 아스티엄 스마트 벤딩머신 장치 및 이를 포함하는 스마트 벤딩머신 관리 시스템
JP6398927B2 (ja) * 2015-09-18 2018-10-03 信越化学工業株式会社 フォトマスクブランク、その製造方法及びフォトマスク
JP6626813B2 (ja) * 2016-03-16 2019-12-25 エスアンドエス テック カンパニー リミテッド 位相反転ブランクマスク及びフォトマスク
JP2017182052A (ja) * 2016-03-24 2017-10-05 Hoya株式会社 位相シフトマスクブランク、位相シフトマスク及び表示装置の製造方法
CN107229181B (zh) * 2016-03-24 2021-07-20 Hoya株式会社 相移掩模坯板、相移掩模及显示装置的制造方法
JP6514143B2 (ja) * 2016-05-18 2019-05-15 Hoya株式会社 フォトマスクの製造方法、フォトマスク、及び表示装置の製造方法
JP6698438B2 (ja) * 2016-06-17 2020-05-27 Hoya株式会社 マスクブランク、転写用マスク、マスクブランクの製造方法、転写用マスクの製造方法および半導体デバイスの製造方法
JP6259508B1 (ja) * 2016-12-28 2018-01-10 株式会社エスケーエレクトロニクス ハーフトーンマスク、フォトマスクブランクス及びハーフトーンマスクの製造方法
JP7176843B2 (ja) * 2017-01-18 2022-11-22 Hoya株式会社 表示装置製造用の位相シフトマスクブランク、表示装置製造用の位相シフトマスクの製造方法、並びに表示装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103875A1 (ja) 2012-12-27 2014-07-03 アルバック成膜株式会社 位相シフトマスクおよびその製造方法
JP2014211501A (ja) 2013-04-17 2014-11-13 アルバック成膜株式会社 位相シフトマスクの製造方法および位相シフトマスク

Also Published As

Publication number Publication date
TW202014791A (zh) 2020-04-16
KR20200040656A (ko) 2020-04-20
TWI740183B (zh) 2021-09-21
CN111025840B (zh) 2023-10-24
JP6756796B2 (ja) 2020-09-16
CN111025840A (zh) 2020-04-17
JP2020060664A (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
JP6367401B2 (ja) 位相シフトマスクブランク及びその製造方法、位相シフトマスク及びその製造方法、並びに表示装置の製造方法
KR102220600B1 (ko) 마스크 블랭크스, 하프톤 마스크, 마스크 블랭크스의 제조 방법, 및 하프톤 마스크의 제조 방법
KR102078430B1 (ko) 위상 시프트 마스크 블랭크 및 그 제조 방법과 위상 시프트 마스크의 제조 방법
KR102606709B1 (ko) 마스크 블랭크, 하프톤 마스크, 마스크 블랭크의 제조 방법, 및 하프톤 마스크의 제조 방법
KR102680242B1 (ko) 마스크 블랭크, 위상 시프트 마스크, 마스크 블랭크의 제조 방법, 및 위상 시프트 마스크의 제조 방법
TWI792058B (zh) 光罩基底及光罩
KR102748463B1 (ko) 마스크 블랭크스 및 포토마스크
JP7366810B2 (ja) マスクブランクス、ハーフトーンマスク、製造方法、製造装置
TWI761942B (zh) 光罩基底、光罩基底之製造方法、光罩、及光罩之製造方法
TWI785529B (zh) 光罩基底、相位移光罩、光罩基底之製造方法、及相位移光罩之製造方法
JP7402002B2 (ja) マスクブランクス、位相シフトマスク、製造方法
KR102734095B1 (ko) 마스크 블랭크스 및 포토마스크
CN112015044A (zh) 掩模坯、半色调掩模、制造方法、制造装置
JP2023166182A (ja) マスクブランクス、ハーフトーンマスク、製造方法
JP7254599B2 (ja) マスクブランクスの製造方法および位相シフトマスクの製造方法
JP2020086087A (ja) マスクブランクスおよびマスク
KR20240003726A (ko) 마스크 블랭크스의 제조 방법 및 마스크 블랭크스,포토마스크
JP2023082515A (ja) マスクブランクス、ハーフトーンマスク
JP2021148826A (ja) マスクブランクス、位相シフトマスク、製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190809

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200819

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210208

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20231129

Start annual number: 4

End annual number: 4